Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3490780B2 - Hybrid integrated circuit device - Google Patents
[go: Go Back, main page]

JP3490780B2 - Hybrid integrated circuit device - Google Patents

Hybrid integrated circuit device

Info

Publication number
JP3490780B2
JP3490780B2 JP23345894A JP23345894A JP3490780B2 JP 3490780 B2 JP3490780 B2 JP 3490780B2 JP 23345894 A JP23345894 A JP 23345894A JP 23345894 A JP23345894 A JP 23345894A JP 3490780 B2 JP3490780 B2 JP 3490780B2
Authority
JP
Japan
Prior art keywords
substrate
bonding pad
conductive path
semiconductor element
thin metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23345894A
Other languages
Japanese (ja)
Other versions
JPH0897356A (en
Inventor
優助 五十嵐
岳史 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP23345894A priority Critical patent/JP3490780B2/en
Publication of JPH0897356A publication Critical patent/JPH0897356A/en
Application granted granted Critical
Publication of JP3490780B2 publication Critical patent/JP3490780B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/144Stacked arrangements of planar printed circuit boards

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、複数の基板を積層した
混成集積回路装置に関し、特に熱膨張係数等の違いによ
り発生する反りや歪みを減少させる構造に関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a hybrid integrated circuit device in which a plurality of substrates are laminated, and more particularly to a structure for reducing warpage or distortion caused by a difference in thermal expansion coefficient or the like.

【0002】[0002]

【従来の技術】第3図および第4図を参照しながら従来
の構造について説明する。一般に複数の基板を積層した
多層基板構造は、例えば特願平2−201219号(H
05K3/36)に説明されており、下層の基板10の
上に例えばプリント基板11が実装されて多層基板とな
るものである。第1の基板10には、導電路12や導電
ランド13が形成され、この上にはチップ抵抗14や半
導体素子15が半田を介して電気的に接続されている。
2. Description of the Related Art A conventional structure will be described with reference to FIGS. Generally, a multilayer substrate structure in which a plurality of substrates are laminated is disclosed in, for example, Japanese Patent Application No. 2-201219 (H.
05K3 / 36), a printed circuit board 11 is mounted on the lower substrate 10 to form a multilayer substrate. Conductive paths 12 and conductive lands 13 are formed on the first substrate 10, and chip resistors 14 and semiconductor elements 15 are electrically connected thereto via solder.

【0003】またプリント基板11は、やはり導電路1
6や図では省略したが導電ランドにチップ抵抗や半導体
素子が半田を介して接続されている。そして図のように
下層の基板10の上にプリント基板11が接着されてい
るために、プリント基板11の実装品分、実装密度が向
上されるもので、更には、プリント基板11の裏面にも
実装すれば、比較的サイズが小さいまま実装密度を向上
できるものである。
The printed circuit board 11 also has a conductive path 1.
Although not shown in FIG. 6 or the figure, a chip resistor and a semiconductor element are connected to the conductive land through solder. As shown in the figure, since the printed circuit board 11 is adhered on the lower layer substrate 10, the mounting component and the mounting density of the printed circuit board 11 are improved, and further, on the back surface of the printed circuit board 11. If mounted, the mounting density can be improved while the size is relatively small.

【0004】[0004]

【発明が解決しようとする課題】図4に示すように、下
層の基板10とプリント基板11は、接着剤17や半田
等でしっかりと固着されているため、もしも両基板の熱
膨張係数が異なると色々な問題が発生した。まず固着し
た時点では特に問題とならないが、熱が常時あるいはサ
イクル状に加わると、両基板が反ったり、基板が剥がれ
たりする問題があった。また前述のように高密度を実現
しようとして、プリント基板11の裏面に半導体素子や
電気部品を実装した場合、固着樹脂と基板10,11の
間に歪みが生じ、半田固着部にクラックが生じたり、ボ
ンデイングポイントの金属細線が取れたりして、回路が
誤動作したりする問題があった。
As shown in FIG. 4, since the lower substrate 10 and the printed circuit board 11 are firmly fixed by the adhesive 17 or solder, the two substrates have different thermal expansion coefficients. And various problems occurred. First, although there is no particular problem at the time of fixing, there is a problem that when heat is applied constantly or in a cycle, both substrates warp or the substrates peel off. Further, as described above, when a semiconductor element or an electric component is mounted on the back surface of the printed board 11 in order to realize high density, distortion occurs between the fixing resin and the boards 10 and 11, and a crack occurs in the solder fixing part. , There was a problem that the circuit would malfunction due to the removal of the thin metal wire at the bonding point.

【0005】[0005]

【課題を解決するための手段】本発明は前述した課題に
鑑みて成され、第1に、第1ボンディングパッドと第2
ボンディングパッド間に金属細線がボンディングされ、
この金属細線により前記第1基板上に所定の間隔で第2
基板を吊ることで解決するものである。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems. First, the first bonding pad and the second bonding pad are provided.
A thin metal wire is bonded between the bonding pads,
This thin metal wire makes it possible to form second wires at predetermined intervals on the first substrate.
The solution is to suspend the board.

【0006】第2に、第1ボンディングパッドおよび/
または前記第2ボンディングパッドは、回路と電気的に
接続されることで解決するものである。第3に、第1ボ
ンディングパッドと第2ボンディングパッド間に金属細
線がボンディングされ、この金属細線により前記第1基
板上に所定の間隔で第2基板を吊り、第1基板と第2基
板間に設けられた半導体素子または回路部品を、上部に
設けられた絶縁手段により、前記両基板間のスペーサと
することで解決するものである。
Second, the first bonding pad and / or
Alternatively, the second bonding pad is solved by being electrically connected to a circuit. Thirdly, a thin metal wire is bonded between the first bonding pad and the second bonding pad, and the second thin wire is hung on the first substrate at a predetermined interval by the thin metal wire, and the second substrate is hung between the first substrate and the second substrate. The problem is solved by using the provided semiconductor element or circuit component as a spacer between the both substrates by an insulating means provided on the upper part.

【0007】[0007]

【作用】第1に、一般に金属細線はCu、AlおよびA
u等の材料で、信号線用としては約40μmφ程度であ
るが、太いものは200φ〜500μmφもある。従っ
て、第1基板と第2基板をワイヤーボンドし、例えば第
2基板を上方に押し上げれば基板を吊る事ができる。ま
た細い金属細線でも、ボンディング数を増加させれば容
易に吊ることができる。従って、両基板の間には、原則
として固定用の接着剤を必要とせず、両基板間、その間
の素子や部品には応力がかからず、反りや剥がれ、およ
び素子劣化等は無くなる。
First of all, generally, fine metal wires are made of Cu, Al and A.
A material such as u has a diameter of about 40 μmφ for a signal line, but a thick material has a diameter of 200 φ to 500 μmφ. Therefore, it is possible to suspend the substrate by wire-bonding the first substrate and the second substrate and pushing the second substrate upward, for example. Even thin metal wires can be easily hung by increasing the number of bondings. Therefore, as a general rule, an adhesive for fixing is not required between the two substrates, and no stress is applied to the two substrates or the elements and components between them, so that warpage, peeling, element deterioration, etc. are eliminated.

【0008】ボンデイングパッドが配線と接続された一
般のパッドにボンデイングされる金属細線を活用するの
であれば、特別にボンディングパッドを用いることな
く、通常のプロセスで組み立てることができる。一方、
金属細線が細く、しかも本数が少なく、基板を吊るには
問題がある際は、別途アイランド状のボンディングパッ
ドを設け太い金属細線で吊れば、細い金属細線のボンデ
ィングとは同時とはいかないが可能である。
If the bonding pad uses a thin metal wire bonded to a general pad connected to a wiring, it can be assembled by a normal process without using a special bonding pad. on the other hand,
If the thin metal wire is thin and the number of wires is small, and there is a problem in hanging the board, it is possible to provide a separate island-shaped bonding pad and hang it with a thick metal thin wire is there.

【0009】第3に、金属細線は第2基板を吊ってはい
るが、外力が加われば第2基板を下降させる恐れがあ
る。そのため第1基板と第2基板の間にある半導体素子
や電気部品の上面に絶縁手段を設け(予め絶縁封止され
て、上部に予め設けられても、ベアのものを固着しこの
後絶縁樹脂を塗布しても良い。)、第2基板が何らかの
原因で下降してもこの絶縁手段で止めることができ、両
基板の接触を防止することができる。
Thirdly, although the fine metal wire suspends the second substrate, there is a possibility that the second substrate may be lowered if an external force is applied. Therefore, an insulating means is provided on the upper surface of the semiconductor element or the electric component between the first substrate and the second substrate. Even if the second substrate descends for some reason, it can be stopped by this insulating means, and contact between both substrates can be prevented.

【0010】[0010]

【実施例】以下に本発明の実施例を図1および図2を参
照しながら説明する。図1は、実施例の斜視図であり、
図2は、図1の上層の基板に更に2枚目の基板を積層さ
せたものの断面図である。まず第1金属基板30があ
り、その上には第1導電路31や導電ランド32が貼着
されている。この第1基板30(この基板は、プリント
基板でもセラミック基板でも良い。)は、Al基板から
成りその表面には酸化膜33が形成されている。この酸
化膜は、陽極酸化により両表面がアルマイト処理されて
生成されているが、熱酸化でも良いし、デポジッション
で達成しても良い。また少なくとも一主面にエポキシ樹
脂あるいはポリイミド樹脂等の接着性を有する絶縁樹脂
34が被覆され、前記導電路31がホットプレスにより
貼着されている。導電路31は、Cuで成り、全面に貼
着した後、塩化第2鉄の溶液でエッチングされてパター
ニングされている。導電ランド32は、ベアチップ状の
第1半導体素子35等を固着するエリアで、ここでは大
信号用の発熱素子が実装されるために、チップ35の下
層にはCu等のヒートシンク36が半田等を介して固着
されており、導電路と一体であったり、アイランド状に
なっている。半導体素子35は、ICチップやLSIチ
ップでも良いが、パワートランジスタの場合、表面のベ
ース電極やエミッタ電極は、金属細線により、配線の一
部と一体のパッドにワイヤーボンディングされ、チップ
裏面がコレクタであるため、導電路と一体の導電ランド
に半田等を介して固着されている。更には、チップ抵抗
やチップコンデンサ等の第1部品37が導電路に半田を
介して接続されている。
Embodiments of the present invention will be described below with reference to FIGS. FIG. 1 is a perspective view of an embodiment,
FIG. 2 is a cross-sectional view of a second substrate further laminated on the upper substrate of FIG. First, there is the first metal substrate 30, on which the first conductive paths 31 and conductive lands 32 are attached. The first substrate 30 (this substrate may be a printed circuit board or a ceramic substrate) is made of an Al substrate and has an oxide film 33 formed on its surface. Although this oxide film is formed by anodizing both surfaces by anodic oxidation, it may be formed by thermal oxidation or may be formed by deposition. At least one main surface is covered with an insulating resin 34 having adhesiveness such as epoxy resin or polyimide resin, and the conductive path 31 is attached by hot pressing. The conductive path 31 is made of Cu, and is adhered to the entire surface and then etched and patterned with a ferric chloride solution. The conductive land 32 is an area for fixing the bare chip-shaped first semiconductor element 35 and the like. Here, since a large-signal heating element is mounted, a heat sink 36 such as Cu is soldered on the lower layer of the chip 35. They are fixed to each other via a conductive path or are in an island shape. The semiconductor element 35 may be an IC chip or an LSI chip, but in the case of a power transistor, the base electrode and the emitter electrode on the surface are wire-bonded to a pad integrated with a part of the wiring by a fine metal wire, and the back surface of the chip is a collector. Therefore, it is fixed to the conductive land integrated with the conductive path via solder or the like. Furthermore, a first component 37 such as a chip resistor or a chip capacitor is connected to the conductive path via solder.

【0011】一方、両面実装用の第2基板38があり、
ここでは例えばガラスエポキシ、紙エポキシ、紙フェノ
ールおよびポリイミド等の材料より成り、いわゆるプリ
ント基板がある。ただし、セラミック基板や第1基板と
同様の金属基板、シート状のフレキシブル基板でも良
い。例えばセラミック基板は、これ自身多層構造が実現
され、何層もの間に部品が高密度に実装されているた
め、本願構造に採用した場合、更に実装密度を向上でき
る。また基板を金属細線で吊る事だけを考えた場合、必
ずしも両面基板でなくとも良い。この絶縁性基板38に
は、前述した金属基板と同様に第2導電路39や第2導
電ランド40(表面にも設けて良いが両面実装を示すた
めに敢えて書いた。)が設けられ、第2導電路には第2
部品や第2半導体素子が、第2導電ランド40には、ト
ランジスタ等の第2半導体素子が半田等を介して固着さ
れている。当然両面実装であるために、上述の構成がス
ルーホールを介して絶縁性基板38の両面の回路が電気
的に接続されている。
On the other hand, there is a second substrate 38 for double-sided mounting,
Here, there is a so-called printed circuit board, which is made of materials such as glass epoxy, paper epoxy, paper phenol and polyimide. However, a ceramic substrate, a metal substrate similar to the first substrate, or a sheet-shaped flexible substrate may be used. For example, the ceramic substrate itself has a multi-layered structure, and the components are densely mounted in many layers. Therefore, when the ceramic substrate is adopted in the structure of the present application, the mounting density can be further improved. Further, when considering only hanging the substrate with a thin metal wire, the substrate is not necessarily a double-sided substrate. The insulating substrate 38 is provided with the second conductive paths 39 and the second conductive lands 40 (which may be provided on the front surface but was intentionally written to show double-sided mounting), as in the metal substrate described above. 2 for the 2 conductive paths
A second semiconductor element such as a transistor is fixed to the component or the second semiconductor element on the second conductive land 40 via solder or the like. Of course, since it is double-sided mounting, the above-mentioned configuration electrically connects the circuits on both sides of the insulating substrate 38 through the through holes.

【0012】ここで第1基板30と第2基板38の回路
の電気的コンタクトは、第2基板38の周辺に設けられ
た第2ボンディングパッド41、これと位置が対応して
設けられた第1ボンデイングパッド42およびこれらの
間を接続する金属細線43ににより実現されている。本
発明の特徴は、この金属細線43にある。一般に金属細
線は、塑性を有し、いったん曲げたら戻らないために、
例えば第1基板と第2基板の間にスペーサを設け、この
設けた状態で金属細線をボンデイングし、この後にこの
スペーサを除けば、金属細線は、第2基板を吊った状態
を達成する。また金属細線を第1ボンディングパッドに
接続した後、第2基板より余裕を持った高い位置から下
方へ折り曲げて第2ボンデイングパッドに接続する。そ
の結果、全てをボンディングした後、所定のジグで第2
基板を強制的に上昇させれば所定の間隔を持ったハング
ング状態を実現できる。
Here, the electrical contact between the circuits of the first substrate 30 and the second substrate 38 is the second bonding pad 41 provided on the periphery of the second substrate 38, and the first bonding pad 41 is provided corresponding to the position thereof. It is realized by the bonding pad 42 and the thin metal wire 43 connecting them. The feature of the present invention lies in the thin metal wire 43. In general, thin metal wires have plasticity and do not return once bent,
For example, a spacer is provided between the first substrate and the second substrate, the thin metal wire is bonded in the state where the spacer is provided, and after this spacer is removed, the thin metal wire achieves a state in which the second substrate is suspended. Further, after connecting the thin metal wire to the first bonding pad, it is bent downward from a higher position with a margin than the second substrate and connected to the second bonding pad. As a result, after bonding all, the second jig
By forcibly raising the substrate, it is possible to realize a hanging state with a predetermined interval.

【0013】また金属細線は、一般に信号線の場合40
μmφ程度、大電流用の太いものは、200〜500μ
mφであり、細い金属細線で本数が少ない状態で吊る場
合、敢えて太い金属細線に変えるか、Lで示した金属細
線のように、全く回路と分離されたアイランド状のボン
ディングパッドを用意し、このパッドに太いものをボン
ディングすれば第2金属基板38が下降することがな
い。この場合、図面では省略したが、少なくとも左右2
本、または4コーナーに1つづもうければバランスよく
第2基板を設置できる。
The thin metal wire is generally 40 in the case of a signal wire.
About μmφ, thick one for large current is 200-500μ
If it is mφ and it is suspended with a small number of thin metal wires, dare to change it to a thick metal wire, or prepare an island-shaped bonding pad completely separated from the circuit like the metal wire indicated by L. If a thick pad is bonded to the pad, the second metal substrate 38 will not descend. In this case, although omitted in the drawing, at least two on the left and right
You can install the second substrate in a well-balanced manner if you have one at each of the four corners.

【0014】また図2に示したように、第2基板38の
下降は、この第2基板38と第1基板30の間に設けら
れた、つまり第1基板の表面または第2基板38の裏面
に固着された半導体素子や部品を有効に活用できる。つ
まり比較的高さのある素子や部品の上面に絶縁手段、例
えば接着剤44を設けることで、第2基板が下降しても
この絶縁手段44が当接し、短絡もなくスペーサとして
働かせることができる。またこのスペーサとしては、予
めモールドされた半導体素子や部品でも良い。ただし第
2基板38が当接するこの素子の上面が絶縁体でなくて
は成らない。この場合、第2基板38の下降のために別
途スペーサを設ける必要がない。
Further, as shown in FIG. 2, the lowering of the second substrate 38 is performed between the second substrate 38 and the first substrate 30, that is, the front surface of the first substrate or the back surface of the second substrate 38. It is possible to effectively utilize the semiconductor elements and parts fixed to the. That is, by providing an insulating means, such as an adhesive 44, on the upper surface of an element or component having a relatively high height, even if the second substrate descends, the insulating means 44 abuts and can function as a spacer without a short circuit. . Further, the spacer may be a semiconductor element or a component which is molded in advance. However, the upper surface of this element with which the second substrate 38 contacts must be an insulator. In this case, it is not necessary to separately provide a spacer for lowering the second substrate 38.

【0015】最後には、リードが固着され、図面では省
略したが箱状の収納ケース等に収納され、中に樹脂が必
要により注入されて封止される。この場合、両基板間に
も注入されるために、ゲル状の歪みが発生しないシリコ
ーン系やエポキシ系樹脂が好ましい。また図2におい
て、2枚目の基板が第2基板の上に設けられているが、
この場合ワイヤーボンディングの都合上、第2基板より
もサイズが大きい必要がある。従って、上の基板の方が
サイズが大きくなるように配置すれば、実質何枚も重ね
ることができる。
Finally, the leads are fixed, and although not shown in the drawing, they are housed in a box-shaped housing case or the like, and a resin is injected therein if necessary and sealed. In this case, a silicone-based or epoxy-based resin that does not cause gel-like distortion is preferable because it is injected between both substrates. Further, in FIG. 2, the second substrate is provided on the second substrate,
In this case, the size needs to be larger than that of the second substrate for the convenience of wire bonding. Therefore, if the upper substrates are arranged so that the size is larger, it is possible to stack virtually any number of them.

【0016】[0016]

【発明の効果】以上の説明からも明らかなように、第1
に、金属細線で第2基板を吊るため、第1基板と第2基
板の間には、この2枚の基板を固着するための接着剤が
不要となり、基板間の温度係数の違いによる反りやはが
れを無くすことができる。また接着剤がないために、こ
の間にある素子や部品の劣化、コンタクト部の劣化、ま
た金属細線のコンタクト部分の劣化等を防止できる。更
には、2枚の基板には所定の間隔が設けられているため
に、第2基板の裏面にも或程度高さのある半導体素子や
部品が実装できるために、実装密度を向上させることが
できる。
As is apparent from the above description, the first
In addition, since the second substrate is hung by the thin metal wire, an adhesive for fixing the two substrates is not required between the first substrate and the second substrate, and warpage due to a difference in temperature coefficient between the substrates and The peeling can be eliminated. In addition, since there is no adhesive, it is possible to prevent deterioration of elements and parts between them, deterioration of the contact portion, deterioration of the contact portion of the metal fine wire, and the like. Further, since the two substrates are provided with a predetermined space, it is possible to mount a semiconductor element or a component having a certain height on the back surface of the second substrate, which can improve the packaging density. it can.

【0017】次に、ボンディングパッドを回路とは別途
設けた場合、例えば細い金属細線でボンデイングした場
合の基板下降を防止することができる。更には、下降防
止として、半導体素子や部品の上面に絶縁手段を設け、
この絶縁手段に第2基板が当接するようにすれば、別途
スペーサを設けることなく、第2基板を一定の間隔に保
持できる。
Next, when the bonding pad is provided separately from the circuit, for example, it is possible to prevent the substrate from descending when bonding with a thin metal wire. Furthermore, to prevent lowering, an insulating means is provided on the upper surface of the semiconductor element or component,
If the second substrate is brought into contact with the insulating means, the second substrate can be held at a constant interval without providing a separate spacer.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例を説明する斜視図である。FIG. 1 is a perspective view illustrating an embodiment of the present invention.

【図2】本願の積層構造を説明する断面図である。FIG. 2 is a cross-sectional view illustrating a laminated structure of the present application.

【図3】従来の多層混成集積回路装置の平面図である。FIG. 3 is a plan view of a conventional multilayer hybrid integrated circuit device.

【図4】図3の断面図である。4 is a cross-sectional view of FIG.

【符号の説明】[Explanation of symbols]

30 第1基板 31 導電路 32 導電ランド 35 半導体素子 37 部品 38 第2基板 41 第2ボンデイングパッド 42 第1ボンディングパッド 43 金属細線 30 First substrate 31 Conductive path 32 Conductive land 35 Semiconductor element 37 parts 38 Second substrate 41 Second Bonding Pad 42 First Bonding Pad 43 thin metal wire

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 25/00 - 25/18 H05K 3/46 ─────────────────────────────────────────────────── ─── Continuation of the front page (58) Fields surveyed (Int.Cl. 7 , DB name) H01L 25/00-25/18 H05K 3/46

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 複数枚の基板が所定の間隔をもって積層
される混成集積回路装置であって、 少なくとも一主面に設けられた第1導電路、この第1導
電路と電気的に接続された第1半導体素子および第1回
路部品で回路が形成され、この主面に第1ボンデイング
パッドが設けられた第1基板と、前記第1基板の主面と
裏面が対向し、少なくとも表面に設けられた第2導電
路、この第2導電路と電気的に接続された第2半導体素
子および第2回路部品で回路が形成され、前記第1ボン
デイングパッドと対応した第2ボンディングパッドが周
辺に設けられた第2基板、 前記第1ボンディングパッドと第2ボンディングパッド
間に金属細線がボンディングされ、この金属細線により
前記第1基板上に所定の間隔で前記第2基板が吊られて
いることを特徴とした混成集積回路装置。
1. A hybrid integrated circuit device in which a plurality of substrates are stacked at a predetermined interval, the first conductive path being provided on at least one main surface, and electrically connected to the first conductive path. A first substrate on which a circuit is formed by the first semiconductor element and the first circuit component, and a first bonding pad is provided on the main surface thereof, and a main surface and a back surface of the first substrate are opposed to each other and are provided on at least the front surface. A second conductive path, a second semiconductor element electrically connected to the second conductive path, and a second circuit component form a circuit, and a second bonding pad corresponding to the first bonding pad is provided on the periphery. a second substrate, a metal thin wire is bonded between the first bonding pad and the second bonding pad, said second substrate at a predetermined interval on the first substrate is suspended by the thin metal wires Symptoms and the hybrid integrated circuit device.
【請求項2】 前記第1ボンディングパッドおよび/ま
たは前記第2ボンディングパッドは、回路と電気的に接
続されていることを特徴とした請求項1に記載の混成集
積回路装置。
2. The hybrid integrated circuit device according to claim 1, wherein the first bonding pad and / or the second bonding pad is electrically connected to a circuit.
【請求項3】 複数枚の基板が所定の間隔をもって積層
される混成集積回路装置であって、 少なくとも一主面に設けられた第1導電路、この第1導
電路と電気的に接続された第1半導体素子および第1回
路部品で回路が形成され、この主面に第1ボンデイング
パッドが設けられた第1基板と、前記第1基板の主面と
裏面が対向し、少なくとも表面に設けられた第2導電
路、この第2導電路と電気的に接続された第2半導体素
子および第2回路部品で回路が形成され、前記第1ボン
デイングパッドと対応した第2ボンディングパッドが周
辺に設けられた第2基板、 前記第1ボンディングパッドと第2ボンディングパッド
間に金属細線がボンディングされ、この金属細線により
前記第1基板上に所定の間隔で前記第2基板が吊られ、
前記第1基板と前記第2基板間に設けられた前記半導体
素子または回路部品は、上部に設けられた絶縁手段によ
り、前記両基板間のスペーサとなることを特徴とした混
成集積回路装置。
3. A hybrid integrated circuit device in which a plurality of substrates are stacked at a predetermined interval, the first conductive path being provided on at least one main surface, and electrically connected to the first conductive path. A first substrate on which a circuit is formed by the first semiconductor element and the first circuit component, and a first bonding pad is provided on the main surface thereof, and a main surface and a back surface of the first substrate are opposed to each other and are provided on at least the front surface. A second conductive path, a second semiconductor element electrically connected to the second conductive path, and a second circuit component form a circuit, and a second bonding pad corresponding to the first bonding pad is provided on the periphery. A second substrate, and a thin metal wire is bonded between the first bonding pad and the second bonding pad. The thin metal wire hangs the second substrate on the first substrate at a predetermined interval,
The hybrid integrated circuit device, wherein the semiconductor element or the circuit component provided between the first substrate and the second substrate serves as a spacer between the two substrates by an insulating means provided on the upper portion.
JP23345894A 1994-09-28 1994-09-28 Hybrid integrated circuit device Expired - Fee Related JP3490780B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23345894A JP3490780B2 (en) 1994-09-28 1994-09-28 Hybrid integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23345894A JP3490780B2 (en) 1994-09-28 1994-09-28 Hybrid integrated circuit device

Publications (2)

Publication Number Publication Date
JPH0897356A JPH0897356A (en) 1996-04-12
JP3490780B2 true JP3490780B2 (en) 2004-01-26

Family

ID=16955354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23345894A Expired - Fee Related JP3490780B2 (en) 1994-09-28 1994-09-28 Hybrid integrated circuit device

Country Status (1)

Country Link
JP (1) JP3490780B2 (en)

Also Published As

Publication number Publication date
JPH0897356A (en) 1996-04-12

Similar Documents

Publication Publication Date Title
JP3165807B2 (en) Electronic semiconductor device, multi-chip module and row thereof
JP3335575B2 (en) Semiconductor device and manufacturing method thereof
JP4037589B2 (en) Resin-encapsulated power semiconductor device
US5841191A (en) Ball grid array package employing raised metal contact rings
US5633533A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
JPS6324647A (en) Semiconductor package
JP3016910B2 (en) Semiconductor module structure
JP2606603B2 (en) Semiconductor device, its manufacturing method and its mounting inspection method
JP2988045B2 (en) Bare chip structure and bare chip mounting structure
JPH0656873B2 (en) Method and apparatus for modifying the function of an integrated circuit module
JP3490780B2 (en) Hybrid integrated circuit device
US6057594A (en) High power dissipating tape ball grid array package
JP2620611B2 (en) Substrate for mounting electronic components
KR19980058412A (en) Multilayer Multi-chip Module Semiconductor Device and Manufacturing Method Thereof
JPH11126952A (en) Hybrid integrated circuit device and method of manufacturing the same
JPH08102586A (en) Hybrid integrated circuit device
JP2712967B2 (en) Semiconductor device
US5973398A (en) Semiconductor device and fabrication method employing a palladium-plated heat spreader substrate
JPH04139737A (en) Method for mounting semiconductor chip
JPS58134450A (en) Semiconductor device and manufacture thereof
JP2784209B2 (en) Semiconductor device
JP2822446B2 (en) Hybrid integrated circuit device
JPH0739244Y2 (en) Hybrid integrated circuit device
JP2589358B2 (en) Double-sided mounting TAB tape carrier
JPH05315481A (en) Film carrier semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081107

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081107

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091107

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees