JP3532007B2 - 集積回路 - Google Patents
集積回路Info
- Publication number
- JP3532007B2 JP3532007B2 JP22576695A JP22576695A JP3532007B2 JP 3532007 B2 JP3532007 B2 JP 3532007B2 JP 22576695 A JP22576695 A JP 22576695A JP 22576695 A JP22576695 A JP 22576695A JP 3532007 B2 JP3532007 B2 JP 3532007B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring layer
- line
- semiconductor
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/019—Manufacture or treatment of bond pads
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＧａＡｓやＩｎＰ
等の半絶縁性の半導体基板上に作成した集積回路に関す
る。特に、他の素子とのワイヤボンディングに起因する
信頼性や耐久性の低下を防止したマイクロ波集積回路
（ＭＭＩＣ）の配線構造に関する。
等の半絶縁性の半導体基板上に作成した集積回路に関す
る。特に、他の素子とのワイヤボンディングに起因する
信頼性や耐久性の低下を防止したマイクロ波集積回路
（ＭＭＩＣ）の配線構造に関する。
【０００２】
【従来の技術】従来、周波数帯域の有効利用などの観点
から周波数の高い領域の電波利用が求められており、周
波数が３ＧＨｚ以上のマイクロ波帯や、３０ＧＨｚ以上
のミリ波帯が注目されている。周波数が高くなると、信
号の波長が短くなり、電気回路の配線の長さが回路の性
能を左右する、いわゆる分布定数回路の考え方を適用す
る必要がある。特に、ミリ波の領域では波長は１ｃｍ以
下になるため、回路そのものをＩＣ化すること、即ち、
マイクロ波（ミリ波）集積回路（ＭＭＩＣ）が必要とな
ってきている。
から周波数の高い領域の電波利用が求められており、周
波数が３ＧＨｚ以上のマイクロ波帯や、３０ＧＨｚ以上
のミリ波帯が注目されている。周波数が高くなると、信
号の波長が短くなり、電気回路の配線の長さが回路の性
能を左右する、いわゆる分布定数回路の考え方を適用す
る必要がある。特に、ミリ波の領域では波長は１ｃｍ以
下になるため、回路そのものをＩＣ化すること、即ち、
マイクロ波（ミリ波）集積回路（ＭＭＩＣ）が必要とな
ってきている。
【０００３】ＭＭＩＣは半絶縁性の半導体基板の表面層
又は半導体基板の上に積層された半導体活性層にコンデ
ンサやコイルの働きをする受動素子やトランジスタなど
の能動素子を形成し、これらの素子を接続する高周波を
伝送する伝送線路を半導体基板上に形成した回路であ
る。高周波で動作するトランジスタは、極めて高速動作
が要求されるため、活性層としてはＧａＡｓやＩｎＧａ
Ａｓが用いられ、これに適する半絶縁性の半導体基板は
ＧａＡｓやＩｎＰがある。
又は半導体基板の上に積層された半導体活性層にコンデ
ンサやコイルの働きをする受動素子やトランジスタなど
の能動素子を形成し、これらの素子を接続する高周波を
伝送する伝送線路を半導体基板上に形成した回路であ
る。高周波で動作するトランジスタは、極めて高速動作
が要求されるため、活性層としてはＧａＡｓやＩｎＧａ
Ａｓが用いられ、これに適する半絶縁性の半導体基板は
ＧａＡｓやＩｎＰがある。
【０００４】又、ＭＭＩＣで用いる伝送線路には、大き
く分けてマイクロストリップ線路とユニプレーナ線路と
がある。マイクロストリップ線路は、高周波信号が流れ
る信号線を表面に、接地線を裏面に形成したものであ
る。そして、表面に形成した能動素子や受動素子のうち
接地を要する素子は、基板の表面から裏面に対して貫通
したビアホールにより接地線に接続されている。一方、
ユニプレーナ線路は信号線と接地線との双方が基板表面
に形成された線路であり、ビアホールが必要ないという
特徴がある。
く分けてマイクロストリップ線路とユニプレーナ線路と
がある。マイクロストリップ線路は、高周波信号が流れ
る信号線を表面に、接地線を裏面に形成したものであ
る。そして、表面に形成した能動素子や受動素子のうち
接地を要する素子は、基板の表面から裏面に対して貫通
したビアホールにより接地線に接続されている。一方、
ユニプレーナ線路は信号線と接地線との双方が基板表面
に形成された線路であり、ビアホールが必要ないという
特徴がある。
【０００５】マイクロストリップ線路は、ＧａＡｓ基板
上に作成したＭＭＩＣに広く用いられており、例えば、
電子情報通信学会・信学技報ＭＷ９４−７２（１９９
４）に報告されている。又、ユニプレーナ線路に関して
はＩｎＰ基板上に形成した例が報告されており、例え
ば、電子情報通信学会・信学技報ＥＤ９２−１１６（１
９９３）に報告されている。
上に作成したＭＭＩＣに広く用いられており、例えば、
電子情報通信学会・信学技報ＭＷ９４−７２（１９９
４）に報告されている。又、ユニプレーナ線路に関して
はＩｎＰ基板上に形成した例が報告されており、例え
ば、電子情報通信学会・信学技報ＥＤ９２−１１６（１
９９３）に報告されている。
【０００６】これらの従来の伝送線路の構造概略図を図
３及び図４に示す。図３はマイクロストリップ線路の例
である。ＧａＡｓ基板３０４上にはトランジスタやダイ
オード、コンデンサなどの各種素子３０３が形成されて
おり、素子３０３の表面及び素子の形成されていない基
板３０４の表面は、絶縁膜３０６によって被われてい
る。絶縁膜３０６の上には配線層３０７が形成されてお
り、この配線層３０７は高周波信号が伝搬する信号線３
０１となる。配線層３０７は絶縁膜３０６に形成された
コンタクトホール３０８を介して素子３０３に接続され
ている。配線層３０７は、例えば、ＴｉとＡｕとの積層
構造が一般的に用いられている。一方、接地電極３０２
と基板３０４の裏面に形成された接地線３１１とは、ビ
アホール３１０によって接続されている。
３及び図４に示す。図３はマイクロストリップ線路の例
である。ＧａＡｓ基板３０４上にはトランジスタやダイ
オード、コンデンサなどの各種素子３０３が形成されて
おり、素子３０３の表面及び素子の形成されていない基
板３０４の表面は、絶縁膜３０６によって被われてい
る。絶縁膜３０６の上には配線層３０７が形成されてお
り、この配線層３０７は高周波信号が伝搬する信号線３
０１となる。配線層３０７は絶縁膜３０６に形成された
コンタクトホール３０８を介して素子３０３に接続され
ている。配線層３０７は、例えば、ＴｉとＡｕとの積層
構造が一般的に用いられている。一方、接地電極３０２
と基板３０４の裏面に形成された接地線３１１とは、ビ
アホール３１０によって接続されている。
【０００７】図４はユニプレーナ線路の例である。図３
のマイクロストリップ線路と異なり、信号線４０１及び
接地線４０２は全て基板４０４上に形成された絶縁膜４
０６上にのみ形成されている。
のマイクロストリップ線路と異なり、信号線４０１及び
接地線４０２は全て基板４０４上に形成された絶縁膜４
０６上にのみ形成されている。
【０００８】
【発明が解決しようとする課題】いずれの線路の場合で
も、図に示した信号線や接地線を構成する配線層の端部
は、外部回路との接続のためにワイヤボンディングを行
ったり、素子のテストのために高周波信号用のプローブ
（接触針）を押し当てたりする必要がある。ところが、
マイクロストリップ線路の信号線や、ユニプレーナ線路
の信号線及び接地線を構成する配線層は絶縁膜上に形成
されているため、比較的付着強度が弱く、ボンディング
したワイヤに引っ張られたり、プローブに削られたりし
て、配線層が剥離するという問題点がある。
も、図に示した信号線や接地線を構成する配線層の端部
は、外部回路との接続のためにワイヤボンディングを行
ったり、素子のテストのために高周波信号用のプローブ
（接触針）を押し当てたりする必要がある。ところが、
マイクロストリップ線路の信号線や、ユニプレーナ線路
の信号線及び接地線を構成する配線層は絶縁膜上に形成
されているため、比較的付着強度が弱く、ボンディング
したワイヤに引っ張られたり、プローブに削られたりし
て、配線層が剥離するという問題点がある。
【０００９】本発明は上記の課題を解決するために成さ
れたものであり、その目的は、ワイヤボンディングや回
路検査に際して、配線層が剥離しないようにすることで
集積回路の信頼性を向上させることである。
れたものであり、その目的は、ワイヤボンディングや回
路検査に際して、配線層が剥離しないようにすることで
集積回路の信頼性を向上させることである。
【００１０】
【課題を解決するための手段】上記課題を解決するため
の請求項１の本発明の構成は、半絶縁性の半導体基板上
に、回路素子を形成する半導体活性層と、他の外部素子
との間でワイヤボンディングの行われるパッド部を有す
る配線層とが形成された集積回路において、半導体基板
は、ＩｎＰ基板であり、半導体活性層はＰを含まないＩ
ｎＡｌＡｓ、ＩｎＧａＡｓその他の半導体層又はそれら
の積層構造から成り、パッド部における配線層は、半導
体活性層上に形成された合金化処理により半導体活性層
と相互反応を生じさせた補強層及び半導体活性層を介し
て、半導体基板に接合されていることを特徴とする。
の請求項１の本発明の構成は、半絶縁性の半導体基板上
に、回路素子を形成する半導体活性層と、他の外部素子
との間でワイヤボンディングの行われるパッド部を有す
る配線層とが形成された集積回路において、半導体基板
は、ＩｎＰ基板であり、半導体活性層はＰを含まないＩ
ｎＡｌＡｓ、ＩｎＧａＡｓその他の半導体層又はそれら
の積層構造から成り、パッド部における配線層は、半導
体活性層上に形成された合金化処理により半導体活性層
と相互反応を生じさせた補強層及び半導体活性層を介し
て、半導体基板に接合されていることを特徴とする。
【００１１】
【００１２】
【００１３】又、請求項２の発明は、配線層をＡｕ又は
Ａｕを含む金属、補強層をＡｕＧｅ又はＡｕＧｅを含む
金属で構成したことを特徴とする。さらに、請求項３の
発明は、配線層をマイクロストリップ線路の信号線と
し、請求項４の発明は、ユニプレーナ線路の信号線及び
接地線としたことを特徴とする。
Ａｕを含む金属、補強層をＡｕＧｅ又はＡｕＧｅを含む
金属で構成したことを特徴とする。さらに、請求項３の
発明は、配線層をマイクロストリップ線路の信号線と
し、請求項４の発明は、ユニプレーナ線路の信号線及び
接地線としたことを特徴とする。
【００１４】
【作用及び発明の効果】本発明者らは、従来の集積回路
では、配線層のパッド部が絶縁膜上に形成されているた
めに、配線層の基板に対する接合強度が低いことに注目
した。上記の請求項１の発明では、半導体活性層上に合
金化処理により半導体活性層と相互反応（合金）を生じ
た補強層を形成し、その補強層の上に配線層を接合した
ので、配線層の半導体活性層に対する接合強度が向上し
た。即ち、補強層と半導体活性層とは合金化により強固
に接合し、且つ、配線層と補強層は共に金属であるた
め、配線層と補強層との接合強度も向上する。この結
果、配線層の半導体活性層を介した半導体基板に対する
接合強度が向上した。
では、配線層のパッド部が絶縁膜上に形成されているた
めに、配線層の基板に対する接合強度が低いことに注目
した。上記の請求項１の発明では、半導体活性層上に合
金化処理により半導体活性層と相互反応（合金）を生じ
た補強層を形成し、その補強層の上に配線層を接合した
ので、配線層の半導体活性層に対する接合強度が向上し
た。即ち、補強層と半導体活性層とは合金化により強固
に接合し、且つ、配線層と補強層は共に金属であるた
め、配線層と補強層との接合強度も向上する。この結
果、配線層の半導体活性層を介した半導体基板に対する
接合強度が向上した。
【００１５】
【００１６】特に、半絶縁性の半導体基板をＩｎＰ基板
とした場合、次の欠点が明らかとなった。即ち、ＡｕＧ
ｅを含む補強層を直接ＩｎＰ基板上に合金化処理により
形成した時、基板中のＩｎＰが分解し、Ｉｎ原子が補強
層の表面に析出することを、本発明者らは初めて見い出
した。この補強層の表面に析出したＩｎが配線層との付
着強度を低下させる原因となっていると結論した。
とした場合、次の欠点が明らかとなった。即ち、ＡｕＧ
ｅを含む補強層を直接ＩｎＰ基板上に合金化処理により
形成した時、基板中のＩｎＰが分解し、Ｉｎ原子が補強
層の表面に析出することを、本発明者らは初めて見い出
した。この補強層の表面に析出したＩｎが配線層との付
着強度を低下させる原因となっていると結論した。
【００１７】よって、この補強層の表面にＩｎが析出す
ることを防止するために、半導体基板上にＰを含まない
半導体活性層を形成し、その半導体活性層上に補強層を
合金化処理により形成する。このように、半導体基板と
一体的に接合している半導体活性層は補強層の合金化処
理時に、半導体基板のＩｎＰの分解によるＩｎが補強層
に浸透するのを防止する機能を有している。又、この半
導体活性層はＰを含まなければ、Ｉｎ化合物であって
も、補強層の合金化処理時にＩｎ原子が分離することが
ないため、補強層の表面にＩｎ原子が析出することはな
い。よって、補強層と半導体活性層との接合強度の低下
が防止される。
ることを防止するために、半導体基板上にＰを含まない
半導体活性層を形成し、その半導体活性層上に補強層を
合金化処理により形成する。このように、半導体基板と
一体的に接合している半導体活性層は補強層の合金化処
理時に、半導体基板のＩｎＰの分解によるＩｎが補強層
に浸透するのを防止する機能を有している。又、この半
導体活性層はＰを含まなければ、Ｉｎ化合物であって
も、補強層の合金化処理時にＩｎ原子が分離することが
ないため、補強層の表面にＩｎ原子が析出することはな
い。よって、補強層と半導体活性層との接合強度の低下
が防止される。
【００１８】半導体基板がＩｎＰの場合には、能動素子
等を形成する半導体活性層は、ＩｎＡｌＡｓ、ＩｎＧａ
Ａｓ、又は、両者の積層構造の場合が多い。能動素子を
形成するための半導体活性層の成長工程時に、この配線
層のパッド部に当たる部分にも同一材料の半導体活性層
を形成すれば良いので、製造工程は増加しないため、製
造が簡単である。
等を形成する半導体活性層は、ＩｎＡｌＡｓ、ＩｎＧａ
Ａｓ、又は、両者の積層構造の場合が多い。能動素子を
形成するための半導体活性層の成長工程時に、この配線
層のパッド部に当たる部分にも同一材料の半導体活性層
を形成すれば良いので、製造工程は増加しないため、製
造が簡単である。
【００１９】
【発明の実施の形態】以下、本発明を具体的な実施例に
基づいて説明する。 （第１実施例）図１は本発明の第１実施例であり、本発
明を半絶縁性のＩｎＰ基板１０４上のユニプレーナ線路
に適用した例である。図には、配線層１０７としての信
号線１０１と接地線１０２とから構成された伝送線路の
端部付近の模式図を示した。ＩｎＰ基板１０４上にトラ
ンジスタを構成できるようなＩｎＡｌＡｓ及びＩｎＧａ
Ａｓ積層膜から成る活性層１１０を形成したウエハを用
い、トランジスタ等の能動素子とキャパシタや抵抗など
の受動素子を配置したＭＭＩＣを作成する。ここで、Ｍ
ＭＩＣの製造工程において、伝送線路の端部、即ち、パ
ッド部Ｗ１、Ｗ２、Ｗ３に相当する部分に、図１の
（ｂ）、（ｃ）に示すように、活性層１１０を島状に残
留させておく。
基づいて説明する。 （第１実施例）図１は本発明の第１実施例であり、本発
明を半絶縁性のＩｎＰ基板１０４上のユニプレーナ線路
に適用した例である。図には、配線層１０７としての信
号線１０１と接地線１０２とから構成された伝送線路の
端部付近の模式図を示した。ＩｎＰ基板１０４上にトラ
ンジスタを構成できるようなＩｎＡｌＡｓ及びＩｎＧａ
Ａｓ積層膜から成る活性層１１０を形成したウエハを用
い、トランジスタ等の能動素子とキャパシタや抵抗など
の受動素子を配置したＭＭＩＣを作成する。ここで、Ｍ
ＭＩＣの製造工程において、伝送線路の端部、即ち、パ
ッド部Ｗ１、Ｗ２、Ｗ３に相当する部分に、図１の
（ｂ）、（ｃ）に示すように、活性層１１０を島状に残
留させておく。
【００２０】島状に残留された活性層１１０の上には補
強層１０９を形成し、熱処理を行って合金化させる。こ
こで、補強層１０９の材質にはＡｕＧｅ／Ｎｉ／Ａｕの
積層膜を用い、３６０℃で２分間の熱処理を行った。続
いて、Ａｕからなる中間配線１０５を積層する。この実
施例では、金属膜厚をなるべく厚くして、機械的強度を
高める目的で中間配線１０５を伝送線路端部、即ち、パ
ッド部Ｗ１、Ｗ２、Ｗ３にも形成したが、剥離を防止す
るという本来の目的からはこの中間配線１０５はこのパ
ッド部Ｗ１、Ｗ２、Ｗ３には必ずしも必要ではなく、省
略することもできる。なお、補強層１０９および中間配
線層１０５の形成は、ＭＭＩＣを構成する他の素子にお
けるオーミック電極の形成工程と同時に行うことがで
き、このために特別な工程を必要としない。
強層１０９を形成し、熱処理を行って合金化させる。こ
こで、補強層１０９の材質にはＡｕＧｅ／Ｎｉ／Ａｕの
積層膜を用い、３６０℃で２分間の熱処理を行った。続
いて、Ａｕからなる中間配線１０５を積層する。この実
施例では、金属膜厚をなるべく厚くして、機械的強度を
高める目的で中間配線１０５を伝送線路端部、即ち、パ
ッド部Ｗ１、Ｗ２、Ｗ３にも形成したが、剥離を防止す
るという本来の目的からはこの中間配線１０５はこのパ
ッド部Ｗ１、Ｗ２、Ｗ３には必ずしも必要ではなく、省
略することもできる。なお、補強層１０９および中間配
線層１０５の形成は、ＭＭＩＣを構成する他の素子にお
けるオーミック電極の形成工程と同時に行うことがで
き、このために特別な工程を必要としない。
【００２１】更に、表面を絶縁膜１０６で覆った後、配
線を行うべき素子と配線層１０７のパッド部Ｗ１、Ｗ
２、Ｗ３に当たる絶縁膜１０６に窓開けを行い、例え
ば、Ｔｉ／Ａｕから成る配線層１０７を形成する。な
お、ここで、Ｔｉを用いたのは、配線層１０７を金の電
界メッキで形成する場合のバイアス電極として使うため
である。
線を行うべき素子と配線層１０７のパッド部Ｗ１、Ｗ
２、Ｗ３に当たる絶縁膜１０６に窓開けを行い、例え
ば、Ｔｉ／Ａｕから成る配線層１０７を形成する。な
お、ここで、Ｔｉを用いたのは、配線層１０７を金の電
界メッキで形成する場合のバイアス電極として使うため
である。
【００２２】以上の製造工程により、図に示したよう
に、信号線１０１および接地線１０２から成る配線層１
０７の端部であるパッド部Ｗ１、Ｗ２、Ｗ３において、
配線層１０７が補強層１０９と半導体活性層１１０とを
介してＩｎＰ基板１０４に強固に接合させることができ
る。このように、パッド部Ｗ１、Ｗ２、Ｗ３では、活性
層１１０と相互反応した補強層１０９、中間配線１０５
及び配線層１０７が全て金属の積み重ねで形成されてい
るため、接合強度を、金属と絶縁物との接合に比べて大
きくすることができる。よって、配線層１０７の剥離を
防止することができる。
に、信号線１０１および接地線１０２から成る配線層１
０７の端部であるパッド部Ｗ１、Ｗ２、Ｗ３において、
配線層１０７が補強層１０９と半導体活性層１１０とを
介してＩｎＰ基板１０４に強固に接合させることができ
る。このように、パッド部Ｗ１、Ｗ２、Ｗ３では、活性
層１１０と相互反応した補強層１０９、中間配線１０５
及び配線層１０７が全て金属の積み重ねで形成されてい
るため、接合強度を、金属と絶縁物との接合に比べて大
きくすることができる。よって、配線層１０７の剥離を
防止することができる。
【００２３】（第２実施例）図２は本発明の第２の実施
例であり、半絶縁性のＧａＡｓ基板２０４上のマイクロ
ストリップ線路を構成した例である。マイクロトリップ
線路では、接地電極２０２はビアホール２１０を介して
基板２０４の裏面の接地線２１１と接続されているた
め、接地電極２０２の付着強度は比較的強い。そこで、
基板２０４の表面に形成されている信号線２０１に本発
明を適用した。
例であり、半絶縁性のＧａＡｓ基板２０４上のマイクロ
ストリップ線路を構成した例である。マイクロトリップ
線路では、接地電極２０２はビアホール２１０を介して
基板２０４の裏面の接地線２１１と接続されているた
め、接地電極２０２の付着強度は比較的強い。そこで、
基板２０４の表面に形成されている信号線２０１に本発
明を適用した。
【００２４】基本的な製造方法は第１の実施例と同じで
あり、ＧａＡｓ基板２０４上に、補強層２０９を形成
し、合金化した後、中間配線層２０５を形成する。その
後、絶縁膜２０６を積層し、絶縁膜２０６の配線層２０
７のパッド部に当たる部分に窓開けを行った後、配線層
２０７を積層する。この結果、絶縁膜２０６上に形成さ
れた配線層２０７は、パッド部Ｗ１において、中間配線
層２０５と接合する。
あり、ＧａＡｓ基板２０４上に、補強層２０９を形成
し、合金化した後、中間配線層２０５を形成する。その
後、絶縁膜２０６を積層し、絶縁膜２０６の配線層２０
７のパッド部に当たる部分に窓開けを行った後、配線層
２０７を積層する。この結果、絶縁膜２０６上に形成さ
れた配線層２０７は、パッド部Ｗ１において、中間配線
層２０５と接合する。
【００２５】ここで、ＧａＡｓ基板２０４を用いる場合
にはＩｎＰ基板１０４を用いた場合に問題となるＩｎの
析出が補強層２０９の面上で起こらないため、配線層２
０７の端部であるパッド部Ｗ１において、活性層を残す
必要はなく、補強層２０９を直接ＧａＡｓ基板２０４に
接合させれば良い。
にはＩｎＰ基板１０４を用いた場合に問題となるＩｎの
析出が補強層２０９の面上で起こらないため、配線層２
０７の端部であるパッド部Ｗ１において、活性層を残す
必要はなく、補強層２０９を直接ＧａＡｓ基板２０４に
接合させれば良い。
【図１】本発明の第１実施例を示す集積回路の断面図。
【図２】本発明の第２実施例を示す集積回路の断面図。
【図３】従来のマイクロトリップ線路の断面図。
【図４】従来のユニプレーナ線路の断面図。
【符号の説明】
１０１，２０１…信号線
１０２，２０２…接地線
１０４，２０４…半導体基板
１０５，２０５…中間配線層
１０６，２０６…絶縁膜
１０７，２０７…配線層
１０９，２０９…補強層
１１０…半導体活性層
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 昭61−171122（ＪＰ，Ａ)
特開 昭63−15436（ＪＰ，Ａ)
特開 昭59−76437（ＪＰ，Ａ)
特開 昭59−66173（ＪＰ，Ａ)
特開 昭59−112654（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/28,21/60
H01L 23/12 - 23/15
Claims (4)
- 【請求項１】半絶縁性の半導体基板上に、回路素子を形
成する半導体活性層と、他の外部素子との間でワイヤボ
ンディングの行われるパッド部を有する配線層とが形成
された集積回路において、 前記半導体基板は、ＩｎＰ基板であり、 前記半導体活性層はＰを含まないＩｎＡｌＡｓ、ＩｎＧ
ａＡｓその他の半導体層又はそれらの積層構造から成
り、 前記パッド部における前記配線層は、前記半導体活性層
上に形成された合金化処理により前記半導体活性層と相
互反応を生じさせた補強層及び前記半導体活性層を介し
て前記半導体基板に接合されていることを特徴とする集
積回路。 - 【請求項２】前記配線層はＡｕ又はＡｕを含む金属、前
記補強層はＡｕＧｅ又はＡｕＧｅを含む金属で構成され
ていることを特徴とする請求項１に記載の集積回路。 - 【請求項３】前記配線層は、信号線を前記半導体基板の
表面に形成し接地線を前記半導体基板の裏面に形成した
高周波信号を伝送するマイクロストリップ線路のうちの
信号線であることを特徴とする請求項１に記載の集積回
路。 - 【請求項４】前記配線層は、信号線と接地線を共に前記
半導体基板の表面に形成した高周波信号を伝送するユニ
プレーナ線路の信号線及び接地線であることを特徴とす
る請求項１に記載の集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22576695A JP3532007B2 (ja) | 1995-08-09 | 1995-08-09 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22576695A JP3532007B2 (ja) | 1995-08-09 | 1995-08-09 | 集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0951055A JPH0951055A (ja) | 1997-02-18 |
| JP3532007B2 true JP3532007B2 (ja) | 2004-05-31 |
Family
ID=16834476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22576695A Expired - Fee Related JP3532007B2 (ja) | 1995-08-09 | 1995-08-09 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3532007B2 (ja) |
-
1995
- 1995-08-09 JP JP22576695A patent/JP3532007B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0951055A (ja) | 1997-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3218996B2 (ja) | ミリ波導波路 | |
| AU629438B2 (en) | Integrated circuit solder die-attach design and method | |
| US5757074A (en) | Microwave/millimeter wave circuit structure with discrete flip-chip mounted elements | |
| US5338967A (en) | Semiconductor device structure with plated heat sink and supporting substrate | |
| JP2009152617A (ja) | 寄生容量が減らされた半導体デバイス | |
| US5426319A (en) | High-frequency semiconductor device including microstrip transmission line | |
| US7532085B2 (en) | Electronic device | |
| DE3613258C2 (de) | Millimeterwellen-Schaltungsanordnung | |
| US5796321A (en) | Self-supported apparatus for the propagation of ultrahigh frequency waves | |
| JP3532007B2 (ja) | 集積回路 | |
| JP3511172B2 (ja) | 高周波半導体装置 | |
| JP3420913B2 (ja) | 半導体チップ実装用回路基板、半導体チップ収納用パッケージ、及び半導体デバイス | |
| CA2391223A1 (en) | Circuit board, method for manufacturing same, and high-output module | |
| JP3517130B2 (ja) | 伝送線路、その電気的特性の調整方法、およびマイクロ波モノリシックｉｃ | |
| US20020000657A1 (en) | Plated chrome solder dam for high power mmics | |
| JPH11186458A (ja) | 高周波用伝送線路の接続構造および配線基板 | |
| JP3518092B2 (ja) | 配線構造 | |
| EP0452917A2 (en) | Microwave device | |
| EP0817275A2 (en) | High-frequency FET | |
| JP2674750B2 (ja) | 半導体装置 | |
| JP3533796B2 (ja) | 半導体装置の製造方法 | |
| JPS61268060A (ja) | 半導体装置の製造方法 | |
| JP3033704B2 (ja) | マイクロ波回路 | |
| JP2848488B2 (ja) | 半導体装置とその製造方法 | |
| JP2520584B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20031031 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031215 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20031215 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040302 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040302 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |