JP3537217B2 - 電子回路設計シミュレーション・テスト装置 - Google Patents
電子回路設計シミュレーション・テスト装置Info
- Publication number
- JP3537217B2 JP3537217B2 JP13187595A JP13187595A JP3537217B2 JP 3537217 B2 JP3537217 B2 JP 3537217B2 JP 13187595 A JP13187595 A JP 13187595A JP 13187595 A JP13187595 A JP 13187595A JP 3537217 B2 JP3537217 B2 JP 3537217B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- simulation
- name
- electronic circuit
- terminal information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Logic Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は電子回路の設計において
使用される電子回路設計シミュレーション・テスト装置
に関し、さらに詳細には、上記電子回路設計シミュレー
ション・テストにおいて、電子回路における信号名／端
子名の置き換え／管理を可能とし、設計者の負担を軽減
した電子回路設計シミュレーション・テスト装置に関す
るものである。
使用される電子回路設計シミュレーション・テスト装置
に関し、さらに詳細には、上記電子回路設計シミュレー
ション・テストにおいて、電子回路における信号名／端
子名の置き換え／管理を可能とし、設計者の負担を軽減
した電子回路設計シミュレーション・テスト装置に関す
るものである。
【０００２】
【従来の技術】図７は電子回路設計に用いられるシミュ
レーション・システムの構成を示す図であり、１１はオ
ペレータコンソール、１２〜１７はそれぞれ回路図、シ
ミュレーション・モデル、テストデータ、シミュレーシ
ョン結果、端子情報、ネットリストを格納するファイル
である。
レーション・システムの構成を示す図であり、１１はオ
ペレータコンソール、１２〜１７はそれぞれ回路図、シ
ミュレーション・モデル、テストデータ、シミュレーシ
ョン結果、端子情報、ネットリストを格納するファイル
である。
【０００３】同図において、電子回路設計におけるシミ
ュレーション・テストは次のように行われる。なお、以
下、ＬＳＩのシミュレーション・テストを例にとって説
明する。 （１）設計された電子回路（ＬＳＩ）の回路図を回路図
ファイル１２に格納する（同図の「回路エントリ・フ
ェーズ」）。 （２）上記ＬＳＩの外部に導出される端子について端子
情報（端子番号、端子名、ネットタイプ／属性情報）を
作成し、端子情報ファイル１６に格納し（同図の「端
子情報作成フェーズ」）、端子情報ファイル１６に格納
された端子情報と回路図ファイル１３に格納された端子
情報を照合する。また、回路図と端子情報からネットリ
ストを作成する。 （３）回路図ファイル１２に格納されている回路図か
ら、上記ＬＳＩの動作を検証するためのシミュレーショ
ン・モデルを作成し、シミュレーション・モデル・ファ
イル１３に格納する（同図の「シミュレーション・モ
デル作成フェーズ」）。 （４）上記ＬＳＩの動作を検証するためのテストデータ
を作成する。その際、作成されたテストデータとシミュ
レーション・モデルの端子名を照合しテストデータ・フ
ァイル１４に格納する（同図の「テストデータ作成フ
ェーズ」）。
ュレーション・テストは次のように行われる。なお、以
下、ＬＳＩのシミュレーション・テストを例にとって説
明する。 （１）設計された電子回路（ＬＳＩ）の回路図を回路図
ファイル１２に格納する（同図の「回路エントリ・フ
ェーズ」）。 （２）上記ＬＳＩの外部に導出される端子について端子
情報（端子番号、端子名、ネットタイプ／属性情報）を
作成し、端子情報ファイル１６に格納し（同図の「端
子情報作成フェーズ」）、端子情報ファイル１６に格納
された端子情報と回路図ファイル１３に格納された端子
情報を照合する。また、回路図と端子情報からネットリ
ストを作成する。 （３）回路図ファイル１２に格納されている回路図か
ら、上記ＬＳＩの動作を検証するためのシミュレーショ
ン・モデルを作成し、シミュレーション・モデル・ファ
イル１３に格納する（同図の「シミュレーション・モ
デル作成フェーズ」）。 （４）上記ＬＳＩの動作を検証するためのテストデータ
を作成する。その際、作成されたテストデータとシミュ
レーション・モデルの端子名を照合しテストデータ・フ
ァイル１４に格納する（同図の「テストデータ作成フ
ェーズ」）。
【０００４】図８は上記したテストデータの一例を示す
図である。同図に示すように、テストデータは、ＬＳＩ
の各ピンへ入力するパターン信号（同図の実線）と、Ｌ
ＳＩが正常に動作した場合にＬＳＩのピンから出力され
る期待値（同図の太線）から形成される。なお、内部に
異なった動作を行う複数のマクロが設けられ、外部から
与えられるモード切り換え信号（テストモードも含む）
によって動作切り換え可能なＬＳＩのシミュレーション
・テストの場合には、各モード（図７におけるモード
１，２）におけるテストデータが作成される。
図である。同図に示すように、テストデータは、ＬＳＩ
の各ピンへ入力するパターン信号（同図の実線）と、Ｌ
ＳＩが正常に動作した場合にＬＳＩのピンから出力され
る期待値（同図の太線）から形成される。なお、内部に
異なった動作を行う複数のマクロが設けられ、外部から
与えられるモード切り換え信号（テストモードも含む）
によって動作切り換え可能なＬＳＩのシミュレーション
・テストの場合には、各モード（図７におけるモード
１，２）におけるテストデータが作成される。
【０００５】図９は上記したモード切り換え可能なＬＳ
Ｉの一例を示す図であり、同図では、ＬＳＩ内部に機能
１〜機能３のマクロが設けられ、外部から与えられるモ
ード切り換え信号により機能１〜機能３がセレクトされ
る例を示している。そして、同図に示したものはモード
が切り換えられると、バス制御信号（モード切り換え信
号）によりバッファが制御され、端子ＰＩＮ２は入力端
子もしくは出力端子として使用される。
Ｉの一例を示す図であり、同図では、ＬＳＩ内部に機能
１〜機能３のマクロが設けられ、外部から与えられるモ
ード切り換え信号により機能１〜機能３がセレクトされ
る例を示している。そして、同図に示したものはモード
が切り換えられると、バス制御信号（モード切り換え信
号）によりバッファが制御され、端子ＰＩＮ２は入力端
子もしくは出力端子として使用される。
【０００６】図７に戻り、同図のテストデータにおいて
は、モード１のとき、ＬＳＩの端子ＰＩＮ１、ＰＩＮ
２、ＰＩＮ３が入力端子であり、端子ＰＩＮ１、ＰＩＮ
２、ＰＩＮ３からテストパターンが与えられ、回路が正
常に動作していれば、端子ＰＩＮ４から同図に示すパタ
ーン信号（期待値）が出力される。また同様に、モード
２においては、端子ＰＩＮ１、ＰＩＮ２が入力端子であ
り、同図に示すパターン信号が与えられ、回路が正常に
動作していれば、端子ＰＩＮ３、ＰＩＮ４から同図に示
すパターン信号（期待値）が出力される。 （５）シミュレーション・モデル・ファイル１３に格納
されたシミュレーション・モデルに、テストデータ・フ
ァイル１４に格納されたテストデータを与えて、シミュ
レーション・テストを行い、結果をシミュレーション結
果ファイル１５に格納する（同図の「シミュレーショ
ン・フェーズ」）。また、上記期待値とシミュレーショ
ン結果が不一致の部分等をリスト出力する。 （６）シミュレーション結果ファイル１５に格納された
シミュレーション結果を端子名とともにオペレータ・コ
ンソール１１に表示する（同図の「シミュレーション
結果表示フェーズ」）。
は、モード１のとき、ＬＳＩの端子ＰＩＮ１、ＰＩＮ
２、ＰＩＮ３が入力端子であり、端子ＰＩＮ１、ＰＩＮ
２、ＰＩＮ３からテストパターンが与えられ、回路が正
常に動作していれば、端子ＰＩＮ４から同図に示すパタ
ーン信号（期待値）が出力される。また同様に、モード
２においては、端子ＰＩＮ１、ＰＩＮ２が入力端子であ
り、同図に示すパターン信号が与えられ、回路が正常に
動作していれば、端子ＰＩＮ３、ＰＩＮ４から同図に示
すパターン信号（期待値）が出力される。 （５）シミュレーション・モデル・ファイル１３に格納
されたシミュレーション・モデルに、テストデータ・フ
ァイル１４に格納されたテストデータを与えて、シミュ
レーション・テストを行い、結果をシミュレーション結
果ファイル１５に格納する（同図の「シミュレーショ
ン・フェーズ」）。また、上記期待値とシミュレーショ
ン結果が不一致の部分等をリスト出力する。 （６）シミュレーション結果ファイル１５に格納された
シミュレーション結果を端子名とともにオペレータ・コ
ンソール１１に表示する（同図の「シミュレーション
結果表示フェーズ」）。
【０００７】図１０は、上記シミュレーション結果を示
す図であり、同図の実線は入力テストパターンを示し、
点線はシミュレーション結果を示している。シミュレー
ション結果としては、同図に示すようにＬＳＩの各端子
ＰＩＮ１〜ＰＩＮ３（モード１）および各端子ＰＩＮ１
〜ＰＩＮ２（モード２）に与えたテストパターンと、端
子ＰＩＮ４（モード１）および端子ＰＩＮ３，４（モー
ド２）から出力されるシミュレーション結果が表示され
る。そして、上記点線で示したシミュレーション結果と
前記図８に示した期待値を比べて、ＬＳＩの回路動作を
検証する。
す図であり、同図の実線は入力テストパターンを示し、
点線はシミュレーション結果を示している。シミュレー
ション結果としては、同図に示すようにＬＳＩの各端子
ＰＩＮ１〜ＰＩＮ３（モード１）および各端子ＰＩＮ１
〜ＰＩＮ２（モード２）に与えたテストパターンと、端
子ＰＩＮ４（モード１）および端子ＰＩＮ３，４（モー
ド２）から出力されるシミュレーション結果が表示され
る。そして、上記点線で示したシミュレーション結果と
前記図８に示した期待値を比べて、ＬＳＩの回路動作を
検証する。
【０００８】
【発明が解決しようとする課題】上記した従来のシミュ
レーション・テストにおいては、端子情報作成時に回路
図の端子と端子情報との照合を行い、また、テストデー
タ作成時にシミュレーション・モデルとテストデータの
端子情報との照合を行うため、全てのフェーズにおける
端子名は回路図における端子名（例えばＰＩＮ１，ＰＩ
Ｎ２，…等）に統一される。
レーション・テストにおいては、端子情報作成時に回路
図の端子と端子情報との照合を行い、また、テストデー
タ作成時にシミュレーション・モデルとテストデータの
端子情報との照合を行うため、全てのフェーズにおける
端子名は回路図における端子名（例えばＰＩＮ１，ＰＩ
Ｎ２，…等）に統一される。
【０００９】従って、図９に示したような内部に複数の
マクロを備え、外部から与えられるモード切り換え信号
によりマクロが切り換えられるＬＳＩのシミュレーショ
ン・テストにおいては、外部端子に付けた総称的な端子
名（例えば、上記ＰＩＮ１，ＰＩＮ２，…等のように実
際にＬＳＩから導出されている端子に順番に付されてい
るピン番号等）とマクロの機能に対応して意味付けられ
た端子名（例えば、図９におけるＸＣＳ１，ＣＬＫ１，
…等）との間に違いが生じてしまう。
マクロを備え、外部から与えられるモード切り換え信号
によりマクロが切り換えられるＬＳＩのシミュレーショ
ン・テストにおいては、外部端子に付けた総称的な端子
名（例えば、上記ＰＩＮ１，ＰＩＮ２，…等のように実
際にＬＳＩから導出されている端子に順番に付されてい
るピン番号等）とマクロの機能に対応して意味付けられ
た端子名（例えば、図９におけるＸＣＳ１，ＣＬＫ１，
…等）との間に違いが生じてしまう。
【００１０】このため、従来のシミュレーション・テス
トにおいては、テストデータ作成やシミュレーション結
果を検証する際、ＰＩＮ１，ＰＩＮ２，…等の総称的な
端子名とＸＣＳ１，ＣＬＫ１，…等のマクロの機能に対
応した端子名とを机上で照合する必要があり、設計者に
とって大きな負担となっていた。本発明は上記した従来
技術の問題点を考慮してなされたものであって、本発明
の目的は、モード切り換え信号によりマクロをセレクト
して動作させる電子回路のシミュレーション・テストに
おいて、端子名の組み合わせをモード毎に差し替えて表
示することにより、端子名をマクロの機能に対応した名
称で表示できるようにし、テストデータの作成／シミュ
レーション結果の検証を容易にし、設計者の負担を軽減
することである。
トにおいては、テストデータ作成やシミュレーション結
果を検証する際、ＰＩＮ１，ＰＩＮ２，…等の総称的な
端子名とＸＣＳ１，ＣＬＫ１，…等のマクロの機能に対
応した端子名とを机上で照合する必要があり、設計者に
とって大きな負担となっていた。本発明は上記した従来
技術の問題点を考慮してなされたものであって、本発明
の目的は、モード切り換え信号によりマクロをセレクト
して動作させる電子回路のシミュレーション・テストに
おいて、端子名の組み合わせをモード毎に差し替えて表
示することにより、端子名をマクロの機能に対応した名
称で表示できるようにし、テストデータの作成／シミュ
レーション結果の検証を容易にし、設計者の負担を軽減
することである。
【００１１】
【課題を解決するための手段】図１は本発明の原理図で
ある。同図において、１ａはシミュレーションの対象と
なる前記した外部から与えられるモード切り換え信号に
よりマクロが切り換えられるＬＳＩの一例であり、１は
上記のような電子回路から導出される端子に物理的に付
されたＰＩＮ１，ＰＩＮ２，…等の第１端子名とマクロ
の機能に対応して意味付けられたＣＬＫ，ＸＣＳ１，…
等の第２端子名とをモード毎に対応付ける別名端子情報
である。
ある。同図において、１ａはシミュレーションの対象と
なる前記した外部から与えられるモード切り換え信号に
よりマクロが切り換えられるＬＳＩの一例であり、１は
上記のような電子回路から導出される端子に物理的に付
されたＰＩＮ１，ＰＩＮ２，…等の第１端子名とマクロ
の機能に対応して意味付けられたＣＬＫ，ＸＣＳ１，…
等の第２端子名とをモード毎に対応付ける別名端子情報
である。
【００１２】また、２はテストデータ、３はシミュレー
ション結果、４は端子情報を記憶する手段、５は上記別
名端子情報を記憶する手段である。前記課題を解決する
ため、本発明の請求項１の発明は、図１に示すように、
異なった機能を持つ複数のマクロが用意され、モード切
り換え信号により上記マクロの内の一つをセレクトして
動作させる電子回路であって、電子回路から外部に導出
される端子に物理的に付された第１の端子名と、上記電
子回路のシミュレーションモデルにおける各マクロの機
能に対応して意味づけられた第２の端子名を有し、上記
第１の端子名と、該第２の端子名はモード毎に対応付け
られる電子回路の回路設計シミュレーション・テスト装
置において、少なくとも、テストの対象となる電子回路
の端子情報を作成し端子情報記憶手段に格納する端子情
報作成手段と、テストの対象となる電子回路の回路図か
らシミュレーション・モデルを作成するシミュレーショ
ン・モデル作成手段と、 上記電子回路から実際に導出
される端子に物理的に付された第１の端子名と、上記マ
クロの機能に対応して意味付けられた第２の端子名と
を、マクロの機能に対応したモード毎に対応付ける別名
端子情報を格納した記憶手段と、上記記憶手段に格納さ
れた別名端子情報を参照して、テストデータのパラメー
タとして与えられるマクロの機能の対応したモード信号
に応じて、該マクロの機能に対応して意味付けられた第
２の端子名を、電子回路から外部に導出される端子に物
理的に付された第１の端子名に置き換え、上記シミュレ
ーション・モデルに、上記テストデータを与えて、モー
ド毎のシミュレーション・テストを行うシミュレーショ
ン手段と、上記記憶手段に格納された別名端子情報を参
照して、上記マクロの機能に対応して意味付けられた第
２の端子名を用いて上記シミュレーション結果を表示す
るシミュレーション結果表示手段とを設けたものであ
る。
ション結果、４は端子情報を記憶する手段、５は上記別
名端子情報を記憶する手段である。前記課題を解決する
ため、本発明の請求項１の発明は、図１に示すように、
異なった機能を持つ複数のマクロが用意され、モード切
り換え信号により上記マクロの内の一つをセレクトして
動作させる電子回路であって、電子回路から外部に導出
される端子に物理的に付された第１の端子名と、上記電
子回路のシミュレーションモデルにおける各マクロの機
能に対応して意味づけられた第２の端子名を有し、上記
第１の端子名と、該第２の端子名はモード毎に対応付け
られる電子回路の回路設計シミュレーション・テスト装
置において、少なくとも、テストの対象となる電子回路
の端子情報を作成し端子情報記憶手段に格納する端子情
報作成手段と、テストの対象となる電子回路の回路図か
らシミュレーション・モデルを作成するシミュレーショ
ン・モデル作成手段と、 上記電子回路から実際に導出
される端子に物理的に付された第１の端子名と、上記マ
クロの機能に対応して意味付けられた第２の端子名と
を、マクロの機能に対応したモード毎に対応付ける別名
端子情報を格納した記憶手段と、上記記憶手段に格納さ
れた別名端子情報を参照して、テストデータのパラメー
タとして与えられるマクロの機能の対応したモード信号
に応じて、該マクロの機能に対応して意味付けられた第
２の端子名を、電子回路から外部に導出される端子に物
理的に付された第１の端子名に置き換え、上記シミュレ
ーション・モデルに、上記テストデータを与えて、モー
ド毎のシミュレーション・テストを行うシミュレーショ
ン手段と、上記記憶手段に格納された別名端子情報を参
照して、上記マクロの機能に対応して意味付けられた第
２の端子名を用いて上記シミュレーション結果を表示す
るシミュレーション結果表示手段とを設けたものであ
る。
【００１３】本発明の請求項２の発明は、上記端子情報
記憶手段に、別名端子情報を格納したものである。本発
明の請求項３の発明は、異なった機能を持つ複数のマク
ロが用意され、モード切り換え信号により上記マクロの
内の一つをセレクトして動作させる電子回路であって、
電子回路から外部に導出される端子に物理的に付された
第１の端子名と、上記電子回路のシミュレーションモデ
ルにおける各マクロの機能に対応して意味づけられた第
２の端子名を有し、上記第１の端子名と、該第２の端子
名はモード毎に対応付けられる電子回路の回路設計シミ
ュレーション・テスト装置において、少なくとも、テス
トの対象となる電子回路の端子情報を作成し端子情報記
憶手段に格納する端子情報作成手段と、テストの対象と
なる電子回路の回路図からシミュレーション・モデルを
作成するシミュレーション・モデル作成手段と、上記電
子回路の機能を検証するためのテストデータを作成する
テストデータ作成手段と 上記電子回路から実際に導出
される端子に物理的に付された第１の端子名と、上記マ
クロの機能に対応して意味付けられた第２の端子名と
を、マクロの機能に対応したモード毎に対応付ける別名
端子情報を参照して、シミュレーション・モデルの第１
の端子名に、テストデータのパラメータとして与えられ
るマクロの機能の対応したモード信号に応じて、該マク
ロの機能に対応して意味付けられた第２の端子名を付
加、もしくは、上記第１の端子名を該第２の端子名に置
換し、上記シミュレーション・モデルに、上記テストデ
ータを与えて、モード毎のシミュレーション・テストを
行うシミュレーション手段と、上記マクロの機能に対応
して意味付けられた第２の端子名を用いて上記シミュレ
ーション結果を表示するシミュレーション結果表示手段
とを設けたものである。
記憶手段に、別名端子情報を格納したものである。本発
明の請求項３の発明は、異なった機能を持つ複数のマク
ロが用意され、モード切り換え信号により上記マクロの
内の一つをセレクトして動作させる電子回路であって、
電子回路から外部に導出される端子に物理的に付された
第１の端子名と、上記電子回路のシミュレーションモデ
ルにおける各マクロの機能に対応して意味づけられた第
２の端子名を有し、上記第１の端子名と、該第２の端子
名はモード毎に対応付けられる電子回路の回路設計シミ
ュレーション・テスト装置において、少なくとも、テス
トの対象となる電子回路の端子情報を作成し端子情報記
憶手段に格納する端子情報作成手段と、テストの対象と
なる電子回路の回路図からシミュレーション・モデルを
作成するシミュレーション・モデル作成手段と、上記電
子回路の機能を検証するためのテストデータを作成する
テストデータ作成手段と 上記電子回路から実際に導出
される端子に物理的に付された第１の端子名と、上記マ
クロの機能に対応して意味付けられた第２の端子名と
を、マクロの機能に対応したモード毎に対応付ける別名
端子情報を参照して、シミュレーション・モデルの第１
の端子名に、テストデータのパラメータとして与えられ
るマクロの機能の対応したモード信号に応じて、該マク
ロの機能に対応して意味付けられた第２の端子名を付
加、もしくは、上記第１の端子名を該第２の端子名に置
換し、上記シミュレーション・モデルに、上記テストデ
ータを与えて、モード毎のシミュレーション・テストを
行うシミュレーション手段と、上記マクロの機能に対応
して意味付けられた第２の端子名を用いて上記シミュレ
ーション結果を表示するシミュレーション結果表示手段
とを設けたものである。
【００１４】
【００１５】
【００１６】
【００１７】
【００１８】
【作用】本発明においては、図１において次の(1) (2)
または(3) のようにして電子回路のシミュレーション・
テストを行う。 (1) シミュレーションの対象となる電子回路の回路図か
ら端子情報を作成し、端子情報記憶手段４に記憶する。
また、電子回路から導出される端子に物理的に付された
第１端子名と、マクロの機能に対応して意味付けられた
第２端子名とをモード毎に対応付ける別名端子情報１を
作成する。
または(3) のようにして電子回路のシミュレーション・
テストを行う。 (1) シミュレーションの対象となる電子回路の回路図か
ら端子情報を作成し、端子情報記憶手段４に記憶する。
また、電子回路から導出される端子に物理的に付された
第１端子名と、マクロの機能に対応して意味付けられた
第２端子名とをモード毎に対応付ける別名端子情報１を
作成する。
【００１９】次に、上記回路図からシミュレーション・
モデルを作成し、また、上記電子回路の動作を検証する
ためのテストデータ２を作成する。テストデータ２の端
子名は、ＣＬＫ，ＸＣＳＩ等のマクロの機能に対応して
意味付けられた第２端子名を用いる。一方、上記端子情
報作成時、あるいは、テストデータの入力時等に、別名
端子情報１を入力して、端子情報を記憶する手段４、も
しくは、別名端子情報を記憶する手段５に記憶させる。
モデルを作成し、また、上記電子回路の動作を検証する
ためのテストデータ２を作成する。テストデータ２の端
子名は、ＣＬＫ，ＸＣＳＩ等のマクロの機能に対応して
意味付けられた第２端子名を用いる。一方、上記端子情
報作成時、あるいは、テストデータの入力時等に、別名
端子情報１を入力して、端子情報を記憶する手段４、も
しくは、別名端子情報を記憶する手段５に記憶させる。
【００２０】そして、上記記憶手段４もしくは記憶手段
５を参照して、テストデータの第２の端子名を第１の端
子名に置き換えたり、あるいは、シミュレーション・モ
デルの端子名を第２の端子名に置き換え、テストデータ
を上記シミュレーション・モデルに与えシミュレーショ
ン・テストを行う。次いで、上記記憶手段４もしくは記
憶手段５を参照して第１の端子名を第２の端子名に置き
換え、第２の端子名によりシミュレーション結果３を表
示する。 (2) 上記(1) と同様、端子情報を作成し、端子情報記憶
手段４に記憶する。また、第１端子名と第２端子名とを
モード毎に対応付ける別名端子情報１を作成する。さら
に、シミュレーション・モデルを作成し、また、テスト
データ２を作成する。テストデータ２の端子名は、上Ｃ
ＬＫ，ＸＣＳＩ等のマクロの機能に対応して意味付けら
れた第２端子名を用いる。
５を参照して、テストデータの第２の端子名を第１の端
子名に置き換えたり、あるいは、シミュレーション・モ
デルの端子名を第２の端子名に置き換え、テストデータ
を上記シミュレーション・モデルに与えシミュレーショ
ン・テストを行う。次いで、上記記憶手段４もしくは記
憶手段５を参照して第１の端子名を第２の端子名に置き
換え、第２の端子名によりシミュレーション結果３を表
示する。 (2) 上記(1) と同様、端子情報を作成し、端子情報記憶
手段４に記憶する。また、第１端子名と第２端子名とを
モード毎に対応付ける別名端子情報１を作成する。さら
に、シミュレーション・モデルを作成し、また、テスト
データ２を作成する。テストデータ２の端子名は、上Ｃ
ＬＫ，ＸＣＳＩ等のマクロの機能に対応して意味付けら
れた第２端子名を用いる。
【００２１】一方、上記回路図のエントリ時等に、別名
端子情報１を入力して、シミュレーション・モデルに、
第１の端子名と第２の端子名を対応付ける別名端子情報
を付加する。そして、上記シミュレーション・モデルに
付加された別名端子情報に基づき、テストデータの第２
の端子名を第１の端子名に置き換えて、あるいは、シミ
ュレーション・モデルの端子名として第２の端子名を用
い、モード毎に上記テストデータを上記シミュレーショ
ン・モデルに与えシミュレーション・テストを行う。次
いで、第２の端子名によりシミュレーション結果３を表
示する。 (3) 上記(1) (2) と同様、端子情報を作成し端子情報記
憶手段４に記憶し、また、第１端子名と第２端子名とを
モード毎に対応付ける別名端子情報１を作成する。さら
に、シミュレーション・モデルを作成し、また、テスト
データ２を作成する。テストデータ２の端子名は、上記
したＣＬＫ，ＸＣＳＩ等のマクロの機能に対応して意味
付けられた第２端子名を用いる。
端子情報１を入力して、シミュレーション・モデルに、
第１の端子名と第２の端子名を対応付ける別名端子情報
を付加する。そして、上記シミュレーション・モデルに
付加された別名端子情報に基づき、テストデータの第２
の端子名を第１の端子名に置き換えて、あるいは、シミ
ュレーション・モデルの端子名として第２の端子名を用
い、モード毎に上記テストデータを上記シミュレーショ
ン・モデルに与えシミュレーション・テストを行う。次
いで、第２の端子名によりシミュレーション結果３を表
示する。 (3) 上記(1) (2) と同様、端子情報を作成し端子情報記
憶手段４に記憶し、また、第１端子名と第２端子名とを
モード毎に対応付ける別名端子情報１を作成する。さら
に、シミュレーション・モデルを作成し、また、テスト
データ２を作成する。テストデータ２の端子名は、上記
したＣＬＫ，ＸＣＳＩ等のマクロの機能に対応して意味
付けられた第２端子名を用いる。
【００２２】一方、テストデータの入力時、テストデー
タに上記第１の端子名と第２の端子名を対応付ける別名
端子情報１を付加する。そして、上記テストデータに付
加された別名端子情報に基づき、上記(2) と同様、テス
トデータの第２の端子名を第１の端子名に置き換えて、
あるいは、シミュレーション・モデルの端子名として第
２の端子名を用い、モード毎に上記テストデータを上記
シミュレーション・モデルに与えシミュレーション・テ
ストを行う。次いで、第２の端子名によりシミュレーシ
ョン結果３を表示する。
タに上記第１の端子名と第２の端子名を対応付ける別名
端子情報１を付加する。そして、上記テストデータに付
加された別名端子情報に基づき、上記(2) と同様、テス
トデータの第２の端子名を第１の端子名に置き換えて、
あるいは、シミュレーション・モデルの端子名として第
２の端子名を用い、モード毎に上記テストデータを上記
シミュレーション・モデルに与えシミュレーション・テ
ストを行う。次いで、第２の端子名によりシミュレーシ
ョン結果３を表示する。
【００２３】本発明の請求項１〜３の発明においては、
上記(1)(2)(3) に記したように、第１端子名第２端子名
とをモード毎に対応付ける別名端子情報を作成するとと
もに、上記第２の端子名を使用したテストデータを作成
し、上記別名端子情報に基づき、第２端子名と第１の端
子名とを対応付けてシミュレーション・テストを行い、
シミュレーション結果を第２の端子名を用いて表示する
ようにしたので、端子名をマクロの機能に対応した名称
で表示することができ、テストデータの作成／シミュレ
ーション結果の検証を容易にし、設計者の負担を軽減す
ることができる。
上記(1)(2)(3) に記したように、第１端子名第２端子名
とをモード毎に対応付ける別名端子情報を作成するとと
もに、上記第２の端子名を使用したテストデータを作成
し、上記別名端子情報に基づき、第２端子名と第１の端
子名とを対応付けてシミュレーション・テストを行い、
シミュレーション結果を第２の端子名を用いて表示する
ようにしたので、端子名をマクロの機能に対応した名称
で表示することができ、テストデータの作成／シミュレ
ーション結果の検証を容易にし、設計者の負担を軽減す
ることができる。
【００２４】本発明の請求項２の発明においては、第１
の端子名と第２の端子名とをモード毎に対応付ける別名
端子情報を記憶手段に格納して、一元的な管理している
ので、データ容量を縮小することができ、また、端子名
の設定・変更に対する設計者の負担を軽減することがで
きる。
の端子名と第２の端子名とをモード毎に対応付ける別名
端子情報を記憶手段に格納して、一元的な管理している
ので、データ容量を縮小することができ、また、端子名
の設定・変更に対する設計者の負担を軽減することがで
きる。
【００２５】本発明の請求項３の発明においては、上記
(2)(3)に記したように、第１の端子名と第２の端子名と
をモード毎に対応付ける別名端子情報を作成し、上記別
名端子情報に基づき、シミュレーション・モデルの第１
の端子名に第２の端子名を付加、もしくは、第１の端子
名を第２の端子名に置換し、上記シミュレーション・モ
デルを用いて、上記第２の端子名を用いて作成されたテ
ストデータによりシミュレーション・テストを行い、シ
ミュレーション結果を第２の端子名を用いて表示するよ
うにしたので、別名端子情報を格納するファイルを用い
ることなく、上記と同様、テストデータの作成／シミュ
レーション結果の検証を容易にし、設計者の負担を軽減
することができる。
(2)(3)に記したように、第１の端子名と第２の端子名と
をモード毎に対応付ける別名端子情報を作成し、上記別
名端子情報に基づき、シミュレーション・モデルの第１
の端子名に第２の端子名を付加、もしくは、第１の端子
名を第２の端子名に置換し、上記シミュレーション・モ
デルを用いて、上記第２の端子名を用いて作成されたテ
ストデータによりシミュレーション・テストを行い、シ
ミュレーション結果を第２の端子名を用いて表示するよ
うにしたので、別名端子情報を格納するファイルを用い
ることなく、上記と同様、テストデータの作成／シミュ
レーション結果の検証を容易にし、設計者の負担を軽減
することができる。
【００２６】
【実施例】次に本発明の実施例について説明する。
１．実施例１
図２は本実施例のシミュレーション・システムの構成を
示す図であり、同図は、１１はオペレータコンソール、
１２〜１６はそれぞれ回路図、シミュレーション・モデ
ル、テストデータ、シミュレーション結果、端子情報を
格納するファイル、１７は別名端子テーブルを格納する
ファイルである。
示す図であり、同図は、１１はオペレータコンソール、
１２〜１６はそれぞれ回路図、シミュレーション・モデ
ル、テストデータ、シミュレーション結果、端子情報を
格納するファイル、１７は別名端子テーブルを格納する
ファイルである。
【００２７】図３は別名端子テーブルの一例を示す図で
あり、同図（ａ）は端子情報に別名端子テーブルを付加
した場合を示し、同図（ｂ）は端子情報とは別に別名端
子テーブルを設けた場合を示している。「端子情報」は
「ピン番号」、「ＬＳＩピン名」、「ネットタイプ」、
「ピン属性」から構成されるが、上記端子情報に別名の
端子名からなる別名端子テーブルを付加する場合には、
図３（ａ）に示すように、ＰＩＮ１，ＰＩＮ２等の総称
的なピン名に対応させて、各モードにおけるＬＳＩのマ
クロの機能に対応したピン名（例えば、同図の別名１，
別名２，…で示した、ＣＬＫ１，ＸＣＳ１，…：２４Ｃ
ＬＫ，ＸＣＳ１，…等）を付加する。
あり、同図（ａ）は端子情報に別名端子テーブルを付加
した場合を示し、同図（ｂ）は端子情報とは別に別名端
子テーブルを設けた場合を示している。「端子情報」は
「ピン番号」、「ＬＳＩピン名」、「ネットタイプ」、
「ピン属性」から構成されるが、上記端子情報に別名の
端子名からなる別名端子テーブルを付加する場合には、
図３（ａ）に示すように、ＰＩＮ１，ＰＩＮ２等の総称
的なピン名に対応させて、各モードにおけるＬＳＩのマ
クロの機能に対応したピン名（例えば、同図の別名１，
別名２，…で示した、ＣＬＫ１，ＸＣＳ１，…：２４Ｃ
ＬＫ，ＸＣＳ１，…等）を付加する。
【００２８】また、別名端子テーブルを端子情報とは別
に持つ場合には、図３（ｂ）に示すように、総称的なピ
ン名と対応させて各モードにおけるＬＳＩのマクロの機
能に対応したピン名を記述する。なお、端子情報に別名
端子テーブルを付加する場合には、図２に示す別名端子
テーブル・ファイル１７は不要である。
に持つ場合には、図３（ｂ）に示すように、総称的なピ
ン名と対応させて各モードにおけるＬＳＩのマクロの機
能に対応したピン名を記述する。なお、端子情報に別名
端子テーブルを付加する場合には、図２に示す別名端子
テーブル・ファイル１７は不要である。
【００２９】次に図２、図３を参照しながら本発明の実
施例について説明する。本実施例は、別名端子情報を一
元的管理するようにしたものであり、別名端子テーブル
を前記図３（ａ）に示したように端子情報に付加して端
子情報ファイル１６に格納したり、あるいは図３（ｂ）
に示すように、別名端子テーブルを端子情報とは別に用
意し、別名端子情報ファイル１７に格納して一元的に管
理する実施例を示している。
施例について説明する。本実施例は、別名端子情報を一
元的管理するようにしたものであり、別名端子テーブル
を前記図３（ａ）に示したように端子情報に付加して端
子情報ファイル１６に格納したり、あるいは図３（ｂ）
に示すように、別名端子テーブルを端子情報とは別に用
意し、別名端子情報ファイル１７に格納して一元的に管
理する実施例を示している。
【００３０】以下、本発明の実施例１について説明す
る。 （ａ）端子情報ファイルに別名端子テーブルを付加して
別名端子情報を一元的に管理する方法 （１）設計された電子回路（ＬＳＩ）の回路図Ｃを回路
図ファイル１２に格納する（図２の「回路エントリ・
フェーズ」）。 （２）上記ＬＳＩの外部に導出される端子について端子
情報を作成し、端子情報ファイル１６に格納し（同図の
の「端子情報作成フェーズ」）、回路図の端子情報と
照合する。また、別名端子情報Ｔ１を入力し、図３
（ａ）に示すように端子情報に別名端子テーブルを付加
する。 （３）ファイル１２に格納されている回路図から、上記
ＬＳＩの動作を検証するためのシミュレーション・モデ
ルを作成し、シミュレーション・モデル・ファイル１３
に格納する（同図のの「シミュレーション・モデル作
成フェーズ」）。 （４）上記ＬＳＩの動作を検証するためのテストデータ
ＴＤを作成し、テストデータ・ファイル１４に格納す
る。テストデータは、ＬＳＩのモード毎に作成され、テ
ストデータにおけるピン名はＣＬＫ１，ＸＣＳ１，…等
のＬＳＩのマクロの機能に対応したピン名を使用して作
成される（同図のの「テストデータ作成フェー
ズ」）。
る。 （ａ）端子情報ファイルに別名端子テーブルを付加して
別名端子情報を一元的に管理する方法 （１）設計された電子回路（ＬＳＩ）の回路図Ｃを回路
図ファイル１２に格納する（図２の「回路エントリ・
フェーズ」）。 （２）上記ＬＳＩの外部に導出される端子について端子
情報を作成し、端子情報ファイル１６に格納し（同図の
の「端子情報作成フェーズ」）、回路図の端子情報と
照合する。また、別名端子情報Ｔ１を入力し、図３
（ａ）に示すように端子情報に別名端子テーブルを付加
する。 （３）ファイル１２に格納されている回路図から、上記
ＬＳＩの動作を検証するためのシミュレーション・モデ
ルを作成し、シミュレーション・モデル・ファイル１３
に格納する（同図のの「シミュレーション・モデル作
成フェーズ」）。 （４）上記ＬＳＩの動作を検証するためのテストデータ
ＴＤを作成し、テストデータ・ファイル１４に格納す
る。テストデータは、ＬＳＩのモード毎に作成され、テ
ストデータにおけるピン名はＣＬＫ１，ＸＣＳ１，…等
のＬＳＩのマクロの機能に対応したピン名を使用して作
成される（同図のの「テストデータ作成フェー
ズ」）。
【００３１】ついで、端子情報ファイル１６を参照し
て、上記テストデータと共に与えられるモード信号に対
応させて、上記ＣＬＫ１，ＸＣＳ１等のＬＳＩのマクロ
の機能に対応したピン名を、ＰＩＮ１，ＰＩＮ２等の総
称的なピン名に置き換える。そして、ピン名が置き換え
られたテストデータとシミュレーション・モデルの端子
名を照合する。
て、上記テストデータと共に与えられるモード信号に対
応させて、上記ＣＬＫ１，ＸＣＳ１等のＬＳＩのマクロ
の機能に対応したピン名を、ＰＩＮ１，ＰＩＮ２等の総
称的なピン名に置き換える。そして、ピン名が置き換え
られたテストデータとシミュレーション・モデルの端子
名を照合する。
【００３２】図４は上記したテストデータの一例を示す
図である。同図に示すように、テストデータは、前記し
たようにＬＳＩの各ピンへ入力するパターン信号と、Ｌ
ＳＩが正常に動作した場合にＬＳＩのピンから出力され
る期待値から形成される。また、そのピン名は上記した
ＣＬＫ１，ＸＣＳ１等のＬＳＩのマクロの機能に対応し
たピン名が使用される。 （５）シミュレーション・モデル・ファイル１３に格納
されたシミュレーション・モデルに、ファイル１４に格
納されたテストデータを与えて、シミュレーション・テ
ストを行い、結果をシミュレーション結果ファイル１５
に格納する（同図のの「シミュレーション・フェー
ズ」）。この場合、ピン名はＰＩＮ１，ＰＩＮ２等の総
称的なピン名に置き換えられているのでシミュレーショ
ンにおいては上記総称的なピン名により行われる。 （６）別名端子情報を付加した端子情報ファイル１６を
参照し、シミュレーション結果ファイル１５に格納され
たシミュレーション結果の端子名をモード毎に別名の端
子名に置き換えて、オペレータ・コンソール１１に表示
する（同図の「シミュレーション結果表示フェー
ズ」）。
図である。同図に示すように、テストデータは、前記し
たようにＬＳＩの各ピンへ入力するパターン信号と、Ｌ
ＳＩが正常に動作した場合にＬＳＩのピンから出力され
る期待値から形成される。また、そのピン名は上記した
ＣＬＫ１，ＸＣＳ１等のＬＳＩのマクロの機能に対応し
たピン名が使用される。 （５）シミュレーション・モデル・ファイル１３に格納
されたシミュレーション・モデルに、ファイル１４に格
納されたテストデータを与えて、シミュレーション・テ
ストを行い、結果をシミュレーション結果ファイル１５
に格納する（同図のの「シミュレーション・フェー
ズ」）。この場合、ピン名はＰＩＮ１，ＰＩＮ２等の総
称的なピン名に置き換えられているのでシミュレーショ
ンにおいては上記総称的なピン名により行われる。 （６）別名端子情報を付加した端子情報ファイル１６を
参照し、シミュレーション結果ファイル１５に格納され
たシミュレーション結果の端子名をモード毎に別名の端
子名に置き換えて、オペレータ・コンソール１１に表示
する（同図の「シミュレーション結果表示フェー
ズ」）。
【００３３】図５は、上記シミュレーション結果を示す
図であり、同図の実線は入力テストパターンを示し、点
線はシミュレーション結果を示しており、シミュレーシ
ョン結果は、同図に示すようにＣＬＫ１，ＸＣＳ１等の
ＬＳＩのマクロの機能に対応したピン名で表示される。
なお、上記実施例においては、端子情報作成フェーズに
おいて別名端子テーブルを入力し端子情報ファイル１６
に格納しているが、回路エントリ・フェーズにおいて総
称的な端子名とともに別端子名を入力し、端子情報作成
フェーズにおいて、回路図中に記述された端子名と別端
子名から別名端子テーブルを作成して端子情報に付加
し、端子情報ファイル１６に格納することもできる。
図であり、同図の実線は入力テストパターンを示し、点
線はシミュレーション結果を示しており、シミュレーシ
ョン結果は、同図に示すようにＣＬＫ１，ＸＣＳ１等の
ＬＳＩのマクロの機能に対応したピン名で表示される。
なお、上記実施例においては、端子情報作成フェーズに
おいて別名端子テーブルを入力し端子情報ファイル１６
に格納しているが、回路エントリ・フェーズにおいて総
称的な端子名とともに別端子名を入力し、端子情報作成
フェーズにおいて、回路図中に記述された端子名と別端
子名から別名端子テーブルを作成して端子情報に付加
し、端子情報ファイル１６に格納することもできる。
【００３４】また、上記実施例においては、別名端子テ
ーブルを参照してテストデータの端子名を第１の端子名
に置き換えシミュレーション・テストを行っているが、
別名端子テーブルを参照してシミュレーション・モデル
の第１の端子名を第２の端子名に置き換え、シミュレー
ション・テストを行ってもよい。以上のように本実施例
においては、端子情報に別名端子テーブルを付加し、該
テーブルを参照して、テストデータ作成時、テストデー
タ中のＣＬＫ１，ＸＣＳ１等のマクロの機能に対応した
ピン名を、ＰＩＮ１，ＰＩＮ２等の総称的なピン名に置
き換え、また、シミュレーション結果表示時、ＰＩＮ
１，ＰＩＮ２等の総称的なピン名をＣＬＫ１，ＸＣＳ１
等のマクロの機能に対応したピン名に置き換えているの
で、設計者はマクロの機能に対応したピン名によりテス
トデータの作成、シミュレーション結果の検証を行うこ
とができ作業効率を向上させることができる。また、端
子情報に別名端子テーブルを付加しているのでデータ容
量の増加を最小限にすることができ、端子名の設定・変
更に対する設計者の負担を軽減することができる。 （ｂ）別名端子情報ファイル１７に別名端子情報テーブ
ルを格納し別名端子情報を一元的に管理する方法 （１）設計された電子回路（ＬＳＩ）の回路図Ｃを回路
図ファイル１２に格納する（図２の「回路エントリ・
フェーズ」）。 （２）上記ＬＳＩの外部に導出される端子について端子
情報を作成し、端子情報ファイル１６に格納し（同図の
の「端子情報作成フェーズ」）、回路図の端子情報と
照合する。 （３）ＬＳＩの動作を検証するためのシミュレーション
・モデルを作成し、シミュレーション・モデル・ファイ
ル１３に格納する（同図のの「シミュレーション・モ
デル作成フェーズ」）。 （４）上記ＬＳＩの動作を検証するためのテストデータ
ＴＤを作成し、テストデータ・ファイルに格納する。ま
た、図３（ｂ）に示した別名端子テーブルＴ２を作成
し、図２に示した別名端子テーブル・ファイル１７に格
納する。テストデータにおけるピン名は、前記した実施
例１の（ａ）同様、ＣＬＫ１，ＸＣＳ１，…等のＬＳＩ
のマクロの機能に対応したピン名を使用する（同図の
の「テストデータ作成フェーズ」）。
ーブルを参照してテストデータの端子名を第１の端子名
に置き換えシミュレーション・テストを行っているが、
別名端子テーブルを参照してシミュレーション・モデル
の第１の端子名を第２の端子名に置き換え、シミュレー
ション・テストを行ってもよい。以上のように本実施例
においては、端子情報に別名端子テーブルを付加し、該
テーブルを参照して、テストデータ作成時、テストデー
タ中のＣＬＫ１，ＸＣＳ１等のマクロの機能に対応した
ピン名を、ＰＩＮ１，ＰＩＮ２等の総称的なピン名に置
き換え、また、シミュレーション結果表示時、ＰＩＮ
１，ＰＩＮ２等の総称的なピン名をＣＬＫ１，ＸＣＳ１
等のマクロの機能に対応したピン名に置き換えているの
で、設計者はマクロの機能に対応したピン名によりテス
トデータの作成、シミュレーション結果の検証を行うこ
とができ作業効率を向上させることができる。また、端
子情報に別名端子テーブルを付加しているのでデータ容
量の増加を最小限にすることができ、端子名の設定・変
更に対する設計者の負担を軽減することができる。 （ｂ）別名端子情報ファイル１７に別名端子情報テーブ
ルを格納し別名端子情報を一元的に管理する方法 （１）設計された電子回路（ＬＳＩ）の回路図Ｃを回路
図ファイル１２に格納する（図２の「回路エントリ・
フェーズ」）。 （２）上記ＬＳＩの外部に導出される端子について端子
情報を作成し、端子情報ファイル１６に格納し（同図の
の「端子情報作成フェーズ」）、回路図の端子情報と
照合する。 （３）ＬＳＩの動作を検証するためのシミュレーション
・モデルを作成し、シミュレーション・モデル・ファイ
ル１３に格納する（同図のの「シミュレーション・モ
デル作成フェーズ」）。 （４）上記ＬＳＩの動作を検証するためのテストデータ
ＴＤを作成し、テストデータ・ファイルに格納する。ま
た、図３（ｂ）に示した別名端子テーブルＴ２を作成
し、図２に示した別名端子テーブル・ファイル１７に格
納する。テストデータにおけるピン名は、前記した実施
例１の（ａ）同様、ＣＬＫ１，ＸＣＳ１，…等のＬＳＩ
のマクロの機能に対応したピン名を使用する（同図の
の「テストデータ作成フェーズ」）。
【００３５】なお、テスト種類、版数等を記述するテス
トデータのパラメータに、上記別名端子情報を付加し、
この別名端子情報から得た別名端子テーブルを、別名端
子テーブル・ファイル１７に格納することもできる。つ
いで、別名端子テーブル・ファイル１７を参照して、テ
ストデータと共に与えられるモード信号に対応させて、
テストデータの上記ＣＬＫ１，ＸＣＳ１等のＬＳＩのマ
クロの機能に対応したピン名をＰＩＮ１，ＰＩＮ２等の
総称的なピン名に置き換える。 （５）シミュレーション・モデル・ファイル１３に格納
されたシミュレーション・モデルに、ファイル１４に格
納されたテストデータを与えて、シミュレーション・テ
ストを行い、結果をシミュレーション結果ファイル１５
に格納する（同図のの「シミュレーション・フェー
ズ」）。 （６）別名端子テーブル・ファイル１７を参照して、シ
ミュレーション結果ファイル１５に格納されたシミュレ
ーション結果の端子名をモード毎に別名の端子名に置き
換えて、オペレータ・コンソール１１に表示する（同図
の「シミュレーション結果表示フェーズ」）。
トデータのパラメータに、上記別名端子情報を付加し、
この別名端子情報から得た別名端子テーブルを、別名端
子テーブル・ファイル１７に格納することもできる。つ
いで、別名端子テーブル・ファイル１７を参照して、テ
ストデータと共に与えられるモード信号に対応させて、
テストデータの上記ＣＬＫ１，ＸＣＳ１等のＬＳＩのマ
クロの機能に対応したピン名をＰＩＮ１，ＰＩＮ２等の
総称的なピン名に置き換える。 （５）シミュレーション・モデル・ファイル１３に格納
されたシミュレーション・モデルに、ファイル１４に格
納されたテストデータを与えて、シミュレーション・テ
ストを行い、結果をシミュレーション結果ファイル１５
に格納する（同図のの「シミュレーション・フェー
ズ」）。 （６）別名端子テーブル・ファイル１７を参照して、シ
ミュレーション結果ファイル１５に格納されたシミュレ
ーション結果の端子名をモード毎に別名の端子名に置き
換えて、オペレータ・コンソール１１に表示する（同図
の「シミュレーション結果表示フェーズ」）。
【００３６】なお、上記実施例においては、テストデー
タ作成フェーズにおいて、別名端子情報テーブルを別名
端子情報ファイル１７に入力しているが、別名端子情報
テーブルの入力は、テストデータ作成フェーズ以前の任
意のフェーズで行うことができる。また、上記実施例に
おいては、別名端子テーブルを参照してテストデータの
端子名を第１の端子名に置き換えシミュレーション・テ
ストを行っているが、前記（ａ）と同様、別名端子テー
ブルを参照してシミュレーション・モデルの第１の端子
名を第２の端子名に置き換えシミュレーション・テスト
を行ってもよい。
タ作成フェーズにおいて、別名端子情報テーブルを別名
端子情報ファイル１７に入力しているが、別名端子情報
テーブルの入力は、テストデータ作成フェーズ以前の任
意のフェーズで行うことができる。また、上記実施例に
おいては、別名端子テーブルを参照してテストデータの
端子名を第１の端子名に置き換えシミュレーション・テ
ストを行っているが、前記（ａ）と同様、別名端子テー
ブルを参照してシミュレーション・モデルの第１の端子
名を第２の端子名に置き換えシミュレーション・テスト
を行ってもよい。
【００３７】以上のように本実施例においては、別名端
子テーブルを格納するファイルを設け、該ファイルの別
名端子テーブルを参照して、テストデータ作成時、マク
ロの機能に対応したピン名を、総称的なピン名に置き換
え、また、シミュレーション結果表示時、総称的なピン
名をマクロの機能に対応したピン名に置き換えているの
で、実施例１と同様、設計者はマクロの機能に対応した
ピン名によりテストデータの作成、シミュレーション結
果の検証を行うことができ、作業効率を向上させること
ができる。また、データ容量の増加を最小限にすること
ができ、端子名の設定・変更に対する設計者の負担を軽
減することができる。
子テーブルを格納するファイルを設け、該ファイルの別
名端子テーブルを参照して、テストデータ作成時、マク
ロの機能に対応したピン名を、総称的なピン名に置き換
え、また、シミュレーション結果表示時、総称的なピン
名をマクロの機能に対応したピン名に置き換えているの
で、実施例１と同様、設計者はマクロの機能に対応した
ピン名によりテストデータの作成、シミュレーション結
果の検証を行うことができ、作業効率を向上させること
ができる。また、データ容量の増加を最小限にすること
ができ、端子名の設定・変更に対する設計者の負担を軽
減することができる。
【００３８】なお、上記実施例１の（ａ）（ｂ）におい
て、別名端子情報の使用の有無、使用する別名端子テー
ブルの指定等は、シミュレーション・システムのセッ
トアップ時に、別名端子テーブルの使用の有無、使用す
る別名端子テーブルの指定したり、あるいは、テスト
データ作成フェーズにおいて、テストの種類や版数等を
記述するパラメータに、別名端子テーブルに関する情報
を付加することができる。 ２．実施例２ 図６は本実施例のシミュレーション・システムの構成を
示す図であり、同図は、前記図２から別名端子テーブル
・ファイル１７を除去しものであり、その他の点は前記
図２と同様である。
て、別名端子情報の使用の有無、使用する別名端子テー
ブルの指定等は、シミュレーション・システムのセッ
トアップ時に、別名端子テーブルの使用の有無、使用す
る別名端子テーブルの指定したり、あるいは、テスト
データ作成フェーズにおいて、テストの種類や版数等を
記述するパラメータに、別名端子テーブルに関する情報
を付加することができる。 ２．実施例２ 図６は本実施例のシミュレーション・システムの構成を
示す図であり、同図は、前記図２から別名端子テーブル
・ファイル１７を除去しものであり、その他の点は前記
図２と同様である。
【００３９】本実施例は、実施例１のように別名端子情
報を格納したファイルを用いずに、回路図中の端子情
報、テストデータの端子情報等に別名端子情報を付加
し、該回路図から作成したシミュレーション・モデル、
あるいは、上記テストデータを用いてシミュレーション
・テストを行うものであり、以下、図６を参照しながら
本実施例を説明する。 （ａ）回路図の端子情報に別端子名を付加する方法 （１）設計された電子回路（ＬＳＩ）の回路図Ｃを回路
図ファイル１２に格納する（図６の「回路エントリ・
フェーズ」）。その際、ＰＩＮ１，ＰＩＮ２，…等の総
称的なピン名に対応させて、別端子名Ｔ１１（ＣＬＫ
１，２４ＣＬＫ，…等）を付加する。 （２）上記ＬＳＩの総称的な端子名について端子情報を
作成し、端子情報ファイル１６に格納し（同図のの
「端子情報作成フェーズ」）、回路図の端子情報と照合
する。 （３）ＬＳＩの動作を検証するためのシミュレーション
・モデルを作成し、シミュレーション・モデル・ファイ
ル１３に格納する（同図のの「シミュレーション・モ
デル作成フェーズ」）。シミュレーション・モデルのピ
ン名は、総称的なピン名に上記回路図エントリ・フェー
ズにおいて入力されたＣＬＫ１，ＸＣＳ１等の別名１，
２，３，…を付加する。 （４）上記ＬＳＩの動作を検証するためのテストデータ
を作成し、テストデータ・ファイル１４に格納する。テ
ストデータは、ＬＳＩのモード毎に作成され、テストデ
ータにおけるピン名は、図４に示したように、ＣＬＫ
１，ＸＣＳ１，…等のＬＳＩのマクロの機能に対応した
ピン名を使用して作成される（同図のの「テストデー
タ作成フェーズ」）。 （５）シミュレーション・モデル・ファイル１３に格納
されたシミュレーション・モデルに、ファイル１４に格
納されたテストデータを与えて、シミュレーション・テ
ストを行い、結果をシミュレーション結果ファイル１５
に格納する（同図のの「シミュレーション・フェー
ズ」）。上記シミュレーションは、テストデータ入力時
にパラメータとして与えられるモード信号によりモード
毎に行なわれ、シミュレーション結果ファイル１５に
は、モード毎にシミュレーション結果が格納される。 （６）シミュレーション結果ファイル１５に格納された
シミュレーション結果をオペレータ・コンソール１１に
表示する（同図の「シミュレーション結果表示フェー
ズ」）。シミュレーション結果は前記図５に示したよう
にマクロの機能に対応したピン名で表示される。
報を格納したファイルを用いずに、回路図中の端子情
報、テストデータの端子情報等に別名端子情報を付加
し、該回路図から作成したシミュレーション・モデル、
あるいは、上記テストデータを用いてシミュレーション
・テストを行うものであり、以下、図６を参照しながら
本実施例を説明する。 （ａ）回路図の端子情報に別端子名を付加する方法 （１）設計された電子回路（ＬＳＩ）の回路図Ｃを回路
図ファイル１２に格納する（図６の「回路エントリ・
フェーズ」）。その際、ＰＩＮ１，ＰＩＮ２，…等の総
称的なピン名に対応させて、別端子名Ｔ１１（ＣＬＫ
１，２４ＣＬＫ，…等）を付加する。 （２）上記ＬＳＩの総称的な端子名について端子情報を
作成し、端子情報ファイル１６に格納し（同図のの
「端子情報作成フェーズ」）、回路図の端子情報と照合
する。 （３）ＬＳＩの動作を検証するためのシミュレーション
・モデルを作成し、シミュレーション・モデル・ファイ
ル１３に格納する（同図のの「シミュレーション・モ
デル作成フェーズ」）。シミュレーション・モデルのピ
ン名は、総称的なピン名に上記回路図エントリ・フェー
ズにおいて入力されたＣＬＫ１，ＸＣＳ１等の別名１，
２，３，…を付加する。 （４）上記ＬＳＩの動作を検証するためのテストデータ
を作成し、テストデータ・ファイル１４に格納する。テ
ストデータは、ＬＳＩのモード毎に作成され、テストデ
ータにおけるピン名は、図４に示したように、ＣＬＫ
１，ＸＣＳ１，…等のＬＳＩのマクロの機能に対応した
ピン名を使用して作成される（同図のの「テストデー
タ作成フェーズ」）。 （５）シミュレーション・モデル・ファイル１３に格納
されたシミュレーション・モデルに、ファイル１４に格
納されたテストデータを与えて、シミュレーション・テ
ストを行い、結果をシミュレーション結果ファイル１５
に格納する（同図のの「シミュレーション・フェー
ズ」）。上記シミュレーションは、テストデータ入力時
にパラメータとして与えられるモード信号によりモード
毎に行なわれ、シミュレーション結果ファイル１５に
は、モード毎にシミュレーション結果が格納される。 （６）シミュレーション結果ファイル１５に格納された
シミュレーション結果をオペレータ・コンソール１１に
表示する（同図の「シミュレーション結果表示フェー
ズ」）。シミュレーション結果は前記図５に示したよう
にマクロの機能に対応したピン名で表示される。
【００４０】なお、シミュレーション時に使用されるピ
ン名は、下記の，のように、総称的なピン名あるい
はマクロの機能に対応したピン名のどちらのピン名を用
いてもよい。 テストデータのマクロの機能に対応したピン名を、モ
ード信号と、シミュレーション・モデルに付加されてい
る別名１，２，３，…と総称的なピン名との対応関係に
基づき、総称的なピン名に置き換え、総称的なピン名で
シミュレーション・テストを行い、シミュレーション結
果を表示する際、ピン名を上記対応関係に基づき、マク
ロの機能に対応したピン名に置き換える。 テストデータのパラメータとして付加されるモード信
号と、シミュレーション・モデルに付加されている別名
１，２，３，…と総称的なピン名との対応関係に基づ
き、シミュレーション・モデルの端子名をマクロの機能
に対応したピン名に置き換えてシミュレーション・テス
トを行い、シミュレーション結果をマクロの機能に対応
したピン名で表示する。
ン名は、下記の，のように、総称的なピン名あるい
はマクロの機能に対応したピン名のどちらのピン名を用
いてもよい。 テストデータのマクロの機能に対応したピン名を、モ
ード信号と、シミュレーション・モデルに付加されてい
る別名１，２，３，…と総称的なピン名との対応関係に
基づき、総称的なピン名に置き換え、総称的なピン名で
シミュレーション・テストを行い、シミュレーション結
果を表示する際、ピン名を上記対応関係に基づき、マク
ロの機能に対応したピン名に置き換える。 テストデータのパラメータとして付加されるモード信
号と、シミュレーション・モデルに付加されている別名
１，２，３，…と総称的なピン名との対応関係に基づ
き、シミュレーション・モデルの端子名をマクロの機能
に対応したピン名に置き換えてシミュレーション・テス
トを行い、シミュレーション結果をマクロの機能に対応
したピン名で表示する。
【００４１】以上のように、本実施例においては、回路
図の端子情報に別端子名を付加し、上記回路図から別端
子名を付加したシミュレーション・モデルを作成してい
るので、別名端子情報を格納するファイルを用いること
なく、別端子名を使用してテストデータを作成すること
ができ、また、別端子名によりシミュレーション結果を
表示することができ、設計者の負担を軽減することがで
きる。
図の端子情報に別端子名を付加し、上記回路図から別端
子名を付加したシミュレーション・モデルを作成してい
るので、別名端子情報を格納するファイルを用いること
なく、別端子名を使用してテストデータを作成すること
ができ、また、別端子名によりシミュレーション結果を
表示することができ、設計者の負担を軽減することがで
きる。
【００４２】なお、上記実施例では、シミュレーション
・モデルの端子名に別端子名を付加しているが、シミュ
レーション・モデルの端子名を別端子名に置換して、シ
ミュレーション・テストを行うこともできる。 （ｂ）テストデータに別端子名を付加する方法 （１）設計された電子回路（ＬＳＩ）の回路図Ｃを回路
図ファイル１２に格納する（図６の「回路エントリ・
フェーズ」）。 （２）上記ＬＳＩの総称的な端子名について端子情報を
作成し、端子情報ファイル１６に格納し（同図のの
「端子情報作成フェーズ」）、回路図の端子情報と照合
する。 （３）ＬＳＩの動作を検証するためのシミュレーション
・モデルを作成し、シミュレーション・モデル・ファイ
ル１３に格納する（同図のの「シミュレーション・モ
デル作成フェーズ」）。 （４）上記ＬＳＩの動作を検証するためのテストデータ
を作成し、テストデータ・ファイル１４に格納する。テ
ストデータは、ＬＳＩのモード毎に作成され、テストデ
ータにおけるピン名は、図４に示したように、ＣＬＫ
１，ＸＣＳ１，…等のＬＳＩのマクロの機能に対応した
ピン名（別名）を使用して作成される（同図のの「テ
ストデータ作成フェーズ」）。
・モデルの端子名に別端子名を付加しているが、シミュ
レーション・モデルの端子名を別端子名に置換して、シ
ミュレーション・テストを行うこともできる。 （ｂ）テストデータに別端子名を付加する方法 （１）設計された電子回路（ＬＳＩ）の回路図Ｃを回路
図ファイル１２に格納する（図６の「回路エントリ・
フェーズ」）。 （２）上記ＬＳＩの総称的な端子名について端子情報を
作成し、端子情報ファイル１６に格納し（同図のの
「端子情報作成フェーズ」）、回路図の端子情報と照合
する。 （３）ＬＳＩの動作を検証するためのシミュレーション
・モデルを作成し、シミュレーション・モデル・ファイ
ル１３に格納する（同図のの「シミュレーション・モ
デル作成フェーズ」）。 （４）上記ＬＳＩの動作を検証するためのテストデータ
を作成し、テストデータ・ファイル１４に格納する。テ
ストデータは、ＬＳＩのモード毎に作成され、テストデ
ータにおけるピン名は、図４に示したように、ＣＬＫ
１，ＸＣＳ１，…等のＬＳＩのマクロの機能に対応した
ピン名（別名）を使用して作成される（同図のの「テ
ストデータ作成フェーズ」）。
【００４３】また、その際、テストデータのパラメータ
に、上記した別名とＰＩＮ１，ＰＩＮ２，…等の総称的
なピン名とを対応付ける別端子名Ｔ１２を付加する。 （５）シミュレーション・モデル・ファイル１３に格納
されたシミュレーション・モデルに、ファイル１４に格
納されたテストデータを与えて、シミュレーション・テ
ストを行い、結果をシミュレーション結果ファイル１５
に格納する（同図のの「シミュレーション・フェー
ズ」）。
に、上記した別名とＰＩＮ１，ＰＩＮ２，…等の総称的
なピン名とを対応付ける別端子名Ｔ１２を付加する。 （５）シミュレーション・モデル・ファイル１３に格納
されたシミュレーション・モデルに、ファイル１４に格
納されたテストデータを与えて、シミュレーション・テ
ストを行い、結果をシミュレーション結果ファイル１５
に格納する（同図のの「シミュレーション・フェー
ズ」）。
【００４４】上記シミュレーションは、総称的な端子名
を用いて、テストデータ入力時にパラメータとして与え
られるモード信号によりモード毎に行なわれ、シミュレ
ーション結果ファイル１５には、モード毎にシミュレー
ション結果が格納される。 （６）シミュレーション結果ファイル１５に格納された
シミュレーション結果をオペレータ・コンソール１１に
表示する（同図の「シミュレーション結果表示フェー
ズ」）。シミュレーション結果のピン名は、前記図５に
示したようにマクロに対応したピン名で表示される。
を用いて、テストデータ入力時にパラメータとして与え
られるモード信号によりモード毎に行なわれ、シミュレ
ーション結果ファイル１５には、モード毎にシミュレー
ション結果が格納される。 （６）シミュレーション結果ファイル１５に格納された
シミュレーション結果をオペレータ・コンソール１１に
表示する（同図の「シミュレーション結果表示フェー
ズ」）。シミュレーション結果のピン名は、前記図５に
示したようにマクロに対応したピン名で表示される。
【００４５】上記実施例においては、テストデータのピ
ン名を総称的なピン名に置き換えてシミュレーションを
行っているが、前記実施例２（ａ）で説明したように、
シミュレーション・モデルのピン名を上記別名端子情報
によりマクロの機能に対応したピン名に置き換えたり、
あるいは、シミュレーション・モデルの総称的なピン名
にマクロの機能に対応したピン名を付加し、マクロの機
能に対応したピン名によりシミュレーション・テストを
行ってもよい。
ン名を総称的なピン名に置き換えてシミュレーションを
行っているが、前記実施例２（ａ）で説明したように、
シミュレーション・モデルのピン名を上記別名端子情報
によりマクロの機能に対応したピン名に置き換えたり、
あるいは、シミュレーション・モデルの総称的なピン名
にマクロの機能に対応したピン名を付加し、マクロの機
能に対応したピン名によりシミュレーション・テストを
行ってもよい。
【００４６】以上のように、本実施例においては、テス
トデータに別端子情報を付加しているので、実施例２
（ａ）と同様、別名端子情報を格納するファイルを用い
ることなく、別端子名を使用してテストデータを作成す
ることができ、また、別端子名によりシミュレーション
結果を表示することができ、設計者の負担を軽減するこ
とができる。
トデータに別端子情報を付加しているので、実施例２
（ａ）と同様、別名端子情報を格納するファイルを用い
ることなく、別端子名を使用してテストデータを作成す
ることができ、また、別端子名によりシミュレーション
結果を表示することができ、設計者の負担を軽減するこ
とができる。
【００４７】なお、上記実施例１、実施例２において
は、シミュレーション結果を表示する際、ＣＬＫ１，Ｘ
ＣＳ１，…等のＬＳＩのマクロの機能に対応したピン名
を用いているが、総称的なピン名とマクロの機能に対応
したピン名の両方を表示するようにしてもよい。
は、シミュレーション結果を表示する際、ＣＬＫ１，Ｘ
ＣＳ１，…等のＬＳＩのマクロの機能に対応したピン名
を用いているが、総称的なピン名とマクロの機能に対応
したピン名の両方を表示するようにしてもよい。
【００４８】
【発明の効果】以上説明したように、本発明において
は、モード切り換え（テストモードも含む）により、幾
つかのマクロをセレクトして動作させる電子回路の設計
において、各モード毎の端子名によってテストデータを
作成することができ、また、各モード毎の端子名によっ
てシミュレーション結果を表示して、結果を検証するこ
とができ、電子回路設計シミュレーション・テストにお
ける操作性を向上させ、設計者の負担を軽減させること
ができる。また、別名端子情報をファイルに格納して一
元的な管理することにより、データ容量を縮小すること
ができ、また、端子名の設定・変更に対する設計者の負
担を軽減することができる。
は、モード切り換え（テストモードも含む）により、幾
つかのマクロをセレクトして動作させる電子回路の設計
において、各モード毎の端子名によってテストデータを
作成することができ、また、各モード毎の端子名によっ
てシミュレーション結果を表示して、結果を検証するこ
とができ、電子回路設計シミュレーション・テストにお
ける操作性を向上させ、設計者の負担を軽減させること
ができる。また、別名端子情報をファイルに格納して一
元的な管理することにより、データ容量を縮小すること
ができ、また、端子名の設定・変更に対する設計者の負
担を軽減することができる。
【図１】本発明の原理図である。
【図２】実施例１のシミュレーション・システムの構成
を示す図である。
を示す図である。
【図３】別名端子テーブルの一例を示す図である。
【図４】本発明における入力テストデータとその期待値
の一例を示す図である。
の一例を示す図である。
【図５】本発明におけるシミュレーション結果の表示の
一例を示す図である。
一例を示す図である。
【図６】実施例２のシミュレーション・システムの構成
を示す図である。
を示す図である。
【図７】従来のシミュレーション・システムの構成を示
す図である。
す図である。
【図８】従来における入力テストデータのその期待値の
一例を示す図である。
一例を示す図である。
【図９】多数モード切り換えが可能なＬＳＩの一例を示
す図である。
す図である。
【図１０】従来におけるシミュレーション結果の表示の
一例を示す図である。
一例を示す図である。
１ 別名端子情報
２ テストデータ
３ シミュレーション結果
４ 端子情報を記憶する手段
５ 別名端子情報を記憶する手段
１０ シミュレーション・システム
１１ オペレータコンソール
１２ 回路図ファイル
１３ シミュレーション・モデル・ファイル
１４ テストデータ・ファイル
１５ シミュレーション結果ファイル
１６ 端子情報ファイル
１７ 別名端子テーブル・ファイル
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平６−103333（ＪＰ，Ａ)
特開 平８−55143（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06F 17/50
Claims (3)
- 【請求項１】 異なった機能を持つ複数のマクロが用意
され、モード切り換え信号により上記マクロの内の一つ
をセレクトして動作させる電子回路であって、電子回路
から外部に導出される端子に物理的に付された第１の端
子名と、上記電子回路のシミュレーションモデルにおけ
る各マクロの機能に対応して意味づけられた第２の端子
名を有し、 上記第１の端子名と、該第２の端子名はモード毎に対応
付けられる電子回路の回路設計シミュレーション・テス
ト装置において、 少なくとも、テストの対象となる電子回路の端子情報を
作成し端子情報記憶手段に格納する端子情報作成手段
と、 テストの対象となる電子回路の回路図からシミュレーシ
ョン・モデルを作成するシミュレーション・モデル作成
手段と、 上記電子回路の機能を検証するため、第２の端子名を用
いたテストデータを作成するテストデータ作成手段と、 上記電子回路から実際に導出される端子に物理的に付さ
れた第１の端子名と、上記マクロの機能に対応して意味
付けられた第２の端子名とを、マクロの機能に対応した
モード毎に対応付ける別名端子情報を格納した記憶手段
と、 上記記憶手段に格納された別名端子情報を参照して、テ
ストデータのパラメータとして与えられるマクロの機能
に対応したモード信号に応じて、該マクロの機能に対応
して意味付けられた第２の端子名を、電子回路から外部
に導出される端子に物理的に付された第１の端子名に置
き換え、上記シミュレーション・モデルに、上記テスト
データを与えて、モード毎のシミュレーション・テスト
を行うシミュレーション手段と、 上記記憶手段に格納された別名端子情報を参照して、マ
クロの機能に対応して意味付けられた上記第２の端子名
を用いて上記シミュレーション結果を表示するシミュレ
ーション結果表示手段とを備えた ことを特徴とするシ
ミュレーション・テスト装置。 - 【請求項２】 上記端子情報記憶手段に、別名端子情報
が格納されていることを特徴とする請求項１のシミュレ
ーション・テスト装置。 - 【請求項３】 異なった機能を持つ複数のマクロが用意
され、モード切り換え信号により上記マクロの内の一つ
をセレクトして動作させる電子回路であって、電子回路
から外部に導出される端子に物理的に付された第１の端
子名と、上記電子回路のシミュレーションモデルにおけ
る各マクロの機能に対応して意味づけられた第２の端子
名を有し、 上記第１の端子名と、該第２の端子名はモード毎に対応
付けられる電子回路の回路設計シミュレーション・テス
ト装置において、 少なくとも、テストの対象となる電子回路の端子情報を
作成し端子情報記憶手段に格納する端子情報作成手段
と、 テストの対象となる電子回路の回路図からシミュレーシ
ョン・モデルを作成するシミュレーション・モデル作成
手段と、 上記電子回路の機能を検証するためのテストデータを作
成するテストデータ作成手段と上記電子回路から実際に
導出される端子に物理的に付された第１の端子名と、上
記マクロの機能に対応して意味付けられた第２の端子名
とを、マクロの機能に対応したモード毎に対応付ける別
名端子情報を参照して、 シミュレーション・モデルの第１の端子名に、テストデ
ータのパラメータとして与えられるマクロの機能に対応
したモード信号に応じて、該マクロの機能に対応して意
味付けられた第２の端子名を付加、もしくは、上記第１
の端子名を該第２の端子名に置換し、上記シミュレーシ
ョン・モデルに、上記テストデータを与えて、モード毎
のシミュレーション・テストを行うシミュレーション手
段と、マクロの機能に対応して意味付けられた上記 第２の端子
名を用いて上記シミュレーション結果を表示するシミュ
レーション結果表示手段とを備えた ことを特徴とする
シミュレーション・テスト装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13187595A JP3537217B2 (ja) | 1995-05-30 | 1995-05-30 | 電子回路設計シミュレーション・テスト装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13187595A JP3537217B2 (ja) | 1995-05-30 | 1995-05-30 | 電子回路設計シミュレーション・テスト装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08329132A JPH08329132A (ja) | 1996-12-13 |
| JP3537217B2 true JP3537217B2 (ja) | 2004-06-14 |
Family
ID=15068189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13187595A Expired - Fee Related JP3537217B2 (ja) | 1995-05-30 | 1995-05-30 | 電子回路設計シミュレーション・テスト装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3537217B2 (ja) |
-
1995
- 1995-05-30 JP JP13187595A patent/JP3537217B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08329132A (ja) | 1996-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6292766B1 (en) | Simulation tool input file generator for interface circuitry | |
| US6353806B1 (en) | System level hardware simulator and its automation | |
| US6588004B1 (en) | Graphic editor for block diagram level design of circuits | |
| JP3027009B2 (ja) | 設計取り込みシステム | |
| JP3057019B2 (ja) | 部品選定装置及びｃａｄ機能を備えた部品選定システム | |
| US7444257B2 (en) | Generation of a testbench for a representation of a device | |
| US20060259891A1 (en) | System and method of generating an auto-wiring script | |
| US6546536B1 (en) | System and method for disabling schematics | |
| US7370293B2 (en) | Integrated circuit design system, integrated circuit design program, and integrated circuit design method | |
| US7962796B2 (en) | State testing device and methods thereof | |
| JP3537217B2 (ja) | 電子回路設計シミュレーション・テスト装置 | |
| US7086030B1 (en) | Incremental netlisting | |
| JP3476688B2 (ja) | ネットリスト生成方法及びネットリスト生成装置 | |
| JP3709626B2 (ja) | 回路検証装置 | |
| JP2000215217A (ja) | 論理合成方法及び装置 | |
| JP2930087B2 (ja) | 論理設計支援システム | |
| JP3499673B2 (ja) | プリント基板回路設計システム | |
| JP3199036B2 (ja) | Ｉ／ｏ部分回路自動生成システム及びその方法ならびにｉ／ｏ部分回路自動生成プログラムを格納した記憶媒体 | |
| KR950033925A (ko) | 대규모 집적회로의 설계방법 | |
| JP2940207B2 (ja) | 圧縮パターン生成方式 | |
| JP3255139B2 (ja) | 高位合成システム、方法及び記録媒体 | |
| JP3125754B2 (ja) | 回路シンボル作成システム | |
| JPH03116275A (ja) | テストパターン作成方法およびその処理システム | |
| JP3095308B2 (ja) | 電気部品概略位置決定装置 | |
| JPS63115270A (ja) | Ｃａｄシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031125 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040123 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040204 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040316 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040316 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080326 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090326 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100326 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100326 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110326 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110326 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120326 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140326 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |