JP3544707B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP3544707B2 JP3544707B2 JP16138694A JP16138694A JP3544707B2 JP 3544707 B2 JP3544707 B2 JP 3544707B2 JP 16138694 A JP16138694 A JP 16138694A JP 16138694 A JP16138694 A JP 16138694A JP 3544707 B2 JP3544707 B2 JP 3544707B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- voltages
- liquid crystal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は液晶表示装置に係り、特に多階調表示が可能で小型の液晶駆動回路系を備えた液晶表示装置に関する。
【０００２】
【従来の技術】
液晶表示装置は、その薄型・軽量、低消費電力等の特徴を生かして、様々な分野で利用されるに至っており、中でも多階調表示が可能な液晶表示装置は、テレビ画面あるいはパーソナルコンピュータ等の電子機器のディスプレイデバイスとして注目を集めている。
【０００３】
そして近年さらなる高精細化、表示の高品位化を図るために、画素数の増大化、画素密度の高密度化、各画素サイズのさらなる微細化、および階調数のさらなる多階調化が求められており、そのための種々研究開発が進められている。そのような技術的な要求を満たすために、例えば各画素に薄膜トランジスタ等のスイッチング素子が設けられたアクティブマトリックス型液晶表示装置は、走査線数および信号線数の多い、すなわち画素数の多い表示に対しても隣り合う電極間どうしでのクロストークの発生が押えられた表示が可能であることから、近年注目されて盛んに研究・開発そして実用化が成されてきている。
【０００４】
このようなアクティブマトリックス型液晶表示装置を、従来の液晶表示装置の一例として、特にその液晶駆動回路を中心として説明する。
【０００５】
アクティブマトリックス型液晶表示装置は、複数の信号線と複数の走査線とがマトリックス状に配置され、その各交差部ごとに画素電極に接続されたスイッチング素子が配置されており、その画素電極は前記のマトリックスで囲まれた一つ一つの格子内部に形成されて各画素領域ごとに形成されている。このように走査線と信号線と画素電極とそれらに接続されるスイッチング素子とが形成された第１の基板と、共通電極が形成された第２の基板とが対向配置され間隙を有してその間隙に周囲を封止して液晶組成物が注入・挟持されて液晶セルが形成され、さらにその液晶セルの各画素電極および共通電極に液晶駆動電極を印加するための液晶駆動回路が例えば前記の第１の基板上に形成されている。その出力は信号線および走査線に接続されてそれぞれ信号電圧、走査電圧を供給する。そして装置の小型化および接続配線の簡易化等を図るために、この液晶駆動回路は例えばＩＣとして集積化されてＣＯＧ（Chip On Glass ）方式によって前記の第１の基板（いわゆるアレイ基板）上にマウントされている。あるいはこの部分の回路系をも画素部スイッチング用ＴＦＴの形成材料を用いてそれと同じ基板上にＴＦＴ素子として作り込む方式もある。これがいわゆる駆動回路一体型の液晶表示装置である。
【０００６】
そのような液晶駆動回路による各信号線への画像信号電圧の供給（印加）は、アナログ画像信号を入力としこれを順次サンプルホールドすることにより、 1水平ライン分の並列画像信号を得るというアナログ方式と、デジタル画像信号を入力としそのデジタル画像信号を処理することにより水平ライン分の並列画像信号を得るというデジタル方式とがある。
【０００７】
そこで従来の多階調表示が可能なアクティブマトリックス型液晶表示装置の信号線駆動回路について、図５および図６に基づいて説明する。
【０００８】
図５に示すように、信号線駆動回路３０１は、シフトレジスタとラッチを組み合わせて主要部が形成された直並列変換回路３０２、ｋ個のデコーダ３０３、ｋ個の電圧選択回路３０４からその主要部が構成されている。
【０００９】
直並列変換回路３０２には、構成された 2n 階調の階調表現を行なうｎビットの多階調デジタル画像信号ＤＳと、シフトクロック信号ＣＰＨと、水平スタート信号ＳＴＨとが入力される。多階調デジタル画像信号ＤＳは、シフトクロック信号ＣＰＨと水平スタート信号ＳＴＨとにより各デコーダ３０３に対して同時に出力されるように直並列変換されてｎビットの表示データとなる。
【００１０】
そして各電圧選択回路３０４には、図６に示すようなフレーム周期の整数倍またはライン周期の整数倍の期間Ｔごとに基準電圧ＶSCを中心として極性が反転する電圧Ｖ1、Ｖ2、…Ｖ（2n）が供給される。このような電圧波形が中心電圧を基準として極性反転しているのは、液晶組成物の劣化を防ぐために交流的な電圧波形とする必要があるからである。
【００１１】
ｎビットの多階調情報を含んだ表示データは、デコーダ３０３によって復号化され、これに基づいて電圧選択回路３０４内の各スイッチ３０５のオン・オフが制御されて、各電圧選択回路３０４ごとに電圧Ｖ1 、Ｖ2 、…Ｖ（ 2n ）の中から１つの電圧レベルを選択し、各々接続された信号線へとその電圧をそれぞれ供給する。
【００１２】
このように、従来の信号線駆動回路３０１においては、ｎビットで構成された階調情報を有するデジタル画像信号ＤＳに対して、 2n 個の異なったレベルの動電圧Ｖ1 、Ｖ2 、…Ｖ（ 2n ）のうちから 1つずつを選択してそれぞれの信号線に画像信号電圧として出力していた。このため、液晶表示装置の表示階調数を増加するにつれてデジタル画像信号のビット数ｎおよび画像信号電圧として必要な電圧のレベルの種類 2n が増えることになる。
【００１３】
このことは、液晶駆動回路の集積化に際してそのＩＣチップのチップサイズの増大を招くとともに、液晶駆動回路の製造歩留まりの低下を招き高コスト化につながるといった問題を引き起こしてしまう。
【００１４】
特に、階調数に比例して画像信号電圧のレベルの種類 2n が増えるので、この電圧レベルごとに少なくとも一本ずつの駆動電圧供給配線３０６が必要となり、液晶駆動回路全体の小型化・微細化を進めるための妨げとなる。即ち、そのような多数本の駆動電圧供給配線３０６を配設すると、基板上での配線の占有面積が著しく増大してしまうからである。あるいは、限られたチップサイズ内にそのような多数本の配線を形成するためには配線をはじめとして液晶駆動回路のパターン設計ルールをさらに微細化しなければならず、その結果、液晶駆動回路の製造歩留りが低下するという問題が生じる。そしてこのような問題は、液晶表示装置としての小型化および表示画像の多画素化および多階調表示を実現するためには、さらに顕著な問題となる。
【００１５】
【発明が解決しようとする課題】
上述のように、アナログスイッチ３０５を用いたデジタル駆動方式の信号線駆動回路３０１では、ｎビットのデジタル画像データに対して 2n 個の異なるレベルの電圧を用意する必要がある。このため、さらなる多階調表示を行なおうとすると、駆動電圧供給配線３０６やそれらの多レベルの電圧レベルの中から 1つを選択するためのスイッチ３０５の個数が顕著に増加し、液晶駆動回路の回路寸法の増大やパターン設計ルールのさらなる微細化が必要となる。その結果、液晶駆動回路を集積化する場合などに、その集積回路の素子寸法の増大や、あるいは素子寸法をそのままにするためにはそのさらなる高密度化を図ることが必要となり、パターン設計ルールがさらに厳しくなって、歩留まりの低下を引き起こし、高コスト化をも招くという問題が生じる。
【００１６】
本発明は、このような問題を解決するために成されたもので、その目的は、少ない電圧供給配線本数で多階調表示が可能であり、液晶駆動回路が小型化されて装置全体としての小型化を図ることができ、かつ多階調で高品位な画像表示を可能とした液晶表示装置を提供することにある。
【００１７】
【課題を解決するための手段】
上記課題を解決するために、本発明の液晶表示装置は、第１の基板上に信号線および走査線がマトリックス状に配置され、前記信号線および前記走査線によって囲まれる領域に画素電極と該画素電極に接続されるとともに前記信号線および前記走査線に接続されたスイッチング素子とが形成されたアレイ基板と、該アレイ基板の前記画素電極に対向する対向電極が第２の基板上に形成された対向基板と、前記アレイ基板と前記対向基板とが間隙を有して対向配置され周囲を封止して形成された液晶セルに注入・挟持された液晶層と、前記走査線に走査電圧を印加する走査線駆動回路と、前記信号線に画像信号電圧を印加する信号線駆動回路とを有する液晶表示装置において、シリアルデータ形態で入力された階調データを有する画像信号をパラレルデータ形態へと変換して出力する直並列変換回路と、あらかじめ記憶された第１のデコード情報に基づいて前記直並列変換回路の出力するパラレルデータ形態の画像信号をデコードして複数個のスイッチのオン・オフをパラレルに制御するための第１の制御信号を出力する第１のデコーダと、前記直並列変換回路の出力するパラレルデータ形態の画像信号を、前記第１のデコーダとは異なったデコードルールとしてあらかじめ記憶された第２のデコード情報に基づいてデコードして前記スイッチとは別の複数個のスイッチのオン・オフをパラレルに制御するための制御信号を出力する第２のデコーダと、複数種類の異なるレベルの電圧がそれぞれ印加される複数本の電圧供給配線と、前記第１のデコーダによってオン・オフをそれぞれパラレルに制御される複数個のスイッチが形成されており、該スイッチの一つ一つの一端は前記電圧供給配線のうち異なる配線にそれぞれ接続され他端は共通の出力端に接続されている第１の電圧選択回路と、前記第２のデコーダによってオン・オフをそれぞれパラレルに制御される複数個のスイッチが形成されており、該スイッチの一つ一つの一端は前記電圧供給配線のうち異なる配線にそれぞれ接続され他端は共通の出力端に接続されている第２の電圧選択回路と、前記第１の電圧選択回路の出力端に一端が接続され、他端は接地または定電圧が印加される第１の電気容量と、前記第２の電圧選択回路の出力端に一端が接続され、他端は接地または定電圧が印加される第２の電気容量と、前記第１の電気容量の前記一端と前記 第２の電気容量の前記一端との短絡を制御する短絡スイッチであって該短絡スイッチを閉じた際に前記第１の電気容量の前記一端と前記第２の電気容量の前記一端とを短絡させて前記第１の電気容量に蓄積された電荷と前記第２の電気容量に蓄積された電荷とを平均化する短絡スイッチと、前記第１の電気容量および前記第２の電気容量の前記一端の平均化された前記電荷に対応した電圧を、所定の増幅率で増幅し、前記信号線にそれぞれ印加するように前記信号線の一つ一つごとに接続された電流バッファとを備えて、前記電圧供給配線の供給する異なったレベルの複数種類の電圧どうしのそれぞれ中間のレベルの電圧を含む、少なくとも前記電圧供給配線の供給する複数種類の異なったレベルの電圧よりも多種類のレベルの電圧を形成し、前記電圧供給配線の本数以上の階調数を有する画像を表示する画像信号電圧として前記信号線のそれぞれに印加する信号線駆動回路を具備することを特徴としている。
【００１８】
あるいは、上記の液晶表示装置において、階調データのビット数をｎ、異なったレベルの複数種類の電圧のレベル数をＫとして、Ｋ（Ｋ＋１）／２≧２ ｎ の関係を満たすことを特徴としている。
【００２１】
【作用】
本発明の液晶表示装置は、信号電圧の波高（振幅）を変調させてその電圧ごとに対応した階調を表示する方式の液晶表示装置において用いられる電圧レベルを、表示すべき階調数よりも少ない数だけ用意しておき、それらの電圧の組み合わせを変えることによって少なくとも階調数と同じ種類の電圧レベルを発生させて、これを画像信号電圧として所定の信号線にそれぞれ印加する信号線駆動回路を具備することによって、その信号線駆動回路自体の内部での電圧供給配線の本数を増やすことなくむしろ減少させつつ、さらなる多画素・多階調表示を実現することができる。つまり、信号線駆動回路の小型化を図りつつ、さらなる多階調化を実現することができる。
【００２２】
上述のような少ない種類の電圧レベルの組み合わせによって多階調表示に対応した多種類の電圧を形成するには、前述の如く主に 2通りの回路方式が考えられる。
【００２３】
そのうちの一つとしては、電圧選択回路として第１の電圧選択回路および第２の電圧選択回路のように 2種類の選択回路を用意する。この 2種類の選択回路が、用意された少ない電圧供給配線の中から複数本選を一度に選択し、それらの電圧供給配線から供給される少ない種類の電圧レベルを組み合わせることによって、それら電圧レベルとは異なる新たなレベルの電圧を含んだ多レベルの電圧を形成することができる。こうして、信号線駆動回路に入力する電圧のレベルの種類を増やすことなくむしろ少ない種類の電圧を用意するだけで、さらなる多階調に対応した多種類の電圧レベルを得ることができる。その結果、さらなる多階調表示に対応することができる。
【００２４】
したがって、本発明によれば、少ない電圧供給配線数で、多階調表示が可能な液晶駆動回路を備えて、特に液晶駆動回路が小型化されて装置全体としての小型化を図ることができ、かつ多階調で高品位な画像表示が可能な、液晶表示装置を提供することができるのである。
【００２５】
【実施例】
以下、本発明の液晶表示装置の実施例を、図面に基づいて詳細に説明する。
【００２６】
図１は、本発明の液晶表示装置の構造の概要を示す図である。この液晶表示装置は、透明絶縁性基板上に、走査電圧（走査パルス）が印加されるｍ本の走査線１０１（Ｙ1 〜Ｙm)と、この走査線１０１に直交して設けられ画像信号電圧が印加されるｋ本の信号線１０２（Ｘ1 〜Ｘk ）とがマトリックス状に形成され、その走査線１０１と信号線１０２との各交差部ごとに画素電極スイッチング用素子として薄膜トランジスタ（以下、ＴＦＴと略称）１０３が形成されており、そのＴＦＴ１０３のゲート電極が走査線１０１に、ドレイン電極が信号線１０２に、ソース電極が画素電極１０４に、それぞれ電気的に接続されている。このような概略構造を有するＴＦＴアレイ基板の周辺部には、前記の走査線１０１に走査電圧（走査パルス）を印加する走査線駆動回路１０５および前記の信号線１０２に画像信号電圧を印加する信号線駆動線回路１０６が、それぞれ形成されている。そしてこのような概略構造の形成されたＴＦＴアレイ基板に対して間隙を有して対面するように、対向電極が形成された対向基板（図示省略）が対向配置され、両基板の周囲を封止しその間隙に液晶組成物を注入して液晶層として挟持させ、対向電極には対向電極駆動回路１０７が接続されて、本発明に係る液晶表示装置の主要部が形成されている。
【００２７】
図２は、本発明に係る液晶表示装置の信号線駆動回路１０６の構造を詳細に示す図である。
【００２８】
信号線駆動回路１０６は、外部からデジタル画像信号（ＤＳ）１等の表示に係る信号が入力される、シフトレジスタおよびラッチを組み合わせてその主要部が形成された直並列変換器２と、ｋ個の第１のデコーダ３、同じくｋ個の第２のデコーダ４、ｋ個の第１の電圧選択回路５、ｋ個の第２の電圧選択回路６、ｋ個の第１のホールドコンデンサ７、ｋ個の第２のホールドコンデンサ８、ｋ個の短絡スイッチ９、ｋ個の電流バッファ１０、異なるｎレベルの電圧Ｖ1 、Ｖ2 …Ｖn を供給するためのｎ本の電圧供給配線１１とから、その主要部が形成されている。そしてｋ個の電流バッファ１０それぞれから出力される電圧は各々、前記の全ｋ本の信号線１０２の 1本ずつにそれぞれ接続され、さらにＴＦＴ１０３でスイッチングされて各々対応する画素電極１０４にいわゆる画像信号電圧として印加される。
【００２９】
直並列変換回路２には、ｎビットからなる多階調情報を含んだデジタル画像信号（ＤＳ）１とシフトクロック信号ＣＰＨと水平スタート信号ＳＴＨとが入力される。このデジタル画像信号（ＤＳ）１は、シフトクロック信号ＣＰＨと水平スタート信号ＳＴＨとにより第１のデコーダ３および第２のデコーダ４に同時に出力されるように直並列変換される。このようにして直並列変換回路２で変換された表示データは、後段の第１のデコーダ３および第２のデコーダ４にそれぞれ同様にパラレルに供給される。
【００３０】
このようにして入力された表示データは、第１のデコーダ３によって復号化される。そしてその表示データに含まれているｎビットの階調情報に基づいて次段の電圧選択回路５内の各スイッチング素子１２のオン・オフが制御されて、電圧供給配線１１から供給される電圧Ｖ1 、Ｖ2 、…Ｖn のうちから１つのレベルの電圧をそれぞれ選択する。こうして第１の電圧選択回路５内部で選択された電圧はさらに後段の第１のホールドコンデンサ７に書き込まれ（蓄積され）る。一方、表示データは第１のデコーダ３と並行して第２のデコーダ４にも入力されるが、入力された表示データに含まれているｎビットの階調情報は、この第２のデコーダ４においては第１のデコーダとは異なったデコードルールに基づいて復号化され、第１のデコーダとは独立した動作で後段の第２の電圧選択回路６内のスイッチをオン・オフ制御して、電圧供給配線１１から供給される複数レベルの電圧Ｖ1 、Ｖ2 、…Ｖn のうちから１つのレベルの電圧を選択する。そして選択された電圧はさらに後段の第２のホールドコンデンサ８に書込まれ（蓄積され）る。
【００３１】
ここで、第１のホールドコンデンサ７と第２のホールドコンデンサ８は、本実施例においては同じ電気容量のものを用いた。それは、両者に蓄積された電荷の平均を取る際に、両者の電気容量が等しい方が演算が簡単になるためである。ただし、これら両者のコンデンサの電気容量を違った電気容量に設定しても良いことは言うまでもない。その場合には、両者に蓄積された電荷を平均化して最終的に得られる電圧が、各階調表示に対応したレベルの電圧となるように、その前段の第１のデコーダおよび第２のデコーダのデコードルール等を適宜に対応させておくことが必要である。
【００３２】
第１のホールドコンデンサ７と第２のホールドコンデンサ８にそれぞれ第１の電圧選択回路５および第２の電圧選択回路６のスイッチ１２の開・閉によって選択された電圧を所定期間内で書き込み、その電圧が各ホールドコンデンサ７、８に十分に蓄積された後、第１の電圧選択回路５内の複数のスイッチ１２および第２の電圧選択回路６内の複数のスイッチ１２をともに一度にオフ状態とし、続いて前段とは切り離された状態になっている第１のホールドコンデンサ７および第２のホールドコンデンサ８を、短絡スイッチ９で短絡させて、それら各々に別に蓄積されていた電荷を平均化させる。この短絡スイッチ９の動作は、制御信号Ｓに基づいて制御される。このようにして第１のホールドコンデンサ７および第２のホールドコンデンサ８に保持されていた電荷の平均を取って形成された電圧にしたがって電流が電流バッファ１０へと流れるが、このとき電流バッファ１０は、入力された電流を所定の増幅率で電流増幅し、各々に接続されている信号線１０２に対して各々画像を表示するための画像信号電圧として印加する。この電流バッファ１０は入力インピーダンスの高い回路に形成されており、その制御は制御信号ＯＥおよび、画像表示を行なうためのフレーム周期や各画素ごとの選択期間に同期して制御される。
【００３３】
図３に、そのような制御信号ＯＥや制御信号Ｓの波形を示す。またそのような制御信号と第１のデコーダ３の出力および第２のデコーダ４の出力のタイミングとの関係も同図３中に示した。
【００３４】
ここで、第１および第２のホールドコンデンサ７、８への電圧の書き込み期間およびそれらを短絡して電荷の平均化を行なう期間は、画面の表示を行なう期間（いわゆる表示期間）中に設けることは、表示画像の品位に悪影響を生じる恐れがあるので好ましくないため、これらの期間はいわゆる水平ブランキング期間内に該当するように設定した。即ち、本実施例においては、表示に係らない期間中に第１および第２のホールドコンデンサ７、８への書き込みおよびその電圧の平均化を行なうようにしている。しかし、言うまでもなく、このようなブランキング期間以外に書き込み期間および平均期間を設定しても、表示画像に対して悪影響を殆ど生じないのであれば構わない。
【００３５】
続いて、本発明の液晶表示装置における第１および第２のホールドコンデンサ７、８によって行なわれる電圧の平均化およびそれによって形成される新たなレベルの電圧について説明する。
【００３６】
今、仮に第１のホールドコンデンサ７に電圧Ｖ1 が書き込まれたとすると、その第１のホールドコンデンサ７に蓄積される電荷Ｑ1 は、Ｑ1 ＝Ｃ・Ｖ1 となる。同時に第２のホールドコンデンサ８に電圧Ｖ2 が書き込まれたとすると、そのとき第２のホールドコンデンサ８に蓄積される電荷Ｑ2 は、Ｑ2 ＝Ｃ・Ｖ2 となる。 その後、上述したように第１の電圧選択回路５内のスイッチ１２と第２の電圧選択回路６内のスイッチ１２とを共にオフにした後、短絡スイッチ９をオンにすると、それまでに第１のホールドコンデンサ７および第２のホールドコンデンサ８に蓄積されていた電荷は平均化される。そのときの電荷Ｑ0 は、
Ｑ0 ＝Ｑ1 ＋Ｑ2 ＝Ｃ・（Ｖ1 ＋Ｖ2 ）＝2 Ｃ・Ｖ0
となり、第１のホールドコンデンサ７および第２のホールドコンデンサ８に保持される電圧Ｖ0 は、
Ｖ0 ＝（Ｖ1 ＋Ｖ2 ）／2
となる。これは、Ｖ1 とＶ2 との中間の電圧レベル（電位）になっていることがわかる。
【００３７】
即ち、本実施例のような液晶表示装置の信号線駆動回路においては、上述したようなあらかじめ用意した異なる複数レベルの電圧を組み合わせて、さらに多種類のレベルの電圧を形成することができる。そのような多種類のレベルの電圧は、多種類のレベルの画像信号電圧として用いられる。そのような画像信号電圧の多種類のレベルの電圧に対応した多階調の表示を行なうことができる。
【００３８】
故に、従来よりも少ない種類の電圧で多階調表示が可能なので、電圧供給配線の本数を増やすことなくむしろ減少させつつ、表示画像の階調のさらに多階調化を実現することができる。
【００３９】
ここで、第１のホールドコンデンサ７および第２のホールドコンデンサ８の容量をそれぞれＣ1、Ｃ2とすると、上述の実施例はＣ1＝Ｃ2の場合についての一例を示している。
【００４０】
ここで、具体的に、例えばデジタル画像信号が 3ｂｉｔのときについて考えてみる。
【００４１】
デジタル画像信号が 3ｂｉｔのとき、 23 ＝ 8階調を表示するための 8種類の異なったレベルの電圧を持つ画像信号電圧が必要である。従来の構成では、前述したように異なる 8種類のレベルの電圧を用意し、そのうちから 1つずつを信号線駆動回路が選択してそれぞれの信号線に画像信号電圧として出力していた。
【００４２】
しかし、本発明に係る上述の実施例の液晶表示装置においては、レベルの異なる 4種類の電圧を用意すれば、それらの組み合わせによって上述のような8階調を用意するために必要なレベルの異なった 8種類以上の電圧を形成して画像信号電圧として出力することが可能である。
【００４３】
第１の電圧選択回路５に供給される電圧はレベルの異なった 4種類の電圧Ｖ1 、Ｖ2 、Ｖ3 、Ｖ4 である。
【００４４】
一方、第２の電圧選択回路６に供給される電圧は前記と同様にレベルの異なった 4種類の電圧Ｖ1 、Ｖ 2、Ｖ 3、Ｖ 4である。
【００４５】
これらを組み合わせで用いることによって、得られる電圧のレベルの種類としては、16 通りの組み合わせのうち10種類の組み合わせが可能となる。つまり、異なった10種類のレベルの電圧が形成可能である。ここで10種類となる理由は、例えばＶ1とＶ2との組み合わせとＶ2とＶ1との組み合わせというのは、Ｃ1、Ｃ2が同じである場合には同じ電圧レベルになるからである。その残った10種類の電圧のうちから8種類を用いれば、上述のようなデジタル画像信号（3ｂｉｔ）に対応した8階調の階調表現を有する画像を表示することが可能となるのである。
【００４６】
さらには、上述と同様にデジタル画像信号が 4ｂｉｔの場合には、用意すべき異なるレベルの電圧の種類は 2 4＝16階調を表示するための16種類が必要となる。従来の構成の液晶表示装置ではレベルの異なった16種類の電圧を用意することが必要であった。つまり16本の電圧供給配線が必要であった。しかし、本発明によれば用意すべき電圧のレベル数は 6種類でよい。
【００４７】
さらには、デジタル画像信号が 6ｂｉｔの場合には、上述と同様の理論によって 2 6階調を表示するための 2 6種類、つまり64種類の電圧が必要となっていた。しかし本発明によれば、11種類の電圧を用意するだけでよい。
【００４８】
さらにまた、デジタル画像信号が 8ｂｉｔの場合には、 2 8＝ 256階調を表示するために従来では 256種類の異なった電圧を必要としていたが、本発明によれば、23種類の電圧を用意し、これらの組み合わせによって上述の 256レベル以上の電圧を形成することが可能である。
【００４９】
さらには、従来の構造の液晶表示装置では 2 n種類の電圧レベルが必要であった。しかし本発明の液晶表示装置においては、階調数とそれを実現するための必要な電圧の種類ｋとは、ｋ（ｋ＋１）／ 2≧ 2 n種類となるようなｋ種類のレベルの電圧を用意すればよい。このように少ない電圧レベル数で従来と同様あるいはさらに多数の階調表示を行なうことが可能となる。
【００５０】
次に、第１のホールドコンデンサ７と第２ホールドコンデンサ８との容量がそれぞれ異なる場合、即ちＣ 1：Ｃ 2＝ 1：ｍ（ｍは 1以外））の場合について考える。
【００５１】
デジタル画像信号が3ｂｉｔのときには、23＝8階調を表示するためのレベルの異なった8種類の電圧が必要となる。従来の構造の液晶表示装置ではそのような8種類の電圧が必要であったが、本発明の液晶表示装置においては用意する電圧は3種類の電圧だけでよい。これらの3種類の電圧を組み合わせて8種類以上の電圧を形成することが可能である。
【００５２】
Ｃ 1：Ｃ 2＝ 1：ｍ（ｍは１以外）のとき、形成可能な電圧レベルの種類は、電圧の種類＝｛（第１の選択電圧）＋ｍ（第２の選択電圧）｝／（１＋ｍ）なる式で求められる。
【００５３】
このような関係式および前述の電圧の組み合わせから明らかなように、9 種類の組み合わせが可能となる。従ってそのように組み合わせにより形成された9種類の異なる電圧から8種類の電圧を用いることによって8階調を表示することが可能となる。
【００５４】
これと同様に、デジタル画像信号が 4ｂｉｔのときについて考察すると、 2 4＝16階調を表示するための16種類の異なるレベルの電圧を用意することが必要である。従来の場合には16種類の電圧を用意することを必要としていた。しかし本発明によれば 4種類の電圧だけを用意して、これらの組み合わせによって16種類以上の電圧の形成が可能である。
【００５５】
また、デジタル画像信号が 6ｂｉｔの場合には、 2 6＝64階調の表示が必要となり、これを実現するための64種類の電圧レベル数が必要となる。本発明によれば、そのような64種類の異なる電圧を形成するためには、異なる 8種類の電圧を用いればよいことになる。このように、極めて少ない種類の電圧を用意するだけで多階調表示が可能となる。
【００５６】
さらにデジタル画像信号が 8ｂｉｔの場合には、 2 8＝ 256階調の表示が必要であり、これを実現するための 256種類の電圧が必要となっていた。しかし本発明によれば16種類の電圧を用いて 256階調以上の階調数を表示することが可能である。このように、デジタル画像信号の階調表現ｂｉｔ数が増加するに従って本発明はさらに有効なものになることは明らかである。
【００５７】
一般に、このようなＣ 1とＣ 2との容量比が異なる場合には、 2 n階調の表示に必要な電圧の種類は、本発明によればｋ 2≧ 2 nなる条件を満たすような種類の電圧を供給するだけでよいので、装置を極めて簡易化することができる。
【００５８】
次に、本発明の液晶表示装置における、上記のような 2つの容量による多種類の電圧の形成作用について説明する。
【００５９】
第１のホールドコンデンサ７および第２のホールドコンデンサ８それぞれの容量Ｃ 1、Ｃ 2に、それぞれ電圧Ｖ x、Ｖ yを印加すると、それぞれのコンデンサに蓄積される電荷Ｑ 1、Ｑ 2は、
Ｑ 1＝Ｃ 1・Ｖ x
Ｑ 2＝Ｃ 2・Ｖ Y
となる。
【００６０】
このような電圧印加を行なって各容量が十分に充電された後に、Ｃ 1とＣ 2とを並列に接続しそのそれぞれの片端子どうしを接続すると、Ｃ 1、Ｃ 2がそれぞれが保持していた電荷が平均化される。そのときの第１のホールドコンデンサ７および第２のホールドコンデンサ８の両者の平均化された電圧Ｖ zと、全体的な蓄積電荷量Ｑ 3との関係は、
Ｑ 3＝（Ｃ 1＋Ｃ 2）Ｖ zとなる。ここで、電圧平均化前後での電荷量の総和は基本的に保存されるので（電荷の放電等による誤差的な損失を無視できるものとして）、
Ｑ 3＝Ｑ 1＋Ｑ 2、
（Ｃ 1＋Ｃ 2）Ｖ z＝Ｃ 1・Ｖ x＋Ｃ 2・Ｖ y、
故に、Ｖ z＝（Ｃ 1・Ｖ x＋Ｃ 2・Ｖ y）／（Ｃ 1＋Ｃ 2）となる。ここで、2つのホールドコンデンサ７、８の容量が等しいとき（Ｃ 1＝Ｃ 2）には、
Ｖz＝（Ｃ 1・Ｖ x＋Ｃ 1・Ｖ y）／（Ｃ 1＋Ｃ 1）＝（Ｖ x＋Ｖ y）／ 2
となる。
【００６１】
また、第１および第２のホールドコンデンサの容量が等しくないとき（Ｃ 1：Ｃ 2＝ 1：ｍ，ｍは 1以外）には、
となる。
【００６２】
このようにして、本発明の液晶表示装置においては、異なる電圧の組み合わせによって少ない種類の電圧から多種類のレベルの電圧を形成して多階調表示が可能である。
【００６３】
（参考例）本発明に係る参考例の液晶表示装置を、図４に基づいて詳細に説明する。本参考例においては、3ビットの階調情報を含む画像表示データを用いて8階調表示が可能なアクティブマトリックス型液晶表示装置に本発明を適用した場合について述べる。
【００６４】
3ビットの階調情報を含む、デジタル画像データＤ2 （ＭＳＢ）、Ｄ1 、Ｄ0 （ＬＳＢ）に対してそれぞれ対応する、 3つの異なるレベルの電圧Ｖ3 、Ｖ2 、Ｖ1 を用意する。このとき、電圧値が 0の場合（Ｖ0)も含めて合計 4種類の電圧が用意されていることになる。
【００６５】
これらの電圧は、それぞれについて 1本ずつが対応する合計4本の電圧供給配線４０１で各々供給される。そして3ビット・ラッチ回路４０２によって外部から供給されるＯＥ信号に基づいて、電圧供給配線４０１の供給する電圧のなかから電圧が選択され、この選択された電圧が加算される。その結果、異なったレベルの7種類の電圧を発生する。ここで、前述したように加算する電圧として上記の 3つのレベルに加えて0Ｖ（0ボルト）すなわちＶ0を用意することによって、3ビットのデジタル画像データがすべて0（Ｌｏｗ）即ち（0,0,0）のときにも電圧として0Ｖを供給することができる。このように、3ビットのデジタル画像データに対して合計4本の電圧供給配線を用意することで、本参考例では最終的に合計8種類の異なったレベルの電圧を発生させることができる。つまり8階調表示を行なうことが可能である。
【００６６】
また、例えば電圧Ｖ1 ＋Ｖ2 がＶ3 よりも大きくならないように、Ｖ1 、Ｖ2 、Ｖ3 の各電圧のレベルをあらかじめ設定するなどしておけば、それらの電圧の組み合わせによって、それぞれ異なったレベルの電圧を生成することができる。デジタル画像データＤ0 、Ｄ1 、Ｄ2 の組み合わせと、それに対応して生成される電圧との対応関係の一例を図４（ｂ）に示した。
【００６７】
次に3ビット・ラッチ回路４０２は、本参考例のような3ビットのデジタル画像データＤ0、Ｄ1、Ｄ2にラッチをかける。こうしてパラレルに保持された3ビットのデジタル画像データＤ0、Ｄ1、Ｄ2は3個のＡＮＤ回路４０３ａ、ｂ、ｃおよび1個のＮＯＲ回路４０４にそれぞれ入力される。
【００６８】
例えば、データ（ 0、 0、 0）が入力されたときには、ＮＯＲ回路４０４の出力が 1となり、アナログスイッチ４０５ｄが動作して電圧供給配線４０１のうちＶ0 のみが選択されて電圧Ｖ0 として信号線１０２に出力される。
【００６９】
また 3個のＡＮＤ回路４０３ａ、４０３ｂ、４０３ｃにおいては、それぞれの2つの入力端子のうち一方には常にデータ 1（Ｈｉ）が入力されている。例えば、デジタル画像データとして（ 0、 1、 1）が入力された場合には、４０３ａ、４０３ｂの出力が 1となりこれに接続されているアナログスイッチ４０５ａ、および４０５ｂのみがオン状態となって、それぞれ電圧Ｖ1 、Ｖ2 が出力され、これらが抵抗Ｒ1 、Ｒ2 、Ｒ3 を備えた電流変換回路４０６を通って各電圧に対応した電流に変換され、さらにそれらは加算回路４０７で加算され、加算された電流に対応したレベルの電圧としてこの加算回路４０７に設定されている増幅率で増幅されて、階調表示を行なう電圧（Ｖ2 ＋Ｖ1 ）として出力される。
【００７０】
このように、ｋ個のレベル数の電圧を用意し、このレベルのうちからＡＮＤ回路４０３ａ〜ｃおよびＮＯＲ回路４０４のデジタル画像データに対応したスイッチングによって、選択する電圧の組み合わせを変えることにより、合計２n 個の異なるレベルの電圧を発生させることができる。このとき、前述したようにＶ0 を計算に入れれば、ｎ＋１個の電圧を用意することで２n 個の異なるレベルの電圧を発生させて、２n 階調の階調数を有する画像の表示が可能となる。
【００７１】
この計算式に従えば、前述した 3ビットの（階調情報を含んだ）デジタル画像データに対しては、レベルの異なる 8種類の電圧を発生させて、 8階調の階調表現を有する画像を実現することができる。
【００７２】
このとき、レベルの異なるｎ種類の電圧Ｖ1、Ｖ2、…Ｖnには、Ｖn＞Ｖn-1＋…Ｖ2＋Ｖ1、Ｖn-1＞Ｖn-2＋…＋Ｖ2＋Ｖ1…の関係が成り立つ。このように、この参考例に示したような回路構成および電圧の選択方式によっても、少ない電圧の組み合わせによって、効果的に多くの異なる多種類の電圧を発生させて、それに対応した多階調の表示を行なうことが可能となる。この参考例の場合にも、階調数が多くなるほど本発明は有効であることは、上述の計算式から明らかである。
【００７３】
例えば、この参考例の方式で32階調の階調数を有する表示を実現するためには、上式から32＝25であるからｎ＝5であって、0Ｖを含めて合計6本の電圧供給配線を形成するだけでよく、従来の技術の場合に必要な32本と比較して約1/5の本数で済む。
【００７４】
なお、電流変換回路４０６は、本参考例では並列に接続されたＲ1、Ｒ2、Ｒ3によってそれぞれが接続されたＶ1、Ｖ2、Ｖ3の各電圧をそれぞれ抵抗Ｒ1、Ｒ2、Ｒ3によって電流の違いへと変換されるように形成したもので、これらの電流をＲ1、Ｒ2、Ｒ3の端部で並列に1本に接続することによって電流を合計し、今度はその合計された電流に基づいて加算回路４０７で電圧へと再変換して、最終的に電圧Ｖ1、Ｖ2、Ｖ3の組み合わせを種々変えて加算して新たなレベルの電圧を形成していることは上述した通りであるが、このような入力された電圧を加算して一つの電圧として出力する回路構造は、本参考例の回路構造のみには限定されないことは言うまでもない。
【００７５】
本発明は上述のようにあらかじめ用意したＶ0〜Ｖ3のような異なった電圧の組み合わせを変えることによってそれらの用意した電圧とは異なったレベルの電圧を発生させることによってさらに多種類の電圧を得ることができるような回路であれば、上記参考例のような論理回路素子の組み合わせによる回路構成のみには限定されないことは言うまでもない。
【００７６】
【発明の効果】
以上、詳細な説明で明示したように、本発明によれば、特に少ない電圧レベル数すなわち少ない本数の電圧供給配線で多階調表示が可能な液晶駆動回路を備えて、特に液晶駆動回路の小型化によって装置全体としても小型化を図りつつ多階調で高品位な画像表示を可能とした液晶表示装置を提供することができる。
【図面の簡単な説明】
【図１】本発明に係る実施例の液晶表示装置の構造の概要を示す図である。
【図２】本発明に係る実施例の液晶表示装置の信号線駆動回路の構造を示す図である。
【図３】本発明に係る実施例の液晶表示装置に用いられる制御信号ＯＥおよび制御信号Ｓの波形を示す図である。
【図４】本発明に係る参考例の液晶表示装置の構造の概要を示す図（ａ）およびそれに用いられる階調情報の組み合わせを示す図（ｂ）である。
【図５】従来の多階調表示が可能なアクティブマトリックス型液晶表示装置の信号線駆動回路の構造を示す図である。
【図６】図５に示す電圧選択回路に供給される電圧Ｖ 1 、Ｖ 2 、…Ｖ（ 2 n ）を示す図である。
【符号の説明】
１…デジタル画像信号ＤＳ
２…直並列変換回路
３…第１のデコーダ
４…第２のデコーダ
５…第１の電圧選択回路
６…第２の電圧選択回路
７…第１のホールドコンデンサ
８…第２のホールドコンデンサ
９…短絡スイッチ
１０…電流バッファ
１１…電圧供給配線
１０１…走査線
１０２…信号線
１０３…ＴＦＴ
１０４…画素電極
１０５…走査線駆動回路
１０６…信号線駆動回路
１０７…対向電極駆動回路
【産業上の利用分野】
本発明は液晶表示装置に係り、特に多階調表示が可能で小型の液晶駆動回路系を備えた液晶表示装置に関する。
【０００２】
【従来の技術】
液晶表示装置は、その薄型・軽量、低消費電力等の特徴を生かして、様々な分野で利用されるに至っており、中でも多階調表示が可能な液晶表示装置は、テレビ画面あるいはパーソナルコンピュータ等の電子機器のディスプレイデバイスとして注目を集めている。
【０００３】
そして近年さらなる高精細化、表示の高品位化を図るために、画素数の増大化、画素密度の高密度化、各画素サイズのさらなる微細化、および階調数のさらなる多階調化が求められており、そのための種々研究開発が進められている。そのような技術的な要求を満たすために、例えば各画素に薄膜トランジスタ等のスイッチング素子が設けられたアクティブマトリックス型液晶表示装置は、走査線数および信号線数の多い、すなわち画素数の多い表示に対しても隣り合う電極間どうしでのクロストークの発生が押えられた表示が可能であることから、近年注目されて盛んに研究・開発そして実用化が成されてきている。
【０００４】
このようなアクティブマトリックス型液晶表示装置を、従来の液晶表示装置の一例として、特にその液晶駆動回路を中心として説明する。
【０００５】
アクティブマトリックス型液晶表示装置は、複数の信号線と複数の走査線とがマトリックス状に配置され、その各交差部ごとに画素電極に接続されたスイッチング素子が配置されており、その画素電極は前記のマトリックスで囲まれた一つ一つの格子内部に形成されて各画素領域ごとに形成されている。このように走査線と信号線と画素電極とそれらに接続されるスイッチング素子とが形成された第１の基板と、共通電極が形成された第２の基板とが対向配置され間隙を有してその間隙に周囲を封止して液晶組成物が注入・挟持されて液晶セルが形成され、さらにその液晶セルの各画素電極および共通電極に液晶駆動電極を印加するための液晶駆動回路が例えば前記の第１の基板上に形成されている。その出力は信号線および走査線に接続されてそれぞれ信号電圧、走査電圧を供給する。そして装置の小型化および接続配線の簡易化等を図るために、この液晶駆動回路は例えばＩＣとして集積化されてＣＯＧ（Chip On Glass ）方式によって前記の第１の基板（いわゆるアレイ基板）上にマウントされている。あるいはこの部分の回路系をも画素部スイッチング用ＴＦＴの形成材料を用いてそれと同じ基板上にＴＦＴ素子として作り込む方式もある。これがいわゆる駆動回路一体型の液晶表示装置である。
【０００６】
そのような液晶駆動回路による各信号線への画像信号電圧の供給（印加）は、アナログ画像信号を入力としこれを順次サンプルホールドすることにより、 1水平ライン分の並列画像信号を得るというアナログ方式と、デジタル画像信号を入力としそのデジタル画像信号を処理することにより水平ライン分の並列画像信号を得るというデジタル方式とがある。
【０００７】
そこで従来の多階調表示が可能なアクティブマトリックス型液晶表示装置の信号線駆動回路について、図５および図６に基づいて説明する。
【０００８】
図５に示すように、信号線駆動回路３０１は、シフトレジスタとラッチを組み合わせて主要部が形成された直並列変換回路３０２、ｋ個のデコーダ３０３、ｋ個の電圧選択回路３０４からその主要部が構成されている。
【０００９】
直並列変換回路３０２には、構成された 2n 階調の階調表現を行なうｎビットの多階調デジタル画像信号ＤＳと、シフトクロック信号ＣＰＨと、水平スタート信号ＳＴＨとが入力される。多階調デジタル画像信号ＤＳは、シフトクロック信号ＣＰＨと水平スタート信号ＳＴＨとにより各デコーダ３０３に対して同時に出力されるように直並列変換されてｎビットの表示データとなる。
【００１０】
そして各電圧選択回路３０４には、図６に示すようなフレーム周期の整数倍またはライン周期の整数倍の期間Ｔごとに基準電圧ＶSCを中心として極性が反転する電圧Ｖ1、Ｖ2、…Ｖ（2n）が供給される。このような電圧波形が中心電圧を基準として極性反転しているのは、液晶組成物の劣化を防ぐために交流的な電圧波形とする必要があるからである。
【００１１】
ｎビットの多階調情報を含んだ表示データは、デコーダ３０３によって復号化され、これに基づいて電圧選択回路３０４内の各スイッチ３０５のオン・オフが制御されて、各電圧選択回路３０４ごとに電圧Ｖ1 、Ｖ2 、…Ｖ（ 2n ）の中から１つの電圧レベルを選択し、各々接続された信号線へとその電圧をそれぞれ供給する。
【００１２】
このように、従来の信号線駆動回路３０１においては、ｎビットで構成された階調情報を有するデジタル画像信号ＤＳに対して、 2n 個の異なったレベルの動電圧Ｖ1 、Ｖ2 、…Ｖ（ 2n ）のうちから 1つずつを選択してそれぞれの信号線に画像信号電圧として出力していた。このため、液晶表示装置の表示階調数を増加するにつれてデジタル画像信号のビット数ｎおよび画像信号電圧として必要な電圧のレベルの種類 2n が増えることになる。
【００１３】
このことは、液晶駆動回路の集積化に際してそのＩＣチップのチップサイズの増大を招くとともに、液晶駆動回路の製造歩留まりの低下を招き高コスト化につながるといった問題を引き起こしてしまう。
【００１４】
特に、階調数に比例して画像信号電圧のレベルの種類 2n が増えるので、この電圧レベルごとに少なくとも一本ずつの駆動電圧供給配線３０６が必要となり、液晶駆動回路全体の小型化・微細化を進めるための妨げとなる。即ち、そのような多数本の駆動電圧供給配線３０６を配設すると、基板上での配線の占有面積が著しく増大してしまうからである。あるいは、限られたチップサイズ内にそのような多数本の配線を形成するためには配線をはじめとして液晶駆動回路のパターン設計ルールをさらに微細化しなければならず、その結果、液晶駆動回路の製造歩留りが低下するという問題が生じる。そしてこのような問題は、液晶表示装置としての小型化および表示画像の多画素化および多階調表示を実現するためには、さらに顕著な問題となる。
【００１５】
【発明が解決しようとする課題】
上述のように、アナログスイッチ３０５を用いたデジタル駆動方式の信号線駆動回路３０１では、ｎビットのデジタル画像データに対して 2n 個の異なるレベルの電圧を用意する必要がある。このため、さらなる多階調表示を行なおうとすると、駆動電圧供給配線３０６やそれらの多レベルの電圧レベルの中から 1つを選択するためのスイッチ３０５の個数が顕著に増加し、液晶駆動回路の回路寸法の増大やパターン設計ルールのさらなる微細化が必要となる。その結果、液晶駆動回路を集積化する場合などに、その集積回路の素子寸法の増大や、あるいは素子寸法をそのままにするためにはそのさらなる高密度化を図ることが必要となり、パターン設計ルールがさらに厳しくなって、歩留まりの低下を引き起こし、高コスト化をも招くという問題が生じる。
【００１６】
本発明は、このような問題を解決するために成されたもので、その目的は、少ない電圧供給配線本数で多階調表示が可能であり、液晶駆動回路が小型化されて装置全体としての小型化を図ることができ、かつ多階調で高品位な画像表示を可能とした液晶表示装置を提供することにある。
【００１７】
【課題を解決するための手段】
上記課題を解決するために、本発明の液晶表示装置は、第１の基板上に信号線および走査線がマトリックス状に配置され、前記信号線および前記走査線によって囲まれる領域に画素電極と該画素電極に接続されるとともに前記信号線および前記走査線に接続されたスイッチング素子とが形成されたアレイ基板と、該アレイ基板の前記画素電極に対向する対向電極が第２の基板上に形成された対向基板と、前記アレイ基板と前記対向基板とが間隙を有して対向配置され周囲を封止して形成された液晶セルに注入・挟持された液晶層と、前記走査線に走査電圧を印加する走査線駆動回路と、前記信号線に画像信号電圧を印加する信号線駆動回路とを有する液晶表示装置において、シリアルデータ形態で入力された階調データを有する画像信号をパラレルデータ形態へと変換して出力する直並列変換回路と、あらかじめ記憶された第１のデコード情報に基づいて前記直並列変換回路の出力するパラレルデータ形態の画像信号をデコードして複数個のスイッチのオン・オフをパラレルに制御するための第１の制御信号を出力する第１のデコーダと、前記直並列変換回路の出力するパラレルデータ形態の画像信号を、前記第１のデコーダとは異なったデコードルールとしてあらかじめ記憶された第２のデコード情報に基づいてデコードして前記スイッチとは別の複数個のスイッチのオン・オフをパラレルに制御するための制御信号を出力する第２のデコーダと、複数種類の異なるレベルの電圧がそれぞれ印加される複数本の電圧供給配線と、前記第１のデコーダによってオン・オフをそれぞれパラレルに制御される複数個のスイッチが形成されており、該スイッチの一つ一つの一端は前記電圧供給配線のうち異なる配線にそれぞれ接続され他端は共通の出力端に接続されている第１の電圧選択回路と、前記第２のデコーダによってオン・オフをそれぞれパラレルに制御される複数個のスイッチが形成されており、該スイッチの一つ一つの一端は前記電圧供給配線のうち異なる配線にそれぞれ接続され他端は共通の出力端に接続されている第２の電圧選択回路と、前記第１の電圧選択回路の出力端に一端が接続され、他端は接地または定電圧が印加される第１の電気容量と、前記第２の電圧選択回路の出力端に一端が接続され、他端は接地または定電圧が印加される第２の電気容量と、前記第１の電気容量の前記一端と前記 第２の電気容量の前記一端との短絡を制御する短絡スイッチであって該短絡スイッチを閉じた際に前記第１の電気容量の前記一端と前記第２の電気容量の前記一端とを短絡させて前記第１の電気容量に蓄積された電荷と前記第２の電気容量に蓄積された電荷とを平均化する短絡スイッチと、前記第１の電気容量および前記第２の電気容量の前記一端の平均化された前記電荷に対応した電圧を、所定の増幅率で増幅し、前記信号線にそれぞれ印加するように前記信号線の一つ一つごとに接続された電流バッファとを備えて、前記電圧供給配線の供給する異なったレベルの複数種類の電圧どうしのそれぞれ中間のレベルの電圧を含む、少なくとも前記電圧供給配線の供給する複数種類の異なったレベルの電圧よりも多種類のレベルの電圧を形成し、前記電圧供給配線の本数以上の階調数を有する画像を表示する画像信号電圧として前記信号線のそれぞれに印加する信号線駆動回路を具備することを特徴としている。
【００１８】
あるいは、上記の液晶表示装置において、階調データのビット数をｎ、異なったレベルの複数種類の電圧のレベル数をＫとして、Ｋ（Ｋ＋１）／２≧２ ｎ の関係を満たすことを特徴としている。
【００２１】
【作用】
本発明の液晶表示装置は、信号電圧の波高（振幅）を変調させてその電圧ごとに対応した階調を表示する方式の液晶表示装置において用いられる電圧レベルを、表示すべき階調数よりも少ない数だけ用意しておき、それらの電圧の組み合わせを変えることによって少なくとも階調数と同じ種類の電圧レベルを発生させて、これを画像信号電圧として所定の信号線にそれぞれ印加する信号線駆動回路を具備することによって、その信号線駆動回路自体の内部での電圧供給配線の本数を増やすことなくむしろ減少させつつ、さらなる多画素・多階調表示を実現することができる。つまり、信号線駆動回路の小型化を図りつつ、さらなる多階調化を実現することができる。
【００２２】
上述のような少ない種類の電圧レベルの組み合わせによって多階調表示に対応した多種類の電圧を形成するには、前述の如く主に 2通りの回路方式が考えられる。
【００２３】
そのうちの一つとしては、電圧選択回路として第１の電圧選択回路および第２の電圧選択回路のように 2種類の選択回路を用意する。この 2種類の選択回路が、用意された少ない電圧供給配線の中から複数本選を一度に選択し、それらの電圧供給配線から供給される少ない種類の電圧レベルを組み合わせることによって、それら電圧レベルとは異なる新たなレベルの電圧を含んだ多レベルの電圧を形成することができる。こうして、信号線駆動回路に入力する電圧のレベルの種類を増やすことなくむしろ少ない種類の電圧を用意するだけで、さらなる多階調に対応した多種類の電圧レベルを得ることができる。その結果、さらなる多階調表示に対応することができる。
【００２４】
したがって、本発明によれば、少ない電圧供給配線数で、多階調表示が可能な液晶駆動回路を備えて、特に液晶駆動回路が小型化されて装置全体としての小型化を図ることができ、かつ多階調で高品位な画像表示が可能な、液晶表示装置を提供することができるのである。
【００２５】
【実施例】
以下、本発明の液晶表示装置の実施例を、図面に基づいて詳細に説明する。
【００２６】
図１は、本発明の液晶表示装置の構造の概要を示す図である。この液晶表示装置は、透明絶縁性基板上に、走査電圧（走査パルス）が印加されるｍ本の走査線１０１（Ｙ1 〜Ｙm)と、この走査線１０１に直交して設けられ画像信号電圧が印加されるｋ本の信号線１０２（Ｘ1 〜Ｘk ）とがマトリックス状に形成され、その走査線１０１と信号線１０２との各交差部ごとに画素電極スイッチング用素子として薄膜トランジスタ（以下、ＴＦＴと略称）１０３が形成されており、そのＴＦＴ１０３のゲート電極が走査線１０１に、ドレイン電極が信号線１０２に、ソース電極が画素電極１０４に、それぞれ電気的に接続されている。このような概略構造を有するＴＦＴアレイ基板の周辺部には、前記の走査線１０１に走査電圧（走査パルス）を印加する走査線駆動回路１０５および前記の信号線１０２に画像信号電圧を印加する信号線駆動線回路１０６が、それぞれ形成されている。そしてこのような概略構造の形成されたＴＦＴアレイ基板に対して間隙を有して対面するように、対向電極が形成された対向基板（図示省略）が対向配置され、両基板の周囲を封止しその間隙に液晶組成物を注入して液晶層として挟持させ、対向電極には対向電極駆動回路１０７が接続されて、本発明に係る液晶表示装置の主要部が形成されている。
【００２７】
図２は、本発明に係る液晶表示装置の信号線駆動回路１０６の構造を詳細に示す図である。
【００２８】
信号線駆動回路１０６は、外部からデジタル画像信号（ＤＳ）１等の表示に係る信号が入力される、シフトレジスタおよびラッチを組み合わせてその主要部が形成された直並列変換器２と、ｋ個の第１のデコーダ３、同じくｋ個の第２のデコーダ４、ｋ個の第１の電圧選択回路５、ｋ個の第２の電圧選択回路６、ｋ個の第１のホールドコンデンサ７、ｋ個の第２のホールドコンデンサ８、ｋ個の短絡スイッチ９、ｋ個の電流バッファ１０、異なるｎレベルの電圧Ｖ1 、Ｖ2 …Ｖn を供給するためのｎ本の電圧供給配線１１とから、その主要部が形成されている。そしてｋ個の電流バッファ１０それぞれから出力される電圧は各々、前記の全ｋ本の信号線１０２の 1本ずつにそれぞれ接続され、さらにＴＦＴ１０３でスイッチングされて各々対応する画素電極１０４にいわゆる画像信号電圧として印加される。
【００２９】
直並列変換回路２には、ｎビットからなる多階調情報を含んだデジタル画像信号（ＤＳ）１とシフトクロック信号ＣＰＨと水平スタート信号ＳＴＨとが入力される。このデジタル画像信号（ＤＳ）１は、シフトクロック信号ＣＰＨと水平スタート信号ＳＴＨとにより第１のデコーダ３および第２のデコーダ４に同時に出力されるように直並列変換される。このようにして直並列変換回路２で変換された表示データは、後段の第１のデコーダ３および第２のデコーダ４にそれぞれ同様にパラレルに供給される。
【００３０】
このようにして入力された表示データは、第１のデコーダ３によって復号化される。そしてその表示データに含まれているｎビットの階調情報に基づいて次段の電圧選択回路５内の各スイッチング素子１２のオン・オフが制御されて、電圧供給配線１１から供給される電圧Ｖ1 、Ｖ2 、…Ｖn のうちから１つのレベルの電圧をそれぞれ選択する。こうして第１の電圧選択回路５内部で選択された電圧はさらに後段の第１のホールドコンデンサ７に書き込まれ（蓄積され）る。一方、表示データは第１のデコーダ３と並行して第２のデコーダ４にも入力されるが、入力された表示データに含まれているｎビットの階調情報は、この第２のデコーダ４においては第１のデコーダとは異なったデコードルールに基づいて復号化され、第１のデコーダとは独立した動作で後段の第２の電圧選択回路６内のスイッチをオン・オフ制御して、電圧供給配線１１から供給される複数レベルの電圧Ｖ1 、Ｖ2 、…Ｖn のうちから１つのレベルの電圧を選択する。そして選択された電圧はさらに後段の第２のホールドコンデンサ８に書込まれ（蓄積され）る。
【００３１】
ここで、第１のホールドコンデンサ７と第２のホールドコンデンサ８は、本実施例においては同じ電気容量のものを用いた。それは、両者に蓄積された電荷の平均を取る際に、両者の電気容量が等しい方が演算が簡単になるためである。ただし、これら両者のコンデンサの電気容量を違った電気容量に設定しても良いことは言うまでもない。その場合には、両者に蓄積された電荷を平均化して最終的に得られる電圧が、各階調表示に対応したレベルの電圧となるように、その前段の第１のデコーダおよび第２のデコーダのデコードルール等を適宜に対応させておくことが必要である。
【００３２】
第１のホールドコンデンサ７と第２のホールドコンデンサ８にそれぞれ第１の電圧選択回路５および第２の電圧選択回路６のスイッチ１２の開・閉によって選択された電圧を所定期間内で書き込み、その電圧が各ホールドコンデンサ７、８に十分に蓄積された後、第１の電圧選択回路５内の複数のスイッチ１２および第２の電圧選択回路６内の複数のスイッチ１２をともに一度にオフ状態とし、続いて前段とは切り離された状態になっている第１のホールドコンデンサ７および第２のホールドコンデンサ８を、短絡スイッチ９で短絡させて、それら各々に別に蓄積されていた電荷を平均化させる。この短絡スイッチ９の動作は、制御信号Ｓに基づいて制御される。このようにして第１のホールドコンデンサ７および第２のホールドコンデンサ８に保持されていた電荷の平均を取って形成された電圧にしたがって電流が電流バッファ１０へと流れるが、このとき電流バッファ１０は、入力された電流を所定の増幅率で電流増幅し、各々に接続されている信号線１０２に対して各々画像を表示するための画像信号電圧として印加する。この電流バッファ１０は入力インピーダンスの高い回路に形成されており、その制御は制御信号ＯＥおよび、画像表示を行なうためのフレーム周期や各画素ごとの選択期間に同期して制御される。
【００３３】
図３に、そのような制御信号ＯＥや制御信号Ｓの波形を示す。またそのような制御信号と第１のデコーダ３の出力および第２のデコーダ４の出力のタイミングとの関係も同図３中に示した。
【００３４】
ここで、第１および第２のホールドコンデンサ７、８への電圧の書き込み期間およびそれらを短絡して電荷の平均化を行なう期間は、画面の表示を行なう期間（いわゆる表示期間）中に設けることは、表示画像の品位に悪影響を生じる恐れがあるので好ましくないため、これらの期間はいわゆる水平ブランキング期間内に該当するように設定した。即ち、本実施例においては、表示に係らない期間中に第１および第２のホールドコンデンサ７、８への書き込みおよびその電圧の平均化を行なうようにしている。しかし、言うまでもなく、このようなブランキング期間以外に書き込み期間および平均期間を設定しても、表示画像に対して悪影響を殆ど生じないのであれば構わない。
【００３５】
続いて、本発明の液晶表示装置における第１および第２のホールドコンデンサ７、８によって行なわれる電圧の平均化およびそれによって形成される新たなレベルの電圧について説明する。
【００３６】
今、仮に第１のホールドコンデンサ７に電圧Ｖ1 が書き込まれたとすると、その第１のホールドコンデンサ７に蓄積される電荷Ｑ1 は、Ｑ1 ＝Ｃ・Ｖ1 となる。同時に第２のホールドコンデンサ８に電圧Ｖ2 が書き込まれたとすると、そのとき第２のホールドコンデンサ８に蓄積される電荷Ｑ2 は、Ｑ2 ＝Ｃ・Ｖ2 となる。 その後、上述したように第１の電圧選択回路５内のスイッチ１２と第２の電圧選択回路６内のスイッチ１２とを共にオフにした後、短絡スイッチ９をオンにすると、それまでに第１のホールドコンデンサ７および第２のホールドコンデンサ８に蓄積されていた電荷は平均化される。そのときの電荷Ｑ0 は、
Ｑ0 ＝Ｑ1 ＋Ｑ2 ＝Ｃ・（Ｖ1 ＋Ｖ2 ）＝2 Ｃ・Ｖ0
となり、第１のホールドコンデンサ７および第２のホールドコンデンサ８に保持される電圧Ｖ0 は、
Ｖ0 ＝（Ｖ1 ＋Ｖ2 ）／2
となる。これは、Ｖ1 とＶ2 との中間の電圧レベル（電位）になっていることがわかる。
【００３７】
即ち、本実施例のような液晶表示装置の信号線駆動回路においては、上述したようなあらかじめ用意した異なる複数レベルの電圧を組み合わせて、さらに多種類のレベルの電圧を形成することができる。そのような多種類のレベルの電圧は、多種類のレベルの画像信号電圧として用いられる。そのような画像信号電圧の多種類のレベルの電圧に対応した多階調の表示を行なうことができる。
【００３８】
故に、従来よりも少ない種類の電圧で多階調表示が可能なので、電圧供給配線の本数を増やすことなくむしろ減少させつつ、表示画像の階調のさらに多階調化を実現することができる。
【００３９】
ここで、第１のホールドコンデンサ７および第２のホールドコンデンサ８の容量をそれぞれＣ1、Ｃ2とすると、上述の実施例はＣ1＝Ｃ2の場合についての一例を示している。
【００４０】
ここで、具体的に、例えばデジタル画像信号が 3ｂｉｔのときについて考えてみる。
【００４１】
デジタル画像信号が 3ｂｉｔのとき、 23 ＝ 8階調を表示するための 8種類の異なったレベルの電圧を持つ画像信号電圧が必要である。従来の構成では、前述したように異なる 8種類のレベルの電圧を用意し、そのうちから 1つずつを信号線駆動回路が選択してそれぞれの信号線に画像信号電圧として出力していた。
【００４２】
しかし、本発明に係る上述の実施例の液晶表示装置においては、レベルの異なる 4種類の電圧を用意すれば、それらの組み合わせによって上述のような8階調を用意するために必要なレベルの異なった 8種類以上の電圧を形成して画像信号電圧として出力することが可能である。
【００４３】
第１の電圧選択回路５に供給される電圧はレベルの異なった 4種類の電圧Ｖ1 、Ｖ2 、Ｖ3 、Ｖ4 である。
【００４４】
一方、第２の電圧選択回路６に供給される電圧は前記と同様にレベルの異なった 4種類の電圧Ｖ1 、Ｖ 2、Ｖ 3、Ｖ 4である。
【００４５】
これらを組み合わせで用いることによって、得られる電圧のレベルの種類としては、16 通りの組み合わせのうち10種類の組み合わせが可能となる。つまり、異なった10種類のレベルの電圧が形成可能である。ここで10種類となる理由は、例えばＶ1とＶ2との組み合わせとＶ2とＶ1との組み合わせというのは、Ｃ1、Ｃ2が同じである場合には同じ電圧レベルになるからである。その残った10種類の電圧のうちから8種類を用いれば、上述のようなデジタル画像信号（3ｂｉｔ）に対応した8階調の階調表現を有する画像を表示することが可能となるのである。
【００４６】
さらには、上述と同様にデジタル画像信号が 4ｂｉｔの場合には、用意すべき異なるレベルの電圧の種類は 2 4＝16階調を表示するための16種類が必要となる。従来の構成の液晶表示装置ではレベルの異なった16種類の電圧を用意することが必要であった。つまり16本の電圧供給配線が必要であった。しかし、本発明によれば用意すべき電圧のレベル数は 6種類でよい。
【００４７】
さらには、デジタル画像信号が 6ｂｉｔの場合には、上述と同様の理論によって 2 6階調を表示するための 2 6種類、つまり64種類の電圧が必要となっていた。しかし本発明によれば、11種類の電圧を用意するだけでよい。
【００４８】
さらにまた、デジタル画像信号が 8ｂｉｔの場合には、 2 8＝ 256階調を表示するために従来では 256種類の異なった電圧を必要としていたが、本発明によれば、23種類の電圧を用意し、これらの組み合わせによって上述の 256レベル以上の電圧を形成することが可能である。
【００４９】
さらには、従来の構造の液晶表示装置では 2 n種類の電圧レベルが必要であった。しかし本発明の液晶表示装置においては、階調数とそれを実現するための必要な電圧の種類ｋとは、ｋ（ｋ＋１）／ 2≧ 2 n種類となるようなｋ種類のレベルの電圧を用意すればよい。このように少ない電圧レベル数で従来と同様あるいはさらに多数の階調表示を行なうことが可能となる。
【００５０】
次に、第１のホールドコンデンサ７と第２ホールドコンデンサ８との容量がそれぞれ異なる場合、即ちＣ 1：Ｃ 2＝ 1：ｍ（ｍは 1以外））の場合について考える。
【００５１】
デジタル画像信号が3ｂｉｔのときには、23＝8階調を表示するためのレベルの異なった8種類の電圧が必要となる。従来の構造の液晶表示装置ではそのような8種類の電圧が必要であったが、本発明の液晶表示装置においては用意する電圧は3種類の電圧だけでよい。これらの3種類の電圧を組み合わせて8種類以上の電圧を形成することが可能である。
【００５２】
Ｃ 1：Ｃ 2＝ 1：ｍ（ｍは１以外）のとき、形成可能な電圧レベルの種類は、電圧の種類＝｛（第１の選択電圧）＋ｍ（第２の選択電圧）｝／（１＋ｍ）なる式で求められる。
【００５３】
このような関係式および前述の電圧の組み合わせから明らかなように、9 種類の組み合わせが可能となる。従ってそのように組み合わせにより形成された9種類の異なる電圧から8種類の電圧を用いることによって8階調を表示することが可能となる。
【００５４】
これと同様に、デジタル画像信号が 4ｂｉｔのときについて考察すると、 2 4＝16階調を表示するための16種類の異なるレベルの電圧を用意することが必要である。従来の場合には16種類の電圧を用意することを必要としていた。しかし本発明によれば 4種類の電圧だけを用意して、これらの組み合わせによって16種類以上の電圧の形成が可能である。
【００５５】
また、デジタル画像信号が 6ｂｉｔの場合には、 2 6＝64階調の表示が必要となり、これを実現するための64種類の電圧レベル数が必要となる。本発明によれば、そのような64種類の異なる電圧を形成するためには、異なる 8種類の電圧を用いればよいことになる。このように、極めて少ない種類の電圧を用意するだけで多階調表示が可能となる。
【００５６】
さらにデジタル画像信号が 8ｂｉｔの場合には、 2 8＝ 256階調の表示が必要であり、これを実現するための 256種類の電圧が必要となっていた。しかし本発明によれば16種類の電圧を用いて 256階調以上の階調数を表示することが可能である。このように、デジタル画像信号の階調表現ｂｉｔ数が増加するに従って本発明はさらに有効なものになることは明らかである。
【００５７】
一般に、このようなＣ 1とＣ 2との容量比が異なる場合には、 2 n階調の表示に必要な電圧の種類は、本発明によればｋ 2≧ 2 nなる条件を満たすような種類の電圧を供給するだけでよいので、装置を極めて簡易化することができる。
【００５８】
次に、本発明の液晶表示装置における、上記のような 2つの容量による多種類の電圧の形成作用について説明する。
【００５９】
第１のホールドコンデンサ７および第２のホールドコンデンサ８それぞれの容量Ｃ 1、Ｃ 2に、それぞれ電圧Ｖ x、Ｖ yを印加すると、それぞれのコンデンサに蓄積される電荷Ｑ 1、Ｑ 2は、
Ｑ 1＝Ｃ 1・Ｖ x
Ｑ 2＝Ｃ 2・Ｖ Y
となる。
【００６０】
このような電圧印加を行なって各容量が十分に充電された後に、Ｃ 1とＣ 2とを並列に接続しそのそれぞれの片端子どうしを接続すると、Ｃ 1、Ｃ 2がそれぞれが保持していた電荷が平均化される。そのときの第１のホールドコンデンサ７および第２のホールドコンデンサ８の両者の平均化された電圧Ｖ zと、全体的な蓄積電荷量Ｑ 3との関係は、
Ｑ 3＝（Ｃ 1＋Ｃ 2）Ｖ zとなる。ここで、電圧平均化前後での電荷量の総和は基本的に保存されるので（電荷の放電等による誤差的な損失を無視できるものとして）、
Ｑ 3＝Ｑ 1＋Ｑ 2、
（Ｃ 1＋Ｃ 2）Ｖ z＝Ｃ 1・Ｖ x＋Ｃ 2・Ｖ y、
故に、Ｖ z＝（Ｃ 1・Ｖ x＋Ｃ 2・Ｖ y）／（Ｃ 1＋Ｃ 2）となる。ここで、2つのホールドコンデンサ７、８の容量が等しいとき（Ｃ 1＝Ｃ 2）には、
Ｖz＝（Ｃ 1・Ｖ x＋Ｃ 1・Ｖ y）／（Ｃ 1＋Ｃ 1）＝（Ｖ x＋Ｖ y）／ 2
となる。
【００６１】
また、第１および第２のホールドコンデンサの容量が等しくないとき（Ｃ 1：Ｃ 2＝ 1：ｍ，ｍは 1以外）には、
【００６２】
このようにして、本発明の液晶表示装置においては、異なる電圧の組み合わせによって少ない種類の電圧から多種類のレベルの電圧を形成して多階調表示が可能である。
【００６３】
（参考例）本発明に係る参考例の液晶表示装置を、図４に基づいて詳細に説明する。本参考例においては、3ビットの階調情報を含む画像表示データを用いて8階調表示が可能なアクティブマトリックス型液晶表示装置に本発明を適用した場合について述べる。
【００６４】
3ビットの階調情報を含む、デジタル画像データＤ2 （ＭＳＢ）、Ｄ1 、Ｄ0 （ＬＳＢ）に対してそれぞれ対応する、 3つの異なるレベルの電圧Ｖ3 、Ｖ2 、Ｖ1 を用意する。このとき、電圧値が 0の場合（Ｖ0)も含めて合計 4種類の電圧が用意されていることになる。
【００６５】
これらの電圧は、それぞれについて 1本ずつが対応する合計4本の電圧供給配線４０１で各々供給される。そして3ビット・ラッチ回路４０２によって外部から供給されるＯＥ信号に基づいて、電圧供給配線４０１の供給する電圧のなかから電圧が選択され、この選択された電圧が加算される。その結果、異なったレベルの7種類の電圧を発生する。ここで、前述したように加算する電圧として上記の 3つのレベルに加えて0Ｖ（0ボルト）すなわちＶ0を用意することによって、3ビットのデジタル画像データがすべて0（Ｌｏｗ）即ち（0,0,0）のときにも電圧として0Ｖを供給することができる。このように、3ビットのデジタル画像データに対して合計4本の電圧供給配線を用意することで、本参考例では最終的に合計8種類の異なったレベルの電圧を発生させることができる。つまり8階調表示を行なうことが可能である。
【００６６】
また、例えば電圧Ｖ1 ＋Ｖ2 がＶ3 よりも大きくならないように、Ｖ1 、Ｖ2 、Ｖ3 の各電圧のレベルをあらかじめ設定するなどしておけば、それらの電圧の組み合わせによって、それぞれ異なったレベルの電圧を生成することができる。デジタル画像データＤ0 、Ｄ1 、Ｄ2 の組み合わせと、それに対応して生成される電圧との対応関係の一例を図４（ｂ）に示した。
【００６７】
次に3ビット・ラッチ回路４０２は、本参考例のような3ビットのデジタル画像データＤ0、Ｄ1、Ｄ2にラッチをかける。こうしてパラレルに保持された3ビットのデジタル画像データＤ0、Ｄ1、Ｄ2は3個のＡＮＤ回路４０３ａ、ｂ、ｃおよび1個のＮＯＲ回路４０４にそれぞれ入力される。
【００６８】
例えば、データ（ 0、 0、 0）が入力されたときには、ＮＯＲ回路４０４の出力が 1となり、アナログスイッチ４０５ｄが動作して電圧供給配線４０１のうちＶ0 のみが選択されて電圧Ｖ0 として信号線１０２に出力される。
【００６９】
また 3個のＡＮＤ回路４０３ａ、４０３ｂ、４０３ｃにおいては、それぞれの2つの入力端子のうち一方には常にデータ 1（Ｈｉ）が入力されている。例えば、デジタル画像データとして（ 0、 1、 1）が入力された場合には、４０３ａ、４０３ｂの出力が 1となりこれに接続されているアナログスイッチ４０５ａ、および４０５ｂのみがオン状態となって、それぞれ電圧Ｖ1 、Ｖ2 が出力され、これらが抵抗Ｒ1 、Ｒ2 、Ｒ3 を備えた電流変換回路４０６を通って各電圧に対応した電流に変換され、さらにそれらは加算回路４０７で加算され、加算された電流に対応したレベルの電圧としてこの加算回路４０７に設定されている増幅率で増幅されて、階調表示を行なう電圧（Ｖ2 ＋Ｖ1 ）として出力される。
【００７０】
このように、ｋ個のレベル数の電圧を用意し、このレベルのうちからＡＮＤ回路４０３ａ〜ｃおよびＮＯＲ回路４０４のデジタル画像データに対応したスイッチングによって、選択する電圧の組み合わせを変えることにより、合計２n 個の異なるレベルの電圧を発生させることができる。このとき、前述したようにＶ0 を計算に入れれば、ｎ＋１個の電圧を用意することで２n 個の異なるレベルの電圧を発生させて、２n 階調の階調数を有する画像の表示が可能となる。
【００７１】
この計算式に従えば、前述した 3ビットの（階調情報を含んだ）デジタル画像データに対しては、レベルの異なる 8種類の電圧を発生させて、 8階調の階調表現を有する画像を実現することができる。
【００７２】
このとき、レベルの異なるｎ種類の電圧Ｖ1、Ｖ2、…Ｖnには、Ｖn＞Ｖn-1＋…Ｖ2＋Ｖ1、Ｖn-1＞Ｖn-2＋…＋Ｖ2＋Ｖ1…の関係が成り立つ。このように、この参考例に示したような回路構成および電圧の選択方式によっても、少ない電圧の組み合わせによって、効果的に多くの異なる多種類の電圧を発生させて、それに対応した多階調の表示を行なうことが可能となる。この参考例の場合にも、階調数が多くなるほど本発明は有効であることは、上述の計算式から明らかである。
【００７３】
例えば、この参考例の方式で32階調の階調数を有する表示を実現するためには、上式から32＝25であるからｎ＝5であって、0Ｖを含めて合計6本の電圧供給配線を形成するだけでよく、従来の技術の場合に必要な32本と比較して約1/5の本数で済む。
【００７４】
なお、電流変換回路４０６は、本参考例では並列に接続されたＲ1、Ｒ2、Ｒ3によってそれぞれが接続されたＶ1、Ｖ2、Ｖ3の各電圧をそれぞれ抵抗Ｒ1、Ｒ2、Ｒ3によって電流の違いへと変換されるように形成したもので、これらの電流をＲ1、Ｒ2、Ｒ3の端部で並列に1本に接続することによって電流を合計し、今度はその合計された電流に基づいて加算回路４０７で電圧へと再変換して、最終的に電圧Ｖ1、Ｖ2、Ｖ3の組み合わせを種々変えて加算して新たなレベルの電圧を形成していることは上述した通りであるが、このような入力された電圧を加算して一つの電圧として出力する回路構造は、本参考例の回路構造のみには限定されないことは言うまでもない。
【００７５】
本発明は上述のようにあらかじめ用意したＶ0〜Ｖ3のような異なった電圧の組み合わせを変えることによってそれらの用意した電圧とは異なったレベルの電圧を発生させることによってさらに多種類の電圧を得ることができるような回路であれば、上記参考例のような論理回路素子の組み合わせによる回路構成のみには限定されないことは言うまでもない。
【００７６】
【発明の効果】
以上、詳細な説明で明示したように、本発明によれば、特に少ない電圧レベル数すなわち少ない本数の電圧供給配線で多階調表示が可能な液晶駆動回路を備えて、特に液晶駆動回路の小型化によって装置全体としても小型化を図りつつ多階調で高品位な画像表示を可能とした液晶表示装置を提供することができる。
【図面の簡単な説明】
【図１】本発明に係る実施例の液晶表示装置の構造の概要を示す図である。
【図２】本発明に係る実施例の液晶表示装置の信号線駆動回路の構造を示す図である。
【図３】本発明に係る実施例の液晶表示装置に用いられる制御信号ＯＥおよび制御信号Ｓの波形を示す図である。
【図４】本発明に係る参考例の液晶表示装置の構造の概要を示す図（ａ）およびそれに用いられる階調情報の組み合わせを示す図（ｂ）である。
【図５】従来の多階調表示が可能なアクティブマトリックス型液晶表示装置の信号線駆動回路の構造を示す図である。
【図６】図５に示す電圧選択回路に供給される電圧Ｖ 1 、Ｖ 2 、…Ｖ（ 2 n ）を示す図である。
【符号の説明】
１…デジタル画像信号ＤＳ
２…直並列変換回路
３…第１のデコーダ
４…第２のデコーダ
５…第１の電圧選択回路
６…第２の電圧選択回路
７…第１のホールドコンデンサ
８…第２のホールドコンデンサ
９…短絡スイッチ
１０…電流バッファ
１１…電圧供給配線
１０１…走査線
１０２…信号線
１０３…ＴＦＴ
１０４…画素電極
１０５…走査線駆動回路
１０６…信号線駆動回路
１０７…対向電極駆動回路
Claims (2)
- 第１の基板上に信号線および走査線がマトリックス状に配置され、前記信号線および前記走査線によって囲まれる領域に画素電極と該画素電極に接続されるとともに前記信号線および前記走査線に接続されたスイッチング素子とが形成されたアレイ基板と、該アレイ基板の前記画素電極に対向する対向電極が第２の基板上に形成された対向基板と、前記アレイ基板と前記対向基板とが間隙を有して対向配置され周囲を封止して形成された液晶セルに注入・挟持された液晶層と、前記走査線に走査電圧を印加する走査線駆動回路と、前記信号線に画像信号電圧を印加する信号線駆動回路とを有する液晶表示装置において、
シリアルデータ形態で入力された階調データを有する画像信号をパラレルデータ形態へと変換して出力する直並列変換回路と、
あらかじめ記憶された第１のデコード情報に基づいて前記直並列変換回路の出力するパラレルデータ形態の画像信号をデコードして複数個のスイッチのオン・オフをパラレルに制御するための第１の制御信号を出力する第１のデコーダと、
前記直並列変換回路の出力するパラレルデータ形態の画像信号を、前記第１のデコーダとは異なったデコードルールとしてあらかじめ記憶された第２のデコード情報に基づいてデコードして前記スイッチとは別の複数個のスイッチのオン・オフをパラレルに制御するための制御信号を出力する第２のデコーダと、
複数種類の異なるレベルの電圧がそれぞれ印加される複数本の電圧供給配線と、
前記第１のデコーダによってオン・オフをそれぞれパラレルに制御される複数個のスイッチが形成されており、該スイッチの一つ一つの一端は前記電圧供給配線のうち異なる配線にそれぞれ接続され他端は共通の出力端に接続されている第１の電圧選択回路と、
前記第２のデコーダによってオン・オフをそれぞれパラレルに制御される複数個のスイッチが形成されており、該スイッチの一つ一つの一端は前記電圧供給配線のうち異なる配線にそれぞれ接続され他端は共通の出力端に接続されている第２の電圧選択回路と、
前記第１の電圧選択回路の出力端に一端が接続され、他端は接地または定電圧が印加される第１の電気容量と、
前記第２の電圧選択回路の出力端に一端が接続され、他端は接地または定電圧が印加される第２の電気容量と、
前記第１の電気容量の前記一端と前記第２の電気容量の前記一端との短絡を制御する短絡スイッチであって該短絡スイッチを閉じた際に前記第１の電気容量の前記一端と前記第２の電気容量の前記一端とを短絡させて前記第１の電気容量に蓄積された電荷と前記第２の電気容量に蓄積された電荷とを平均化する短絡スイッチと、
前記第１の電気容量および前記第２の電気容量の前記一端の平均化された前記電荷に対応した電圧を、所定の増幅率で増幅し、前記信号線にそれぞれ印加するように前記信号線の一つ一つごとに接続された電流バッファとを備えて、
前記電圧供給配線の供給する異なったレベルの複数種類の電圧どうしのそれぞれ中間のレベルの電圧を含む、少なくとも前記電圧供給配線の供給する複数種類の異なったレベルの電圧よりも多種類のレベルの電圧を形成し、前記電圧供給配線の本数以上の階調数を有する画像を表示する画像信号電圧として前記信号線のそれぞれに印加する信号線駆動回路を具備すること
を特徴とする液晶表示装置。 - 前記階調データのビット数をｎ、前記異なったレベルの複数種類の電圧のレベル数をＫとして、Ｋ（Ｋ＋１）／２≧２ ｎ の関係を満たすことを特徴とする請求項１記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16138694A JP3544707B2 (ja) | 1994-07-13 | 1994-07-13 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16138694A JP3544707B2 (ja) | 1994-07-13 | 1994-07-13 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0829754A JPH0829754A (ja) | 1996-02-02 |
| JP3544707B2 true JP3544707B2 (ja) | 2004-07-21 |
Family
ID=15734111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16138694A Expired - Fee Related JP3544707B2 (ja) | 1994-07-13 | 1994-07-13 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3544707B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101029399B1 (ko) * | 2004-06-21 | 2011-04-14 | 엘지디스플레이 주식회사 | 액정표시장치의 데이터 구동장치 및 방법 |
| KR100633537B1 (ko) * | 2005-08-04 | 2006-10-13 | 한국과학기술원 | 평판 디스플레이 구동용 시분할 샘플링을 이용한 디지털아날로그 회로 및 이의 구현 방법과 이를 이용한 데이터구동회로 |
| JP2008089954A (ja) * | 2006-10-02 | 2008-04-17 | Epson Imaging Devices Corp | データ線駆動回路、液晶表示装置およびこれを搭載した電子機器 |
| US11645993B2 (en) | 2020-12-01 | 2023-05-09 | Beijing Boe Optoelectronics Technology Co., Ltd. | Display substrate including decoder and gate circuit, driving method, and display panel |
-
1994
- 1994-07-13 JP JP16138694A patent/JP3544707B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0829754A (ja) | 1996-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5414443A (en) | Drive device for driving a matrix-type LCD apparatus | |
| JP3367808B2 (ja) | 表示パネルの駆動方法および装置 | |
| US6778163B2 (en) | Liquid crystal display device, driving circuit, driving method, and electronic apparatus | |
| US7006114B2 (en) | Display driving apparatus and display apparatus using same | |
| JP3501939B2 (ja) | アクティブマトリクス型画像表示装置 | |
| KR0161918B1 (ko) | 액정표시장치의 데이타 드라이버 | |
| CN100452166C (zh) | 有源矩阵显示装置 | |
| JP2714161B2 (ja) | 液晶ディスプレイ装置 | |
| US20040004566A1 (en) | Digital/analog converter, display driver and display | |
| JP2006343563A (ja) | 液晶表示装置 | |
| EP1552498B1 (en) | Active matrix display | |
| JP3544707B2 (ja) | 液晶表示装置 | |
| US5251051A (en) | Circuit for driving liquid crystal panel | |
| JP2003005695A (ja) | 表示装置および多階調表示方法 | |
| JP2659553B2 (ja) | 薄膜トランジスタ・マトリックス・アドレス式液晶ディスプレイにおけるクロストークを除去する方法とシステム | |
| JP3641913B2 (ja) | 表示装置 | |
| JP3385910B2 (ja) | アクティブマトリクス液晶表示装置 | |
| JPH1195251A (ja) | 液晶表示装置 | |
| JPH0836373A (ja) | ディスプレイ用コントローラ | |
| JPH10161592A (ja) | 液晶表示装置の駆動装置 | |
| JPH09251282A (ja) | 表示装置の駆動装置、液晶表示装置及び液晶表示装置の駆動方法 | |
| JP4208026B2 (ja) | 液晶表示装置の駆動回路 | |
| JPH09120269A (ja) | 液晶表示装置用駆動回路、液晶表示装置及び液晶表示装置の駆動方法 | |
| JP3468165B2 (ja) | 液晶表示装置 | |
| JPH08184813A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040330 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040406 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080416 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |