JP3545318B2

JP3545318B2 - Sensorless motor lock and beat lock combined detection circuit

Info

Publication number: JP3545318B2
Application number: JP2000170199A
Authority: JP
Inventors: 祐二内山
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2000-06-07
Filing date: 2000-06-07
Publication date: 2004-07-21
Anticipated expiration: 2020-06-07
Also published as: JP2001352782A

Description

【０００１】
【発明の属する技術分野】
本発明は、センサレスモータのロックとビートロックとを一つの回路で検知できるようにしたセンサレスモータのロックとビートロック兼用検知回路に関する。
【０００２】
【従来の技術】
センサレスＤＣモータのロック状態として、通常の外的要因によるロックと、起動時にモータへの通電タイミングに追従できなくて、モータが起動しないビートロックがある。通常のロックでは、モータを回転させようとして、モータドライブＩＣに大電流が流れ、ＩＣの破壊の原因となる。また、ビートロックではモータが起動できない。
【０００３】
そこで、モータのロック状態を検知して出力をＯＦＦさせ、再起動をさせるＦＧパルス信号発生回路が必要である。通常のロックに対しては、モータが回転する時の出力波形から合成されるＦＧパルスを検知して、このＦＧパルスが任意の時間出力されないと、モータはロックしていると検知し、出力をＯＦＦさせる回路が用いられる。
【０００４】
【発明が解決するための課題】
前記ロック状態とビートロック状態を検知するために、２種類の検知回路が必要となり、そのため素子数が増加し、チップ面積が大きくなるため、コストが上がった。
【０００５】
【課題を解決するための手段】
本発明はロックを検知したときロック検出器の信号にてトランジスタを制御しコンデンサを充電し、前記コンデンサの充電電圧で動作されるトランジスタと、ビートロックにハイレベルを出力するビートロック判定回路の出力電圧で動作されるトランジスタとで共通の制御トランジスタを制御し、該制御トランジスタでロック検知出力信号を取出す出力トランジスタを制御するようにしたセンサレスモータのロックとビートロック兼用検知回路である。
【０００６】
【発明の実施の形態】
図１において、１はＦＧパルス信号発生回路で、モータが回転しているとき出力信号はハイレベルで第１トランジスタ２をＯＮし、モータが外的要因でロックされ回転が停止すると出力信号はローレベルとなり前記第１トランジスタ２をＯＦＦし、コンデンサＣに定電流回路３よりの定電流を供給し充電電圧Ｖ１まで充電する。
【０００７】
４はＰＬＬ回路で、モータの回転周波数を電圧変換するのに用いられ、起動時に起動パルスがモータへの通電タイミングに追従できなくて、モータが起動しないビートロック状態になると前記出力電圧Ｖ２はハイレベルとなり、正常動作時前記出力電圧Ｖ２はローレベルとなる。
【０００８】
６、７はトランジスタ８、９と共に第１電流ミラー回路１０を構成する第２、第３トランジスタで、第２トランジスタ６のベースには前記コンデンサＣの充電電圧ＶＩが加わり、また第３トランジスタ７のベースには前記ＰＬＬ回路の出力電圧Ｖ２が加わる。
【０００９】
１１は前記第１電流ミラー回路１０を制御する第４トランジスタで、ベースには抵抗１２と抵抗１３にて設定された基準電圧ＶＯが加えられる。１５、１６は前記トランジスタ９にて制御される制御トランジスタで、前記制御トランジスタ１６はさらに制御トランジスタ１７を制御する。
【００１０】
１８は前記制御トランジスタ１６にて制御される出力トランジスタで、該出力トランジスタ１８のコレクタに接続されたロック検知出力端子２４よりロック検知出力が取出される。前記ロック検知出力端子２４より取出されるロック検知出力は通常の動作時は出力トランジスタ１８がＯＮされローレベルであるが、ロック時あるいはビートロック時には出力トランジスタ１８がＯＦＦされハイレベルとなりモータ回路（図示せず）を不動作にする。
【００１１】
２０、２１は第２電流ミラー回路２２を構成する放電用トランジスタで、放電用トランジスタ２０は前記制御トランジスタ１７により制御され、また放電用トランジスタ２１のコレクタ・エミッタ路は抵抗２３を介して前記コンデンサＣの一端とアース間に接続されている。
【００１２】
モータが回転している通常の動作時にはＦＧパルス信号発生回路１の出力信号はハイレベルであるので第１トランジスタ２はＯＮされ、定電流回路３よりの定電流Ｉ１は前記第１トランジスタ２でアースされコンデンサＣに供給されないため、コンデンサＣに充電されることはない。
【００１３】
従って第２トランジスタ６のベースに加わるコンデンサＣの充電電圧Ｖ１は第４トランジスタ１１のベースに加わる抵抗１２、１３の接続点の基準電圧ＶＯより低いため第２トランジスタ６はＯＦＦしている。
【００１４】
また第３トランジスタ７のベースに加わるＰＬＬ回路４の出力電圧Ｖ２も正常動作時にローレベルで電圧ＶＯより低いため第３トランジスタ３もＯＦＦされ、第４トランジスタ１１が動作している。従って第１電流ミラー回路１０は不動作状態にされるので、トランジスタ９には電流が流れず、制御トランジスタ１５、１６をＯＦＦにし、制御トランジスタ１７をＯＮする。。
【００１５】
前記制御トランジスタ１６がＯＦＦされることにより出力トランジスタ１８がＯＮされるため、ロック検知出力端子２４より取出されるロック検知出力信号はローレベルであり、モータ回路を動作し続ける。
【００１６】
今モータが外的要因でロックされると、ＦＧパルス発生回路１の出力信号はローレベルとなるため、第１トランジスタ２がＯＦＦされる。又このとき放電用トランジスタ２０、２１がＯＦＦされているのでコンデンサＣには定電流回路３よりの定電流Ｉ１が供給されて充電を開始する。第２トランジスタ６のベースに加わるコンデンサＣの充電電圧Ｖ１が第４トランジスタ１１のベースに加わる基準電圧ＶＯより高くなると、第２トランジスタ６がＯＮされる。
【００１７】
前記第２トランジスタ６がＯＮされると、第１電流ミラー回路１０のトランジスタ８及び第２トランジスタ６のエミッタ・コレクタに電流が流れるため、トランジスタ９のエミッタ・コレクタにも電流が流れ、制御トランジスタ１５及び制御トランジスタ１６がＯＮされる。制御トランジスタ１６がＯＮすると、出力トランジスタ１８はＯＦＦされるため、ロック検知出力端子２４よりのロック検知出力信号はハイレベルとなり、モータ回路を不動作しモータの回転を止める。
【００１８】
前記制御トランジスタ１５がＯＮされると基準電圧ＶＯは低下し、また前記制御トランジスタ１６がＯＮされると制御トランジスタ１７がＯＦＦため、第２電流ミラー回路２２の放電用トランジスタ２０に電流が流れ、放電用トランジスタ２１を動作させるので、定電流回路２６を流れる定電流をＩ２とするとコンデンサＣの電荷はＩ２−Ｉ１の定電流で放電される。
【００１９】
コンデンサＣの電荷が放電され第２トランジスタ６に加わる充電電圧Ｖ１より第４トランジスタ１１のベースに加わる基準電圧ＶＯが高くなると、再び第２トランジスタ６がＯＦＦされ、それにより第１電流ミラー回路１０のトランジスタ９もＯＦＦされ制御トランジスタ１５、１６はＯＦＦされ、出力トランジスタ１８をＯＮする。
【００２０】
前記出力トランジスタ１８が再びＯＮされると、ロック検知出力端子２４のロック検知出力信号がローレベルとなるため、モータ回路は動作されてモータの回転をしようとする。
【００２１】
この時、まだモータが外的要因によりロック状態にあると、モータは回転できずＦＧパルス発生回路１よりＦＧパルス信号が出力されないため、第１トランジスタ２はＯＦＦされたままであり、また制御トランジスタ１７がＯＮされ放電用トランジスタ２０、２１がＯＦＦされているため、コンデンサＣは定電流回路３よりの定電流Ｉ１が供給されて充電を再開する。
【００２２】
そして再び第２トランジスタ６のベースに加わるコンデンサＣの充電電圧Ｖ１が基準電圧ＶＯより高くなると、第２トランジスタ６がＯＮされる。前記第２トランジスタ６がＯＮされると、第１電流ミラー回路１０のトランジスタ８及び第２トランジスタ６のエミッタ・コレクタに電流が流れるため、トランジスタ９のエミッタ・コレクタにも電流が流れ、制御トランジスタ１５及び制御トランジスタ１６がＯＮされる。制御トランジスタ１６がＯＮすると、出力トランジスタ１８はＯＦＦされるため、ロック検知出力端子２４よりのロック検知出力信号はハイレベルとなりまだロック状態であることを検知して、モータ回路を不動作し続ける。
【００２３】
もし、ロック状態が解除されているのであれば、モータが回転することによりＦＧパルス信号発生回路１の出力信号はハイレベルとなり、第１トランジスタ２はＯＮされコンデンサＣに充電されることはなく、第２トランジスタ６のベースに加わるコンデンサＣの充電電圧Ｖ１は第４トランジスタ１１のベースに加わる抵抗１２、１３の接続点の基準電圧ＶＯより低いため第２トランジスタ６はＯＦＦし第４トランジスタ１１が動作する。
【００２４】
第２トランジスタ６がＯＦＦされることにより第１電流ミラー回路１０は不動作状態にされるので、トランジスタ９には電流が流れず、制御トランジスタ１５、１６をＯＦＦにし、制御トランジスタ１７をＯＮする。。
【００２５】
前記制御トランジスタ１６がＯＦＦされることにより出力トランジスタ１８がＯＮされるため、ロック検知出力端子２４よりロック検知出力信号はローレベルとなり、モータ回路を動作しモータの回転を再開する。
【００２６】
またモータの起動時に起動パルスがモータへの通電タイミングに追従できなくて、モータが起動しないビートロック状態になると、第３トランジスタ７のベース電圧となるＰＬＬ回路４からの出力電圧Ｖ２はそれまでローレベルであったのがハイレベルとなり、前記出力電圧Ｖ２が第４トランジスタ１１のベース電圧である基準電圧ＶＯより高くなるので、第３トランジスタ７がＯＮされる。
【００２７】
第３トランジスタ７がＯＮされると、第１電流ミラー回路１０のトランジスタ８及び第３トランジスタ７のエミッタ・コレクタに電流が流れるため、トランジスタ９のエミッタ・コレクタにも電流が流れ、制御トランジスタ１５及び制御トランジスタ１６がＯＮされる。制御トランジスタ１６がＯＮすると、出力トランジスタ１８はＯＦＦされるため、ロック検知出力端子２４よりのロック検知出力信号はハイレベルとなり、モータ回路を不動作しモータの回転を止める。
【００２８】
モータ回路をＯＦＦしモータへの通電を止めるとＰＬＬ回路４の出力電圧Ｖ２がローレベルとなるため、第３トランジスタ７に加わるベース電圧Ｖ２が第４トランジスタ１１のベースに加わる基準電圧ＶＯより低くなるため、第３トランジスタ３が再びＯＦＦされる。従って第１電流ミラー回路１０は不動作状態にされるので、トランジスタ９には電流が流れず、制御トランジスタ１５、１６をＯＦＦにし、制御トランジスタ１７をＯＮする。。
【００２９】
前記制御トランジスタ１６がＯＦＦされることにより出力トランジスタ１８がＯＮされるため、ロック検知出力端子２４よりのロック検知出力信号はローレベルとなり、モータを回転させようとする。
【００３０】
この時、まだビートロック状態が解除されない場合はＰＬＬ回路４の出力電圧がハイレベルとなるため、第３トランジスタ７がＯＮされる。前記第３トランジスタ７がＯＮされると、第１電流ミラー回路１０のトランジスタ８及び第３トランジスタ７のエミッタ・コレクタに電流が流れるため、トランジスタ９のエミッタ・コレクタにも電流が流れ、制御トランジスタ１５及び制御トランジスタ１６がＯＮされる。
【００３１】
制御トランジスタ１６がＯＮすると、出力トランジスタ１８はＯＦＦされるため、ロック検知出力端子２４よりのロック検知出力信号はハイレベルとなりまだビートロック状態であることを検知して、モータ回路を不動作する。
【００３２】
ビートロック状態が解消されない場合はこのような動作を繰返し、モータが起動するまで、リスタートが繰返される。
【００３３】
もし、ビートロック状態が解消されモータが回転するとＰＬＬ回路４の出力電圧Ｖ２はローレベルとなり、第３トランジスタ７のベースに加わる前記出力電圧Ｖ２は第４トランジスタ１１のベースに加わる抵抗１２、１３の接続点の基準電圧ＶＯより低いため第３トランジスタ７はＯＦＦする。
【００３４】
第３トランジスタ７がＯＦＦされることにより第１電流ミラー回路１０は不動作状態にされるので、トランジスタ９には電流が流れず、制御トランジスタ１５、１６をＯＦＦにし、制御トランジスタ１７をＯＮする。。
【００３５】
前記制御トランジスタ１６がＯＦＦされることにより出力トランジスタ１８がＯＮされるため、ロック検知出力端子２４よりロック検知出力信号はローレベルであり、モータ回路を動作しモータの回転を再開する。
【００３６】
【発明の効果】
本発明のセンサレスモータのロックとビートロック兼用検知回路はロックを検知したときロック検出器の信号にてトランジスタを制御しコンデンサを充電し、前記コンデンサの充電電圧で動作されるトランジスタと、ビートロックを検知するビートロック判定回路の出力電圧で動作されるトランジスタとで共通の制御トランジスタを制御し、該制御トランジスタでロック検知出力信号を取出す出力トランジスタを制御するようにしたので、ロックとビートロックを検知回路の大部分が兼用されるため、回路素子数が削減できコストメリットが大である。
【００３７】
またロックの検知後は制御トランジスタにて放電用トランジスタを制御しコンデンサの電荷を放電するので、ロックが解除されていれば、モータの回転を自動的に再開できる。
【００３８】
さらにビートロック状態にあるとき、ビートロック判定回路の出力電圧が繰返しハイレベルとされるので、ビートロックが解除されない場合は、モータが起動するまでリスタートが繰返される。
【図面の簡単な説明】
【図１】本発明のセンサレスモータのロックとビートロック兼用検知回路の回路図である。
【符号の説明】
１ＦＧパルス信号発生回路
２第１トランジスタ
４ＰＬＬ回路
６第２トランジスタ
７第３トランジスタ
１１第４トランジスタ
１５、１６、１７制御トランジスタ
１８出力トランジスタ
２０、２１放電用トランジスタ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a sensorless motor lock and beat lock detection circuit that can detect lock and beat lock of a sensorless motor with a single circuit.
[0002]
[Prior art]
As the lock state of the sensorless DC motor, there are a lock due to a normal external factor and a beat lock in which the motor cannot be started because the motor cannot be energized at the time of startup. In a normal lock, a large current flows through the motor drive IC in an attempt to rotate the motor, which may cause damage to the IC. Also, the motor cannot be started with beat lock.
[0003]
Therefore, an FG pulse signal generation circuit for detecting the locked state of the motor, turning off the output, and restarting the motor is required. For normal lock, the FG pulse synthesized from the output waveform when the motor rotates is detected, and if this FG pulse is not output for an arbitrary time, the motor is detected as locked and the output is detected. A circuit for turning off is used.
[0004]
[Problems to be solved by the invention]
In order to detect the lock state and the beat lock state, two types of detection circuits are required, which increases the number of elements and the chip area, thereby increasing the cost.
[0005]
[Means for Solving the Problems]
The present invention controls a transistor by a signal of a lock detector when a lock is detected, charges a capacitor, and operates a transistor operated by the charged voltage of the capacitor and an output of a beat lock determination circuit that outputs a high level to beat lock. A lock / beat lock detection circuit for a sensorless motor in which a common control transistor is controlled by a voltage-operated transistor, and the control transistor controls an output transistor that extracts a lock detection output signal.
[0006]
BEST MODE FOR CARRYING OUT THE INVENTION
In FIG. 1, reference numeral 1 denotes an FG pulse signal generation circuit. When the motor is rotating, the output signal is at a high level and the first transistor 2 is turned on. When the motor is locked by an external factor and the rotation is stopped, the output signal is low. Then, the first transistor 2 is turned off, and a constant current from the constant current circuit 3 is supplied to the capacitor C to charge the capacitor C to the charging voltage V1.
[0007]
Reference numeral 4 denotes a PLL circuit, which is used to convert the rotation frequency of the motor into a voltage. When the start-up pulse cannot follow the energization timing to the motor at the time of starting, the output voltage V2 becomes high when the motor enters a beat lock state where the motor is not started. Level, and the output voltage V2 becomes low level during normal operation.
[0008]
Reference numerals 6 and 7 denote second and third transistors that constitute the first current mirror circuit 10 together with the transistors 8 and 9. The charging voltage VI of the capacitor C is applied to the base of the second transistor 6, and the third transistor 7 The output voltage V2 of the PLL circuit is applied to the base.
[0009]
A fourth transistor 11 controls the first current mirror circuit 10. A reference voltage VO set by a resistor 12 and a resistor 13 is applied to a base. Reference numerals 15 and 16 denote control transistors controlled by the transistor 9, and the control transistor 16 further controls the control transistor 17.
[0010]
Reference numeral 18 denotes an output transistor controlled by the control transistor 16, and a lock detection output is taken out from a lock detection output terminal 24 connected to the collector of the output transistor 18. The lock detection output taken out from the lock detection output terminal 24 is at a low level with the output transistor 18 turned on during normal operation, but is turned off and at a high level with the output transistor 18 turned off during lock or beat lock. (Not shown).
[0011]
Reference numerals 20 and 21 denote discharging transistors constituting a second current mirror circuit 22. The discharging transistor 20 is controlled by the control transistor 17, and the collector-emitter path of the discharging transistor 21 is connected to the capacitor C through a resistor 23. Is connected between one end and ground.
[0012]
During normal operation in which the motor is rotating, the output signal of the FG pulse signal generation circuit 1 is at a high level, so that the first transistor 2 is turned on, and the constant current I1 from the constant current circuit 3 is grounded by the first transistor 2. The capacitor C is not supplied to the capacitor C and is not charged.
[0013]
Accordingly, the charging voltage V1 of the capacitor C applied to the base of the second transistor 6 is lower than the reference voltage VO at the connection point between the resistors 12 and 13 applied to the base of the fourth transistor 11, so that the second transistor 6 is turned off.
[0014]
Also, the output voltage V2 of the PLL circuit 4 applied to the base of the third transistor 7 is low level and lower than the voltage VO during normal operation, so that the third transistor 3 is also turned off, and the fourth transistor 11 is operating. Therefore, since the first current mirror circuit 10 is disabled, no current flows through the transistor 9 and the control transistors 15 and 16 are turned off and the control transistor 17 is turned on. .
[0015]
Since the output transistor 18 is turned on when the control transistor 16 is turned off, the lock detection output signal taken out from the lock detection output terminal 24 is at a low level, and the motor circuit continues to operate.
[0016]
Now, when the motor is locked by an external factor, the output signal of the FG pulse generation circuit 1 becomes low level, so that the first transistor 2 is turned off. At this time, since the discharging transistors 20 and 21 are turned off, the capacitor C is supplied with the constant current I1 from the constant current circuit 3 and starts charging. When the charging voltage V1 of the capacitor C applied to the base of the second transistor 6 becomes higher than the reference voltage VO applied to the base of the fourth transistor 11, the second transistor 6 is turned on.
[0017]
When the second transistor 6 is turned on, current flows through the transistor 8 of the first current mirror circuit 10 and the emitter / collector of the second transistor 6, so that current also flows through the emitter / collector of the transistor 9 and the control transistor 15 And the control transistor 16 is turned on. When the control transistor 16 is turned on, the output transistor 18 is turned off, so that the lock detection output signal from the lock detection output terminal 24 becomes high level, so that the motor circuit is disabled and the rotation of the motor is stopped.
[0018]
When the control transistor 15 is turned on, the reference voltage VO decreases, and when the control transistor 16 is turned on, the control transistor 17 is turned off, so that a current flows through the discharging transistor 20 of the second current mirror circuit 22 and discharge occurs. As the constant current flowing through the constant current circuit 26 is set to I2, the charge of the capacitor C is discharged by the constant current of I2 to I1.
[0019]
When the electric charge of the capacitor C is discharged and the reference voltage VO applied to the base of the fourth transistor 11 becomes higher than the charging voltage V1 applied to the second transistor 6, the second transistor 6 is turned off again, whereby the first current mirror circuit 10 The transistor 9 is also turned off, the control transistors 15 and 16 are turned off, and the output transistor 18 is turned on.
[0020]
When the output transistor 18 is turned on again, the lock detection output signal of the lock detection output terminal 24 becomes low level, and the motor circuit is operated to try to rotate the motor.
[0021]
At this time, if the motor is still locked due to an external factor, the motor cannot rotate and the FG pulse signal is not output from the FG pulse generation circuit 1, so that the first transistor 2 remains OFF and the control transistor 17 Is turned on and the discharging transistors 20 and 21 are turned off, the capacitor C is supplied with the constant current I1 from the constant current circuit 3 and restarts charging.
[0022]
When the charging voltage V1 of the capacitor C applied to the base of the second transistor 6 becomes higher than the reference voltage VO again, the second transistor 6 is turned on. When the second transistor 6 is turned on, current flows through the transistor 8 of the first current mirror circuit 10 and the emitter / collector of the second transistor 6, so that current also flows through the emitter / collector of the transistor 9 and the control transistor 15 And the control transistor 16 is turned on. When the control transistor 16 is turned on, the output transistor 18 is turned off, so that the lock detection output signal from the lock detection output terminal 24 becomes high level to detect that the motor is still in the locked state, and keep the motor circuit inoperative.
[0023]
If the locked state is released, the output signal of the FG pulse signal generation circuit 1 becomes high level by the rotation of the motor, the first transistor 2 is turned on and the capacitor C is not charged, Since the charging voltage V1 of the capacitor C applied to the base of the second transistor 6 is lower than the reference voltage VO at the connection point between the resistors 12 and 13 applied to the base of the fourth transistor 11, the second transistor 6 is turned off and the fourth transistor 11 operates. I do.
[0024]
When the second transistor 6 is turned off, the first current mirror circuit 10 is made inoperative, so that no current flows through the transistor 9 and the control transistors 15 and 16 are turned off and the control transistor 17 is turned on. .
[0025]
Since the output transistor 18 is turned on when the control transistor 16 is turned off, the lock detection output signal from the lock detection output terminal 24 becomes low level, and the motor circuit operates to restart the rotation of the motor.
[0026]
Further, when the motor is started, the start pulse cannot follow the energization timing to the motor, and when the motor enters a beat lock state in which the motor is not started, the output voltage V2 from the PLL circuit 4, which is the base voltage of the third transistor 7, becomes low. The output voltage V2 becomes high level and the output voltage V2 becomes higher than the reference voltage VO which is the base voltage of the fourth transistor 11, so that the third transistor 7 is turned on.
[0027]
When the third transistor 7 is turned on, a current flows through the transistor 8 of the first current mirror circuit 10 and the emitter / collector of the third transistor 7, so that a current also flows through the emitter / collector of the transistor 9, and the control transistor 15 and the The control transistor 16 is turned on. When the control transistor 16 is turned on, the output transistor 18 is turned off, so that the lock detection output signal from the lock detection output terminal 24 becomes high level, so that the motor circuit is not operated and the rotation of the motor is stopped.
[0028]
When the motor circuit is turned off and the power supply to the motor is stopped, the output voltage V2 of the PLL circuit 4 becomes low level, so that the base voltage V2 applied to the third transistor 7 becomes lower than the reference voltage VO applied to the base of the fourth transistor 11. Therefore, the third transistor 3 is turned off again. Therefore, since the first current mirror circuit 10 is disabled, no current flows through the transistor 9 and the control transistors 15 and 16 are turned off and the control transistor 17 is turned on. .
[0029]
Since the output transistor 18 is turned on when the control transistor 16 is turned off, the lock detection output signal from the lock detection output terminal 24 becomes low level, and the motor is to be rotated.
[0030]
At this time, if the beat lock state has not been released yet, the output voltage of the PLL circuit 4 becomes high level, so that the third transistor 7 is turned on. When the third transistor 7 is turned on, current flows through the transistor 8 of the first current mirror circuit 10 and the emitter / collector of the third transistor 7, so that current also flows through the emitter / collector of the transistor 9 and the control transistor 15 And the control transistor 16 is turned on.
[0031]
When the control transistor 16 is turned on, the output transistor 18 is turned off. Therefore, the lock detection output signal from the lock detection output terminal 24 becomes high level, and it is detected that the beat lock state is still present, so that the motor circuit does not operate.
[0032]
If the beat lock state is not canceled, such an operation is repeated, and the restart is repeated until the motor starts.
[0033]
If the beat lock state is canceled and the motor rotates, the output voltage V2 of the PLL circuit 4 becomes low level, and the output voltage V2 applied to the base of the third transistor 7 becomes the resistance of the resistors 12 and 13 applied to the base of the fourth transistor 11. Since it is lower than the reference voltage VO at the connection point, the third transistor 7 is turned off.
[0034]
Since the first transistor 10 is turned off when the third transistor 7 is turned off, the current does not flow through the transistor 9 and the control transistors 15 and 16 are turned off and the control transistor 17 is turned on. .
[0035]
Since the output transistor 18 is turned on when the control transistor 16 is turned off, the lock detection output signal from the lock detection output terminal 24 is at a low level, and the motor circuit is operated to restart the rotation of the motor.
[0036]
【The invention's effect】
The lock circuit and the beat lock detection circuit of the sensorless motor of the present invention controls the transistor by the signal of the lock detector when detecting the lock , charges the capacitor, and detects the beat lock with the transistor operated by the charging voltage of the capacitor. A common control transistor is controlled by a transistor operated by an output voltage of a beat lock determination circuit to be detected, and an output transistor for extracting a lock detection output signal is controlled by the control transistor, so that lock and beat lock are detected. Since most of the circuit is also used, the number of circuit elements can be reduced and the cost merit is great.
[0037]
After the lock is detected, the discharge transistor is controlled by the control transistor to discharge the electric charge of the capacitor. Therefore, if the lock is released, the rotation of the motor can be automatically restarted.
[0038]
Further, when in the beat lock state, the output voltage of the beat lock determination circuit is repeatedly set to the high level. Therefore, if the beat lock is not released, the restart is repeated until the motor starts.
[Brief description of the drawings]
FIG. 1 is a circuit diagram of a detection circuit for both lock and beat lock of a sensorless motor according to the present invention.
[Explanation of symbols]
Reference Signs List 1 FG pulse signal generating circuit 2 First transistor 4 PLL circuit 6 Second transistor 7 Third transistor 11 Fourth transistors 15, 16, 17 Control transistor 18 Output transistors 20, 21 Discharge transistor

Claims

A first transistor for controlling charging of the capacitor;
When the motor is rotating, an output signal for turning on the first transistor is generated to lower the charging voltage of the capacitor below a reference voltage VO, and when the motor is locked, the first transistor is turned off. A lock detector for generating an output signal for
A second transistor having a base to which a charging voltage of the capacitor is applied;
A beat lock determination circuit that generates an output voltage higher than the reference voltage VO when the motor is in a beat lock state without starting;
A third transistor having a base to which an output voltage from the beat lock determination circuit is added;
A fourth transistor having the reference voltage VO to the base is added to control the second and third transistors,
A control transistor controlled by the second transistor or the third transistor;
An output transistor having a lock detection output terminal which is turned on / off by the control transistor and takes out a lock detection output signal;
When the motor locks and the charging voltage of the capacitor becomes higher than the reference voltage VO, or when the motor beat-locks and the output voltage of the beat lock determination circuit becomes higher than the reference voltage VO, The motor circuit is disabled by a lock detection output signal taken out from a lock detection output terminal of the output transistor, and thereafter, the motor circuit repeats trying to rotate the motor. Lock and beat lock combined detection circuit.

The beat lock determination circuit generates an output voltage higher than the reference voltage VO when the motor is in a beat lock state, and generates an output voltage lower than the reference voltage VO after the motor circuit has stopped operating. 2. The detection circuit according to claim 1, wherein both the lock and the beat lock of the sensorless motor are used.

A first transistor for controlling charging of the capacitor;
When the motor is rotating, an output signal for turning on the first transistor is generated to lower the charging voltage of the capacitor below a reference voltage VO, and when the motor is locked, the first transistor is turned off. A lock detector for generating an output signal for
A second transistor having a base to which a charging voltage of the capacitor is applied;
A beat lock determination circuit that generates an output voltage higher than the reference voltage VO when the motor is in a beat lock state without starting;
A third transistor having a base to which an output voltage from the beat lock determination circuit is added;
A fourth transistor having the base applied with the reference voltage VO to control the second and third transistors;
A control transistor controlled by the second transistor or the third transistor;
An output transistor having a lock detection output terminal that is turned on / off by the control transistor and takes out a lock detection output signal;
A constant current circuit for supplying a constant current I1 to the capacitor;
A discharging transistor controlled by the control transistor to discharge the capacitor with a constant current I2,
When the motor locks and the charging voltage of the capacitor becomes higher than the reference voltage VO, the reference voltage VO is controlled and reduced by the control transistor, and the motor circuit operates from the lock detection output terminal of the output transistor. The motor circuit tries to rotate the motor by discharging at a constant current I2-I1 until the charged voltage of the capacitor becomes lower than the reference voltage VO after the drop, because the lock detection output signal is taken out of operation. Do and repeat
When the motor is beat-locked and the output voltage of the beat-lock determination circuit becomes higher than the reference voltage VO, the motor circuit is disabled by a lock detection output signal taken out from a lock detection output terminal of the output transistor. And thereafter, the motor circuit attempts to rotate the motor, and so on.
A sensorless motor lock and beat lock combined detection circuit.

The beat lock determination circuit generates an output voltage higher than the reference voltage VO when the motor is in a beat lock state, and generates an output voltage lower than the reference voltage VO after the motor circuit has stopped operating. 4. The detection circuit according to claim 3, wherein both the lock and the beat lock of the sensorless motor are used.

When the capacitor is discharged and the charged voltage V1 of the capacitor becomes lower than the reference voltage VO, the second transistor is turned off, the control transistor is controlled, the output transistor is turned on, and the lock detection output signal taken out from the lock detection output terminal is low. 5. The sensorless motor according to claim 4, wherein the rotation of the motor is resumed, but when the motor is in the locked state, the charging of the capacitor is started again, the output transistor is turned off, and the motor circuit is kept inoperative. Lock and beat lock combined detection circuit.

When the beat lock state is detected and the motor circuit is deactivated, the output voltage V2 of the beat lock determination circuit becomes lower than the reference voltage VO, the third transistor is turned off, the control transistor is controlled, the output transistor is turned on, and lock detection is performed. The lock detection output signal taken out from the output terminal is set to the low level, and the rotation of the motor is restarted. When the motor is in the beat lock state, the output voltage of the beat lock determination circuit becomes higher than the reference voltage VO again, and the output transistor is turned off. 5. The detection circuit according to claim 4, wherein the motor circuit is repeatedly disabled.