JP3551746B2 - Manufacturing method of leaded nonlinear dielectric element - Google Patents
Manufacturing method of leaded nonlinear dielectric element Download PDFInfo
- Publication number
- JP3551746B2 JP3551746B2 JP02105998A JP2105998A JP3551746B2 JP 3551746 B2 JP3551746 B2 JP 3551746B2 JP 02105998 A JP02105998 A JP 02105998A JP 2105998 A JP2105998 A JP 2105998A JP 3551746 B2 JP3551746 B2 JP 3551746B2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric element
- molds
- electrodes
- lead terminals
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 239000000463 material Substances 0.000 claims description 63
- 239000000919 ceramic Substances 0.000 claims description 26
- 238000005304 joining Methods 0.000 claims description 26
- 238000003780 insertion Methods 0.000 claims description 24
- 230000037431 insertion Effects 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 17
- 230000002093 peripheral effect Effects 0.000 claims description 14
- 238000010304 firing Methods 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 4
- 239000011521 glass Substances 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 8
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 3
- 229910002113 barium titanate Inorganic materials 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000001747 exhibiting effect Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 238000007711 solidification Methods 0.000 description 2
- 230000008023 solidification Effects 0.000 description 2
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910001507 metal halide Inorganic materials 0.000 description 1
- 150000005309 metal halides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、例えば高輝度放電灯(HIDランプ)に用いられる高圧パルス発生用コンデンサのように、電界−電荷特性において非線形挙動を示す非線形誘電体素子の製造方法に関し、より詳細には、リード端子を接合する工程が改良されたリード付き非線形誘電体素子の製造方法に関する。
【0002】
【従来の技術】
従来、高輝度を実現するランプとして上記HIDランプが用いられている。この種のHIDランプには、高圧ナトリウムランプやメタルハライドランプのように、始動時に1〜4kV程度の高圧パルスを必要とするものがある。そこで、高圧パルスを発生させるために、非線形特性を有するコンデンサが組み込まれている。
【0003】
例えば、実願平3−7774号には、上記のような非線形コンデンサが開示されている。この非線形コンデンサの構造を、図5に示す。
コンデンサ51は、チタン酸バリウム系セラミックスよりなるセラミック板52の両面に、電極53,54を形成した構造を有する。電極53,54の中央には、接合材55a,55bを介してリード端子56,57がそれぞれ接合されている。
【0004】
上記接合材55a,55bとしては、ガラスフリット含有Agペーストのように焼付けにより固化される接合材が用いられている。接合に際しては、上記ガラスフリット含有Agペーストを電極53,54の中央に塗布し、リード端子56,57を該ガラスフリット含有Agペーストを介して電極53,54側に圧接し、ガラスフリット含有Agペーストを焼付けていた。
【0005】
なお、電極53,54の外周縁近傍を覆うように、リング状の絶縁層58,59が形成されている。絶縁層58,59は、電極53,54間の放電を防止し、耐電圧を高めるために設けられている。
【0006】
【発明が解決しようとする課題】
図5に示した非線形コンデンサ51において、リード端子56,57を電極53,54に接合するにあたっては、リード端子56,57を電極53,54に対して正確に直交する方向に接合すること、並びにリード端子56,57が電極53,54に十分な強度で接合されていることが強く求められている。
【0007】
そこで、上記のような要求を満たすために、図6に示す金型61,62を用いてリード端子56,57を接合する方法が考えられている。金型61は、上方に開いた凹部61aを有する。凹部61aの底面には、リード端子挿入孔61bが形成されている。金型62は、金型61の凹部61aに入り込み得る大きさとされており、下面62aに開いたリード端子挿入孔62bを有する。
【0008】
接合に際しては、セラミック板52の両面に、電極53,54を形成し、電極53,54の外周縁近傍を覆うように絶縁層58,59を形成する。しかる後、電極53,54の中央に接合材55a,55bとして、ガラスフリット含有Agペーストを塗布し、非線形誘電体素子50を得る。
【0009】
他方、金型61のリード端子挿入孔61bにリード端子57を、金型62のリード端子挿入孔62bにリード端子56を挿入し、非線形誘電体素子50を金型61内に載置し、金型62を下降する。金型61,62を互いに近接させることにより、リード端子56,57の先端に設けられた鍔部56a,57aを接合材55a,55bを介して電極53,54側に接触させ、その状態で加熱することにより接合材55a,55bを焼成し、リード端子56,57を電極53,54と接合する。
【0010】
なお、上記絶縁層58,59は、ガラスペーストの塗布・焼付け等により形成されるが、上記リード端子56,57の接合に先立ち、ガラスペーストの塗布・焼付けにより形成されている。
【0011】
ところで、非線形コンデンサ51では、リード端子56,57の線径は、通常、0.5mm程度であり、先端に設けられた鍔部56a,57aの径は1〜2mm程度である。これに対して、セラミック板52の径は15〜30mm程度とかなり大きい。
【0012】
他方、上記のように金型61,62を近接させてリード端子56,57の鍔部56a,57aを接合材55a,55bを介して電極53,54で圧接させた場合、リード端子接合前の非線形誘電体素子50は、リード端子56,57の鍔部56a,57aによって挟持されている状態となる。
【0013】
ところが、鍔部56a,57aの径がセラミック板52の径に対してかなり小さいため、非線形誘電体素子50を安定に挟持することはできず、セラミック板52が傾き易く、リード端子56,57が電極53,54に対して正確に直交する方向に接合されないことが多かった。加えて、上記のような傾きの結果、リード端子56,57と電極53,54との接合強度が不十分となることもあった。
【0014】
本発明の目的は、リード付き非線形誘電体素子の製造方法において、上述した従来技術の欠点を解消し、リード端子を電極に対して正確に直交する方向に、かつ十分な接合強度を有するように接合することを可能とする製造方法を提供することにある。
【0015】
【課題を解決するための手段】
請求項1に記載の発明は、電界−電荷特性においてヒステリシスを示す、リード付き非線形誘電体素子の製造方法であって、セラミック板の両主面に第1,第2の電極がそれぞれ形成されている非線形誘電体素子を用意する工程と、互いに近接・離間するように配置されており、互いに対向する面にリード端子挿入孔を有し、かつ相手方に向かって突出された突出部が形成されている第1,第2の金型を用意する工程と、第1,第2の電極上に接合材を塗布する工程と、第1,第2のリード端子をそれぞれ第1,第2の金型のリード端子挿入孔に挿入し、第1,第2の金型間に非線形誘電体素子を配置し、第1,第2の金型の互いに対向している面を近接させて、前記第1,第2の金型の突出部を非線形誘電体素子の主面に接触もしくは近接させると共に、第1,第2のリード端子を接合材に接触させる工程と、加熱により前記接合材を焼付け、第1,第2のリード端子を第1,第2の電極に接合する工程とを備えることを特徴とする。
【0016】
請求項2に記載の発明では、上記非線形誘電体素子として、第1,第2の電極の外周縁近傍を被覆するようにセラミック板の両主面にリング状絶縁層がさらに形成されているものが用いられる。また、第1,第2の金型としては、突出部がリード端子挿入孔の周囲であって接合作業に際して絶縁層が接触しない位置に設けられているものが用いられる。さらに、第1,第2のリード端子を接合材に接触させる工程においては、第1,第2の金型の突出部が、接合材と絶縁層との間の領域において第1,第2の電極に接触もしくは近接される。
【0017】
請求項3に記載の発明では、前記非線形誘電体素子が、セラミック板の両主面において第1,第2の電極の外周縁近傍を被覆するように形成されたリング状絶縁層がさらに備えられており、前記第1,第2の金型として、前記突出部が、接合作業に際しリング状絶縁層に接触もしくは近接されるように形成されているものが用いられる。第1,第2のリード端子を接合材に接触させる工程においては、第1,第2の金型の突出部がリング状絶縁層に接触もしくは近接される。
【0018】
好ましくは、請求項2または3に記載の発明においては、請求項4に記載のように、前記絶縁層が焼成により固化される絶縁材料により構成されており、前記第1,第2のリード端子を接合する際の焼成工程において該絶縁層の焼成が同時に行われる。
【0019】
請求項5に記載の発明では、前記第1,第2のリード端子に、前記リード端子挿入孔よりも大きな径の係止部が設けられており、該係止部の背面が第1,第2の金型の対向し合っている面に係止されるように構成されている。
【0020】
請求項6に記載の発明では、前記第1,第2のリード端子が、先端に設けられた第1の鍔部と、第1の鍔部から所定距離隔てられて形成された第2の鍔部とを有し、第2の鍔部が前記係止部を構成している。
【0021】
請求項7に記載の発明では、前記係止部が、第1,第2のリード端子の先端に設けられた鍔部により構成されており、第1,第2の金型の対向し合っている面の一部が突出されて端子支持部が形成されており、該端子支持部の先端面にリード端子挿入孔が開口している。
【0022】
【発明の実施の形態】
以下、本発明の非限定的な実施例を説明することにより、本発明を明らかにする。
【0023】
(第1の実施例)
本実施例は、リード付き非線形誘電体素子として、HIDランプに組み込まれるのに好適なリード端子付きの高圧コンデンサの製造方法に適用した例を示す。
【0024】
まず、図1に示す非線形誘電体素子1を用意する。非線形誘電体素子1は、電界−電荷特性においてヒステリシスを示す、すなわち、非線形特性を有する誘電体セラミックスにより構成された円板状のセラミック板2を有する。セラミック板2を構成する誘電体セラミックスとしては、非線形特性を示す限り、特に限定されないが、本実施例では、チタン酸バリウム系誘電体セラミックスにより構成されている。なお、セラミック板2の平面形状については、四角形等の他の形状であってもよい。
【0025】
セラミック板2の上面及び下面には、セラミック板2の径よりも小さな円形の第1,第2の電極3,4が形成されている。第1,第2の電極3,4は、Ag−Pdペーストを塗布し、焼付けることに形成されている。もっとも、電極3,4は、Ag,Cuなどの他の金属や合金を用いて構成してもよい。また、電極3,4の形成方法は、導電ペーストの塗布・焼付けに限定されず、蒸着、メッキもしくはスパッタリング等の他の導電膜形成方法により行ってもよい。
【0026】
電極3,4の外周縁近傍を被覆するように、セラミック板2の上面及び下面において、リング状の第1,第2の絶縁層5,6がそれぞれ形成されている。絶縁層5,6は、適宜の絶縁性材料で構成することができるが、本実施例では、強誘電性結晶化ガラスペーストを塗布することにより形成されており、後述のリード端子接合工程において接合材と共に焼成される。
【0027】
次に、上記非線形誘電体素子1の電極3,4の中央に、接合材7,8を塗布する。接合材7,8は、絶縁層5,6の内周縁と所定距離隔てられて電極3,4の中央部分のみに塗布される。接合材7,8は、本実施例では、ガラスフリットを3体積%含有するAgペーストにより構成されている。もっとも、接合材7,8としては、焼付けにより固化される適宜の導電性接合材を用いることができる。
【0028】
本実施例においては、上記接合材7,8を塗布した後、非線形誘電体素子1を、金型11,12間にセットする。金型11は、上方に開いた略円筒状の凹部11aを有する。凹部11aの底面には、中央にリード端子挿入孔11bが形成されている。
【0029】
リード端子挿入孔11bは、凹部11aの底面から金型11の下面11cを貫くように形成されている。
他方、凹部11aの底面においては、リード端子挿入孔11bの周囲に、円環状の突出部11dが形成されている。突出部11dの幅(幅とは、円環状突出部11dの外周縁と内周縁との間の距離をいうものとする。)は、非線形誘電体素子1における絶縁層6の内周縁と、塗布されている接合材8の外周縁との間の距離よりも小さくされている。また、突出部11aの内径は、塗布されている接合材8の径よりも大きくされている。
【0030】
他方、金型12は、下面12aの中央にリード端子挿入孔12bを有する。リード端子挿入孔12bは、金型12を下面12aから上面12cに貫通している。
【0031】
金型12の下面12aの平面形状は、金型11の凹部11aとほぼ同様とされており、金型12は、凹部11a内に嵌まり合うように構成されている。
金型12の下面12aにおいては、リード端子挿入孔12bの周囲に突出部12dが形成されている。突出部12dは、金型11側の突出部11dと同様に形成されている。すなわち、突出部12dも、平面形状が円環状の形状とされており、その幅は、絶縁層5の内周縁と、接合材7の外周縁との間の距離よりも小さくされている。また、突出部12dの内径は、接合材7の径よりも大きくされている。
【0032】
上記金型12,11に、第1,第2のリード端子9,10をそれぞれセットする。第1,第2のリード端子9,10の先端に第1の鍔部9a,10aが形成されており、第1の鍔部9a,10aから所定距離隔てて、第2の鍔部9b,10bが設けられている。
【0033】
リード端子9,10は、本実施例では、Ni線を加工することにより構成されている。すなわち、Ni線を例えばヘッダー加工により加工することにより、前述した第1,第2の鍔部9a,9b,10a,10bが形成されている。
【0034】
第1,第2の鍔部9a,9b,10a,10bの径は、Ni線の線径よりも大きく、かつリード端子挿入孔12b,11bの径よりも大きくされている。
従って、図1に示されているように、第2の鍔部9b,10bの背面(背面とは、非線形誘電体素子1とは反対側の面をいうものとする。)が、接合に際し金型11の凹部11aの底面及び金型12の下面12aにより係止される。すなわち、第2の鍔部9b,10bが、本発明における係止部を構成している。
【0035】
なお、第2の鍔部9b,10bは上記係止部を構成するものであるが、係止部は円板状に構成される必要は必ずしもなく、第1,第2のリード端子9,10の長さ方向と直交する方向に複数の突起を形成することにより構成してもよい。
【0036】
次に、非線形誘電体素子1を凹部11a内に配置し、リード端子9がセットされた金型12を降下する。その結果、図2に示すように、突出部11d,12dが電極3,4に接触し、突出部11d,12dによって非線形誘電体素子1が挟持される。また、リード端子9,10の第1の鍔部9a,10aが接合材7,8を介して電極3,4に接触される。このとき、接合材7,8は固化前であり、流動性を有する。しかしながら、接合材7,8が第1の鍔部9a,10aの背面に回り込んだとしても、リード端子9,10は第2の鍔部9b,10bにより金型11,12に係止されているので、接合材7,8は金型11,12に付着し難い。
【0037】
従って、非線形誘電体素子1は、上記突出部11d,12d間で挟持され、突出部11d,12dが上述した比較的大きなリング状の形状を有するため、非線形誘電体素子1が図2において水平方向に安定に保たれる。すなわち、リード端子9,10の接合作業に際し、非線形誘電体素子1の傾きが生じ難い。よって、図2に示す状態で加熱し、接合材7,8を焼付けることにより、リード端子9,10が電極3,4に対して正確に直交する方向に、かつ十分な接合強度で接合される。
【0038】
なお、上記突出部11d,12dは、上記のように非線形誘電体素子1を図2において水平方向にその主面が沿うように、非線形誘電体素子1の向きを正しい向きに維持する作用を果たすものである。従って、突出部11d,12dは、必ずしも、電極3,4に接触している必要はない。すなわち、突出部11d,12dの先端が、電極3,4と若干の隙間を隔てて配置されていてもよく、その場合であっても、突出部11d,12dにより非線形誘電体素子1の傾きが確実に防止される。
【0039】
また、絶縁層5,6についても、接合材7,8の焼付けに際し焼成され、固化される。従って、リード端子9,10を接合材7,8を焼き付けることにより電極3,4に接合する焼成工程において、絶縁層5,6の焼成も同時に行うことができ、工程の簡略化を果たし得る。
【0040】
もっとも、絶縁層5,6については、接合材7,8によるリード端子9,10の接合に先立ち、予め焼成により固化させておいてもよい。
また、絶縁層5,6については、上記強誘電体結晶化ガラスペーストの他、セラミックスラリーを用い、焼結させて絶縁層を構成してもよい。この場合においても、絶縁層5,6の焼成は、接合材7,8の焼成による固化と同じ工程で行ってもよく、接合作業の前に別途焼成しておいてもよい。
【0041】
上記のようにして、金型11,12間からリード端子9,10が接合された非線形誘電体素子を取り出す。その結果、図3に示すように、リード端子9,10が焼成された接合材7,8により電極3,4に対して正確に直交する方向に、かつ十分な強度で接合されたリード付き非線形誘電体素子13を得ることができる。
【0042】
次に、具体的な実験例につき説明する。
上記セラミック板2として、直径18mm、厚み1mmのチタン酸バリウム系セラミック板を用い、その両面に直径16mmとなるようにAg−Pdペーストを塗布し、焼付け、さらに強誘電性結晶化ガラスを外径17mm、内径14mmのリング状に印刷し、ガラスフリット3体積%を含有する銀ペーストを接合材7,8として用い、電極3,4の中央に3mm径となるように塗布した。このようにして得た非線形誘電体素子1に、金型11,12を用いてリード端子9,10を接合した。リード端子9,10としては、線径0.5mmのNi線よりなり、先端に2mm径の第1の鍔部9a,10aを、鍔部9a,10aから1mm離れた位置に径2mmの第2の鍔部9b,10bを形成したものを用いた。
【0043】
なお、金型11,12における突出部11d,12dは、それぞれ、外径13mm、内径10mm及び高さ1.0mmの寸法とした。
上記金型11,12間に非線形誘電体素子1をセットし、リード端子9,10を接合材7,8を介して電極3,4に接触させ、500℃の温度で焼成することにより、リード付き非線形誘電体素子13を得た。
【0044】
比較のために、図6に示した従来法に従って、非線形誘電体素子51を製造した場合、リード端子56,57が電極53,54に対して直交する方向に接合されていない不良や接合強度不良の発生率は50%程度であったのに対し、上記実施例の製造方法では、このようなリード端子の接合方向の不良や接合強度不良はほぼ皆無であることが確かめられた。
【0045】
また、上記絶縁層5,6を、予め500℃で焼成した後に、リード端子9,10の接合作業を上記実験例と同様にして行ってリード付き非線形誘電体素子13を得た場合にも、リード端子9,10の接合方向不良や接合強度不良がほとんど生じないことが確かめられた。
【0046】
なお、上記実施例では、突出部11d,12dは円環状としたが、上記のように非線形誘電体素子1の傾きを防止するために設けられているものであるため、必ずしも円環状とされる必要はない。すなわち、突出部11d,12dは、それぞれ、複数の突出部に分割されていてもよい。
【0047】
また、突出部11d,12dの高さは、リード端子9,10のそれぞれ、凹部11aの底面や金型12の下面12aから第1,第2の鍔部9a,10aの前面までの寸法と同等かそれより若干大きく、あるいは小さくすることが望ましい。もっとも、突出部11d,12dが高すぎると、鍔部9a,10aの前面が接合材7,8に接触しにくくなる。従って、突出部11d,12dの高さは、〔凹部11aの底面または金型12の下面12aから鍔部10a,9aの前面までの寸法+接合材7,8の厚み〕以下とすることが望ましい。
【0048】
(第2の実施例)
第1の実施例では、図1に示したように、突出部11d,12dが、接合に際し、絶縁層5,6と接合材7,8との間の領域において第1,第2の電極3,4に接触もしくは近接されるように設けられていたが、突出部11d,12dの形成位置はこれに限定されるものではない。
【0049】
図4は、本発明の第2の実施例に係るリード付き非線形誘電体素子の製造方法を説明するための断面図であり、ここでは、第1,第2の金型11,12において、突出部11e,12eが、非線形誘電体素子1の両主面の外周縁近傍の領域に接触するようにリング状に形成されている。
【0050】
従って、第1の金型11の凹部11a内に非線形誘電体素子1を載置し、第2の金型12を第1の金型11側に近接させた場合、突出部11e,12eが、それぞれ、絶縁層5,6に接触もしくは近接される。よって、第2の実施例においても、リード端子9,10の鍔部9a,10aを接合材7,8を介して電極3,4に接合するに際し、非線形誘電体素子1の傾きを防止することができる。すなわち、上記のように金型11,12を近接させた場合に、突出部11e,12eにより非線形誘電体素子1の傾きが確実に防止される。
【0051】
突出部11d,12dに代えて、上記突出部11e,12eを設けたことを除いては、第2の実施例は、第1の実施例と同様に構成されている。従って、第2の実施例の製造方法においても、第1,第2のリード端子9,10が、接合材7,8を焼き付けることにより、第1,第2の電極3,4に対して正確に直交する方向にかつ十分な接合強度をもって接合される。
【0052】
なお、第2の実施例においては、絶縁層5,6は、突出部11e,12eの先端面に接触することがある。従って、第2の実施例においては、突出部11e,12eの先端面が絶縁層5,6に接触するおそれがある場合には、絶縁層5,6は、予め焼成されていることが望ましい。
【0053】
もっとも、第2の実施例においても、接合材7,8の焼成と同時に、絶縁層5,6を焼成することも可能である。すなわち、上記突出部11e,12eの突出量を、非線形誘電体素子1を第1,第2の金型11,12間にセットした状態で、絶縁層5,6に、突出部11e,12eの先端面が接触しないように選択しておけば、あるいは、突出部11e,12eの先端面を絶縁層5,6と接触しても接合されないような材質や形態にしておけば、第1の実施例の場合と同様に、接合材7,8の焼成と同時に絶縁層5,6を焼成することができる。
【0054】
なお、対象とする非線形誘電体素子についても、絶縁層5,6が電極3,4の外周縁近傍を被覆するようなリング状に形成されているものに限定されず、絶縁層が接合材7,8が塗布されている領域を除き両主面全面に形成されている非線形誘電体素子にも適用することができる。
【0055】
次に、第2の実施例についての具体的な実験例につき説明する。
突出部11eを、第1の金型11において、凹部11aの底面に内径10mm×高さ1.0mmの円板状凹部を形成することにより内径10mmのリング状の突出部11eを形成したこと、並びに第2の金型12の下面12aに同様に、内径10mm×高さ1.0mmの円板状凹部を形成することによりその凹部の周囲に高さ1.0mmのリング状突出部12eを形成したことを除いては、第1の実施例の実験例と同様にして、非線形誘電体素子1にリード端子9,10を接合し、リード付き非線形誘電体素子を得た。
【0056】
その結果、本実施例においても、リード端子9,10は電極3,4に対してほぼ直交する方向にかつ十分な接合強度をもって接合されていることが確かめられた。すなわち、リード端子9,10の接合方向不良や接合強度不良はほぼ皆無であった。
【0057】
第1,2の実施例では、第1,第2の鍔部9a,9b,10a,10bを有するリード端子9,10を用いたが、係止部としても機能する第1の鍔部9a,10aのみを有するリード端子を用いてもよい。この場合には、例えば、図1の破線Aで示すように、金型11,12において、鍔部9a,10aの背面を係止するように、先端面にリード端子挿入孔が開口している端子支持部を突出部12d,11d内に設けたり、あるいは凹部11aの底面及び金型12の下面12aを破線Aで示す位置まで至るように金型11,12を構成すればよい。
【0058】
【発明の効果】
請求項1に記載の発明に係るリード付き非線形誘電体素子の製造方法では、リード端子接合前の非線形誘電体素子を用意した後、第1,第2の電極上に接合材を塗布し、第1,第2の金型間に位置し、第1,第2の金型を近接させることにより、第1,第2の金型の突出部が、第1,第2の電極に接触もしくは近接される。従って、接合に際し、非線形誘電素子が第1,第2の金型間において正確な向きに維持される。よって、第1,第2のリード端子を接合材を介して、第1,第2の電極に対してほぼ直交する方向に正確に接合することができると共に、第1,第2のリード端子を第1,第2の電極に強固に接合することができる。
【0059】
従って、第1,第2のリード端子が第1,第2の電極に対して正確な方向にかつ十分な強度で接合されたリード付き非線形誘電体素子を安定に提供することが可能となる。
【0060】
請求項2に記載のリード付き非線形誘電体素子の製造方法では、第1,第2の電極上に接合材を塗布し、非線形誘電体素子を第1,第2の金型間に位置し、第1,第2の金型を近接させることにより、第1,第2の金型の突出部が、接合材と絶縁層との間の領域において第1,第2の電極に接触もしくは近接される。従って、請求項1に記載の発明と同様に、非線形誘電体素子が第1,第2の金型間において正確な向きに維持される。よって、第1,第2のリード端子を接合材を介して第1,第2の電極に対してほぼ直交する方向に正確に接合することができると共に、第1,第2のリード端子を第1,第2の電極に強固に接合することができる。
【0061】
請求項3に記載のリード付き非線形誘電体素子の製造方法では、第1,第2の電極上に接合材を塗布し、非線形誘電体素子を第1,第2の金型間に位置し、第1,第2の金型を近接させることにより、第1,第2の金型の突出部が、リング状絶縁層に接触もしくは近接される。従って、請求項1に記載の発明と同様に、非線形誘電体素子が第1,第2の金型間において正確な向きに維持される。よって、第1,第2のリード端子を接合材を介して第1,第2の電極に対してほぼ直交する方向に正確に接合することができると共に、第1,第2のリード端子を第1,第2の電極に強固に接合することができる。
【0062】
請求項4に記載の発明では、絶縁層が焼成により固化される絶縁材料により構成されており、第1,第2のリード端子を接合する際の焼成工程において、該絶縁層の焼成が同時に行われるため、非線形誘電体素子の製造工程の短縮を図ることができる。
【0063】
請求項5に記載の発明では、第1,第2のリード端子に、リード端子挿入孔よりも大きな径の係止部が設けられており、係止部の背面が第1,第2の金型の対向し合っている面に係止されるように構成されているので、第1,第2の金型を近接させ接合する場合、第1,第2のリード端子が接合材を介して第1,第2の電極に確実に圧接され、第1,第2のリード端子を第1,第2の電極に強固に接合することができる。
【0064】
請求項6に記載の発明では、第1,第2のリード端子が、先端に設けられた第1の鍔部と、第1の鍔部から所定距離隔てられて形成された第2の鍔部とを有し、第2の鍔部が前記係止部を構成しているので、第2の鍔部により第1,第2のリード端子が接合材を介して第1,第2の電極に対して確実に圧接され、第1,第2のリード端子を第1,第2の電極に強固に接合することができる。加えて、第1,第2の鍔部を有することにより、第1,第2のリード端子の接合部分近傍の機械的強度が高められているため、それによっても、第1,第2のリード端子を第1,第2の電極に対して安定にかつ強固に接合することができる。
【0065】
さらに、第2の鍔部が第1の鍔部と所定距離隔てて設けられているので、接合材が固化前に第1の鍔部の背面に回り込んだとしても、第2の鍔部には及び難いため、リード端子と金型との誤った接合が生じ難い。
【0066】
請求項7に記載の発明では、第1,第2のリード端子の先端に設けられた鍔部により係止部が構成されており、該鍔部により第1,第2のリード端子が第1,第2の電極に対して接合材を介して確実に接触され、第1,第2のリード端子を第1,第2の電極に強固に接合することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例の製造方法において、第1,第2のリード端子を接合する工程を説明するための断面図。
【図2】本発明の第1の実施例の製造方法において、第1,第2の金型を近接させ、非線形誘電体素子を突出部間で挟持した状態を示す断面図。
【図3】本発明の第1の実施例の製造方法で得られたリード付き非線形誘電体素子を示す断面図。
【図4】本発明の第2の実施例の製造方法において、第1,第2のリード端子を接合する工程を説明するための断面図。
【図5】従来の非線形誘電体素子の一例を示す断面図。
【図6】図5に示した非線形誘電体素子においてリード端子を接合する工程を説明するための断面図。
【符号の説明】
1…非線形誘電体素子
2…セラミック板
3,4…第1,第2の電極
5,6…絶縁層
7,8…接合材
9,10…第1,第2のリード端子
9a,10a…第1の鍔部
9b,10b…第2の鍔部
11,12…第1,第2の金型
11a…凹部
11b,12b…リード端子挿入孔
11d,11e,12d,12e…突出部
12a…下面
A…リード端子支持部
13…リード付き非線形誘電体素子[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for manufacturing a non-linear dielectric element exhibiting non-linear behavior in electric field-charge characteristics, such as a high-voltage pulse generating capacitor used in a high-intensity discharge lamp (HID lamp), and more particularly to a lead terminal. The present invention relates to a method for manufacturing a non-linear dielectric element with a lead in which the step of bonding is improved.
[0002]
[Prior art]
Conventionally, the HID lamp has been used as a lamp for realizing high luminance. Some HID lamps of this type require a high-pressure pulse of about 1 to 4 kV at startup, such as a high-pressure sodium lamp or a metal halide lamp. Therefore, in order to generate a high voltage pulse, a capacitor having a non-linear characteristic is incorporated.
[0003]
For example, Japanese Utility Model Application No. Hei 3-7774 discloses a nonlinear capacitor as described above. FIG. 5 shows the structure of this nonlinear capacitor.
The
[0004]
As the joining
[0005]
In addition, ring-shaped
[0006]
[Problems to be solved by the invention]
In joining the
[0007]
In order to satisfy the above requirements, a method of joining the
[0008]
At the time of joining,
[0009]
On the other hand, the
[0010]
The
[0011]
By the way, in the
[0012]
On the other hand, as described above, when the
[0013]
However, since the diameters of the
[0014]
SUMMARY OF THE INVENTION An object of the present invention is to provide a method for manufacturing a non-linear dielectric element with leads, in which the disadvantages of the prior art described above are eliminated, and the lead terminals are arranged in a direction exactly perpendicular to the electrodes and have sufficient bonding strength. An object of the present invention is to provide a manufacturing method that enables joining.
[0015]
[Means for Solving the Problems]
The invention according to
[0016]
According to the second aspect of the present invention, as the nonlinear dielectric element, a ring-shaped insulating layer is further formed on both main surfaces of the ceramic plate so as to cover the vicinity of the outer peripheral edges of the first and second electrodes. Is used. Further, as the first and second dies, those provided with protrusions around the lead terminal insertion holes and at positions where the insulating layer does not come into contact during the joining operation are used. Further, in the step of bringing the first and second lead terminals into contact with the bonding material, the first and second mold protrusions may be provided in the region between the bonding material and the insulating layer. It is in contact with or in proximity to the electrode
[0017]
In the invention described in
[0018]
Preferably, in the invention according to
[0019]
In the invention described in
[0020]
In the invention as set forth in
[0021]
In the invention described in
[0022]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, the present invention will be clarified by describing non-limiting examples of the present invention.
[0023]
(First embodiment)
The present embodiment shows an example in which the present invention is applied to a method for manufacturing a high-voltage capacitor with lead terminals suitable for being incorporated in an HID lamp as a non-linear dielectric element with leads.
[0024]
First, the nonlinear
[0025]
On the upper and lower surfaces of the
[0026]
Ring-shaped first and second insulating
[0027]
Next,
[0028]
In this embodiment, after applying the
[0029]
The lead
On the other hand, on the bottom surface of the
[0030]
On the other hand, the
[0031]
The planar shape of the
On the
[0032]
First and
[0033]
In the present embodiment, the
[0034]
The diameter of the first and
Therefore, as shown in FIG. 1, the back surfaces of the
[0035]
Although the
[0036]
Next, the nonlinear
[0037]
Therefore, the nonlinear
[0038]
The
[0039]
The insulating
[0040]
However, the insulating
The insulating
[0041]
As described above, the nonlinear dielectric element to which the
[0042]
Next, specific experimental examples will be described.
A barium titanate-based ceramic plate having a diameter of 18 mm and a thickness of 1 mm was used as the
[0043]
The
The non-linear
[0044]
For comparison, when the nonlinear
[0045]
Also, when the insulating
[0046]
In the above embodiment, the
[0047]
The heights of the protruding
[0048]
(Second embodiment)
In the first embodiment, as shown in FIG. 1, the
[0049]
FIG. 4 is a cross-sectional view for explaining a method for manufacturing a non-linear dielectric element with leads according to a second embodiment of the present invention. The
[0050]
Therefore, when the nonlinear
[0051]
The second embodiment has the same configuration as the first embodiment except that the
[0052]
In the second embodiment, the insulating
[0053]
However, also in the second embodiment, the insulating
[0054]
The non-linear dielectric element of interest is not limited to a ring-shaped one in which the insulating
[0055]
Next, a specific experimental example of the second embodiment will be described.
Forming a ring-shaped
[0056]
As a result, also in this example, it was confirmed that the
[0057]
In the first and second embodiments, the
[0058]
【The invention's effect】
In the method for manufacturing a non-linear dielectric element with leads according to the first aspect of the present invention, after preparing the non-linear dielectric element before lead terminal bonding, a bonding material is applied on the first and second electrodes, The protrusions of the first and second molds are located between the first and second molds and brought into contact with or near the first and second electrodes by bringing the first and second molds close to each other. Is done. Therefore, upon joining, the non-linear dielectric element is maintained in the correct orientation between the first and second molds. Therefore, the first and second lead terminals can be accurately bonded to the first and second electrodes in a direction substantially orthogonal to the first and second electrodes via the bonding material. It can be firmly bonded to the first and second electrodes.
[0059]
Therefore, it is possible to stably provide a non-linear dielectric element with leads in which the first and second lead terminals are joined to the first and second electrodes in accurate directions and with sufficient strength.
[0060]
In the method of manufacturing a non-linear dielectric element with leads according to
[0061]
In the method for manufacturing a non-linear dielectric element with leads according to
[0062]
In the invention described in
[0063]
According to the fifth aspect of the invention, the first and second lead terminals are provided with a locking portion having a diameter larger than the lead terminal insertion hole, and the back surface of the locking portion is provided with the first and second gold. When the first and second dies are brought close to each other and joined together, the first and second lead terminals are connected via a joining material. The first and second electrodes are securely pressed against the first and second electrodes, and the first and second lead terminals can be firmly joined to the first and second electrodes.
[0064]
In the invention described in
[0065]
Further, since the second flange portion is provided at a predetermined distance from the first flange portion, even if the joining material goes around the back surface of the first flange portion before solidification, the second flange portion is formed on the second flange portion. Therefore, erroneous bonding between the lead terminal and the mold is unlikely to occur.
[0066]
According to the invention described in
[Brief description of the drawings]
FIG. 1 is a cross-sectional view for explaining a step of joining first and second lead terminals in a manufacturing method according to a first embodiment of the present invention.
FIG. 2 is a cross-sectional view showing a state in which the first and second dies are brought close to each other and the nonlinear dielectric element is sandwiched between protrusions in the manufacturing method according to the first embodiment of the present invention.
FIG. 3 is a cross-sectional view illustrating a leaded nonlinear dielectric element obtained by the manufacturing method according to the first embodiment of the present invention.
FIG. 4 is a cross-sectional view for explaining a step of joining first and second lead terminals in the manufacturing method according to the second embodiment of the present invention.
FIG. 5 is a sectional view showing an example of a conventional nonlinear dielectric element.
FIG. 6 is a sectional view for explaining a step of joining lead terminals in the nonlinear dielectric element shown in FIG. 5;
[Explanation of symbols]
1. Non-linear dielectric element
2. Ceramic plate
3,4 ... first and second electrodes
5, 6 ... insulating layer
7, 8 ... joining material
9, 10 ... First and second lead terminals
9a, 10a: First flange
9b, 10b ... second flange
11, 12 ... first and second molds
11a ... recess
11b, 12b ... lead terminal insertion holes
11d, 11e, 12d, 12e ... projecting portions
12a ... lower surface
A: Lead terminal support
13 ... Leaded nonlinear dielectric element
Claims (7)
セラミック板の両主面に第1,第2の電極がそれぞれ形成されている非線形誘電体素子を用意する工程と、
互いに近接・離間するように配置されており、互いに対向する面にリード端子挿入孔を有し、かつ相手方に向かって突出された突出部が形成されている第1,第2の金型を用意する工程と、
第1,第2の電極上に接合材を塗布する工程と、
第1,第2のリード端子をそれぞれ第1,第2の金型のリード端子挿入孔に挿入し、第1,第2の金型間に非線形誘電体素子を配置し、第1,第2の金型の互いに対向している面を近接させて、前記第1,第2の金型の突出部を非線形誘電体素子の主面に接触もしくは近接させると共に、第1,第2のリード端子を接合材に接触させる工程と、
加熱により前記接合材を焼付け、第1,第2のリード端子を第1,第2の電極に接合する工程とを備えることを特徴とする、リード付き非線形誘電体素子の製造方法。A method for manufacturing a non-linear dielectric element with leads, showing hysteresis in electric field-charge characteristics,
A step of preparing a non-linear dielectric element in which first and second electrodes are respectively formed on both main surfaces of the ceramic plate;
Prepare first and second molds which are arranged so as to be close to and apart from each other, have lead terminal insertion holes on surfaces facing each other, and are formed with protrusions protruding toward the other party. The process of
Applying a bonding material on the first and second electrodes;
First and second lead terminals are respectively inserted into lead terminal insertion holes of the first and second molds, and a non-linear dielectric element is arranged between the first and second molds. The surfaces of the molds facing each other are brought close to each other, and the protrusions of the first and second molds are brought into contact with or close to the main surface of the nonlinear dielectric element. Contacting the bonding material with the bonding material;
Baking the bonding material by heating and bonding the first and second lead terminals to the first and second electrodes.
前記第1,第2の金型として、前記突出部が、リード端子挿入孔の周囲であって接合作業に際して絶縁層が接触しない位置に形成されているものを用い、
前記第1,第2のリード端子を接合材に接触させる工程において、第1,第2の金型の突出部を接合材と絶縁層との間の領域において第1,第2の電極に接触もしくは近接させる、請求項1に記載のリード付き非線形誘電体素子の製造方法。The nonlinear dielectric element further includes a ring-shaped insulating layer formed so as to cover the outer peripheral edges of the first and second electrodes on both main surfaces of the ceramic plate,
As the first and second molds, those in which the protruding portion is formed around the lead terminal insertion hole and at a position where the insulating layer does not come into contact during the joining operation are used,
In the step of bringing the first and second lead terminals into contact with the bonding material, the protrusions of the first and second molds are brought into contact with the first and second electrodes in a region between the bonding material and the insulating layer. The method for manufacturing a non-linear dielectric element with leads according to claim 1, wherein the non-linear dielectric element has leads.
前記第1,第2の金型として、前記突出部が、接合作業に際しリング状絶縁層に接触もしくは近接されるように形成されているものを用い、第1,第2のリード端子を接合材に接触させる工程において、第1,第2の金型の突出部をリング状絶縁層に接触もしくは近接させる、請求項1に記載のリード付き非線形誘電体素子の製造方法。The nonlinear dielectric element further includes a ring-shaped insulating layer formed so as to cover the outer peripheral edges of the first and second electrodes on both main surfaces of the ceramic plate,
As the first and second molds, those in which the protruding portions are formed so as to be in contact with or close to the ring-shaped insulating layer during the joining operation are used, and the first and second lead terminals are joined with a joining material. 2. The method of manufacturing a non-linear dielectric element with leads according to claim 1, wherein, in the step of contacting, the protrusions of the first and second molds are brought into contact with or close to the ring-shaped insulating layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02105998A JP3551746B2 (en) | 1998-02-02 | 1998-02-02 | Manufacturing method of leaded nonlinear dielectric element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02105998A JP3551746B2 (en) | 1998-02-02 | 1998-02-02 | Manufacturing method of leaded nonlinear dielectric element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11219853A JPH11219853A (en) | 1999-08-10 |
| JP3551746B2 true JP3551746B2 (en) | 2004-08-11 |
Family
ID=12044340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02105998A Expired - Lifetime JP3551746B2 (en) | 1998-02-02 | 1998-02-02 | Manufacturing method of leaded nonlinear dielectric element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3551746B2 (en) |
-
1998
- 1998-02-02 JP JP02105998A patent/JP3551746B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11219853A (en) | 1999-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101674061A (en) | Electronic-parts package and manufacturing method therefor | |
| JP3551746B2 (en) | Manufacturing method of leaded nonlinear dielectric element | |
| JP7143256B2 (en) | Wafer mounting table and its manufacturing method | |
| JPH04246813A (en) | Solid electrolytic capacitor containing fuse | |
| JP3777856B2 (en) | Electronic components for surface mounting | |
| JP3596268B2 (en) | Nonlinear dielectric element | |
| JP3401781B2 (en) | Electronic component package and method of manufacturing electronic component package | |
| JP3192603B2 (en) | Method of manufacturing discharge type surge absorbing element | |
| JP3603610B2 (en) | Nonlinear dielectric element | |
| JPH04171911A (en) | Compound ceramic capacitor | |
| JP2690666B2 (en) | Manufacturing method of semiconductor device storage package | |
| JP4355097B2 (en) | Wiring board manufacturing method | |
| JP3878854B2 (en) | Terminal for storage battery | |
| JPH0847091A (en) | Piezoelectric element manufacturing method | |
| JPS6010701A (en) | Positive temperature coefficient thermistor | |
| JPH034017Y2 (en) | ||
| JP3301915B2 (en) | Package for housing semiconductor element and method of manufacturing the same | |
| JP2538845Y2 (en) | Package for storing semiconductor elements | |
| JPS6033624Y2 (en) | Combination of airtight terminal and container | |
| JP2818506B2 (en) | Manufacturing method of electronic component storage package | |
| JPH0115980B2 (en) | ||
| JPH079369Y2 (en) | High voltage penetration type porcelain capacitor | |
| JPH09162323A (en) | CERAMIC PACKAGE, SURFACE MOUNT PIEZOELECTRIC VIBRATION, AND METHOD FOR FORMING ELECTRODE OF CERAMIC PACKAGE | |
| JP2726523B2 (en) | Lead frame and semiconductor device using the same | |
| JPS6210980Y2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040406 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040419 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |