JP3553731B2

JP3553731B2 - Probe card

Info

Publication number: JP3553731B2
Application number: JP11117996A
Authority: JP
Inventors: 義栄長谷川
Original assignee: Micronics Japan Co Ltd
Current assignee: Micronics Japan Co Ltd
Priority date: 1996-04-09
Filing date: 1996-04-09
Publication date: 2004-08-11
Anticipated expiration: 2016-04-09
Also published as: JPH09283575A

Description

【０００１】
【発明の属する技術分野】
この発明はウェーハ上の多数の集積回路チップを検査するためのプローブカードに関する。
【０００２】
【従来の技術】
ＤＲＡＭやＳＲＡＭなどのＩＣメモリの分野では高集積化がどんどん進み、それに伴って、これらのメモリを検査する時間も長くなる傾向にある。ＩＣメモリは、一般に、Ｓｉウェーハ上に同一のチップの形で多数形成される。そして、ウェーハの状態で検査されてから、ダイシングにより個別のチップに分離される。ウェーハ上の多数のチップを検査するにはプローブカードとテスタとが用いられる。すなわち、プローブカードのプローブ針でチップの電極に接触し、テスト回路を有するテスタによって各チップの検査が実行される。
【０００３】
プローブカードのプローブ針は、検査すべきチップの電極配置に対応するように配列されていて、ひとつのチップのすべての被接触電極に同時にプローブ針が接触するようになっている。
【０００４】
ウェーハ上の多数のチップを検査するには次のようにする。まず、検査すべき最初のチップの電極に対面するようにプローブカードとウェーハとの相対位置関係を位置決めする。そして、プローブカードのプローブ針を被検査チップの電極に押し付けて検査を実行する。次に、別のチップに対してプローブカードを位置決めして同様の検査を実行する。このようにして、順次チップを検査していく。
【０００５】
しかし、このようにひとつずつチップを検査していくと、ウェーハ上のすべてのチップを検査するには非常に時間がかかる。しかも、メモリの高集積化が進むにつれて、ひとつのチップを検査する時間が長くなっているので、ウェーハ上のすべてのチップを検査するのに要する時間は非常に長くなる傾向にある。
【０００６】
ところで、ウェーハ１枚当りの検査時間が長くなる場合に、複数のテスタを用いて複数のウェーハを同時に検査すれば、全体として検査時間の短縮になる。しかし、テスタは高価であり、設備費用の負担が大きくなる。
【０００７】
そこで、ウェーハ１枚当りの検査時間を短縮できるように、数個のチップに同時に接触できるようにしたプローブカードが開発されてきた。図１１（Ａ）は数個のチップに同時に接触できるようにした従来のプローブカードの平面図であり、（Ｂ）はその正面断面図である。この従来例では、一列に並んだ８個のチップ１０を同時に検査できるように、多数のプローブ針１２が２列に長く並んでいる。そして、現在では、最大１６個のチップに同時に接触できるようなプローブカードが知られている。もし、ひとつのチップに４０個の被接触電極があると仮定すると、１６個のチップに同時に接触可能なプローブカードには、４０×１６＝６４０本のプローブ針が設けられていることになる。このようなプローブカードを用いる場合は、テスタ側にも、１６個のチップに対して同時に信号を出力し、かつ、１６個のチップから同時に信号を受けて、並列に検査処理を実行できるような機能を設けることが必要である。このようにして複数個のチップを同時に検査することにより、検査時間は格段に短縮される。
【０００８】
【発明が解決しようとする課題】
しかし、上述のように複数チップの同時検査を実行しても、まだ不十分である。例えば、８インチのＳｉウェーハに２５０個のチップが形成されていると仮定すると、１６個のチップを同時に検査しても、ウェーハ上のすべてのチップを検査するには、少なくとも１６回の検査が必要となる。この場合に、１回の検査時間が２０分だとすると、ウェーハ上のすべてのチップを検査するには、少なくとも３２０分かかることになる。さらに、１６回の検査のそれぞれの間には、ウェーハとプローブカードとの位置決め作業が必要となり、所要時間はもっと増加する。また、高温測定時にプローブカード全体が撓んで針先の水平位置や高さ位置がずれたりするという問題もある。
【０００９】
そこで、ウェーハ上のすべてのチップの電極を１回または２回程度の少ない回数で同時に接触可能で、かつ、比較的剛性の高いプローブカードが開発されてきた。図１２はそのような従来のプローブカードの主要部の正面断面図と、それに対応するウェーハの斜視図である。このプローブカードは特開平７−２０１９３５号公報に開示されている。このプローブカードは、例えば、１１個のプローブユニット１４を備えている。検査すべきウェーハ１６には５行×１１列のチップ１８が形成されている。そして、この１１列のチップに対応して１１個のプローブユニット１４が設けられている。各チップ１８には、その中央に１列の電極が配置されていて、プローブユニット１４のプローブ針２０は、その一列の電極に接触するようになっている。
【００１０】
図１３は複数のプローブユニットを備えるプローブカードの別の従来例である。この従来例では、検査すべきウェーハ１６ａ上の各チップ１８ａは、その両側に２列の電極を備えている。この電極配置に対応して、プローブユニット１４ａは２列のプローブ針２０ａを備えている。すなわち、ひとつのプローブユニット１４ａに属するプローブ針２０ａの先端は、平行な２本の直線上に配列されている。また、６個のプローブユニット１４ａが、ひとつおきのチップ列に対応するように配置されている。したがって、このプローブカードを用いてウェーハ１６ａ上のチップを検査するには、２回の同時検査が必要となる。すなわち、最初の検査で、第１列、第３列、第５列、第７列、第９列、第１１列のチップをすべて同時に検査する。次に、ウェーハ１６ａをチップ幅分だけ矢印２２の方向に移動して、第２列、第４列、第６列、第８列、第１０列のチップを同時に検査する。
【００１１】
図１２と図１３に示した従来例は，チップ上の電極が特定の一方向にだけ配列されている場合には非常に有効であるが，チップ上の電極が２方向に配列されている場合にはうまく対応できない。この点を以下に説明する。
【００１２】
図１４（Ａ）は、各チップ２４の中央に電極２６が一列に配置されているようなウェーハの一部を拡大した平面図である。この場合には、図１２の従来例で対応できる。
【００１３】
図１４（Ｂ）は、各チップ２４ａの両側に電極２６ａがニ列に配置されている場合である。この場合には、図１３の従来例で対応できる。
【００１４】
図１５（Ａ）は、各チップ２４ｂの四辺に沿って電極２６ｂが配置されている場合である。接触すべき電極２６ｂはＸ方向とＹ方向とに配列されている。この場合には、図１２や図１３の従来例では対応できない。もし、Ｘ方向に延びるような複数のプローブユニットだけを用いるとすると、Ｘ方向に配置された電極に接触するプローブ針に加えて、Ｙ方向に配置された電極に接触するプローブ針も、同じプローブユニットに針立てする必要がある。しかし、このような針立てはきわめて困難である。
【００１５】
図１５（Ｂ）は、各チップ２４ｃに十字状に電極２６ｃが配置されている場合である。この場合も、Ｘ方向とＹ方向とに電極２６ｃが配置されているので、やはり、図１２や図１３の従来例では対応できない。
【００１６】
この発明は上述の問題点を解消するためになされたものであり、その目的は、ウェーハ上の各チップの電極がＸ方向とＹ方向とに配置されている場合に、少数回の接触でウェーハ上のすべてのチップに接触可能なプローブカードを提供することにある。この発明の別の目的は、複数のプローブユニットを組み合わせることによって、製造が容易で、かつ、多数のチップに同時に接触可能なプローブカードを提供することにある。この発明のさらに別の目的は、ウェーハ上の多数のメモリチップを短時間で検査する検査方法を提供することにある。
【００１７】
【課題を解決するための手段】
この発明のプローブカードは、ウェーハ上の多数の集積回路チップを検査するものであって、Ｘ方向に延びる複数の第１プローブユニットと、Ｙ方向に延びる複数の第２プローブユニットとが、格子状に配置されている。第１プローブユニットのプローブ針は、複数の集積回路チップの電極のうちＸ方向に配列された複数の電極に同時に接触できる。第２プローブユニットのプローブ針は、複数の集積回路チップの電極のうちＹ方向に配列された複数の電極に同時に接触できる。第１プローブユニットと第２プローブユニットの配線板は、ウェーハの表面に対して垂直方向に延びており、これらの配線板は、格子状に配置されたプローブユニットの間隙を立ち上がっている。
【００１８】
このプローブカードを用いると、チップの電極がＸ方向とＹ方向の両方向に配列されている場合でも、ウェーハ上の全てのチップを少数回の同時接触で検査できる。そして、複数のプローブユニットを組み合わせてひとつのプローブカードを構成したことにより、極めて多数のプローブ針を有するプローブカードを従来と同様の技術で製造できる。すなわち、各プローブユニットを別個に製造することができ、プローブ針の位置出し作業が従来と同様の技術で可能となる。また、プローブユニット自体の大きさがあまり大きくならず、プローブ針を２次元平面の広い範囲内で多数配列させる必要がなくなる。例えば、プローブユニットに設けるプローブ針の先端は、１列か２列に並ぶようにすることができ、プローブ針の配列固定も比較的容易である。
【００１９】
いずれかのプローブユニットが故障した場合には、そのプローブユニットを交換するだけで足りる。また、プローブユニットのいくつかは互いに同一の構成とすることができ、その場合は、互換性もある。
【００２０】
プローブユニットの配線板はウェーハの表面に対して垂直方向に延びているので、プローブユニットを密に並べて配置することが可能になる。ウェーハ上の隣り合うチップを同時に検査するためには、隣り合うプローブユニットの間隔は、チップの寸法程度にする必要がある。したがって、プローブユニットの配線板をウェーハの表面に平行に配置することはほとんど不可能になり、この発明のようにウェーハの表面に対して垂直に配置することが必要となる。
【００２１】
このプローブカードで検査する対象はウェーハ上の多数の集積回路チップであり、その集積回路の種類に特に制限はないが、ＤＲＡＭやＳＲＡＭなどのメモリチップに対しては特に有効である。
【００２２】
この発明では、ひとつのプローブユニットに属するすべてのプローブ針の先端を、１本の直線上か、あるいは、平行な２本の直線上に配列することができる。特に、検査すべきチップの四辺に沿って電極が配列されている場合には、隣り合う二つのチップの電極を、共通のプローブユニットに属するプローブ針で接触できるように、プローブ針の先端を平行な２本の直線上に配列できる。
【００２３】
この発明において、プローブカードの基台は円形に形成することができ、この基台の中央の開口に第１プローブユニットと第２プローブユニットを格子状に差し渡すことができる。開口の形状は、ウェーハに合わせて円形にしてもよいし、プローブユニットの取り付け易さを考慮して矩形にしてもよい。
【００２４】
第１プローブユニットと第２プローブユニットを格子状に配置する関係で、これらのプローブユニットが干渉しないように、例えば第１プローブユニットに凹所を形成して、この凹所の内部に第２プローブユニットを貫通させるようにしてもよい。
【００２６】
【発明の実施の形態】
図１は、この発明のプローブカードの一実施形態の平面図である。プローブカードの基台２８は円形であり、その中央には矩形の開口３０が形成されている。この開口３０の周囲には矩形の取り付け枠３２が固定されている。この取り付け枠３２に、Ｘ方向に延びる複数の第１支持体３４の両端と、Ｙ方向に延びる複数の第２支持体３６の両端とがネジで固定されている。第１支持体３４と第２支持体３６は開口３０を覆うように格子状に配置されている。基台２８の上には配線板が固定され、この配線板の上面には、内側電極３８と外側電極４０が配置されている。これらの電極３８、４０の間は所定の対応関係になるように多層の電気配線で接続されている。内側電極３８は図面ではコネクタの形状として描かれており、この内側電極３８はプローブユニットの配線板と接続される。外側電極３８は外部端子の役割があり、外部のテスタと接続される。なお、基台２８とその上の配線板は一体の構造にしてもよい。
【００２７】
複数の第１支持体３４は、Ｘ方向に延びるように開口３０に差し渡されていて、互いに平行に配置されている。また、複数の第２支持体３６は、Ｙ方向に延びるように開口３０に差し渡されていて、互いに平行に配置されている。これらの支持体３４、３６には、後述するように多数のプローブ針が固定されている。
【００２８】
図２はウェーハ４２に形成された多数のチップ４４とプローブカードの第１支持体３４及び第２支持体３６との配置関係を示す平面図である。このウェーハ４２にはチップ４４が８行×１２列で形成されている。なお、図面において、上から下に向かって１行、２行、…と数え、左から右に向かって１列、２列、…と数えるものとする。ウェーハ４２は円形なので、８行×１２列のチップ（全部で９６個）のうち、四隅に相当する領域にはチップが形成されていない。したがって、図面の場合では６８個のチップが形成されている。そして、８行のチップに対応して９本の第１支持体３４があり、１２列のチップに対応して１２本の第２支持体３６がある。この実施形態では、図面を見易くするために、８行×１２列のチップの配置例を示したが、実際のウェーハではもっと多数のチップが形成されているのが普通であり、その場合には、支持体３４、３６の本数はもっと多数になる。
【００２９】
図３はチップ４４と第１支持体３４及び第２支持体３６との配置関係を拡大して示した平面図である。各チップ４４には、その四辺に沿って電極４６が形成されている。図面では、中央の列の３個のチップだけに電極４６を描いてあるが、その他のチップにも同様に電極が形成されている。図面の真ん中のチップに着目すると、このチップの電極のうち、右辺の電極４６ａには、それよりも右側に位置する第２支持体３６ａのプローブ針が接触する。左辺の電極４６ｂには、それよりも左側に位置する第２支持体３６ｂのプローブ針が接触する。上辺の電極４６ｃには、それよりも上側に位置する第１支持体３４ｃのプローブ針が接触する。なお、第１支持体３４ｃには、後述する図５に示すように、プローブ針が２列に形成されており、そのうちの長い方のプローブ針が電極４６ｃに接触する。下辺の電極４６ｄには、それよりも上側に位置する第１支持体３４ｄのプローブ針が接触する。なお、この第１支持体３４ｄにもプローブ針が２列に形成されており、そのうちの短い方のプローブ針が電極４６ｄに接触する。このように、各チップの電極のうち、Ｘ方向に配列された電極４６ｃ、４６ｄには、Ｘ方向に延びる第１支持体３４ｃ、３４ｄのプローブ針が接触し、Ｙ方向に配列された電極４６ａ、４６ｂには、Ｙ方向に延びる第２支持体３６ａ、３６ｂのプローブ針が接触する。
【００３０】
図３において、チップ４４と支持体３４、３６との配置関係をそのままにした状態で、真ん中のチップよりも上方のチップや下方のチップも、同時に検査できる。すなわち、同じ列に含まれるすべてのチップを同時に検査できる。これに対して、真ん中のチップの左右のチップは、同じ配置関係では検査できない。その理由は、検査すべきチップの右側に位置するチップのところには２本の第２支持体３６ａ、３６ｅがあり、左側に位置するチップのところには２本の第２支持体３６ｂ、３６ｆがあるからである。すなわち、同じ行に含まれるチップについては、ひとつおきに同時に検査できる。そこで、図２に戻って説明すると、この配置関係では、第２列、第４列、…のような偶数列に属する全てのチップを同時に検査できる。その後、プローブカードに対して、ウェーハ４２を矢印４８の方向にチップ幅分だけ移動させると、第１列、第３列、…のような奇数列に属する全てのチップを同時に検査できる。
【００３１】
図４は図３のＡ−Ａ線で切断した断面図である。Ｘ方向に延びる第１支持体３４ｃには、ウェーハ表面側に開口する凹所５０が形成されている。一つの凹所５０には、２本の第２支持体３６ａ、３６ｅが貫通している。チップ４４（平面図で示している。）の右側に位置する第２支持体３６ａの下端には、チップ４４の右辺の電極４６ａに接触するプローブ針５２ａが接着されている。このプローブ針５２ａはクランク形状をしており、針の先端部と基端部はウェーハ面に対してほぼ垂直になっている。第２支持体３６ａには、ウェーハに垂直な側面３７に沿って、配線板（この実施形態ではフレキシブル配線板）５４が設けられている。そして、第２支持体３６ａの側面３７は、配線板５４を沿わせて容易に固定できるように、所定の高さＨが確保されている。配線板５４の下端にはプローブ針５２ａの基端が接着され、配線板５４の他端にはコネクタ５６が接着されている。このコネクタ５６は図１の内部電極３８に接続される。第２支持体３６ａとプローブ針５２ａと配線板５４とによって第２プローブユニットが構成されている。同じ凹所５０を貫通しているもう一方の第２支持体３６ｅも、同様にプローブ針と配線板とが設けられていて、基本的に第２支持体３６ａと同じ構造になっており、第２支持体３６ａと左右対称になるように配置されている。
【００３２】
図５は図３のＢ−Ｂ線で切断した断面図である。第１支持体３４ｃの下端には長いプローブ針５８と短いプローブ針５９が接着され、それぞれ、紙面に垂直な方向に複数本ずつ配列されている。長いプローブ針５８は、チップ４４に対して、Ｘ方向に配列された電極４６ｃに接触する。一方、短いプローブ針５９は、隣のチップの電極４６ｅに接触する。すなわち、一つの第１支持体３４ｃは、隣り合う二つのチップの電極４６ｃ、４６ｅに同時に接触するような２列のプローブ針を有することになる。また、チップ４４において、Ｘ方向に配列された他方の電極４６ｄは、別の第１支持体３４ｄの短いプローブ針５９が接触することになる。
【００３３】
第１支持体３４ｃには、ウェーハに垂直な側面に沿って、配線板（この実施形態ではフレキシブル配線板）６０が設けられている。この配線板６０の下端には２種類のプローブ針５８、５９の基端が接着され、配線板６０の他端にはコネクタ６２が接着されている。このコネクタ６２は図１の内部電極３８に接続される。そして、第１支持体３４ｃとプローブ針５８、５９と配線板６０とによって第１プローブユニットが構成されている。その他の第１プローブユニットも同じ構成になっている。
【００３４】
この図５において、第１支持体３４ｃよりも高さの低い第２支持体３６ｂと、そのプローブ針５２ｂと配線板５４とが見えている。一方、図４においては、第１支持体３４ｃのプローブ針５８と配線板６０とが見えている。第１支持体３４と第２支持体３６は、その下端の高さ位置（すなわちプローブ針の接着高さ位置）はほぼ同じになっている。配線板５４、６０は、格子状に配置された第１支持体３４と第２支持体３６の隙間の間を立ち上がっている。
【００３５】
第１支持体３４と第２支持体３６は、その幅寸法Ｄに比較して高さ寸法Ｈが大きくなっているので、ウェーハを高温で測定する場合に、上下方向の放熱作用が大きい。また、これらの支持体は熱膨張率の小さい金属（例えば、商品名：ノビナイト）を使用している。これらの構成により、高温測定時の支持体の熱変形が抑制され、プローブ針の針先の位置ずれは小さくなる。したがって、この発明のプローブカードは、ウェーハ単位のバーンイン測定にも使用できる。
【００３６】
図６（Ａ）は第２支持体３６の下端の拡大断面図である。この第２支持体３６の下端にはプローブ針５２が一列に接着剤６４で接着されている。図６（Ｂ）は第１支持体３４の下端の拡大断面図である。この第１支持体３４の下端には長いプローブ針５８と短いプローブ針５９が上下に２段になるように配列されて接着剤６６で固定されている。
【００３７】
次に、このプローブカードの使用方法を説明する。図２において、ウェーハ４２にはＤＲＡＭまたはＳＲＡＭからなる多数の同一のメモリチップが形成されている。プローブカードの第１支持体３４と第２支持体３６に対してウェーハ４２を図２の配置関係になるように位置決めしてから、ウェーハ４２をプローブカードに押し付けると、偶数列に属するすべてのチップの電極がプローブ針に接触する。そして、テスタを用いてこれらのチップを同時に検査する。テスタではチップの個数分の検査を並列に実行する。次に、ウェーハ４２を矢印４８の方向にチップ幅分だけ移動してからプローブカードに押付ける。すると、今度は、奇数列に属するすべてのチップの電極がプローブ針に接触する。このようにして、２回の同時接触で、ウェーハ上のすべてのチップの検査が完了する。
【００３８】
図７は、この発明のプローブカードの別の実施形態について、その第１支持体及び第２支持体とウェーハのチップとの配置関係を示す平面図である。ウェーハ６８のチップ７０の配列は８行×１２列であって、図２に示す場合と同じである。ただし、各チップ７０には十字状に電極が配列されている。このプローブカードでは、８行のチップに対応して１６本の第１支持体７２があり、１２列のチップに対応して１２本の第２支持体７４がある。
【００３９】
図８はチップ７０と第１支持体７２及び第２支持体７４との配置関係を拡大して示した平面図である。各チップ７０には十字状に電極７６が配列されている。図面の真ん中のチップに着目すると、このチップの電極のうち、Ｙ方向に配列された上半分の電極７６ａには、右隣のチップのところに位置する第２支持体７４ａのプローブ針が接触する。Ｙ方向に配列された下半分の電極７６ｂには、左隣のチップのところに位置する第２支持体７４ｂのプローブ針が接触する。また、Ｘ方向に配列された左半分の電極７６ｃには、それよりも上側に位置する第１支持体７２ｃのプローブ針が接触する。Ｘ方向に配列された右半分の電極７６ｄには、それよりも下側に位置する第１支持体７２ｄのプローブ針が接触する。このように、各チップの電極のうち、Ｘ方向に配列された電極７６ｃ、７６ｄには、Ｘ方向に延びる第１支持体７２ｃ、７２ｄのプローブ針が接触し、Ｙ方向に配列された電極７６ａ、７６ｂには、Ｙ方向に延びる第２支持体７４ａ、７４ｂのプローブ針が接触する。この実施形態では、十字状の電極を上下左右の四つのグループに分けて、各グループをそれぞれ別々の支持体のプローブ針で接触することによって、Ｘ方向に延びるプローブ針とＹ方向に延びるプローブ針とが互いに干渉しないようにしている。
【００４０】
図８において、チップ７０と支持体７２、７４との配置関係をそのままにした状態で、真ん中のチップと同じ列に含まれるすべてのチップを同時に検査できる。これに対して、真ん中のチップの左右のチップは、同じ配置関係では検査できない。この点は、図３の場合と同様である。図７に戻って説明すると、この配置関係では、第２列、第４列、…のような偶数列に属する全てのチップを同時に検査できる。その後、プローブカードに対して、ウェーハ６８を矢印７８の方向にチップ幅分だけ移動させると、第１列、第３列、…のような奇数列に属する全てのチップを同時に検査できる。
【００４１】
図９は図８のＡ−Ａ線で切断した断面図である。第１支持体７２ｃには、ウェーハ表面側に開口する凹所８０が形成されている。一つの凹所８０には、２本の第２支持体７４ａ、７４ｅが貫通している。チップ７０（平面図で示している。）の右側に位置する第２支持体７４ａの下端には、チップ７０の上半分の電極７６ａに接触するプローブ針８２ａが接着されている。この第２支持体７４ａには、ウェーハに垂直な側面７５に沿って、配線板（この実施形態ではフレキシブル配線板）８４が設けられている。この配線板８４の下端にはプローブ針８２ａの基端が接着され、配線板８４の他端にはコネクタ８５が接着されている。第２支持体７４ａとプローブ針８２ａと配線板８４とによって第２プローブユニットが構成されている。同じ凹所８０を貫通しているもう一方の第２支持体７４ｅも、同様にプローブ針と配線板とが設けられていて基本的に第２支持体７４ａと同じ構造であり、第２支持体７４ａとは左右対称になるように配置されている。
【００４２】
図１０は図８のＢ−Ｂ線で切断した断面図である。第１支持体７２ｃの下端にはプローブ針８２ｃが接着され、このプローブ針８２ｃは、チップ７０に対して、Ｘ方向に配列された半分の電極７６ｃに接触する。この第１支持体７２ｃには、ウェーハに垂直な側面に沿って、配線板（この実施形態ではフレキシブル配線板）８６が設けられている。この配線板８６の下端にはプローブ針８２ｃの基端が接着され、配線板８６の他端にはコネクタ８８が接着されている。そして、第１支持体７２ｃとプローブ針８２ｃと配線板８６とによって第１プローブユニットが構成されている。その他の第１プローブユニットも基本的に同じ構成になっている。
【００４３】
この図１０において、第２支持体７４ｂと、そのプローブ針８２ｂと配線板８４とが見えている。また、別の第１支持体７２ｄ（Ｘ方向のもう半分の電極に接触するプローブ針を備えている。）も見えている。一方、図９においては、第１支持体７２ｃのプローブ針８２ｃと配線板８６とが見えている。また、別の第１支持体７２ｅ（図８の第１支持体７２ｄと同等のもの）の垂れ下がり部も見えている。
【００４４】
これまで説明してきた実施形態では、２回の同時接触でウェーハ上の全てのチップを検査できるように、プローブユニットが構成されているが、別の構成にすることもできる。すなわち、図２において、第２支持体３６の本数を２倍にしてもっと密に配置するか、あるいは、第２支持体３６の本数はそのままにして、第２支持体３６のプローブ針を２列に配列してプローブ針の本数を２倍にすることにより、１回の同時接触でウェーハ上の全てのチップを同時に検査することも可能である。また、第２支持体３６の本数をもっと少なくすることも可能であるが、その場合は、同時接触の回数は３回以上になる。実際には、プローブユニットを密に配置する困難性と、同時接触の回数が増加することの不便性との兼合いから、２回の同時接触でウェーハ上の全てのチップを検査できるようにするのが最適である。
【００４５】
【発明の効果】
この発明によれば、ウェーハ上の各チップの電極がＸ方向とＹ方向の両方向に配列されている場合でも、ウェーハ上の全てのチップを１回または少数回の同時接触で検査を完了できる。また、複数のプローブユニットを組み合わせたことにより、極めて多数のプローブ針を有するプローブカードを従来と同様の技術で製造できるようになり、また、故障時にも問題のプローブカードだけを交換すれば済む。さらに、プローブユニットの配線板をウェーハの表面に対して垂直に配置したことにより、複数のプローブユニットを密に配置することが可能となる。そして，一方のプローブユニットの支持体に凹所を形成して，他方のプローブユニットの支持体が上記凹所の内部を前記一方のプローブユニットの支持体に干渉することなく貫通するようにしたので，複数のプローブユニットを格子状に配置しても，プローブユニットが互いに干渉しない。
【図面の簡単な説明】
【図１】この発明のプローブカードの一実施形態の平面図である。
【図２】ウェーハとプローブカードとの配置関係を示す平面図である。
【図３】ウェーハ上のチップと第１支持体及び第２支持体との配置関係を拡大して示した平面図である。
【図４】図３のＡ−Ａ線で切断した断面図である。
【図５】図３のＢ−Ｂ線で切断した断面図である。
【図６】第２支持体及び第１支持体の下端の拡大断面図である。
【図７】別の実施形態におけるウェーハとプローブカードとの配置関係を示す平面図である。
【図８】図７の実施形態におけるウェーハ上のチップと第１支持体及び第２支持体との配置関係を拡大して示した平面図である。
【図９】図８のＡ−Ａ線で切断した断面図である。
【図１０】図８のＢ−Ｂ線で切断した断面図である。
【図１１】従来のプローブカードの平面図と正面断面図である。
【図１２】別の従来例のプローブカードの主要部の正面断面図と、それに対応するウェーハの斜視図である。
【図１３】さらに別の従来例のプローブカードの主要部の正面断面図と、それに対応するウェーハの斜視図である。
【図１４】各チップにおいて電極が一方向に配列されているようなウェーハの一部を拡大した平面図である。
【図１５】各チップにおいて電極がＸ方向とＹ方向に配列されているようなウェーハの一部を拡大した平面図である。
【符号の説明】
２８基台
３０開口
３２取り付け枠
３４第１支持体
３６第２支持体
３８内側電極
４０外側電極（外部端子）
４２ウェーハ
４４チップ
４６電極
５２プローブ針
５４配線板
５６コネクタ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a probe card for inspecting a large number of integrated circuit chips on a wafer. about You.
[0002]
[Prior art]
In the field of IC memories such as DRAMs and SRAMs, the degree of integration has been steadily increasing, and accordingly, the time required to inspect these memories tends to be longer. Generally, a large number of IC memories are formed on a Si wafer in the form of the same chip. Then, after being inspected in the state of the wafer, the wafer is separated into individual chips by dicing. A probe card and a tester are used to inspect a large number of chips on a wafer. That is, the probe needle of the probe card contacts the electrode of the chip, and the test of each chip is executed by the tester having the test circuit.
[0003]
The probe needles of the probe card are arranged so as to correspond to the electrode arrangement of the chip to be inspected, so that the probe needles simultaneously contact all the contacted electrodes of one chip.
[0004]
To inspect a large number of chips on a wafer, proceed as follows. First, the relative positional relationship between the probe card and the wafer is determined so as to face the electrode of the first chip to be inspected. Then, an inspection is performed by pressing the probe needle of the probe card against the electrode of the chip to be inspected. Next, a similar inspection is performed by positioning the probe card with respect to another chip. In this way, the chips are sequentially inspected.
[0005]
However, when such chips are inspected one by one, it takes a very long time to inspect all the chips on the wafer. In addition, as the degree of integration of memories increases, the time required to inspect one chip increases, and the time required to inspect all chips on a wafer tends to be very long.
[0006]
By the way, when the inspection time per wafer is long, if a plurality of wafers are inspected at the same time using a plurality of testers, the inspection time can be shortened as a whole. However, the tester is expensive, and the burden of equipment cost increases.
[0007]
Therefore, probe cards have been developed that can simultaneously contact several chips so that the inspection time per wafer can be reduced. FIG. 11A is a plan view of a conventional probe card capable of simultaneously contacting several chips, and FIG. 11B is a front sectional view thereof. In this conventional example, a large number of probe needles 12 are long in two rows so that eight chips 10 arranged in one row can be inspected simultaneously. At present, a probe card that can simultaneously contact up to 16 chips is known. If it is assumed that one chip has 40 contacted electrodes, a probe card capable of simultaneously contacting 16 chips has 40 × 16 = 640 probe needles. When such a probe card is used, a signal can be simultaneously output to 16 chips on the tester side, and a signal can be simultaneously received from the 16 chips to perform an inspection process in parallel. It is necessary to provide functions. By simultaneously inspecting a plurality of chips in this manner, the inspection time is significantly reduced.
[0008]
[Problems to be solved by the invention]
However, the simultaneous inspection of a plurality of chips as described above is still insufficient. For example, assuming that 250 chips are formed on an 8-inch Si wafer, even if 16 chips are inspected simultaneously, at least 16 inspections are required to inspect all chips on the wafer. Required. In this case, if one inspection time is 20 minutes, it takes at least 320 minutes to inspect all the chips on the wafer. Further, between each of the 16 inspections, a positioning operation between the wafer and the probe card is required, and the required time is further increased. Further, there is another problem that the horizontal position and the height position of the needle tip are displaced due to bending of the entire probe card at the time of high temperature measurement.
[0009]
Therefore, probe cards have been developed which are capable of simultaneously contacting the electrodes of all the chips on the wafer one or two times with a small number of times, and have relatively high rigidity. FIG. 12 is a front sectional view of a main part of such a conventional probe card and a perspective view of a wafer corresponding thereto. This probe card is disclosed in JP-A-7-201935. This probe card includes, for example, eleven probe units 14. On a wafer 16 to be inspected, chips 18 of 5 rows × 11 columns are formed. Then, eleven probe units 14 are provided corresponding to the eleven rows of chips. One row of electrodes is arranged at the center of each chip 18, and the probe needles 20 of the probe unit 14 come into contact with the one row of electrodes.
[0010]
FIG. 13 shows another conventional probe card including a plurality of probe units. In this conventional example, each chip 18a on the wafer 16a to be inspected has two rows of electrodes on both sides thereof. The probe unit 14a has two rows of probe needles 20a corresponding to this electrode arrangement. That is, the tips of the probe needles 20a belonging to one probe unit 14a are arranged on two parallel straight lines. Also, six probe units 14a are arranged so as to correspond to every other chip row. Therefore, in order to inspect chips on the wafer 16a using this probe card, two simultaneous inspections are required. That is, in the first inspection, the chips in the first, third, fifth, seventh, ninth, and eleventh columns are all inspected simultaneously. Next, the wafer 16a is moved by the chip width in the direction of the arrow 22, and the chips in the second, fourth, sixth, eighth, and tenth rows are inspected simultaneously.
[0011]
The conventional example shown in FIGS. 12 and 13 is very effective when the electrodes on the chip are arranged in only one specific direction, but is very effective when the electrodes on the chip are arranged in two directions. Can not cope well. This will be described below.
[0012]
FIG. 14A is an enlarged plan view of a part of the wafer in which the electrodes 26 are arranged in a line at the center of each chip 24. In this case, the conventional example shown in FIG.
[0013]
FIG. 14B shows a case where the electrodes 26a are arranged in two rows on both sides of each chip 24a. In this case, the conventional example shown in FIG.
[0014]
FIG. 15A shows a case where the electrodes 26b are arranged along the four sides of each chip 24b. The electrodes 26b to be contacted are arranged in the X direction and the Y direction. In this case, the conventional examples of FIGS. 12 and 13 cannot cope. If only a plurality of probe units extending in the X direction are used, in addition to the probe needles that contact the electrodes arranged in the X direction, the probe needles that contact the electrodes arranged in the Y direction are the same. Needle stand on unit. However, such a needle stand is extremely difficult.
[0015]
FIG. 15B shows a case where electrodes 26c are arranged in a cross shape on each chip 24c. Also in this case, since the electrodes 26c are arranged in the X direction and the Y direction, the conventional examples shown in FIGS.
[0016]
The present invention has been made in order to solve the above-mentioned problems, and an object of the present invention is to provide a method in which the electrodes of each chip on a wafer are arranged in the X direction and the Y direction, and the wafer is contacted a few times. An object of the present invention is to provide a probe card capable of contacting all of the above chips. Another object of the present invention is to provide a probe card which can be easily manufactured by combining a plurality of probe units and can simultaneously contact a large number of chips. Still another object of the present invention is to provide an inspection method for inspecting a large number of memory chips on a wafer in a short time.
[0017]
[Means for Solving the Problems]
The probe card of the present invention inspects a large number of integrated circuit chips on a wafer, and includes a plurality of first probe units extending in the X direction and a plurality of second probe units extending in the Y direction. Are located in The probe needle of the first probe unit can simultaneously contact a plurality of electrodes arranged in the X direction among the electrodes of the plurality of integrated circuit chips. The probe needle of the second probe unit can simultaneously contact a plurality of electrodes arranged in the Y direction among the electrodes of the plurality of integrated circuit chips. The wiring boards of the first probe unit and the second probe unit extend in a direction perpendicular to the surface of the wafer, and these wiring boards rise in gaps between the probe units arranged in a grid.
[0018]
When this probe card is used, all the chips on the wafer can be inspected by a small number of simultaneous contacts even if the electrodes of the chips are arranged in both the X and Y directions. Then, by combining a plurality of probe units to form one probe card, a probe card having an extremely large number of probe needles can be manufactured by the same technology as in the past. That is, each probe unit can be manufactured separately, and the positioning operation of the probe needle can be performed by the same technology as in the related art. Further, the size of the probe unit itself is not so large, and it is not necessary to arrange a large number of probe needles within a wide range of a two-dimensional plane. For example, the tips of the probe needles provided in the probe unit can be arranged in one or two rows, and the arrangement of the probe needles is relatively easy.
[0019]
If any of the probe units fail, it is sufficient to replace the probe unit. Some of the probe units may have the same configuration, and in that case, they are interchangeable.
[0020]
Since the wiring board of the probe unit extends in a direction perpendicular to the surface of the wafer, the probe units can be densely arranged. In order to inspect adjacent chips on a wafer at the same time, the interval between adjacent probe units needs to be about the size of the chips. Therefore, it is almost impossible to arrange the wiring board of the probe unit parallel to the surface of the wafer, and it is necessary to arrange the wiring board perpendicular to the surface of the wafer as in the present invention.
[0021]
The object to be inspected by this probe card is a large number of integrated circuit chips on a wafer, and the type of the integrated circuit is not particularly limited, but is particularly effective for memory chips such as DRAM and SRAM.
[0022]
According to the present invention, the tips of all the probe needles belonging to one probe unit can be arranged on one straight line or on two parallel straight lines. In particular, when the electrodes are arranged along the four sides of the chip to be inspected, the tips of the probe needles are parallel so that the electrodes of two adjacent chips can be contacted by the probe needles belonging to a common probe unit. Can be arranged on two straight lines.
[0023]
In the present invention, the base of the probe card can be formed in a circular shape, and the first probe unit and the second probe unit can be inserted in a lattice shape into the central opening of the base. The shape of the opening may be circular in accordance with the wafer, or may be rectangular in consideration of ease of mounting the probe unit.
[0024]
Since the first probe unit and the second probe unit are arranged in a lattice pattern, a recess is formed in the first probe unit, for example, so that the probe units do not interfere with each other. You may make it penetrate a unit.
[0026]
BEST MODE FOR CARRYING OUT THE INVENTION
FIG. 1 is a plan view of one embodiment of the probe card of the present invention. The base 28 of the probe card is circular, and a rectangular opening 30 is formed in the center thereof. A rectangular mounting frame 32 is fixed around the opening 30. Both ends of a plurality of first supports 34 extending in the X direction and both ends of a plurality of second supports 36 extending in the Y direction are fixed to the mounting frame 32 with screws. The first support 34 and the second support 36 are arranged in a grid so as to cover the opening 30. A wiring board is fixed on the base 28, and an inner electrode 38 and an outer electrode 40 are arranged on the upper surface of the wiring board. These electrodes 38 and 40 are connected by multilayer electric wiring so as to have a predetermined correspondence. The inner electrode 38 is depicted as a connector in the drawing, and the inner electrode 38 is connected to the wiring board of the probe unit. The outer electrode 38 serves as an external terminal and is connected to an external tester. The base 28 and the wiring board thereon may have an integral structure.
[0027]
The plurality of first supports 34 are extended across the opening 30 so as to extend in the X direction, and are arranged in parallel with each other. In addition, the plurality of second supports 36 are extended across the opening 30 so as to extend in the Y direction, and are arranged in parallel with each other. A large number of probe needles are fixed to these supports 34 and 36 as described later.
[0028]
FIG. 2 is a plan view showing an arrangement relationship between a number of chips 44 formed on a wafer 42 and a first support 34 and a second support 36 of the probe card. On this wafer 42, chips 44 are formed in 8 rows × 12 columns. In the drawings, one row, two rows, ... are counted from top to bottom, and one column, two columns, ... are counted from left to right. Since the wafer 42 is circular, no chip is formed in the area corresponding to the four corners among the 8 rows × 12 columns of chips (96 in total). Therefore, in the case of the drawing, 68 chips are formed. There are nine first supports 34 corresponding to the eight rows of chips, and twelve second supports 36 corresponding to the twelve columns of chips. In this embodiment, in order to make the drawing easy to see, an example of arranging chips of 8 rows × 12 columns is shown. However, it is usual that a larger number of chips are formed on an actual wafer. The number of supports 34, 36 will be much larger.
[0029]
FIG. 3 is an enlarged plan view showing an arrangement relationship between the chip 44 and the first support 34 and the second support 36. Each chip 44 has electrodes 46 formed along four sides thereof. In the drawing, the electrodes 46 are drawn only on the three chips in the center row, but the other chips are similarly formed with electrodes. Focusing on the middle chip in the drawing, the probe needle of the second support 36a located on the right side of the electrode 46a on the right side of the electrodes of this chip comes into contact. The probe needle of the second support member 36b located on the left side of the electrode 46b on the left side contacts the electrode 46b on the left side. The probe needle of the first support 34c positioned above the upper electrode 46c contacts the upper electrode 46c. As shown in FIG. 5, which will be described later, probe needles are formed in two rows on the first support 34c, and the longer one of the probe needles contacts the electrode 46c. A probe needle of the first support 34d located above the lower electrode 46d contacts the lower electrode 46d. Note that the probe needles are also formed in two rows on the first support 34d, and the shorter one of the probe needles contacts the electrode 46d. In this way, of the electrodes of each chip, the probe needles of the first supports 34c and 34d extending in the X direction come into contact with the electrodes 46c and 46d arranged in the X direction, and the electrodes 46a arranged in the Y direction. , 46b come into contact with the probe needles of the second supports 36a, 36b extending in the Y direction.
[0030]
In FIG. 3, while the arrangement relationship between the chip 44 and the supports 34 and 36 is kept as it is, a chip above and below the middle chip can be inspected at the same time. That is, all chips included in the same column can be inspected simultaneously. On the other hand, the left and right chips of the middle chip cannot be inspected in the same arrangement. The reason is that the chip located on the right side of the chip to be inspected has two second supports 36a and 36e, and the chip located on the left side has two second supports 36b and 36f. Because there is. In other words, every other chip included in the same row can be inspected simultaneously. Returning to FIG. 2, in this arrangement, all the chips belonging to the even columns such as the second column, the fourth column,... Can be inspected simultaneously. Thereafter, by moving the wafer 42 by the chip width in the direction of arrow 48 with respect to the probe card, all the chips belonging to the odd columns such as the first column, the third column,.
[0031]
FIG. 4 is a sectional view taken along line AA of FIG. The first support 34c extending in the X direction has a recess 50 that opens to the wafer surface side. Two second supports 36a and 36e pass through one recess 50. A probe needle 52a that is in contact with the electrode 46a on the right side of the chip 44 is adhered to the lower end of the second support 36a located on the right side of the chip 44 (shown in a plan view). The probe needle 52a has a crank shape, and the distal end and the proximal end of the needle are substantially perpendicular to the wafer surface. A wiring board (a flexible wiring board in this embodiment) 54 is provided on the second support 36a along a side surface 37 perpendicular to the wafer. The side surface 37 of the second support 36a has a predetermined height H so that the wiring board 54 can be easily fixed along the wiring board 54. The base end of the probe needle 52a is bonded to the lower end of the wiring board 54, and the connector 56 is bonded to the other end of the wiring board 54. This connector 56 is connected to the internal electrode 38 of FIG. A second probe unit is constituted by the second support 36a, the probe needle 52a, and the wiring board 54. The other second support 36e penetrating the same recess 50 is similarly provided with the probe needle and the wiring board, and has basically the same structure as the second support 36a. It is arranged so as to be symmetrical with the two supports 36a.
[0032]
FIG. 5 is a sectional view taken along line BB of FIG. A long probe needle 58 and a short probe needle 59 are adhered to the lower end of the first support 34c, and a plurality of probe needles 58 are arranged in a direction perpendicular to the paper surface. The long probe needle 58 contacts the electrodes 44 c arranged in the X direction with respect to the tip 44. On the other hand, the short probe needle 59 contacts the electrode 46e of the adjacent chip. That is, one first support body 34c has two rows of probe needles that simultaneously contact the electrodes 46c and 46e of two adjacent chips. In the chip 44, the other probe 46d arranged in the X direction comes into contact with the short probe needle 59 of another first support 34d.
[0033]
A wiring board (a flexible wiring board in this embodiment) 60 is provided on the first support 34c along a side surface perpendicular to the wafer. The base ends of the two types of probe needles 58 and 59 are adhered to the lower end of the wiring board 60, and the connector 62 is adhered to the other end of the wiring board 60. This connector 62 is connected to the internal electrode 38 of FIG. The first probe unit is constituted by the first support 34c, the probe needles 58 and 59, and the wiring board 60. Other first probe units have the same configuration.
[0034]
In FIG. 5, the second support 36b, which is lower in height than the first support 34c, the probe needle 52b and the wiring board 54 are visible. On the other hand, in FIG. 4, the probe needle 58 and the wiring board 60 of the first support 34c are visible. The first support body 34 and the second support body 36 have substantially the same height position at the lower end (that is, the bonding height position of the probe needle). The wiring boards 54 and 60 rise between gaps between the first support 34 and the second support 36 arranged in a grid.
[0035]
Since the first support 34 and the second support 36 have a height H which is larger than the width D thereof, when the wafer is measured at a high temperature, the heat radiation in the vertical direction is large. Further, these supports use a metal having a small coefficient of thermal expansion (for example, trade name: Novinite). With these configurations, thermal deformation of the support during high temperature measurement is suppressed, and the displacement of the tip of the probe needle is reduced. Therefore, the probe card of the present invention can also be used for burn-in measurement on a wafer basis.
[0036]
FIG. 6A is an enlarged sectional view of the lower end of the second support 36. The probe needles 52 are adhered to the lower end of the second support 36 in a line with an adhesive 64. FIG. 6B is an enlarged sectional view of the lower end of the first support 34. At the lower end of the first support 34, a long probe needle 58 and a short probe needle 59 are arranged vertically in two stages and fixed with an adhesive 66.
[0037]
Next, a method of using the probe card will be described. In FIG. 2, a large number of identical memory chips made of DRAM or SRAM are formed on a wafer 42. After positioning the wafer 42 with respect to the first support 34 and the second support 36 of the probe card in the arrangement shown in FIG. 2 and pressing the wafer 42 against the probe card, all the chips belonging to even rows Electrodes contact the probe needle. Then, these chips are inspected simultaneously using a tester. In the tester, inspections for the number of chips are executed in parallel. Next, the wafer 42 is moved by the chip width in the direction of arrow 48 and then pressed against the probe card. Then, the electrodes of all the chips belonging to the odd rows come into contact with the probe needles. In this way, inspection of all the chips on the wafer is completed by two simultaneous contacts.
[0038]
FIG. 7 is a plan view showing another embodiment of the probe card according to the present invention, showing the positional relationship between the first and second supports and the chips of the wafer. The arrangement of the chips 70 on the wafer 68 is 8 rows × 12 columns, which is the same as the case shown in FIG. However, electrodes are arranged in a cross shape on each chip 70. In this probe card, there are 16 first supports 72 corresponding to 8 rows of chips, and 12 second supports 74 corresponding to 12 columns of chips.
[0039]
FIG. 8 is an enlarged plan view showing an arrangement relationship between the chip 70 and the first support 72 and the second support 74. Each chip 70 has electrodes 76 arranged in a cross shape. Focusing on the middle chip in the drawing, of the electrodes of this chip, the probe needle of the second support 74a located at the right adjacent chip contacts the upper half electrode 76a arranged in the Y direction. . The lower half of the electrodes 76b arranged in the Y direction is in contact with the probe needle of the second support 74b located at the chip on the left. Further, the probe needle of the first support 72c located above the left-half electrode 76c arranged in the X direction comes into contact with the electrode 76c. The right half electrode 76d arranged in the X direction is in contact with the probe needle of the first support 72d located below it. As described above, of the electrodes of each chip, the probe needles of the first supports 72c and 72d extending in the X direction come into contact with the electrodes 76c and 76d arranged in the X direction, and the electrodes 76a arranged in the Y direction. , 76b come into contact with the probe needles of the second supports 74a, 74b extending in the Y direction. In this embodiment, a cross-shaped electrode is divided into four groups of upper, lower, left, and right, and each group is contacted by a probe needle of a separate support, so that a probe needle extending in the X direction and a probe needle extending in the Y direction are provided. And do not interfere with each other.
[0040]
In FIG. 8, all the chips included in the same row as the middle chip can be inspected at the same time while the arrangement relationship between the chip 70 and the supports 72 and 74 is kept as it is. On the other hand, the left and right chips of the middle chip cannot be inspected in the same arrangement. This is the same as in FIG. Referring back to FIG. 7, in this arrangement, all chips belonging to even columns such as the second column, the fourth column,... Can be inspected simultaneously. Thereafter, when the wafer 68 is moved by the chip width in the direction of arrow 78 with respect to the probe card, all the chips belonging to the odd columns such as the first column, the third column,.
[0041]
FIG. 9 is a sectional view taken along line AA of FIG. The first support 72c is formed with a recess 80 that opens to the wafer surface side. Two recesses 80 penetrate two second supports 74a and 74e. At the lower end of the second support 74a located on the right side of the chip 70 (shown in a plan view), a probe needle 82a that contacts the upper electrode 76a of the chip 70 is adhered. A wiring board (a flexible wiring board in this embodiment) 84 is provided on the second support 74a along a side surface 75 perpendicular to the wafer. The base end of the probe needle 82a is bonded to the lower end of the wiring board 84, and the connector 85 is bonded to the other end of the wiring board 84. The second probe unit is constituted by the second support 74a, the probe needle 82a, and the wiring board 84. The other second support 74e penetrating the same recess 80 is also provided with a probe needle and a wiring board, and has basically the same structure as the second support 74a. 74a is arranged so as to be left-right symmetric.
[0042]
FIG. 10 is a sectional view taken along line BB of FIG. A probe needle 82c is adhered to the lower end of the first support 72c, and the probe needle 82c contacts the chip 70 with a half electrode 76c arranged in the X direction. A wiring board (flexible wiring board in this embodiment) 86 is provided on the first support 72c along a side surface perpendicular to the wafer. The base end of the probe needle 82c is bonded to the lower end of the wiring board 86, and the connector 88 is bonded to the other end of the wiring board 86. The first probe unit is constituted by the first support 72c, the probe needle 82c, and the wiring board 86. The other first probe units have basically the same configuration.
[0043]
In FIG. 10, the second support 74b, its probe needle 82b and the wiring board 84 are visible. Also, another first support 72d (provided with a probe needle that contacts the other half of the electrode in the X direction) is visible. On the other hand, in FIG. 9, the probe needle 82c of the first support 72c and the wiring board 86 are visible. Further, a hanging portion of another first support 72e (equivalent to the first support 72d in FIG. 8) is also visible.
[0044]
In the embodiments described above, the probe unit is configured so that all the chips on the wafer can be inspected by two simultaneous contacts, but another configuration may be employed. That is, in FIG. 2, the number of the second support members 36 is doubled to arrange them more densely, or the number of the second support members 36 is kept as it is, and the probe needles of the second support member 36 are arranged in two rows. And doubling the number of probe needles, it is also possible to inspect all the chips on the wafer simultaneously with one simultaneous contact. It is also possible to further reduce the number of the second support members 36, but in that case, the number of simultaneous contacts becomes three or more. In practice, all chips on a wafer can be inspected with two simultaneous contacts because of the difficulty of densely arranging probe units and the inconvenience of increasing the number of simultaneous contacts. Is best.
[0045]
【The invention's effect】
According to the present invention, even when the electrodes of each chip on the wafer are arranged in both the X direction and the Y direction, the inspection can be completed for all the chips on the wafer by one or a small number of simultaneous contacts. In addition, by combining a plurality of probe units, a probe card having an extremely large number of probe needles can be manufactured by the same technology as that of the related art, and only a problematic probe card needs to be replaced when a failure occurs. Further, by disposing the wiring board of the probe unit perpendicular to the surface of the wafer, it becomes possible to arrange a plurality of probe units densely. Then, a recess is formed in the support of one of the probe units, and the support of the other probe unit covers the inside of the recess. Without interfering with the support of the one probe unit Since it penetrates, even if a plurality of probe units are arranged in a lattice, the probe units do not interfere with each other.
[Brief description of the drawings]
FIG. 1 is a plan view of one embodiment of a probe card of the present invention.
FIG. 2 is a plan view showing an arrangement relationship between a wafer and a probe card.
FIG. 3 is an enlarged plan view showing an arrangement relationship between a chip on a wafer, a first support, and a second support.
FIG. 4 is a sectional view taken along line AA of FIG.
FIG. 5 is a sectional view taken along line BB of FIG. 3;
FIG. 6 is an enlarged sectional view of lower ends of a second support and a first support.
FIG. 7 is a plan view showing an arrangement relationship between a wafer and a probe card in another embodiment.
FIG. 8 is an enlarged plan view showing an arrangement relationship between chips on a wafer, a first support and a second support in the embodiment of FIG. 7;
FIG. 9 is a sectional view taken along line AA of FIG. 8;
FIG. 10 is a sectional view taken along line BB of FIG. 8;
FIG. 11 is a plan view and a front sectional view of a conventional probe card.
FIG. 12 is a front sectional view of a main part of another conventional probe card and a perspective view of a wafer corresponding thereto.
FIG. 13 is a front sectional view of a main part of still another conventional probe card and a perspective view of a wafer corresponding thereto.
FIG. 14 is an enlarged plan view of a part of a wafer in which electrodes are arranged in one direction in each chip.
FIG. 15 is an enlarged plan view of a part of a wafer in which electrodes are arranged in an X direction and a Y direction in each chip.
[Explanation of symbols]
28 base
30 opening
32 Mounting frame
34 first support
36 Second support
38 Inner electrode
40 Outer electrode (external terminal)
42 wafer
44 chips
46 electrodes
52 probe needle
54 Wiring board
56 Connector

Claims

A probe card for inspecting a large number of integrated circuit chips on a wafer, the probe card having the following configuration.
(A) The probe card includes a plurality of first probe units including a first support extending in the X direction, a plurality of second probe units including a second support extending in the Y direction perpendicular to the X direction, A base for supporting the first probe unit and the second probe unit, and a wiring board for connecting the first probe unit and the second probe unit to external terminals on the base are provided.
(B) The first probe unit and the second probe unit are arranged in a lattice.
(C) a plurality of probe needles capable of simultaneously contacting a plurality of electrodes of the plurality of integrated circuit chips arranged in the X direction on the first support of the first probe unit; And a wiring board extending vertically.
(D) a plurality of probe needles which can simultaneously contact a plurality of electrodes of the plurality of integrated circuit chips arranged in the Y-direction on a second support of the second probe unit; And a wiring board extending vertically.
(E) One of the first support and the second support has a recess formed on the front surface side of the wafer, and the other support supports the inside of the recess by the one support. Penetrates without interfering with the body .