JP3583648B2

JP3583648B2 - Amplifier circuit

Info

Publication number: JP3583648B2
Application number: JP11339299A
Authority: JP
Inventors: 正二羽田
Original assignee: NTT Data Corp
Current assignee: NTT Data Group Corp
Priority date: 1999-04-21
Filing date: 1999-04-21
Publication date: 2004-11-04
Anticipated expiration: 2019-04-21
Also published as: JP2000306919A

Description

【０００１】
【発明の属する技術分野】
この発明は、トランジスタの構造の改良に関し、特に、信号の正確な増幅に好適なトランジスタに関する。
【０００２】
【従来の技術】
バイポーラトランジスタは、信号の増幅や、デジタル信号の処理に広く用いられている。バイポーラトランジスタは、ｎ型又はｐ型の半導体からなるエミッタと、エミッタに接合された、ｐ型又はｎ型の半導体からなるベースと、ベースに接合され、ｎ型又はｐ型の半導体からなるコレクタとから構成されている。
【０００３】
バイポーラトランジスタは、外部の信号源よりベースにベース電流を供給すると、ベース電流に実質的に比例する大きさの電流をコレクタ−エミッタ間に流すよう、コレクタ及びエミッタを含む電流路を制御する。
【０００４】
【発明が解決しようとする課題】
しかし、従来のバイポーラトランジスタより構成されるエミッタ接地増幅回路では、ベース−エミッタ間に、ベース−エミッタ間を導通させるために必要な順方向電圧が印加される必要がある。この順方向電圧は、一般に０．６ボルト程度であり、ベース−エミッタ間の電圧がこの順方向電圧に至らない場合は、ベース−エミッタ間の電圧の変化は、コレクタ電流の変化に反映されず、従って増幅が行われない。
【０００５】
このため、従来のバイポーラトランジスタより構成されるエミッタ接地増幅回路では、増幅作用の非直線性が生じる。また、このエミッタ接地増幅回路において、ベースにパルス信号を印加することによりスイッチング動作を行わせた場合、パルス信号の立ち上がりが開始した後も、パルス信号の電圧が０．６ボルト程度に至るまでは、コレクタ電流が流れ始めない。このため、信号の伝搬に遅延が生じる。
【０００６】
この発明は、上記実状に鑑みてなされたもので、非直線性が少なく、信号の伝搬の遅延が少ない増幅回路及び増幅方法と、そのような増幅回路及び増幅方法の実現を容易にするバイポーラトランジスタとを提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、この発明の第１の観点にかかる増幅回路は、
複数の端子を有し、該端子の一端にはバイアス電圧が印加され、該端子の他端には入力信号が印加され、該バイアス電圧が印加されることで、該両端子を結ぶ方向に電位勾配が形成される第２導電型のベースと、
前記ベースを形成する長手方向の一方の面に接合された第１導電型のコレクタと、
前記ベースを形成する長手方向の他方の面に接合された第１導電型のエミッタと、
を備えるバイポーラトランジスタと、
前記バイアス電圧を供給するバイアス電圧源と、
を備え、
前記バイアス電圧源によって前記複数の端子の一端に前記バイポーラトランジスタのベースおよびエミッタの接合面の一部が導通するような所定のバイアス電圧が印加されるとともに、前記複数の端子の他端に前記バイポーラトランジスタのベースおよびエミッタの接合面が導通に至らないような電圧信号が印加されたときに、該電圧信号の増幅信号を表す電流が負荷電流路に流れることを特徴とする。
【０００８】
このような増幅回路によれば、ベースに設けられた電極の一つに、バイポーラトランジスタのベース及びエミッタの接合面が実質的に導通しないような電圧が印加されたときも、バイポーラトランジスタのコレクタ−エミッタ間は導通するので、当該電極に印加された電圧の変化に応答して、コレクタ電流の大きさや負荷の両端間の電圧が変化する。このため、このような増幅回路による信号の伝搬の遅延は少なく、また非直線性も少なくなる。
【０００９】
前記バイポーラトランジスタのベース及びエミッタの抵抗率及び不純物濃度は、前記複数の電極の一つに、前記バイポーラトランジスタのベース及びエミッタの接合面が実質的に導通するような電圧が印加された状態において、前記負荷電流路に流れる電流の変化量が、前記複数の電極のうち他の一つに印加された電圧の変化量に実質的に比例するよう定められているものとすれば、このような増幅回路による信号の増幅の非直線性は更に少なくなる。
【００１０】
また、この発明の第２の観点にかかる増幅回路は、
複数の端子を有し、該端子の一端にはバイアス電圧が印加され、該端子の他端には入力信号が印加され、該バイアス電圧が印加されることで、該両端子を結ぶ方向に電位勾配が形成される第２導電型のベースと、
前記ベースを形成する長手方向の一方の面に接合された第１導電型のコレクタと、
前記ベースを形成する長手方向の他方の面に接合された第１導電型のエミッタと、
を備えるバイポーラトランジスタと、
前記バイアス電圧を供給するバイアス電圧源と、
を備え、
前記バイアス電圧源によって前記複数の端子の一端に前記バイポーラトランジスタのベースおよびエミッタの接合面が導通するような所定のバイアス電圧が印加されるとともに、前記複数の端子の他端に前記バイポーラトランジスタのベースおよびエミッタの接合面が導通に至らないような電圧信号が印加されたときに、該電圧信号が印加されことを表す電流が負荷電流路に流れることを特徴とする。
【００１１】
このような増幅回路によれば、ベースに設けられた電極の一つに印加された電圧により定まる所定の条件を満たす電圧が、他の電極に印加されれば、バイポーラトランジスタのコレクタ−エミッタ間は直ちに飽和する。このため、このような増幅回路による信号の伝搬の遅延は少なくなる。
【００１２】
前記バイポーラトランジスタのベースは、前記複数の電極の一つに、前記バイポーラトランジスタのベース及びエミッタの接合面が実質的に導通するような電圧が印加され、前記複数の電極のうち他の一つに、前記バイポーラトランジスタのベース及びエミッタの接合面が実質的に導通に至らないような電圧が印加されたとき、前記負荷電流路が実質的に非飽和状態となるような抵抗率を有するものとすれば、負荷電流路に過大な電流が流れる危険が防止される。
【００１３】
また、この発明の第３の観点にかかるバイポーラトランジスタは、
第１導電型のエミッタと、
前記エミッタに接合された第２導電型のベースと、
前記ベースに接合された第１導電型のコレクタとから構成されており、
前記ベースは、前記ベースの複数点間に電位勾配を形成するための複数の電極を備える、
ことを特徴とする。
【００１４】
このようなバイポーラトランジスタによれば、ベースに設けられた電極の一つに、バイポーラトランジスタのベース及びエミッタの接合面が実質的に導通しないような電圧が印加されたときも、バイポーラトランジスタのコレクタ−エミッタ間は導通するので、当該電極に印加された電圧の変化に応答して、コレクタ電流の大きさや負荷の両端間の電圧が変化する。このため、このようなバイポーラトランジスタより構成される増幅回路による信号の伝搬の遅延は少なく、また非直線性も少なくなる。
また、このようなバイポーラトランジスタによれば、ベースに設けられた電極の一つに印加された電圧により定まる所定の条件を満たす電圧が、他の電極に印加されれば、バイポーラトランジスタのコレクタ−エミッタ間は直ちに飽和する。このため、このようなバイポーラトランジスタより構成される増幅回路にディジタル信号などを通過された場合におけるディジタル信号等の伝搬の遅延は少なくなる。
【００１５】
前記ベースは、前記複数の電極の一つに、前記ベース及び前記エミッタの接合面が実質的に導通するような電圧が印加され、前記複数の電極のうち他の一つに、前記ベース及び前記エミッタの接合面が実質的に導通に至らないような電圧が印加されたとき、前記コレクタ及び前記エミッタを含む電流路が実質的に非飽和状態となるような抵抗率を有するものとすれば、コレクタとエミッタとの間に過大な電流が流れる危険が防止される。
【００１６】
前記ベース及び前記エミッタの抵抗率及び不純物濃度は、前記複数の電極の一つに、前記ベース及び前記エミッタの接合面が実質的に導通するような電圧が印加された状態において、前記コレクタ及び前記エミッタを含む電流路に流れる電流の変化量が、前記複数の電極のうち他の一つに印加された電圧の変化量に実質的に比例するよう定められているものとすれば、このようなバイポーラトランジスタより構成される増幅回路による信号の増幅の非直線性は更に少なくなる。
【００１７】
また、この発明の第４の観点にかかる増幅方法は、
第１導電型のエミッタと、前記エミッタに接合された第２導電型のベースと、前記ベースに接合された第１導電型のコレクタと、前記ベースの複数点間に電位勾配を形成するための複数の電極と、より構成されるバイポーラトランジスタと、前記バイポーラトランジスタのコレクタ及びエミッタを含む負荷電流路に直列に接続された負荷と、を備える回路の前記複数の電極の一つに、前記バイポーラトランジスタのベース及びエミッタの接合面が実質的に導通するような電圧を印加するステップと、
前記複数の電極のうち他の一つに、前記バイポーラトランジスタのベース及びエミッタの接合面が実質的に導通に至らないような信号電圧を印加されたとき、該信号電圧が表す信号を増幅した信号を表す電流を前記負荷電流路に流すステップと、を含む、
ことを特徴とする。
【００１８】
このような増幅方法によれば、ベースに設けられた電極の一つに、バイポーラトランジスタのベース及びエミッタの接合面が実質的に導通しないような電圧が印加されたときも、バイポーラトランジスタのコレクタ−エミッタ間は導通するので、当該電極に印加された電圧の変化に応答して、コレクタ電流の大きさや負荷の両端間の電圧が変化する。このため、このような増幅方法による信号の伝搬の遅延は少なく、また非直線性も少なくなる。
【００１９】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態を説明する。
【００２０】
（バイポーラトランジスタ）
図１は、この発明の実施の形態にかかるバイポーラトランジスタの構成を模式的に示す図である。
図示するように、このバイポーラトランジスタは、コレクタＣ、コレクタ端子ｔＣ、ベースＢ、第１のベース端子ｔＢ１、第２のベース端子ｔＢ２、エミッタＥ及びエミッタ端子ｔＥを備えている。
【００２１】
コレクタＣは、ｎ型半導体領域（以下、ｎ型領域と呼ぶ）からなり、ベースＢに接合されている。コレクタＣには、外部接続用のコレクタ端子ｔＣが接続されている。
【００２２】
ベースＢは、ｐ型半導体領域（以下、ｐ型領域と呼ぶ）からなる。ベースＢには、外部接続用の第１のベース端子ｔＢ１及び第２のベース端子ｔＢ２が接続されている。
第１のベース端子ｔＢ１及び第２のベース端子ｔＢ２の相互の位置関係は、両者が共にベースＢに接続されている限り任意である。ただし両者の配置は、第１のベース端子ｔＢ１とベースＢとの接続点と、第２のベース端子ｔＢ２とベースＢとの接続点とを結ぶ線分の、ベースＢ及びエミッタＥの接合面上の正射影が、なるべく長くなるような配置であることが望ましい。
【００２３】
また、ベースＢを構成するｐ型半導体領域の抵抗率は、第１のベース端子ｔＢ１及び第２のベース端子ｔＢ２のうち一方に、ベースＢ−エミッタＥ間が実質的に導通する程度の電圧が印加され、他方に、ベースＢ−エミッタＥ間が実質的に導通しない程度の電圧が印加されたとき、コレクタＣ−エミッタＥ間が実質的に非飽和状態で導通する程度のベース電流が流れるような値であることが望ましい。
【００２４】
エミッタＥはｎ型領域からなり、ベースＢに接合されている。エミッタＥには、外部接続用のエミッタ端子ｔＥが接続されている。
【００２５】
（増幅回路）
図２は、この発明の第２の実施の形態に係る増幅回路の構成を示す回路図である。
図示するように、この増幅回路は、トランジスタＱと、入力端Ｅｉｎと、バイアス用直流電源ＶＢと、負荷ＺＬとからなる。
【００２６】
トランジスタＱは、図１に示すトランジスタと実質的に同一のものである。
トランジスタＱのコレクタ端子ｔＣは、負荷ＺＬを介して、外部の負荷用直流電源ＶＬの正極に接続されている。第１のベース端子ｔＢ１は入力端Ｅｉｎに接続されており、第２のベース端子ｔＢ２は、バイアス用直流電源ＶＢの正極に接続されている。エミッタ端子ｔＥは、負荷用直流電源ＶＬの負極及びバイアス用直流電源ＶＢの負極に接続されている。
【００２７】
バイアス用直流電源ＶＢが発生する電圧の大きさは、入力端Ｅｉｎに実質的に信号が供給されていない状態において、
（１）トランジスタＱのベースＢ−エミッタＥの接合面の一部が実質的に導通し、
（２）ベースＢ−エミッタＥの接合面に流れるベース電流によってトランジスタＱのコレクタＣ−エミッタＥ間が実質的に非飽和状態で導通する、
ような大きさとする。
【００２８】
負荷用直流電源ＶＬが発生する電圧の大きさは、入力端Ｅｉｎに実質的に信号が供給されておらず、バイアス用直流電源が（１）及び（２）として上述した条件を満たす電圧を発生している状態において、トランジスタＱのコレクタＣ−エミッタＥ間が実質的に非飽和状態でコレクタ電流が流れるような大きさとする。
【００２９】
以下、理解を容易にするために、ベースＢは、第１及び第２のベース端子ｔＢ１及びｔＢ２との各接続点を結ぶ線分を含むよう平板状に形成されているものとする。
この場合、トランジスタＱのコレクタＣからエミッタＥへと流れるコレクタ電流のうち、第１のベース端子ｔＢ１から、第２のベース端子ｔＢ２に沿った方向の距離がｘであるベースＢの領域（コレクタ電流の流れる方向に垂直な方向の断面積をΔｘとする）を通過する成分Ｉ_Ｃ（ｘ）の大きさは、実質的に数式１により表される。
ただし、増幅回路の入力端Ｅｉｎに印加されている電圧をｖ_ｉｎとし、バイアス用直流電源ＶＢが発生している電圧をｖ_ｂとし、ベースＢ及び第１のベース端子ｔＢ１の接続点からベースＢ及び第２のベース端子ｔＢ２の接続点までの距離をＬとし、βはトランジスタＱの電流増幅率、ｑは電気素量、ｋはボルツマン定数、Ｔは絶対温度、Ｉ_Ｓは所定の定数であるとする。
【００３０】
【数１】
Ｉ_Ｃ（ｘ）＝β・Ｉ_Ｓ・［ｅｘｐ｛ｑ・ｖ（ｘ）／（ｋ・Ｔ）｝−１］・Δｘ
ただし、ｖ（ｘ）＝ｖ_ｉｎ＋｛（ｘ／Ｌ）・（ｖ_ｂ−ｖ_ｉｎ）｝
【００３１】
従って、トランジスタＱのコレクタＣからからエミッタＥへと流れるコレクタ電流の総量Ｉ_Ｃは、Ｉ_Ｃ（ｘ）を０からＬまで定積分した値に実質的に等しく、すなわち、実質的に、数式２により表される。
【００３２】
【数２】
Ｉ_Ｃ＝β・［（Ｉ_Ｓ・ｋ・Ｔ・Ｌ）／｛ｑ・（ｖ_ｂ−ｖ_ｉｎ）｝］×［ｅｘｐ｛ｑ・ｖ_ｂ／（ｋ・Ｔ）｝−ｅｘｐ｛ｑ・ｖ_ｉｎ／（ｋ・Ｔ）｝］−β・Ｉ_Ｓ・Ｌ
【００３３】
そして、入力端Ｅｉｎの電圧ｖ_ｉｎの変化に対するコレクタ電流の総量Ｉ_Ｃの変化率は、実質的に、Ｉ_Ｃの値をｖ_ｉｎの値で微分した値となる。Ｉ_Ｃの値をｖｉｎの値で微分した値ｄＩ_Ｃ／ｄ（ｖ_ｉｎ）は、実質的に数式３により表される。
【００３４】
【数３】

【００３５】
更に、｛ｑ／（ｋ・Ｔ）｝の値が１に比べて無視できる値であるとすると、ｄＩ_Ｃ／ｄ（ｖ_ｉｎ）は、近似的には、数式４に表される値となる。
【００３６】
【数４】

【００３７】
従って、β・Ｉ_Ｓ・Ｌ・［１＋｛ｑ／（ｋ・Ｔ）｝・ｖ_ｂ］の値が｛β・Ｉ_Ｓ・Ｌ・ｑ／（ｋ・Ｔ）｝の値に比べて無視できる程度の大きさであるとすれば、ｄＩ_Ｃ／ｄ（ｖ_ｉｎ）の値は一定値｛β・Ｉ_Ｓ・Ｌ・ｑ／（ｋ・Ｔ）｝にほぼ等しくなる。
すなわち、コレクタ電流の総量Ｉ_Ｃの値は、入力端Ｅｉｎの電圧ｖ_ｉｎの増減に実質的に正比例して増減する。
【００３８】
従って、β・Ｉ_Ｓ・Ｌ・［１＋｛ｑ／（ｋ・Ｔ）｝・ｖ_ｂ］の値が｛β・Ｉ_Ｓ・Ｌ・ｑ／（ｋ・Ｔ）｝の値に比べて無視できる程度の大きさであるとすれば、ｄＩ_Ｃ／ｄ（ｖ_ｉｎ）の値は一定値｛β・Ｉ_Ｓ・Ｌ・ｑ／（ｋ・Ｔ）｝にほぼ等しくなる。
すなわち、図２の構成において、トランジスタＱのコレクタ電流の総量Ｉ_Ｃの値は、入力端Ｅｉｎの電圧ｖ_ｉｎの増減に実質的に正比例して増減する。
【００３９】
従って、図２の構成においては、トランジスタＱのエミッタＥの電位を基準とした場合の入力端Ｅｉｎの電圧が０．６ボルト程度に至らない場合（当該電圧の極性が負極性である場合も含む）においても、負荷を含む電流路は導通する。このため、入力端Ｅｉｎの電圧が０．６ボルト程度に至らない領域で変化する場合も、コレクタ電流の大きさや負荷の両端間の電圧の変化は実質的に直線的に変化する。
【００４０】
また、図２の構成においては、入力端Ｅｉｎの電圧が０ボルトをわずかに超えればトランジスタＱがオンするよう、バイアス用直流電源ＶＢが発生する電圧ｖ_ｂの値を選べば、入力端Ｅｉｎに印加される信号の電圧が０ボルトを超えるのと実質的に同時に、負荷には飽和したコレクタ電流が流れ始める。従って、信号の遅延が実質的に生じない。
【００４１】
なお、この発明の実施の形態にかかるトランジスタの構成は上述のものに限られない。
例えば、コレクタＣ、ベースＢ及びエミッタＥの導電型（不純物型）は、それぞれｎ型、ｐ型及びｎ型である必要はなく、それぞれ、ｐ型、ｎ型及びｐ型としてもよい。
この場合におけるこのトランジスタの動作は、コレクタＣ、ベースＢ及びエミッタＥと外部との間に流れる電流の向きが逆になる点と、ベースＢに蓄積されるキャリアが正孔ではなく電子となる点とを除き、コレクタＣ、ベースＢ及びエミッタＥの導電型がそれぞれｎ型、ｐ型及びｎ型である上述の構成のトランジスタの動作と実質的に同一である。
【００４２】
また、このトランジスタにおいては、例えば図３に示すように、ベースＢ−エミッタＥ間の接合面の面積が、ベースＢ−コレクタＣ間の接合面の面積より小さくなっていてもよい。
【００４３】
これにより、エミッタＥからベースＢを介してコレクタＣに注入するキャリアの量は、わずかなベース電流により制御することができる。すなわち、このトランジスタのベースＢの入力インピーダンスは大きくなり、また電流増幅率が大きくなる。
なお、エミッタＥからベースＢに流れ込んだ少数キャリアはベースＢに幅広く拡散し、コレクタＣに流れるコレクタ電流として吸収される。
【００４４】
また、ベースＢ−エミッタＥ間の接合面の面積を小さくすることにより、これらの部分が形成するコンデンサが有する接合容量も小さくなる。このため、このトランジスタでは、良好な周波数特性を得ること（すなわち、高いトランジション周波数を得ること）もできる。
従来の大電力用トランジスタは、電流増幅率が小さく周波数特性も悪いという欠点があった。これに対し、図３に示すトランジスタは、大電力用であっても小電力用並に制御が容易であるので、電力制御用として幅広く使用することができる。
【００４５】
【発明の効果】
以上説明したように、この発明によれば、非直線性が少なく、信号の伝搬の遅延が少ない増幅回路及び増幅方法と、そのような増幅回路及び増幅方法の実現を容易にするバイポーラトランジスタとが実現される。
【図面の簡単な説明】
【図１】この発明の実施の形態にかかるバイポーラトランジスタの構成を示す模式的断面図である。
【図２】この発明の実施の形態にかかる増幅回路の構成を示す回路図である。
【図３】図１のバイポーラトランジスタの変形例を示す模式的断面図である。
【符号の説明】
Ｑトランジスタ
Ｂベース
Ｃコレクタ
Ｅエミッタ
ｔＢ１第１のベース端子
ｔＢ２第２のベース端子
ｔＣコレクタ端子
ｔＥエミッタ端子
ＶＢバイアス用直流電源
ＶＬ負荷用直流電源
ＺＬ負荷[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an improvement in the structure of a transistor, and more particularly to a transistor suitable for accurate signal amplification.
[0002]
[Prior art]
Bipolar transistors are widely used for signal amplification and digital signal processing. The bipolar transistor includes an emitter made of an n-type or p-type semiconductor, a base joined to the emitter, made of a p-type or n-type semiconductor, and a collector joined to the base and made of an n-type or p-type semiconductor. It is composed of
[0003]
When a base current is supplied to the base from an external signal source, the bipolar transistor controls a current path including the collector and the emitter so that a current having a magnitude substantially proportional to the base current flows between the collector and the emitter.
[0004]
[Problems to be solved by the invention]
However, in a common-emitter amplifier circuit including a conventional bipolar transistor, it is necessary to apply a forward voltage required between the base and the emitter to make the base-emitter conductive. This forward voltage is generally about 0.6 volts. If the voltage between the base and the emitter does not reach this forward voltage, the change in the voltage between the base and the emitter is not reflected in the change in the collector current. Therefore, no amplification is performed.
[0005]
For this reason, in the common-emitter amplifier circuit including the conventional bipolar transistor, nonlinearity of the amplification action occurs. Also, in this emitter-grounded amplifier circuit, when a switching operation is performed by applying a pulse signal to the base, even after the rising of the pulse signal is started, the voltage of the pulse signal is maintained at about 0.6 volt. , The collector current does not start to flow. This causes a delay in signal propagation.
[0006]
SUMMARY OF THE INVENTION The present invention has been made in view of the above situation, and has an amplifying circuit and an amplifying method with less non-linearity and a small signal propagation delay, and a bipolar transistor which facilitates realization of such an amplifying circuit and an amplifying method. And to provide.
[0007]
[Means for Solving the Problems]
To achieve the above object, an amplifier circuit according to a first aspect of the present invention includes:
A plurality of terminals, a bias voltage is applied to one end of the terminal, an input signal is applied to the other end of the terminal , and when the bias voltage is applied, a potential is applied in a direction connecting the two terminals. A second conductivity type base on which a gradient is formed;
A collector of a first conductivity type joined to one surface in the longitudinal direction forming the base;
An emitter of a first conductivity type joined to the other surface in the longitudinal direction forming the base;
A bipolar transistor comprising:
A bias voltage source for supplying the bias voltage;
With
The bias voltage source applies a predetermined bias voltage to one end of the plurality of terminals so that a part of the junction surface between the base and the emitter of the bipolar transistor is conductive, and the bipolar terminal is connected to the other end of the plurality of terminals. When a voltage signal is applied such that the junction surface between the base and the emitter of the transistor does not conduct, a current representing an amplified signal of the voltage signal flows through the load current path .
[0008]
According to such an amplifier circuit, even when a voltage is applied to one of the electrodes provided on the base so that the junction surface between the base and the emitter of the bipolar transistor does not substantially conduct, the collector of the bipolar transistor can be used. Since the emitter conducts, the magnitude of the collector current and the voltage between both ends of the load change in response to the change in the voltage applied to the electrode. Therefore, the delay of signal propagation by such an amplifier circuit is small, and the nonlinearity is also reduced.
[0009]
The resistivity and impurity concentration of the base and the emitter of the bipolar transistor are such that a voltage is applied to one of the plurality of electrodes such that the junction surface of the base and the emitter of the bipolar transistor is substantially conductive. If the amount of change in the current flowing through the load current path is determined to be substantially proportional to the amount of change in the voltage applied to another of the plurality of electrodes, such amplification The non-linearity of the signal amplification by the circuit is further reduced.
[0010]
Further, an amplifier circuit according to a second aspect of the present invention includes:
A plurality of terminals, a bias voltage is applied to one end of the terminal, an input signal is applied to the other end of the terminal, and when the bias voltage is applied, a potential is applied in a direction connecting the two terminals. A second conductivity type base on which a gradient is formed;
A collector of a first conductivity type joined to one surface in the longitudinal direction forming the base;
An emitter of a first conductivity type joined to the other surface in the longitudinal direction forming the base;
A bipolar transistor comprising:
A bias voltage source for supplying the bias voltage;
With
The bias voltage source applies a predetermined bias voltage to one end of the plurality of terminals such that the junction surface of the base and the emitter of the bipolar transistor conducts, and the base of the bipolar transistor to the other end of the plurality of terminals. When a voltage signal is applied such that the junction surface of the emitter does not conduct, a current indicating that the voltage signal is applied flows through the load current path.
[0011]
According to such an amplifier circuit, if a voltage satisfying a predetermined condition determined by a voltage applied to one of the electrodes provided on the base is applied to the other electrode, the voltage between the collector and the emitter of the bipolar transistor is changed. Saturates immediately. Therefore, the delay of signal propagation by such an amplifier circuit is reduced.
[0012]
In the base of the bipolar transistor, a voltage is applied to one of the plurality of electrodes so that a junction surface between the base and the emitter of the bipolar transistor is substantially conducted, and the other of the plurality of electrodes is applied to the other of the plurality of electrodes. A resistor having a resistivity such that the load current path becomes substantially non-saturated when a voltage is applied such that the junction surface between the base and the emitter of the bipolar transistor does not substantially conduct. For example, the danger of excessive current flowing in the load current path is prevented.
[0013]
Further, a bipolar transistor according to a third aspect of the present invention includes:
An emitter of a first conductivity type;
A second conductivity type base joined to the emitter;
A collector of the first conductivity type joined to the base,
The base includes a plurality of electrodes for forming a potential gradient between a plurality of points on the base.
It is characterized by the following.
[0014]
According to such a bipolar transistor, even when a voltage is applied to one of the electrodes provided on the base so that the junction surface between the base and the emitter of the bipolar transistor does not substantially conduct, the collector of the bipolar transistor can be used. Since the emitter conducts, the magnitude of the collector current and the voltage between both ends of the load change in response to the change in the voltage applied to the electrode. For this reason, the propagation delay of the signal by the amplifier circuit constituted by such a bipolar transistor is reduced, and the nonlinearity is also reduced.
According to such a bipolar transistor, when a voltage satisfying a predetermined condition determined by a voltage applied to one of the electrodes provided on the base is applied to the other electrode, the collector-emitter of the bipolar transistor is applied. Saturation immediately saturates. Therefore, when a digital signal or the like is passed through an amplifier circuit including such a bipolar transistor, the propagation delay of the digital signal or the like is reduced.
[0015]
The base is applied with a voltage such that a junction surface of the base and the emitter substantially conducts to one of the plurality of electrodes, and the other of the plurality of electrodes includes the base and the base. When a voltage is applied such that the junction surface of the emitter does not substantially conduct, a current path including the collector and the emitter has a resistivity such that the current path including the emitter is substantially unsaturated. The risk of excessive current flowing between the collector and the emitter is prevented.
[0016]
The resistivity and the impurity concentration of the base and the emitter are such that the collector and the emitter are in a state where a voltage is applied to one of the plurality of electrodes so that a junction surface of the base and the emitter is substantially conducted. If the amount of change in the current flowing through the current path including the emitter is determined to be substantially proportional to the amount of change in the voltage applied to the other one of the plurality of electrodes, such The non-linearity of signal amplification by an amplifier circuit composed of bipolar transistors is further reduced.
[0017]
Further, the amplification method according to the fourth aspect of the present invention includes:
An emitter of a first conductivity type, a base of a second conductivity type joined to the emitter, a collector of a first conductivity type joined to the base, and a potential gradient between a plurality of points of the base. A bipolar transistor comprising a plurality of electrodes; a load connected in series to a load current path including a collector and an emitter of the bipolar transistor; Applying a voltage such that the junction surfaces of the base and the emitter of the semiconductor device substantially conduct.
When a signal voltage is applied to another one of the plurality of electrodes so that the junction surface between the base and the emitter of the bipolar transistor does not substantially conduct, a signal obtained by amplifying a signal represented by the signal voltage Flowing a current representing the load current path through the load current path.
It is characterized by the following.
[0018]
According to such an amplification method, even when a voltage is applied to one of the electrodes provided on the base so that the junction surface between the base and the emitter of the bipolar transistor does not substantially conduct, the collector of the bipolar transistor can be used. Since the emitter conducts, the magnitude of the collector current and the voltage between both ends of the load change in response to the change in the voltage applied to the electrode. For this reason, the delay of signal propagation by such an amplification method is small, and the nonlinearity is also reduced.
[0019]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0020]
(Bipolar transistor)
FIG. 1 is a diagram schematically showing a configuration of a bipolar transistor according to an embodiment of the present invention.
As shown, the bipolar transistor has a collector C, a collector terminal tC, a base B, a first base terminal tB1, a second base terminal tB2, an emitter E, and an emitter terminal tE.
[0021]
The collector C includes an n-type semiconductor region (hereinafter, referred to as an n-type region), and is joined to the base B. A collector terminal tC for external connection is connected to the collector C.
[0022]
The base B includes a p-type semiconductor region (hereinafter, referred to as a p-type region). A first base terminal tB1 and a second base terminal tB2 for external connection are connected to the base B.
The mutual positional relationship between the first base terminal tB1 and the second base terminal tB2 is arbitrary as long as both are connected to the base B. However, the arrangement of the two is based on a line segment connecting the connection point between the first base terminal tB1 and the base B and the connection point between the second base terminal tB2 and the base B, on the junction surface between the base B and the emitter E. It is desirable that the arrangement is such that the orthogonal projection of is as long as possible.
[0023]
In addition, the resistivity of the p-type semiconductor region forming the base B is such that a voltage is applied to one of the first base terminal tB1 and the second base terminal tB2 such that the base B-emitter E is substantially conductive. On the other hand, when a voltage that does not substantially conduct between the base B and the emitter E is applied, a base current that is substantially non-saturated and flows between the collector C and the emitter E flows. Value is desirable.
[0024]
The emitter E is composed of an n-type region and is joined to the base B. An emitter terminal tE for external connection is connected to the emitter E.
[0025]
(Amplifier circuit)
FIG. 2 is a circuit diagram showing a configuration of an amplifier circuit according to a second embodiment of the present invention.
As shown in the figure, this amplifier circuit includes a transistor Q, an input terminal Ein, a bias DC power supply VB, and a load ZL.
[0026]
The transistor Q is substantially the same as the transistor shown in FIG.
The collector terminal tC of the transistor Q is connected to the positive electrode of the external load DC power supply VL via the load ZL. The first base terminal tB1 is connected to the input terminal Ein, and the second base terminal tB2 is connected to the positive terminal of the bias DC power supply VB. The emitter terminal tE is connected to the negative electrode of the load DC power supply VL and the negative electrode of the bias DC power supply VB.
[0027]
The magnitude of the voltage generated by the DC power supply for bias VB is such that the signal is substantially not supplied to the input terminal Ein.
(1) Part of the junction surface between the base B and the emitter E of the transistor Q is substantially conductive,
(2) conduction between the collector C and the emitter E of the transistor Q in a substantially non-saturated state by a base current flowing through the junction surface between the base B and the emitter E;
Size.
[0028]
The magnitude of the voltage generated by the load DC power supply VL is such that the signal is not substantially supplied to the input terminal Ein, and the bias DC power supply generates a voltage satisfying the conditions described above as (1) and (2). In such a state, the magnitude is set such that the collector current flows in a substantially unsaturated state between the collector C and the emitter E of the transistor Q.
[0029]
Hereinafter, in order to facilitate understanding, it is assumed that the base B is formed in a flat plate shape so as to include a line segment connecting each connection point with the first and second base terminals tB1 and tB2.
In this case, of the collector current flowing from the collector C to the emitter E of the transistor Q, the region of the base B where the distance from the first base terminal tB1 in the direction along the second base terminal tB2 is x (collector current The cross-sectional area in the direction perpendicular to the flowing direction is defined as Δx), and the magnitude of the component I _C (x) is substantially represented by Expression 1.
However, the voltage applied to the input terminal Ein of the amplifier circuit and v _in, the voltage bias DC power supply VB is generated as a v _b, the base from the connection point of the base B and the first base terminal tB1 B and the distance to the connection point of the second base terminal tB2 and L, beta is the current amplification factor of the transistor Q, q is the elementary charge, k is Boltzmann's constant, T is the absolute temperature, I _S is a predetermined constant And
[0030]
(Equation 1)
_{_{I C (x) = β ·}} I S · [exp {q · v (x) / (k · T)} - 1] · Δx
_{However, v (x) = v in} + {(x / L) · (v b -v in)}
[0031]
Therefore, the total amount I _{C of the} collector current flowing from the collector C to the emitter E of the transistor Q is substantially equal to the value obtained by definitely integrating I _C (x) from 0 to L, that is, substantially, Equation 2 Is represented by
[0032]
(Equation 2)
I _C = β · [(I · _S · K · T · L) / {q · (v _b −v _in )}] × [exp ｛q · v _b / (k · T)} − exp ｛q · v _in / (k · T)｝]-β · I _S · L
[0033]
Then, the change rate of the total amount I _C of the collector current to the change of the voltage v _in the input Ein is substantially a value obtained by differentiating the value of I _C by the value of v _in. The value obtained by differentiating the value of I _C by the value of _{_{vin dI C / d (v in}} ) is substantially represented by Equation 3.
[0034]
(Equation 3)

[0035]
Furthermore, when a value that value is negligible in comparison with the first {q / (k · T) }, dI C / d (v in) is the approximate, the value expressed by Equation 4 .
[0036]
(Equation 4)

[0037]
Therefore, the value of β · I · _S · L · [1+ {q / (k · T)} · v _b ] can be ignored compared to the value of {β · I · _S · L · q / (k · T)}. if the degree of the _magnitude, the value of dI C / d _{(v in)} is substantially equal to a constant value _{{β · I S · L ·} q / (k · T)}.
That is, the value of the total amount I _C of the collector current increases or decreases substantially directly proportional to the increase or decrease of the voltage v _in the input Ein.
[0038]
Therefore, the value of β · I · _S · L · [1+ {q / (k · T)} · v _b ] can be ignored compared to the value of {β · I · _S · L · q / (k · T)}. if the degree of the _magnitude, the value of dI C / d _{(v in)} is substantially equal to a constant value _{{β · I S · L ·} q / (k · T)}.
That is, in the configuration of FIG. 2, the value of the total amount I _C of the collector current of the transistor Q increases or decreases substantially directly proportional to the increase or decrease of the voltage v _in the input Ein.
[0039]
Therefore, in the configuration of FIG. 2, when the voltage of the input terminal Ein does not reach about 0.6 volt with respect to the potential of the emitter E of the transistor Q (including the case where the polarity of the voltage is negative). The current path including the load also conducts in (1). Therefore, even when the voltage at the input terminal Ein changes in a region that does not reach about 0.6 volts, the magnitude of the collector current and the change in the voltage between both ends of the load change substantially linearly.
[0040]
Further, in the configuration of Figure 2, as the voltage at the input terminal Ein is turned on the transistor Q is if it exceeds 0 volt slightly, if you choose the value of the voltage v _b the bias DC power supply VB is generated, the input terminal Ein At substantially the same time that the voltage of the applied signal exceeds 0 volts, the load begins to draw a saturated collector current. Therefore, there is substantially no signal delay.
[0041]
Note that the configuration of the transistor according to the embodiment of the present invention is not limited to the above.
For example, the conductivity types (impurity types) of the collector C, the base B, and the emitter E need not be n-type, p-type, and n-type, respectively, but may be p-type, n-type, and p-type, respectively.
The operation of this transistor in this case is such that the direction of the current flowing between the collector C, the base B and the emitter E and the outside is reversed, and that the carriers stored in the base B are electrons instead of holes. Except for the above, the operation of the transistor having the above configuration in which the conductivity types of the collector C, the base B, and the emitter E are n-type, p-type, and n-type, respectively, is substantially the same.
[0042]
In this transistor, for example, as shown in FIG. 3, the area of the junction between the base B and the emitter E may be smaller than the area of the junction between the base B and the collector C.
[0043]
Thus, the amount of carriers injected from the emitter E to the collector C via the base B can be controlled by a small base current. That is, the input impedance of the base B of this transistor increases, and the current amplification factor increases.
The minority carriers flowing from the emitter E into the base B diffuse widely into the base B and are absorbed as a collector current flowing through the collector C.
[0044]
Also, by reducing the area of the junction surface between the base B and the emitter E, the junction capacitance of the capacitor formed by these portions also decreases. Therefore, in this transistor, favorable frequency characteristics can be obtained (that is, a high transition frequency can be obtained).
The conventional high power transistor has a drawback that the current amplification factor is small and the frequency characteristics are poor. On the other hand, the transistor shown in FIG. 3 can be widely used for power control because the transistor can be easily controlled for high power as well as for low power.
[0045]
【The invention's effect】
As described above, according to the present invention, an amplifier circuit and an amplification method with less nonlinearity and less signal propagation delay, and a bipolar transistor that facilitates the realization of such an amplifier circuit and an amplification method are provided. Is achieved.
[Brief description of the drawings]
FIG. 1 is a schematic sectional view showing a configuration of a bipolar transistor according to an embodiment of the present invention.
FIG. 2 is a circuit diagram showing a configuration of an amplifier circuit according to the embodiment of the present invention.
FIG. 3 is a schematic cross-sectional view showing a modification of the bipolar transistor of FIG.
[Explanation of symbols]
Q Transistor B Base C Collector E Emitter tB1 First base terminal tB2 Second base terminal tC Collector terminal tE Emitter terminal VB DC power supply for bias VL Load DC power supply for load ZL Load

Claims

A plurality of terminals, a bias voltage is applied to one end of the terminal, an input signal is applied to the other end of the terminal , and when the bias voltage is applied, a potential is applied in a direction connecting the two terminals. A second conductivity type base on which a gradient is formed;
A collector of a first conductivity type joined to one surface in the longitudinal direction forming the base;
An emitter of a first conductivity type joined to the other surface in the longitudinal direction forming the base;
A bipolar transistor comprising:
A bias voltage source for supplying the bias voltage;
With
The bias voltage source applies a predetermined bias voltage to one end of the plurality of terminals so that a part of the junction surface between the base and the emitter of the bipolar transistor is conductive, and the bipolar terminal is connected to the other end of the plurality of terminals. An amplifier circuit characterized in that, when a voltage signal is applied such that a junction surface between a base and an emitter of a transistor does not become conductive, a current representing an amplified signal of the voltage signal flows through a load current path .

A plurality of terminals, a bias voltage is applied to one end of the terminal, an input signal is applied to the other end of the terminal , and when the bias voltage is applied, a potential is applied in a direction connecting the two terminals. A second conductivity type base on which a gradient is formed;
A collector of a first conductivity type joined to one surface in the longitudinal direction forming the base;
An emitter of a first conductivity type joined to the other surface in the longitudinal direction forming the base;
A bipolar transistor comprising:
A bias voltage source for supplying the bias voltage;
With
The bias voltage source applies a predetermined bias voltage to one end of the plurality of terminals such that the junction surface of the base and the emitter of the bipolar transistor conducts, and the base of the bipolar transistor to the other end of the plurality of terminals. An amplifier circuit characterized in that when a voltage signal is applied such that the junction surface of the emitter does not conduct, a current indicating that the voltage signal is applied flows through a load current path .

A plurality of terminals, a bias voltage is applied to one end of the terminal, an input signal is applied to the other end of the terminal , and when the bias voltage is applied, a potential is applied in a direction connecting the two terminals. A first conductivity type base on which a gradient is formed;
A collector of a second conductivity type joined to one surface in the longitudinal direction forming the base;
An emitter of a second conductivity type joined to the other surface in the longitudinal direction forming the base;
A bipolar transistor comprising:
A bias voltage source for supplying the bias voltage;
With
The bias voltage source applies a predetermined bias voltage to one end of the plurality of terminals so that a part of the junction surface between the base and the emitter of the bipolar transistor is conductive, and the bipolar terminal is connected to the other end of the plurality of terminals. An amplifier circuit characterized in that, when a voltage signal is applied such that a junction surface between a base and an emitter of a transistor does not become conductive, a current representing an amplified signal of the voltage signal flows through a load current path .

A plurality of terminals, a bias voltage is applied to one end of the terminal, an input signal is applied to the other end of the terminal , and when the bias voltage is applied, a potential is applied in a direction connecting the two terminals. A first conductivity type base on which a gradient is formed;
A collector of a second conductivity type joined to one surface in the longitudinal direction forming the base;
An emitter of a second conductivity type joined to the other surface in the longitudinal direction forming the base;
A bipolar transistor comprising:
A bias voltage source for supplying the bias voltage;
With
The bias voltage source applies a predetermined bias voltage to one end of the plurality of terminals such that the junction surface of the base and the emitter of the bipolar transistor conducts, and the base of the bipolar transistor to the other end of the plurality of terminals. An amplifier circuit characterized in that when a voltage signal is applied such that the junction surface of the emitter does not conduct, a current indicating that the voltage signal is applied flows through a load current path .