JP3558868B2 - Amplifier circuit - Google Patents
Amplifier circuit Download PDFInfo
- Publication number
- JP3558868B2 JP3558868B2 JP12103398A JP12103398A JP3558868B2 JP 3558868 B2 JP3558868 B2 JP 3558868B2 JP 12103398 A JP12103398 A JP 12103398A JP 12103398 A JP12103398 A JP 12103398A JP 3558868 B2 JP3558868 B2 JP 3558868B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- bipolar transistor
- emitter
- collector
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
- Amplifiers (AREA)
Description
【0001】
【発明の属する技術分野】
この発明は、バイポーラトランジスタの構造の改良に関し、特に、バイポーラトランジスタの電気的特性を改良するために行うバイポーラトランジスタの構造の改良に関する。
【0002】
【従来の技術】
従来より、NPN型及びPNP型のバイポーラトランジスタが知られている。このバイポーラトランジスタは、n型又はp型の半導体よりなるコレクタと、コレクタに接合され、コレクタと異なる型(すなわち、コレクタがn型ならばp型、p型ならばn型)の半導体よりなるベースと、ベースに接合され、コレクタと同じ型の半導体よりなるエミッタとより構成される。
【0003】
このバイポーラトランジスタは、外部の信号源とベースの間にベース電流を流すと、ベース電流に実質的に比例する量の電流をコレクタ−エミッタ間に流すよう、コレクタ−エミッタ間を含む電流路を制御する。
【0004】
【発明が解決しようとする課題】
このバイポーラトランジスタにおいて実質的な量のベース電流を流すためには、通常、0.6ボルト程度のベース−エミッタ間電圧を要する。このため、ベースに供給される信号の電圧の遷移とバイポーラトランジスタのオン/オフ状態の遷移との間に時間的なずれが生じ、これが信号伝搬の遅れの原因となる。
【0005】
例えば、0.6ボルト未満であるロー状態から0.6ボルトを超えるハイ状態までを有限の一定時間で立ち上がるデジタル入力に対しては、入力がロー状態から0.6ボルトに達するまでの時間、出力の立ち上がりが開始されず、これが伝搬の遅れとなって表れる。
【0006】
また、このバイポーラトランジスタが非飽和状態において流しうるベース電流の量はベース−エミッタ間電圧の関数となるが、一定のベース−エミッタ間電圧の下で流れるベース電流の値は、温度にも依存する。そして、ベース電流の温度に対する変化率は、ベース−エミッタ間電圧が大きいほど大きい。
【0007】
このため、用途によっては、差動増幅器など、ベース電流の温度に対する変動を補償するための構成を用いる必要が生じ、用途を達成するために必要なバイポーラトランジスタの数が増大して、装置の複雑化、大型化を招き、消費電力も増大する。
【0008】
この発明は上記実状に鑑みてなされたもので、信号を入力する端子の電圧が実質的に接地電位に等しい状態で信号の増幅を行う増幅回路と、そのような増幅回路の製造を容易にする半導体素子とを提供することを目的とする。
【0009】
【課題を解決するための手段】
上記目的を達成するため、この発明の第1の観点にかかる半導体素子は、
第1導電型の第1の半導体層と、
前記第1の半導体層に接合された第2導電型の第2の半導体層と、
前記第2の半導体層に接合された第1導電型の第3の半導体層と、
前記第2の半導体層に接合された第1導電型の第4の半導体層と、
前記第4の半導体層に接合された第2導電型の第5の半導体層と、を備え、
前記第1、第2及び第3の半導体層は、前記第2の半導体層がベースとして機能し、前記第1及び第3の半導体層のうち一方がコレクタとして、他方がエミッタとして機能する第1のバイポーラトランジスタをなし、
前記第2、第4及び第5の半導体層は、前記第4の半導体層がベースとして機能し、前記第2及び第5の半導体層のうち一方がコレクタとして、他方がエミッタとして機能する第2のバイポーラトランジスタをなす、
ことを特徴とする。
【0010】
このような半導体素子によれば、例えば第1のバイポーラトランジスタをエミッタ接地モードで動作させ、第2の半導体層を第2のバイポーラトランジスタのエミッタとし、第5の半導体層をコレクタとして動作させることにより、第4の半導体層の電位が、接地電位に実質的に等しくなる。
また、例えば第1のバイポーラトランジスタをエミッタ接地モードで動作させ、第5の半導体層を第2のバイポーラトランジスタのエミッタとし、第2の半導体層をコレクタとして動作させ、第2のバイポーラトランジスタを飽和させても、第4の半導体層の電位は、接地電位に実質的に等しくなる。
従って、このような半導体素子によれば、信号を入力する端子の電圧が実質的に接地電位に等しい状態で信号の増幅を行う増幅回路の製造が容易となる。
【0011】
前記第1のバイポーラトランジスタの前記ベース及び前記エミッタの接合面の面積は、前記第1のバイポーラトランジスタの前記コレクタ及び前記ベースの接合面の面積より小さいものであってもよい。
【0012】
これにより、第1及び第2のバイポーラトランジスタのエミッタからコレクタに注入されるキャリアの量は、各バイポーラトランジスタのベースに流れるわずかなベース電流により制御することができる。すなわち、第1及び第2のバイポーラトランジスタのベースの入力インピーダンスは大きくなり、また、第1及び第2のバイポーラトランジスタの電流増幅率が大きくなる。
【0013】
また、第1及び第2のバイポーラトランジスタのベース−エミッタ間の接合面の面積が小さくなることにより、該接合面が形成するコンデンサの接合容量も小さくなり、第1及び第2のバイポーラトランジスタの周波数特性が改善される。
【0014】
また、この発明の第2の観点にかかる半導体素子は、
第1導電型の第1の半導体層と、
前記第1の半導体層に接合された第2導電型の第2の半導体層と、
前記第2の半導体層に接合された第1導電型の第3の半導体層と、
前記第2の半導体層に接合された第1導電型の第4の半導体層と、
前記第4の半導体層に接合された第2導電型の第5の半導体層と、を備え、
前記第1、第2及び第3の半導体層は、外部の電源の一方の極から順に、前記第1、第2及び第3の半導体層を経て前記電源の他方の極に至る第1の電流路を形成し、
前記第2、第4及び第5の半導体層は、前記電源の一方の極から順に、前記第5、第4及び第2の半導体層を経て前記電源の他方の極に至る第2の電流路を形成する、
ことを特徴とする。
【0015】
このような半導体素子の第1、第2及び第3の半導体層は、例えばそれぞれコレクタ、ベース及びエミッタとして機能することにより第1のバイポーラトランジスタを形成し、第2、第4及び第5の半導体層は、例えばエミッタ、ベース及びコレクタとして機能することにより第2のバイポーラトランジスタを形成する。
そして、例えば第1のバイポーラトランジスタをエミッタ接地モードで動作させることにより、第4の半導体層の電位が、接地電位に実質的に等しくなる。
従って、このような半導体素子によれば、信号を入力する端子の電圧が実質的に接地電位に等しい状態で信号の増幅を行う増幅回路の製造が容易となる。
【0016】
また、この発明の第3の観点にかかる半導体素子は、
第1導電型の第1の半導体層と、
前記第1の半導体層に接合された第2導電型の第2の半導体層と、
前記第2の半導体層に接合された第1導電型の第3の半導体層と、
前記第2の半導体層に接合された第1導電型の第4の半導体層と、
前記第4の半導体層に接合された第2導電型の第5の半導体層と、を備え、
前記第1、第2及び第3の半導体層は、外部の電源の一方の極から順に、前記第1、第2及び第3の半導体層を経て前記電源の他方の極に至る第1の電流路を形成し、
前記第2、第4及び第5の半導体層は、前記電源の一方の極から順に、前記第2、第4及び第5の半導体層を経て前記電源の他方の極に至る第2の電流路を形成する、
ことを特徴とする。
【0017】
このような半導体素子の第1、第2及び第3の半導体層は、例えばそれぞれコレクタ、ベース及びエミッタとして機能することにより第1のバイポーラトランジスタを形成し、第2、第4及び第5の半導体層は、例えばコレクタ、ベース及びエミッタとして機能することにより第2のバイポーラトランジスタを形成する。
そして、例えば第1のバイポーラトランジスタをエミッタ接地モードで動作させ、第2のバイポーラトランジスタを飽和させると、第4の半導体層の電位は、接地電位に実質的に等しくなる。
従って、このような半導体素子によれば、信号を入力する端子の電圧が実質的に接地電位に等しい状態で信号の増幅を行う増幅回路の製造が容易となる。
【0018】
また、この発明の第4の観点にかかる増幅回路は、
第1導電型の第1の半導体層と、前記第1の半導体層に接合された第2導電型の第2の半導体層と、前記第2の半導体層に接合された第1導電型の第3の半導体層と、前記第2の半導体層に接合された第1導電型の第4の半導体層と、前記第4の半導体層に接合された第2導電型の第5の半導体層と、を備え、前記第1、第2および第3の半導体層は、前記第1の半導体層がコレクタとして機能し、前記第2の半導体層がベースとして機能し、前記第3の半導体層がエミッタとして機能する第1のバイポーラトランジスタをなし、前記第2、第4および第5の半導体層は、前記第2の半導体層がエミッタとして機能し、前記第4の半導体層がベースとして機能し、前記第5の半導体層がコレクタとして機能する第2のバイポーラトランジスタをなす半導体素子と、
前記第2のバイポーラトランジスタの前記エミッタに、前記第1のバイポーラトランジスタの前記コレクタおよび前記エミッタを含む電流路を導通させるためのバイアス電流を供給し、前記第2のバイポーラトランジスタの前記ベースに、前記第2のバイポーラトランジスタの前記コレクタおよび前記エミッタを含む電流路を導通させるためのバイアス電流を供給するバイアス手段と、
前記第2のバイポーラトランジスタの前記ベースに入力信号を供給する入力手段と、
前記第2のバイポーラトランジスタの前記エミッタが発生する電圧を前記第1のバイポーラトランジスタの前記ベースに印加する手段と、
前記第1のバイポーラトランジスタの前記コレクタおよび前記エミッタを含む電流路にカスケードに接続される負荷に流れる電流の大きさを表す出力信号を外部に供給する出力手段と、
を備えることを特徴とする。
【0019】
このような増幅回路によれば、第1のバイポーラトランジスタのベース−エミッタ間の電圧は、第2のバイポーラトランジスタのベース−エミッタ間の電圧により実質的に相殺され、第2のバイポーラトランジスタのベースの電位は、第1のバイポーラトランジスタのエミッタの電位にほぼ等しくなる。
このため、例えば第1のバイポーラトランジスタのエミッタが接地されていれば、この増幅回路は、入力信号の入力端である第2のバイポーラトランジスタのベースの電位が実質的に接地電位に等しい状態で入力信号の増幅を行う。
【0020】
また、この発明の第5の観点にかかる増幅回路は、
第1導電型の第1の半導体層と、前記第1の半導体層に接合された第2導電型の第2の半導体層と、前記第2の半導体層に接合された第1導電型の第3の半導体層と、前記第2の半導体層に接合された第1導電型の第4の半導体層と、前記第4の半導体層に接合された第2導電型の第5の半導体層と、を備え、前記第1、第2および第3の半導体層は、前記第1の半導体層がコレクタとして機能し、前記第2の半導体層がベースとして機能し、前記第3の半導体層がエミッタとして機能する第1のバイポーラトランジスタをなし、前記第2、第4および第5の半導体層は、前記第2の半導体層がエミッタとして機能し、前記第4の半導体層がベースとして機能し、前記第5の半導体層がコレクタとして機能する第2のバイポーラトランジスタをなす半導体素子と、
前記第2のバイポーラトランジスタの前記エミッタに、前記第1のバイポーラトランジスタの前記コレクタおよび前記エミッタを含む電流路を導通させるためのバイアス電流を供給し、前記第2のバイポーラトランジスタの前記ベースに、前記第2のバイポーラトランジスタの前記コレクタおよび前記エミッタを含む電流路を飽和させるためのバイアス電流を供給するバイアス手段と、
前記第2のバイポーラトランジスタの前記ベースに入力信号を供給する入力手段と、
前記第2のバイポーラトランジスタの前記コレクタおよび前記エミッタを含む電流路に流れる電流を前記第1のバイポーラトランジスタの前記ベースに供給する手段と、
前記第1のバイポーラトランジスタの前記コレクタおよび前記エミッタを含む電流路にカスケードに接続される負荷に流れる電流の大きさを表す出力信号を外部に供給する出力手段と、
を備えることを特徴とする。
【0021】
このような増幅回路によれば、第1のバイポーラトランジスタのベース−エミッタ間の電圧は、第2のバイポーラトランジスタのコレクタ−ベース間の電圧により実質的に相殺され、第2のバイポーラトランジスタのベースの電位は、第1のバイポーラトランジスタのエミッタの電位にほぼ等しくなる。
このため、例えば第1のバイポーラトランジスタがエミッタ接地モードで動作していれば、この増幅回路は、入力信号の入力端である第2のバイポーラトランジスタのベースの電位が実質的に接地電位に等しい状態で入力信号の増幅を行う。
【0022】
また、この発明の第6の観点にかかる増幅回路は、
第1導電型の第1の半導体層と、前記第1の半導体層に接合された第2導電型の第2の半導体層と、前記第2の半導体層に接合された第1導電型の第3の半導体層と、前記第2の半導体層に接合された第1導電型の第4の半導体層と、前記第4の半導体層に接合された第2導電型の第5の半導体層と、を備え、前記第1、第2および第3の半導体層は、前記第1の半導体層がコレクタとして機能し、前記第2の半導体層がベースとして機能し、前記第3の半導体層がエミッタとして機能する第1のバイポーラトランジスタをなし、前記第2、第4および第5の半導体層は、前記第2の半導体層がエミッタとして機能し、前記第4の半導体層がベースとして機能し、前記第5の半導体層がコレクタとして機能する第2のバイポーラトランジスタをなす半導体素子と、
前記第2のバイポーラトランジスタの前記エミッタに、前記第1のバイポーラトランジスタの前記コレクタおよび前記エミッタを含む電流路を導通させるためのバイアス電流を供給し、前記第2のバイポーラトランジスタの前記ベースに、前記第2のバイポーラトランジスタの前記コレクタおよび前記エミッタを含む電流路を能動領域で導通させるためのバイアス電流を供給するバイアス手段と、
入力端と、前記入力端に印加された入力信号を表す電流を前記第2のバイポーラトランジスタの前記ベースに供給する手段と、を備える入力手段と、
前記入力端の電位が前記第1のバイポーラトランジスタの前記エミッタの電位にほぼ等しくなるように、前記入力端と前記第2のバイポーラトランジスタの前記ベースとの間の電圧を制御する電位固定手段と、
前記第2のバイポーラトランジスタの前記コレクタおよび前記エミッタを含む電流路に流れる電流を前記第1のバイポーラトランジスタの前記ベースに供給する手段と、
前記第1のバイポーラトランジスタの前記コレクタおよび前記エミッタを含む電流路にカスケードに接続される負荷に流れる電流の大きさを表す出力信号を外部に供給する出力手段と、
を備えることを特徴とする。
【0023】
このような増幅回路によれば、第2のバイポーラトランジスタが能動領域で動作する一方、電位規制手段により、入力端の電位は第1のバイポーラトランジスタのエミッタの電位にほぼ等しくなる。
このため、例えば第1のバイポーラトランジスタがエミッタ接地モードで動作し、第1のバイポーラトランジスタのエミッタが接地されていれば、この増幅回路は、入力端の電位が実質的に接地電位に等しい状態で入力信号の増幅を行う。
【0024】
また、このような増幅回路では、第1のバイポーラトランジスタのコレクタ−エミッタ間の電流は、入力信号の電圧の変化とは実質的に逆相で変化する。このため、例えば第1のバイポーラトランジスタがエミッタ接地で動作している場合、第1のバイポーラトランジスタのコレクタの電圧を出力信号とすれば、出力信号は、入力信号と同相で変化する。
【0025】
前記バイアス手段は、前記第2のバイポーラトランジスタの前記ベースに供給する前記バイアス電流の大きさを、前記負荷に流れる電流の増加量に実質的に比例して減少させる負帰還手段を備えるものであってもよい。
これにより、第1のバイポーラトランジスタは、例えば実質的に自己バイアスされ、周囲の温度変化に対して安定に動作する。また、この増幅回路の周波数特性も改善される。
【0026】
【発明の実施の形態】
以下、図1〜図8を参照して、この発明の実施の形態を説明する。
【0027】
(トランジスタ)
図1は、この発明の実施の形態にかかるトランジスタの構成を模式的に示す図である。図示するように、このトランジスタは、第1〜第5の半導体層1〜5を備えている。
【0028】
第1の半導体層1は、n型半導体領域(以下、n型領域と呼ぶ)からなり、第2の半導体層2に接合されている。第1の半導体層1には、外部接続用のコレクタ端子tCが接続されている。
【0029】
第2の半導体層2は、p型半導体領域(以下、p型領域と呼ぶ)からなる。第2の半導体層2には、外部接続用のバイアス端子tBIASが接続されている。
【0030】
第3の半導体層3はn型領域からなり、第2の半導体層2に接合されていて、外部接続用の第1エミッタ端子tE1が接続されている。
【0031】
第4の半導体層4は、n型領域からなり、第3の半導体層3と互いに接することなく、第2の半導体層2に接合されている。第4の半導体層4には、外部接続用のベース端子tBが接続されている。
【0032】
第5の半導体層5はp型領域からなり、第4の半導体層4に接合されていて、外部接続用の第2エミッタ端子tE2に接続されている。
【0033】
図1に示すように、このトランジスタにおいては、第1〜第3の半導体層1〜3がNPN型の第1のバイポーラトランジスタを形成し、第2、第4及び第5の半導体層2、4及び5がPNP型の第2のバイポーラトランジスタを形成する。
【0034】
第1の半導体層1は第1のバイポーラトランジスタのコレクタとして機能する。
第2の半導体層2は第1のバイポーラトランジスタのベース及び第2のバイポーラトランジスタのエミッタとして機能する。第3の半導体層3は第1のバイポーラトランジスタのエミッタとして機能する。
第4の半導体層4は第2のバイポーラトランジスタのベースとして機能する。第5の半導体層5は第2のバイポーラトランジスタのコレクタとして機能する。
【0035】
ただし、後述するように、第2の半導体層2は第2のバイポーラトランジスタのエミッタの機能を行ってもよい。第2の半導体層2が第2のバイポーラトランジスタのエミッタの機能を行う場合、第5の半導体層5は第2のバイポーラトランジスタのコレクタの機能を行う。
【0036】
(増幅回路)
次に、この発明の実施の形態にかかる増幅回路を説明する。
図2は、この増幅回路の構成を示す回路図である。
図示するように、この増幅回路は、トランジスタQと、抵抗器R1〜R3と、入力端INと、出力端OUTとからなる。
【0037】
トランジスタQは、図1に示すトランジスタと実質的に同一のものである。ただし、この増幅回路のトランジスタQにおいては、第2のバイポーラトランジスタのコレクタの機能を行うのは第5の半導体層5であり、第2のバイポーラトランジスタのエミッタの機能を行うのは第2の半導体層2である。
【0038】
トランジスタQのコレクタ端子tCと外部の直流電源の正極との間には抵抗器R1が接続され、また、コレクタ端子tCには、出力端OUTが接続されている。第1エミッタ端子tE1及び第2エミッタ端子tE2はいずれも接地され、直流電源の負極も接地されている。バイアス端子tBIASと直流電源の正極との間には抵抗器R2が接続されている。ベース端子tBには入力端INが接続され、また、ベース端子tBには抵抗器R3の一端が接続され、抵抗器R3の他端は接地されている。
【0039】
抵抗器R1〜R3の抵抗値は、トランジスタQに含まれる上述の第1及び第2のバイポーラトランジスタが実質的にA級動作をするような値に選ばれている。すなわち、抵抗器R1〜R3の抵抗値は、入力端INから実質的に信号が供給されていない場合において、第1及び第2のバイポーラトランジスタのコレクタ−エミッタ間に、これらの各バイポーラトランジスタがほぼ完全にオンしたときに流れる電流のほぼ半分の電流が流れるよう設定されている。
【0040】
そして、図2の回路において、直流電源の両極より電源電圧を印加すると、第1及び第2のバイポーラトランジスタのコレクタ−エミッタ間に、これらの各バイポーラトランジスタがほぼ完全にオンしたときに流れる電流のほぼ半分の電流が流れる。
【0041】
そして、第2及び第3の半導体層2及び3の間には、第2及び第3の半導体層2及び3が形成するダイオードの順方向特性に従って順方向電圧が発生する。具体的には、第1のバイポーラトランジスタのエミッタ(すなわち、第3の半導体層3)に対する第1のバイポーラトランジスタのベース(すなわち、第2の半導体層2)の電圧は、例えば約0.6ボルトとなる。
【0042】
また、第2及び第4の半導体層2及び4の間にも、第2及び第4の半導体層2及び4が形成するダイオードの順方向特性に従って順方向電圧が発生する。従って、第2のバイポーラトランジスタのエミッタ(すなわち、第2の半導体層2)に対する第2のバイポーラトランジスタのベース(すなわち、第4の半導体層4)の電圧も、例えば約0.6ボルトとなる。
【0043】
従って、第2及び第3の半導体層2及び3が形成するダイオードの順方向電圧の絶対値と、第2及び第4の半導体層2及び4が形成するダイオードの順方向電圧の絶対値とが互いにほぼ等しければ、第3及び第4の半導体層3及び4の間の電圧はほぼ0となる。すなわち、第4の半導体層4に接続されている入力端INの電圧は、接地電位にほぼ等しくなる。
【0044】
そして、入力端INに、増幅の対象となる入力信号を印加すると、第2のバイポーラトランジスタのコレクタ−エミッタ間を流れる電流は、入力信号が正極性のとき、入力信号の振幅に実質的に比例して減少し、入力信号が負極性のとき、入力信号の振幅に実質的に比例して増加する。
【0045】
従って、第2のバイポーラトランジスタのベースの機能を行う第2の半導体層2の電圧は、接地電位に対し、入力信号が正極性のとき入力信号の振幅に比例して上昇し、入力信号が負極性のとき入力信号の振幅に比例して降下する。
【0046】
第1のバイポーラトランジスタのコレクタ−エミッタ間を流れる電流は、第2の半導体層2の電圧が上昇すれば増加し、降下すれば減少する。
このため、第1のバイポーラトランジスタのコレクタ−エミッタ間を流れる電流は、入力端INに印加された入力信号の電圧が上昇すれば増加し、降下すれば減少する。
【0047】
この結果、第1の半導体層1に接続されている出力端OUTの電圧は、入力端INに印加された入力信号の電圧が上昇すれば降下し、入力信号の電圧が降下すれば上昇する。すなわち、出力端OUTの電圧は、入力端INの電圧の極性を反転した信号を表す。
【0048】
図2に示す増幅回路の入力端INに、接地電位を挟んで瞬時値が振動する正弦波を供給した場合の出力端OUTの電位の波形の一例を図3に示す。図示するように、入力端INの電位が接地電位を挟んで上下しても、出力端OUTからは、入力端INの電位の変化を逆相で増幅したものに相当する電位が供給される。
【0049】
なお、図2の増幅回路において、トランジスタQに含まれる第1及び第2のバイポーラトランジスタは、いずれも実質的にA級動作をする必要はなく、いずれも、入力端INから信号が実質的に供給されていない状態において実質的に能動領域にあればよい。すなわち、第1及び第2のバイポーラトランジスタは、入力端INから信号が新たに供給されたとき、各々のコレクタ−エミッタ間に流れる電流の変化分が、各々のベース電流の変化分を増幅したものに相当する電流が流れる状態にあればよい。
【0050】
この発明の実施の形態にかかる増幅回路は、例えば、図4に示す構成をとってもよい。図示するように、この増幅回路は、トランジスタQと、抵抗器R1〜R3と、入力端INと、出力端OUTとからなる。
【0051】
図4の増幅回路において、トランジスタQは、図1に示すトランジスタと実質的に同一のものである。ただし、この増幅回路のトランジスタQにおいては、第2のバイポーラトランジスタのコレクタの機能を行うのは第2の半導体層2であり、第2のバイポーラトランジスタのエミッタの機能を行うのは第5の半導体層5である。
【0052】
また、図4の増幅回路においては、図2に示す増幅回路と同様、トランジスタQのコレクタ端子tCと外部の直流電源の正極との間には抵抗器R1が接続され、また、コレクタ端子tCには出力端OUTが接続されている。また、ベース端子tBに入力端IN及び抵抗器R3の一端が接続され、抵抗器R3の他端は接地されている。第1エミッタ端子tE1及び直流電源の負極も接地されている。
【0053】
一方、図4の増幅回路において、抵抗器R2は、トランジスタQの第2エミッタ端子tE2と直流電源の正極との間に接続されている。また、バイアス端子tBIASは開放されている。
【0054】
図4の増幅回路において、抵抗器R1〜R3の抵抗値は、トランジスタQの第1のバイポーラトランジスタが実質的にA級動作をし、且つ、トランジスタQの第2のバイポーラトランジスタが実質的に飽和するような値に選ばれている。
【0055】
図4の増幅回路において、直流電源の両極より電源電圧を印加すると、第2のバイポーラトランジスタは飽和し、第2のバイポーラトランジスタのエミッタからコレクタに(すなわち、第5の半導体層5から第2の半導体層2に)流れる飽和電流は、第1のバイポーラトランジスタのベースに流れ込む。
【0056】
この飽和電流により第1のバイポーラトランジスタは駆動され、第1のバイポーラトランジスタのコレクタからエミッタに(すなわち、第1の半導体層1から第3の半導体層3に)、第1のバイポーラトランジスタがほぼ完全にオンしたときに流れる電流のほぼ半分の電流が流れる。
【0057】
そして、第2及び第3の半導体層2及び3の間には、第2及び第3の半導体層2及び3が形成するダイオードの順方向特性に従って順方向電圧が発生し、また、第2及び第4の半導体層2及び4の間にも、第2及び第4の半導体層2及び4が形成するダイオードの順方向特性に従って順方向電圧が発生する。
従って、図2の増幅回路と同様、第3及び第4の半導体層3及び4の間の電圧はほぼ0となり、入力端INの電圧は、接地電位にほぼ等しくなる。
【0058】
直流電源より電源電圧を印加した状態で、入力端INに、増幅の対象となる入力信号が供給されたとする。
この場合、第2のバイポーラトランジスタは飽和しているので、第2及び第5の半導体層2及び5の間の電圧は実質的に0であり、抵抗器R2の両端に印加される電圧は、直流電源の電圧から、第2及び第3の半導体層2及び3が形成するダイオードの順方向電圧を差し引いたものに実質的に等しい。従って、抵抗器R2に流れる電流の大きさは実質的に一定である。
【0059】
このため、入力端INに供給された入力信号により第2のバイポーラトランジスタのベース(すなわち、第4の半導体層4)に流れる電流のほぼすべてが、第1のバイポーラトランジスタのベースである第2の半導体層2にベース電流として流れる。
【0060】
そして、入力端INから第2の半導体層2に流れる電流は、第1のバイポーラトランジスタにより増幅される。従って、第1のバイポーラトランジスタのコレクタ(すなわち、第1の半導体層1)と第1のバイポーラトランジスタのエミッタ(すなわち、第3の半導体層3)との間には、入力信号の振幅に実質的に比例して増減する電流が流れる。
【0061】
この結果、第1の半導体層1に接続されている出力端OUTの電圧は、入力端INに印加された入力信号の電圧が上昇すれば、入力信号の上昇量に実質的に比例して降下し、入力信号の電圧が降下すれば、入力信号の降下量に実質的に比例して上昇する。すなわち、出力端OUTの電圧は、入力端INの電圧の極性を反転した信号の大きさに実質的に比例する。
【0062】
図4に示す増幅回路の入力端INに、接地電位を挟んで瞬時値が振動する正弦波を供給した場合の出力端OUTの電圧の波形の一例を図5に示す。図示するように、図4の増幅回路においても、出力端OUTからは、接地電位を挟んで上下する入力端INの電圧を逆相で増幅したものに実質的に等しい電圧が出力される。
【0063】
なお、既に説明した図2の増幅回路では、第1のバイポーラトランジスタのベース−エミッタ間の電圧の変化量が、入力信号の電圧の変化量に実質的に比例する。バイポーラトランジスタのベース電流の大きさは、そのバイポーラトランジスタのベース−エミッタ間の電圧の変化量の指数関数に実質的に比例する。このため、図2の増幅回路では、出力端OUTの電圧の変化量が入力端INの電圧の変化量に比例しているとみなせず、歪みが無視できなくなる場合が生じる。
【0064】
具体的には、例えば図3に示すように、出力波形のうち電位が高い部分において、第1のバイポーラトランジスタが実質的にオフすることによって、理想的な出力波形(図3において破線で示す波形)が表す電位より高い電位が出力端OUTに発生し、非直線歪みが大きくなる。
【0065】
これに対し、図4に示す増幅回路では、上述の通り、第1のバイポーラトランジスタのベース電流の変化量は、入力信号の電圧の変化量に実質的に比例する。このため、図4の増幅回路は、図2の増幅回路に比べて入力信号に対する出力信号の直線性が優れ、例えば図5に示すように、図3に示す出力波形に比べ非直線歪みが少ない出力波形が得られる。
【0066】
なお、図4の増幅回路において、トランジスタQの第1のバイポーラトランジスタは実質的にA級動作をする必要はなく、入力端INから信号が実質的に供給されていない状態において実質的に能動領域にあればよい。
【0067】
この発明の実施の形態にかかる増幅回路は、例えば、図6に示す構成をとってもよい。
図6の増幅回路は、図示するように、抵抗器R2がトランジスタQの第2エミッタ端子tE2とコレクタ端子tCとの間に接続されている点を除いて、図4に示す増幅回路と実質的に同一である。
【0068】
また、抵抗器R2及びR3の抵抗値は、図4の増幅回路と同様、トランジスタQの第1のバイポーラトランジスタが実質的にA級動作をし、且つ、トランジスタQの第2のバイポーラトランジスタが実質的に飽和するような値に選ばれている。
【0069】
図6の増幅回路においても、直流電源の両極より電源電圧を印加すると、第2のバイポーラトランジスタは飽和し、第1のバイポーラトランジスタのコレクタからエミッタには、第1のバイポーラトランジスタがほぼ完全にオンしたときに流れる電流のほぼ半分の電流が流れる。
【0070】
従って、入力端INの電圧は、第2及び第3の半導体層2及び3が形成するダイオードの順方向電圧と、第2及び第4の半導体層2及び4が形成するダイオードの順方向電圧との差にほぼ等しくなる。すなわち、入力端INの電圧は、接地電位にほぼ等しくなる。
【0071】
直流電源より電源電圧を印加した状態で、入力端INに、増幅の対象となる入力信号が供給されたとする。
この場合、第2のバイポーラトランジスタは飽和しているので、第2及び第5の半導体層2及び5の間の電圧は実質的に0である。また、抵抗器R2の両端に印加される電圧は、直流電源の電圧から、抵抗器R1の両端の電圧を差し引き、更に、第2及び第3の半導体層2及び3が形成するダイオードの順方向電圧を差し引いたものに実質的に等しい。
そして、抵抗器R1の両端の電圧降下は、第1のバイポーラトランジスタのコレクタ−エミッタ間に流れる電流が抵抗器R1に流れることにより発生するものである。
【0072】
従って、第1のバイポーラトランジスタに流れるベース電流の大きさは、抵抗器R1に流れる電流が増加するとその増加量に実質的に比例して減少し、抵抗器R1に流れる電流が減少するとその減少量に実質的に比例して増加する。すなわち、第1のバイポーラトランジスタは実質的に自己バイアスされ、第1のバイポーラトランジスタのコレクタ−エミッタ間の電流の変化はベースに負帰還される。
【0073】
そして、入力端INから供給される入力信号により第2のバイポーラトランジスタのベースに流れる電流のほぼすべてが第1のバイポーラトランジスタのベースに流れ、この電流は第1のバイポーラトランジスタにより増幅される。
【0074】
この結果、出力端OUTの電圧は、入力端INの電圧の極性を反転した信号の大きさに実質的に比例する。入力端INの電圧の変化に対する出力端OUTの電圧の変化率は、第1のバイポーラトランジスタの電流増幅率と、第1のバイポーラトランジスタのコレクタ−エミッタ間の電流の変化がベース電流に負帰還される帰還率(すなわち、抵抗器R1に流れる電流の変化量に対するベース電流の変化量の割合)とにより決定される。
【0075】
図6の増幅回路では、第1のバイポーラトランジスタが実質的に自己バイアスされる結果、第1のバイポーラトランジスタの動作点は、トランジスタQの周囲の温度に対して安定となる。
また、エミッタ接地モードでのバイポーラトランジスタの電圧増幅率は一般に、増幅の対象の信号の周波数が増大するにつれミラー効果に従って減少する。しかし、図6の増幅回路では、第1のバイポーラトランジスタに上述の通り負帰還がかかるため、図6の増幅回路のカットオフ周波数は、例えば図4の増幅回路に比べ高くなる。すなわち周波数特性が改善される。
【0076】
なお、図6の増幅回路においても、トランジスタQの第1のバイポーラトランジスタは実質的にA級動作をする必要はなく、入力端INから信号が実質的に供給されていない状態において実質的に能動領域にあればよい。
【0077】
この発明の実施の形態にかかる増幅回路は、例えば、図7に示す構成をとってもよい。
図示するように、この増幅回路は、トランジスタQと、ダイオードDと、抵抗器R4〜R8と、入力端INと、出力端OUTとからなる。
【0078】
トランジスタQは、図1に示すトランジスタと実質的に同一のものである。ただし、この増幅回路のトランジスタQにおいては、第2のバイポーラトランジスタのコレクタの機能を行うのは第2の半導体層2であり、第2のバイポーラトランジスタのエミッタの機能を行うのは第5の半導体層5である。
【0079】
トランジスタQのコレクタ端子tCと外部の直流電源の正極との間には抵抗器R4が接続され、また、コレクタ端子tCには、出力端OUTが接続されている。コレクタ端子tCと第2エミッタ端子tE2との間には抵抗器R5が接続され、第1エミッタ端子tE1と第2エミッタ端子tE2との間には抵抗器R6が接続されている。第1エミッタ端子tE1及び直流電源の負極は接地されている。直流電源の正極とベース端子tBとの間には抵抗器R7が接続され、ベース端子tBにはダイオードDのアノードが接続され、ダイオードDのカソードは入力端INに接続されている。入力端INと第1エミッタ端子tE1との間には抵抗器R8が接続されている。
【0080】
抵抗器R4〜R8の抵抗値は、トランジスタQの第1のバイポーラトランジスタが実質的にA級動作を行い、入力端INの電位が接地電位にほぼ等しくなるような値に選ばれている。
【0081】
例えば、第2のバイポーラトランジスタのエミッタ(すなわち、第5の半導体層5)に対する第2のバイポーラトランジスタのベース(すなわち、第4の半導体層4)の電圧が約−0.7ボルトであるとする。また、直流電源の正極から抵抗器R7、ダイオードD及び抵抗器R8を経て直流電源の負極に至る電流によりダイオードDの両端(すなわち、アノード及びカソード)の間に発生する順方向電圧が、グラウンドに対して約+0.5ボルトであるとする。
この場合、抵抗器R4〜R8の抵抗値は、第2のバイポーラトランジスタのエミッタの電圧が、グラウンドに対して約+1.2ボルトとなるような値に選ばれる。
【0082】
図7の増幅回路においては、直流電源の両極より電源電圧を印加すると、第1のバイポーラトランジスタのコレクタからエミッタには、第1のバイポーラトランジスタがほぼ完全にオンしたときに流れる電流のほぼ半分の電流が流れる。
【0083】
また、第2のバイポーラトランジスタのコレクタ(すなわち、第2の半導体層2)には、第2の半導体層2及び第3の半導体層3により形成されるダイオードの順方向電圧が印加される。
そして、第2のバイポーラトランジスタのエミッタには、第4の半導体層4及び第5の半導体層5が形成するダイオードの両端間に発生する順方向電圧と、ダイオードDの両端間に発生する順方向電圧との和に実質的に等しい電圧が印加される。
【0084】
従って、第2のバイポーラトランジスタのコレクタの電位はエミッタの電位より0.6ボルト程度低くなり、第2のバイポーラトランジスタは、能動領域での動作を行う。なお、入力端INの電圧は、抵抗器R4〜R8の抵抗値が上述した通りに選ばれている結果、ほぼ0となる。
【0085】
直流電源より電源電圧を印加した状態で、入力端INに、増幅の対象となる入力信号が供給されたとする。この場合、第2のバイポーラトランジスタのベースである第4の半導体層4に供給される電流の大きさは、入力信号の電圧の増加量に実質的に比例して減少し、また、入力信号の電圧の減少量に実質的に比例して増加する。
【0086】
そして、第2のバイポーラトランジスタのエミッタからコレクタに流れる電流の大きさは、第2のバイポーラトランジスタのベースに供給される電流の増減の量に実質的に比例して増減する。
【0087】
第2のバイポーラトランジスタのエミッタ−コレクタ間に流れる電流は、第1のバイポーラトランジスタのベース電流として、第2及び第3の半導体層2及び3の間にも流れ、第1のバイポーラトランジスタは、このベース電流を増幅した電流を、第1のバイポーラトランジスタのエミッタ−コレクタ間に流す。
【0088】
そして、抵抗器R4の両端に発生する電圧は、第1のバイポーラトランジスタのエミッタ−コレクタ間に流れる電流の大きさに比例し、第1のバイポーラトランジスタのエミッタ−コレクタ間の電圧は、電源電圧から抵抗器R4の両端間の電圧を差し引いたものに実質的に等しい。
【0089】
この結果、出力端OUTの電圧は、入力端INの電圧の上昇量に実質的に比例して上昇し、また、入力端INの電圧の降下量に実質的に比例して降下する。すなわち、図7に示す増幅回路は、入力端INに印加された電圧を実質的に同相で増幅した電圧を、出力端OUTに発生させる。
【0090】
そして、図7の増幅回路では、第1のバイポーラトランジスタのコレクタ−エミッタ間に流れる電流が増加すると、第1のバイポーラトランジスタのコレクタの電圧が降下し、従って、抵抗器R5及びR6の接続点に接続されている、第2のバイポーラトランジスタのエミッタの電位も降下する。
このため、第2のバイポーラトランジスタのベース−エミッタ間の電位差が縮小し、第2のバイポーラトランジスタのエミッタ−コレクタ間を流れる電流(すなわち、第1のバイポーラトランジスタのベース電流)が減少して、第1のバイポーラトランジスタのコレクタ−エミッタ間に流れる電流も減少する。
【0091】
従って、第1のバイポーラトランジスタは、図6の増幅回路における第1のバイポーラトランジスタと同様、実質的に自己バイアスされ、第1のバイポーラトランジスタのコレクタ−エミッタ間の電流の変化はベースに負帰還される。
これにより、図7の増幅回路においても、第1のバイポーラトランジスタの動作点はトランジスタQの周囲の温度に対して安定となり、また、増幅回路全体の周波数特性も改善される。
【0092】
なお、図7の増幅回路では、入力端INの電圧の変化に対する出力端OUTの電圧の変化率は、第1及び第2のバイポーラトランジスタの電流増幅率と、第1のバイポーラトランジスタのコレクタ−エミッタ間の電流の変化がベース電流に負帰還される帰還率とにより決定される。
【0093】
また、図7の増幅回路においては、トランジスタQに含まれる第1のバイポーラトランジスタは実質的にA級動作をする必要はなく、第2のバイポーラトランジスタと同様に、入力端INから信号が実質的に供給されていない状態において実質的に能動領域にあればよい。
【0094】
なお、この発明の実施の形態にかかるトランジスタの構成は上述のものに限られない。
例えば、第1の半導体層1、第3の半導体層3及び第4の半導体層4の導電型(不純物型)はn型である必要はなく、p型としてもよい。第1の半導体層1、第3の半導体層3及び第4の半導体層4がp型である場合、第2の半導体層2及び第5の半導体層5はn型であればよい。
【0095】
第1の半導体層1、第3の半導体層3及び第4の半導体層4がp型で、第2の半導体層2及び第5の半導体層5がn型である場合におけるこのトランジスタの動作は、このトランジスタ各部に流れる電流の向きが逆になる点を除き、第1の半導体層1、第3の半導体層3及び第4の半導体層4がn型で、第2の半導体層2及び第5の半導体層5がp型である場合のこのトランジスタの動作と実質的に同一である。
【0096】
また、第1の半導体層1及びコレクタ端子tCが第3の半導体層3及び第1エミッタ端子tE1の機能を行うようにし、且つ、第3の半導体層3及び第1エミッタ端子tE1が第1の半導体層1及びコレクタ端子tCの機能を行うようにしてもよい。
【0097】
また、この発明の実施の形態のトランジスタは、例えば図8(a)及び図8(b)に示すように、第2の半導体層2及び第3の半導体層3の接合面の面積が、第2の半導体層2及び第4の半導体層4の接合面の面積より小さくなっていてもよい。
また、図8(a)に示すように、第4の半導体層4及び第5の半導体層5の接合面の面積が、第2の半導体層2及び第4の半導体層4の接合面の面積より小さくなっていてもよい。また、図8(b)に示すように、第2の半導体層2及び第4の半導体層4の接合面の面積が、第4の半導体層4及び第5の半導体層5の接合面の面積より小さくなっていてもよい。
【0098】
これにより、このトランジスタに含まれる上述の第1及び第2のバイポーラトランジスタのエミッタからコレクタに注入されるキャリアの量は、各バイポーラトランジスタのベースに流れるわずかなベース電流により制御することができる。すなわち、第1及び第2のバイポーラトランジスタのベースの入力インピーダンスは大きくなり、また、第1及び第2のバイポーラトランジスタの電流増幅率が大きくなる。
【0099】
なお、各バイポーラトランジスタのエミッタからベースに流れ込んだ少数キャリアはベースに幅広く拡散し、各バイポーラトランジスタのコレクタに流れるコレクタ電流として吸収される。
【0100】
また、各バイポーラトランジスタのベース−エミッタ間の接合面の面積を小さくすることにより、これらの接合部が形成するコンデンサの接合容量も小さくなる。このため、このトランジスタでは、良好な周波数特性を得ること(すなわち、このトランジスタに含まれる第1及び第2のバイポーラトランジスタのトランジション周波数を高くすること)もできる。
【0101】
従来の大電力用トランジスタは、電流増幅率が小さく周波数特性も悪いという欠点があった。これに対し、図8(a)及び図8(b)に示すトランジスタは、大電力用であっても小電力用並に制御が容易であるので、電力制御用として幅広く使用することができる。
【0102】
【発明の効果】
以上説明したように、この発明によれば、信号を入力する端子の電圧が実質的に接地電位に等しい状態で信号の増幅を行う増幅回路と、そのような増幅回路の製造を容易にする半導体素子とが実現される。
【図面の簡単な説明】
【図1】この発明の実施の形態にかかるトランジスタの構成を示す模式的断面図である。
【図2】この発明の実施の形態にかかる増幅回路の構成を示す回路図である。
【図3】図2の増幅回路の入力端及び出力端の電圧の波形を示すグラフである。
【図4】図2の増幅回路の変形例の構成を示す回路図である。
【図5】図4の増幅回路の入力端及び出力端の電圧の波形を示すグラフである。
【図6】図2の増幅回路の変形例の構成を示す回路図である。
【図7】図2の増幅回路の変形例の構成を示す回路図である。
【図8】(a)及び(b)は、図1のトランジスタの変形例の構成を示す模式的断面図である。
【符号の説明】
1 第1の半導体層
2 第2の半導体層
3 第3の半導体層
4 第4の半導体層
5 第5の半導体層
D ダイオード
Q トランジスタ
tB ベース端子
tBIAS バイアス端子
tC コレクタ端子
tE1 第1エミッタ端子
tE2 第2エミッタ端子
R1〜R8 抵抗器[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an improvement in the structure of a bipolar transistor, and more particularly to an improvement in the structure of a bipolar transistor for improving electrical characteristics of the bipolar transistor.
[0002]
[Prior art]
Conventionally, NPN type and PNP type bipolar transistors have been known. This bipolar transistor has a collector made of an n-type or p-type semiconductor and a base joined to the collector and made of a semiconductor of a type different from the collector (that is, p-type if the collector is n-type and n-type if the collector is p-type) And an emitter joined to the base and made of the same type of semiconductor as the collector.
[0003]
This bipolar transistor controls a current path including the collector-emitter so that when a base current flows between an external signal source and the base, an amount of current substantially proportional to the base current flows between the collector and the emitter. I do.
[0004]
[Problems to be solved by the invention]
In order to allow a substantial amount of base current to flow in this bipolar transistor, a base-emitter voltage of about 0.6 volt is normally required. For this reason, a time lag occurs between the transition of the voltage of the signal supplied to the base and the transition of the on / off state of the bipolar transistor, which causes a delay in signal propagation.
[0005]
For example, for a digital input that rises from a low state below 0.6 volts to a high state above 0.6 volts for a finite period of time, the time it takes for the input to go from low to 0.6 volts is: The rise of the output does not start, which appears as a propagation delay.
[0006]
The amount of base current that can flow in the non-saturated state of the bipolar transistor is a function of the base-emitter voltage, but the value of the base current flowing under a constant base-emitter voltage also depends on temperature. . The rate of change of the base current with respect to temperature increases as the base-emitter voltage increases.
[0007]
For this reason, depending on the application, it is necessary to use a configuration for compensating the fluctuation of the base current with respect to temperature, such as a differential amplifier, and the number of bipolar transistors required to achieve the application increases, and the complexity of the device increases. In addition, the power consumption increases.
[0008]
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and facilitates the manufacture of an amplifier circuit that amplifies a signal in a state where the voltage of a signal input terminal is substantially equal to the ground potential, and facilitates the manufacture of such an amplifier circuit. It is an object to provide a semiconductor device.
[0009]
[Means for Solving the Problems]
In order to achieve the above object, a semiconductor device according to a first aspect of the present invention includes:
A first semiconductor layer of a first conductivity type;
A second conductivity type second semiconductor layer joined to the first semiconductor layer;
A third semiconductor layer of a first conductivity type joined to the second semiconductor layer;
A first conductivity type fourth semiconductor layer joined to the second semiconductor layer;
A fifth semiconductor layer of a second conductivity type joined to the fourth semiconductor layer,
The first, second, and third semiconductor layers are such that the second semiconductor layer functions as a base, and one of the first and third semiconductor layers functions as a collector, and the other functions as an emitter. Without a bipolar transistor,
The second, fourth and fifth semiconductor layers are such that the fourth semiconductor layer functions as a base, one of the second and fifth semiconductor layers functions as a collector, and the other functions as an emitter. A bipolar transistor,
It is characterized by the following.
[0010]
According to such a semiconductor element, for example, by operating the first bipolar transistor in the common emitter mode, operating the second semiconductor layer as the emitter of the second bipolar transistor, and operating the fifth semiconductor layer as the collector , The potential of the fourth semiconductor layer becomes substantially equal to the ground potential.
Further, for example, the first bipolar transistor is operated in the common emitter mode, the fifth semiconductor layer is operated as the emitter of the second bipolar transistor, the second semiconductor layer is operated as the collector, and the second bipolar transistor is saturated. Even so, the potential of the fourth semiconductor layer becomes substantially equal to the ground potential.
Therefore, according to such a semiconductor element, it becomes easy to manufacture an amplifier circuit that amplifies a signal in a state where the voltage of the signal input terminal is substantially equal to the ground potential.
[0011]
The area of the junction between the base and the emitter of the first bipolar transistor may be smaller than the area of the junction between the collector and the base of the first bipolar transistor.
[0012]
Thus, the amount of carriers injected from the emitters of the first and second bipolar transistors to the collectors can be controlled by a small base current flowing to the base of each bipolar transistor. That is, the input impedances of the bases of the first and second bipolar transistors increase, and the current amplification factors of the first and second bipolar transistors increase.
[0013]
Further, since the area of the junction between the base and the emitter of the first and second bipolar transistors is reduced, the junction capacitance of the capacitor formed by the junction is also reduced, and the frequency of the first and second bipolar transistors is reduced. The characteristics are improved.
[0014]
Further, a semiconductor device according to a second aspect of the present invention includes:
A first semiconductor layer of a first conductivity type;
A second conductivity type second semiconductor layer joined to the first semiconductor layer;
A third semiconductor layer of a first conductivity type joined to the second semiconductor layer;
A first conductivity type fourth semiconductor layer joined to the second semiconductor layer;
A fifth semiconductor layer of a second conductivity type joined to the fourth semiconductor layer,
The first, second, and third semiconductor layers are, in order from one pole of an external power supply, a first current that reaches the other pole of the power supply through the first, second, and third semiconductor layers. Form a path,
The second, fourth, and fifth semiconductor layers are, in order from one pole of the power supply, a second current path that reaches the other pole of the power supply through the fifth, fourth, and second semiconductor layers. Forming a
It is characterized by the following.
[0015]
The first, second, and third semiconductor layers of such a semiconductor device form a first bipolar transistor by, for example, functioning as a collector, a base, and an emitter, respectively, and form second, fourth, and fifth semiconductors. The layers form a second bipolar transistor, for example, by functioning as an emitter, a base and a collector.
Then, for example, by operating the first bipolar transistor in the common emitter mode, the potential of the fourth semiconductor layer becomes substantially equal to the ground potential.
Therefore, according to such a semiconductor element, it becomes easy to manufacture an amplifier circuit that amplifies a signal in a state where the voltage of the signal input terminal is substantially equal to the ground potential.
[0016]
Further, a semiconductor device according to a third aspect of the present invention includes:
A first semiconductor layer of a first conductivity type;
A second conductivity type second semiconductor layer joined to the first semiconductor layer;
A third semiconductor layer of a first conductivity type joined to the second semiconductor layer;
A first conductivity type fourth semiconductor layer joined to the second semiconductor layer;
A fifth semiconductor layer of a second conductivity type joined to the fourth semiconductor layer,
The first, second, and third semiconductor layers are, in order from one pole of an external power supply, a first current that reaches the other pole of the power supply through the first, second, and third semiconductor layers. Form a path,
The second, fourth, and fifth semiconductor layers are, in order from one pole of the power supply, a second current path that reaches the other pole of the power supply through the second, fourth, and fifth semiconductor layers. Forming a
It is characterized by the following.
[0017]
The first, second, and third semiconductor layers of such a semiconductor device form a first bipolar transistor by, for example, functioning as a collector, a base, and an emitter, respectively, and form second, fourth, and fifth semiconductors. The layers form a second bipolar transistor, for example, by functioning as a collector, a base and an emitter.
Then, for example, when the first bipolar transistor is operated in the common emitter mode and the second bipolar transistor is saturated, the potential of the fourth semiconductor layer becomes substantially equal to the ground potential.
Therefore, according to such a semiconductor element, it becomes easy to manufacture an amplifier circuit that amplifies a signal in a state where the voltage of the signal input terminal is substantially equal to the ground potential.
[0018]
Further, an amplifier circuit according to a fourth aspect of the present invention includes:
A first semiconductor layer of a first conductivity type; a second semiconductor layer of a second conductivity type joined to the first semiconductor layer; and a first semiconductor layer of a first conductivity type joined to the second semiconductor layer. A third conductive semiconductor layer, a first conductive fourth semiconductor layer bonded to the second semiconductor layer, a second conductive fifth semiconductor layer bonded to the fourth semiconductor layer, Wherein the first, second and third semiconductor layers comprise: The first semiconductor layer functions as a collector, The second semiconductor layer functions as a base, The third semiconductor layer functions as an emitter Forming a first bipolar transistor, wherein the second, fourth and fifth semiconductor layers are such that the second semiconductor layer functions as an emitter and the fourth semiconductor layer functions as a base; The fifth semiconductor layer functions as a collector A semiconductor element forming a second bipolar transistor;
The said 2 Said bipolar transistor Emitter A current path including the collector and the emitter of the first bipolar transistor. Led A current path including a collector and an emitter of the second bipolar transistor connected to the base of the second bipolar transistor. Led Bias means for supplying a bias current for passing
Input means for supplying an input signal to the base of the second bipolar transistor;
Means for applying a voltage generated by the emitter of the second bipolar transistor to the base of the first bipolar transistor;
Cascaded to a current path including the collector and the emitter of the first bipolar transistor Negative Output means for supplying an output signal representing the magnitude of the current flowing through the load to the outside,
It is characterized by having.
[0019]
According to such an amplifier circuit, the voltage between the base and the emitter of the first bipolar transistor is substantially canceled by the voltage between the base and the emitter of the second bipolar transistor, and the voltage of the base of the second bipolar transistor is reduced. The potential is substantially equal to the potential of the emitter of the first bipolar transistor.
Therefore, for example, if the emitter of the first bipolar transistor is grounded, the amplifier circuit receives the input signal with the potential of the base of the second bipolar transistor, which is the input terminal of the input signal, substantially equal to the ground potential. Performs signal amplification.
[0020]
Further, an amplifier circuit according to a fifth aspect of the present invention includes:
A first semiconductor layer of a first conductivity type; a second semiconductor layer of a second conductivity type joined to the first semiconductor layer; and a first semiconductor layer of a first conductivity type joined to the second semiconductor layer. A third conductive semiconductor layer, a first conductive fourth semiconductor layer bonded to the second semiconductor layer, a second conductive fifth semiconductor layer bonded to the fourth semiconductor layer, Wherein the first, second and third semiconductor layers comprise: The first semiconductor layer functions as a collector, The second semiconductor layer functions as a base, The third semiconductor layer functions as an emitter Forming a first bipolar transistor, wherein the second, fourth and fifth semiconductor layers are such that the second semiconductor layer functions as an emitter and the fourth semiconductor layer functions as a base; The fifth semiconductor layer functions as a collector A semiconductor element forming a second bipolar transistor;
The said 2 Said bipolar transistor Emitter A current path including the collector and the emitter of the first bipolar transistor. Led A current path including a collector and an emitter of the second bipolar transistor connected to the base of the second bipolar transistor. Get tired of Bias means for supplying a bias current for summing;
Input means for supplying an input signal to the base of the second bipolar transistor;
Means for supplying a current flowing through a current path including the collector and the emitter of the second bipolar transistor to the base of the first bipolar transistor;
A cascade connected to a current path including the collector and the emitter of the first bipolar transistor; Negative Output means for supplying an output signal representing the magnitude of the current flowing through the load to the outside,
It is characterized by having.
[0021]
According to such an amplifier circuit, the voltage between the base and the emitter of the first bipolar transistor is substantially canceled by the voltage between the collector and the base of the second bipolar transistor, and the voltage between the base and the emitter of the second bipolar transistor is reduced. The potential is substantially equal to the potential of the emitter of the first bipolar transistor.
Therefore, for example, if the first bipolar transistor is operating in the common-emitter mode, the amplifier circuit operates in a state where the potential of the base of the second bipolar transistor, which is the input terminal of the input signal, is substantially equal to the ground potential. Amplifies the input signal.
[0022]
Further, an amplifier circuit according to a sixth aspect of the present invention includes:
A first semiconductor layer of a first conductivity type; a second semiconductor layer of a second conductivity type joined to the first semiconductor layer; and a first semiconductor layer of a first conductivity type joined to the second semiconductor layer. A third semiconductor layer, a fourth semiconductor layer of the first conductivity type joined to the second semiconductor layer, a fifth semiconductor layer of the second conductivity type joined to the fourth semiconductor layer, Wherein the first, second and third semiconductor layers comprise: The first semiconductor layer functions as a collector, The second semiconductor layer functions as a base, The third semiconductor layer functions as an emitter Forming a first bipolar transistor, wherein the second, fourth and fifth semiconductor layers are such that the second semiconductor layer functions as an emitter and the fourth semiconductor layer functions as a base; The fifth semiconductor layer functions as a collector A semiconductor element forming a second bipolar transistor;
The said 2 Said bipolar transistor Emitter A current path including the collector and the emitter of the first bipolar transistor. Led A current path including a collector and an emitter of the second bipolar transistor connected to the base of the second bipolar transistor. Noh Bias means for supplying a bias current for conducting in the active region;
Input means comprising: an input terminal; and a means for supplying a current representing an input signal applied to the input terminal to the base of the second bipolar transistor.
Potential fixing means for controlling a voltage between the input terminal and the base of the second bipolar transistor so that the potential of the input terminal is substantially equal to the potential of the emitter of the first bipolar transistor;
Means for supplying a current flowing through a current path including the collector and the emitter of the second bipolar transistor to the base of the first bipolar transistor;
Cascaded to a current path including the collector and the emitter of the first bipolar transistor Negative Output means for supplying an output signal representing the magnitude of the current flowing through the load to the outside,
It is characterized by having.
[0023]
According to such an amplifier circuit, while the second bipolar transistor operates in the active region, the potential of the input terminal becomes substantially equal to the potential of the emitter of the first bipolar transistor by the potential regulating means.
Therefore, for example, if the first bipolar transistor operates in the common emitter mode and the emitter of the first bipolar transistor is grounded, the amplifier circuit operates in a state where the potential of the input terminal is substantially equal to the ground potential. Amplifies the input signal.
[0024]
Further, in such an amplifier circuit, the current between the collector and the emitter of the first bipolar transistor changes in a phase substantially opposite to the change in the voltage of the input signal. For this reason, for example, when the first bipolar transistor operates with the emitter grounded and the voltage of the collector of the first bipolar transistor is used as the output signal, the output signal changes in phase with the input signal.
[0025]
The bias means includes negative feedback means for reducing the magnitude of the bias current supplied to the base of the second bipolar transistor substantially in proportion to an increase in the current flowing to the load. May be.
Accordingly, the first bipolar transistor is substantially self-biased, for example, and operates stably with respect to a change in ambient temperature. Further, the frequency characteristics of the amplifier circuit are also improved.
[0026]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to FIGS.
[0027]
(Transistor)
FIG. 1 is a diagram schematically showing a configuration of a transistor according to an embodiment of the present invention. As shown, the transistor includes first to
[0028]
The
[0029]
The
[0030]
The
[0031]
The
[0032]
The
[0033]
As shown in FIG. 1, in this transistor, the first to
[0034]
The
The
The
[0035]
However, as described below, the
[0036]
(Amplifier circuit)
Next, an amplifier circuit according to an embodiment of the present invention will be described.
FIG. 2 is a circuit diagram showing the configuration of this amplifier circuit.
As shown, the amplifier circuit includes a transistor Q, resistors R1 to R3, an input terminal IN, and an output terminal OUT.
[0037]
The transistor Q is substantially the same as the transistor shown in FIG. However, in the transistor Q of this amplifier circuit, the
[0038]
The resistor R1 is connected between the collector terminal tC of the transistor Q and the positive terminal of the external DC power supply, and the output terminal OUT is connected to the collector terminal tC. The first emitter terminal tE1 and the second emitter terminal tE2 are both grounded, and the negative pole of the DC power supply is also grounded. A resistor R2 is connected between the bias terminal tBIAS and the positive terminal of the DC power supply. The input terminal IN is connected to the base terminal tB, one end of a resistor R3 is connected to the base terminal tB, and the other end of the resistor R3 is grounded.
[0039]
The resistance values of the resistors R1 to R3 are selected such that the above-described first and second bipolar transistors included in the transistor Q perform substantially class A operation. That is, the resistance value of each of the resistors R1 to R3 is substantially equal between the collector and the emitter of the first and second bipolar transistors when a signal is not substantially supplied from the input terminal IN. It is set so that almost half of the current flowing when completely turned on flows.
[0040]
In the circuit of FIG. 2, when a power supply voltage is applied from both poles of the DC power supply, the current flowing between the collector and the emitter of the first and second bipolar transistors when these bipolar transistors are almost completely turned on is reduced. Almost half the current flows.
[0041]
Then, a forward voltage is generated between the second and
[0042]
Also, a forward voltage is generated between the second and
[0043]
Therefore, the absolute value of the forward voltage of the diode formed by the second and
[0044]
When an input signal to be amplified is applied to the input terminal IN, the current flowing between the collector and the emitter of the second bipolar transistor is substantially proportional to the amplitude of the input signal when the input signal has a positive polarity. And increases substantially in proportion to the amplitude of the input signal when the input signal has a negative polarity.
[0045]
Accordingly, the voltage of the
[0046]
The current flowing between the collector and the emitter of the first bipolar transistor increases as the voltage of the
Therefore, the current flowing between the collector and the emitter of the first bipolar transistor increases when the voltage of the input signal applied to the input terminal IN increases, and decreases when the voltage decreases.
[0047]
As a result, the voltage of the output terminal OUT connected to the
[0048]
FIG. 3 shows an example of a potential waveform at the output terminal OUT when a sine wave whose instantaneous value oscillates across the ground potential is supplied to the input terminal IN of the amplifier circuit shown in FIG. As shown in the figure, even if the potential of the input terminal IN rises and falls with the ground potential interposed therebetween, the output terminal OUT supplies a potential corresponding to a change in the potential of the input terminal IN that is amplified in the opposite phase.
[0049]
Note that, in the amplifier circuit of FIG. 2, the first and second bipolar transistors included in the transistor Q do not need to substantially perform the class A operation. What is necessary is just to be substantially in the active area in the state where it is not supplied. In other words, the first and second bipolar transistors are such that when a signal is newly supplied from the input terminal IN, the change in the current flowing between each collector and the emitter is obtained by amplifying the change in each base current. It suffices if a current corresponding to the current flows.
[0050]
The amplifier circuit according to the embodiment of the present invention may have, for example, the configuration shown in FIG. As shown, the amplifier circuit includes a transistor Q, resistors R1 to R3, an input terminal IN, and an output terminal OUT.
[0051]
In the amplifier circuit of FIG. 4, the transistor Q is substantially the same as the transistor shown in FIG. However, in the transistor Q of this amplifier circuit, the
[0052]
Further, in the amplifier circuit of FIG. 4, a resistor R1 is connected between the collector terminal tC of the transistor Q and the positive electrode of the external DC power supply, and the collector terminal tC Is connected to the output terminal OUT. The input terminal IN and one end of the resistor R3 are connected to the base terminal tB, and the other end of the resistor R3 is grounded. The first emitter terminal tE1 and the negative electrode of the DC power supply are also grounded.
[0053]
On the other hand, in the amplifier circuit of FIG. 4, the resistor R2 is connected between the second emitter terminal tE2 of the transistor Q and the positive electrode of the DC power supply. The bias terminal tBIAS is open.
[0054]
In the amplifier circuit of FIG. 4, the resistance values of the resistors R1 to R3 are such that the first bipolar transistor of the transistor Q performs substantially class A operation and the second bipolar transistor of the transistor Q substantially saturates. Is chosen.
[0055]
In the amplifier circuit of FIG. 4, when a power supply voltage is applied from both poles of the DC power supply, the second bipolar transistor saturates, and from the emitter to the collector of the second bipolar transistor (ie, from the
[0056]
The first bipolar transistor is driven by the saturation current, and the first bipolar transistor is almost completely driven from the collector to the emitter of the first bipolar transistor (that is, from the
[0057]
Then, a forward voltage is generated between the second and
Therefore, as in the amplifier circuit of FIG. 2, the voltage between the third and
[0058]
It is assumed that an input signal to be amplified is supplied to the input terminal IN while a power supply voltage is applied from the DC power supply.
In this case, since the second bipolar transistor is saturated, the voltage between the second and
[0059]
Therefore, almost all of the current flowing through the base of the second bipolar transistor (that is, the fourth semiconductor layer 4) due to the input signal supplied to the input terminal IN is the second bipolar transistor, which is the base of the first bipolar transistor. It flows through the
[0060]
Then, the current flowing from the input terminal IN to the
[0061]
As a result, when the voltage of the input signal applied to the input terminal IN increases, the voltage of the output terminal OUT connected to the
[0062]
FIG. 5 shows an example of a voltage waveform at the output terminal OUT when a sine wave whose instantaneous value oscillates across the ground potential is supplied to the input terminal IN of the amplifier circuit shown in FIG. As shown in the figure, also in the amplifier circuit of FIG. 4, a voltage substantially equal to a voltage obtained by amplifying the voltage of the input terminal IN which goes up and down with respect to the ground potential in opposite phases is output from the output terminal OUT.
[0063]
In the amplifier circuit of FIG. 2 described above, the amount of change in the voltage between the base and the emitter of the first bipolar transistor is substantially proportional to the amount of change in the voltage of the input signal. The magnitude of the base current of the bipolar transistor is substantially proportional to the exponential function of the amount of change in the voltage between the base and the emitter of the bipolar transistor. For this reason, in the amplifier circuit of FIG. 2, the amount of change in the voltage at the output terminal OUT cannot be considered to be proportional to the amount of change in the voltage at the input terminal IN, and the distortion may not be ignored.
[0064]
Specifically, for example, as shown in FIG. 3, in a portion where the potential is high in the output waveform, the first bipolar transistor is substantially turned off, so that an ideal output waveform (the waveform shown by the broken line in FIG. 3) is obtained. ) Is generated at the output terminal OUT, and the nonlinear distortion increases.
[0065]
On the other hand, in the amplifier circuit shown in FIG. 4, as described above, the amount of change in the base current of the first bipolar transistor is substantially proportional to the amount of change in the voltage of the input signal. For this reason, the amplifier circuit of FIG. 4 has better linearity of the output signal with respect to the input signal than the amplifier circuit of FIG. 2, and for example, as shown in FIG. 5, less nonlinear distortion than the output waveform shown in FIG. An output waveform is obtained.
[0066]
In the amplifier circuit shown in FIG. 4, the first bipolar transistor Q does not need to perform the class A operation substantially, and substantially does not have the active region when no signal is supplied from the input terminal IN. Should be there.
[0067]
The amplifier circuit according to the embodiment of the present invention may have, for example, the configuration shown in FIG.
The amplifier circuit of FIG. 6 is substantially the same as the amplifier circuit of FIG. 4 except that the resistor R2 is connected between the second emitter terminal tE2 and the collector terminal tC of the transistor Q as shown. Is the same as
[0068]
Further, the resistance values of the resistors R2 and R3 are similar to those of the amplifier circuit of FIG. 4 in that the first bipolar transistor of the transistor Q substantially performs class A operation and the second bipolar transistor of the transistor Q substantially The value is selected so that it is saturated.
[0069]
In the amplifier circuit of FIG. 6 as well, when a power supply voltage is applied from both poles of the DC power supply, the second bipolar transistor is saturated and the first bipolar transistor is almost completely turned on from the collector to the emitter of the first bipolar transistor. A half of the current that flows when the current flows.
[0070]
Therefore, the voltage at the input terminal IN is equal to the forward voltage of the diode formed by the second and
[0071]
It is assumed that an input signal to be amplified is supplied to the input terminal IN while a power supply voltage is applied from the DC power supply.
In this case, the voltage between the second and
The voltage drop across the resistor R1 is caused by the current flowing between the collector and the emitter of the first bipolar transistor flowing through the resistor R1.
[0072]
Therefore, the magnitude of the base current flowing through the first bipolar transistor decreases substantially in proportion to the increase in the current flowing through the resistor R1, and decreases when the current flowing through the resistor R1 decreases. Increases substantially in proportion to That is, the first bipolar transistor is substantially self-biased, and a change in current between the collector and the emitter of the first bipolar transistor is negatively fed back to the base.
[0073]
Then, almost all of the current flowing through the base of the second bipolar transistor flows through the base of the first bipolar transistor due to the input signal supplied from the input terminal IN, and this current is amplified by the first bipolar transistor.
[0074]
As a result, the voltage at the output terminal OUT is substantially proportional to the magnitude of the signal obtained by inverting the polarity of the voltage at the input terminal IN. The rate of change of the voltage of the output terminal OUT with respect to the change of the voltage of the input terminal IN is as follows. The current amplification factor of the first bipolar transistor and the change in the current between the collector and the emitter of the first bipolar transistor are negatively fed back to the base current. (Ie, the ratio of the change amount of the base current to the change amount of the current flowing through the resistor R1).
[0075]
In the amplifier circuit of FIG. 6, as a result of the first bipolar transistor being substantially self-biased, the operating point of the first bipolar transistor becomes stable with respect to the temperature around the transistor Q.
Also, the voltage gain of a bipolar transistor in the common emitter mode generally decreases according to the Miller effect as the frequency of the signal to be amplified increases. However, in the amplifier circuit of FIG. 6, since the first bipolar transistor is subjected to negative feedback as described above, the cutoff frequency of the amplifier circuit of FIG. 6 is higher than that of the amplifier circuit of FIG. That is, the frequency characteristics are improved.
[0076]
In the amplifier circuit of FIG. 6, the first bipolar transistor of the transistor Q does not substantially need to perform the class A operation, and is substantially active in a state where a signal is not substantially supplied from the input terminal IN. It only has to be in the area.
[0077]
The amplifier circuit according to the embodiment of the present invention may have, for example, the configuration shown in FIG.
As shown, the amplifier circuit includes a transistor Q, a diode D, resistors R4 to R8, an input terminal IN, and an output terminal OUT.
[0078]
The transistor Q is substantially the same as the transistor shown in FIG. However, in the transistor Q of this amplifier circuit, the
[0079]
The resistor R4 is connected between the collector terminal tC of the transistor Q and the positive terminal of the external DC power supply, and the output terminal OUT is connected to the collector terminal tC. A resistor R5 is connected between the collector terminal tC and the second emitter terminal tE2, and a resistor R6 is connected between the first emitter terminal tE1 and the second emitter terminal tE2. The first emitter terminal tE1 and the negative electrode of the DC power supply are grounded. The resistor R7 is connected between the positive terminal of the DC power supply and the base terminal tB, the anode of the diode D is connected to the base terminal tB, and the cathode of the diode D is connected to the input terminal IN. A resistor R8 is connected between the input terminal IN and the first emitter terminal tE1.
[0080]
The resistance values of the resistors R4 to R8 are selected such that the first bipolar transistor of the transistor Q substantially performs the class A operation, and the potential of the input terminal IN becomes substantially equal to the ground potential.
[0081]
For example, assume that the voltage at the base of the second bipolar transistor (ie, the fourth semiconductor layer 4) relative to the emitter of the second bipolar transistor (ie, the fifth semiconductor layer 5) is about -0.7 volts. . Further, a forward voltage generated between both ends of the diode D (that is, an anode and a cathode) due to a current from the positive electrode of the DC power supply to the negative electrode of the DC power supply via the resistor R7, the diode D, and the resistor R8 is connected to the ground. About +0.5 volts.
In this case, the resistance values of the resistors R4 to R8 are selected such that the voltage at the emitter of the second bipolar transistor is approximately +1.2 volts with respect to ground.
[0082]
In the amplifier circuit of FIG. 7, when a power supply voltage is applied from both poles of the DC power supply, the current flowing from the collector to the emitter of the first bipolar transistor is substantially half of the current flowing when the first bipolar transistor is almost completely turned on. Electric current flows.
[0083]
Further, a forward voltage of a diode formed by the
The forward voltage generated between both ends of the diode formed by the
[0084]
Therefore, the potential of the collector of the second bipolar transistor is lower than the potential of the emitter by about 0.6 volts, and the second bipolar transistor operates in the active region. Note that the voltage at the input terminal IN becomes substantially 0 as a result of the resistance values of the resistors R4 to R8 being selected as described above.
[0085]
It is assumed that an input signal to be amplified is supplied to the input terminal IN while a power supply voltage is applied from the DC power supply. In this case, the magnitude of the current supplied to the
[0086]
Then, the magnitude of the current flowing from the emitter to the collector of the second bipolar transistor increases and decreases substantially in proportion to the amount of increase and decrease of the current supplied to the base of the second bipolar transistor.
[0087]
The current flowing between the emitter and the collector of the second bipolar transistor also flows between the second and
[0088]
The voltage generated at both ends of the resistor R4 is proportional to the magnitude of the current flowing between the emitter and the collector of the first bipolar transistor. The voltage between the emitter and the collector of the first bipolar transistor is different from the power supply voltage. Substantially equal to the voltage across resistor R4 minus the voltage.
[0089]
As a result, the voltage at the output terminal OUT increases substantially in proportion to the amount of increase in the voltage at the input terminal IN, and also decreases substantially in proportion to the amount of decrease in the voltage at the input terminal IN. That is, the amplifier circuit shown in FIG. 7 generates, at the output terminal OUT, a voltage obtained by amplifying the voltage applied to the input terminal IN in substantially the same phase.
[0090]
In the amplifier circuit shown in FIG. 7, when the current flowing between the collector and the emitter of the first bipolar transistor increases, the voltage of the collector of the first bipolar transistor drops. The potential of the connected emitter of the second bipolar transistor also drops.
For this reason, the potential difference between the base and the emitter of the second bipolar transistor is reduced, and the current flowing between the emitter and the collector of the second bipolar transistor (that is, the base current of the first bipolar transistor) is reduced. The current flowing between the collector and the emitter of one bipolar transistor also decreases.
[0091]
Accordingly, the first bipolar transistor is substantially self-biased similarly to the first bipolar transistor in the amplifier circuit of FIG. 6, and the change in current between the collector and the emitter of the first bipolar transistor is negatively fed back to the base. You.
Thereby, also in the amplifier circuit of FIG. 7, the operating point of the first bipolar transistor becomes stable with respect to the temperature around the transistor Q, and the frequency characteristics of the entire amplifier circuit are improved.
[0092]
In the amplifier circuit shown in FIG. 7, the rate of change of the voltage of the output terminal OUT with respect to the change of the voltage of the input terminal IN depends on the current amplification rates of the first and second bipolar transistors and the collector-emitter of the first bipolar transistor. The change in the current during the period is determined by the feedback rate at which the base current is negatively fed back.
[0093]
Further, in the amplifier circuit of FIG. 7, the first bipolar transistor included in the transistor Q does not need to perform the class A operation substantially, and the signal is substantially transmitted from the input terminal IN similarly to the second bipolar transistor. It is sufficient if the power supply is substantially in the active area in a state where the power supply is not supplied.
[0094]
Note that the configuration of the transistor according to the embodiment of the present invention is not limited to the above.
For example, the conductivity type (impurity type) of the
[0095]
The operation of this transistor when the
[0096]
In addition, the
[0097]
In addition, in the transistor according to the embodiment of the present invention, as shown in FIGS. 8A and 8B, for example, the area of the junction surface between the
As shown in FIG. 8A, the area of the bonding surface between the
[0098]
Thus, the amount of carriers injected from the emitter to the collector of the first and second bipolar transistors included in this transistor can be controlled by a small base current flowing to the base of each bipolar transistor. That is, the input impedances of the bases of the first and second bipolar transistors increase, and the current amplification factors of the first and second bipolar transistors increase.
[0099]
The minority carriers flowing from the emitter of each bipolar transistor into the base diffuse widely into the base and are absorbed as a collector current flowing through the collector of each bipolar transistor.
[0100]
Also, by reducing the area of the junction surface between the base and the emitter of each bipolar transistor, the junction capacitance of the capacitor formed by these junctions also decreases. Therefore, in this transistor, good frequency characteristics can be obtained (that is, the transition frequency of the first and second bipolar transistors included in this transistor can be increased).
[0101]
The conventional high power transistor has a drawback that the current amplification factor is small and the frequency characteristics are poor. On the other hand, the transistors illustrated in FIGS. 8A and 8B can be used widely for power control because the transistors can be easily controlled for low power as well as for high power.
[0102]
【The invention's effect】
As described above, according to the present invention, an amplifier circuit for amplifying a signal in a state where a voltage of a signal input terminal is substantially equal to a ground potential, and a semiconductor for facilitating the manufacture of such an amplifier circuit An element is realized.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view illustrating a configuration of a transistor according to an embodiment of the present invention.
FIG. 2 is a circuit diagram showing a configuration of an amplifier circuit according to the embodiment of the present invention.
FIG. 3 is a graph showing voltage waveforms at an input terminal and an output terminal of the amplifier circuit of FIG. 2;
FIG. 4 is a circuit diagram showing a configuration of a modification of the amplifier circuit of FIG. 2;
FIG. 5 is a graph showing voltage waveforms at an input terminal and an output terminal of the amplifier circuit of FIG. 4;
FIG. 6 is a circuit diagram showing a configuration of a modification of the amplifier circuit of FIG. 2;
FIG. 7 is a circuit diagram showing a configuration of a modification of the amplifier circuit of FIG. 2;
8A and 8B are schematic cross-sectional views illustrating a configuration of a modification of the transistor in FIG.
[Explanation of symbols]
1 First semiconductor layer
2 Second semiconductor layer
3 Third semiconductor layer
4. Fourth semiconductor layer
5 Fifth semiconductor layer
D diode
Q transistor
tB base terminal
tBIAS bias terminal
tC Collector terminal
tE1 first emitter terminal
tE2 Second emitter terminal
R1-R8 resistor
Claims (6)
前記第1の半導体層に接合された第2導電型の第2の半導体層と、
前記第2の半導体層に接合された第1導電型の第3の半導体層と、
前記第2の半導体層に接合された第1導電型の第4の半導体層と、
前記第4の半導体層に接合された第2導電型の第5の半導体層と、
を備え、
前記第1、第2および第3の半導体層は、前記第1の半導体層がコレクタとして機能し、前記第2の半導体層がベースとして機能し、前記第3の半導体層がエミッタとして機能する第1のバイポーラトランジスタをなし、前記第2、第4および第5の半導体層は、前記第2の半導体層がエミッタとして機能し、前記第4の半導体層がベースとして機能し、前記第5の半導体層がコレクタとして機能する第2のバイポーラトランジスタをなす半導体素子と、
前記第2のバイポーラトランジスタの前記エミッタに、前記第1のバイポーラトランジスタの前記コレクタおよび前記エミッタを含む電流路を導通させるためのバイアス電流を供給し、前記第2のバイポーラトランジスタの前記ベースに、前記第2のバイポーラトランジスタの前記コレクタおよび前記エミッタを含む電流路を導通させるためのバイアス電流を供給するバイアス手段と、
前記第2のバイポーラトランジスタの前記ベースに入力信号を供給する入力手段と、
前記第2のバイポーラトランジスタの前記エミッタが発生する電圧を前記第1のバイポーラトランジスタの前記ベースに印加する手段と、
前記第1のバイポーラトランジスタの前記コレクタおよび前記エミッタを含む電流路にカスケードに接続される負荷に流れる電流の大きさを表す出力信号を外部に供給する出力手段と、
を備えることを特徴とする増幅回路。A first semiconductor layer of a first conductivity type;
A second conductivity type second semiconductor layer joined to the first semiconductor layer;
A third semiconductor layer of a first conductivity type joined to the second semiconductor layer;
A first conductivity type fourth semiconductor layer joined to the second semiconductor layer;
A fifth semiconductor layer of the second conductivity type joined to the fourth semiconductor layer;
With
The first, second, and third semiconductor layers are such that the first semiconductor layer functions as a collector, the second semiconductor layer functions as a base, and the third semiconductor layer functions as an emitter . A second bipolar transistor, wherein the second, fourth and fifth semiconductor layers are such that the second semiconductor layer functions as an emitter , the fourth semiconductor layer functions as a base, and the fifth semiconductor layer A semiconductor element forming a second bipolar transistor whose layer functions as a collector ;
Said emitter of said second bipolar transistor, supplies a bias current for through guide the current path including the collector and the emitter of the first bipolar transistor, said base of said second bipolar transistor, a bias means for supplying a bias current for through guide the current path including the collector and the emitter of said second bipolar transistor,
Input means for supplying an input signal to the base of the second bipolar transistor;
Means for applying a voltage generated by the emitter of the second bipolar transistor to the base of the first bipolar transistor;
And the collector and output means for supplying an output signal to the outside of the current path represents the magnitude of the current flowing to the load that will be connected in a cascade comprising said emitter of said first bipolar transistor,
An amplifier circuit comprising:
前記第1の半導体層に接合された第1導電型の第2の半導体層と、 A second semiconductor layer of a first conductivity type joined to the first semiconductor layer;
前記第2の半導体層に接合された第2導電型の第3の半導体層と、 A third semiconductor layer of a second conductivity type joined to the second semiconductor layer;
前記第2の半導体層に接合された第2導電型の第4の半導体層と、 A fourth semiconductor layer of a second conductivity type joined to the second semiconductor layer;
前記第4の半導体層に接合された第1導電型の第5の半導体層と、 A fifth semiconductor layer of the first conductivity type joined to the fourth semiconductor layer;
を備え、 With
前記第1、第2および第3の半導体層は、前記第1の半導体層がエミッタとして機能し、前記第2の半導体層がベースとして機能し、前記第3の半導体層がコレクタとして機能する第1のバイポーラトランジスタをなし、前記第2、第4および第5の半導体層は、前記第2の半導体層がコレクタとして機能し、前記第4の半導体層がベースとして機能し、前記第5の半導体層がエミッタとして機能する第2のバイポーラトランジスタをなす半導体素子と、 The first, second, and third semiconductor layers are such that the first semiconductor layer functions as an emitter, the second semiconductor layer functions as a base, and the third semiconductor layer functions as a collector. A second bipolar transistor, wherein the second, fourth and fifth semiconductor layers are such that the second semiconductor layer functions as a collector, the fourth semiconductor layer functions as a base, and the fifth semiconductor layer A semiconductor element forming a second bipolar transistor whose layer functions as an emitter;
前記第2のバイポーラトランジスタの前記コレクタに、前記第1のバイポーラトランジスタの前記エミッタおよび前記コレクタを含む電流路を導通させるためのバイアス電流を供給し、前記第2のバイポーラトランジスタの前記ベースに、前記第2のバイポーラトランジスタの前記エミッタおよび前記コレクタを含む電流路を導通させるためのバイアス電流を供給するバイアス手段と、 A bias current for supplying a current path including the emitter and the collector of the first bipolar transistor to the collector of the second bipolar transistor is supplied to the collector of the second bipolar transistor. Bias means for supplying a bias current for conducting a current path including the emitter and the collector of the second bipolar transistor;
前記第2のバイポーラトランジスタの前記ベースに入力信号を供給する入力手段と、 Input means for supplying an input signal to the base of the second bipolar transistor;
前記第2のバイポーラトランジスタの前記コレクタが発生する電圧を前記第1のバイポーラトランジスタの前記ベースに印加する手段と、 Means for applying a voltage generated by the collector of the second bipolar transistor to the base of the first bipolar transistor;
前記第1のバイポーラトランジスタの前記エミッタおよび前記コレクタを含む電流路にカスケードに接続される負荷に流れる電流の大きさを表す出力信号を外部に供給する出力手段と、 Output means for externally supplying an output signal indicating a magnitude of a current flowing to a load cascaded to a current path including the emitter and the collector of the first bipolar transistor;
を備えることを特徴とする増幅回路。 An amplifier circuit comprising:
前記第1の半導体層に接合された第2導電型の第2の半導体層と、
前記第2の半導体層に接合された第1導電型の第3の半導体層と、
前記第2の半導体層に接合された第1導電型の第4の半導体層と、
前記第4の半導体層に接合された第2導電型の第5の半導体層と、
を備え、
前記第1、第2および第3の半導体層は、前記第1の半導体層がコレクタとして機能し、前記第2の半導体層がベースとして機能し、前記第3の半導体層がエミッタとして機能する第1のバイポーラトランジスタをなし、前記第2、第4および第5の半導体層は、前記第2の半導体層がエミッタとして機能し、前記第4の半導体層がベースとして機能し、前記第5の半導体層がコレクタとして機能する第2のバイポーラトランジスタをなす半導体素子と、
前記第2のバイポーラトランジスタの前記エミッタに、前記第1のバイポーラトランジスタの前記コレクタおよび前記エミッタを含む電流路を導通させるためのバイアス電流を供給し、前記第2のバイポーラトランジスタの前記ベースに、前記第2のバイポーラトランジスタの前記コレクタおよび前記エミッタを含む電流路を飽和させるためのバイアス電流を供給するバイアス手段と、
前記第2のバイポーラトランジスタの前記ベースに入力信号を供給する入力手段と、
前記第2のバイポーラトランジスタの前記コレクタおよび前記エミッタを含む電流路に流れる電流を前記第1のバイポーラトランジスタの前記ベースに供給する手段と、
前記第1のバイポーラトランジスタの前記コレクタおよび前記エミッタを含む電流路にカスケードに接続される負荷に流れる電流の大きさを表す出力信号を外部に供給する出力手段と、
を備えることを特徴とする増幅回路。A first semiconductor layer of a first conductivity type;
A second conductivity type second semiconductor layer joined to the first semiconductor layer;
A third semiconductor layer of a first conductivity type joined to the second semiconductor layer;
A first conductivity type fourth semiconductor layer joined to the second semiconductor layer;
A fifth semiconductor layer of the second conductivity type joined to the fourth semiconductor layer;
With
The first, second, and third semiconductor layers are such that the first semiconductor layer functions as a collector, the second semiconductor layer functions as a base, and the third semiconductor layer functions as an emitter . A second bipolar transistor, wherein the second, fourth and fifth semiconductor layers are such that the second semiconductor layer functions as an emitter , the fourth semiconductor layer functions as a base, and the fifth semiconductor layer A semiconductor element forming a second bipolar transistor whose layer functions as a collector ;
Said emitter of said second bipolar transistor, supplies a bias current for through guide the current path including the collector and the emitter of the first bipolar transistor, said base of said second bipolar transistor, a bias means for supplying a bias current for saturating the current path including the collector and the emitter of said second bipolar transistor,
Input means for supplying an input signal to the base of the second bipolar transistor;
Means for supplying a current flowing through a current path including the collector and the emitter of the second bipolar transistor to the base of the first bipolar transistor;
And the collector and output means for supplying an output signal to the outside of the current path represents the magnitude of the current flowing to the load that will be connected in a cascade comprising said emitter of said first bipolar transistor,
An amplifier circuit comprising:
前記第1の半導体層に接合された第1導電型の第2の半導体層と、 A second semiconductor layer of a first conductivity type joined to the first semiconductor layer;
前記第2の半導体層に接合された第2導電型の第3の半導体層と、 A third semiconductor layer of a second conductivity type joined to the second semiconductor layer;
前記第2の半導体層に接合された第2導電型の第4の半導体層と、 A fourth semiconductor layer of a second conductivity type joined to the second semiconductor layer;
前記第4の半導体層に接合された第1導電型の第5の半導体層と、 A fifth semiconductor layer of a first conductivity type joined to the fourth semiconductor layer;
を備え、 With
前記第1、第2および第3の半導体層は、前記第1の半導体層がエミッタとして機能し、前記第2の半導体層がベースとして機能し、前記第3の半導体層がコレクタとして機能する第1のバイポーラトランジスタをなし、前記第2、第4および第5の半導体層は、前記第2の半導体層がコレクタとして機能し、前記第4の半導体層がベースとして機能し、前記第5の半導体層がエミッタとして機能する第2のバイポーラトランジスタをなす半導体素子と、 The first, second, and third semiconductor layers are such that the first semiconductor layer functions as an emitter, the second semiconductor layer functions as a base, and the third semiconductor layer functions as a collector. A second bipolar transistor, wherein the second, fourth and fifth semiconductor layers are such that the second semiconductor layer functions as a collector, the fourth semiconductor layer functions as a base, and the fifth semiconductor layer A semiconductor element forming a second bipolar transistor whose layer functions as an emitter;
前記第2のバイポーラトランジスタの前記コレクタに、前記第1のバイポーラトランジスタの前記エミッタおよび前記コレクタを含む電流路を導通させるためのバイアス電流を供給し、前記第2のバイポーラトランジスタの前記ベースに、前記第2のバイポーラトランジスタの前記エミッタおよび前記コレクタを含む電流路を飽和させるためのバイアス電流を供給するバイアス手段と、 A bias current for supplying a current path including the emitter and the collector of the first bipolar transistor to the collector of the second bipolar transistor is supplied to the collector of the second bipolar transistor. Bias means for supplying a bias current for saturating a current path including the emitter and the collector of the second bipolar transistor;
前記第2のバイポーラトランジスタの前記ベースに入力信号を供給する入力手段と、 Input means for supplying an input signal to the base of the second bipolar transistor;
前記第2のバイポーラトランジスタの前記エミッタおよび前記コレクタを含む電流路に流れる電流を前記第1のバイポーラトランジスタの前記ベースに供給する手段と、 Means for supplying a current flowing through a current path including the emitter and the collector of the second bipolar transistor to the base of the first bipolar transistor;
前記第1のバイポーラトランジスタの前記エミッタおよび前記コレクタを含む電流路にカスケードに接続される負荷に流れる電流の大きさを表す出力信号を外部に供給する出力手段と、 Output means for externally supplying an output signal indicating a magnitude of a current flowing to a load cascaded to a current path including the emitter and the collector of the first bipolar transistor;
を備えることを特徴とする増幅回路。 An amplifier circuit comprising:
前記第1の半導体層に接合された第2導電型の第2の半導体層と、
前記第2の半導体層に接合された第1導電型の第3の半導体層と、
前記第2の半導体層に接合された第1導電型の第4の半導体層と、
前記第4の半導体層に接合された第2導電型の第5の半導体層と、
を備え、
前記第1、第2および第3の半導体層は、前記第1の半導体層がコレクタとして機能し、前記第2の半導体層がベースとして機能し、前記第3の半導体層がエミッタとして機能する第1のバイポーラトランジスタをなし、前記第2、第4および第5の半導体層は、前記第2の半導体層がエミッタとして機能し、前記第4の半導体層がベースとして機能し、前記第5の半導体層がコレクタとして機能する第2のバイポーラトランジスタをなす半導体素子と、
前記第2のバイポーラトランジスタの前記エミッタに、前記第1のバイポーラトランジスタの前記コレクタおよび前記エミッタを含む電流路を導通させるためのバイアス電流を供給し、前記第2のバイポーラトランジスタの前記ベースに、前記第2のバイポーラトランジスタの前記コレクタおよび前記エミッタを含む電流路を能動領域で導通させるためのバイアス電流を供給するバイアス手段と、
入力端と、前記入力端に印加された入力信号を表す電流を前記第2のバイポーラトランジスタの前記ベースに供給する手段と、を備える入力手段と、
前記入力端の電位が前記第1のバイポーラトランジスタの前記エミッタの電位にほぼ等しくなるように、前記入力端と前記第2のバイポーラトランジスタの前記ベースとの間の電圧を制御する電位固定手段と、
前記第2のバイポーラトランジスタの前記コレクタおよび前記エミッタを含む電流路に流れる電流を前記第1のバイポーラトランジスタの前記ベースに供給する手段と、
前記第1のバイポーラトランジスタの前記コレクタおよび前記エミッタを含む電流路にカスケードに接続される負荷に流れる電流の大きさを表す出力信号を外部に供給する出力手段と、
を備えることを特徴とする増幅回路。A first semiconductor layer of a first conductivity type;
A second conductivity type second semiconductor layer joined to the first semiconductor layer;
A third semiconductor layer of a first conductivity type joined to the second semiconductor layer;
A first conductivity type fourth semiconductor layer joined to the second semiconductor layer;
A fifth semiconductor layer of the second conductivity type joined to the fourth semiconductor layer;
With
The first, second, and third semiconductor layers are such that the first semiconductor layer functions as a collector, the second semiconductor layer functions as a base, and the third semiconductor layer functions as an emitter . A second bipolar transistor, wherein the second, fourth and fifth semiconductor layers are such that the second semiconductor layer functions as an emitter , the fourth semiconductor layer functions as a base, and the fifth semiconductor layer A semiconductor element forming a second bipolar transistor whose layer functions as a collector ;
Said emitter of said second bipolar transistor, supplies a bias current for through guide the current path including the collector and the emitter of the first bipolar transistor, said base of said second bipolar transistor, a bias means for supplying a bias current for conducting current path including said collector and said emitter of said second bipolar transistor in the ability moving area,
Input means comprising: an input terminal; and a means for supplying a current representing an input signal applied to the input terminal to the base of the second bipolar transistor.
Potential fixing means for controlling a voltage between the input terminal and the base of the second bipolar transistor so that the potential of the input terminal is substantially equal to the potential of the emitter of the first bipolar transistor;
Means for supplying a current flowing through a current path including the collector and the emitter of the second bipolar transistor to the base of the first bipolar transistor;
And the collector and output means for supplying an output signal to the outside of the current path represents the magnitude of the current flowing to the load that will be connected in a cascade comprising said emitter of said first bipolar transistor,
An amplifier circuit comprising:
前記第1の半導体層に接合された第1導電型の第2の半導体層と、 A second semiconductor layer of a first conductivity type joined to the first semiconductor layer;
前記第2の半導体層に接合された第2導電型の第3の半導体層と、 A third semiconductor layer of a second conductivity type joined to the second semiconductor layer;
前記第2の半導体層に接合された第2導電型の第4の半導体層と、 A fourth semiconductor layer of a second conductivity type joined to the second semiconductor layer;
前記第4の半導体層に接合された第1導電型の第5の半導体層と、 A fifth semiconductor layer of the first conductivity type joined to the fourth semiconductor layer;
を備え、 With
前記第1、第2および第3の半導体層は、前記第1の半導体層がエミッタとして機能し、前記第2の半導体層がベースとして機能し、前記第3の半導体層がコレクタとして機能する第1のバイポーラトランジスタをなし、前記第2、第4および第5の半導体層は、前記第2の半導体層がコレクタとして機能し、前記第4の半導体層がベースとして機能し、前記第5の半導体層がエミッタとして機能する第2のバイポーラトランジスタをなす半導体素子と、 The first, second, and third semiconductor layers are such that the first semiconductor layer functions as an emitter, the second semiconductor layer functions as a base, and the third semiconductor layer functions as a collector. A second bipolar transistor, wherein the second, fourth and fifth semiconductor layers are such that the second semiconductor layer functions as a collector, the fourth semiconductor layer functions as a base, and the fifth semiconductor layer A semiconductor element forming a second bipolar transistor whose layer functions as an emitter;
前記第2のバイポーラトランジスタの前記コレクタに、前記第1のバイポーラトランジスタの前記エミッタおよび前記コレクタを含む電流路を導通させるためのバイアス電流を供給し、前記第2のバイポーラトランジスタの前記ベースに、前記第2のバイポーラトランジスタの前記エミッタおよび前記コレクタを含む電流路を能動領域で導通させるためのバイアス電流を供給するバイアス手段と、 A bias current for conducting a current path including the emitter and the collector of the first bipolar transistor is supplied to the collector of the second bipolar transistor, and the base of the second bipolar transistor is supplied with the bias current. Bias means for supplying a bias current for conducting a current path including the emitter and the collector of the second bipolar transistor in an active region;
入力端と、前記入力端に印加された入力信号を表す電流を前記第2のバイポーラトランジスタの前記ベースに供給する手段と、を備える入力手段と、 Input means comprising: an input terminal; and a means for supplying a current representing an input signal applied to the input terminal to the base of the second bipolar transistor.
前記入力端の電位が前記第1のバイポーラトランジスタの前記コレクタの電位にほぼ等しくなるように、前記入力端と前記第2のバイポーラトランジスタの前記ベースとの間の電圧を制御する電位固定手段と、 Potential fixing means for controlling a voltage between the input terminal and the base of the second bipolar transistor so that the potential of the input terminal is substantially equal to the potential of the collector of the first bipolar transistor;
前記第2のバイポーラトランジスタの前記コレクタおよび前記エミッタを含む電流路に流れる電流を前記第1のバイポーラトランジスタの前記ベースに供給する手段と、 Means for supplying a current flowing through a current path including the collector and the emitter of the second bipolar transistor to the base of the first bipolar transistor;
前記第1のバイポーラトランジスタの前記コレクタおよび前記エミッタを含む電流路にカスケードに接続される負荷に流れる電流の大きさを表す出力信号を外部に供給する出力手段と、 Output means for supplying an output signal indicating the magnitude of a current flowing to a load cascaded to a current path including the collector and the emitter of the first bipolar transistor,
を備えることを特徴とする増幅回路。 An amplifier circuit comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12103398A JP3558868B2 (en) | 1998-04-30 | 1998-04-30 | Amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12103398A JP3558868B2 (en) | 1998-04-30 | 1998-04-30 | Amplifier circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11312688A JPH11312688A (en) | 1999-11-09 |
| JP3558868B2 true JP3558868B2 (en) | 2004-08-25 |
Family
ID=14801164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12103398A Expired - Fee Related JP3558868B2 (en) | 1998-04-30 | 1998-04-30 | Amplifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3558868B2 (en) |
-
1998
- 1998-04-30 JP JP12103398A patent/JP3558868B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11312688A (en) | 1999-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4015212A (en) | Amplifier with FET having gate leakage current limitation | |
| JP2730767B2 (en) | Voltage-to-current converter | |
| JPH0456404A (en) | Amplifier device | |
| JPH0766643A (en) | Voltage - current converter | |
| JPS606131B2 (en) | power amplifier | |
| US2877310A (en) | Semiconductor amplifiers | |
| JP3558868B2 (en) | Amplifier circuit | |
| JPH0732329B2 (en) | Output stage of power amplifier | |
| US4072908A (en) | Audio amplifier with constant current consumption | |
| JPH077337A (en) | Bipolarity voltage/current converting circuit | |
| JP3583648B2 (en) | Amplifier circuit | |
| US4117391A (en) | Current stabilizing circuit | |
| JPS62256526A (en) | Drive circuit for static induction transistor | |
| KR790002005B1 (en) | Pulse Width Modulated Signal Amplification Circuit | |
| JP3103104B2 (en) | Buffer circuit | |
| JPH11177401A (en) | Switching circuit | |
| JPS61114609A (en) | Wide-range amplifier circuit | |
| JP3784910B2 (en) | Output circuit | |
| JP3558859B2 (en) | Bipolar transistor, signal synthesis circuit and amplitude modulation circuit | |
| JP3662442B2 (en) | Switching circuit and amplifier circuit | |
| JP2596151B2 (en) | Voltage comparator | |
| JP2591320B2 (en) | Semiconductor integrated circuit | |
| JPS6119541Y2 (en) | ||
| JPH0233385Y2 (en) | ||
| JP2661138B2 (en) | Current amplifier circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040217 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040419 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040518 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040519 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |