JP3583683B2

JP3583683B2 - Micro control unit and control method thereof

Info

Publication number: JP3583683B2
Application number: JP2000082582A
Authority: JP
Inventors: 誠篠原
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2000-03-23
Filing date: 2000-03-23
Publication date: 2004-11-04
Anticipated expiration: 2020-03-23
Also published as: JP2001273045A

Description

【０００１】
【発明の属する技術分野】
この発明は、マイクロコントロールユニット（ＭＣＵ：ＭｉｃｒｏＣｏｎｔｒｏｌＵｎｉｔ）及びその制御方法に関するもので、特に車載用のＭＣＵに係るものである。
【０００２】
【従来の技術】
近年のディジタル回路技術の発展にはめざましいものがあり、多くの機器にマイクロコンピュータが搭載されている。自動車も例外ではなく、例えばエンジンの点火のタイミングや燃料噴射量等は全てマイクロコンピュータによって制御されている。
【０００３】
従来、エンジン等の制御のために、自動車にはワンチップの制御ユニットとしてＭＣＵが搭載されている。ＭＣＵには、クロックによって動作しエンジン等の制御を行うＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）、ＣＰＵに内部バスによって接続され、制御データ等を記憶するＲＡＭ（ＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）等の記憶装置、ＣＰＵに電源を供給する電源ＩＣ、ＣＰＵに供給するクロックを生成する発振回路等が含まれている。
【０００４】
一般に、ＣＰＵは２つのモードを有しており、一方は動作モード、他方はパワーセーブモードと呼ばれるものである。動作モードは、動作に必要な高い電圧とクロックを供給されてＣＰＵが動作している状態、すなわち自動車の場合はエンジンの駆動時である。これに対しパワーセーブモードは、ＣＰＵに動作モード時より低い電圧が供給されクロックが供給されず、ＣＰＵが動作していない状態、すなわちエンジンの停止時である。パワーセーブモードではＣＰＵが動作していないためＭＣＵの消費電力を大幅に抑えることが出来る。エンジン停止時における消費電力を抑えることはバッテリーの負担軽減という観点からも望ましいものである。
【０００５】
このＭＣＵをパワーセーブモードにするための信号がパワーセーブ信号（ＰＳ）である。パワーセーブ信号はＭＣＵの外部から入力され、電源ＩＣを介して発振回路に入力される。パワーセーブ信号を受けた発振回路はクロックの発振を停止し、また電源ＩＣもＣＰＵに供給する電圧を低減させることでＭＣＵがパワーセーブモードに移行する。
【０００６】
外部から入力される信号としては他にリセット信号（ＲＳ）等がある。リセット信号はＣＰＵ等の初期化の命令信号である。
【０００７】
通常、自動車のエンジンの停止はイグニッションスイッチをオフにすることによって行う。この際、イグニッションスイッチからは消費電力を抑えるためにＭＣＵをパワーセーブモードに移行させるパワーセーブ信号とリセット信号が電源ＩＣへ送られる。すると上述したように、発振回路がクロックの発振を停止するのでＭＣＵはパワーセーブモードへと移行する。この際、ＣＰＵへのクロックの入力は停止するが、電源ＩＣからは通常より低い電圧が供給されている。このように、ＣＰＵへの電源の供給を完全に停止しないのは、学習制御などのために制御データをＭＣＵ内部のＲＡＭに保持させ続けるためである。また、エンジンを始動する場合はイグニッションスイッチをオンにすることによって、パワーセーブ信号とリセット信号を解除し、ＭＣＵを動作モードに移行させることが出来る。
【０００８】
このように、ＭＣＵはエンジンの状態に合わせて、動作モードとパワーセーブモードを繰り返す。そして、このＭＣＵの動作状態を制御するのはイグニッションスイッチより送られるパワーセーブ信号とリセット信号を受ける電源ＩＣによって行われるのが一般的である。
【０００９】
ところで、イグニッションスイッチから送られたパワーセーブ信号とリセット信号のＭＣＵ内の伝送線にはノイズ除去用のフィルタ回路が付加されていることが多い。このフィルタ回路は例えば複数段にわたって設けられたフリップフロップ（Ｆ／Ｆ）であり、発振回路で生成されたクロックを受けて動作する。しかし、ＭＣＵへの電源の投入直後は、このフリップフロップの論理状態がその性質上定まらないため、ＭＣＵの状態も不安定である。すなわち、エンジンの動作／非動作に関わらずＭＣＵがパワーセーブモードと動作モードのどちらのモードをも取り得るのである。これは、このフィルタ回路のフリップフロップは原理的に初期化できないということに起因している。つまり、外部端子からの入力信号のフィルタ通過後にこのフィルタ回路内のフリップフロップをリセットすると、入力信号そのものが解除されてしまうためである。従って、従来フィルタ回路内のフリップフロップの状態が確定するのは、ＭＣＵへ電源が投入されてからフリップフロップに数クロックが供給された後であった。
【００１０】
さて、自動車の製造時に初めてバッテリー等の電源をＭＣＵに接続した場合、上記したことから次のような問題が発生する。
【００１１】
バッテリーを接続することでＭＣＵに電源が供給されるが、エンジンが停止しているため電源ＩＣはＭＣＵをパワーセーブモードにしようとする。また、前述したように電源ＩＣはパワーセーブモード時においてはその電力供給能力を落とすように設計されていることがある。しかしＭＣＵは電源投入直後であるためパワーセーブ信号、リセット信号の伝送線に設けられたフィルタ回路内のフリップフロップの状態は確定していない。ここで、もしフィルタ回路の初期状態の出力が動作モードであった場合、エンジンが停止しているにもかかわらず発振回路はクロックを発生させる。このクロックがフィルタ回路にも供給されることでフィルタ回路内のフリップフロップの状態が確定し、この時点で改めてＭＣＵがパワーセーブモードになる。このように、わずかの時間ではあるが発振回路がクロックを発生すると、ＣＰＵが動作するため動作電流が増加し、電源ＩＣの供給能力をオーバーする。それにより電源ＩＣの出力電圧が低下することで発振回路のクロックが停止し、ＣＰＵもその動作を停止するので、電源ＩＣの電圧は復帰する。しかし、フィルタ回路内のフリップフリップの初期化ができないため、フィルタ回路出力は相変わらず動作モードにあり、発振回路はクロックを発生させる。その後はこの繰り返しで、ＭＣＵはいつまでもパワーセーブモードになれずＣＰＵには電流が流れ続けるのでバッテリーを消耗してしまうという問題があった。
【００１２】
また、ＭＣＵでは内部動作の高速化のために、アドレスを実際のデータに対して先に読み込むというシステムを取っていることがある。すなわち、実際にデータを読み込む時間に対して例えば１クロック前の時間にアドレスを周辺回路でラッチするというものである。本来、周辺回路にラッチされたアドレスは互いに排他的であるので、複数の周辺回路から同時にデータが出力されることはない。しかし、ＭＣＵへの電源投入直後はフィルタ回路内のフリップフロップの状態が確定しないため、場合によってはリセット信号が発生せず、周辺回路にラッチされたアドレスが不確定のままになることがある。すると、複数の周辺回路のデータが出力状態になり、データバスを通じて大電流が流れるのでバッテリーを消耗したり、ＭＣＵの劣化を生じさせるという問題があった。
【００１３】
【発明が解決しようとする課題】
上記のように、従来のＭＣＵ及びそのパワーセーブ方法では、ＭＣＵへの電源投入直後はパワーセーブ信号、リセット信号を伝送する伝送路に付加されたフィルタ回路内のフリップフロップの状態が確定していない。更に、フィルタ回路内のフリップフリップの初期化ができないため、もしフィルタ回路出力が動作モードにあると、ＭＣＵは動作モードとパワーセーブモードを繰り返し、ＭＣＵはパワーセーブモードで安定できない。そのため、ＣＰＵには電流が流れ続けるので電池を消耗してしまうという問題があった。
【００１４】
また、ＭＣＵへの電源投入直後はリセット信号のフィルタ回路内のフリップフロップの状態が確定しないため、周辺回路にラッチされたアドレスが不確定のままになることがある。そのため、複数の周辺回路のデータが出力状態になり、データバスを通じて大電流が流れるので電池を消耗したり、ＭＣＵの劣化を生じさせるという問題があった。
【００１５】
この発明は、上記事情に鑑みてなされたもので、その目的は、消費電力を低減し、また性能劣化を防止できるマイクロコントロールユニット及びその制御方法を提供することにある。
【００１６】
【課題を解決するための手段】
この発明の請求項１に記載したマイクロコントロールユニットは、電源電圧の低下、及び最初の電源投入を検出し、検出出力を保持する検出手段と、パワーセーブ信号が入力される第１のフィルタ手段と、前記検出手段で検出出力が保持されているときは、前記パワーセーブ信号を直接選択し、前記検出手段に保持されている検出出力がクリアされたときに、前記第１のフィルタ手段の出力信号を選択する第１の選択手段と、前記第１の選択手段の出力信号に基づいて通常動作モードとパワーセーブモードが切り替え制御され、前記検出手段に保持されている検出出力が前記電源電圧の低下、及び最初の電源投入に相当する場合、モードの切り替え後に該検出出力をクリアするＣＰＵとを具備することを特徴としている。
【００１７】
また、請求項２に記載したように、請求項１記載のマイクロコントロールユニットにおいて、リセット信号が入力される第２のフィルタ手段と、前記検出手段で検出出力が保持されているときは、前記リセット信号を直接選択し、前記検出手段に保持されている検出出力がクリアされたときに、前記第２のフィルタ手段の出力信号を選択する第２の選択手段と、前記第１の選択手段の出力信号と前記第２の選択手段の出力信号との論理積を取り、この論理積信号によって前記ＣＰＵのモードを切り替える論理手段とを更に具備することを特徴としている。
【００１８】
更に、請求項３に記載したように、請求項１記載のマイクロコントロールユニットにおいて、クロック信号を発生して前記ＣＰＵに供給する発振器を更に具備し、前記パワーセーブ信号で前記発振器の発振動作を制御することにより、前記ＣＰＵのモードを切り替えることを特徴としている。
【００１９】
請求項４に記載したように、請求項２記載のマイクロコントロールユニットにおいて、クロック信号を発生して前記ＣＰＵに供給する発振器を更に具備し、前記論理手段から出力される論理積信号で前記発振器の発振動作を制御することにより、前記ＣＰＵのモードを切り替えることを特徴としている。
【００２０】
また、この発明の請求項５に記載したマイクロコントロールユニットの制御方法は、電源電圧の低下及び最初の電源投入を検出し、検出出力を保持する検出手段と、外部よりパワーセーブ信号を受ける第１のフィルタ手段と、前記第１のフィルタ手段の出力または前記パワーセーブ信号を直接選択する第１の選択手段と、前記第１の選択手段の出力を受けてクロックを生成する発振器と、前記発振器の生成するクロックを受けて自動車の駆動制御を行うＣＰＵと、前記ＣＰＵが処理するためのデータを保持する記憶装置とを具備するマイクロコントロールユニットの制御方法において、電源電圧の低下及び最初の電源投入を検出した検出出力を、前記ＣＰＵによるクリア命令を受けるまで前記検出手段は保持し、少なくとも外部のイグニッションスイッチをオフすることによりセット、オンすることにより前記パワーセーブ信号はクリアされ、前記検出手段で検出出力が保持されているときは、前記パワーセーブ信号を直接選択し、前記検出手段に保持されている検出出力がクリアされたときに、前記第１のフィルタ手段の出力信号を前記第１の選択手段は選択し、前記第１の選択手段の出力を受けて、前記パワーセーブ信号がクリアされているときに前記発振器はクロックを生成し、セットされているときにクロックを生成しないことで、前記ＣＰＵの通常動作モードとパワーセーブモードとを切り替え制御することを特徴としている。
【００２１】
更に、この発明の請求項６に記載したマイクロコントロールユニットの制御方法は、電源電圧の低下及び最初の電源投入を検出し、検出出力を保持する検出手段と、外部よりパワーセーブ信号を受ける第１のフィルタ手段と、外部よりリセット信号を受ける第２のフィルタ手段と、前記第１のフィルタ手段の出力または前記パワーセーブ信号を直接選択する第１の選択手段と、前記第２のフィルタ手段の出力または前記リセット信号を直接選択する第２の選択手段と、前記第１、第２の選択手段の出力の論理積を取る論理手段と、前記論理手段の出力を受けてクロックを生成する発振器と、前記発振器の生成するクロックを受けて自動車の駆動制御を行うＣＰＵと、前記ＣＰＵが処理するためのデータを保持する記憶装置とを具備するマイクロコントロールユニットの制御方法において、電源電圧の低下及び最初の電源投入を検出した検出出力を、前記ＣＰＵによるクリア命令を受けるまで前記検出手段は保持し、少なくとも外部のイグニッションスイッチをオフすることによりセット、オンすることにより前記パワーセーブ信号及びリセット信号はクリアされ、前記検出手段で検出出力が保持されているときは、前記パワーセーブ信号を直接選択し、前記検出手段に保持されている検出出力がクリアされたときに、前記第１のフィルタ手段の出力信号を前記第１の選択手段は選択し、前記検出手段で検出出力が保持されているときは、前記リセット信号を直接選択し、前記検出手段に保持されている検出出力がクリアされたときに、前記第２のフィルタ手段の出力信号を前記第２の選択手段は選択し、前記第１、第２の選択手段の出力の論理積を取る前記論理手段の出力を受けて、前記論理手段の出力がクリアされているときに前記発振器はクロックを生成し、セットされているときにクロックを生成しないことで、前記ＣＰＵの通常動作モードとパワーセーブモードとを切り替え制御することを特徴としている。
【００２２】
請求項７に記載したように、請求項５または６記載のマイクロコントロールユニットの制御方法において、前記ＣＰＵは、通常動作モードに切り替えられた時に、前記検出手段の検出出力をチェックし、前記検出出力が電源電圧の低下及び最初の電源投入に相当する場合には、前記記憶装置を初期化し、前記検出出力をクリアすることを特徴としている。
【００２３】
請求項１、３、５のような構成及び方法によれば、電源電圧の変化、特に一定電圧以下への低下または、電源投入を検出し、当該検出出力を保持する電圧検出手段を備えている。更にパワーセーブ信号の伝送線には第１のフィルタ手段を設け、また、第１のフィルタ手段を介してのパワーセーブ信号の入力と、直接のパワーセーブ信号の入力とを選択する第１の選択手段を備えている。そして、前記検出手段が当該検出出力を保持している場合には、第１の選択手段によりパワーセーブ信号を直接伝送するため、状態の定まらない不安定なフィルタ出力の影響を回避できる。また、それ以外の場合、すなわち過去に電源電圧の低下が起きていないか、または電源投入時で無い場合には、第１のフィルタ手段を介してパワーセーブ信号が伝送されるので、外来ノイズの影響を回避できる。そのためＣＰＵの動作の切り替えが確実に行われ、ＭＣＵのモード変更を常時安定して行うことが出来、ＭＣＵの消費電力を低減できる。また、ＣＰＵにクロックを供給する発振器を更に設け、この発振動作をパワーセーブ信号により制御してもよい。
【００２４】
請求項２、４、６のような構成及び方法によれば、リセット信号の伝送線には第２のフィルタ手段を設け、また、第２のフィルタ手段を介してのリセット信号の入力と、直接のリセット信号の入力とを選択する第２の選択手段を設けている。そして、パワーセーブ信号と同様に、検出手段が、電源電圧が一定電圧以下へ低下または、電源投入直後の状態を示す検出出力を保持している場合には、第２の選択手段によりフィルタを介さずに直接入力されるリセット信号が選択されるため、不安定なフィルタ出力の影響を回避できる。また、それ以外の通常動作時にはフィルタを介して入力されるリセット信号が選択されるので、外来ノイズの影響を回避できる。更に、リセット信号を確実に入力できるため周辺回路にラッチされたアドレスの消去等を確実に行うことが出来、ＭＣＵの劣化を防止できる。また、ＣＰＵのモードの移行をパワーセーブ信号とリセット信号の論理積信号によって行うことで、電源電圧低下時及び電源投入時のフィルタの初期化を確実に行うことが出来るので、ＭＣＵを安定して動作させることが出来る。また、パワーセーブ信号とリセット信号との論理積をとる論理手段と、ＣＰＵにクロックを供給する発振器を更に設け、発振器の発振動作を論理手段の出力により制御してもよい。
【００２５】
請求項７のような方法によれば、ＣＰＵは通常動作モードに移行した直後に、まず検出手段の検出出力をチェックする。そして、検出出力が電源電圧の低下、または最初の電源投入に相当する場合、記憶装置を初期化した後、当該検出出力をクリアする。そのため、ＣＰＵが通常動作モードに移行する前の状態が、電源電圧が一定電圧以下へ低下または、電源投入直後の状態であった場合でも、第１、第２のフィルタ手段の出力が確定させた後に、検出出力をクリアすることで、パワーセーブ信号及びリセット信号をフィルタを介して入力できるので、外来ノイズの影響を回避できる。
【００２６】
【発明の実施の形態】
以下、この発明の実施形態を図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
【００２７】
図１はこの発明の一実施形態に係るＭＣＵについて説明するためのもので、車載用のＭＣＵの一部の回路図を示している。図示するように、ＭＣＵ１０は、外部に設けられたパワーセーブ信号入力端子２０、リセット信号入力端子２１から入力される各信号を伝送する為のパワーセーブ信号伝送線２２、２２’、リセット信号伝送線２３、２３’、この伝送線２２’、２３’に設けられたディジタルフィルタ２４（第１のフィルタ手段）、２５（第２のフィルタ手段）、パワーセーブ信号伝送線２２、２２’とリセット信号伝送線２３、２３’の各々の２本の伝送線の内の１つを選択するマルチプレクサ２６（第１の選択手段）、２７（第２の選択手段）、マルチプレクサ２６、２７によって選択された信号線が伝送するパワーセーブ信号とリセット信号の論理積を取るＡＮＤ回路２８（論理手段）、このＡＮＤ回路２８からの出力を内部パワーセーブ信号とし、この信号に基づいてクロックの生成を行う水晶発振器２９’をＭＣＵ１０外部に備えた発振回路２９（発振器）、発振回路２９の生成したクロック（ＣＬＫ）により動作し、エンジンの点火のタイミングや燃料噴射量などの制御を行うＣＰＵ３０、ＣＰＵ３０に内部バス３１によって接続され制御データ等を記憶するＲＡＭ３２、同様に内部バス３１によってＣＰＵ３０に接続され図示しない電源ＩＣの電源電圧Ｖｄｄの電圧降下を検出するパワーダウン検出回路（ＰＤＤ：ＰｏｗｅｒＤｏｗｎＤｅｔｅｃｔｏｒ：検出手段）３３を備えている。なお、マルチプレクサ２７で選択されたリセット信号は、図示しない伝送線により、直接ＲＡＭ３２やディジタルフィルタ２４、２５、そして周辺回路へと伝送される。
【００２８】
パワーダウン検出回路３３は電源ＩＣの電源電圧Ｖｄｄを監視しており、通常は常時“ｌｏｗ”レベルのパワーダウン出力（ＰＤＤ出力）を保持している。しかし、なんらかの原因により電源電圧Ｖｄｄが一定電圧以下に低下したり、ＭＣＵ１０への電源投入を検知すると、パワーダウン検出回路３３はこのＰＤＤ出力を反転させ、“ｈｉｇｈ”を出力する。一旦ＰＤＤ出力が“ｈｉｇｈ”にセットされると、ＣＰＵ３０のクリア命令が無い限りパワーダウン検出回路３３は“ｈｉｇｈ”のＰＤＤ出力を保持し続ける。
【００２９】
マルチプレクサ２６、２７は上記ＰＤＤ出力に基づいて伝送線の選択を行う。すなわち、ＰＤＤ出力が“ｈｉｇｈ”の場合はパワーセーブ信号とリセット信号を直接伝送する伝送線２２、２３を選択し、ＰＤＤ出力が“ｌｏｗ”の場合はディジタルフィルタ２４、２５が付加された伝送線２２’、２３’を選択する。
【００３０】
このディジタルフィルタ２４、２５は従来同様に、例えば複数段に設けられたフリップフロップであり、発振回路２９で生成されたクロックによって動作する。
【００３１】
マルチプレクサ２６、２７で選択された伝送線により伝送されるパワーセーブ信号とリセット信号はＡＮＤ回路２８によって論理積が取られる。この論理積の結果が内部パワーセーブ信号となり発振回路２９に入力される。すなわち、パワーセーブ信号とリセット信号の両者が“ｈｉｇｈ”の時のみ、内部パワーセーブ信号となるＡＮＤ出力が“ｈｉｇｈ”となりパワーセーブモードが選択され、それ以外の場合は“ｌｏｗ”となり動作モードが選択される。ただし、ここで説明した回路では、内部パワーセーブ信号は入力端子２０、２１から入力されたパワーセーブ信号とリセット信号との論理積となっているが、必ずしも両者の論理積を取る必要はなく、マルチプレクサ２６で選択された伝送線で伝送されたパワーセーブ信号を発振回路２９に直接入力してもかまわない。
【００３２】
発振回路２９はＡＮＤ回路２８の出力結果に基づいてクロックを生成し、そのクロックをＣＰＵ３０、ディジタルフィルタ２４、２５等に出力する。上記したように、パワーセーブ信号とリセット信号の両者が“ｈｉｇｈ”の時のみ内部パワーセーブ信号が“ｈｉｇｈ”となるので、この場合はクロックの生成、出力を停止（パワーセーブモード）し、それ以外の場合では常時クロックを生成して出力（動作モード）する。
【００３３】
さて、従来問題となっていた、自動車製造時にＭＣＵ１０に電源が投入された場合について図２を用いて説明する。図２は電源投入時以降のＭＣＵにおけるＰＤＤ出力（ＰＤＤ）、パワーセーブ信号（ＰＳ）、リセット信号（ＲＳ）、ＡＮＤ回路２８の出力（ＡＮＤ）、クロック（ＣＬＫ）のタイミングチャートである。
【００３４】
まず、図２に示した時刻ｔ_０において、自動車の製造後初めてＭＣＵ１０に電源を投入したとする。電源投入時であるため、パワーダウン検出回路は“ｈｉｇｈ”にセットされたＰＤＤ出力を保持している。また、自動車のエンジンは当然停止しているため、ＭＣＵ１０には外部からパワーセーブ信号及びリセット信号が入力されている（ＰＳ＝“ｈｉｇｈ”、ＲＳ＝“ｈｉｇｈ”）。これらのパワーセーブ信号及びリセット信号は、ＰＤＤ出力が“ｈｉｇｈ”であることから、マルチプレクサ２６、２７により、ＭＣＵ１０内にフィルタを介さず直接入力されている。また、パワーセーブ信号及びリセット信号が“ｈｉｇｈ”にセットされているため、ＡＮＤ回路２８の出力は当然“ｈｉｇｈ”にセットされており、発振回路２９はクロックを出力しておらず、ＣＰＵ３０はパワーセーブモードにある。尚、この時点ではディジタルフィルタ２４、２５の出力は確定せずに不安定な状態にある。それは発振回路２９がクロックの生成、出力を行っておらず、ディジタルフィルタ２４、２５にもクロックが入力されていないためである。しかし、この場合はディジタルフィルタ２４、２５を備えていない伝送線２２、２３を選択しているため、その影響を受けずに済む。
【００３５】
次に、時刻ｔ_１において、自動車の製造後初めてエンジンを始動したとする。エンジンの始動は通常イグニッションスイッチをオンにすることで行われる。すると、イグニッションスイッチからの命令によりパワーセーブ信号、リセット信号が解除、すなわちパワーセーブ信号及びリセット信号は“ｌｏｗ”にセットされる。通常、エンジン始動時にはまずパワーセーブ信号が“ｌｏｗ”になり、その数ｍｓ後にリセット信号が“ｌｏｗ”になるのが一般的である。この時点では、ＣＰＵ３０からのクリア命令が出力されていないため、ＰＤＤ出力は“ｈｉｇｈ”を保ったままである。そのため、“ｌｏｗ”にセットされたパワーセーブ信号と“ｈｉｇｈ”を保持するリセット信号は直接ＭＣＵ１０内に伝送され、ＡＮＤ回路２８に入力される。その結果、ＡＮＤ回路２８による論理積の結果は“ｈｉｇｈ”から“ｌｏｗ”に変化し、内部パワーセーブ信号がクリアされる。内部パワーセーブ信号がクリアされたことにより、発振回路２９はクロックを生成、出力を開始し、ＣＰＵ３０が動作を始める。
【００３６】
時刻ｔ_１から数ｍｓ後の時刻ｔ_２には、リセット信号も解除されて“ｌｏｗ”にセットされる。パワーセーブ信号及びリセット信号が解除されたことにより、ＭＣＵ１０は動作モードに移行する。このパワーセーブ信号とリセット信号が“ｌｏｗ”にセットされる間（時間Δｔ）に、ディジタルフィルタ２４、２５の状態が確定する。通常、クロックの周波数は数十ＭＨｚであるのでその周期は数百ｎｓオーダーである。それに対してパワーセーブ信号とリセット信号が“ｌｏｗ”になる時間差は数ｍｓオーダーであるため、この時間内にディジタルフィルタ２４、２５を初期化するために十分なクロックを入力することが出来る。
【００３７】
次に、動作を開始したＣＰＵ３０の初期化ルーチンについて、図３を用いて説明する。図３はＣＰＵ３０の処理フローである。
【００３８】
パワーセーブ信号が解除されて動作を開始したＣＰＵ３０は、まずＰＤＤ出力をチェックする（ステップＳ１）。上記電源投入直後においては、ＰＤＤ出力は“ｈｉｇｈ”になっている（ステップＳ２）。すると、ＣＰＵ３０はＲＡＭ３２のデータが破壊されているものとしてＲＡＭ３２のデータを初期化する（ステップＳ３）。その後、ＰＤＤ出力を“ｌｏｗ”に反転させて（ステップＳ４）、次の処理に進む（ステップＳ５）。
【００３９】
上記ＣＰＵ３０の初期化ルーチンによりＰＤＤ出力が“ｌｏｗ”に反転した時刻をｔ_３とする。ＰＤＤ出力が“ｌｏｗ”に切り替わることで、マルチプレクサ２６、２７はパワーセーブ信号、リセット信号をディジタルフィルタ２４、２５を介して伝送する伝送線２２’、２３’を選択する。この時刻ｔ_３には、既に相当数のクロックがディジタルフィルタ２４、２５に入力されており、ディジタルフィルタの出力は確定し、安定した出力が可能な状態となっている。なお、ＰＤＤ出力が“ｌｏｗ”に切り替わるのは動作モードに移行してから数ｍｓ〜数十ｍｓ後である。この間、マルチプレクサ２６、２７はパワーセーブ信号、リセット信号を直接伝送する伝送線２２、２３を選択しているため、外来ノイズによりＣＰＵが誤動作する恐れはあるものの、非常に短い時間であるため実使用上は問題とならない。
【００４０】
その後、ＲＡＭ３２には個々のエンジンの特性や経時変化による制御データが保存される。
【００４１】
次に、時刻ｔ_４でエンジンを停止させたとする。エンジンの停止はイグニッションスイッチをオフにすることで行われる。すると、パワーセーブ信号とリセット信号が“ｈｉｇｈ”にセットされるため、ＭＣＵはパワーセーブモードに移行し、クロックの発振が停止する。ただし、クロックの発振は停止するが、ＭＣＵには電源が供給されているので、極めて消費電力を抑えつつ、ＲＡＭ３２に保存された制御データは保持される。また、ＰＤＤ出力は、電源電圧が低下しない限り“ｌｏｗ”に保持され続けるので、パワーセーブ信号、リセット信号はディジタルフィルタ２４、２５を介してＭＣＵ内に伝送される。
【００４２】
以降は電池（バッテリー等）をはずしたり、電池の放電等により電圧低下を起こさない限りはＰＤＤ出力は“ｈｉｇｈ”にセットされず、ＲＡＭ３２のデータが初期化されることも無いので、次のエンジン始動時にはＲＡＭ３２の制御データを使って制御される。
【００４３】
上記のようなＭＣＵの構成及び制御方法によれば、ディジタルフィルタ２４、２５の出力が不安定な電源投入直後の状態では、パワーダウン検出回路３３の出力（ＰＤＤ出力）に基づいて、ディジタルフィルタ２４、２５の出力を用いずに、ＭＣＵ１０内に各信号を直接伝送している。そのため、ディジタルフィルタ２４、２５を構成するフリップフロップの影響を受けずに済み、確実にパワーセーブ信号及びリセット信号を伝送できる。すなわち、従来のように電源投入直後のパワーセーブモードにおいて、短時間でもクロックが発振されることがないので、電源投入時でも安定にパワーセーブモードを得ることができる。また電源投入直後のみならず、電源ＩＣの電源電圧Ｖｄｄの低下が過去に一度でも起きていれば、やはりＰＤＤ出力は“ｈｉｇｈ”を保持し、ディジタルフィルタ２４、２５の出力を用いずに、ＭＣＵ１０内に各信号を直接伝送するので、ＭＣＵ１０を安定してパワーセーブモードにすることができる。
【００４４】
また、ＭＣＵが動作モードに移行する際には、ＣＰＵがＰＤＤ出力をチェックすることで、過去に電源電圧の低下が起きていたか、または電源投入直後であるかを確認し、該当する場合（ＰＤＤ出力＝“ｈｉｇｈ”）にはディジタルフィルタ２４、２５の出力の確定後にＰＤＤ出力をクリアし（ＰＤＤ出力＝“ｌｏｗ”）、それ以後はフィルタを介した信号を選択するようになるので、外来ノイズによる影響を回避できる。このディジタルフィルタ２４、２５の出力は、イグニッションスイッチをオンすることで、パワーセーブ信号が“ｌｏｗ”になってからリセット信号が“ｌｏｗ”になるまでの間に完全に安定化させることが出来る。この処理はＰＤＤ出力が反転するよりも十分速い時間に行われるため、前述のパワーセーブモードにする場合と同様にディジタルフィルタ２４、２５の不安定な出力状態の影響を回避することが出来る。
【００４５】
更に、上記のようにディジタルフィルタ２４、２５の出力が確定していない状態では、パワーセーブ信号と同様にリセット信号もディジタルフィルタ２５を介さず直接入力されるため、周辺回路の初期化を確実に行うことができる。そのため、複数の周辺回路のデータが出力状態になり、データバスを通じて大電流が流れるので電池を消耗したり、ＭＣＵの劣化を生じさせることがない。
【００４６】
以上説明したように、本実施形態によるＭＣＵ及びその制御方法によれば、外部から入力されるパワーセーブ信号とリセット信号について、フィルタを介しての入力と直接の入力とをＰＤＤ出力に基づいて選択している。その選択基準は、ＰＤＤ出力が“ｈｉｇｈ”の場合、すなわち電源電圧が過去に一度でも低下し、それ以降一度もエンジンが駆動されていない状態、またはＭＣＵに初めて電源が投入された後の状態では、各信号をフィルタを介さずに直接入力する。逆にＰＤＤ出力が“ｌｏｗ”の通常の場合は、フィルタを介しての入力を選択するというものである。このように、フィルタの安定していない状態では各信号を直接入力し、フィルタが安定した時のみフィルタ出力を用いているので、信号を常時安定して伝送できる。そのため、ＭＣＵの動作を安定して行うことが出来るので消費電力を低減し、またＭＣＵの劣化を防止できる。
【００４７】
また、従来の車載用ＭＣＵの構造をほぼそのまま流用できるため経済的にも効率的である。すなわちパワーダウン検出器３３は、従来よりＭＣＵ１０内に組み込まれているため、このＰＤＤ出力によって動作するマルチプレクサ２６、２７と、パワーセーブ信号とリセット信号を直接伝送する伝送線２２、２３を従来に組み込むのみで、本実施形態で説明したＭＣＵが容易に実現できる。
【００４８】
無論、本発明は車載用のＭＣＵに限られるものではなく、本発明の主旨を逸脱しない範囲で適宜変形して実施することが出来る。
【００４９】
【発明の効果】
以上説明したように、この発明によれば、消費電力を低減し、また性能劣化を防止できるマイクロコントロールユニット及びその制御方法を提供できる。
【図面の簡単な説明】
【図１】この発明の一実施形態に係るマイクロコントロールユニット及びその制御方法について説明するためのもので、車載用のＭＣＵの一部の回路図。
【図２】この発明の一実施形態に係るマイクロコントロールユニット及びその制御方法について説明するためのもので、ＭＣＵへの電源投入直後の各信号のタイミングチャート。
【図３】この発明の一実施形態に係るマイクロコントロールユニット及びその制御方法について説明するためのもので、ＭＣＵの動作を示すフローチャート。
【符号の説明】
１０…ＭＣＵ
２０…パワーセーブ信号入力端子
２１…リセット信号入力端子
２２、２２’…パワーセーブ信号伝送線
２３、２３’…リセット信号伝送線
２４、２５…ディジタルフィルタ
２６、２７…マルチプレクサ
２８…ＡＮＤ回路
２９…発振回路
２９’…水晶発振器
３０…ＣＰＵ
３１…内部バス
３２…ＲＡＭ
３３…パワーダウン検出回路[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a micro control unit (MCU) and a control method therefor, and more particularly to an in-vehicle MCU.
[0002]
[Prior art]
The development of digital circuit technology in recent years has been remarkable, and many devices are equipped with microcomputers. Automobiles are no exception, and for example, the ignition timing of the engine, the fuel injection amount, and the like are all controlled by a microcomputer.
[0003]
2. Description of the Related Art Conventionally, an automobile is equipped with an MCU as a one-chip control unit for controlling an engine or the like. The MCU includes a CPU (Central Processing Unit) that operates by a clock and controls an engine and the like, a storage device such as a RAM (Random Access Memory) connected to the CPU by an internal bus, and stores control data and the like, and a power supply to the CPU. A power supply IC to be supplied, an oscillation circuit to generate a clock to be supplied to the CPU, and the like are included.
[0004]
Generally, a CPU has two modes, one is an operation mode and the other is a power save mode. The operation mode is a state in which the CPU is operated by supplying a high voltage and a clock necessary for the operation, that is, in the case of an automobile, when the engine is driven. On the other hand, the power save mode is a state in which a voltage lower than that in the operation mode is supplied to the CPU, no clock is supplied, and the CPU is not operating, that is, when the engine is stopped. In the power save mode, the power consumption of the MCU can be significantly reduced because the CPU is not operating. Reducing power consumption when the engine is stopped is also desirable from the viewpoint of reducing the load on the battery.
[0005]
A signal for setting this MCU to the power save mode is a power save signal (PS). The power save signal is input from outside the MCU and is input to the oscillation circuit via the power supply IC. The oscillation circuit that has received the power save signal stops oscillation of the clock, and the power supply IC also reduces the voltage supplied to the CPU, whereby the MCU shifts to the power save mode.
[0006]
Other signals input from the outside include a reset signal (RS) and the like. The reset signal is a command signal for initializing the CPU or the like.
[0007]
Normally, the engine of a vehicle is stopped by turning off an ignition switch. At this time, a power save signal for resetting the MCU to the power save mode and a reset signal are sent from the ignition switch to the power supply IC in order to suppress power consumption. Then, as described above, since the oscillation circuit stops the oscillation of the clock, the MCU shifts to the power save mode. At this time, the input of the clock to the CPU is stopped, but a voltage lower than usual is supplied from the power supply IC. The reason why the supply of power to the CPU is not completely stopped is to keep the control data in the RAM inside the MCU for learning control and the like. When the engine is started, by turning on the ignition switch, the power save signal and the reset signal are released, and the MCU can be shifted to the operation mode.
[0008]
Thus, the MCU repeats the operation mode and the power save mode according to the state of the engine. The operation state of the MCU is generally controlled by a power supply IC that receives a power save signal and a reset signal sent from an ignition switch.
[0009]
By the way, a transmission line in the MCU for the power save signal and the reset signal transmitted from the ignition switch is often provided with a filter circuit for removing noise. The filter circuit is, for example, a flip-flop (F / F) provided in a plurality of stages, and operates by receiving a clock generated by an oscillation circuit. However, immediately after the power supply to the MCU is turned on, the logic state of the flip-flop is not determined by its nature, so that the state of the MCU is unstable. That is, the MCU can take either the power save mode or the operation mode regardless of the operation / non-operation of the engine. This is because the flip-flop of this filter circuit cannot be initialized in principle. That is, if the flip-flop in the filter circuit is reset after the input signal from the external terminal passes through the filter, the input signal itself is released. Therefore, the state of the flip-flop in the conventional filter circuit is determined after several clocks are supplied to the flip-flop after the power is supplied to the MCU.
[0010]
Now, when a power source such as a battery is connected to the MCU for the first time during the manufacture of a car, the following problems occur from the above.
[0011]
Power is supplied to the MCU by connecting the battery, but since the engine is stopped, the power supply IC attempts to put the MCU into the power save mode. Also, as described above, the power supply IC may be designed to reduce its power supply capability in the power save mode. However, since the MCU has just been turned on, the state of the flip-flop in the filter circuit provided on the transmission line for the power save signal and the reset signal is not determined. Here, if the output of the initial state of the filter circuit is the operation mode, the oscillation circuit generates the clock even though the engine is stopped. This clock is also supplied to the filter circuit to determine the state of the flip-flop in the filter circuit. At this point, the MCU enters the power save mode again. As described above, when the oscillation circuit generates a clock for a short time, the operating current increases because the CPU operates, thereby exceeding the supply capability of the power supply IC. As a result, the output voltage of the power supply IC decreases, the clock of the oscillation circuit stops, and the CPU also stops its operation, so that the voltage of the power supply IC returns. However, since the flip-flop in the filter circuit cannot be initialized, the output of the filter circuit is still in the operation mode, and the oscillation circuit generates a clock. After that, there is a problem that the MCU cannot be put into the power save mode forever and current continues to flow to the CPU, so that the battery is consumed.
[0012]
In some cases, the MCU adopts a system in which an address is read before actual data in order to speed up the internal operation. That is, the address is latched by the peripheral circuit at a time one clock before the actual data reading time, for example. Originally, the addresses latched in the peripheral circuits are mutually exclusive, so that data is not output from a plurality of peripheral circuits at the same time. However, since the state of the flip-flop in the filter circuit is not determined immediately after the power supply to the MCU, the reset signal is not generated in some cases, and the address latched in the peripheral circuit may remain undefined. Then, the data of the plurality of peripheral circuits is output, and a large current flows through the data bus, so that there is a problem that the battery is consumed and the MCU is deteriorated.
[0013]
[Problems to be solved by the invention]
As described above, in the conventional MCU and its power saving method, the state of the flip-flop in the filter circuit added to the transmission path for transmitting the power save signal and the reset signal is not determined immediately after the MCU is powered on. . Furthermore, since the flip-flop in the filter circuit cannot be initialized, if the output of the filter circuit is in the operation mode, the MCU repeats the operation mode and the power save mode, and the MCU cannot be stabilized in the power save mode. Therefore, there is a problem that the battery is consumed because the current continues to flow through the CPU.
[0014]
Immediately after turning on the power to the MCU, the state of the flip-flop in the filter circuit of the reset signal is not determined, so that the address latched by the peripheral circuit may remain undefined. Therefore, there is a problem that the data of a plurality of peripheral circuits is output and a large current flows through the data bus, so that the battery is consumed and the MCU is deteriorated.
[0015]
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a micro control unit capable of reducing power consumption and preventing performance degradation, and a control method therefor.
[0016]
[Means for Solving the Problems]
According to a first aspect of the present invention, there is provided a micro control unit for detecting a decrease in a power supply voltage and an initial power-on, and holding a detection output, and a first filter for receiving a power save signal. When the detection output is held by the detection means, the power save signal is directly selected, and when the detection output held by the detection means is cleared, the output signal of the first filter means is cleared. And a switching control between a normal operation mode and a power save mode based on an output signal of the first selection means, and a detection output held by the detection means decreases the power supply voltage. And a CPU that clears the detection output after the mode is switched when the power is turned on for the first time.
[0017]
According to a second aspect of the present invention, in the micro control unit according to the first aspect, the second filter unit to which a reset signal is input and the reset unit when the detection output is held by the detection unit. A second selection means for directly selecting a signal and selecting an output signal of the second filter means when a detection output held by the detection means is cleared; and an output of the first selection means. And a logical means for calculating a logical product of a signal and an output signal of the second selecting means, and for switching a mode of the CPU according to the logical product signal.
[0018]
Further, as described in claim 3, the microcontroller unit according to claim 1, further comprising an oscillator for generating a clock signal and supplying the clock signal to the CPU, and controlling the oscillation operation of the oscillator by the power save signal. By doing so, the mode of the CPU is switched.
[0019]
As described in claim 4, in the micro control unit according to claim 2, further comprising an oscillator for generating a clock signal and supplying the clock signal to the CPU; The mode of the CPU is switched by controlling the oscillation operation.
[0020]
According to a fifth aspect of the present invention, there is provided a control method for a microcontroller unit, which detects a decrease in a power supply voltage and a first power-on, and holds a detection output and a power save signal from an external device. Filter means, an output of the first filter means or a first selection means for directly selecting the power save signal, an oscillator for receiving the output of the first selection means and generating a clock, In a control method of a microcontroller unit including a CPU that controls driving of an automobile in response to a generated clock and a storage device that retains data to be processed by the CPU, the power supply voltage may be reduced and the power may be turned on for the first time. The detection means holds the detected output until a clear command is received from the CPU, and at least an external ignition The power save signal is cleared by turning on and off the power switch, and when the detection output is held by the detection means, the power save signal is directly selected and held by the detection means. When the detected output is cleared, the first selection means selects the output signal of the first filter means, and upon receiving the output of the first selection means, the power save signal is cleared. The oscillator generates a clock when it is set, and does not generate a clock when it is set, thereby controlling switching between the normal operation mode and the power save mode of the CPU.
[0021]
Further, the control method of the micro control unit according to claim 6 of the present invention detects the decrease of the power supply voltage and the first power-on, and the detecting means for holding the detection output, and the first power receiving signal from the outside. Filter means, a second filter means for receiving a reset signal from the outside, a first selection means for directly selecting the output of the first filter means or the power save signal, and an output of the second filter means Or a second selecting means for directly selecting the reset signal, a logical means for performing a logical product of outputs of the first and second selecting means, and an oscillator for receiving an output of the logical means and generating a clock, A microphone comprising: a CPU that controls driving of an automobile in response to a clock generated by the oscillator; and a storage device that stores data to be processed by the CPU. In the control method of the control unit, the detection means holds a detection output that has detected a decrease in power supply voltage and an initial power-on until receiving a clear command from the CPU, and sets by turning off at least an external ignition switch. By turning on, the power save signal and the reset signal are cleared, and when the detection output is held by the detection means, the power save signal is directly selected and the detection output held by the detection means is cleared. When the detection signal is output, the first selection means selects the output signal of the first filter means, and when the detection output is held by the detection means, directly selects the reset signal, and When the detection output held in the second filter means is cleared, the output signal of the second filter means is changed to the second signal. The selection means receives the output of the logic means for selecting and taking the logical product of the outputs of the first and second selection means. When the output of the logic means is cleared, the oscillator generates a clock. By not generating a clock when set, the CPU is controlled to switch between the normal operation mode and the power save mode.
[0022]
According to a seventh aspect of the present invention, in the micro control unit control method according to the fifth or sixth aspect, the CPU checks a detection output of the detection means when the CPU is switched to a normal operation mode, and the CPU outputs the detection output. Is equivalent to a decrease in the power supply voltage and a first power-on, the storage device is initialized and the detection output is cleared.
[0023]
According to the configuration and the method according to the first, third, and fifth aspects, the power supply apparatus includes the voltage detection unit that detects a change in the power supply voltage, particularly, a decrease to a certain voltage or less or a power-on, and holds the detection output. . Further, a first filter means is provided on the transmission line of the power save signal, and a first selection for selecting the input of the power save signal via the first filter means and the input of the direct power save signal. Means. When the detection means holds the detection output, the power saving signal is directly transmitted by the first selection means, so that the influence of an unstable filter output whose state cannot be determined can be avoided. In other cases, that is, when the power supply voltage has not dropped in the past or when the power supply has not been turned on, the power save signal is transmitted through the first filter means, so that the external noise The effect can be avoided. Therefore, the operation of the CPU is reliably switched, the mode of the MCU can be constantly changed, and the power consumption of the MCU can be reduced. Further, an oscillator for supplying a clock to the CPU may be further provided, and this oscillation operation may be controlled by a power save signal.
[0024]
According to the configuration and method according to the second, fourth, and sixth aspects, the transmission line for the reset signal is provided with the second filter means, and the input of the reset signal through the second filter means is directly performed. And a second selection means for selecting the input of the reset signal. Then, as in the case of the power save signal, when the detecting means holds the detection output indicating the state immediately after the power supply voltage is reduced to a certain voltage or less or the power supply voltage is turned on, the second selecting means passes the filter through the filter. Therefore, the reset signal that is directly input without being selected is selected, so that the influence of the unstable filter output can be avoided. In other normal operations, the reset signal input through the filter is selected, so that the influence of external noise can be avoided. Further, since the reset signal can be input reliably, the address latched by the peripheral circuit can be surely erased and the like, and deterioration of the MCU can be prevented. In addition, since the mode of the CPU is shifted by the logical product signal of the power save signal and the reset signal, the filter can be securely initialized when the power supply voltage drops and when the power is turned on. Can work. Further, a logic means for calculating a logical product of the power save signal and the reset signal and an oscillator for supplying a clock to the CPU may be further provided, and the oscillation operation of the oscillator may be controlled by an output of the logic means.
[0025]
According to the method as described in claim 7, the CPU first checks the detection output of the detection means immediately after shifting to the normal operation mode. If the detected output corresponds to a drop in the power supply voltage or the first power-on, the storage device is initialized, and then the detected output is cleared. Therefore, even when the state before the CPU shifts to the normal operation mode is a state in which the power supply voltage is reduced to a certain voltage or less or immediately after the power is turned on, the outputs of the first and second filter means are determined. By clearing the detection output later, the power save signal and the reset signal can be input through the filter, so that the influence of external noise can be avoided.
[0026]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. In this description, common parts are denoted by common reference symbols throughout the drawings.
[0027]
FIG. 1 is a diagram for explaining an MCU according to an embodiment of the present invention, and shows a circuit diagram of a part of an in-vehicle MCU. As shown in the figure, the MCU 10 includes power save signal transmission lines 22 and 22 ′ for transmitting signals input from a power save signal input terminal 20, a reset signal input terminal 21 provided outside, and a reset signal transmission line. 23, 23 ', digital filters 24 (first filter means) and 25 (second filter means) provided on these transmission lines 22', 23 ', power save signal transmission lines 22, 22' and reset signal transmission Multiplexers 26 (first selecting means) and 27 (second selecting means) for selecting one of the two transmission lines of each of the lines 23 and 23 ', and the signal lines selected by the multiplexers 26 and 27 AND circuit 28 (logical means) for taking the logical product of the power save signal and the reset signal transmitted by the AND circuit 28, and the output from the AND circuit 28 as an internal power save signal, A crystal oscillator 29 ′ that generates a clock based on the oscillation circuit 29 (oscillator) provided outside the MCU 10 operates by a clock (CLK) generated by the oscillation circuit 29, and controls the ignition timing of the engine, the fuel injection amount, and the like. , A RAM 32 connected to the CPU 30 by an internal bus 31 and storing control data and the like, and a power-down detection circuit (PDD) similarly connected to the CPU 30 by the internal bus 31 and detecting a voltage drop of a power supply voltage Vdd of a power supply IC (not shown). : Power Down Detector 33. The reset signal selected by the multiplexer 27 is directly transmitted to the RAM 32, the digital filters 24 and 25, and peripheral circuits via a transmission line (not shown).
[0028]
The power-down detection circuit 33 monitors the power supply voltage Vdd of the power supply IC, and normally holds a “low” level power-down output (PDD output) at all times. However, when the power supply voltage Vdd drops below a certain voltage for some reason or when the power-on to the MCU 10 is detected, the power-down detection circuit 33 inverts the PDD output and outputs “high”. Once the PDD output is set to "high", the power-down detection circuit 33 keeps holding the "high" PDD output unless there is a clear command from the CPU 30.
[0029]
The multiplexers 26 and 27 select a transmission line based on the PDD output. That is, when the PDD output is "high", the transmission lines 22 and 23 for directly transmitting the power save signal and the reset signal are selected, and when the PDD output is "low", the transmission lines to which the digital filters 24 and 25 are added are selected. Select 22 ', 23'.
[0030]
The digital filters 24 and 25 are, for example, flip-flops provided in a plurality of stages as in the related art, and operate by a clock generated by the oscillation circuit 29.
[0031]
The power save signal and the reset signal transmitted by the transmission lines selected by the multiplexers 26 and 27 are ANDed by the AND circuit 28. The result of this logical product becomes an internal power save signal and is input to the oscillation circuit 29. That is, only when both the power save signal and the reset signal are “high”, the AND output serving as the internal power save signal becomes “high” and the power save mode is selected. In other cases, the output becomes “low” and the operation mode becomes “low”. Selected. However, in the circuit described here, the internal power save signal is the logical product of the power save signal input from the input terminals 20 and 21 and the reset signal, but it is not always necessary to take the logical product of the two. The power save signal transmitted on the transmission line selected by the multiplexer 26 may be directly input to the oscillation circuit 29.
[0032]
The oscillation circuit 29 generates a clock based on the output result of the AND circuit 28, and outputs the clock to the CPU 30, the digital filters 24 and 25, and the like. As described above, the internal power save signal becomes "high" only when both the power save signal and the reset signal are "high". In this case, the generation and output of the clock are stopped (power save mode), and In other cases, a clock is always generated and output (operation mode).
[0033]
Now, a case where the power is turned on to the MCU 10 at the time of manufacturing a car, which has been a problem in the past, will be described with reference to FIG. FIG. 2 is a timing chart of the PDD output (PDD), the power save signal (PS), the reset signal (RS), the output (AND) of the AND circuit 28, and the clock (CLK) in the MCU after the power is turned on.
[0034]
First, the time t shown in FIG. ₀ In this example, it is assumed that the MCU 10 is powered on for the first time after the manufacture of the vehicle. Since the power is turned on, the power-down detection circuit holds the PDD output set to “high”. In addition, since the engine of the automobile is naturally stopped, a power save signal and a reset signal are input from the outside to the MCU 10 (PS = “high”, RS = “high”). Since the PDD output is “high”, the power save signal and the reset signal are directly input to the MCU 10 by the multiplexers 26 and 27 without using a filter. Also, since the power save signal and the reset signal are set to “high”, the output of the AND circuit 28 is naturally set to “high”, the oscillation circuit 29 does not output the clock, and the CPU 30 You are in save mode. At this time, the outputs of the digital filters 24 and 25 are not fixed and are in an unstable state. This is because the oscillation circuit 29 does not generate or output a clock, and no clock is input to the digital filters 24 and 25. However, in this case, since the transmission lines 22 and 23 without the digital filters 24 and 25 are selected, the transmission lines 22 and 23 are not affected by the selection.
[0035]
Next, at time t ₁ Suppose that the engine is started for the first time after the automobile is manufactured. Normally, the engine is started by turning on an ignition switch. Then, the power save signal and the reset signal are released by an instruction from the ignition switch, that is, the power save signal and the reset signal are set to “low”. Normally, when the engine is started, the power save signal first becomes “low”, and after a few ms, the reset signal generally becomes “low”. At this time, since the clear instruction from the CPU 30 has not been output, the PDD output remains “high”. Therefore, the power save signal set to “low” and the reset signal holding “high” are directly transmitted to the MCU 10 and input to the AND circuit 28. As a result, the result of the logical product by the AND circuit 28 changes from “high” to “low”, and the internal power save signal is cleared. When the internal power save signal is cleared, the oscillation circuit 29 generates and outputs a clock, and the CPU 30 starts operating.
[0036]
Time t ₁ Time t several ms after ₂ , The reset signal is also released and set to “low”. When the power save signal and the reset signal are released, the MCU 10 shifts to the operation mode. While the power save signal and the reset signal are set to “low” (time Δt), the states of the digital filters 24 and 25 are determined. Usually, the frequency of the clock is several tens of MHz, and the period is on the order of several hundred ns. On the other hand, the time difference between when the power save signal and the reset signal become “low” is on the order of several milliseconds, so that a clock sufficient to initialize the digital filters 24 and 25 can be input within this time.
[0037]
Next, an initialization routine of the CPU 30 that has started the operation will be described with reference to FIG. FIG. 3 is a processing flow of the CPU 30.
[0038]
The CPU 30 that has started the operation after the power save signal is released checks the PDD output (step S1). Immediately after the power is turned on, the PDD output is "high" (step S2). Then, the CPU 30 initializes the data in the RAM 32 assuming that the data in the RAM 32 has been destroyed (step S3). Thereafter, the PDD output is inverted to "low" (step S4), and the process proceeds to the next processing (step S5).
[0039]
The time when the PDD output is inverted to “low” by the initialization routine of the CPU 30 is represented by t. ₃ And When the PDD output is switched to "low", the multiplexers 26 and 27 select the transmission lines 22 'and 23' for transmitting the power save signal and the reset signal via the digital filters 24 and 25. This time t ₃ , A considerable number of clocks have already been input to the digital filters 24 and 25, the output of the digital filter has been determined, and a stable output is possible. It should be noted that the PDD output is switched to “low” several ms to several tens ms after shifting to the operation mode. During this time, since the multiplexers 26 and 27 have selected the transmission lines 22 and 23 for directly transmitting the power save signal and the reset signal, there is a possibility that the CPU may malfunction due to external noise. The above is not a problem.
[0040]
After that, the RAM 32 stores control data based on characteristics of individual engines and changes with time.
[0041]
Next, at time t ₄ Suppose the engine was stopped by. The engine is stopped by turning off an ignition switch. Then, since the power save signal and the reset signal are set to “high”, the MCU shifts to the power save mode, and the clock oscillation stops. However, although the oscillation of the clock is stopped, since the power is supplied to the MCU, the control data stored in the RAM 32 is retained while the power consumption is extremely reduced. Further, the PDD output is kept at “low” unless the power supply voltage decreases, so that the power save signal and the reset signal are transmitted to the MCU via the digital filters 24 and 25.
[0042]
Thereafter, as long as the battery (battery or the like) is not removed or the voltage drops due to the discharge of the battery, the PDD output is not set to “high” and the data in the RAM 32 is not initialized. At the time of starting, control is performed using the control data of the RAM 32.
[0043]
According to the above-described MCU configuration and control method, in a state immediately after power-on, in which the outputs of the digital filters 24 and 25 are unstable, the digital filters 24 and 25 are output based on the output (PDD output) of the power-down detection circuit 33. , 25 are directly transmitted to the MCU 10 without using the outputs. Therefore, the power saving signal and the reset signal can be transmitted reliably without being affected by the flip-flops constituting the digital filters 24 and 25. That is, in the power save mode immediately after the power is turned on as in the related art, the clock is not oscillated even for a short time, so that the power save mode can be stably obtained even when the power is turned on. In addition, if the power supply voltage Vdd of the power supply IC has dropped at least once in the past as well as immediately after power-on, the PDD output also keeps “high”, and the MCU 10 does not use the outputs of the digital filters 24 and 25 and uses the output. Since each signal is directly transmitted within the MCU, the MCU 10 can be stably set to the power save mode.
[0044]
When the MCU shifts to the operation mode, the CPU checks the PDD output to determine whether the power supply voltage has been reduced in the past or immediately after the power is turned on. When the output of the digital filters 24 and 25 is determined, the PDD output is cleared (output = “high”) (PDD output = “low”). After that, a signal that has passed through the filter is selected. Can be avoided. By turning on the ignition switch, the outputs of the digital filters 24 and 25 can be completely stabilized between the time when the power save signal becomes “low” and the time when the reset signal becomes “low”. Since this process is performed at a time sufficiently faster than the inversion of the PDD output, it is possible to avoid the influence of the unstable output state of the digital filters 24 and 25 as in the case of the power save mode described above.
[0045]
Further, when the outputs of the digital filters 24 and 25 are not determined as described above, the reset signal is directly input without passing through the digital filter 25 like the power save signal. It can be carried out. As a result, data of a plurality of peripheral circuits is in an output state, and a large current flows through the data bus, so that the battery is not consumed and the MCU is not deteriorated.
[0046]
As described above, according to the MCU and the control method thereof according to the present embodiment, for the power save signal and the reset signal input from the outside, the input through the filter and the direct input are selected based on the PDD output. are doing. The selection criterion is that when the PDD output is “high”, that is, when the power supply voltage has decreased at least once in the past and the engine has not been driven at all, or after the MCU has been powered on for the first time. , Each signal is directly input without passing through a filter. Conversely, when the PDD output is “low” in general, the input via the filter is selected. As described above, in the state where the filter is not stable, each signal is directly input, and the filter output is used only when the filter is stable, so that the signal can always be stably transmitted. Therefore, since the operation of the MCU can be performed stably, power consumption can be reduced and deterioration of the MCU can be prevented.
[0047]
Further, the structure of the conventional in-vehicle MCU can be diverted almost as it is, which is economically efficient. That is, since the power-down detector 33 is conventionally incorporated in the MCU 10, the multiplexers 26 and 27 that operate by the PDD output and the transmission lines 22 and 23 that directly transmit the power save signal and the reset signal are incorporated in the related art. Only with this, the MCU described in the present embodiment can be easily realized.
[0048]
Of course, the present invention is not limited to an in-vehicle MCU, and can be appropriately modified and implemented without departing from the gist of the present invention.
[0049]
【The invention's effect】
As described above, according to the present invention, it is possible to provide a micro control unit and a control method thereof that can reduce power consumption and prevent performance degradation.
[Brief description of the drawings]
FIG. 1 is a circuit diagram of a part of an on-vehicle MCU for explaining a micro control unit and a control method thereof according to an embodiment of the present invention.
FIG. 2 is a timing chart of each signal immediately after power-on to an MCU for describing a micro control unit and a control method thereof according to an embodiment of the present invention.
FIG. 3 is a flowchart for explaining a micro control unit and a control method thereof according to an embodiment of the present invention, and showing an operation of an MCU.
[Explanation of symbols]
10 MCU
20: Power save signal input terminal
21 ... Reset signal input terminal
22, 22 '... power save signal transmission line
23, 23 '... reset signal transmission line
24, 25 ... Digital filter
26, 27 ... multiplexer
28… AND circuit
29 ... oscillation circuit
29 '… Crystal oscillator
30 ... CPU
31 ... Internal bus
32 ... RAM
33 ... Power down detection circuit

Claims

Detecting means for detecting a drop in power supply voltage and initial power-on, and holding a detection output;
First filter means to which a power save signal is input;
When the detection output is held by the detection means, the power save signal is directly selected, and when the detection output held by the detection means is cleared, the output signal of the first filter means is output. First selecting means for selecting,
Switching between a normal operation mode and a power save mode based on an output signal of the first selecting means, and a detection output held by the detecting means corresponds to a decrease in the power supply voltage and an initial power-on. And a CPU that clears the detection output after the mode is switched.

Second filter means to which a reset signal is input;
When the detection output is held by the detection means, the reset signal is directly selected, and when the detection output held by the detection means is cleared, the output signal of the second filter means is selected. Second selecting means for performing
And a logic means for calculating a logical product of an output signal of the first selecting means and an output signal of the second selecting means, and switching a mode of the CPU according to the logical product signal. Item 7. The microcontrol unit according to Item 1.

An oscillator that generates a clock signal and supplies the clock signal to the CPU;
2. The micro control unit according to claim 1, wherein the mode of the CPU is switched by controlling the oscillation operation of the oscillator by the power save signal.

An oscillator that generates a clock signal and supplies the clock signal to the CPU;
3. The microcontroller unit according to claim 2, wherein a mode of said CPU is switched by controlling an oscillation operation of said oscillator by an AND signal output from said logic means.

Detecting means for detecting a drop in the power supply voltage and initial power-on and holding a detection output; first filter means for receiving a power save signal from the outside; and an output of the first filter means or the power save signal. First selecting means for directly selecting, an oscillator for generating a clock in response to the output of the first selecting means, a CPU for controlling driving of the vehicle in response to the clock generated by the oscillator, and And a storage device for holding data for performing the control method of the micro control unit,
The detection unit holds a detection output that has detected a decrease in the power supply voltage and an initial power-on until receiving a clear command from the CPU,
The power save signal is cleared by turning on and off at least an external ignition switch,
When the detection output is held by the detection means, the power save signal is directly selected, and when the detection output held by the detection means is cleared, the output signal of the first filter means is output. The first selecting means selects,
In response to the output of the first selecting means, the oscillator generates a clock when the power save signal is cleared, and does not generate a clock when the power save signal is set. And controlling the switching between a power save mode and a micro control unit.

Detecting means for detecting a drop in power supply voltage and initial power-on and holding a detection output, first filter means for receiving a power save signal from the outside, second filter means for receiving a reset signal from the outside, A first selecting means for directly selecting an output of the first filter means or the power save signal; a second selecting means for directly selecting an output of the second filter means or the reset signal; Logic means for taking the logical product of the outputs of the second selection means, an oscillator for receiving the output of the logic means and generating a clock, a CPU for controlling the driving of the vehicle in response to the clock generated by the oscillator, A control method for a microcontroller unit comprising: a storage device for storing data to be processed by a CPU;
The detection unit holds a detection output that has detected a decrease in the power supply voltage and an initial power-on until receiving a clear command from the CPU,
The power save signal and the reset signal are cleared by turning on and off at least an external ignition switch,
When the detection output is held by the detection means, the power save signal is directly selected, and when the detection output held by the detection means is cleared, the output signal of the first filter means is output. The first selecting means selects,
When the detection output is held by the detection means, the reset signal is directly selected, and when the detection output held by the detection means is cleared, the output signal of the second filter means is reset. The second selection means selects,
The oscillator generates a clock when the output of the logic means is cleared when the output of the logic means is ANDed with the output of the first and second selection means. Controlling the switching between a normal operation mode and a power save mode of the CPU by not generating a clock.

When the CPU is switched to the normal operation mode,
Check the detection output of the detection means,
When the detection output corresponds to a decrease in power supply voltage and first power-on, the storage device is initialized,
7. The control method for a micro control unit according to claim 5, wherein the detection output is cleared.