JP3584544B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP3584544B2 JP3584544B2 JP13904495A JP13904495A JP3584544B2 JP 3584544 B2 JP3584544 B2 JP 3584544B2 JP 13904495 A JP13904495 A JP 13904495A JP 13904495 A JP13904495 A JP 13904495A JP 3584544 B2 JP3584544 B2 JP 3584544B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- trench
- heat treatment
- semiconductor device
- oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Description
【0001】
【産業上の利用分野】
本発明は半導体装置の製造方法に関し、特に、基板に細溝即ちトレンチを有する半導体装置の製造方法に関する。
【0002】
【従来の技術】
半導体装置の製造において、半導体基板、例えばシリコン基板上にRIE(反応性イオンエッチング)を用いて細溝(以下、トレンチと示す)を形成することが知られている。そして、このトレンチは、シリコン基板中に形成することによって各種情報処理装置の入出力部に用いられる集積回路素子や縦型パワーMOSFET等の集積度向上や、その素子の性能向上のために利用される。また、上記RIEによりシリコン基板に形成されるトレンチのサイズは、現在のところその幅0.5〜3μm程度、深さ数〜十数μm程度であって、比較的微細なトレンチが得られている。
【0003】
ところが、RIEによってトレンチを形成した場合、形成されたトレンチ側壁に重金属に汚染された層や、厚さ数十nmにわたる結晶の乱れや表面荒れ等のダメージ層が形成されることが多い。この重金属汚染層やダメージ層を除去する方法としては、湿式あるいは乾式の化学的エッチングがトレンチ形成工程と併用される場合がある。しかし、通常の化学的エッチング処理を併用すると、その処理条件に微妙な変動が発生し、これよってダメージ層を均一に除去できなかったり、表面荒れを更に助長してしまうことがある。
【0004】
そこで、上記のような表面荒れを回復したりダメージ層の除去をするために、現在、高温でトレンチ表面を熱酸化して酸化膜を形成することが一般的に行われている。しかし、トレンチの表面を酸化して酸化膜を形成する方法では、トレンチの角部や底部に極めて大きな応力が働くことが知られており、この応力に起因してトレンチの角部や底部に転位などにより結晶欠陥が発生することがある。ところが、転位などの結晶欠陥が、一旦半導体基板に導入されてしまうと、その後のプロセスでこの結晶欠陥を除去することが不可能である。従って、トレンチを有する半導体装置における素子特性の劣化防止の観点から、結晶欠陥が絶対導入されないように、トレンチの角部や底部の応力を低減することが要求されている。
【0005】
一方で、微細化の進展とともに半導体装置の製造プロセス温度は低下の傾向にあり、トレンチの酸化膜形成工程も同様である。酸化膜形成時の酸化温度が高い方が、発生する応力の基板に対する影響が小さいので、トレンチの酸化膜形成温度の低下に伴い、トレンチの酸化工程にて発生する応力が一段と増大する傾向にある。従って、転位などの結晶欠陥の発生を防止することが困難で、この問題を解決がすることが強く求められている。
【0006】
【発明が解決しようとする課題】
以上述べたように、従来の技術ではトレンチの表面付近に形成される転位などの結晶欠陥を防止することが困難であり、簡便かつ有効にこの結晶欠陥を除去できる半導体装置の製造方法がない。そのため、トレンチ側壁部を素子の活性領域に使用する半導体素子は、そのキャリヤ移動度やライフタイムの低下など好ましくない影響を受けていた。従って、原理的には、デバイス特性の向上及び高集積化による装置コストの大幅改善等の目的を果たすために形成されるトレンチが、酸化工程における上述のような技術的課題によって、充分にその役割を果たしていないという問題がある。
【0007】
更に、反応性イオンエッチング(RIE)等によってシリコン基板にトレンチを形成するため、形成されたトレンチの底部や角部が鋭角となり、底部や角部に十分な厚さの酸化膜を形成することが難しく、この領域に形成された酸化膜の絶縁破壊耐圧が低いという問題がある。これを解決するには通常より厚い酸化膜を形成する必要があるが、その一方で、酸化膜の膜厚を厚くすると転位などの結晶欠陥が形成される可能性が高く、素子の信頼性を大幅に低下させてしまうという問題があった。
【0008】
本発明は、上記課題を解決するために、トレンチの表面付近に形成される結晶欠陥の発生を簡便かつ有効に防止し、信頼性の高い半導体装置を製造することが可能な方法を提供することを目的としている。
【0009】
【課題を解決するための手段】
上記目的を達成するために、本発明は、以下のような特徴を有する。
【0010】
本発明は、半導体基板に形成されたトレンチの表面に酸化膜を形成する方法であって、前記酸化膜の形成中に、前記トレンチが形成された半導体基板に対して、前記酸化膜の形成温度以上、かつ非酸化性気体中で熱処理を行うことを特徴とする。すなわち、前記酸化膜の形成は、前記トレンチの表面の酸化工程と、前記酸化工程の後の前記熱処理の工程と、前記熱処理の工程の後の再度の前記酸化工程とを含むものである。
【0011】
本発明において、さらに、前記酸化膜を除去する工程と、前記酸化膜の除去後に、前記トレンチの表面に新たに第2の酸化膜を形成する工程とを有してもよい。
【0012】
前記非酸化性気体中で行う熱処理は、処理温度が950℃以上であることを特徴としている。
【0013】
また、前記非酸化性気体としては、水素、窒素、アルゴン、ヘリウム、キセノン及びクリプトンのいずれか1種類または複数種類の混合気体である。
【0014】
また、前記半導体基板のトレンチ形成領域における酸素濃度は1.5×1018cm−3以下とすることを特徴とする。
【0015】
【作用及び効果】
高温でトレンチの表面を酸化して酸化膜を形成する酸化工程において、トレンチの角部や底部に極めて大きな応力が働く理由は、シリコンがその表面から酸化する際に、体積が元の約2.2倍になるためであると考えられている。そして、この体積増加によって、酸化時にトレンチの角部や底部に引っ張り及び圧縮の応力が発生するのである。
【0016】
ところが、この引っ張り及び圧縮の応力は酸化膜の粘性係数で変化し、温度が高いほど粘性係数が低くなり、発生する応力の緩和が早くなる。温度が950℃より低い場合には、酸化膜がほぼ弾性体としての振る舞いをするので応力の緩和は少ない。このため、酸化膜の粘性係数低下の効果を利用するために、温度は950℃以上とすればよい。そこで、本発明では、この所定温度(950℃)と同一あるいはそれより高温の場合に酸化膜の粘性係数が低下する性質を利用している。
【0017】
本発明では、トレンチの酸化初期における強い引っ張り及び圧縮の応力が発生する状況の時、即ち酸化膜形成途中で、半導体基板に対してアルゴン等の非酸化性気体中で熱処理を行う。これにより、酸化膜の粘性係数を低くして応力の緩和を行い、酸化膜形成中に転位などの結晶欠陥発生の限界応力に到らないようにする。よって、トレンチ周辺に結晶欠陥が発生することを簡便かつ有効に抑制することができる。
【0018】
非酸化性気体としては、アルゴン以外に水素、窒素、ヘリウム、キセノン及びクリプトンのいずれか1つあるいはこれらの混合気体を用いても同様な効果を有する。
【0019】
また、本発明では、まず、結晶欠陥の導入を抑制するために、トレンチの表面の酸化中に転位などの結晶欠陥の発生する限界応力に到らないように上記と同様な熱処理を行って、酸化膜(第1の酸化膜)を作製する。そして、この第1の酸化膜形成工程によってトレンチの底部及び角部の曲率を大きくする。次に、第1の酸化膜を除去し、トレンチの表面に新たに第2の酸化膜を形成する。トレンチの角部や底部の曲率が大きいため、この領域に形成される第2の酸化膜の膜厚が薄くなってしまうことが防止され、上記領域でも良好な絶縁耐圧を得ることができる。
【0020】
なお、本発明において、トレンチが形成される半導体領域の酸素濃度を1.5×1018cm−3より低くした。これは、半導体基板中のトレンチ形成領域や、素子形成領域に含まれている酸素濃度が高いと、各種の工程中において酸素が拡散・凝集し、応力による転位などの結晶欠陥が発生しやすいことに注目したものである。このように、本発明では、酸素濃度を1.5×1018cm−3より低くすることによって、後の熱処理工程において半導体基板に含まれている酸素の拡散・凝集に起因する結晶欠陥の発生を抑制することができる。
【0021】
【実施例】
以下、本発明の実施例について図面を用いて説明する。
【0022】
実施例1
図1は、本実施例におけるトレンチ形成工程及び酸化膜形成工程を示す図であり、図2はトレンチの酸化工程及び熱処理工程における時間と温度の条件を示す図である。
【0023】
まず、図1(a)に示すように、シリコン基板10上に厚さ500nm程度の酸化膜12を形成後、トレンチを形成する場所を除いて酸化膜12の表面をレジスト14で覆う。
【0024】
次に、図1(b)に示すように、RIE(反応性イオンエッチング)を用い、レジスト14をマスクとして、レジスト14に覆われていない領域の酸化膜12をエッチングし、その後レジスト14を除去する。
【0025】
レジスト除去後、HBrを主体とするガスを用いて酸化膜12の開口部からシリコン基板10をエッチングし、図1(c)に示すように深さ4μm程度のトレンチ20を形成する。更に、シリコン基板10上の酸化膜12を希フッ酸溶液を用いて除去し、露出したシリコン基板10の表面をフッ素系ガスで20〜40nm程度エッチングする。
【0026】
シリコン基板10の表面をエッチングした後、シリコン基板10を十分に洗浄し、温度1000℃で、シリコン基板10を加湿酸化、具体的にはパイロジェニック雰囲気で酸化を行う。これにより、図1(d)に示すようにトレンチ20の表面(側壁、底部及び角部)と、シリコン基板10の表面に酸化膜16を形成する。
【0027】
上記酸化膜16の形成工程について、以下図2に基づいて具体的に説明する。
【0028】
まず、800℃から1000℃まで2℃/minにて温度を上昇させ、1000℃で約5分間保持した後、シリコン基板10を15分間程度パイロジェニック酸化する。
【0029】
続けて、1000℃で10分間程度、非酸化性気体としてアルゴンを用いて、アルゴン雰囲気で熱処理を行い、その後、再び約45分間、同一の条件、即ち1000℃にて酸化(パイロジェニック酸化:H2 ガスとO2 ガスを反応管内部で燃焼させて得られたH2 O雰囲気内での酸化)を行う。
【0030】
更に、45分間経過後、再び1000℃で10〜15分間アルゴン雰囲気にて熱処理し、その後、2℃/minで温度を1000℃から800℃まで下降させる。
【0031】
このようにトータルで60分間の酸化を行うことによって、約350nm強の厚さの酸化膜16を形成することができた。
【0032】
以上のようにして作製した本実施例のトレンチ部の断面の模式図を図3(a)に示す。また、従来方法によってトレンチを酸化して得られたトレンチ部の断面の模式図については図3(b)に示す。なお、図3におけるシリコン基板10としては、その酸素濃度が1.5×1018cm−3以下のものを用い、更に図3(a)では、熱処理に際して非酸化性気体としてアルゴンと窒素との混合気体を用いた。
【0033】
図3(b)において、トレンチ20はRIEによって形成されており、トレンチ20形成後、非酸化性気体中で熱処理を行うことなく、単にシリコン基板10を60分間パイロジェニック酸化することにより、トレンチ20の表面及びシリコン基板10の表面に酸化膜30が形成されている。そして、図3(b)によると、トレンチ20の底部や角部及びその周辺に、多数の結晶欠陥32が発生している。
【0034】
これに対して、本実施例のように酸化中や酸化直後に非酸化性気体中で熱処理を行った場合には、図3(a)に示すように、シリコン基板10のトレンチ20の形成領域周辺に、酸化に伴う転位などの結晶欠陥の発生は認められない。従って、酸化工程に際して熱処理を行うことにより、結晶欠陥の発生を充分に抑制されることは明らかである。これは、強い引っ張り及び圧縮応力が発生する酸化中・酸化直後に際し、上記非酸化性気体中で熱処理を行うことにより、酸化膜の粘性係数が低下して応力が緩和されるからである。そして、この応力の緩和により、結晶欠陥発生の限界応力に達して結晶欠陥が発生することが防止されている。
【0035】
更に、本実施例の方法によれば、結晶欠陥の発生が抑制されているだけでなく、トレンチ形成時にトレンチ側壁に発生する厚さ数10nmの結晶の乱れや表面荒れ等のダメージ層が、数nm以下に低減されている。その結果、トレンチ側壁の表面移動度を従来のプレーナ構造の半導体素子と同程度にすることが可能である。また、結晶欠陥の発生が充分抑制されているので、トレンチ側壁部に半導体素子のpn接合が形成されていても、従来より1桁以上リーク電流を低下することが可能である。これは、シリコン基板10のこの領域の結晶欠陥が少なく、半導体素子の空乏層中における再結合電流が減少したためである。
【0036】
そして、酸化膜16の膜厚を、本実施例の350nm以外とした場合でも、酸化工程の途中及び直後に非酸化性の気体中で熱処理することによって結晶欠陥の発生を充分に抑制することができた。
【0037】
なお、非酸化性気体中での熱処理は、本実施例に示すように酸化膜形成工程中及び直後の両方に際して行うことにより高い効果が得られるが、必ずしもこれに限らず形成工程中に際して熱処理を行えばよい。
【0038】
また、本実施例の製造方法によって形成されたトレンチを素子分離として用いて、電気的に他領域と分離されたバイポーラトランジスタを作製したところ、電流増幅率のばらつきのない信頼性の高いトランジスタが得られた。即ち、本実施例の方法で形成したトレンチを素子分離用として用いることにより、特性の優れた半導体素子を製造することができる。
【0039】
更に、本実施例では、シリコン基板10として、基板中の酸素濃度が1.7×1017cm−3程度のMCZ(Magnetic−field−applied Czochralski)基板を用いたが、シリコン基板10としては、所定の厚さにシリコン結晶をエピタキシャル成長をさせたエピタキシャル基板、FZ(Floating Zone )基板も適用可能である。また、シリコン基板を高温、低温及び高温にて熱処理する、例えばシリコン基板10に水素熱処理を施して、表面付近に十数μm厚さにデヌーディッド層(無欠陥層)を形成したシリコン基板であっても同様な効果が認められた。なお、酸素濃度が1.5×1018cm−3程度以上のCZ基板では、熱履歴にも依存するものの、転位などの結晶欠陥の発生を充分抑制することができなかった。
【0040】
また、酸化温度を950℃以上とすれば、酸化膜形成のためにパイロジェニック以外の酸化方法、例えばドライ酸化方法等によっても効果があった。
【0041】
更に、熱処理における雰囲気としては、アルゴン以外に窒素、水素、へリウム、クリプトンまたはキセノン等の非酸化性気体や、これらの複数の気体の混合気体を用いても効果があった。
【0042】
実施例2
本発明の他の一実施例について、以下、図4(a)〜(c)を参照して説明する。なお、既に説明した図面と同一部分には同一符号を付して説明を省略する。
【0043】
まず、実施例1と同様に、シリコン基板10上に、厚さ500nm程度の酸化膜12を形成後、レジス卜をマスクとしてRIEで酸化膜12を部分的にエッチングし、トレンチ形成のための窓開けを行う。次に、レジストを除去し、シリコン基板10を洗浄し、そして、HBrを主体とするガスを用いて、図4(a)に示すように深さ3μm程度のトレンチ20を形成する。また、この後、酸化膜12を除去し、十分にシリコン基板10を洗浄する。
【0044】
次に、温度約1000℃で、パイロジェニック酸化方法を用いて、図4(b)に示すように第1の酸化膜として酸化膜16を形成する。
【0045】
この酸化工程は、実施例1と同様であって、図2に示すようにまず800℃から1000℃まで2℃/minで温度を上昇し、1000℃で約5分間保持後、15分間程度酸化を行う。次に、1000℃で、約10分間アルゴン雰囲気で熱処理し、その後、約45分間酸化し、続けて1000℃で10〜15分間アルゴン雰囲気で熱処理し、2℃/minの速度で温度を1000℃から800℃まで下降させる。そして、約350nmの酸化膜16がトレンチ20及びシリコン基板10の表面に形成される。
【0046】
トレンチ20を上述のように酸化することにより、トレンチ側壁部の凹及び凸部(底部及び角部)の曲率が大きくなる。これは、本実施例のような酸化処理によってトレンチ20の底部及び角部で発生する応力が緩和され、酸化膜16中の酸化種の基板中への拡散が制限されないためであると考えられる。
【0047】
次に、形成された上記酸化膜16を除去し、温度950℃にて、ドライ酸素雰囲気で30分間酸化を行う。これにより図4(c)に示すように、第2の酸化膜として約50nmの酸化膜18がトレンチ20の表面及びシリコン基板10に形成される。
【0048】
以上のようにして形成した酸化膜18を評価するため、トレンチ20内の酸化膜18上に多結晶シリコンを埋め込み、酸化膜18の絶縁破壊耐圧を測定した。その結果、従来のトレンチ酸化膜の絶縁破壊耐圧が5〜6M/V程度であったのに対し、本実施例の酸化膜18の絶縁破壊耐圧は8〜9M/V程度に改善されていた。この酸化膜18の絶縁破壊耐圧は、通常の酸化膜の真性絶縁耐圧より1割強低下しているものの半導体素子を作製するには不具合を生じさせない程度に改善されている。
【0049】
このように絶縁破壊耐圧が改善されているのは、トレンチ20を酸化して酸化膜16を形成し、トレンチ20の底部及び角部の曲率を大きくしてから、トレンチ20に新たな絶縁膜18を形成したので、トレンチ20の底部や角部で酸化膜18が薄くならないからである。そして、酸化膜16の形成に際して上述のように熱処理を行って、結晶欠陥の発生を抑制しているためである。
【0050】
なお、本実施例では、酸化膜18の形成後におけるトレンチ側壁表面の凹凸を2nm以下とすることができ、その表面移動度はプレーナ構造の半導体素子と同程度であった。
【0051】
また、本実施例で使用したシリコン基板10はエピタキシャル方法によって形成された基板である。しかし、これには限らず、実施例1同様に、水素熱処理により、その表面に十数μmのデヌーディッド層を形成したシリコン基板や、酸素濃度が1.5×1018cm−3より低いCZ基板やFZ基板及びMCZ基板を使用しても同様な効果が認められた。しかし、酸素濃度が1.5×1018cm−3程度以上のCZ基板では、実施例1と同様に結晶欠陥の発生を充分に抑制することができなかった。
【0052】
更に、酸化膜16の形成における酸化温度は950℃以上であればよく、例えばドライ酸化方法や塩酸を添加したドライ酸化方法によって上記酸化膜16を形成しても効果があった。
【0053】
更に、熱処理雰囲気は、実施例1同様に、アルゴン以外に窒素、水素、ヘリウム、キセノン、クリプトンのいずれか、またはこれらの混合気体でも効果があった。
【図面の簡単な説明】
【図1】本発明の実施例1の半導体装置の製造工程におけるトレンチ形成工程及びその後の酸化工程を説明する図である。
【図2】本発明の実施例1及び実施例2のトレンチ形成工程後の酸化工程及び熱処理工程における時間と温度との関係を示す図である。
【図3】本発明の実施例1の方法及び従来方法によって作製したトレンチ部の酸化膜形成後の断面模式図である。
【図4】本発明の実施例2の半導体装置の製造工程におけるトレンチ形成工程及びその後の酸化工程を説明する図である。
【符号の説明】
10 シリコン基板、12、16、18 酸化膜、14 レジスト、20 トレンチ。[0001]
[Industrial applications]
The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device having a narrow groove or trench in a substrate.
[0002]
[Prior art]
2. Description of the Related Art In the manufacture of semiconductor devices, it is known to form narrow grooves (hereinafter, referred to as trenches) on a semiconductor substrate, for example, a silicon substrate by using RIE (reactive ion etching). By forming this trench in a silicon substrate, it is used for improving the degree of integration of an integrated circuit element or a vertical power MOSFET used for the input / output section of various information processing devices, and for improving the performance of the element. You. The size of the trench formed on the silicon substrate by the RIE is about 0.5 to 3 μm in width and about several to several tens of μm at present, and a relatively fine trench is obtained. .
[0003]
However, when a trench is formed by RIE, a layer contaminated with heavy metal or a damaged layer such as crystal disorder or surface roughness having a thickness of several tens of nm is often formed on the formed sidewall of the trench. As a method for removing the heavy metal contamination layer and the damaged layer, wet or dry chemical etching may be used in combination with the trench forming step. However, when a normal chemical etching treatment is used in combination, subtle variations occur in the treatment conditions, which may make it impossible to uniformly remove the damaged layer or further promote surface roughness.
[0004]
Therefore, in order to recover the above-described surface roughness and remove the damaged layer, it is now common practice to thermally oxidize the trench surface at a high temperature to form an oxide film. However, it is known that in the method of oxidizing the surface of the trench to form an oxide film, a very large stress acts on the corner and the bottom of the trench, and dislocation is generated on the corner and the bottom of the trench due to this stress. For example, a crystal defect may be generated due to the above. However, once a crystal defect such as a dislocation is introduced into a semiconductor substrate, it is impossible to remove the crystal defect in a subsequent process. Therefore, from the viewpoint of preventing deterioration of element characteristics in a semiconductor device having a trench, it is required to reduce stress at corners and bottoms of the trench so that crystal defects are never introduced.
[0005]
On the other hand, as the miniaturization progresses, the semiconductor device manufacturing process temperature tends to decrease, and the same applies to the trench oxide film forming step. Since the influence of the generated stress on the substrate is smaller when the oxidation temperature at the time of forming the oxide film is higher, the stress generated in the oxidation process of the trench tends to further increase as the oxide film formation temperature of the trench decreases. . Therefore, it is difficult to prevent generation of crystal defects such as dislocations, and it is strongly required to solve this problem.
[0006]
[Problems to be solved by the invention]
As described above, it is difficult to prevent crystal defects such as dislocations formed near the surface of the trench by the conventional technology, and there is no method of manufacturing a semiconductor device that can easily and effectively remove the crystal defects. For this reason, the semiconductor device using the trench side wall as an active region of the device has been adversely affected by a decrease in carrier mobility and lifetime. Therefore, in principle, the trench formed for the purpose of improving the device characteristics and greatly improving the device cost due to high integration, etc., has a sufficient role due to the above-mentioned technical problems in the oxidation process. There is a problem that does not play.
[0007]
Further, since the trench is formed in the silicon substrate by reactive ion etching (RIE) or the like, the bottom or corner of the formed trench becomes acute, and an oxide film having a sufficient thickness can be formed on the bottom or corner. However, there is a problem that the dielectric breakdown voltage of the oxide film formed in this region is low. To solve this, it is necessary to form a thicker oxide film than usual.On the other hand, when the thickness of the oxide film is increased, crystal defects such as dislocations are likely to be formed. There was a problem that it was significantly reduced.
[0008]
SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, the present invention provides a method capable of easily and effectively preventing the occurrence of crystal defects formed near the surface of a trench and manufacturing a highly reliable semiconductor device. It is an object.
[0009]
[Means for Solving the Problems]
In order to achieve the above object, the present invention has the following features.
[0010]
The present invention is a method for forming an oxide film on a surface of a trench formed in a semiconductor substrate, wherein, during the formation of the oxide film, a temperature of forming the oxide film with respect to the semiconductor substrate on which the trench is formed. As described above, the heat treatment is performed in a non-oxidizing gas. That is, the formation of the oxide film includes an oxidation step of the surface of the trench, the heat treatment step after the oxidation step, and the oxidation step again after the heat treatment step.
[0011]
The present invention may further include a step of removing the oxide film, and a step of newly forming a second oxide film on the surface of the trench after removing the oxide film.
[0012]
Heat treatment performed in the previous SL nonoxidizing gas in is characterized in that the treatment temperature is 950 ° C. or higher.
[0013]
In addition, the non-oxidizing gas is one or a mixture of hydrogen, nitrogen, argon, helium, xenon, and krypton.
[0014]
Further, the oxygen concentration in the trench formation region of the semiconductor substrate is set to 1.5 × 10 18 cm −3 or less.
[0015]
[Action and effect]
In the oxidation step of oxidizing the surface of the trench at a high temperature to form an oxide film, extremely large stress acts on the corners and the bottom of the trench because, when silicon is oxidized from the surface, the volume is about 2. It is believed that this is due to doubling. Due to this increase in volume, tensile and compressive stresses are generated at the corners and the bottom of the trench during oxidation.
[0016]
However, the tensile and compressive stresses change depending on the viscosity coefficient of the oxide film. The higher the temperature, the lower the viscosity coefficient, and the faster the relaxation of the generated stress. If the temperature is lower than 950 ° C., the relaxation of the stress is small because the oxide film behaves almost as an elastic body. Therefore, in order to utilize the effect of lowering the viscosity coefficient of the oxide film, the temperature may be set to 950 ° C. or higher. Therefore, the present invention utilizes the property that the viscosity coefficient of the oxide film decreases when the temperature is equal to or higher than the predetermined temperature (950 ° C.).
[0017]
In the present invention, when the situation in which a strong tensile and compressive stresses in the oxidation initial trenches occurs, i.e. an oxide layer formed Applications in the heat treatment in a non-oxidizing gaseous argon or the like to the semiconductor substrate performed. Thus, the stress is relaxed by lowering the viscosity coefficient of the oxide film so that the critical stress for generating crystal defects such as dislocation during formation of the oxide film is prevented. Therefore, generation of crystal defects around the trench can be easily and effectively suppressed.
[0018]
Similar effects can be obtained by using any one of hydrogen, nitrogen, helium, xenon, and krypton or a mixed gas thereof in addition to argon as the non-oxidizing gas.
[0019]
In the present invention , first, in order to suppress the introduction of crystal defects, the same heat treatment as described above is performed so as not to reach the limit stress at which crystal defects such as dislocations occur during oxidation of the trench surface, An oxide film (first oxide film) is formed. Then, the curvature of the bottom and the corner of the trench is increased by the first oxide film forming step. Next, the first oxide film is removed, and a second oxide film is newly formed on the surface of the trench. Since the curvature of the corners and the bottom of the trench is large, the thickness of the second oxide film formed in this region is prevented from being reduced, and a good withstand voltage can be obtained also in the region.
[0020]
Note that, in the present invention, the oxygen concentration in the semiconductor region where the trench is formed is set lower than 1.5 × 10 18 cm −3 . This is because if the oxygen concentration in the trench formation region or the element formation region in the semiconductor substrate is high, oxygen diffuses and aggregates during various processes, and crystal defects such as dislocation due to stress are likely to occur. It is a thing which paid attention to. As described above, in the present invention, by setting the oxygen concentration to be lower than 1.5 × 10 18 cm −3 , the generation of crystal defects due to the diffusion and aggregation of oxygen contained in the semiconductor substrate in the subsequent heat treatment step Can be suppressed.
[0021]
【Example】
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0022]
Example 1
FIG. 1 is a view showing a trench forming step and an oxide film forming step in the present embodiment, and FIG. 2 is a view showing time and temperature conditions in a trench oxidizing step and a heat treatment step.
[0023]
First, as shown in FIG. 1A, after an
[0024]
Next, as shown in FIG. 1B, the
[0025]
After removing the resist, the
[0026]
After the surface of the
[0027]
The step of forming the
[0028]
First, the temperature is increased at a rate of 2 ° C./min from 800 ° C. to 1000 ° C., and the temperature is maintained at 1000 ° C. for about 5 minutes. Then, the
[0029]
Subsequently, heat treatment is performed at 1000 ° C. for about 10 minutes in an argon atmosphere using argon as a non-oxidizing gas, and then oxidation is performed again for about 45 minutes under the same conditions, that is, 1000 ° C. (pyrogenic oxidation: H 2 (Oxidation in an H2O atmosphere obtained by burning gas and O2 gas inside the reaction tube).
[0030]
After a lapse of 45 minutes, heat treatment is again performed at 1000 ° C. for 10 to 15 minutes in an argon atmosphere, and then the temperature is lowered from 1000 ° C. to 800 ° C. at 2 ° C./min.
[0031]
By performing the oxidation for a total of 60 minutes, the
[0032]
FIG. 3A is a schematic diagram of a cross section of the trench portion of the present embodiment manufactured as described above. FIG. 3B is a schematic view of a cross section of a trench portion obtained by oxidizing a trench by a conventional method. Note that the
[0033]
In FIG. 3B, the
[0034]
On the other hand, when heat treatment is performed in a non-oxidizing gas during or immediately after oxidation as in the present embodiment, as shown in FIG. 3A, the region where the
[0035]
Further, according to the method of the present embodiment, not only the occurrence of crystal defects is suppressed, but also a damage layer such as crystal disorder and surface roughness having a thickness of several tens nm which is generated on the trench side wall at the time of trench formation is reduced. nm or less. As a result, the surface mobility of the trench side wall can be made comparable to that of a conventional semiconductor device having a planar structure. In addition, since the occurrence of crystal defects is sufficiently suppressed, even if a pn junction of the semiconductor element is formed on the side wall of the trench, it is possible to reduce the leak current by one digit or more compared to the conventional case. This is because the crystal defects in this region of the
[0036]
Even when the thickness of the
[0037]
The heat treatment in a non-oxidizing gas is higher effect can be obtained by carrying out during oxide film formation step in and both immediately as shown in this embodiment, Saishi necessarily during the formation process is not limited thereto line to give a heat-treated Te.
[0038]
Further, a bipolar transistor which was electrically isolated from other regions was manufactured by using the trench formed by the manufacturing method of this embodiment as an element isolation, and a highly reliable transistor without variation in current amplification factor was obtained. Was done. That is, by using the trench formed by the method of this embodiment for element isolation, a semiconductor element having excellent characteristics can be manufactured.
[0039]
Further, in this embodiment, as the
[0040]
Further, when the oxidation temperature is set to 950 ° C. or more, an effect other than the pyrogenic method for forming an oxide film, such as a dry oxidation method, is effective.
[0041]
Further, as the atmosphere in the heat treatment, in addition to argon, use of a non-oxidizing gas such as nitrogen, hydrogen, helium, krypton, or xenon, or a mixed gas of these gases was also effective.
[0042]
Example 2
Another embodiment of the present invention will be described below with reference to FIGS. The same parts as those in the drawings already described are denoted by the same reference numerals and description thereof will be omitted.
[0043]
First, as in the first embodiment, an
[0044]
Next, an
[0045]
This oxidizing step is the same as that of the first embodiment. As shown in FIG. 2, first, the temperature is raised from 800 ° C. to 1000 ° C. at a rate of 2 ° C./min. I do. Next, heat treatment is performed at 1000 ° C. in an argon atmosphere for about 10 minutes, and then oxidation is performed for about 45 minutes, and subsequently heat treatment is performed at 1000 ° C. for 10 to 15 minutes in an argon atmosphere, and the temperature is increased to 1000 ° C. at a rate of 2 ° C./min. To 800 ° C. Then, an
[0046]
By oxidizing the
[0047]
Next, the formed
[0048]
In order to evaluate the
[0049]
The reason why the breakdown voltage is improved is that the
[0050]
In the present embodiment, the irregularities on the surface of the trench side wall after the formation of the
[0051]
The
[0052]
Further, the oxidation temperature in forming the
[0053]
Further, as in the case of Example 1, other than nitrogen, the heat treatment atmosphere was effective even with nitrogen, hydrogen, helium, xenon, krypton, or a mixed gas thereof.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a trench forming step and a subsequent oxidizing step in a manufacturing process of a semiconductor device according to a first embodiment of the present invention.
FIG. 2 is a diagram showing a relationship between time and temperature in an oxidation step and a heat treatment step after a trench forming step in Examples 1 and 2 of the present invention.
FIG. 3 is a schematic cross-sectional view after forming an oxide film of a trench portion manufactured by the method of Example 1 of the present invention and a conventional method.
FIG. 4 is a view illustrating a trench forming step and a subsequent oxidation step in the manufacturing process of the semiconductor device according to the second embodiment of the present invention.
[Explanation of symbols]
10 silicon substrate, 12, 16, 18 oxide film, 14 resist, 20 trench.
Claims (7)
前記酸化膜の形成中に、前記トレンチが形成された半導体基板に対して、前記酸化膜の形成温度以上、かつ非酸化性気体中で熱処理を行うものであり、
前記酸化膜の形成は、
前記トレンチの表面の酸化工程と、
前記酸化工程の後の前記熱処理の工程と、
前記熱処理の工程の後の再度の前記酸化工程と、
を含むことを特徴とする半導体装置の製造方法。A method of forming an oxide film on a surface of a trench formed in a semiconductor substrate,
During the formation of the oxide film, a heat treatment is performed on the semiconductor substrate on which the trench is formed at a temperature equal to or higher than the formation temperature of the oxide film and in a non-oxidizing gas ,
The formation of the oxide film includes:
Oxidizing the surface of the trench,
A step of the heat treatment after the oxidation step;
The oxidation step again after the heat treatment step;
A method for manufacturing a semiconductor device, comprising:
前記酸化膜の形成中に、前記トレンチが形成された半導体基板に対して、前記酸化膜の形成温度以上、かつ非酸化性気体中で熱処理を行うものであり、
前記酸化膜の形成は、
前記トレンチの表面の酸化工程と、
前記酸化工程の後の前記熱処理の工程と、
前記熱処理の工程の後の再度の酸化工程と、
前記再度の酸化工程の後の再度の前記熱処理の工程と
を含むことを特徴とする半導体装置の製造方法。 A method of forming an oxide film on a surface of a trench formed in a semiconductor substrate,
During the formation of the oxide film, a heat treatment is performed on the semiconductor substrate on which the trench is formed at a temperature equal to or higher than the formation temperature of the oxide film and in a non-oxidizing gas,
The formation of the oxide film includes:
Oxidizing the surface of the trench,
A step of the heat treatment after the oxidation step;
A second oxidation step after the heat treatment step,
A second heat treatment step after the second oxidation step;
A method for manufacturing a semiconductor device, comprising:
前記酸化膜の形成に先立ち、前記半導体基板の表面をフッ素系ガスでエッチングする工程
を含むことを特徴とする半導体装置の製造方法。In claim 1 Symbol placement methods, further
A step of etching a surface of the semiconductor substrate with a fluorine-based gas before forming the oxide film .
前記非酸化性気体中で行う熱処理では、処理温度を950℃以上とすることを特徴とする半導体装置の製造方法。The method according to any one of claims 1 and 2,
The method of manufacturing a semiconductor device, wherein the temperature of the heat treatment performed in the non-oxidizing gas is 950 ° C. or higher .
前記非酸化性気体は、水素、窒素、アルゴン、ヘリウム、キセノン及びクリプトンのいずれか1種類または複数種類の混合気体であることを特徴とする半導体装置の製造方法。The method according to any one of claims 1 and 2 ,
The method of manufacturing a semiconductor device according to claim 1, wherein the non-oxidizing gas is one or a mixture of hydrogen, nitrogen, argon, helium, xenon, and krypton .
前記半導体基板のトレンチ形成領域における酸素濃度を1.5×10 18 cm -3 以下とすることを特徴とする半導体装置の製造方法。The method according to any one of claims 1 and 2,
A method for manufacturing a semiconductor device, wherein an oxygen concentration in a trench formation region of the semiconductor substrate is 1.5 × 10 18 cm −3 or less .
前記酸化膜を除去する工程と、
前記酸化膜の除去後に、前記トレンチの表面に新たに第2の酸化膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。In claim 1 Symbol placement methods, further
Removing the oxide film;
Forming a new second oxide film on the surface of the trench after removing the oxide film;
A method for manufacturing a semiconductor device, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13904495A JP3584544B2 (en) | 1995-06-06 | 1995-06-06 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13904495A JP3584544B2 (en) | 1995-06-06 | 1995-06-06 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08335668A JPH08335668A (en) | 1996-12-17 |
| JP3584544B2 true JP3584544B2 (en) | 2004-11-04 |
Family
ID=15236158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13904495A Expired - Lifetime JP3584544B2 (en) | 1995-06-06 | 1995-06-06 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3584544B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100253079B1 (en) * | 1997-12-01 | 2000-04-15 | 윤종용 | Semiconductor element trench isolation method |
| JP2017201321A (en) * | 2017-06-29 | 2017-11-09 | 日本電子材料株式会社 | Probe card guide plate and probe card guide plate manufacturing method |
| JP7274148B2 (en) | 2017-07-19 | 2023-05-16 | グローバルウェーハズ・ジャパン株式会社 | Method for manufacturing three-dimensional structure, method for manufacturing vertical transistor, and substrate for vertical transistor |
-
1995
- 1995-06-06 JP JP13904495A patent/JP3584544B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08335668A (en) | 1996-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4053335A (en) | Method of gettering using backside polycrystalline silicon | |
| US7772058B2 (en) | Method of manufacturing silicon carbide semiconductor device | |
| US6953727B2 (en) | Manufacture method of semiconductor device with gate insulating films of different thickness | |
| JPS6347337B2 (en) | ||
| JP4961668B2 (en) | Manufacturing method of semiconductor device | |
| US6204205B1 (en) | Using H2anneal to improve the electrical characteristics of gate oxide | |
| JP3414590B2 (en) | Method for manufacturing semiconductor device | |
| JPH0629311A (en) | Manufacturing method of semiconductor device | |
| JPH0437152A (en) | Manufacture of semiconductor device | |
| JP2000082804A (en) | Semiconductor with defect-free region | |
| JP2000294549A (en) | Semiconductor device and manufacturing method thereof | |
| JP3584544B2 (en) | Method for manufacturing semiconductor device | |
| US6559031B2 (en) | Method of fabricating semiconductor device having element isolation trench | |
| KR100405015B1 (en) | A method of manufacturing semiconductor device | |
| JP2000156376A (en) | Method for manufacturing semiconductor device | |
| JPH07245400A (en) | Field-effect transistor and manufacturing method thereof | |
| JP2006108243A (en) | Manufacturing method of semiconductor device | |
| JP3493371B2 (en) | Method for forming silicon oxide film | |
| JP3420103B2 (en) | Silicon shallow trench etching method for element isolation | |
| JP3161523B2 (en) | Method for manufacturing semiconductor device | |
| JPS62133760A (en) | Manufacture of bipolar transistor | |
| JP3173655B2 (en) | Method for manufacturing semiconductor device | |
| KR19990026904A (en) | Manufacturing Method of Semiconductor Device | |
| JPS60175417A (en) | Manufacture of semiconductor device | |
| KR0147417B1 (en) | Method of removing etch damage area of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040401 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040511 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040713 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040726 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |