JP3589346B2 - 磁気抵抗効果素子および磁気抵抗効果記憶素子 - Google Patents
磁気抵抗効果素子および磁気抵抗効果記憶素子 Download PDFInfo
- Publication number
- JP3589346B2 JP3589346B2 JP2000182152A JP2000182152A JP3589346B2 JP 3589346 B2 JP3589346 B2 JP 3589346B2 JP 2000182152 A JP2000182152 A JP 2000182152A JP 2000182152 A JP2000182152 A JP 2000182152A JP 3589346 B2 JP3589346 B2 JP 3589346B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- ferromagnetic
- ferromagnetic film
- magnetoresistive
- element according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
- G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
- G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
- G11B5/3906—Details related to the use of magnetic thin film layers or to their effects
- G11B5/3909—Arrangements using a magnetic tunnel junction
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/3204—Exchange coupling of amorphous multilayers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
- H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
- G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
- G11B2005/3996—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects large or giant magnetoresistive effects [GMR], e.g. as generated in spin-valve [SV] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/561—Multilevel memory cell aspects
- G11C2211/5615—Multilevel magnetic memory cell using non-magnetic non-conducting interlayer, e.g. MTJ
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/561—Multilevel memory cell aspects
- G11C2211/5616—Multilevel magnetic memory cell using non-magnetic conducting interlayer, e.g. GMR, SV, PSV
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S428/00—Stock material or miscellaneous articles
- Y10S428/90—Magnetic feature
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/11—Magnetic recording head
- Y10T428/1107—Magnetoresistive
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/11—Magnetic recording head
- Y10T428/1107—Magnetoresistive
- Y10T428/1121—Multilayer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
- Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
- Y10T428/264—Up to 3 mils
- Y10T428/265—1 mil or less
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/32—Composite [nonstructural laminate] of inorganic material having metal-compound-containing layer and having defined magnetic layer
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Nanotechnology (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
- Thin Magnetic Films (AREA)
- Magnetic Heads (AREA)
- Measuring Magnetic Variables (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は微細な形状の磁気抵抗効果素子および微細な形状の磁気抵抗効果記憶素子を可能とし、これらを行列状に配置した高密度磁気抵抗効果記憶デバイスを実現するものである。
【０００２】
【従来の技術】
磁気抵抗効果（ＭＲ）膜を用いた固体記憶デバイス（ＭＲＡＭ）は、Ｌ．Ｊ．Ｓｃｈｗｅｅの、Ｐｒｏｃ．ＩＮＴＥＲＭＡＧ Ｃｏｎｆ．ＩＥＥＥ Ｔｒａｎｓ．ｏｎ Ｍａｇｎ．Ｋｙｏｔｏ（１９７２）４０５．によって提案され、記録磁界発生用の電流線であるワード線とＭＲ膜を用いた読み出し用のセンス線より成る構成の様々なタイプのＭＲＡＭが研究されている。このような研究の例として、Ａ．Ｖ．Ｐｏｈｍらの、ＩＥＥＥ Ｔｒａｎｓ．ｏｎ Ｍａｇｎ．２８（１９９２）２３５６．が挙げられる。これらの記憶デバイスには、一般的にＭＲ変化率が２％程度の異方性ＭＲ効果（ＡＭＲ）を示すＮｉＦｅ膜等が使用され、出力される信号値の向上が課題であった。
【０００３】
非磁性膜を介して交換結合した磁性膜より成る人工格子膜が、巨大磁気抵抗効果（ＧＭＲ）を示すことが、Ｍ．Ｎ．Ｂａｉｂｉｃｈら、Ｐｈｙｓ．Ｒｅｖ．Ｌｅｔｔ．６１（１９８８）２４７２．に記述されている。また、ＧＭＲ膜を用いたＭＲＡＭの提案が、Ｋ．Ｔ．Ｍ．Ｒａｎｍｕｔｈｕら、ＩＥＥＥ Ｔｒａｎｓ．ｏｎ Ｍａｇｎ．２９（１９９３）２５９３．によってなされている。しかしながら、この反強磁性交換結合をした磁性膜より成るＧＭＲ膜は、大きなＭＲ変化率を示すものの、ＡＭＲ膜に比べ大きな印加磁界を必要とし、大きな情報記録および読み出し電流を必要とする問題点がある。
【０００４】
上記の交換結合型ＧＭＲ膜に対して、非結合型ＧＭＲ膜としてはスピンバルブ膜があり、反強磁性膜を用いたものが、Ｂ．Ｄｉｅｎｙら、Ｊ．Ｍａｇｎ．Ｍａｇｎ．Ｍａｔｅｒ．９３（１９９１）１０１．に記述されている。また、（半）硬質磁性膜を用いたものが、Ｈ．Ｓａｋａｋｉｍａら、Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．３３（１９９４）Ｌ１６６８．に記述されている。これらは、ＡＭＲ膜と同様の低磁界で、かつＡＭＲ膜より大きなＭＲ変化率を示す。また、反強磁性膜あるいは硬質磁性膜を用いたスピンバルブ型を用いたＭＲＡＭにおいて、記憶素子が非破壊読み出し特性（ＮＤＲＯ）を有することを示すものが、Ｙ．Ｉｒｉｅら、Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．３４（１９９５）Ｌ４１５．に記述され、本発明はこの技術に関連する。
【０００５】
上記のＧＭＲ膜の非磁性膜はＣｕ等の導体膜であるが、非磁性膜にＡｌ２Ｏ３やＭｇＯ等の酸化物絶縁膜を用いたトンネル型ＧＭＲ膜（ＴＭＲ）の研究も盛んとなり、このＴＭＲ膜を用いたＭＲＡＭも提案されている。
【０００６】
ＧＭＲ膜で膜面に垂直に電流を流した場合のＭＲ効果（ＣＰＰＭＲ）の方が膜面に平行に電流を流した場合のＭＲ効果（ＣＩＰＭＲ）より大きいことが知られている。また、更にＴＭＲ膜はインピ−ダンスが高いので、ＴＭＲ膜を用いることにより大きな出力が期待される。
【０００７】
【発明が解決しようとする課題】
しかし、ＭＲＡＭ素子の微細パタ−ン化を行っていくと以下のような課題が生じる。即ち磁性膜の膜厚は、通常約１ｎｍ〜約１０ｎｍであるが、ＭＲＡＭ素子幅がサブミクロンオーダーとなると反磁界成分が無視できなくなり、この磁性膜を磁化させるのに大きな磁界が必要となる。更に、この磁化状態を安定に保つには大きな保磁力が必要となり、ワード線の電流により発生する磁界での磁化反転が困難となる。
【０００８】
本発明は、上記のような課題を鑑みて、微細パタ−ン化された磁気抵抗効果素子および磁気抵抗効果記憶素子における、強磁性膜の反磁界成分の増加による素子動作の困難さを改善することを目的とする。また、磁気抵抗効果記憶素子およびそれらが集積されたＭＲＡＭデバイスに対する信号情報の記憶方法および信号情報の読み出し方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明の磁気抵抗効果素子は、第１の強磁性膜と、第２の強磁性膜と、第１の強磁性膜と第２の強磁性膜との間に設けられた第１の非磁性膜と、を備え、外部磁場に対して、第１の強磁性膜は第２の強磁性膜よりも容易に磁化回転し、第１の強磁性膜の磁性的な実効の厚みが２ｎｍ以下であって、第１の強磁性膜が、第２の非磁性膜と、第４の強磁性膜と、第５の強磁性膜とを備え、第４の強磁性膜と第５の強磁性膜とが、第２の非磁性膜を介して反強磁性交換結合をしており、第４の強磁性膜の磁化方向と第５の強磁性膜の磁化方向とが反平行を保った状態で、第４の強磁性膜と第５の強磁性膜とが磁化回転することにより上記目的が達成される。
【００１０】
第１の強磁性膜および第２の強磁性膜の少なくとも一方が膜の平面方向に磁化配向を持ってもよい。
【００１１】
第２の強磁性膜がＸＭｎＳｂからなり、ここでＸは、Ｎｉ、Ｐｔ、Ｐｄのうち少なくとも一つから選択されてもよい。
【００１７】
第４の強磁性膜の飽和磁化の大きさと第５の強磁性膜の飽和磁化の大きさとが異なってもよい。
【００１８】
第４の強磁性膜の厚さと第５の強磁性膜の厚さとが異なってもよい。
【００１９】
第４の強磁性膜の厚さと第５の強磁性膜の厚さとの差が２ｎｍ以下であってもよい。
【００２０】
第２の非磁性膜がＲｕからなってもよい。
【００２１】
第２の非磁性膜がＲｈ、ＩｒおよびＲｅの何れかよりなってもよい。
【００２２】
第２の非磁性膜は、０．６ｎｍ以上０．８ｎｍ以下の膜厚を有してもよい。
【００２３】
第４および第５の強磁性膜の少なくとも一方は、Ｎｉ、ＣｏおよびＦｅの内の少なくとも１種の原子を主成分としてもよい。
【００２５】
第２の強磁性膜が、第３の非磁性膜と、第６の強磁性膜と、第７の強磁性膜と、を備え、第６の強磁性膜と第７の強磁性膜とが、第３の非磁性膜を介して反強磁性交換結合をしてもよい。
【００２６】
第３の非磁性膜がＲｕからなってもよい。
【００２７】
第３の非磁性膜がＲｈ、ＩｒおよびＲｅの何れかよりなってもよい。
【００２８】
第３の非磁性膜は、０．６ｎｍ以上０．８ｎｍ以下の膜厚を有してもよい。
【００２９】
第６および第７の強磁性膜の少なくとも一方は、Ｎｉ、ＣｏおよびＦｅの内の少なくとも１種の原子を主成分としてもよい。
【００３０】
第１の非磁性膜が絶縁体であってもよい。
【００３１】
絶縁体は、Ａｌ２Ｏ３、ＭｇＯ、炭化物および窒化物の内の少なくとも１つを含んでもよい。
【００３２】
本発明の磁気抵抗効果記憶素子は、第１の強磁性膜と、第２の強磁性膜と、第１の強磁性膜と第２の強磁性膜との間に設けられた第１の非磁性膜と、少なくとも第１の強磁性膜を磁化回転させる、少なくとも１つの導電膜と、を備え、外部磁場に対して、第１の強磁性膜は第２の強磁性膜よりも容易に磁化回転し、第１の強磁性膜の磁性的な実効の厚みが２ｎｍ以下であって、第１の強磁性膜が、第２の非磁性膜と、第４の強磁性膜と、第５の強磁性膜とを備え、第４の強磁性膜と第５の強磁性膜とが、第２の非磁性膜を介して反強磁性交換結合をしており、第４の強磁性膜の磁化方向と第５の強磁性膜の磁化方向とが反平行を保った状態で、第４の強磁性膜と第５の強磁性膜とが磁化回転することにより上記目的が達成される。
【００３３】
第１の強磁性膜および第２の強磁性膜の少なくとも一方が膜の平面方向に磁化配向を持ってもよい。
【００３４】
第２の強磁性膜がＸＭｎＳｂからなり、ここでＸは、Ｎｉ、Ｐｔ、Ｐｄのうち少なくとも一つから選択されてもよい。
【００４０】
第４の強磁性膜の飽和磁化の大きさと第５の強磁性膜の飽和磁化の大きさとが異なってもよい。
【００４１】
第４の強磁性膜の厚さと第５の強磁性膜の厚さとが異なってもよい。
【００４２】
第４の強磁性膜の厚さと第５の強磁性膜の厚さとの差が２ｎｍ以下であってもよい。
【００４３】
第２の非磁性膜がＲｕからなってもよい。
【００４４】
第２の非磁性膜がＲｈ、ＩｒおよびＲｅの何れかよりなってもよい。
【００４５】
第２の非磁性膜は、０．６ｎｍ以上０．８ｎｍ以下の膜厚を有してもよい。
【００４６】
第４および第５の強磁性膜の少なくとも一方は、Ｎｉ、ＣｏおよびＦｅの内の少なくとも１種の原子を主成分としてもよい。
【００４８】
第２の強磁性膜が、第３の非磁性膜と、第６の強磁性膜と、第７の強磁性膜と、を備え、第６の強磁性膜と第７の強磁性膜とが、第３の非磁性膜を介して反強磁性交換結合をしてもよい。
【００４９】
第３の非磁性膜がＲｕからなってもよい。
【００５０】
第３の非磁性膜がＲｈ、ＩｒおよびＲｅの何れかよりなってもよい。
【００５１】
第３の非磁性膜は、０．６ｎｍ以上０．８ｎｍ以下の膜厚を有してもよい。
【００５２】
第６および第７の強磁性膜の少なくとも一方は、Ｎｉ、ＣｏおよびＦｅの内の少なくとも１種の原子を主成分としてもよい。
【００５３】
第１の非磁性膜が絶縁体であってもよい。
【００５４】
絶縁体は、Ａｌ２Ｏ３、ＭｇＯ、炭化物および窒化物の内の少なくとも１つを含んでもよい。
【００５５】
第１の強磁性膜と第２の強磁性膜とが第１の非磁性膜を挟みこんだ構造を少なくとも２つ備え、それぞれの構造は、少なくとも１つの第４の非磁性膜を介して重なってもよい。
【００５６】
それぞれの構造が備えるそれぞれの第２の強磁性膜の保磁力の大きさが互いに異なってもよい。
【００５７】
本発明によれば、上記に記載の磁気抵抗効果記憶素子を複数個含み、複数の導電膜が、所定の方向に配置される、ＭＲＡＭデバイスが実現される。
【０１１２】
本発明の１つの局面においては、外部磁界に対して磁化方向が動きやすい自由層が、膜厚が薄くても保磁力が小さい強磁性膜と非晶質層とで構成される。
【０１１３】
本発明の別の局面においては、自由層として反強磁性的に交換結合した合成フェリ磁性膜が用いられる。
【０１１４】
上述のような本発明の特徴により、微細な形状の磁気抵抗効果素子あるいは微細な形状の磁気抵抗効果記憶素子、およびこのような磁気抵抗効果記憶素子を行列状に配置した高密度磁気抵抗効果記憶デバイスが実現される。
【０１１５】
【発明の実施の形態】
（実施の形態１）
図１に本発明の実施の形態１における磁気抵抗効果記憶素子１０００の断面図を示す。
【０１１６】
磁気抵抗効果記憶素子１０００は、硬質磁性膜を用いたスピンバルブ型（以下ではＨＭスピンバルブ型と呼ぶ）磁気抵抗効果記憶素子である。
【０１１７】
磁気抵抗効果記憶素子１０００においては、硬質磁性膜１１０（第２の強磁性膜）と、非磁性絶縁膜１２０と、軟磁性膜１３０（第１の強磁性膜）とによりＭＲ素子部１００が形成される。軟磁性膜１３０は硬質磁性膜１１０よりも外部磁界に対して磁化回転し易い。ＭＲ素子部１００は、センス線およびビット線を構成する導電膜１４０および１５０に接続される。また、ワード線を構成する導電膜１７０が絶縁膜１６０を介してＭＲ素子部１００上部に設けられている。
【０１１８】
本発明の説明において、図示される各磁性膜中に示される矢印は、各磁性膜のそれぞれの磁化方向の一例を示している。ただし、各磁性膜の磁化方向は、図示される方向に限定されず、様々な実施の形態において変化し得るものであり、また、書き込み動作および読み出し動作において変化し得る。
【０１１９】
磁気抵抗効果記憶素子１０００においては、導電膜１７０（ワード線）を流れる電流によって発生する磁界により、硬質磁性膜１１０を磁化反転させ情報を書き込む。情報の読み出しは、硬質磁性膜１１０の磁化反転を起こさずに、軟磁性膜１３０のみを磁化反転させることにより行う。また、導電膜１７０のみでなく、導電膜１４０または１５０（センス線）にも電流を流して磁界を発生させても良い。この場合には、導電膜１７０と１４０（１５０）とにより構成されるそれぞれの配線は、直交する関係にあることが好ましい。
【０１２０】
このような書き込みおよび読み出し動作を行うことにより、磁気抵抗効果記憶素子１０００は、非破壊読み取り（ＮＤＲＯ）が可能となる。また、この場合、磁化反転させるための磁界のしきい値として、硬質磁性膜１１０および軟磁性膜１３０のそれぞれの保磁力に対応する記録用しきい値Ｈｈと読み出し用しきい値Ｈｓの２つが必要となる。
【０１２１】
図２（ａ）および図２（ｂ）に、ＨＭスピンバルブ型である磁気抵抗効果記憶素子１０００の動作原理を示す。磁気抵抗効果記憶素子１０００への信号の記録は、図２（ａ）に示すように、導電膜１７０に正のパルス電流５０１または負のパルス電流５０２を流し、硬質磁性膜１１０のＨｈを越える磁界を硬質磁性膜１１０に印加し、硬質磁性膜１１０を磁化反転させ、 硬質磁性膜１１０の磁化方向により“１”または“０”の信号を記録することにより行われる。
【０１２２】
記録された信号の読み出しは、導電膜１４０および１５０（図１）に定電流を流した状態で、導電膜１７０に弱電流パルスを流し、軟磁性膜１３０のＨｓ以上、硬質磁性膜１１０のＨｈ以下の磁界を発生させ、軟磁性膜１３０が磁化反転するか否かを判別することにより行われる。この場合、導電膜１４０および１５０を通じてモニターされたＭＲ素子部１００の抵抗値の変化により、“１”または“０”の記憶状態が識別される。
【０１２３】
例えば、図２（ａ）に示される“１”および“０”の記憶状態において、正のパルス電流５０１と同様のパルス電流を導電膜１７０に流した場合は、記憶状態“１”の 磁気抵抗効果記憶素子１０００に対しては抵抗値の変化はなく、また、記憶状態“０” の磁気抵抗効果記憶素子１０００に対しては抵抗値が増加する。そして、反対に、負のパルス電流５０２と同様のパルス電流を導電膜１７０に流した場合は、抵抗値の変化は上記と逆になる。
【０１２４】
更に、図２（ｂ）に示すように正→負のパルスを組み合わせたパルス電流５０３（ただし、パルス電流５０３の大きさは、硬質磁性膜１１０の磁化反転を起こさず、軟磁性膜１３０のみを磁化反転させ得るものである）を流した場合、記憶状態が“１”の 磁気抵抗効果記憶素子１０００に対しては、抵抗変化は零→正となるので、変化率（ΔＲ１／Δｔ）は正となり、反対に記憶状態が“０” の 磁気抵抗効果記憶素子１０００に対しては、抵抗の変化率（ΔＲ１／Δｔ）は負になる。
【０１２５】
上記のような動作原理で、磁気抵抗効果記憶素子１０００から信号の読み出しが可能となる。磁気抵抗効果記憶素子１０００のようなＨＭスピンバルブ型記憶素子において特徴的なことは、硬質磁性膜１１０の磁化状態は読み出し中は不変であるので、ＮＤＲＯが可能となることである。
【０１２６】
なお、硬質磁性膜１１０の代わりに半硬質磁性膜が用いられても良い。
【０１２７】
また、硬質磁性膜１１０および軟磁性膜１３０とが逆に配置されていてもよい。特に、導電膜１７０を用いての磁界印加を効率的に行うためには、自由層として用いる軟質磁性膜１３０は、導電膜１７０に、より近接して配置するのが好ましい。
【０１２８】
また、本実施の形態では、定電流印加の下での抵抗値変化を電圧変化として検出する、いわゆる定電流モードの例を示しているが、定電圧印加の下での抵抗値変化を電流変化として検出する、いわゆる定電圧モードによる記録情報の検出を用いても良い。
【０１２９】
また、磁気抵抗効果記憶素子１０００の構成は、磁気抵抗効果素子としても用いることができる。この場合は、磁気抵抗効果記憶素子１０００の構成からなる磁気抵抗効果素子は磁気ヘッドとして用いられ得、記録媒体等から印加される磁界はＭＲ素子部１００によって感知される。また、磁気ヘッドとして用いられる場合は、導電膜１７０は設けられていなくても良い。
【０１３０】
（実施の形態２）
図３に本発明の実施の形態２における磁気抵抗効果記憶素子２０００の断面図を示す。実施の形態１で示した磁気抵抗効果記憶素子１０００と同一の構成要素については同一の参照符号で表し、これらについての詳細な説明は省略する。
【０１３１】
磁気抵抗効果記憶素子２０００は、反強磁性膜を用いたスピンバルブ型（以下ではＡＦスピンバルブ型と呼ぶ）磁気抵抗効果記憶素子である。
【０１３２】
磁気抵抗効果記憶素子２０００においては、反強磁性膜１８０と交換結合した強磁性膜１９０（第２の強磁性膜）と、非磁性絶縁膜１２０と、軟磁性膜１３０（第１の強磁性膜）とによりＭＲ素子部１０１が形成され、センス線およびビット線を構成する導電膜１４１および１５０がＭＲ素子部１０１に接続されている。軟磁性膜１３０は強磁性膜１９０よりも外部磁界に対して磁化回転し易い。
【０１３３】
強磁性膜１９０は、導電膜１７０（ワード線）を流れる電流によって発生する磁界では磁化反転せず、非磁性絶縁膜１２０を介して強磁性膜１９０と磁気的に分離された軟磁性膜１３０のみが磁化反転する。従って情報の書き込みと読み出しは軟磁性膜１３０の磁化反転によってのみ行われ、ＮＤＲＯは困難であるが、磁化反転させるための磁界のしきい値は一つで、動作原理はシンプルである。
【０１３４】
図４（ａ）および図４（ｂ）に、ＡＦスピンバルブ型記憶素子である磁気抵抗効果記憶素子２０００の動作原理を示す。
【０１３５】
磁気抵抗効果記憶素子２０００において、強磁性膜１９０は、反強磁性膜１８０と交換結合して、その磁化は一方向にピン止めされている。
【０１３６】
磁気抵抗効果記憶素子２０００への信号の記録は、図４（ａ）に示すように、導電膜１７０に正のパルス電流５１１または負のパルス電流５１２を流し、軟磁性膜１３０のＨｓ以上の磁界を軟磁性膜１３０に印加し、軟磁性膜１３０を磁化反転させ、 軟磁性膜１３０の磁化方向により“１”または“０”の信号を記録することにより行われる。
【０１３７】
記録された信号の読み出しは、導電膜１４１および１５０（図３）に定電流を流した状態で、導電膜１７０に正または負の弱電流パルスを流して軟磁性膜１３０のＨｓ以上の磁界を発生させ、軟磁性膜１３０が磁化反転するか否かを判定することにより行われる。この場合、導電膜１４１および１５０を通じてモニターされたＭＲ素子部１０１の抵抗値の変化により、“１”または“０”の記憶状態が識別される。
【０１３８】
例えば、図４（ｂ）に示される“１”および“０”の記憶状態において、正のパルス電流５１３（ただし、パルス電流５１３の大きさは、強磁性膜１９０の磁化反転を起こさず、軟磁性膜１３０のみを磁化反転させ得るものである）を導電膜１７０に流した場合は、記憶状態“１” の磁気抵抗効果記憶素子２０００に対しては抵抗値の変化はない（ΔＲ２＝０）。また、正のパルス電流５１３を導電膜１７０に流した場合、記憶状態“０” の磁気抵抗効果記憶素子２０００に対しては抵抗値が変化する（ΔＲ２≠０）。そして、反対に負のパルス電流（図示せず）を導電膜１７０に流した場合は、抵抗値の変化は上記と逆になる。
【０１３９】
上記のような動作原理で、磁気抵抗効果記憶素子２０００からの信号の読み出しが可能となる。磁気抵抗効果記憶素子２０００のようなＡＦスピンバルブ型記憶素子においては、信号の読み出し時に記録された信号が破壊されるので、ＮＤＲＯは困難である。
【０１４０】
しかし、磁気抵抗効果記憶素子２０００のようなＡＦスピンバルブ型記憶素子においてもＮＤＲＯは可能である。具体的には、図４（ｃ）に示すように、ＭＲ素子部１０１の抵抗値と参照抵抗Ｒ１との差ΔＲ３を検出する方法により信号を読み出せば、導電膜１７０にパルス電流を流すことなく、記憶状態“１”または“０”を読み出すことができる。この場合は、信号の読み出し時に記録された信号が破壊されないので、ＮＤＲＯが可能である。このとき用いる参照抵抗Ｒ１の抵抗値は、比較するＭＲ素子部の抵抗値変化の範囲内の値であることが好ましく、磁気抵抗効果記憶素子が集積される場合は、磁気抵抗効果記憶素子の一つを参照抵抗Ｒ１として用いることが好ましい。
【０１４１】
なお、反強磁性膜１８０の代わりに磁化回転抑制層が用いられても良い。
【０１４２】
また、強磁性膜１９０および軟磁性膜１３０とが逆に配置されていてもよい。
【０１４３】
また、実施の形態１と同様に、磁気抵抗効果記憶素子２０００の構成は、磁気抵抗効果素子としても用いることができる。
【０１４４】
実施の形態１および本実施の形態で示された硬質磁性膜１１０および強磁性膜１９０は、磁気抵抗効果素子の固定層にあたる。硬質磁性膜１１０および強磁性膜１９０として用いられる金属磁性膜としては、ＣｏまたはＣｏ−Ｆｅ，Ｎｉ−Ｆｅ，Ｎｉ−Ｆｅ−Ｃｏ合金等の材料が優れている。特に、ＣｏまたはＣｏ−Ｆｅ合金が大きなＭＲ比を得るのに良いので非磁性膜１２０との界面にはＣｏ−ｒｉｃｈを用いることが望ましい。
【０１４５】
また、更に、ＸＭｎＳｂ（ＸはＮｉ、Ｐｔ、Ｐｄ、Ｃｕのうちの少なくとも一つから選ばれるのが好ましい。）は、高い磁性分極率を有するため、ＭＲ素子を構成した際、大きなＭＲ比が得られる。
【０１４６】
硬質磁性膜１１０および強磁性膜１９０として用いられる酸化物磁性膜としては、ＭＦｅ２Ｏ４（ＭはＦｅ，Ｃｏ，Ｎｉから選ばれる１種もしくは２種以上の元素）が好ましい。これらは比較的高温まで強磁性を示し、Ｆｅ−ｒｉｃｈに比べＣｏ，Ｎｉ−ｒｉｃｈは極めて抵抗値が高い。また、Ｃｏ−ｒｉｃｈは磁気異方性が大きいという特性があるので、これらの組成比の調整により所望の特性の硬質磁性膜１１０および強磁性膜１９０が得られる。
【０１４７】
なお、硬質磁性膜１１０および強磁性膜１９０の全体の膜厚は１ｎｍ以上１０ｎｍ以下が好ましい。
【０１４８】
更に、強磁性膜１９０に接する反強磁性膜１８０として用いられる磁化回転抑制層としては、金属層として不規則合金系のＩｒ−Ｍｎ，Ｒｈ−Ｍｎ，Ｒｕ−Ｍｎ，Ｃｒ−Ｐｔ−Ｍｎ等があり、磁界中で成膜することにより強磁性膜１９０と交換結合させることができ、工程が簡便となる利点がある。一方、規則合金系のＮｉ−Ｍｎ，Ｐｔ−（Ｐｄ）−Ｍｎ等は規則化のための熱処理が必要であるが、熱的安定性に優れており、特にＰｔ−Ｍｎが好ましい。また酸化物膜としては、α−Ｆｅ２Ｏ３やＮｉＯ、あるいはＬＴＯ３（ＬはＣｅを除く希土類元素を示し、ＴはＦｅ、Ｃｒ、Ｍｎ、Ｃｏを示す。）を用いることが好ましい。導電率の低いこのような材料を用いる場合には、図３に示すように導体１４１は、強磁性膜１９０と直接コンタクトが取れるように配するのが好ましい。
【０１４９】
実施の形態１および本実施の形態で示された軟質磁性膜１３０は、磁気抵抗効果素子の自由層にあたる。軟質磁性膜１３０として、ＣｏまたはＣｏ−Ｆｅ、Ｎｉ−Ｆｅ、Ｎｉ−Ｆｅ−Ｃｏ合金等の材料が優れている。また、軟質磁性膜１３０として、Ｎｉ−Ｆｅ−Ｃｏ膜を用いる場合には、
ＮｉｘＦｅｙＣｏｚ
０．６≦ｘ≦０．９
０≦ｙ≦０．３
０≦ｚ≦０．４
の原子組成比のＮｉ−ｒｉｃｈの軟磁性膜、もしくは、
Ｎｉｘ’Ｆｅｙ’Ｃｏｚ’
０≦ｘ’≦０．４
０≦ｙ’≦０．５
０．２≦ｚ’≦０．９５
のＣｏ−ｒｉｃｈ膜を用いるのが望ましい。
【０１５０】
これらの組成膜はセンサーやＭＲヘッド用として要求される低磁歪特性（１×１０−５）を有する。
【０１５１】
一般に、強磁性膜の磁化方向が層の平面方向である場合、層の平面方向の大きさをｗ、層の厚みをｄとすると、外部磁界の強磁性膜の平面方向成分と同方向の強磁性膜内部の反磁界成分は、ｄ／ｗの増加に伴って大きくなる。すなわち、ＭＲＡＭデバイスの集積度の上昇に伴い、ＭＲ素子部の微細パタ−ン化が進んでくると、強磁性膜の平面方向の反磁界成分が大きくなり、強磁性膜を磁化させるためには大きな磁界が必要となる。更には、この磁化状態を安定にするには大きな保磁力が必要となり、ワード線の電流により発生する磁界による強磁性膜の磁化反転が困難となる。
【０１５２】
上記のように、ＭＲ素子部の幅がおよそサブマイクロメートルサイズ以下となってくると、強磁性膜の反磁界成分が無視できなくなり、強磁性膜の磁化に大きな磁界が必要となる。
【０１５３】
本発明は、この課題を外部磁界に対して磁化方向が動きやすい自由層が、膜厚が薄くても保磁力が小さい強磁性膜と非晶質層との組み合わせで構成されたことを特徴、あるいは反強磁性的に交換結合した合成フェリ磁性膜により構成されたことを特徴とし、本発明によって微細な形状の磁気抵抗効果記憶素子を可能とし、これらを行列状に配置した高密度磁気抵抗効果記憶デバイスを実現するものである。本発明のこのような特徴については、後述の実施の形態３以降において更に詳しく説明される。
【０１５４】
（実施の形態３）
図５（ａ）および図５（ｂ）に本発明の実施の形態３におけるＭＲＡＭデバイス３０００を示す。図５（ａ）は、ＭＲＡＭデバイス３０００の上面図であり、図５（ｂ）は、ＭＲＡＭデバイス３０００の一部分を示す斜視図である。実施の形態１および２で示した磁気抵抗効果記憶素子１０００および２０００と同一の構成要素については同一の参照符号で表し、これらについての詳細な説明は省略する。ここでは、ＭＲ素子部１００（１０１）は、角柱形状にて表しているが、実施の形態に応じて円柱状（または楕円柱状）、円すい台形状または角すい台形状にて実現され得る。またＭＲ素子部１００（１０１）における面内形状は、形状異方性をつける上で、平面方向の幅をＷ１、長さをＬ１として表すと、Ｌ１＞Ｗ１にて実現されることが好ましい。
【０１５５】
また、導電膜１７０によるＭＲ素子部１００（１０１）への効率的な磁界印加を実現させるための、より好ましい導電膜１７０の断面形状を図５（ｃ）に示す。図５（ｃ）における角度ｈおよびｈ’（導電膜１７０の角型形状の内の少なくとも１つの角における角度を表す）が鋭角であることが好ましい。導電膜１７０の断面形状において、角度ｈおよびｈ’は、ＭＲ素子部１００（１０１）と対向する一辺と成される内角である。
【０１５６】
導電膜１７０の断面形状を図５（ｃ）に示されるような形状とすることは、導電膜１７０を一様に流れる電流において、ＭＲ素子部１００（１０１）に近接する部分に流れる電流分を実効的に増加させることができるので、効果的にＭＲ素子部１００（１０１）に磁界印加が行える上で好ましい。このような形状は、ＭＲＡＭデバイス３０００の微細化に伴って、導電膜１７０の断面形状のアスペクト比（幅／厚み）が低下する際には特に好ましい。
【０１５７】
この様に磁界印加を効率良く行う場合には、ＭＲ素子部１００（１０１）内の自由層は、導電膜１７０に、より近接するように配置するのが好ましい。この様な配置にすることにより、直交して配置された導電膜１７０とセンス線１５０にての合成磁界を用いる際にも、ＭＲＡＭデバイスとしてのＭＲ素子選択の動作マージンが取りやすく好ましい。このことは、導電膜１７０にて発生させる磁界とセンス線１５０にて発生させる磁界とが動作点にて１対１（つまり図１４におけるθ＝４５°の場合）となることが最も磁化回転のための磁界が少なくて済むことに依っている。
【０１５８】
ＭＲＡＭデバイス３０００は、実施の形態１および２で示した磁気抵抗効果記憶素子１０００または２０００を行列状に配置することにより構成される。磁気抵抗効果記憶素子１０００および２０００は共に、上述のＣＰＰＭＲ素子である。
【０１５９】
図５（ａ）および（ｂ）に示すように、ＣＰＰＭＲ素子を用いたＭＲＡＭにおいては、各磁気抵抗効果記憶素子は互いに並列につながれるため、磁気抵抗効果記憶素子の個数Ｎが増加してもＳ／Ｎ比はほとんど低下しない。
【０１６０】
図６（ａ）に、本発明の実施の形態の他の局面として、磁気抵抗効果記憶素子１００１の断面図を示す。
【０１６１】
磁気抵抗効果記憶素子１００１においては、硬質磁性膜１１１と、非磁性導電膜１２１と、軟磁性膜１３１とによりＭＲ素子部１０２が形成されている。ＭＲ素子部１０２は、センス線およびビット線を構成する導電膜１４２および１４３に接合される。また、ワード線を構成する導電膜１７１が絶縁膜１６１を介してＭＲ素子部１０２上部に設けられている。このような図６（ａ）に示される構成の磁気抵抗効果記憶素子１００１は、ＣＩＰＭＲ素子である。
【０１６２】
図６（ｂ）に示すように、ＣＩＰＭＲ素子型の磁気抵抗効果記憶素子１００１を行列状に配置してＭＲＡＭデバイス３００１が構成される。このとき、各磁気抵抗効果記憶素子は互いに直列につながれることとなる。このように、各磁気抵抗効果記憶素子が互いに直列につながれた場合、磁気抵抗効果記憶素子の個数Ｎが多くなると、一個の素子が示すＭＲ比は同じでも、ＭＲＡＭ全体としてのＳ／Ｎ比は低下すると考えられる。
【０１６３】
なお、図示される本発明の実施の形態全体の大部分において、ＭＲ素子部がセンス線およびワード線等の配線部よりも大きく表記されている。図５および図６においてもそのように表記されている。しかし、これは本発明の実施の形態を分かり易く説明するためのもので、ＭＲ素子部と配線部との大小関係は、上記に限定されない。また、ＭＲ素子部に効率的な磁界印加を行うには、配線部がＭＲ素子部を覆うような大小関係であることが好ましい。
【０１６４】
上述のＭＲＡＭデバイス３０００および３００１は磁気を活用する記憶素子であるので、電荷の蓄積を活用する半導体記憶素子のＤＲＡＭとは異なり不揮発性である。また、半導体のフラッシュ型記憶素子とは異なり、書き込み／読み出し回数が原理的には無制限であり、且つ、書き込み／消去時間もｎｓのオーダーで早いのが特徴である。
【０１６５】
１つの磁気抵抗効果記憶素子についての動作原理については、実施の形態１および２で既に述べたとおりである。ところで、実際にＭＲＡＭデバイスを構成する場合は、図５（ａ）、図５（ｂ）および図６（ｂ）に示したように、これら磁気抵抗効果記憶素子を行列状に配置する必要がある。その場合は、ワード線が行列状に配置され、各ワード線の交差点に隣接してＭＲ素子部が設けられる。なお、図５（ａ）、図５（ｂ）および図６（ｂ）に示されるワード線（導電膜１７０または１７１）は、図１、図３および図６（ａ）との対比のため、行または列の一方向にしか記載されていない。行列状に配置されたワード線については、後述の実施の形態において更に詳しく述べる。
【０１６６】
このとき選択された（Ｎ、Ｍ）番地のＭＲ素子部に隣接して交差する２本のワード線によって発生した磁界が、そのＭＲ素子部に印加される。また、このとき、２本のワード線の内の１本をセンス線で代用させてもよい。
【０１６７】
図１に示される磁気抵抗効果記憶素子１０００を用いてＭＲＡＭデバイスを構成する場合は、上記２本のワード線による合成磁界が、硬質磁性膜のアステロイド型曲線にて表されるスウィッチング磁界の値を越えれば情報の書き込みがなされる。また、その磁界の値を越えずに、軟磁性膜のスウィッチング磁界の値を越えれば情報の非破壊読み出しが所望の記憶素子について行われる。
【０１６８】
また、図２に示される磁気抵抗効果記憶素子２０００の場合も、合成磁界で軟磁性膜を磁化反転させて情報を書き込む点では基本的には同様である。また、これらの記憶素子の情報の読み出しに関しては、（Ｎ、Ｍ）番地の素子に隣接する２本のワード線（あるいはワード線とセンス線）に電流パルスを流し、同じく（Ｎ、Ｍ）番地の素子に接続されたセンス線およびビット線を通じてモニターされた抵抗変化により、（Ｎ、Ｍ）番地の素子部の情報を読み出すことが可能である。
【０１６９】
また、実施の形態２の図４（ｃ）で説明したように、ＭＲ素子部の抵抗値と参照抵抗との比較を行えば、（Ｎ、Ｍ）番地のＭＲ素子部の情報の読み出しをＮＤＲＯとすることが可能である。
【０１７０】
さらに、ワード線群とセンス線群に、トランジスタのようなスウィッチング素子をそれぞれ配置し、番地指定の信号により、Ｎ行とＭ列のワード線とＮ行Ｍ列のセンス線（ビット線）を選択して、（Ｎ、Ｍ）番地の記憶素子を選択することができる。この際、特に他経路を介した信号パルスの流入や信号パルスの高速化に伴う高調波成分の逆戻りを防止し、信号パルスを効率よく伝送するために、各記憶素子にダイオードあるいはトランジスタを配することが望ましい。なかでも高速なパルス応答に対応するために、これらのトランジスタとしてＭＯＳ型トランジスタを用いることが好ましい。
【０１７１】
また、記憶素子の高密度化に伴って、ワード線によって発生させる磁界の、選択するＭＲ素子部以外の場所への漏れ磁界の問題が大きくなってくる。これら漏れ磁界による選択されたＭＲ素子部以外への干渉効果を低減させるために、（Ｎ、Ｍ）番地に対して磁界を発生する１組のワード線のみに電流パルスを流すだけでなく、その両端あるいは隣り合う少なくとも１本あるいは１組以上のワード線にも電流パルスを流し、発生する漏れ磁界を打ち消して、その影響を低減させることが好ましい。
【０１７２】
（実施の形態４）
図７（ａ）〜図７（ｄ）に、本発明の実施の形態４における磁気抵抗効果記憶素子４０００の断面図を示す。
【０１７３】
磁気抵抗効果記憶素子４０００においては、ＭＲ素子部２００が、硬質磁性膜１１２、１１３および１１４と、軟磁性膜１３２、１３３および１３４と、非磁性絶縁膜１２２、１２３および１２４と、非磁性膜２２２および２２３とにより形成される。また、ワード線を構成する導電膜１７２が絶縁膜１６２を介してＭＲ素子部２００上部に設けられている。
【０１７４】
ＭＲ素子部２００は、軟磁性膜／非磁性絶縁膜／硬質磁性膜というパターンからなる構造を非磁性膜を介して複数回積層した構造となっている。磁気抵抗効果記憶素子４０００においては、積層数は３回となっている。なお、積層数は任意の回数が設定される。
【０１７５】
本実施の形態では、硬質磁性膜１１２、１１３および１１４として保磁力がそれぞれ異なるものを用い、その結果、記録時の磁界のしきい値が複数個存在するので、１つの磁気抵抗効果記憶素子４０００に多値記憶をさせることが可能である。各硬質磁性膜１１２、１１３および１１４の保磁力を変化させるには、それぞれの組成を変化させても良いし、それぞれの膜厚を変えても良い。この場合、図７（ａ）に示すように、ＭＲ素子部２００の抵抗値と参照抵抗Ｒ２との差ΔＲ４を検出する方法を用いて信号を読み出すことにより、多値記憶されたそれぞれの信号（例えば“０”、“１”、“２”および“３”等）を読み出すことができる。
【０１７６】
磁気抵抗効果記憶素子４０００の積層数は３回であり、図７（ａ）〜（ｄ）に示されるように、ＭＲ素子部２００の磁化方向パターンは４パターンあるので、１つの磁気抵抗効果記憶素子４０００に４つの値（“０”、“１”、“２”および“３”）を記憶させることができる。
【０１７７】
磁気抵抗効果記憶素子４０００においては、導電膜１７２を流れるパルス電流５２１、５２２および５２３によって発生する磁界により、硬質磁性膜１１２、１１３および１１４を磁化反転させ、信号を書き込む。本実施の形態では、硬質磁性膜１１２の保磁力が一番小さく、硬質磁性膜１１４の保磁力が一番大きい。このとき、導電膜１７２を流れるパルス電流の大きさを調整することにより、硬質磁性膜１１２、１１３および１１４の内の磁化反転させる硬質磁性膜を選択することができる。図７（ａ）〜（ｄ）に示される本実施の形態では、図７（ａ）から図７（ｄ）に移るに連れて、導電膜１７２を流れるパルス電流の値が順に大きくなっている。図７（ａ）において導電膜１７２を流れるパルス電流５２０の値は、図７（ｂ）におけるパルス電流５２１の値よりも更に小さい。図７（ａ）では何れの硬質磁性膜も磁化反転せず、図７（ｄ）では全ての硬質磁性膜が磁化反転している。
【０１７８】
読み出しは、上述のように、ＭＲ素子部２００の抵抗値と参照抵抗Ｒ２との差ΔＲ４を検出する方法を用いて信号を読み出す。
【０１７９】
また、読み出しにおいては、導電膜１７２に電流を流し、ＭＲ素子部２００の抵抗値の変化を読み出すことにより行っても良い。この場合、ＭＲ素子部２００の抵抗値の変化は、例えば参照抵抗Ｒ２の抵抗値との比較により検出され得る。
【０１８０】
また、軟磁性膜１３２、１３３および１３４においても保磁力がそれぞれ異なるものを用いても良い。この場合、導電膜１７２を流れるパルス電流の大きさを更に精密に調整し、軟磁性膜１３２、１３３および１３４の内で、磁化反転する軟磁性膜と磁化反転しない軟磁性膜とを設定することにより、１つの磁気抵抗効果記憶素子４０００に更に多くの信号を記憶させることができる。また、この場合の信号の読み出しは、上述のように、ＭＲ素子部２００の抵抗値と参照抵抗Ｒ２との差ΔＲ４を検出する方法を用いて信号を読み出すのが好ましい。
【０１８１】
また、全ての硬質磁性膜の磁化方向を固定し、本発明の実施の形態２で示したように、軟磁性膜のみを磁化反転させて信号を記憶させても良い。
【０１８２】
（実施の形態５）
本発明の実施の形態５として、実施の形態１で示したＭＲ素子部１００（図１）についてより詳細に述べる。図８（ａ）〜図８（ｇ）は、本発明の実施の形態５におけるＭＲ素子部１００の断面図および斜視図である。
【０１８３】
図８（ａ）に示されるＭＲ素子部１００においては、ＭＲ比を大きくするために、自由層である軟質磁性膜１３０は、非磁性絶縁膜１２０との界面に設けられる界面磁性膜２２０と、非晶質磁性膜２１０とを備えている。自由層は軟磁気特性が必要なため、Ｎｉ−ｒｉｃｈである材料が用いられても良いが、本実施の形態では、界面磁性膜２２０としてＣｏ−ｒｉｃｈが用いられ、非晶質磁性膜２１０としてＣｏＦｅＢまたはＣｏＭｎＢ等が用いられる。このような構成とすることにより、軟質磁性膜１３０の膜厚が２ｎｍ以下であっても、軟磁性特性を損なうことなく高ＭＲ比を得ることが可能である。なお、本実施の形態に示されるような自由層を用いた磁気抵抗効果記憶素子は、熱的安定性にも優れている。
【０１８４】
界面磁性膜２２０として、Ｎｉ、Ｃｏ、Ｆｅの内の少なくとも１種の原子を主成分とする合金材料が好ましく、また、Ｎｉ−Ｃｏ−Ｆｅを主成分とする合金材料を用いる場合は、界面磁性膜２２０の原子組成比が、ＮｉｘＣｏｙＦｅｚにおいて、ｘが０〜０．４、ｙが０．２〜０．９５、ｚが０〜０．５であることが望ましい。
【０１８５】
本実施の形態に示されるように、軟質磁性膜１３０（自由層）として界面磁性膜２２０と非晶質磁性膜２１０とを用いることで、磁性的な実効の厚みが２ｎｍ以下である自由層を有する磁気抵抗効果記憶素子が実現される。
【０１８６】
このとき、界面磁性膜２２０の膜厚が厚いと軟磁性特性が劣化し、ＭＲ比が低下するので、界面磁性膜２２０の膜厚は２ｎｍ以下、望ましくは１．２ｎｍ以下とする必要がある。またこの界面磁性膜２２０が有効に働くためには、少なくとも０．２ｎｍ以上の膜厚は必要であり、望ましくは０．８ｎｍ以上の膜厚がよい。界面磁性膜２２０の材料としては、ＣｏまたはＣｏ高濃度のＣｏ−Ｆｅ合金が優れている。
【０１８７】
図８（ｂ）に、軟質磁性膜１３０（自由層）として、交換結合型フェリ磁性膜を用いた場合のＭＲ素子部１００を示す。軟質磁性膜１３０に含まれる２つの強磁性膜２３０および２５０は、非磁性膜２４０を介して磁気的に交換結合している。このとき、非磁性膜２４０の膜厚を適当な値（例えば、Ｒｕを用いた場合、膜厚は０．６ｎｍ以上０．８ｎｍ以下）とすることにより、この交換結合を反強磁性的とすることが可能である。図８（ｂ）に示されるＭＲ素子部１００においては、非磁性膜２４０（例えばＲｕ）を介して反強磁性的に交換結合した強磁性膜２３０および２５０の膜厚を互いに異なるようにする、あるいは飽和磁化の大きさを互いに異なるようにすることが特徴である。
【０１８８】
また、図８（ｂ）に示される交換結合型フェリ磁性膜構造の軟質磁性膜１３０の非磁性膜２４０としては、磁性膜間の交換結合を生じやすい非磁性金属膜が望ましく、Ｃｕ、Ａｇ、Ａｕが用いられる。また、界面の熱的安定性を考慮すると、Ｒｕ、Ｒｈ、Ｉｒ、Ｒｅ等のほうがより望ましく、特にＲｕが優れている。さらに、交換結合型フェリ磁性膜に用いる金属磁性膜としては、Ｎｉ、Ｃｏ、Ｆｅの内いづれか１種もしくは２種以上の元素を主成分とする金属磁性膜が望ましい。
【０１８９】
強磁性体の飽和磁化の大きさは、磁化を決定する材料固有の磁気モーメントの大きさに、その強磁性体の体積（強磁性体内に含まれる磁気モーメントの数に相当）を掛け合わせて決定される。図８（ｂ）に示される構成の場合には、交換結合型フェリ磁性膜に含まれる２つの強磁性膜２３０および２５０の平面方向のサイズは同程度である。従って、２つの強磁性膜２３０および２５０のそれぞれの平面方向の飽和磁化の大きさは、互いの材料固有の磁気モーメントの強さと、膜厚によって決定される。このような交換結合型フェリ磁性膜で構成される自由層（軟質磁性膜１３０）においては、その自由層としての役割を果たす磁性的な実効の膜厚が、実質的に２つの強磁性膜２３０および２５０の膜厚（磁化）の差となる。磁性的な実効の膜厚を薄くすることは、デバイスの高感度化に効果がある。
【０１９０】
図８（ｂ）に示されるようなＭＲ素子部１００の構成での実施において、強磁性膜の厚みによって磁化の大きさに差を付ける場合には特に、２つの強磁性膜２３０および２５０の膜厚の差異は２ｎｍ以下が好ましい。このとき、上記のような意味では、磁性的な実効の厚みが２ｎｍ以下である自由層を有する磁気抵抗素子を実現することができる。
【０１９１】
２つの強磁性膜の厚みの差異が２ｎｍ以上の自由層にて磁化反転動作を行う場合には、反磁界成分の上昇に伴い、より強い外部磁界が必要となる。ＭＲＡＭを構成する場合、外部磁界はワード線（あるいはセンス線）を用いて発生させ、ＭＲ素子部に印加される。このワード線に低抵抗の銅（Ｃｕ）を用いた場合においても、ワード線に最大５０ＭＡ／ｃｍ２程度までしか電流を流すことができないとすると、デバイスの安定動作を鑑みて動作マージンを考慮した場合、発生し得る外部磁界から見積もられる強磁性膜の厚みの差異は、数ｎｍオーダー以下が好ましい。図８（ｂ）に示されるような本発明の構成の実施によれば、強磁性膜２３０および２５０の厚みの差異は２ｎｍ以下が最も好ましいことが分かった。また、自由層としての実効的な厚みが０．２ｎｍ以下では、自由層としてのソフト性が劣化するため、実効的な厚みは０．２ｎｍ以上が好ましい。
【０１９２】
また、軟磁性膜１３０の磁化回転応答は、２つの強磁性膜２３０および２５０が外部磁界の印加に対して互いの磁化方向を反平行に保ったまま、２つの強磁性膜の磁化の差によって生じる実効的な磁化の回転として行われるようにすることが好ましい。これは、磁界印加により２つの強磁性膜の磁化の反平行状態を崩す磁化回転は、２つの強磁性膜２３０および２５０間の交換結合に打ち勝つ必要があるため、上記の反平行状態を保ったままの磁化回転に比べてより高い外部磁場が必要となり、好ましくないからである。本実施の形態において、図８（ｄ）に示すように外部磁界に対して、２つの強磁性膜２３０および２５０の磁化ベクトルが互いに反平行を保ったまま磁化回転するようにすれば、磁気抵抗効果素子の低磁界動作に効果的である。
【０１９３】
図８（ｄ）は、外部磁界Ｈ１からＨ２に磁界印加方向が変わった際の強磁性膜２３０および２５０の磁化方向の変化の様子を示している。図８（ｅ）〜（ｇ）は、図８（ｄ）において、外部磁界Ｈ１からＨ２に磁界印加方向が変わった際の強磁性膜２３０および２５０の磁化方向の変化の様子を斜視図として模式的に示している。なお、図８（ｅ）〜（ｇ）においては、強磁性膜２３０および２５０以外の構成要素は、説明を容易にするために省略されている。外部磁界Ｈ１からＨ２に磁界印加方向が変わったとき、強磁性膜２３０および２５０の磁化方向は、図８（ｅ）から図８（ｇ）に示されるように変化する。図８（ｆ）は、強磁性膜２３０および２５０の磁化方向の変化の途中の様子を示している。軟質磁性膜１３０の磁化回転応答は、強磁性膜２３０および２５０の２つの磁化方向が反平行の関係を保った状態で２つの磁化の差によって生じた実効的な磁化の回転として行われる。
【０１９４】
また、ＭＲＡＭデバイスのように、磁気抵抗効果素子を用いるＲＡＭにおいては、サブミクロンオーダーでの微細化に伴って、加工精度の低下や、加工素子自体が磁性膜内の一つ一つの粒の影響を受けやすい状態となり、素子の磁性層の単磁区化はより困難となってくる。本発明のように、自由層を上記のような交換結合型フェリ磁性構造にて構成することは、自由層の単磁区化にも効果がある。
【０１９５】
更に、単磁区化が図られるという利点と、反強磁性的交換結合エネルギーにより２つの強磁性層が磁気的に結合しているという特性が合わされることにより、本発明の磁気抵抗効果素子は熱安定性にも優れた特性となる。
【０１９６】
また、上記のような自由層に用いられる交換結合型フェリ磁性膜の構成は、固定層である硬質強磁性膜１１０に用いられても良い。この場合、図８（ｃ）に示すような、非磁性膜２７０には、上述の通り、強磁性膜２６０および２８０間の交換結合を生じやすい非磁性金属膜が望ましく、Ｃｕ，Ａｇ，Ａｕが用いられる。また、界面の熱的安定性を考慮すれば、Ｒｕ、Ｒｈ、Ｉｒ、Ｒｅ等がより望ましい。特にＲｕが優れている。
【０１９７】
また、交換結合型フェリ磁性膜に用いる金属磁性膜としても、上述の通り、Ｎｉ、Ｃｏ、Ｆｅの内いづれか１種もしくは２種以上の元素を主成分とする金属磁性膜が望ましい。この場合にも、非磁性膜２７０の膜厚が適当な厚み（０．４〜１ｎｍ）の時に、これに接した強磁性体に反強磁性的な交換結合が生じる。特に、非磁性膜２７０としてＲｕを用いる場合には、非磁性膜２７０の膜厚は０．６〜０．８ｎｍが好ましい。さらに、図３に示した反強磁性膜（磁化回転抑制層）１８０を強磁性膜２６０および２８０に隣接させることにより、ピンニング効果を高める効果が得られる。
【０１９８】
本実施の形態で示したようなＭＲ素子部１００の構成は、実施の形態２および３で示したＭＲ素子部１０１（図３）および１０２（図６）についても適用される。
【０１９９】
非磁性絶縁膜１２０としては、Ａｌ２Ｏ３やＭｇＯといった酸化物や、あるいは炭化物、窒化物が優れている。あるいは、エネルギーギャップ値が２−６ｅＶの値を有するワイドギャップ半導体も好ましい。
【０２００】
また、特に、非磁性膜１２１（図６（ａ））として金属を用いる場合には、Ｃｕ，Ａｇ，Ａｕ，Ｒｕなどがあるが、特にＣｕが優れている。
【０２０１】
非磁性膜１２１の膜厚としては、磁性膜間の相互作用を弱くするために少なくとも０．９ｎｍ以上は必要である。また、非磁性膜１２１が厚くなるとＭＲ比が低下してしまうので膜厚は１０ｎｍ以下、望ましくは３ｎｍ以下とするべきである。また、膜厚が３ｎｍ以下の場合は、各層の平坦性は重要となり、平坦性が悪いと、非磁性膜で磁気的に分離されているはずの２つの強磁性膜間に磁気的結合が生じてＭＲ比の劣化と感度の低下が生ずる。従って、強磁性膜と非磁性膜との界面の凹凸は０．５ｎｍ以下であることが望ましい。
【０２０２】
非磁性絶縁膜１２０の膜厚としては、絶縁性を確保するために、少なくとも０．３ｎｍ以上は必要である。また、非磁性絶縁膜１２０の膜厚が厚くなりすぎるとトンネル電流が流れなくなるため、膜厚は３ｎｍ以下にすることが望ましい。この場合においても、各層の平坦性が重要で、平坦性が劣化すると、非磁性絶縁膜１２０が破れて、トンネルリークが起こる。あるいは、２つの強磁性膜（硬質磁性膜１１０および軟磁性膜１３０）間に、磁気的結合が生じて、ＭＲ素子部１００のＭＲ比の劣化と感度の低下が生じる。従って、各強磁性膜と非磁性絶縁膜との界面の凹凸は０．５ｎｍ以下、さらに好ましくは０．３ｎｍ以下が良い。
【０２０３】
本実施の形態において示されたＭＲ素子部１００、１０１および１０２は、実施の形態１および２と同様に、磁気抵抗効果素子として用いられても良い。
【０２０４】
（実施の形態６）
本発明の実施の形態６として、実施の形態１で示した磁気抵抗効果記憶素子１０００の作製方法を示す。
【０２０５】
図１を参照して、スパッタリングのターゲットとしてＮｉ０．６８Ｃｏ０．２Ｆｅ０．１２（軟質磁性膜１３０用）、Ａｌ（非磁性絶縁膜１２０用）、Ａｌ２Ｏ３（非磁性絶縁膜１２０用）、Ｃｏ０．７５Ｐｔ０．２５（硬質磁性膜１１０用）を用い（組成は全て原子比）、多元スパッタ装置により基板（図示せず）上に、図１に示されたようなサンドイッチタイプのＭＲ素子部１００を作製した。ＭＲ素子部１００の基本構成は、ＮｉＣｏＦｅ（１５）／Ａｌ２Ｏ３（１．５）／ＣｏＰｔ（１０）である（このような構成要素の説明において、カッコ内は厚さ（ｎｍ）を表し、“／”は、各構成物質同士の組み合わせを表す）。なお各膜厚はシャッターで制御した。
【０２０６】
Ａｌ２Ｏ３（非磁性絶縁膜１２０）の製膜方法としては、Ａｌを製膜したうえで酸化工程を経て作製する方法（方法Ａ）と、Ａｌ２Ｏ３をそのままスパッタして作製する方法（方法Ｂ）とを行い、それぞれの非磁性絶縁膜１２０について検討した。上記Ａｌの酸化工程としては、真空漕内での自然酸化によるもの、真空漕内での加温下での自然酸化によるもの、あるいは真空漕内でのプラズマ中においての酸化によるものそれぞれについて行った。そして、何れの工程に対しても良好な非磁性絶縁膜が得られた。
【０２０７】
ＭＲ素子部１００の作製後、硬質磁性膜１１０のＣｏＰｔを着磁し、ＭＲ素子部１００のＭＲ特性を室温、印加磁界１００ Ｏｅで測定したところ、ＭＲ比は上述の方法Ａ、Ｂにおいて、それぞれ３０％、１８％であった。ＭＲが生じる磁界幅は５ Ｏｅ、１０ Ｏｅであった。このときの接合面積は、およそ０．２５平方マイクロメートルであった。このうち、ＭＲ比の高かった方法Ａを用いて、図１に示したような磁気抵抗効果記憶素子１０００を作製した。センス線およびビット線用の導電膜１４０および１５０にはＰｔまたはＡｕを用い、ワード線用の導電膜１７０にはＡｌ、ＡｕＣｒ、Ｔｉ／Ａｕ、Ｔａ／Ｐｔ、Ｃｒ／Ｃｕ／Ｐｔ／ＴａまたはＴｉＷなどを用いた。ＭＲ素子部１００と導電膜１７０との絶縁にはＣａＦ２またはＳｉＯ２を用い、また、Ｓｉ３Ｎ４も用いられる。
【０２０８】
上記のような方法で作製された磁気抵抗効果記憶素子１０００の動作を以下のように確認した。
【０２０９】
まず、図９（ａ）に示すようなパルス電流５３１を導電膜１７０（ワード線）に流して硬質磁性膜１１０を一方向に磁化した。次に、やはり導電膜１７０に、図９（ｂ）上側のグラフに示すようなパルス電流５３２を流し、導電膜１４０および１５０（センス線およびビット線）を通じて測定した記憶素子の電圧変化（ΔＲ５／Δｔ）をモニターした。電圧変化（ΔＲ５／Δｔ）の結果は、図９（ｂ）の下側のグラフに示すように記憶情報に応じたパルス５３３が検出され、非磁性膜に絶縁体を用いた所望の磁気抵抗効果記憶素子１０００が実現できたことが分かった。
【０２１０】
（実施の形態７）
本発明の実施の形態７として、実施の形態２で示した磁気抵抗効果記憶素子２０００の作製方法を示す。
【０２１１】
上述の実施の形態６と同様の方法で、図３に示すような磁気抵抗効果記憶素子２０００を作製した。
【０２１２】
ターゲットにＣｏ０．９Ｆｅ０．１（軟質磁性膜１３０用）、Ａｌ（非磁性絶縁膜１２０用）、Ｎｉ０．２Ｆｅ２．８Ｏ４（強磁性膜１９０用）、ＩｒＭｎ（反強磁性膜１８０としての磁化回転抑制層用）を用い、Ｃｏ０．９Ｆｅ０．１（７）／Ａｌ２Ｏ３（１．８）／Ｎｉ０．２Ｆｅ２．８Ｏ４（１０）／ＩｒＭｎ（１５）の基本構成部分を持つＭＲ素子部１０１を作製した。なお、Ａｌ２Ｏ３は、上述の方法Ａの方法で作製した。
【０２１３】
ＭＲ素子部１０１のＭＲ特性を室温、印加磁界１００ Ｏｅで測定したところ、ＭＲ比はおよそ２６％であった。このときの接合面積は、およそ０．７平方マイクロメートルであった。
【０２１４】
導電膜１４１および１５０にはＡｕを用い、導電膜１７０にはＡｕＣｒを用いた。ＭＲ素子部１０１と導電膜１７０との絶縁にはＳｉＯ２を用いている。なお、本実施の形態では絶縁にＳｉＯ２を用いたが、ＣａＦ２またはＡｌ２Ｏ３も用いられ得、あるいはＳｉ３Ｎ４が用いられても良い。
【０２１５】
上記のような方法で作製された磁気抵抗効果記憶素子２０００の動作を以下のように確認した。
【０２１６】
まず、図１０（ａ）に示すようなパルス電流５４１を導電膜１７０に流して軟質磁性膜１３０を一方向に磁化した。次に、やはり導電膜１７０に、図１０（ｂ）上側のグラフに示すようなパルス電流５４２を流し、導電膜１４１および１５０を通じて測定した記憶素子の電圧変化（ΔＶ１）をモニターした。電圧変化（ΔＶ１）の結果は、図１０（ｂ）下側のグラフに示すように、記憶情報に応じた電圧変化５４３として検出でき、所望の磁気抵抗効果記憶素子２０００が実現できたことが分かった。
【０２１７】
（実施の形態８）
本発明の実施の形態８として、実施の形態５で示したＭＲ素子部１００の作製方法を示す。
【０２１８】
上述の実施の形態６と同様の方法で、図８（ａ）に示すようなＭＲ素子部１００を作製した。
【０２１９】
ターゲットにＣｏ０．９Ｆｅ０．１（界面磁性膜２２０用）、Ｃｏ（界面磁性膜２２０および硬質磁性膜１１０用）、Ａｌ（非磁性絶縁膜１２０用）、ＣｏＭｎＢ（非晶質磁性膜２１０）を用い、ＭＲ素子部１００として、ＣｏＭｎＢ（１）／Ｃｏ（１）／Ａｌ２Ｏ３（１．５）／Ｃｏ（２）の構成を成すＭＲ素子部と、ＣｏＦｅＢ（１）／Ｃｏ０．９Ｆｅ０．１（１）／Ａｌ２Ｏ３（１．５）／Ｃｏ（２）の構成を成すＭＲ素子部とを作製した。なお、両者ともＡｌ２Ｏ３は、上述の方法Ａの方法で作製した。
【０２２０】
ＭＲ素子部１００が設けられる基板（図示せず）としては、表面を熱酸化処理したＳｉ基板、あるいはＡｌ２Ｏ３・ＴｉＣなどを用いた。基板上に下地層としてＴａやＣｕ、ＮｉＦｅ、Ｐｔなどの単層膜あるいは積層膜を目的に応じて作製し、その上に上述のＭＲ素子部１００を作製した。更に、上部のキャップ層としてＴａやＣｕ、ＮｉＦｅ、Ｐｔなどの単層膜あるいは積層膜を目的に応じて作製した。
【０２２１】
作製されたＭＲ素子部１００のＭＲ特性を室温、印加磁界１００ Ｏｅで測定したところ、ＭＲ比はおよそ３２％および２９％であった。このときの接合面積は、およそ０．２５平方マイクロメートルであった。
【０２２２】
更に、上記のように作製されたＭＲ素子部１００を用いて、実施の形態１で示した磁気抵抗効果記憶素子１０００を構成した。導電膜１４０および１５０にはＡｕおよびＣｕを用い、導電膜１７０にはＡｕＣｒを用いた。ＭＲ素子部１００と導電膜１７０との絶縁にはＳｉＯ２を用いている。なお、本実施の形態では絶縁にＳｉＯ２を用いたが、ＣａＦ２、Ａｌ２Ｏ３あるいはＳｉ３Ｎ４を用いても良い。
【０２２３】
上記のような方法で作製された磁気抵抗効果記憶素子１０００の動作を、実施の形態６における図９に示した方法と同様の方法で確認した。その結果、上述の２種類のそれぞれのＭＲ素子部１００を備えた磁気抵抗効果記憶素子１０００は両者とも、図９（ｂ）に示されるような記憶情報に応じたパルスが検出され、本発明の磁気抵抗効果記憶素子１０００が実現できたことが分かった。
【０２２４】
（実施の形態９）
本発明の実施の形態９として、実施の形態４で示した磁気抵抗効果記憶素子４０００の作製方法を示す。
【０２２５】
上述の実施の形態６と同様の方法で、図７（ａ）〜図７（ｄ）に示すような磁気抵抗効果記憶素子４０００を作製した。ターゲットとして、軟質磁性膜１３２、１３３および１３４用にＮｉ０．６８Ｃｏ０．２Ｆｅ０．１２、非磁性絶縁膜１２２、１２３および１２４用にＡｌ、また、それぞれ保磁力の違う硬質磁性膜１１２、１１３および１１４用にＣｏ０．９Ｆｅ０．１、ＣｏおよびＣｏ０．５Ｆｅ０．５を用い、ＭＲ素子部２００を作製した。硬質磁性膜の保磁力の大きさは、Ｃｏ０．９Ｆｅ０．１＞Ｃｏ＞Ｃｏ０．５Ｆｅ０．５の順になっている。
【０２２６】
作製したＭＲ素子部２００は、Ｎｉ０．６８Ｃｏ０．２Ｆｅ０．１２（１０）／Ａｌ２Ｏ３（１．５）／Ｃｏ０．９Ｆｅ０．１（１５）／Ａｌ２Ｏ３（１５）／Ｎｉ０．６８Ｃｏ０．２Ｆｅ０．１２（１０）／Ａｌ２Ｏ３（１．５）／Ｃｏ（１５）／Ａｌ２Ｏ３（１５）／Ｎｉ０．６８Ｃｏ０．２Ｆｅ０．１２（１０）／Ａｌ２Ｏ３（１．５）／Ｃｏ０．５Ｆｅ０．５（１５）の構成で、３接合アレイを形成している。なお、Ａｌ２Ｏ３は上述の方法Ａの方法で作製した。ＭＲ素子部２００のＭＲ特性を室温、印加磁界１００ Ｏｅで測定したところ、アレイとしてのＭＲ比はおよそ２８％であった。このときの接合面積は、およそ０．２５平方マイクロメートルであった。
【０２２７】
センス線およびビット線として用いられる導電膜（実施の形態１の導電膜１４０および１５０と同様の導電膜、図７（ａ）〜図７（ｄ）において図示せず）にはＡｕを用い、ワード線として用いられる導電膜１７２にはＡｕＣｒを用いた。ＭＲ素子部２００と導電膜１７２との絶縁にはＳｉＯ２を用いている。なお、本実施の形態では絶縁にＳｉＯ２を用いたが、ＣａＦ２、Ａｌ２Ｏ３あるいはＳｉ３Ｎ４を用いても良い。
【０２２８】
上記のような方法で作製された磁気抵抗効果記憶素子２０００の動作を以下のように確認した。
【０２２９】
まず、図１１（ａ）に示すように、導電膜１７２にパルス電流５５１を流して硬質磁性膜１１２、１１３および１１４を一方向に磁化した。次に、図１１（ｂ）に示すような立ち上がり方に傾斜の有るパルス電流５５２によって、それぞれの硬質磁性膜１１２、１１３および１１４の磁化方向を順番に反転させ、センス線およびビット線を通じて電圧変化ΔＶ２をモニターした。その結果、記憶情報に応じた電圧変化５５３が検出され、磁気抵抗効果記憶素子４０００に多値が記録されたことが確認された。
【０２３０】
本発明の磁気抵抗効果記憶素子４０００においては、適当なバイアスを印加することによる多値記録を行うことが出来る。また、定バイアス下における電圧変化ΔＶ２に応じて記録情報を検出することが出来る。
【０２３１】
（実施の形態１０）
本発明の実施の形態１０として、実施の形態５で示したＭＲ素子部１００の作製方法を示す。
【０２３２】
上述の実施の形態６と同様の方法で、図８（ｂ）に示すようなＭＲ素子部１００を作製した。
【０２３３】
ターゲットに交換結合型フェリ磁性膜における金属の強磁性膜２３０および２５０用としてＣｏ０．９Ｆｅ０．１またはＮｉ０．８１Ｆｅ０．１９、金属の非磁性膜２４０用としてＲｕ、非磁性絶縁膜１２０用としてＡｌ、硬質磁性膜１１０用にＣｏ０．９Ｆｅ０．１を用いた。
【０２３４】
ＭＲ素子部１００として、Ｃｏ０．９Ｆｅ０．１（１．９）／Ｒｕ（０．７）／Ｃｏ０．９Ｆｅ０．１（２．９）／Ａｌ２Ｏ３（１．２）／Ｃｏ０．９Ｆｅ０．１（２０）の構成から成るＭＲ素子部と、Ｎｉ０．８１Ｆｅ０．１９（３）／Ｒｕ（０．７）／Ｎｉ０．８１Ｆｅ０．１９（２）／Ａｌ２Ｏ３（１．２）／Ｃｏ０．９Ｆｅ０．１（２０）の構成から成るＭＲ素子部とを作製した。なお、Ａｌ２Ｏ３は、上述の方法Ａの方法で作製した。作製されたＭＲ素子部１００のＭＲ特性を室温、印加磁界１００ Ｏｅで測定したところ、両者ともＭＲ比はおよそ２５％程度であった。このときの接合面積は、およそ０．０５平方マイクロメートルであった。
【０２３５】
本実施の形態のＭＲ素子部１００は、Ｃｏ０．９Ｆｅ０．１（４．８）／Ａｌ２Ｏ３（１．２）／Ｃｏ０．９Ｆｅ０．１（２０）またはＮｉ０．８１Ｆｅ０．１９（５）／Ａｌ２Ｏ３（１．２）／Ｃｏ０．９Ｆｅ０．１（２０）の基本構成を持つようなＭＲ素子部に比べて、抗磁力が小さいことが分かった。このことは、図８（ｂ）の様な構造をとることにより、反磁界の影響が低減したことによるものである。
【０２３６】
更に、上記のように作製されたＭＲ素子部１００を用いて、実施の形態１で示した磁気抵抗効果記憶素子１０００を構成した。導電膜１４０および１５０にはＡｕおよびＣｕを用い、導電膜１７０にはＡｕＣｒを用いた。ＭＲ素子部１００と導電膜１７０との絶縁にはＳｉＯ２を用いている。なお、本実施の形態では絶縁にＳｉＯ２を用いたが、ＣａＦ２、Ａｌ２Ｏ３あるいはＳｉ３Ｎ４を用いても良い。
【０２３７】
上記のような方法で作製された磁気抵抗効果記憶素子１０００の動作を、実施の形態６における図９（ａ）および図９（ｂ）に示した方法と同様の方法で確認した。その結果、上述の２種類のそれぞれのＭＲ素子部１００を備えた磁気抵抗効果記憶素子１０００は両者とも、図９（ｂ）に示されるような記憶情報に応じたパルスが検出され、本発明の磁気抵抗効果記憶素子１０００が実現できたことが分かった。
【０２３８】
（実施の形態１１）
本発明の実施の形態１１として、実施の形態２で示した磁気抵抗効果記憶素子２０００の作製方法を示す。本実施の形態における磁気抵抗効果記憶素子２０００は、実施の形態５の図８（ｂ）で示した軟質磁性膜１３０を備える。
【０２３９】
上述の実施の形態６と同様の方法で、実施の形態５の図８（ｂ）で示した軟質磁性膜１３０を備えたＭＲ素子部１０１（図３）を作製した。
【０２４０】
ターゲットに交換結合型フェリ磁性膜における金属の強磁性膜２３０および２５０用としてＣｏ０．９Ｆｅ０．１またはＮｉ０．８１Ｆｅ０．１９、金属の非磁性膜２４０用としてＲｕ、非磁性絶縁膜１２０用としてＡｌ、強磁性膜１９０用にＣｏ０．５Ｆｅ０．５および反強磁性膜１８０としての磁化回転抑制層用にＩｒＭｎを用いた。
【０２４１】
ＭＲ素子部１０１として、Ｃｏ０．９Ｆｅ０．１（１．９）／Ｒｕ（０．７）／Ｃｏ０．９Ｆｅ０．１（２．９）／Ａｌ２Ｏ３（１．２）／Ｃｏ０．５Ｆｅ０．５（２０）／ＩｒＭｎ（３０）の構成から成るＭＲ素子部と、Ｎｉ０．８１Ｆｅ０．１９（３）／Ｒｕ（０．７）／Ｎｉ０．８１Ｆｅ０．１９（２）／Ａｌ２Ｏ３（１．２）／Ｃｏ０．５Ｆｅ０．５（２０）／ＩｒＭｎ（３０）の構成から成るＭＲ素子部とを作製した。なお、Ａｌ２Ｏ３は、上述の方法Ａの方法で作製した。
【０２４２】
作製されたＭＲ素子部１０１のＭＲ特性を室温、印加磁界１００ Ｏｅで測定したところ、両者ともＭＲ比はおよそ３０％程度であった。このときの接合面積は、およそ０．０５平方マイクロメートルであった。
【０２４３】
本実施例のＭＲ素子部１０１は、Ｃｏ０．９Ｆｅ０．１（４．８）／Ａｌ２Ｏ３（１．２）／Ｃｏ０．５Ｆｅ０．５（２０）／ＩｒＭｎ（３０）、Ｎｉ０．８１Ｆｅ０．１９（５）／Ａｌ２Ｏ３（１．２）／Ｃｏ０．５Ｆｅ０．５（２０）／ＩｒＭｎ（３０）の基本構成を持つようなＭＲ素子部に比べて、抗磁力が小さいことが分かった。このことは、図８（ｂ）の様な構造をとることにより、反磁界の影響が低減したことによるものである。
【０２４４】
更に、上記のように作製されたＭＲ素子部１０１を用いて、実施の形態２で示した磁気抵抗効果記憶素子２０００を構成した。導電膜１４１および１５０にはＡｕおよびＣｕを用い、導電膜１７０にはＡｕＣｒを用いた。ＭＲ素子部１０１と導電膜１７０との絶縁にはＳｉＯ２を用いている。なお、本実施の形態では絶縁にＳｉＯ２を用いたが、ＣａＦ２、Ａｌ２Ｏ３あるいはＳｉ３Ｎ４を用いても良い。
【０２４５】
上記のような方法で作製された磁気抵抗効果記憶素子２０００の動作を、実施の形態７における図１０（ａ）および図１０（ｂ）に示した方法と同様の方法で確認した。
【０２４６】
その結果、上述の２種類のそれぞれのＭＲ素子部１０１を備えた磁気抵抗効果記憶素子２０００は両者とも、図１０（ｂ）に示されるような記憶情報に応じた電圧変化が検出され、本発明の磁気抵抗効果記憶素子２０００が実現できたことが分かった。
【０２４７】
なお、磁化回転抑制層としてＩｒＭｎを用いたが、ＰｔＭｎ、ａ−Ｆｅ２Ｏ３、ＮｉＯを用いても良い。また、磁化回転抑制層としてＹＦｅＯ３あるいはＳｍＦｅＯ３などのペロブスカイト型酸化物を用いても良い。
【０２４８】
（実施の形態１２）
本発明の実施の形態１２として、実施の形態５の図８（ｂ）で示した軟質磁性膜１３０を備えた、実施の形態１で示した磁気抵抗効果記憶素子１０００の作製方法を示す。
【０２４９】
上述の実施の形態６と同様の方法で、図８（ｂ）に示すような実施の形態５で示した軟質磁性膜１３０を備えたＭＲ素子部１００を作製した。また、本実施の形態においては、非磁性絶縁膜１２０の替わりに非磁性導電膜１２１（図６（ａ））を用いている。即ち、本実施の形態における磁気抵抗効果記憶素子１０００は、ＧＭＲ素子である。
【０２５０】
ターゲットに、強磁性膜２３０および２５０用としてＮｉ０．６８Ｃｏ０．２Ｆｅ０．１２、非磁性導電膜１２１用としてＣｕ、硬質強磁性膜１１０用としてＣｏ０．９Ｆｅ０．１を用いた。
【０２５１】
ＭＲ素子部１００として、Ｃｏ０．９Ｆｅ０．１（２０）／Ｃｕ（３）／Ｎｉ０．６８Ｃｏ０．２Ｆｅ０．１２（２）／Ｒｕ（０．７）／Ｎｉ０．６８Ｃｏ０．２Ｆｅ０．１２（３）から成るＣＰＰ構造のＭＲ素子部を作製した。
【０２５２】
作製されたＭＲ素子部１００のＭＲ特性を室温、印加磁界１００ Ｏｅで測定したところ、ＭＲ比はおよそ１６％であった。このときの接合面積は、およそ０．０５平方マイクロメートルであった。
【０２５３】
更に、上記のように作製されたＭＲ素子部１００を用いて、実施の形態１で示した磁気抵抗効果記憶素子１０００を構成した。導電膜１４０および１５０にはＡｕおよびＣｕを用い、導電膜１７０にはＡｕＣｒを用いた。ＭＲ素子部１００と導電膜１７０との絶縁にはＳｉＯ２を用いている。なお、本実施の形態では絶縁にＳｉＯ２を用いたが、ＣａＦ２、Ａｌ２Ｏ３あるいはＳｉ３Ｎ４を用いても良い。
【０２５４】
上記のような方法で作製された磁気抵抗効果記憶素子１０００の動作を、実施の形態６における図９（ａ）および図９（ｂ）に示した方法と同様の方法で確認した。その結果、図９（ｂ）に示されるような記憶情報に応じたパルスが検出され、本発明の磁気抵抗効果記憶素子１０００が実現できたことが分かった。
【０２５５】
（実施の形態１３）
本発明の実施の形態１３として、実施の形態２の図３で示した磁気抵抗効果記憶素子２０００の作製方法を示す。本実施の形態における磁気抵抗効果記憶素子２０００は、実施の形態５の図８（ｂ）で示した軟質磁性膜１３０を備える。
【０２５６】
上述の実施の形態６と同様の方法で、実施の形態５の図８（ｂ）で示した軟質磁性膜１３０を備えたＭＲ素子部１０１（図３）を作製した。また、本実施の形態においては、非磁性絶縁膜１２０の替わりに非磁性導電膜１２１（図６（ａ））を用いている。即ち、本実施の形態における磁気抵抗効果記憶素子２０００は、ＧＭＲ素子である。
【０２５７】
ターゲットに、強磁性膜２３０および２５０用としてＮｉ０．６８Ｃｏ０．２Ｆｅ０．１２、非磁性導電膜１２１用としてＣｕ、強磁性膜１９０用としてＣｏ０．９Ｆｅ０．１、反強磁性膜１８０としての磁化回転抑制層用としてＰｔＭｎを用いた。
【０２５８】
ＭＲ素子部１０１として、ＰｔＭｎ（３０）／Ｃｏ０．９Ｆｅ０．１ （２０）／Ｃｕ（３）／Ｎｉ０．６８Ｃｏ０．２Ｆｅ０．１２（２）／Ｒｕ（０．７）／Ｎｉ０．６８Ｃｏ０．２Ｆｅ０．１２（３）から成るＣＰＰ構造のＭＲ素子部を作製した。
【０２５９】
作製されたＭＲ素子部１０１のＭＲ特性を室温、印加磁界１００ Ｏｅで測定したところ、ＭＲ比はおよそ１９％であった。このときの接合面積は、およそ０．０５平方マイクロメートルであった。
【０２６０】
更に、上記のように作製されたＭＲ素子部１０１を用いて、実施の形態２で示した磁気抵抗効果記憶素子２０００を構成した。導電膜１４１および１５０にはＡｕおよびＣｕを用い、導電膜１７０にはＡｕＣｒを用いた。ＭＲ素子部１０１と導電膜１７０との絶縁にはＳｉＯ２を用いている。なお、本実施の形態では絶縁にＳｉＯ２を用いたが、ＣａＦ２、Ａｌ２Ｏ３あるいはＳｉ３Ｎ４を用いても良い。
【０２６１】
上記のような方法で作製された磁気抵抗効果記憶素子２０００の動作を、実施の形態７における図１０（ａ）および図１０（ｂ）に示した方法と同様の方法で確認した。
【０２６２】
その結果、上述の２種類のそれぞれのＭＲ素子部１０１を備えた磁気抵抗効果記憶素子２０００は両者とも、図１０（ｂ）に示されるような記憶情報に応じた電圧変化が検出され、本発明の磁気抵抗効果記憶素子２０００が実現できたことが分かった。
【０２６３】
（実施の形態１４）
図１２（ａ）〜図１２（ｆ）に、本発明の実施の形態１４におけるＭＲＡＭデバイス５０００を示す。図１２（ａ）および図１２（ｂ）は、ＭＲＡＭデバイス５０００およびその一部を示す斜視図である。図１２（ｆ）は、ＭＲＡＭデバイス５０００の上面図である。実施の形態１〜３で示した磁気抵抗効果記憶素子１０００および２０００と同一の構成要素については同一の参照符号で表し、これらについての詳細な説明は省略する。
【０２６４】
ＭＲＡＭデバイス５０００は、複数の磁気抵抗効果記憶素子１０１０を、２５６×２５６の行列状に配したＭＲＡＭデバイスである。なお、磁気抵抗効果記憶素子１０１０は任意の数が配置され得る。
【０２６５】
図１２（ｂ）に示すように、磁気抵抗効果記憶素子１０１０は、実施の形態３の図５（ｂ）で示した磁気抵抗効果記憶素子１０００または２０００の構成に、更にワード線１７３を備えた構造となっている。ワード線１７０および１７３は、好ましくは図１２（ｂ）に示すようにＭＲ素子部１００（または１０１）の上下部に沿って配置されるが、磁界がＭＲ素子部１００（または１０１）に効果的に印加可能であれば、図１２（ｂ）に示される配置に限定されるものではない。図１２（ｃ）〜（ｅ）は、ワード線１７０および１７３の実施の形態を示している。
【０２６６】
図１２（ｃ）は、ＭＲ素子部１００（または１０１）に対して効率的に磁界印加が可能な様にワード線の配置を一定角ずらして配置したものを示している。また、図１２（ｄ）は、ワード線１７０をセンス線１４０にて代用させたものを示している。図１２（ｅ）は、ワード線１７０および１７３をＭＲ素子部１００（１０１）の横側に配置したものを示している。図１２（ｅ）は、両ワード線１７０および１７３に同方向に電流を流して、発生する合成磁界と直交するセンス線１４０（１４１）との合成磁界を用いてＭＲ素子部１００（１０１）に記録を行うものである。
【０２６７】
まず、磁気抵抗効果記憶素子１０１０が、磁気抵抗効果記憶素子１０００の構成にワード線１７３を備えた構成である場合について説明する。
【０２６８】
この場合、作製された磁気抵抗効果記憶素子１０１０が備えるＭＲ素子部１００は、実施の形態１０で示したＮｉ０．８１Ｆｅ０．１９（３）／Ｒｕ（０．７）／Ｎｉ０．８１Ｆｅ０．１９（２）／Ａｌ２Ｏ３（１．２）／Ｃｏ０．９Ｆｅ０．１（２０）の構成から成っている。また、ＭＲ素子部１００がＮｉ０．８１Ｆｅ０．１９（２）／Ｒｕ（０．７）／Ｎｉ０．８１Ｆｅ０．１９（３）／Ａｌ２Ｏ３（１．２）／Ｃｏ０．９Ｆｅ０．１（２０）の構成から成るものについても作製した。
【０２６９】
導電膜１４０および１５０にはＡｕ、ＣｕあるいはＡｌを用い、導電膜１７０および１７３にはＣｕを用いた。ＭＲ素子部１０１と導電膜１７０との絶縁にはＳｉＯ２を用いている。なお、本実施の形態では絶縁にＳｉＯ２を用いたが、ＣａＦ２、Ａｌ２Ｏ３あるいはＳｉ３Ｎ４を用いても良い。
【０２７０】
導電膜１４０および１５０（センス線およびビット線）、導電膜１７０および１７３（ワード線）は、図１２（ａ）に示すように行列状に配置されている。また、アドレス指定用のスイッチ部３０１および３１１と、信号検出部３０２および３１２が、図１２（ｆ）に示すように配置されている。なお、図１２（ｆ）において、説明の簡便のため導電膜１７３は省略されている。スイッチ部３０１および３１１により任意の導電膜１４０および１５０、導電膜１７０および１７３が選択される。また、信号検出部３０２および３１２によって、各導電膜の電流値または電圧値が検出される。
【０２７１】
ＭＲ素子部１００への記憶の書き込みについては、電流パルスを行要素と列要素の導電膜１７０および１７３にそれぞれに流し、発生する合成の磁界によって、特定のＭＲ素子部１００に対してのみ磁化状態を変化させることにより行われる。
【０２７２】
ＭＲＡＭデバイス５０００の情報の書き込みおよび読み出し動作は、基本的には実施の形態６の図９（ａ）および図９（ｂ）に示される動作と同様である。任意の記憶状態にあるＭＲＡＭデバイス５０００に対する読み出し動作を以下のように確認した。
【０２７３】
スイッチ部３０１および３１１により、特定の導電膜１４０および１５０、導電膜１７０および１７３が選択される。そして、選択された各導電膜に対応するＭＲ素子１００の抵抗値をモニターしながら、軟質磁性膜１３０（図１）を磁化反転させるための磁場を選択されたＭＲ素子部１００に印加した。このとき、図９（ｂ）に示されるような記憶情報に応じたパルスが、信号検出部３０２または３１２を通じて検出された。なお、このとき、記憶状態は保存されていることから、読み出し動作がＮＤＲＯ動作であることが確認された。これらの結果により、本発明のＭＲＡＭデバイス５０００が実現できたことが分かった。
【０２７４】
次に、磁気抵抗効果記憶素子１０１０が、実施の形態１１で示した磁気抵抗効果記憶素子２０００の構成にワード線１７３を備えた構成である場合について説明する。
【０２７５】
この場合、作製された磁気抵抗効果記憶素子１０１０が備えるＭＲ素子部１０１は、実施の形態１１で示したＮｉ０．８１Ｆｅ０．１９（３）／Ｒｕ（０．７）／Ｎｉ０．８１Ｆｅ０．１９（２）／Ａｌ２Ｏ３（１．２）／Ｃｏ０．５Ｆｅ０．５（２０）／ＩｒＭｎ（３０）の構成から成っている。また、ＭＲ素子部１０１がＮｉ０．８１Ｆｅ０．１９（２）／Ｒｕ（０．７）／Ｎｉ０．８１Ｆｅ０．１９（３）／Ａｌ２Ｏ３（１．２）／Ｃｏ０．５Ｆｅ０．５（２０）／ＩｒＭｎ（３０）の構成から成るものについても作製した。
【０２７６】
導電膜１４１および１５０にはＡｕおよびＣｕを用い、導電膜１７０および１７３にはＡｕＣｒを用いた。ＭＲ素子部１０１と導電膜１７０との絶縁にはＳｉＯ２を用いている。なお、本実施の形態では絶縁にＳｉＯ２を用いたが、ＣａＦ２、Ａｌ２Ｏ３あるいはＳｉ３Ｎ４を用いても良い。
【０２７７】
導電膜１４１および１５０（センス線およびビット線）、導電膜１７０および１７３（ワード線）は、図１２（ａ）に示すように行列状に配置されている。
【０２７８】
ＭＲ素子部１０１への記憶の書き込みについては、上記と同様に電流パルスを行要素と列要素の導電膜１７０および１７３にそれぞれに流し、発生する合成の磁界によって、特定のＭＲ素子部１０１に対してのみ磁化状態を変化させることにより行われる。
【０２７９】
この場合のＭＲＡＭデバイス５０００の情報の書き込みおよび読み出し動作は、基本的には実施の形態７の図１０（ａ）〜図１０（ｂ）に示される動作と同様である。任意の記憶状態にあるＭＲＡＭデバイス５０００に対する読み出し動作を以下のように確認した。
【０２８０】
スイッチ部３０１および３１１により、特定の導電膜１４１および１５０、導電膜１７０および１７３が選択される。そして、選択された各導電膜に対応するＭＲ素子１００の抵抗値をモニターしながら、軟質磁性膜１３０（図８（ｂ））のみを磁化反転させるための磁場を選択されたＭＲ素子部１０１に印加した。この場合の軟質磁性膜１３０の磁化方向は、実効的に働く２つの強磁性膜２３０および２５０（図８（ｂ））のもつ磁化の差分の指す方向を意味している。モニターの結果、図１０（ｂ）に示されるような記憶情報に応じた電圧変化が、信号検出部３０２または３１２を通じて検出された。
【０２８１】
これらの結果により、本発明のＭＲＡＭデバイス５０００が実現できたことが分かった。
【０２８２】
（実施の形態１５）
本発明の実施の形態１５として、実施の形態５の図８（ｃ）で示した軟質磁性膜１３０を備えた実施の形態２で示した磁気抵抗効果記憶素子２０００の作製方法を示す。
【０２８３】
上述の実施の形態６と同様の方法で、実施の形態５の図８（ｃ）で示した軟質磁性膜１３０を備えたＭＲ素子部１０１を作製した。
【０２８４】
ターゲットに交換結合型フェリ磁性膜における金属の強磁性膜２３０および２５０用としてＮｉ０．８１Ｆｅ０．１９、金属の非磁性膜２４０用としてＲｕ、非磁性絶縁膜１２０用としてＡｌ、もう一方の交換結合型フェリ磁性膜における金属の強磁性膜２６０、２８０用にＣｏ０．９Ｆｅ０．１および反強磁性膜１８０としての磁化回転抑制層用にＩｒＭｎを用いた。
【０２８５】
ＭＲ素子部１０１として、Ｎｉ０．８１Ｆｅ０．１９ （３）／Ｒｕ（０．７）／Ｎｉ０．８１Ｆｅ０．１９（２）／Ａｌ２Ｏ３（１．２）／Ｃｏ０．９Ｆｅ０．１（２）／Ｒｕ（０．７）／Ｃｏ０．９Ｆｅ０．１（２）／ＩｒＭｎ（２０）の構成から成るＭＲ素子部を作製した。なお、Ａｌ２Ｏ３は、上述の方法Ａの方法で作製した。
【０２８６】
ＭＲ素子部１０１のＭＲ特性を室温、印加磁界１００ Ｏｅで測定したところ、ＭＲ比はおよそ３６％であった。このときの接合面積は、およそ０．１平方マイクロメートルであった。
【０２８７】
本実施例のＭＲ素子部１０１は、Ｎｉ０．８１Ｆｅ０．１９（５）／Ａｌ２Ｏ３（１．２）／Ｃｏ０．９Ｆｅ０．１（２）／Ｒｕ（０．７）／Ｃｏ０．９Ｆｅ０．１（２）／ＩｒＭｎ（２０）の基本構成を持つようなＭＲ素子部に比べて、抗磁力が小さいことが分かった。このことは、図８（ｃ）の様な構造をとることにより、反磁界の影響が低減したことによるものである。
【０２８８】
更に、上記のように作製されたＭＲ素子部１０１を用いて、実施の形態２で示した磁気抵抗効果記憶素子２０００を構成した。導電膜１４１および１５０にはＡｕおよびＣｕを用い、導電膜１７０にはＡｕＣｒを用いた。ＭＲ素子部１０１と導電膜１７０との絶縁にはＳｉＯ２を用いている。なお、本実施の形態では絶縁にＳｉＯ２を用いたが、ＣａＦ２、Ａｌ２Ｏ３あるいはＳｉ３Ｎ４を用いても良い。
【０２８９】
上記のような方法で作製された磁気抵抗効果記憶素子２０００の動作を、実施の形態７における図１０（ａ）および図１０（ｂ）に示した方法と同様の方法で確認した。その結果、図１０（ｂ）に示されるような記憶情報に応じた電圧変化が検出され、本発明の磁気抵抗効果記憶素子２０００が実現できたことが分かった。
【０２９０】
（実施の形態１６）
本発明の実施の形態１６として、実施の形態５の図８（ｃ）で示した軟質磁性膜１３０を備えた実施の形態２で示した磁気抵抗効果記憶素子２０００の作製方法を示す。
【０２９１】
上述の実施の形態６と同様の方法で、実施の形態５の図８（ｃ）で示した軟質磁性膜１３０を備えたＭＲ素子部１０１を作製した。
【０２９２】
ターゲットに交換結合型フェリ磁性膜における金属の強磁性膜２３０および２５０用としてＮｉ０．８１Ｆｅ０．１９、金属の非磁性膜２４０用としてＲｕ、非磁性絶縁膜１２０用としてＡｌ、もう一方の交換結合型フェリ磁性膜における金属の強磁性膜２６０、２８０用にＣｏ０．９Ｆｅ０．１および反強磁性膜１８０としての磁化回転抑制層用にＩｒＭｎを用いた。また、非磁性絶縁膜１２０と強磁性膜２５０界面に新たな強磁性層（図示せず）を配したＭＲ素子部１０１も作製し、この新たな強磁性層にはＣｏ０．９Ｆｅ０．１を用いた。
【０２９３】
ＭＲ素子部１０１として、Ｎｉ０．８１Ｆｅ０．１９（３）／Ｒｕ（０．７）／Ｎｉ０．８１Ｆｅ０．１９（２）／Ａｌ２Ｏ３（１．２）／Ｃｏ０．９Ｆｅ０．１（２）／Ｒｕ（０．７）／Ｃｏ０．９Ｆｅ０．１（２）／ＩｒＭｎ（２０）の構成から成るＭＲ素子部と、
Ｎｉ０．８１Ｆｅ０．１９（３）／Ｒｕ（０．７）／Ｎｉ０．８１Ｆｅ０．１９（２）／Ｃｏ０．９Ｆｅ０．１（０．５）／Ａｌ２Ｏ３（１．２）／Ｃｏ０．９Ｆｅ０．１（２）／Ｒｕ（０．７）／Ｃｏ０．９Ｆｅ０．１（２）／ＩｒＭｎ（２０）の構成から成るＭＲ素子部とを作製した。なお、Ａｌ２Ｏ３は、上述の方法Ａの方法で作製した。
【０２９４】
ＭＲ素子部１０１のＭＲ特性を室温、印加磁界１００ Ｏｅで測定したところ、ＭＲ比はそれぞれ、前者は約３５％、後者は約３７％であった。このときの接合面積は、両方のＭＲ素子部ともおよそ０．１平方マイクロメートル程度であった。
【０２９５】
さらに、両方のＭＲ素子部に対して熱処理を加えたところ、約２８０度の熱処理に対して後者のＭＲ比は約４１％に上昇した。このことは、軟質磁性膜１３０（自由層）に含まれるＣｏ０．９Ｆｅ０．１が、Ｎｉ０．８１Ｆｅ０．１９とＡｌ２Ｏ３におけるＮｉとＡｌの相互拡散を抑え、安定な界面が実現されていることを示唆するものである。なお、このＣｏ０．９Ｆｅ０．１層は１ｎｍ程度以下の膜厚で配するのが望ましい。
【０２９６】
更に、上記のように作製されたＭＲ素子部１０１を用いて、実施の形態２で示した磁気抵抗効果記憶素子２０００を構成した。導電膜１４１および１５０にはＡｕおよびＣｕを用い、導電膜１７０にはＡｕＣｒを用いた。ＭＲ素子部１０１と導電膜１７０との絶縁にはＳｉＯ２を用いている。なお、本実施の形態では絶縁にＳｉＯ２を用いたが、ＣａＦ２、Ａｌ２Ｏ３あるいはＳｉ３Ｎ４を用いても良い。
【０２９７】
上記のような方法で作製された磁気抵抗効果記憶素子２０００の動作を、実施の形態７における図１０（ａ）および図１０（ｂ）に示した方法と同様の方法で確認した。その結果、図１０（ｂ）に示されるような記憶情報に応じた電圧変化が検出され、本発明の磁気抵抗効果記憶素子２０００が実現できたことが分かった。
【０２９８】
（実施の形態１７）
本発明の実施の形態１７として、実施の形態１で示した磁気抵抗効果記憶素子１０００の作製方法を示す。
【０２９９】
上述の実施の形態６と同様の方法で、図１に示すような磁気抵抗効果記憶素子１０００を作製した。
【０３００】
ターゲットにＮｉ０．８Ｆｅ０．２（軟質磁性膜１３０用）、Ａｌ（非磁性絶縁膜１２０用）、ＮｉＭｎＳｂ（硬質磁性膜１１０用）を用い、サファイアｃ面基板上に、Ｎｉ０．８Ｆｅ０．２（１５）／Ａｌ２Ｏ３（１．２）／ＮｉＭｎＳｂ（５０）により構成されるＭＲ素子部１００を作製した。なお、Ａｌ２Ｏ３は、上述の方法Ａの方法で作製した。
【０３０１】
ＭＲ素子部１００のＭＲ特性を室温、印加磁界１００ Ｏｅで測定したところ、ＭＲ比は約４０％であった。このときの接合面積は、約０．２５平方マイクロメートルであった。
【０３０２】
なお、本実施の形態ではサファイア基板を用いる例を示したが、酸化マグネシウム（１００）基板を用いても良質なＮｉＭｎＳｂ膜を作製することができる。
【０３０３】
更に、高い磁気分極率を示す材料として、ＮｉＭｎＳｂを用いた例を示したが、ＰｔＭｎＳｂやＰｄＭｎＳｂを用いた場合でも、ほぼ同様に高いＭＲ特性を示し、良好な磁気抵抗素子を作製することができる。
【０３０４】
更に、上記のように作製されたＭＲ素子部１００を用いて、実施の形態１で示した磁気抵抗効果記憶素子１０００をサファイアｃ面基板上に作製した。導電膜１４０および１５０にはＡｕおよびＣｕを用い、導電膜１７０にはＡｕＣｒを用いた。ＭＲ素子部１００と導電膜１７０との絶縁にはＳｉＯ２を用いている。なお、本実施の形態では絶縁にＳｉＯ２を用いたが、ＣａＦ２、Ａｌ２Ｏ３あるいはＳｉ３Ｎ４を用いても良い。
【０３０５】
上記のような方法で作製された磁気抵抗効果記憶素子１０００の動作を、実施の形態６における図９（ａ）および図９（ｂ）に示した方法と同様の方法で確認した。その結果、図９（ｂ）に示されるような記憶情報に応じたパルスが検出され、本発明の磁気抵抗効果記憶素子１０００が実現できたことが分かった。
【０３０６】
（実施の形態１８）
本発明の実施の形態１８として、実施の形態１で示した磁気抵抗効果記憶素子１０００の作製方法を示す。
【０３０７】
上述の実施の形態６と同様の方法で、図１に示すような磁気抵抗効果記憶素子１０００を作製した。
【０３０８】
ターゲットにＮｉ０．８Ｆｅ０．２（軟質磁性膜１３０用）、Ａｌ（非磁性絶縁膜１２０用）、ＰｔＭｎＳｂ（硬質磁性膜１１０用）を用いた。
サファイアｃ面基板上に、Ｎｉ０．８Ｆｅ０．２（１５）／Ａｌ２Ｏ３（１．２）／ＰｔＭｎＳｂ（５０）により構成されるＭＲ素子部１００を作製した。なお、Ａｌ２Ｏ３は、上述の方法Ａの方法で作製した。
【０３０９】
まず、サファイアｃ面基板上に、製膜温度がおよそ５００度の条件で、ＰｔＭｎＳｂをエピタキシャル成長させた。サファイアｃ面基板との格子整合性より、ＰｔＭｎＳｂは（１１１）面配向を示した。この後、Ａｌ膜を堆積し、上述の方法Ａの方法でＡｌ２Ｏ３を作製した。その上にＮｉ０．８Ｆｅ０．２を堆積して、Ｎｉ０．８Ｆｅ０．２（１５）／Ａｌ２Ｏ３（１．２）／ＰｔＭｎＳｂ（５０）により構成されるＭＲ素子部１００を作製した。
【０３１０】
ＭＲ素子部１００のＭＲ特性を室温、印加磁界１００ Ｏｅで測定したところ、ＭＲ比は約４０％であった。このときの接合面積は、およそ０．２５平方マイクロメートル程度であった。
【０３１１】
なお、本実施の形態ではサファイア基板を用いる例を示したが、酸化マグネシウム（１００）基板を用いても良質なＰｔＭｎＳｂ膜を作製することができる。また、この場合、格子整合性より（１００）面に配向したＰｔＭｎＳｂを作製できることが分かった。
【０３１２】
本実施の形態では、高い磁気分極率を示す材料として、ＰｔＭｎＳｂを用いる例を示したが、ＮｉＭｎＳｂやＰｄＭｎＳｂを用いた場合でも、ほぼ同様な特性を示し、良好なＭＲ特性を示すＭＲ素子部１００を作製できることが分かった。
【０３１３】
更に、上記のように作製されたＭＲ素子部１００を用いて、実施の形態１で示した磁気抵抗効果記憶素子１０００をサファイアｃ面基板上に作製した。導電膜１４０および１５０にはＡｕおよびＣｕを用い、導電膜１７０にはＡｕＣｒを用いた。ＭＲ素子部１００と導電膜１７０との絶縁にはＳｉＯ２を用いている。なお、本実施の形態では絶縁にＳｉＯ２を用いたが、ＣａＦ２、Ａｌ２Ｏ３あるいはＳｉ３Ｎ４を用いても良い。
【０３１４】
上記のような方法で作製された磁気抵抗効果記憶素子１０００の動作を、実施の形態６における図９（ａ）および図９（ｂ）に示した方法と同様の方法で確認した。その結果、図９（ｂ）に示されるような記憶情報に応じたパルスが検出され、本発明の磁気抵抗効果記憶素子１０００が実現できたことが分かった。
【０３１５】
（実施の形態１９）
本発明の実施の形態１９として、実施の形態２で示した磁気抵抗効果記憶素子２０００の作製方法を示す。
【０３１６】
上述の実施の形態６と同様の方法で、図３に示すような磁気抵抗効果記憶素子２０００を作製した。
ターゲットに軟質磁性膜１３０用としてＮｉ０．８Ｆｅ０．２、非磁性絶縁膜１２０用としてＡｌ、強磁性膜１９０用にＰｔＭｎＳｂ、および反強磁性膜１８０としての磁化回転抑制層用にα−Ｆｅ２Ｏ３を用いた。
【０３１７】
作製においては、サファイアｃ面基板上にα−Ｆｅ２Ｏ３を成長させ、Ｎｉ０．８Ｆｅ０．２（１５）／Ａｌ２Ｏ３（１．２）／ＰｔＭｎＳｂ（２５）／α−Ｆｅ２Ｏ３（４０）により構成されるＭＲ素子部１０１を作製した。なお、Ａｌ２Ｏ３は、上述の方法Ａの方法で作製した。
【０３１８】
ＭＲ素子部１０１のＭＲ特性を室温、印加磁界１００ Ｏｅで測定したところ、ＭＲ比は約４０％であった。このときの接合面積は、最小で約０．２５平方マイクロメートルであった。
【０３１９】
本実施の形態では、高い磁気分極率を示す材料として、ＰｔＭｎＳｂを用いたが、ＮｉＭｎＳｂやＣｕＭｎＳｂもほぼ同様な特性を示し、良好なＭＲ特性を示す磁気抵抗素子を作製することができる。
【０３２０】
更に、上記のように作製されたＭＲ素子部１０１を用いて、実施の形態２で示した磁気抵抗効果記憶素子２０００をサファイアｃ面基板上に作製した。導電膜１４１および１５０にはＡｕおよびＣｕを用い、導電膜１７０にはＡｕＣｒを用いた。ＭＲ素子部１０１と導電膜１７０との絶縁にはＳｉＯ２を用いている。なお、本実施の形態では絶縁にＳｉＯ２を用いたが、ＣａＦ２、Ａｌ２Ｏ３あるいはＳｉ３Ｎ４を用いても良い。
【０３２１】
上記のような方法で作製された磁気抵抗効果記憶素子２０００の動作を、実施の形態７における図１０（ａ）および図１０（ｂ）に示した方法と同様の方法で確認した。その結果、図１０（ｂ）に示されるような記憶情報に応じた電圧変化が検出され、本発明の磁気抵抗効果記憶素子２０００が実現できたことが分かった。
【０３２２】
（実施の形態２０）
本発明の実施の形態２０として、実施の形態５の図８（ｃ）で示した軟質磁性膜１３０を備えた実施の形態２で示した磁気抵抗効果記憶素子２０００の作製方法を示す。
【０３２３】
上述の実施の形態６と同様の方法で、実施の形態５の図８（ｃ）で示した軟質磁性膜１３０を備えたＭＲ素子部１０１を作製した。
【０３２４】
ターゲットに交換結合型フェリ磁性膜における金属の強磁性膜２３０および２５０用としてＮｉ０．８１Ｆｅ０．１９、金属の非磁性膜２４０用としてＲｕ、非磁性絶縁膜１２０用としてＡｌ、もう一方の交換結合型フェリ磁性膜における金属の強磁性膜２６０、２８０用にＣｏ０．９Ｆｅ０．１および反強磁性膜１８０としての磁化回転抑制層用にＩｒＭｎを用いた。
【０３２５】
ＭＲ素子部１０１として、Ｎｉ０．８１Ｆｅ０．１９（３）／Ｒｕ（０．７）／Ｎｉ０．８１Ｆｅ０．１９（２）／Ａｌ２Ｏ３（１．２）／Ｃｏ０．９Ｆｅ０．１（２）／Ｒｕ（０．７）／Ｃｏ０．９Ｆｅ０．１（２）／ＩｒＭｎ（２０）の構成からなるＭＲ素子部を作製した。なお、Ａｌ２Ｏ３は、上述の方法Ａの方法で作製した。
【０３２６】
ＭＲ素子部１０１のＭＲ特性を室温、印加磁界１００ Ｏｅで測定したところ、ＭＲ比は約３５％であった。このときの接合面積は、およそ０．０５平方マイクロメートルであった。
【０３２７】
更に、上記のように作製されたＭＲ素子部１０１を用いて、実施の形態２で示した磁気抵抗効果記憶素子２０００を構成した。導電膜１４１および１５０にはＣｕを用い、導電膜１７０にもＣｕを用いた。ＭＲ素子部１０１と導電膜１７０との絶縁にはＳｉＯ２を用いている。なお、本実施の形態では絶縁にＳｉＯ２を用いたが、ＣａＦ２、Ａｌ２Ｏ３あるいはＳｉ３Ｎ４を用いても良い。
【０３２８】
上記のような方法で作製された磁気抵抗効果記憶素子２０００の高速動作を確認するべく、ワード線である導電膜１７０と、センス線として設定した導電膜１５０とのそれぞれに、図１３上部および中央に示すグラフのような電流パルス５６１および５６２を流して、ＭＲ素子部１０１の電圧変化ΔＶ３をモニターした。その結果、図１３下側に示すグラフのような記憶情報に応じた電圧変化５６３が検出された。
【０３２９】
本実施の形態では、一例として、センス線への電流印加による磁界発生方向は磁化困難軸方向、ワード線への電流印加による磁界発生方向は磁化容易軸方向をそれぞれ向いている構成をとっている。つまり、ＭＲ素子部１０１は、センス線から発生する磁界の方向よりもワード線から発生する磁界の方向へ磁化し易い構成となっている。
【０３３０】
このとき、センス線とワード線に印加したパルス電流のトリガータイミングを変化させることで、出力電圧の差が現れることが分かった。印加電流パルスの大きさは、ワード線への印加電流がセンス線への印加電流より大きくなるようにした。センス線への印加電流のパルス幅ｔｓは最低０．１ｎｓ以上、ワード線への印加電流のパルス幅ｔｗは０．１ｎｓ以上、センス線への印加電流のパルスに対するワード線への印加電流のパルスのタイミング差ｔｄは約０．１ｎｓ以上５０ｎｓ以下の範囲にあることがそれぞれ好ましい。このようなトリガータイミングを変化させる操作を行うことで、高いＭＲ比が確保され、高い出力電圧が得られることが分かった。
【０３３１】
また、このような出力特性は、磁化方向を１８０度回転させる際に、磁化容易軸方向（あるいは磁化困難軸方向）にのみに磁界印加を行うだけでなく、磁化容易軸方向への磁界印加に先だって、磁界困難軸方向に磁界を印加することが、高い出力電圧を得る上で効果的であることを示している。この操作により、磁化容易軸方向への磁化反転に対する磁気トルクがかかりやすくなると考えられる。
【０３３２】
本実施の形態の場合、センス線を用いて磁界困難軸方向へ磁界を発生させ、ワード線を用いて磁界容易軸方向へ磁界を発生させる構成を用いたが、逆の配置で用いても良い。
【０３３３】
また、ほぼ直交するセンス線とワード線の共用による磁界印加では、図１４に示すようなアステロイド型の磁界曲線１４０１によりセンス線による磁界の大きさＨＳとワード線による磁界の大きさＨＷとが決定される。従って、直交するセンス線とワード線（あるいは直交する２本のワード線）を共用して磁界印加することは、記憶素子のアドレス選択のみでなく、磁界発生のためにセンス線およびワード線に流す電流値を低減させることができる。
【０３３４】
次に、図１５（ａ）に示すように、上記のような磁気抵抗効果記憶素子２０００の複数個を５１２×５１２の行列状に配置したＭＲＡＭデバイス６０００を構成した。なお、磁気抵抗効果記憶素子２０００は任意の数が配置され得る。図１５（ｂ）に示すようにアドレス指定用のスイッチ部４０１および４１１と、信号検出部４０２および４１２とが配置される。スイッチ部４０１および４１１により任意の導電膜１４１、１５０および１７０が選択される。また、信号検出部４０２および４１２によって、各導電膜の電流値または電圧値が検出される。
【０３３５】
ワード線１７０は、好ましくは図１５（ｂ）に示すようにＭＲ素子部１０１の上部に沿って配置されるが、磁界がＭＲ素子部１０１に効果的に印加可能であれば、この配置に限定されるものではない。
【０３３６】
導電膜１４１および１５０（ビット線およびセンス線）、導電膜１７０（ワード線）は、図１２（ａ）に示すように行列状に配置されている。また、アドレス指定用のスイッチ部４０１および４１１と、信号検出部４０２および４１２が、図１５（ｂ）に示すように配置されている。スイッチ部４０１および４１１により任意の導電膜１４１、１５０および１７０が選択される。また、信号検出部４０２および４１２によって、各導電膜の電流値または電圧値が検出される。
【０３３７】
ＭＲ素子部１０１への記憶の書き込みについては、電流パルスを行要素と列要素の導電膜１５０および１７０にそれぞれに流し、発生する合成の磁界によって、特定のＭＲ素子部１０１に対してのみ磁化状態を変化させることにより行われる。本実施の形態では、導電膜１５０（センス線）を、実施の形態１４で示した導電膜１７３（ワード線）の代わりとして用いている。
【０３３８】
任意の記憶状態にあるＭＲＡＭデバイス６０００に対する読み出し動作を以下のように確認した。
【０３３９】
スイッチ部４０１および４１１により、特定の導電膜１４１、１５０および１７０が選択される。そして、選択された各導電膜に対応するＭＲ素子１０１の抵抗値をモニターした。そして、実施の形態２で示した読み出し方法と同様に、モニターされた上記対応するＭＲ素子１０１の抵抗値と参照抵抗との差分値を差分回路（図示せず、好ましくは信号検出部４０２および４１２に内蔵される）を通じてモニターし、差分値に応じて記憶状態を読み出すことができた。これらの結果によって、本発明のＭＲＡＭデバイス６０００が実現できたことが分かった。
【０３４０】
（実施の形態２１）
本発明の実施の形態２１として、図１６（ａ）および図１６（ｂ）に、実施の形態２（図３）で示したＭＲ素子部１０１を備えた、磁気抵抗効果ヘッド７０００を示す。図１６（ａ）は磁気抵抗効果ヘッド７０００の斜視図、図１６（ｂ）は磁気抵抗効果ヘッド７０００の断面図である。磁気抵抗効果ヘッド７０００のＭＲ素子部１０１は、実施の形態５（図８（ｂ））で示した軟質磁性膜１３０を備える。実施の形態２および５で示した磁気抵抗効果記憶素子２０００と同一の構成要素については同一の参照符号で表し、これらについての詳細な説明は省略する。
【０３４１】
上述の実施の形態６と同様の方法で、ＭＲ素子部１０１を作製した。
【０３４２】
ターゲットに交換結合型フェリ磁性膜における金属の強磁性膜２３０および２５０用としてＣｏ０．９Ｆｅ０．１またはＮｉ０．８１Ｆｅ０．１９、金属の非磁性膜２４０用としてＲｕ、非磁性絶縁膜１２０用としてＡｌ、強磁性膜１９０用にＣｏ０．９Ｆｅ０．１、および反強磁性膜１８０としての磁化回転抑制層用にＩｒＭｎを用いた。
【０３４３】
ＭＲ素子部１０１として、Ｎｉ０．８１Ｆｅ０．１９（３）／Ｒｕ（０．７）／Ｎｉ０．８１Ｆｅ０．１９（２）／Ａｌ２Ｏ３（１．２）／Ｃｏ０．９Ｆｅ０．１（２０）／ＩｒＭｎ（３０）、の構成から成るＭＲ素子部を作製した。なお、Ａｌ２Ｏ３は上記の方法Ａの方法で作製した。
【０３４４】
作製されたＭＲ素子部１０１のＭＲ特性を室温、印加磁界１００ Ｏｅで測定したところ、ＭＲ比は約３０％であった。このときの接合面積は、およそ０．２５平方マイクロメートルであった。
【０３４５】
このようなトンネル接合型のＭＲ素子部１０１を磁気抵抗効果ヘッド７０００は備えている。
【０３４６】
磁気抵抗効果ヘッド７０００は、Ａｌ２Ｏ３・ＴｉＣを主成分とする焼結体から成るスライダ用の基板６０１と、シールド層６０２および６０３と、ＮｉＦｅ合金から成る記録磁極６０５および６０６と、Ｃｕから成るコイル６０７と、Ａｌ２Ｏ３から成る各構成要素間のギャップ層６０８とを備える。シールド層６０２および６０３の膜厚はそれぞれ１μｍである。また、記録磁極６０５、６０６の膜厚はそれぞれ３μｍである。ギャップ層６０８の膜厚は、シールド層６０２および６０３とＭＲ素子部１０１との間で０．１μｍであり、記録磁極６０５および６０６間では０．２μｍである。導電膜１５０と記録磁極６０５の間隔は約４μｍである。コイル６０７の膜厚は３μｍである。
【０３４７】
ＭＲ素子部１０１はシールド層６０２および６０３内に配置されており、ヘッド表面６０４に直接露出しない構成となっている。
【０３４８】
バイアス電流は導電膜１４１および１５０を通じてＭＲ素子部１０１に印加される。軟質磁性膜１３０および強磁性膜１９０は、互いの磁化方向が直交する方向にそれぞれ磁化方向が向くように設定されており、再生信号に応じた磁化方向の変位を感度良く読みとることができた。
【０３４９】
また、図１７（ａ）および図１７（ｂ）に示すように、上記の磁気抵抗効果ヘッド７０００を備えた磁気ディスク装置８０００を作製した。図１７（ａ）は、磁気ディスク装置８０００の上面図を、図１７（ｂ）は磁気ディスク装置８０００の断面図を示している。
【０３５０】
磁気記録媒体７０１はＣｏ−Ｎｉ−Ｐｔ−Ｔａ系合金から成る。磁気抵抗効果ヘッド７０００は、磁気ヘッド支持部７０２により支持され、磁気ヘッド駆動部７０３により駆動される。磁気抵抗効果ヘッド７０００のトラック幅は５μｍとした。上記のような構成を磁気ディスク装置８０００は、図１７（ｂ）に示すように複数個備える。
【０３５１】
本発明の磁気抵抗効果ヘッド７０００は、従来のＣＩＰＭＲ素子であるＧＭＲ型磁気抵抗効果ヘッドよりも抵抗変化率が高い。従って、磁気抵抗効果ヘッド７０００は再生出力が高く、再生用磁気ヘッドとして大変有効である。作製した磁気ディスク装置８０００から、磁気記録媒体７０１に記録された情報に応じた電圧変化が良好に検出でき、本発明の磁気抵抗効果ヘッド７０００が実現できたことが分かった。
【０３５２】
なお、本発明の全ての実施の形態で示したＭＲ素子部１００、１０１、１０２および２００は、本実施の形態と同様に、磁気抵抗効果ヘッドとして用いることが出来る。
【０３５３】
【発明の効果】
以上説明したように、本発明によれば、磁気抵抗効果記憶素子および磁気抵抗効果素子が提供される。
【０３５４】
本発明の１つの局面によれば、外部磁界に対して磁化方向が動きやすい自由層が、膜厚が薄くても保磁力が小さい強磁性膜と非晶質層とで構成されている。また、本発明の別の局面によれば、自由層として反強磁性的に交換結合した合成フェリ磁性膜が用いられる。自由層をこのような構成とすることにより、微細な形状においても高感度な磁気抵抗効果素子として動作させることができ、また、高集積度で且つ小さな電流値においても高出力である磁気抵抗効果記憶素子が実現をされる。さらに、このような磁気抵抗効果記憶素子を行列状に配置した高密度磁気抵抗効果記憶デバイスが実現される。
【０３５５】
また、本発明の１つの局面によれば、磁気抵抗効果記憶素子からの情報信号の読み出し動作において、情報信号を効率良く読み出すことが可能である。また、情報信号の読み出し動作においてＮＤＲＯを実現することが出来る。
【図面の簡単な説明】
【図１】本発明の実施の形態１における磁気抵抗効果記憶素子の断面図
【図２】本発明の実施の形態１における磁気抵抗効果記憶素子の動作原理を示す図
【図３】本発明の実施の形態２における磁気抵抗効果記憶素子の断面図
【図４】本発明の実施の形態２における磁気抵抗効果記憶素子の動作原理を示す図
【図５】（ａ）は本発明の実施の形態３におけるＭＲＡＭデバイスを示す上面図、
（ｂ）は本発明の実施の形態３におけるＭＲＡＭデバイスの一部を示す斜視図
（ｃ）は本発明の実施の形態３におけるＭＲＡＭデバイスの一部を示す断面図
【図６】（ａ）は本発明の実施の形態３における磁気抵抗効果記憶素子を示す断面図、（ｂ）は本発明の実施の形態３におけるＭＲＡＭデバイスの一部を示す斜視図
【図７】本発明の実施の形態４における磁気抵抗効果記憶素子の断面図
【図８】（ａ）、（ｂ）、（ｃ）および（ｄ）は、本発明の実施の形態５におけるＭＲ素子部を示す断面図、
（ｅ）、（ｆ）および（ｇ）は、本発明の実施の形態５における強磁性膜を示す斜視図
【図９】本発明の実施の形態６における磁気抵抗効果記憶素子の動作を示す図
【図１０】本発明の実施の形態７における磁気抵抗効果記憶素子の動作を示す図
【図１１】本発明の実施の形態９における磁気抵抗効果記憶素子の動作を示す図
【図１２】（ａ）は本発明の実施の形態１４におけるＭＲＡＭデバイスを示す斜視図、
（ｂ）は本発明の実施の形態１４におけるＭＲＡＭデバイスの一部を示す斜視図、
（ｃ）は本発明の実施の形態１４の変形例におけるＭＲＡＭデバイスの一部を示す斜視図、
（ｄ）は本発明の実施の形態１４の変形例におけるＭＲＡＭデバイスの一部を示す斜視図、
（ｅ）は本発明の実施の形態１４の変形例におけるＭＲＡＭデバイスの一部を示す斜視図、
（ｆ）は本発明の実施の形態１４におけるＭＲＡＭデバイスを示す上面図
【図１３】本発明の実施の形態２０における磁気抵抗効果記憶素子の動作を示す図
【図１４】本発明の磁気抵抗効果記憶素子におけるアステロイド型の磁界曲線を示す図
【図１５】（ａ）は本発明の実施の形態２０におけるＭＲＡＭデバイスを示す斜視図、
（ｂ）は本発明の実施の形態２０におけるＭＲＡＭデバイスを示す上面図
【図１６】（ａ）は本発明の実施の形態２１における磁気抵抗効果ヘッドを示す斜視図。（ｂ）は本発明の実施の形態２１における磁気抵抗効果ヘッドを示す断面図
【図１７】（ａ）は本発明の実施の形態２１における磁気ディスク装置を示す上面図
（ｂ）は本発明の実施の形態２１における磁気ディスク装置を示す断面図
【符号の説明】
１００、１０１ ＭＲ素子部
１１０ 硬質磁性膜
１２０ 非磁性絶縁膜
１３０ 軟質磁性膜
１４０、１４１、１５０、１７０ 導電膜
１６０ 絶縁膜
１８０ 反強磁性膜
１９０ 強磁性膜
２１０ 非晶質磁性膜
２２０ 界面磁性膜
２３０、２５０、２６０、２８０ 強磁性膜
２４０、２７０ 非磁性膜
１０００、２０００ 磁気抵抗効果記憶素子
【発明の属する技術分野】
本発明は微細な形状の磁気抵抗効果素子および微細な形状の磁気抵抗効果記憶素子を可能とし、これらを行列状に配置した高密度磁気抵抗効果記憶デバイスを実現するものである。
【０００２】
【従来の技術】
磁気抵抗効果（ＭＲ）膜を用いた固体記憶デバイス（ＭＲＡＭ）は、Ｌ．Ｊ．Ｓｃｈｗｅｅの、Ｐｒｏｃ．ＩＮＴＥＲＭＡＧ Ｃｏｎｆ．ＩＥＥＥ Ｔｒａｎｓ．ｏｎ Ｍａｇｎ．Ｋｙｏｔｏ（１９７２）４０５．によって提案され、記録磁界発生用の電流線であるワード線とＭＲ膜を用いた読み出し用のセンス線より成る構成の様々なタイプのＭＲＡＭが研究されている。このような研究の例として、Ａ．Ｖ．Ｐｏｈｍらの、ＩＥＥＥ Ｔｒａｎｓ．ｏｎ Ｍａｇｎ．２８（１９９２）２３５６．が挙げられる。これらの記憶デバイスには、一般的にＭＲ変化率が２％程度の異方性ＭＲ効果（ＡＭＲ）を示すＮｉＦｅ膜等が使用され、出力される信号値の向上が課題であった。
【０００３】
非磁性膜を介して交換結合した磁性膜より成る人工格子膜が、巨大磁気抵抗効果（ＧＭＲ）を示すことが、Ｍ．Ｎ．Ｂａｉｂｉｃｈら、Ｐｈｙｓ．Ｒｅｖ．Ｌｅｔｔ．６１（１９８８）２４７２．に記述されている。また、ＧＭＲ膜を用いたＭＲＡＭの提案が、Ｋ．Ｔ．Ｍ．Ｒａｎｍｕｔｈｕら、ＩＥＥＥ Ｔｒａｎｓ．ｏｎ Ｍａｇｎ．２９（１９９３）２５９３．によってなされている。しかしながら、この反強磁性交換結合をした磁性膜より成るＧＭＲ膜は、大きなＭＲ変化率を示すものの、ＡＭＲ膜に比べ大きな印加磁界を必要とし、大きな情報記録および読み出し電流を必要とする問題点がある。
【０００４】
上記の交換結合型ＧＭＲ膜に対して、非結合型ＧＭＲ膜としてはスピンバルブ膜があり、反強磁性膜を用いたものが、Ｂ．Ｄｉｅｎｙら、Ｊ．Ｍａｇｎ．Ｍａｇｎ．Ｍａｔｅｒ．９３（１９９１）１０１．に記述されている。また、（半）硬質磁性膜を用いたものが、Ｈ．Ｓａｋａｋｉｍａら、Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．３３（１９９４）Ｌ１６６８．に記述されている。これらは、ＡＭＲ膜と同様の低磁界で、かつＡＭＲ膜より大きなＭＲ変化率を示す。また、反強磁性膜あるいは硬質磁性膜を用いたスピンバルブ型を用いたＭＲＡＭにおいて、記憶素子が非破壊読み出し特性（ＮＤＲＯ）を有することを示すものが、Ｙ．Ｉｒｉｅら、Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．３４（１９９５）Ｌ４１５．に記述され、本発明はこの技術に関連する。
【０００５】
上記のＧＭＲ膜の非磁性膜はＣｕ等の導体膜であるが、非磁性膜にＡｌ２Ｏ３やＭｇＯ等の酸化物絶縁膜を用いたトンネル型ＧＭＲ膜（ＴＭＲ）の研究も盛んとなり、このＴＭＲ膜を用いたＭＲＡＭも提案されている。
【０００６】
ＧＭＲ膜で膜面に垂直に電流を流した場合のＭＲ効果（ＣＰＰＭＲ）の方が膜面に平行に電流を流した場合のＭＲ効果（ＣＩＰＭＲ）より大きいことが知られている。また、更にＴＭＲ膜はインピ−ダンスが高いので、ＴＭＲ膜を用いることにより大きな出力が期待される。
【０００７】
【発明が解決しようとする課題】
しかし、ＭＲＡＭ素子の微細パタ−ン化を行っていくと以下のような課題が生じる。即ち磁性膜の膜厚は、通常約１ｎｍ〜約１０ｎｍであるが、ＭＲＡＭ素子幅がサブミクロンオーダーとなると反磁界成分が無視できなくなり、この磁性膜を磁化させるのに大きな磁界が必要となる。更に、この磁化状態を安定に保つには大きな保磁力が必要となり、ワード線の電流により発生する磁界での磁化反転が困難となる。
【０００８】
本発明は、上記のような課題を鑑みて、微細パタ−ン化された磁気抵抗効果素子および磁気抵抗効果記憶素子における、強磁性膜の反磁界成分の増加による素子動作の困難さを改善することを目的とする。また、磁気抵抗効果記憶素子およびそれらが集積されたＭＲＡＭデバイスに対する信号情報の記憶方法および信号情報の読み出し方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明の磁気抵抗効果素子は、第１の強磁性膜と、第２の強磁性膜と、第１の強磁性膜と第２の強磁性膜との間に設けられた第１の非磁性膜と、を備え、外部磁場に対して、第１の強磁性膜は第２の強磁性膜よりも容易に磁化回転し、第１の強磁性膜の磁性的な実効の厚みが２ｎｍ以下であって、第１の強磁性膜が、第２の非磁性膜と、第４の強磁性膜と、第５の強磁性膜とを備え、第４の強磁性膜と第５の強磁性膜とが、第２の非磁性膜を介して反強磁性交換結合をしており、第４の強磁性膜の磁化方向と第５の強磁性膜の磁化方向とが反平行を保った状態で、第４の強磁性膜と第５の強磁性膜とが磁化回転することにより上記目的が達成される。
【００１０】
第１の強磁性膜および第２の強磁性膜の少なくとも一方が膜の平面方向に磁化配向を持ってもよい。
【００１１】
第２の強磁性膜がＸＭｎＳｂからなり、ここでＸは、Ｎｉ、Ｐｔ、Ｐｄのうち少なくとも一つから選択されてもよい。
【００１７】
第４の強磁性膜の飽和磁化の大きさと第５の強磁性膜の飽和磁化の大きさとが異なってもよい。
【００１８】
第４の強磁性膜の厚さと第５の強磁性膜の厚さとが異なってもよい。
【００１９】
第４の強磁性膜の厚さと第５の強磁性膜の厚さとの差が２ｎｍ以下であってもよい。
【００２０】
第２の非磁性膜がＲｕからなってもよい。
【００２１】
第２の非磁性膜がＲｈ、ＩｒおよびＲｅの何れかよりなってもよい。
【００２２】
第２の非磁性膜は、０．６ｎｍ以上０．８ｎｍ以下の膜厚を有してもよい。
【００２３】
第４および第５の強磁性膜の少なくとも一方は、Ｎｉ、ＣｏおよびＦｅの内の少なくとも１種の原子を主成分としてもよい。
【００２５】
第２の強磁性膜が、第３の非磁性膜と、第６の強磁性膜と、第７の強磁性膜と、を備え、第６の強磁性膜と第７の強磁性膜とが、第３の非磁性膜を介して反強磁性交換結合をしてもよい。
【００２６】
第３の非磁性膜がＲｕからなってもよい。
【００２７】
第３の非磁性膜がＲｈ、ＩｒおよびＲｅの何れかよりなってもよい。
【００２８】
第３の非磁性膜は、０．６ｎｍ以上０．８ｎｍ以下の膜厚を有してもよい。
【００２９】
第６および第７の強磁性膜の少なくとも一方は、Ｎｉ、ＣｏおよびＦｅの内の少なくとも１種の原子を主成分としてもよい。
【００３０】
第１の非磁性膜が絶縁体であってもよい。
【００３１】
絶縁体は、Ａｌ２Ｏ３、ＭｇＯ、炭化物および窒化物の内の少なくとも１つを含んでもよい。
【００３２】
本発明の磁気抵抗効果記憶素子は、第１の強磁性膜と、第２の強磁性膜と、第１の強磁性膜と第２の強磁性膜との間に設けられた第１の非磁性膜と、少なくとも第１の強磁性膜を磁化回転させる、少なくとも１つの導電膜と、を備え、外部磁場に対して、第１の強磁性膜は第２の強磁性膜よりも容易に磁化回転し、第１の強磁性膜の磁性的な実効の厚みが２ｎｍ以下であって、第１の強磁性膜が、第２の非磁性膜と、第４の強磁性膜と、第５の強磁性膜とを備え、第４の強磁性膜と第５の強磁性膜とが、第２の非磁性膜を介して反強磁性交換結合をしており、第４の強磁性膜の磁化方向と第５の強磁性膜の磁化方向とが反平行を保った状態で、第４の強磁性膜と第５の強磁性膜とが磁化回転することにより上記目的が達成される。
【００３３】
第１の強磁性膜および第２の強磁性膜の少なくとも一方が膜の平面方向に磁化配向を持ってもよい。
【００３４】
第２の強磁性膜がＸＭｎＳｂからなり、ここでＸは、Ｎｉ、Ｐｔ、Ｐｄのうち少なくとも一つから選択されてもよい。
【００４０】
第４の強磁性膜の飽和磁化の大きさと第５の強磁性膜の飽和磁化の大きさとが異なってもよい。
【００４１】
第４の強磁性膜の厚さと第５の強磁性膜の厚さとが異なってもよい。
【００４２】
第４の強磁性膜の厚さと第５の強磁性膜の厚さとの差が２ｎｍ以下であってもよい。
【００４３】
第２の非磁性膜がＲｕからなってもよい。
【００４４】
第２の非磁性膜がＲｈ、ＩｒおよびＲｅの何れかよりなってもよい。
【００４５】
第２の非磁性膜は、０．６ｎｍ以上０．８ｎｍ以下の膜厚を有してもよい。
【００４６】
第４および第５の強磁性膜の少なくとも一方は、Ｎｉ、ＣｏおよびＦｅの内の少なくとも１種の原子を主成分としてもよい。
【００４８】
第２の強磁性膜が、第３の非磁性膜と、第６の強磁性膜と、第７の強磁性膜と、を備え、第６の強磁性膜と第７の強磁性膜とが、第３の非磁性膜を介して反強磁性交換結合をしてもよい。
【００４９】
第３の非磁性膜がＲｕからなってもよい。
【００５０】
第３の非磁性膜がＲｈ、ＩｒおよびＲｅの何れかよりなってもよい。
【００５１】
第３の非磁性膜は、０．６ｎｍ以上０．８ｎｍ以下の膜厚を有してもよい。
【００５２】
第６および第７の強磁性膜の少なくとも一方は、Ｎｉ、ＣｏおよびＦｅの内の少なくとも１種の原子を主成分としてもよい。
【００５３】
第１の非磁性膜が絶縁体であってもよい。
【００５４】
絶縁体は、Ａｌ２Ｏ３、ＭｇＯ、炭化物および窒化物の内の少なくとも１つを含んでもよい。
【００５５】
第１の強磁性膜と第２の強磁性膜とが第１の非磁性膜を挟みこんだ構造を少なくとも２つ備え、それぞれの構造は、少なくとも１つの第４の非磁性膜を介して重なってもよい。
【００５６】
それぞれの構造が備えるそれぞれの第２の強磁性膜の保磁力の大きさが互いに異なってもよい。
【００５７】
本発明によれば、上記に記載の磁気抵抗効果記憶素子を複数個含み、複数の導電膜が、所定の方向に配置される、ＭＲＡＭデバイスが実現される。
【０１１２】
本発明の１つの局面においては、外部磁界に対して磁化方向が動きやすい自由層が、膜厚が薄くても保磁力が小さい強磁性膜と非晶質層とで構成される。
【０１１３】
本発明の別の局面においては、自由層として反強磁性的に交換結合した合成フェリ磁性膜が用いられる。
【０１１４】
上述のような本発明の特徴により、微細な形状の磁気抵抗効果素子あるいは微細な形状の磁気抵抗効果記憶素子、およびこのような磁気抵抗効果記憶素子を行列状に配置した高密度磁気抵抗効果記憶デバイスが実現される。
【０１１５】
【発明の実施の形態】
（実施の形態１）
図１に本発明の実施の形態１における磁気抵抗効果記憶素子１０００の断面図を示す。
【０１１６】
磁気抵抗効果記憶素子１０００は、硬質磁性膜を用いたスピンバルブ型（以下ではＨＭスピンバルブ型と呼ぶ）磁気抵抗効果記憶素子である。
【０１１７】
磁気抵抗効果記憶素子１０００においては、硬質磁性膜１１０（第２の強磁性膜）と、非磁性絶縁膜１２０と、軟磁性膜１３０（第１の強磁性膜）とによりＭＲ素子部１００が形成される。軟磁性膜１３０は硬質磁性膜１１０よりも外部磁界に対して磁化回転し易い。ＭＲ素子部１００は、センス線およびビット線を構成する導電膜１４０および１５０に接続される。また、ワード線を構成する導電膜１７０が絶縁膜１６０を介してＭＲ素子部１００上部に設けられている。
【０１１８】
本発明の説明において、図示される各磁性膜中に示される矢印は、各磁性膜のそれぞれの磁化方向の一例を示している。ただし、各磁性膜の磁化方向は、図示される方向に限定されず、様々な実施の形態において変化し得るものであり、また、書き込み動作および読み出し動作において変化し得る。
【０１１９】
磁気抵抗効果記憶素子１０００においては、導電膜１７０（ワード線）を流れる電流によって発生する磁界により、硬質磁性膜１１０を磁化反転させ情報を書き込む。情報の読み出しは、硬質磁性膜１１０の磁化反転を起こさずに、軟磁性膜１３０のみを磁化反転させることにより行う。また、導電膜１７０のみでなく、導電膜１４０または１５０（センス線）にも電流を流して磁界を発生させても良い。この場合には、導電膜１７０と１４０（１５０）とにより構成されるそれぞれの配線は、直交する関係にあることが好ましい。
【０１２０】
このような書き込みおよび読み出し動作を行うことにより、磁気抵抗効果記憶素子１０００は、非破壊読み取り（ＮＤＲＯ）が可能となる。また、この場合、磁化反転させるための磁界のしきい値として、硬質磁性膜１１０および軟磁性膜１３０のそれぞれの保磁力に対応する記録用しきい値Ｈｈと読み出し用しきい値Ｈｓの２つが必要となる。
【０１２１】
図２（ａ）および図２（ｂ）に、ＨＭスピンバルブ型である磁気抵抗効果記憶素子１０００の動作原理を示す。磁気抵抗効果記憶素子１０００への信号の記録は、図２（ａ）に示すように、導電膜１７０に正のパルス電流５０１または負のパルス電流５０２を流し、硬質磁性膜１１０のＨｈを越える磁界を硬質磁性膜１１０に印加し、硬質磁性膜１１０を磁化反転させ、 硬質磁性膜１１０の磁化方向により“１”または“０”の信号を記録することにより行われる。
【０１２２】
記録された信号の読み出しは、導電膜１４０および１５０（図１）に定電流を流した状態で、導電膜１７０に弱電流パルスを流し、軟磁性膜１３０のＨｓ以上、硬質磁性膜１１０のＨｈ以下の磁界を発生させ、軟磁性膜１３０が磁化反転するか否かを判別することにより行われる。この場合、導電膜１４０および１５０を通じてモニターされたＭＲ素子部１００の抵抗値の変化により、“１”または“０”の記憶状態が識別される。
【０１２３】
例えば、図２（ａ）に示される“１”および“０”の記憶状態において、正のパルス電流５０１と同様のパルス電流を導電膜１７０に流した場合は、記憶状態“１”の 磁気抵抗効果記憶素子１０００に対しては抵抗値の変化はなく、また、記憶状態“０” の磁気抵抗効果記憶素子１０００に対しては抵抗値が増加する。そして、反対に、負のパルス電流５０２と同様のパルス電流を導電膜１７０に流した場合は、抵抗値の変化は上記と逆になる。
【０１２４】
更に、図２（ｂ）に示すように正→負のパルスを組み合わせたパルス電流５０３（ただし、パルス電流５０３の大きさは、硬質磁性膜１１０の磁化反転を起こさず、軟磁性膜１３０のみを磁化反転させ得るものである）を流した場合、記憶状態が“１”の 磁気抵抗効果記憶素子１０００に対しては、抵抗変化は零→正となるので、変化率（ΔＲ１／Δｔ）は正となり、反対に記憶状態が“０” の 磁気抵抗効果記憶素子１０００に対しては、抵抗の変化率（ΔＲ１／Δｔ）は負になる。
【０１２５】
上記のような動作原理で、磁気抵抗効果記憶素子１０００から信号の読み出しが可能となる。磁気抵抗効果記憶素子１０００のようなＨＭスピンバルブ型記憶素子において特徴的なことは、硬質磁性膜１１０の磁化状態は読み出し中は不変であるので、ＮＤＲＯが可能となることである。
【０１２６】
なお、硬質磁性膜１１０の代わりに半硬質磁性膜が用いられても良い。
【０１２７】
また、硬質磁性膜１１０および軟磁性膜１３０とが逆に配置されていてもよい。特に、導電膜１７０を用いての磁界印加を効率的に行うためには、自由層として用いる軟質磁性膜１３０は、導電膜１７０に、より近接して配置するのが好ましい。
【０１２８】
また、本実施の形態では、定電流印加の下での抵抗値変化を電圧変化として検出する、いわゆる定電流モードの例を示しているが、定電圧印加の下での抵抗値変化を電流変化として検出する、いわゆる定電圧モードによる記録情報の検出を用いても良い。
【０１２９】
また、磁気抵抗効果記憶素子１０００の構成は、磁気抵抗効果素子としても用いることができる。この場合は、磁気抵抗効果記憶素子１０００の構成からなる磁気抵抗効果素子は磁気ヘッドとして用いられ得、記録媒体等から印加される磁界はＭＲ素子部１００によって感知される。また、磁気ヘッドとして用いられる場合は、導電膜１７０は設けられていなくても良い。
【０１３０】
（実施の形態２）
図３に本発明の実施の形態２における磁気抵抗効果記憶素子２０００の断面図を示す。実施の形態１で示した磁気抵抗効果記憶素子１０００と同一の構成要素については同一の参照符号で表し、これらについての詳細な説明は省略する。
【０１３１】
磁気抵抗効果記憶素子２０００は、反強磁性膜を用いたスピンバルブ型（以下ではＡＦスピンバルブ型と呼ぶ）磁気抵抗効果記憶素子である。
【０１３２】
磁気抵抗効果記憶素子２０００においては、反強磁性膜１８０と交換結合した強磁性膜１９０（第２の強磁性膜）と、非磁性絶縁膜１２０と、軟磁性膜１３０（第１の強磁性膜）とによりＭＲ素子部１０１が形成され、センス線およびビット線を構成する導電膜１４１および１５０がＭＲ素子部１０１に接続されている。軟磁性膜１３０は強磁性膜１９０よりも外部磁界に対して磁化回転し易い。
【０１３３】
強磁性膜１９０は、導電膜１７０（ワード線）を流れる電流によって発生する磁界では磁化反転せず、非磁性絶縁膜１２０を介して強磁性膜１９０と磁気的に分離された軟磁性膜１３０のみが磁化反転する。従って情報の書き込みと読み出しは軟磁性膜１３０の磁化反転によってのみ行われ、ＮＤＲＯは困難であるが、磁化反転させるための磁界のしきい値は一つで、動作原理はシンプルである。
【０１３４】
図４（ａ）および図４（ｂ）に、ＡＦスピンバルブ型記憶素子である磁気抵抗効果記憶素子２０００の動作原理を示す。
【０１３５】
磁気抵抗効果記憶素子２０００において、強磁性膜１９０は、反強磁性膜１８０と交換結合して、その磁化は一方向にピン止めされている。
【０１３６】
磁気抵抗効果記憶素子２０００への信号の記録は、図４（ａ）に示すように、導電膜１７０に正のパルス電流５１１または負のパルス電流５１２を流し、軟磁性膜１３０のＨｓ以上の磁界を軟磁性膜１３０に印加し、軟磁性膜１３０を磁化反転させ、 軟磁性膜１３０の磁化方向により“１”または“０”の信号を記録することにより行われる。
【０１３７】
記録された信号の読み出しは、導電膜１４１および１５０（図３）に定電流を流した状態で、導電膜１７０に正または負の弱電流パルスを流して軟磁性膜１３０のＨｓ以上の磁界を発生させ、軟磁性膜１３０が磁化反転するか否かを判定することにより行われる。この場合、導電膜１４１および１５０を通じてモニターされたＭＲ素子部１０１の抵抗値の変化により、“１”または“０”の記憶状態が識別される。
【０１３８】
例えば、図４（ｂ）に示される“１”および“０”の記憶状態において、正のパルス電流５１３（ただし、パルス電流５１３の大きさは、強磁性膜１９０の磁化反転を起こさず、軟磁性膜１３０のみを磁化反転させ得るものである）を導電膜１７０に流した場合は、記憶状態“１” の磁気抵抗効果記憶素子２０００に対しては抵抗値の変化はない（ΔＲ２＝０）。また、正のパルス電流５１３を導電膜１７０に流した場合、記憶状態“０” の磁気抵抗効果記憶素子２０００に対しては抵抗値が変化する（ΔＲ２≠０）。そして、反対に負のパルス電流（図示せず）を導電膜１７０に流した場合は、抵抗値の変化は上記と逆になる。
【０１３９】
上記のような動作原理で、磁気抵抗効果記憶素子２０００からの信号の読み出しが可能となる。磁気抵抗効果記憶素子２０００のようなＡＦスピンバルブ型記憶素子においては、信号の読み出し時に記録された信号が破壊されるので、ＮＤＲＯは困難である。
【０１４０】
しかし、磁気抵抗効果記憶素子２０００のようなＡＦスピンバルブ型記憶素子においてもＮＤＲＯは可能である。具体的には、図４（ｃ）に示すように、ＭＲ素子部１０１の抵抗値と参照抵抗Ｒ１との差ΔＲ３を検出する方法により信号を読み出せば、導電膜１７０にパルス電流を流すことなく、記憶状態“１”または“０”を読み出すことができる。この場合は、信号の読み出し時に記録された信号が破壊されないので、ＮＤＲＯが可能である。このとき用いる参照抵抗Ｒ１の抵抗値は、比較するＭＲ素子部の抵抗値変化の範囲内の値であることが好ましく、磁気抵抗効果記憶素子が集積される場合は、磁気抵抗効果記憶素子の一つを参照抵抗Ｒ１として用いることが好ましい。
【０１４１】
なお、反強磁性膜１８０の代わりに磁化回転抑制層が用いられても良い。
【０１４２】
また、強磁性膜１９０および軟磁性膜１３０とが逆に配置されていてもよい。
【０１４３】
また、実施の形態１と同様に、磁気抵抗効果記憶素子２０００の構成は、磁気抵抗効果素子としても用いることができる。
【０１４４】
実施の形態１および本実施の形態で示された硬質磁性膜１１０および強磁性膜１９０は、磁気抵抗効果素子の固定層にあたる。硬質磁性膜１１０および強磁性膜１９０として用いられる金属磁性膜としては、ＣｏまたはＣｏ−Ｆｅ，Ｎｉ−Ｆｅ，Ｎｉ−Ｆｅ−Ｃｏ合金等の材料が優れている。特に、ＣｏまたはＣｏ−Ｆｅ合金が大きなＭＲ比を得るのに良いので非磁性膜１２０との界面にはＣｏ−ｒｉｃｈを用いることが望ましい。
【０１４５】
また、更に、ＸＭｎＳｂ（ＸはＮｉ、Ｐｔ、Ｐｄ、Ｃｕのうちの少なくとも一つから選ばれるのが好ましい。）は、高い磁性分極率を有するため、ＭＲ素子を構成した際、大きなＭＲ比が得られる。
【０１４６】
硬質磁性膜１１０および強磁性膜１９０として用いられる酸化物磁性膜としては、ＭＦｅ２Ｏ４（ＭはＦｅ，Ｃｏ，Ｎｉから選ばれる１種もしくは２種以上の元素）が好ましい。これらは比較的高温まで強磁性を示し、Ｆｅ−ｒｉｃｈに比べＣｏ，Ｎｉ−ｒｉｃｈは極めて抵抗値が高い。また、Ｃｏ−ｒｉｃｈは磁気異方性が大きいという特性があるので、これらの組成比の調整により所望の特性の硬質磁性膜１１０および強磁性膜１９０が得られる。
【０１４７】
なお、硬質磁性膜１１０および強磁性膜１９０の全体の膜厚は１ｎｍ以上１０ｎｍ以下が好ましい。
【０１４８】
更に、強磁性膜１９０に接する反強磁性膜１８０として用いられる磁化回転抑制層としては、金属層として不規則合金系のＩｒ−Ｍｎ，Ｒｈ−Ｍｎ，Ｒｕ−Ｍｎ，Ｃｒ−Ｐｔ−Ｍｎ等があり、磁界中で成膜することにより強磁性膜１９０と交換結合させることができ、工程が簡便となる利点がある。一方、規則合金系のＮｉ−Ｍｎ，Ｐｔ−（Ｐｄ）−Ｍｎ等は規則化のための熱処理が必要であるが、熱的安定性に優れており、特にＰｔ−Ｍｎが好ましい。また酸化物膜としては、α−Ｆｅ２Ｏ３やＮｉＯ、あるいはＬＴＯ３（ＬはＣｅを除く希土類元素を示し、ＴはＦｅ、Ｃｒ、Ｍｎ、Ｃｏを示す。）を用いることが好ましい。導電率の低いこのような材料を用いる場合には、図３に示すように導体１４１は、強磁性膜１９０と直接コンタクトが取れるように配するのが好ましい。
【０１４９】
実施の形態１および本実施の形態で示された軟質磁性膜１３０は、磁気抵抗効果素子の自由層にあたる。軟質磁性膜１３０として、ＣｏまたはＣｏ−Ｆｅ、Ｎｉ−Ｆｅ、Ｎｉ−Ｆｅ−Ｃｏ合金等の材料が優れている。また、軟質磁性膜１３０として、Ｎｉ−Ｆｅ−Ｃｏ膜を用いる場合には、
ＮｉｘＦｅｙＣｏｚ
０．６≦ｘ≦０．９
０≦ｙ≦０．３
０≦ｚ≦０．４
の原子組成比のＮｉ−ｒｉｃｈの軟磁性膜、もしくは、
Ｎｉｘ’Ｆｅｙ’Ｃｏｚ’
０≦ｘ’≦０．４
０≦ｙ’≦０．５
０．２≦ｚ’≦０．９５
のＣｏ−ｒｉｃｈ膜を用いるのが望ましい。
【０１５０】
これらの組成膜はセンサーやＭＲヘッド用として要求される低磁歪特性（１×１０−５）を有する。
【０１５１】
一般に、強磁性膜の磁化方向が層の平面方向である場合、層の平面方向の大きさをｗ、層の厚みをｄとすると、外部磁界の強磁性膜の平面方向成分と同方向の強磁性膜内部の反磁界成分は、ｄ／ｗの増加に伴って大きくなる。すなわち、ＭＲＡＭデバイスの集積度の上昇に伴い、ＭＲ素子部の微細パタ−ン化が進んでくると、強磁性膜の平面方向の反磁界成分が大きくなり、強磁性膜を磁化させるためには大きな磁界が必要となる。更には、この磁化状態を安定にするには大きな保磁力が必要となり、ワード線の電流により発生する磁界による強磁性膜の磁化反転が困難となる。
【０１５２】
上記のように、ＭＲ素子部の幅がおよそサブマイクロメートルサイズ以下となってくると、強磁性膜の反磁界成分が無視できなくなり、強磁性膜の磁化に大きな磁界が必要となる。
【０１５３】
本発明は、この課題を外部磁界に対して磁化方向が動きやすい自由層が、膜厚が薄くても保磁力が小さい強磁性膜と非晶質層との組み合わせで構成されたことを特徴、あるいは反強磁性的に交換結合した合成フェリ磁性膜により構成されたことを特徴とし、本発明によって微細な形状の磁気抵抗効果記憶素子を可能とし、これらを行列状に配置した高密度磁気抵抗効果記憶デバイスを実現するものである。本発明のこのような特徴については、後述の実施の形態３以降において更に詳しく説明される。
【０１５４】
（実施の形態３）
図５（ａ）および図５（ｂ）に本発明の実施の形態３におけるＭＲＡＭデバイス３０００を示す。図５（ａ）は、ＭＲＡＭデバイス３０００の上面図であり、図５（ｂ）は、ＭＲＡＭデバイス３０００の一部分を示す斜視図である。実施の形態１および２で示した磁気抵抗効果記憶素子１０００および２０００と同一の構成要素については同一の参照符号で表し、これらについての詳細な説明は省略する。ここでは、ＭＲ素子部１００（１０１）は、角柱形状にて表しているが、実施の形態に応じて円柱状（または楕円柱状）、円すい台形状または角すい台形状にて実現され得る。またＭＲ素子部１００（１０１）における面内形状は、形状異方性をつける上で、平面方向の幅をＷ１、長さをＬ１として表すと、Ｌ１＞Ｗ１にて実現されることが好ましい。
【０１５５】
また、導電膜１７０によるＭＲ素子部１００（１０１）への効率的な磁界印加を実現させるための、より好ましい導電膜１７０の断面形状を図５（ｃ）に示す。図５（ｃ）における角度ｈおよびｈ’（導電膜１７０の角型形状の内の少なくとも１つの角における角度を表す）が鋭角であることが好ましい。導電膜１７０の断面形状において、角度ｈおよびｈ’は、ＭＲ素子部１００（１０１）と対向する一辺と成される内角である。
【０１５６】
導電膜１７０の断面形状を図５（ｃ）に示されるような形状とすることは、導電膜１７０を一様に流れる電流において、ＭＲ素子部１００（１０１）に近接する部分に流れる電流分を実効的に増加させることができるので、効果的にＭＲ素子部１００（１０１）に磁界印加が行える上で好ましい。このような形状は、ＭＲＡＭデバイス３０００の微細化に伴って、導電膜１７０の断面形状のアスペクト比（幅／厚み）が低下する際には特に好ましい。
【０１５７】
この様に磁界印加を効率良く行う場合には、ＭＲ素子部１００（１０１）内の自由層は、導電膜１７０に、より近接するように配置するのが好ましい。この様な配置にすることにより、直交して配置された導電膜１７０とセンス線１５０にての合成磁界を用いる際にも、ＭＲＡＭデバイスとしてのＭＲ素子選択の動作マージンが取りやすく好ましい。このことは、導電膜１７０にて発生させる磁界とセンス線１５０にて発生させる磁界とが動作点にて１対１（つまり図１４におけるθ＝４５°の場合）となることが最も磁化回転のための磁界が少なくて済むことに依っている。
【０１５８】
ＭＲＡＭデバイス３０００は、実施の形態１および２で示した磁気抵抗効果記憶素子１０００または２０００を行列状に配置することにより構成される。磁気抵抗効果記憶素子１０００および２０００は共に、上述のＣＰＰＭＲ素子である。
【０１５９】
図５（ａ）および（ｂ）に示すように、ＣＰＰＭＲ素子を用いたＭＲＡＭにおいては、各磁気抵抗効果記憶素子は互いに並列につながれるため、磁気抵抗効果記憶素子の個数Ｎが増加してもＳ／Ｎ比はほとんど低下しない。
【０１６０】
図６（ａ）に、本発明の実施の形態の他の局面として、磁気抵抗効果記憶素子１００１の断面図を示す。
【０１６１】
磁気抵抗効果記憶素子１００１においては、硬質磁性膜１１１と、非磁性導電膜１２１と、軟磁性膜１３１とによりＭＲ素子部１０２が形成されている。ＭＲ素子部１０２は、センス線およびビット線を構成する導電膜１４２および１４３に接合される。また、ワード線を構成する導電膜１７１が絶縁膜１６１を介してＭＲ素子部１０２上部に設けられている。このような図６（ａ）に示される構成の磁気抵抗効果記憶素子１００１は、ＣＩＰＭＲ素子である。
【０１６２】
図６（ｂ）に示すように、ＣＩＰＭＲ素子型の磁気抵抗効果記憶素子１００１を行列状に配置してＭＲＡＭデバイス３００１が構成される。このとき、各磁気抵抗効果記憶素子は互いに直列につながれることとなる。このように、各磁気抵抗効果記憶素子が互いに直列につながれた場合、磁気抵抗効果記憶素子の個数Ｎが多くなると、一個の素子が示すＭＲ比は同じでも、ＭＲＡＭ全体としてのＳ／Ｎ比は低下すると考えられる。
【０１６３】
なお、図示される本発明の実施の形態全体の大部分において、ＭＲ素子部がセンス線およびワード線等の配線部よりも大きく表記されている。図５および図６においてもそのように表記されている。しかし、これは本発明の実施の形態を分かり易く説明するためのもので、ＭＲ素子部と配線部との大小関係は、上記に限定されない。また、ＭＲ素子部に効率的な磁界印加を行うには、配線部がＭＲ素子部を覆うような大小関係であることが好ましい。
【０１６４】
上述のＭＲＡＭデバイス３０００および３００１は磁気を活用する記憶素子であるので、電荷の蓄積を活用する半導体記憶素子のＤＲＡＭとは異なり不揮発性である。また、半導体のフラッシュ型記憶素子とは異なり、書き込み／読み出し回数が原理的には無制限であり、且つ、書き込み／消去時間もｎｓのオーダーで早いのが特徴である。
【０１６５】
１つの磁気抵抗効果記憶素子についての動作原理については、実施の形態１および２で既に述べたとおりである。ところで、実際にＭＲＡＭデバイスを構成する場合は、図５（ａ）、図５（ｂ）および図６（ｂ）に示したように、これら磁気抵抗効果記憶素子を行列状に配置する必要がある。その場合は、ワード線が行列状に配置され、各ワード線の交差点に隣接してＭＲ素子部が設けられる。なお、図５（ａ）、図５（ｂ）および図６（ｂ）に示されるワード線（導電膜１７０または１７１）は、図１、図３および図６（ａ）との対比のため、行または列の一方向にしか記載されていない。行列状に配置されたワード線については、後述の実施の形態において更に詳しく述べる。
【０１６６】
このとき選択された（Ｎ、Ｍ）番地のＭＲ素子部に隣接して交差する２本のワード線によって発生した磁界が、そのＭＲ素子部に印加される。また、このとき、２本のワード線の内の１本をセンス線で代用させてもよい。
【０１６７】
図１に示される磁気抵抗効果記憶素子１０００を用いてＭＲＡＭデバイスを構成する場合は、上記２本のワード線による合成磁界が、硬質磁性膜のアステロイド型曲線にて表されるスウィッチング磁界の値を越えれば情報の書き込みがなされる。また、その磁界の値を越えずに、軟磁性膜のスウィッチング磁界の値を越えれば情報の非破壊読み出しが所望の記憶素子について行われる。
【０１６８】
また、図２に示される磁気抵抗効果記憶素子２０００の場合も、合成磁界で軟磁性膜を磁化反転させて情報を書き込む点では基本的には同様である。また、これらの記憶素子の情報の読み出しに関しては、（Ｎ、Ｍ）番地の素子に隣接する２本のワード線（あるいはワード線とセンス線）に電流パルスを流し、同じく（Ｎ、Ｍ）番地の素子に接続されたセンス線およびビット線を通じてモニターされた抵抗変化により、（Ｎ、Ｍ）番地の素子部の情報を読み出すことが可能である。
【０１６９】
また、実施の形態２の図４（ｃ）で説明したように、ＭＲ素子部の抵抗値と参照抵抗との比較を行えば、（Ｎ、Ｍ）番地のＭＲ素子部の情報の読み出しをＮＤＲＯとすることが可能である。
【０１７０】
さらに、ワード線群とセンス線群に、トランジスタのようなスウィッチング素子をそれぞれ配置し、番地指定の信号により、Ｎ行とＭ列のワード線とＮ行Ｍ列のセンス線（ビット線）を選択して、（Ｎ、Ｍ）番地の記憶素子を選択することができる。この際、特に他経路を介した信号パルスの流入や信号パルスの高速化に伴う高調波成分の逆戻りを防止し、信号パルスを効率よく伝送するために、各記憶素子にダイオードあるいはトランジスタを配することが望ましい。なかでも高速なパルス応答に対応するために、これらのトランジスタとしてＭＯＳ型トランジスタを用いることが好ましい。
【０１７１】
また、記憶素子の高密度化に伴って、ワード線によって発生させる磁界の、選択するＭＲ素子部以外の場所への漏れ磁界の問題が大きくなってくる。これら漏れ磁界による選択されたＭＲ素子部以外への干渉効果を低減させるために、（Ｎ、Ｍ）番地に対して磁界を発生する１組のワード線のみに電流パルスを流すだけでなく、その両端あるいは隣り合う少なくとも１本あるいは１組以上のワード線にも電流パルスを流し、発生する漏れ磁界を打ち消して、その影響を低減させることが好ましい。
【０１７２】
（実施の形態４）
図７（ａ）〜図７（ｄ）に、本発明の実施の形態４における磁気抵抗効果記憶素子４０００の断面図を示す。
【０１７３】
磁気抵抗効果記憶素子４０００においては、ＭＲ素子部２００が、硬質磁性膜１１２、１１３および１１４と、軟磁性膜１３２、１３３および１３４と、非磁性絶縁膜１２２、１２３および１２４と、非磁性膜２２２および２２３とにより形成される。また、ワード線を構成する導電膜１７２が絶縁膜１６２を介してＭＲ素子部２００上部に設けられている。
【０１７４】
ＭＲ素子部２００は、軟磁性膜／非磁性絶縁膜／硬質磁性膜というパターンからなる構造を非磁性膜を介して複数回積層した構造となっている。磁気抵抗効果記憶素子４０００においては、積層数は３回となっている。なお、積層数は任意の回数が設定される。
【０１７５】
本実施の形態では、硬質磁性膜１１２、１１３および１１４として保磁力がそれぞれ異なるものを用い、その結果、記録時の磁界のしきい値が複数個存在するので、１つの磁気抵抗効果記憶素子４０００に多値記憶をさせることが可能である。各硬質磁性膜１１２、１１３および１１４の保磁力を変化させるには、それぞれの組成を変化させても良いし、それぞれの膜厚を変えても良い。この場合、図７（ａ）に示すように、ＭＲ素子部２００の抵抗値と参照抵抗Ｒ２との差ΔＲ４を検出する方法を用いて信号を読み出すことにより、多値記憶されたそれぞれの信号（例えば“０”、“１”、“２”および“３”等）を読み出すことができる。
【０１７６】
磁気抵抗効果記憶素子４０００の積層数は３回であり、図７（ａ）〜（ｄ）に示されるように、ＭＲ素子部２００の磁化方向パターンは４パターンあるので、１つの磁気抵抗効果記憶素子４０００に４つの値（“０”、“１”、“２”および“３”）を記憶させることができる。
【０１７７】
磁気抵抗効果記憶素子４０００においては、導電膜１７２を流れるパルス電流５２１、５２２および５２３によって発生する磁界により、硬質磁性膜１１２、１１３および１１４を磁化反転させ、信号を書き込む。本実施の形態では、硬質磁性膜１１２の保磁力が一番小さく、硬質磁性膜１１４の保磁力が一番大きい。このとき、導電膜１７２を流れるパルス電流の大きさを調整することにより、硬質磁性膜１１２、１１３および１１４の内の磁化反転させる硬質磁性膜を選択することができる。図７（ａ）〜（ｄ）に示される本実施の形態では、図７（ａ）から図７（ｄ）に移るに連れて、導電膜１７２を流れるパルス電流の値が順に大きくなっている。図７（ａ）において導電膜１７２を流れるパルス電流５２０の値は、図７（ｂ）におけるパルス電流５２１の値よりも更に小さい。図７（ａ）では何れの硬質磁性膜も磁化反転せず、図７（ｄ）では全ての硬質磁性膜が磁化反転している。
【０１７８】
読み出しは、上述のように、ＭＲ素子部２００の抵抗値と参照抵抗Ｒ２との差ΔＲ４を検出する方法を用いて信号を読み出す。
【０１７９】
また、読み出しにおいては、導電膜１７２に電流を流し、ＭＲ素子部２００の抵抗値の変化を読み出すことにより行っても良い。この場合、ＭＲ素子部２００の抵抗値の変化は、例えば参照抵抗Ｒ２の抵抗値との比較により検出され得る。
【０１８０】
また、軟磁性膜１３２、１３３および１３４においても保磁力がそれぞれ異なるものを用いても良い。この場合、導電膜１７２を流れるパルス電流の大きさを更に精密に調整し、軟磁性膜１３２、１３３および１３４の内で、磁化反転する軟磁性膜と磁化反転しない軟磁性膜とを設定することにより、１つの磁気抵抗効果記憶素子４０００に更に多くの信号を記憶させることができる。また、この場合の信号の読み出しは、上述のように、ＭＲ素子部２００の抵抗値と参照抵抗Ｒ２との差ΔＲ４を検出する方法を用いて信号を読み出すのが好ましい。
【０１８１】
また、全ての硬質磁性膜の磁化方向を固定し、本発明の実施の形態２で示したように、軟磁性膜のみを磁化反転させて信号を記憶させても良い。
【０１８２】
（実施の形態５）
本発明の実施の形態５として、実施の形態１で示したＭＲ素子部１００（図１）についてより詳細に述べる。図８（ａ）〜図８（ｇ）は、本発明の実施の形態５におけるＭＲ素子部１００の断面図および斜視図である。
【０１８３】
図８（ａ）に示されるＭＲ素子部１００においては、ＭＲ比を大きくするために、自由層である軟質磁性膜１３０は、非磁性絶縁膜１２０との界面に設けられる界面磁性膜２２０と、非晶質磁性膜２１０とを備えている。自由層は軟磁気特性が必要なため、Ｎｉ−ｒｉｃｈである材料が用いられても良いが、本実施の形態では、界面磁性膜２２０としてＣｏ−ｒｉｃｈが用いられ、非晶質磁性膜２１０としてＣｏＦｅＢまたはＣｏＭｎＢ等が用いられる。このような構成とすることにより、軟質磁性膜１３０の膜厚が２ｎｍ以下であっても、軟磁性特性を損なうことなく高ＭＲ比を得ることが可能である。なお、本実施の形態に示されるような自由層を用いた磁気抵抗効果記憶素子は、熱的安定性にも優れている。
【０１８４】
界面磁性膜２２０として、Ｎｉ、Ｃｏ、Ｆｅの内の少なくとも１種の原子を主成分とする合金材料が好ましく、また、Ｎｉ−Ｃｏ−Ｆｅを主成分とする合金材料を用いる場合は、界面磁性膜２２０の原子組成比が、ＮｉｘＣｏｙＦｅｚにおいて、ｘが０〜０．４、ｙが０．２〜０．９５、ｚが０〜０．５であることが望ましい。
【０１８５】
本実施の形態に示されるように、軟質磁性膜１３０（自由層）として界面磁性膜２２０と非晶質磁性膜２１０とを用いることで、磁性的な実効の厚みが２ｎｍ以下である自由層を有する磁気抵抗効果記憶素子が実現される。
【０１８６】
このとき、界面磁性膜２２０の膜厚が厚いと軟磁性特性が劣化し、ＭＲ比が低下するので、界面磁性膜２２０の膜厚は２ｎｍ以下、望ましくは１．２ｎｍ以下とする必要がある。またこの界面磁性膜２２０が有効に働くためには、少なくとも０．２ｎｍ以上の膜厚は必要であり、望ましくは０．８ｎｍ以上の膜厚がよい。界面磁性膜２２０の材料としては、ＣｏまたはＣｏ高濃度のＣｏ−Ｆｅ合金が優れている。
【０１８７】
図８（ｂ）に、軟質磁性膜１３０（自由層）として、交換結合型フェリ磁性膜を用いた場合のＭＲ素子部１００を示す。軟質磁性膜１３０に含まれる２つの強磁性膜２３０および２５０は、非磁性膜２４０を介して磁気的に交換結合している。このとき、非磁性膜２４０の膜厚を適当な値（例えば、Ｒｕを用いた場合、膜厚は０．６ｎｍ以上０．８ｎｍ以下）とすることにより、この交換結合を反強磁性的とすることが可能である。図８（ｂ）に示されるＭＲ素子部１００においては、非磁性膜２４０（例えばＲｕ）を介して反強磁性的に交換結合した強磁性膜２３０および２５０の膜厚を互いに異なるようにする、あるいは飽和磁化の大きさを互いに異なるようにすることが特徴である。
【０１８８】
また、図８（ｂ）に示される交換結合型フェリ磁性膜構造の軟質磁性膜１３０の非磁性膜２４０としては、磁性膜間の交換結合を生じやすい非磁性金属膜が望ましく、Ｃｕ、Ａｇ、Ａｕが用いられる。また、界面の熱的安定性を考慮すると、Ｒｕ、Ｒｈ、Ｉｒ、Ｒｅ等のほうがより望ましく、特にＲｕが優れている。さらに、交換結合型フェリ磁性膜に用いる金属磁性膜としては、Ｎｉ、Ｃｏ、Ｆｅの内いづれか１種もしくは２種以上の元素を主成分とする金属磁性膜が望ましい。
【０１８９】
強磁性体の飽和磁化の大きさは、磁化を決定する材料固有の磁気モーメントの大きさに、その強磁性体の体積（強磁性体内に含まれる磁気モーメントの数に相当）を掛け合わせて決定される。図８（ｂ）に示される構成の場合には、交換結合型フェリ磁性膜に含まれる２つの強磁性膜２３０および２５０の平面方向のサイズは同程度である。従って、２つの強磁性膜２３０および２５０のそれぞれの平面方向の飽和磁化の大きさは、互いの材料固有の磁気モーメントの強さと、膜厚によって決定される。このような交換結合型フェリ磁性膜で構成される自由層（軟質磁性膜１３０）においては、その自由層としての役割を果たす磁性的な実効の膜厚が、実質的に２つの強磁性膜２３０および２５０の膜厚（磁化）の差となる。磁性的な実効の膜厚を薄くすることは、デバイスの高感度化に効果がある。
【０１９０】
図８（ｂ）に示されるようなＭＲ素子部１００の構成での実施において、強磁性膜の厚みによって磁化の大きさに差を付ける場合には特に、２つの強磁性膜２３０および２５０の膜厚の差異は２ｎｍ以下が好ましい。このとき、上記のような意味では、磁性的な実効の厚みが２ｎｍ以下である自由層を有する磁気抵抗素子を実現することができる。
【０１９１】
２つの強磁性膜の厚みの差異が２ｎｍ以上の自由層にて磁化反転動作を行う場合には、反磁界成分の上昇に伴い、より強い外部磁界が必要となる。ＭＲＡＭを構成する場合、外部磁界はワード線（あるいはセンス線）を用いて発生させ、ＭＲ素子部に印加される。このワード線に低抵抗の銅（Ｃｕ）を用いた場合においても、ワード線に最大５０ＭＡ／ｃｍ２程度までしか電流を流すことができないとすると、デバイスの安定動作を鑑みて動作マージンを考慮した場合、発生し得る外部磁界から見積もられる強磁性膜の厚みの差異は、数ｎｍオーダー以下が好ましい。図８（ｂ）に示されるような本発明の構成の実施によれば、強磁性膜２３０および２５０の厚みの差異は２ｎｍ以下が最も好ましいことが分かった。また、自由層としての実効的な厚みが０．２ｎｍ以下では、自由層としてのソフト性が劣化するため、実効的な厚みは０．２ｎｍ以上が好ましい。
【０１９２】
また、軟磁性膜１３０の磁化回転応答は、２つの強磁性膜２３０および２５０が外部磁界の印加に対して互いの磁化方向を反平行に保ったまま、２つの強磁性膜の磁化の差によって生じる実効的な磁化の回転として行われるようにすることが好ましい。これは、磁界印加により２つの強磁性膜の磁化の反平行状態を崩す磁化回転は、２つの強磁性膜２３０および２５０間の交換結合に打ち勝つ必要があるため、上記の反平行状態を保ったままの磁化回転に比べてより高い外部磁場が必要となり、好ましくないからである。本実施の形態において、図８（ｄ）に示すように外部磁界に対して、２つの強磁性膜２３０および２５０の磁化ベクトルが互いに反平行を保ったまま磁化回転するようにすれば、磁気抵抗効果素子の低磁界動作に効果的である。
【０１９３】
図８（ｄ）は、外部磁界Ｈ１からＨ２に磁界印加方向が変わった際の強磁性膜２３０および２５０の磁化方向の変化の様子を示している。図８（ｅ）〜（ｇ）は、図８（ｄ）において、外部磁界Ｈ１からＨ２に磁界印加方向が変わった際の強磁性膜２３０および２５０の磁化方向の変化の様子を斜視図として模式的に示している。なお、図８（ｅ）〜（ｇ）においては、強磁性膜２３０および２５０以外の構成要素は、説明を容易にするために省略されている。外部磁界Ｈ１からＨ２に磁界印加方向が変わったとき、強磁性膜２３０および２５０の磁化方向は、図８（ｅ）から図８（ｇ）に示されるように変化する。図８（ｆ）は、強磁性膜２３０および２５０の磁化方向の変化の途中の様子を示している。軟質磁性膜１３０の磁化回転応答は、強磁性膜２３０および２５０の２つの磁化方向が反平行の関係を保った状態で２つの磁化の差によって生じた実効的な磁化の回転として行われる。
【０１９４】
また、ＭＲＡＭデバイスのように、磁気抵抗効果素子を用いるＲＡＭにおいては、サブミクロンオーダーでの微細化に伴って、加工精度の低下や、加工素子自体が磁性膜内の一つ一つの粒の影響を受けやすい状態となり、素子の磁性層の単磁区化はより困難となってくる。本発明のように、自由層を上記のような交換結合型フェリ磁性構造にて構成することは、自由層の単磁区化にも効果がある。
【０１９５】
更に、単磁区化が図られるという利点と、反強磁性的交換結合エネルギーにより２つの強磁性層が磁気的に結合しているという特性が合わされることにより、本発明の磁気抵抗効果素子は熱安定性にも優れた特性となる。
【０１９６】
また、上記のような自由層に用いられる交換結合型フェリ磁性膜の構成は、固定層である硬質強磁性膜１１０に用いられても良い。この場合、図８（ｃ）に示すような、非磁性膜２７０には、上述の通り、強磁性膜２６０および２８０間の交換結合を生じやすい非磁性金属膜が望ましく、Ｃｕ，Ａｇ，Ａｕが用いられる。また、界面の熱的安定性を考慮すれば、Ｒｕ、Ｒｈ、Ｉｒ、Ｒｅ等がより望ましい。特にＲｕが優れている。
【０１９７】
また、交換結合型フェリ磁性膜に用いる金属磁性膜としても、上述の通り、Ｎｉ、Ｃｏ、Ｆｅの内いづれか１種もしくは２種以上の元素を主成分とする金属磁性膜が望ましい。この場合にも、非磁性膜２７０の膜厚が適当な厚み（０．４〜１ｎｍ）の時に、これに接した強磁性体に反強磁性的な交換結合が生じる。特に、非磁性膜２７０としてＲｕを用いる場合には、非磁性膜２７０の膜厚は０．６〜０．８ｎｍが好ましい。さらに、図３に示した反強磁性膜（磁化回転抑制層）１８０を強磁性膜２６０および２８０に隣接させることにより、ピンニング効果を高める効果が得られる。
【０１９８】
本実施の形態で示したようなＭＲ素子部１００の構成は、実施の形態２および３で示したＭＲ素子部１０１（図３）および１０２（図６）についても適用される。
【０１９９】
非磁性絶縁膜１２０としては、Ａｌ２Ｏ３やＭｇＯといった酸化物や、あるいは炭化物、窒化物が優れている。あるいは、エネルギーギャップ値が２−６ｅＶの値を有するワイドギャップ半導体も好ましい。
【０２００】
また、特に、非磁性膜１２１（図６（ａ））として金属を用いる場合には、Ｃｕ，Ａｇ，Ａｕ，Ｒｕなどがあるが、特にＣｕが優れている。
【０２０１】
非磁性膜１２１の膜厚としては、磁性膜間の相互作用を弱くするために少なくとも０．９ｎｍ以上は必要である。また、非磁性膜１２１が厚くなるとＭＲ比が低下してしまうので膜厚は１０ｎｍ以下、望ましくは３ｎｍ以下とするべきである。また、膜厚が３ｎｍ以下の場合は、各層の平坦性は重要となり、平坦性が悪いと、非磁性膜で磁気的に分離されているはずの２つの強磁性膜間に磁気的結合が生じてＭＲ比の劣化と感度の低下が生ずる。従って、強磁性膜と非磁性膜との界面の凹凸は０．５ｎｍ以下であることが望ましい。
【０２０２】
非磁性絶縁膜１２０の膜厚としては、絶縁性を確保するために、少なくとも０．３ｎｍ以上は必要である。また、非磁性絶縁膜１２０の膜厚が厚くなりすぎるとトンネル電流が流れなくなるため、膜厚は３ｎｍ以下にすることが望ましい。この場合においても、各層の平坦性が重要で、平坦性が劣化すると、非磁性絶縁膜１２０が破れて、トンネルリークが起こる。あるいは、２つの強磁性膜（硬質磁性膜１１０および軟磁性膜１３０）間に、磁気的結合が生じて、ＭＲ素子部１００のＭＲ比の劣化と感度の低下が生じる。従って、各強磁性膜と非磁性絶縁膜との界面の凹凸は０．５ｎｍ以下、さらに好ましくは０．３ｎｍ以下が良い。
【０２０３】
本実施の形態において示されたＭＲ素子部１００、１０１および１０２は、実施の形態１および２と同様に、磁気抵抗効果素子として用いられても良い。
【０２０４】
（実施の形態６）
本発明の実施の形態６として、実施の形態１で示した磁気抵抗効果記憶素子１０００の作製方法を示す。
【０２０５】
図１を参照して、スパッタリングのターゲットとしてＮｉ０．６８Ｃｏ０．２Ｆｅ０．１２（軟質磁性膜１３０用）、Ａｌ（非磁性絶縁膜１２０用）、Ａｌ２Ｏ３（非磁性絶縁膜１２０用）、Ｃｏ０．７５Ｐｔ０．２５（硬質磁性膜１１０用）を用い（組成は全て原子比）、多元スパッタ装置により基板（図示せず）上に、図１に示されたようなサンドイッチタイプのＭＲ素子部１００を作製した。ＭＲ素子部１００の基本構成は、ＮｉＣｏＦｅ（１５）／Ａｌ２Ｏ３（１．５）／ＣｏＰｔ（１０）である（このような構成要素の説明において、カッコ内は厚さ（ｎｍ）を表し、“／”は、各構成物質同士の組み合わせを表す）。なお各膜厚はシャッターで制御した。
【０２０６】
Ａｌ２Ｏ３（非磁性絶縁膜１２０）の製膜方法としては、Ａｌを製膜したうえで酸化工程を経て作製する方法（方法Ａ）と、Ａｌ２Ｏ３をそのままスパッタして作製する方法（方法Ｂ）とを行い、それぞれの非磁性絶縁膜１２０について検討した。上記Ａｌの酸化工程としては、真空漕内での自然酸化によるもの、真空漕内での加温下での自然酸化によるもの、あるいは真空漕内でのプラズマ中においての酸化によるものそれぞれについて行った。そして、何れの工程に対しても良好な非磁性絶縁膜が得られた。
【０２０７】
ＭＲ素子部１００の作製後、硬質磁性膜１１０のＣｏＰｔを着磁し、ＭＲ素子部１００のＭＲ特性を室温、印加磁界１００ Ｏｅで測定したところ、ＭＲ比は上述の方法Ａ、Ｂにおいて、それぞれ３０％、１８％であった。ＭＲが生じる磁界幅は５ Ｏｅ、１０ Ｏｅであった。このときの接合面積は、およそ０．２５平方マイクロメートルであった。このうち、ＭＲ比の高かった方法Ａを用いて、図１に示したような磁気抵抗効果記憶素子１０００を作製した。センス線およびビット線用の導電膜１４０および１５０にはＰｔまたはＡｕを用い、ワード線用の導電膜１７０にはＡｌ、ＡｕＣｒ、Ｔｉ／Ａｕ、Ｔａ／Ｐｔ、Ｃｒ／Ｃｕ／Ｐｔ／ＴａまたはＴｉＷなどを用いた。ＭＲ素子部１００と導電膜１７０との絶縁にはＣａＦ２またはＳｉＯ２を用い、また、Ｓｉ３Ｎ４も用いられる。
【０２０８】
上記のような方法で作製された磁気抵抗効果記憶素子１０００の動作を以下のように確認した。
【０２０９】
まず、図９（ａ）に示すようなパルス電流５３１を導電膜１７０（ワード線）に流して硬質磁性膜１１０を一方向に磁化した。次に、やはり導電膜１７０に、図９（ｂ）上側のグラフに示すようなパルス電流５３２を流し、導電膜１４０および１５０（センス線およびビット線）を通じて測定した記憶素子の電圧変化（ΔＲ５／Δｔ）をモニターした。電圧変化（ΔＲ５／Δｔ）の結果は、図９（ｂ）の下側のグラフに示すように記憶情報に応じたパルス５３３が検出され、非磁性膜に絶縁体を用いた所望の磁気抵抗効果記憶素子１０００が実現できたことが分かった。
【０２１０】
（実施の形態７）
本発明の実施の形態７として、実施の形態２で示した磁気抵抗効果記憶素子２０００の作製方法を示す。
【０２１１】
上述の実施の形態６と同様の方法で、図３に示すような磁気抵抗効果記憶素子２０００を作製した。
【０２１２】
ターゲットにＣｏ０．９Ｆｅ０．１（軟質磁性膜１３０用）、Ａｌ（非磁性絶縁膜１２０用）、Ｎｉ０．２Ｆｅ２．８Ｏ４（強磁性膜１９０用）、ＩｒＭｎ（反強磁性膜１８０としての磁化回転抑制層用）を用い、Ｃｏ０．９Ｆｅ０．１（７）／Ａｌ２Ｏ３（１．８）／Ｎｉ０．２Ｆｅ２．８Ｏ４（１０）／ＩｒＭｎ（１５）の基本構成部分を持つＭＲ素子部１０１を作製した。なお、Ａｌ２Ｏ３は、上述の方法Ａの方法で作製した。
【０２１３】
ＭＲ素子部１０１のＭＲ特性を室温、印加磁界１００ Ｏｅで測定したところ、ＭＲ比はおよそ２６％であった。このときの接合面積は、およそ０．７平方マイクロメートルであった。
【０２１４】
導電膜１４１および１５０にはＡｕを用い、導電膜１７０にはＡｕＣｒを用いた。ＭＲ素子部１０１と導電膜１７０との絶縁にはＳｉＯ２を用いている。なお、本実施の形態では絶縁にＳｉＯ２を用いたが、ＣａＦ２またはＡｌ２Ｏ３も用いられ得、あるいはＳｉ３Ｎ４が用いられても良い。
【０２１５】
上記のような方法で作製された磁気抵抗効果記憶素子２０００の動作を以下のように確認した。
【０２１６】
まず、図１０（ａ）に示すようなパルス電流５４１を導電膜１７０に流して軟質磁性膜１３０を一方向に磁化した。次に、やはり導電膜１７０に、図１０（ｂ）上側のグラフに示すようなパルス電流５４２を流し、導電膜１４１および１５０を通じて測定した記憶素子の電圧変化（ΔＶ１）をモニターした。電圧変化（ΔＶ１）の結果は、図１０（ｂ）下側のグラフに示すように、記憶情報に応じた電圧変化５４３として検出でき、所望の磁気抵抗効果記憶素子２０００が実現できたことが分かった。
【０２１７】
（実施の形態８）
本発明の実施の形態８として、実施の形態５で示したＭＲ素子部１００の作製方法を示す。
【０２１８】
上述の実施の形態６と同様の方法で、図８（ａ）に示すようなＭＲ素子部１００を作製した。
【０２１９】
ターゲットにＣｏ０．９Ｆｅ０．１（界面磁性膜２２０用）、Ｃｏ（界面磁性膜２２０および硬質磁性膜１１０用）、Ａｌ（非磁性絶縁膜１２０用）、ＣｏＭｎＢ（非晶質磁性膜２１０）を用い、ＭＲ素子部１００として、ＣｏＭｎＢ（１）／Ｃｏ（１）／Ａｌ２Ｏ３（１．５）／Ｃｏ（２）の構成を成すＭＲ素子部と、ＣｏＦｅＢ（１）／Ｃｏ０．９Ｆｅ０．１（１）／Ａｌ２Ｏ３（１．５）／Ｃｏ（２）の構成を成すＭＲ素子部とを作製した。なお、両者ともＡｌ２Ｏ３は、上述の方法Ａの方法で作製した。
【０２２０】
ＭＲ素子部１００が設けられる基板（図示せず）としては、表面を熱酸化処理したＳｉ基板、あるいはＡｌ２Ｏ３・ＴｉＣなどを用いた。基板上に下地層としてＴａやＣｕ、ＮｉＦｅ、Ｐｔなどの単層膜あるいは積層膜を目的に応じて作製し、その上に上述のＭＲ素子部１００を作製した。更に、上部のキャップ層としてＴａやＣｕ、ＮｉＦｅ、Ｐｔなどの単層膜あるいは積層膜を目的に応じて作製した。
【０２２１】
作製されたＭＲ素子部１００のＭＲ特性を室温、印加磁界１００ Ｏｅで測定したところ、ＭＲ比はおよそ３２％および２９％であった。このときの接合面積は、およそ０．２５平方マイクロメートルであった。
【０２２２】
更に、上記のように作製されたＭＲ素子部１００を用いて、実施の形態１で示した磁気抵抗効果記憶素子１０００を構成した。導電膜１４０および１５０にはＡｕおよびＣｕを用い、導電膜１７０にはＡｕＣｒを用いた。ＭＲ素子部１００と導電膜１７０との絶縁にはＳｉＯ２を用いている。なお、本実施の形態では絶縁にＳｉＯ２を用いたが、ＣａＦ２、Ａｌ２Ｏ３あるいはＳｉ３Ｎ４を用いても良い。
【０２２３】
上記のような方法で作製された磁気抵抗効果記憶素子１０００の動作を、実施の形態６における図９に示した方法と同様の方法で確認した。その結果、上述の２種類のそれぞれのＭＲ素子部１００を備えた磁気抵抗効果記憶素子１０００は両者とも、図９（ｂ）に示されるような記憶情報に応じたパルスが検出され、本発明の磁気抵抗効果記憶素子１０００が実現できたことが分かった。
【０２２４】
（実施の形態９）
本発明の実施の形態９として、実施の形態４で示した磁気抵抗効果記憶素子４０００の作製方法を示す。
【０２２５】
上述の実施の形態６と同様の方法で、図７（ａ）〜図７（ｄ）に示すような磁気抵抗効果記憶素子４０００を作製した。ターゲットとして、軟質磁性膜１３２、１３３および１３４用にＮｉ０．６８Ｃｏ０．２Ｆｅ０．１２、非磁性絶縁膜１２２、１２３および１２４用にＡｌ、また、それぞれ保磁力の違う硬質磁性膜１１２、１１３および１１４用にＣｏ０．９Ｆｅ０．１、ＣｏおよびＣｏ０．５Ｆｅ０．５を用い、ＭＲ素子部２００を作製した。硬質磁性膜の保磁力の大きさは、Ｃｏ０．９Ｆｅ０．１＞Ｃｏ＞Ｃｏ０．５Ｆｅ０．５の順になっている。
【０２２６】
作製したＭＲ素子部２００は、Ｎｉ０．６８Ｃｏ０．２Ｆｅ０．１２（１０）／Ａｌ２Ｏ３（１．５）／Ｃｏ０．９Ｆｅ０．１（１５）／Ａｌ２Ｏ３（１５）／Ｎｉ０．６８Ｃｏ０．２Ｆｅ０．１２（１０）／Ａｌ２Ｏ３（１．５）／Ｃｏ（１５）／Ａｌ２Ｏ３（１５）／Ｎｉ０．６８Ｃｏ０．２Ｆｅ０．１２（１０）／Ａｌ２Ｏ３（１．５）／Ｃｏ０．５Ｆｅ０．５（１５）の構成で、３接合アレイを形成している。なお、Ａｌ２Ｏ３は上述の方法Ａの方法で作製した。ＭＲ素子部２００のＭＲ特性を室温、印加磁界１００ Ｏｅで測定したところ、アレイとしてのＭＲ比はおよそ２８％であった。このときの接合面積は、およそ０．２５平方マイクロメートルであった。
【０２２７】
センス線およびビット線として用いられる導電膜（実施の形態１の導電膜１４０および１５０と同様の導電膜、図７（ａ）〜図７（ｄ）において図示せず）にはＡｕを用い、ワード線として用いられる導電膜１７２にはＡｕＣｒを用いた。ＭＲ素子部２００と導電膜１７２との絶縁にはＳｉＯ２を用いている。なお、本実施の形態では絶縁にＳｉＯ２を用いたが、ＣａＦ２、Ａｌ２Ｏ３あるいはＳｉ３Ｎ４を用いても良い。
【０２２８】
上記のような方法で作製された磁気抵抗効果記憶素子２０００の動作を以下のように確認した。
【０２２９】
まず、図１１（ａ）に示すように、導電膜１７２にパルス電流５５１を流して硬質磁性膜１１２、１１３および１１４を一方向に磁化した。次に、図１１（ｂ）に示すような立ち上がり方に傾斜の有るパルス電流５５２によって、それぞれの硬質磁性膜１１２、１１３および１１４の磁化方向を順番に反転させ、センス線およびビット線を通じて電圧変化ΔＶ２をモニターした。その結果、記憶情報に応じた電圧変化５５３が検出され、磁気抵抗効果記憶素子４０００に多値が記録されたことが確認された。
【０２３０】
本発明の磁気抵抗効果記憶素子４０００においては、適当なバイアスを印加することによる多値記録を行うことが出来る。また、定バイアス下における電圧変化ΔＶ２に応じて記録情報を検出することが出来る。
【０２３１】
（実施の形態１０）
本発明の実施の形態１０として、実施の形態５で示したＭＲ素子部１００の作製方法を示す。
【０２３２】
上述の実施の形態６と同様の方法で、図８（ｂ）に示すようなＭＲ素子部１００を作製した。
【０２３３】
ターゲットに交換結合型フェリ磁性膜における金属の強磁性膜２３０および２５０用としてＣｏ０．９Ｆｅ０．１またはＮｉ０．８１Ｆｅ０．１９、金属の非磁性膜２４０用としてＲｕ、非磁性絶縁膜１２０用としてＡｌ、硬質磁性膜１１０用にＣｏ０．９Ｆｅ０．１を用いた。
【０２３４】
ＭＲ素子部１００として、Ｃｏ０．９Ｆｅ０．１（１．９）／Ｒｕ（０．７）／Ｃｏ０．９Ｆｅ０．１（２．９）／Ａｌ２Ｏ３（１．２）／Ｃｏ０．９Ｆｅ０．１（２０）の構成から成るＭＲ素子部と、Ｎｉ０．８１Ｆｅ０．１９（３）／Ｒｕ（０．７）／Ｎｉ０．８１Ｆｅ０．１９（２）／Ａｌ２Ｏ３（１．２）／Ｃｏ０．９Ｆｅ０．１（２０）の構成から成るＭＲ素子部とを作製した。なお、Ａｌ２Ｏ３は、上述の方法Ａの方法で作製した。作製されたＭＲ素子部１００のＭＲ特性を室温、印加磁界１００ Ｏｅで測定したところ、両者ともＭＲ比はおよそ２５％程度であった。このときの接合面積は、およそ０．０５平方マイクロメートルであった。
【０２３５】
本実施の形態のＭＲ素子部１００は、Ｃｏ０．９Ｆｅ０．１（４．８）／Ａｌ２Ｏ３（１．２）／Ｃｏ０．９Ｆｅ０．１（２０）またはＮｉ０．８１Ｆｅ０．１９（５）／Ａｌ２Ｏ３（１．２）／Ｃｏ０．９Ｆｅ０．１（２０）の基本構成を持つようなＭＲ素子部に比べて、抗磁力が小さいことが分かった。このことは、図８（ｂ）の様な構造をとることにより、反磁界の影響が低減したことによるものである。
【０２３６】
更に、上記のように作製されたＭＲ素子部１００を用いて、実施の形態１で示した磁気抵抗効果記憶素子１０００を構成した。導電膜１４０および１５０にはＡｕおよびＣｕを用い、導電膜１７０にはＡｕＣｒを用いた。ＭＲ素子部１００と導電膜１７０との絶縁にはＳｉＯ２を用いている。なお、本実施の形態では絶縁にＳｉＯ２を用いたが、ＣａＦ２、Ａｌ２Ｏ３あるいはＳｉ３Ｎ４を用いても良い。
【０２３７】
上記のような方法で作製された磁気抵抗効果記憶素子１０００の動作を、実施の形態６における図９（ａ）および図９（ｂ）に示した方法と同様の方法で確認した。その結果、上述の２種類のそれぞれのＭＲ素子部１００を備えた磁気抵抗効果記憶素子１０００は両者とも、図９（ｂ）に示されるような記憶情報に応じたパルスが検出され、本発明の磁気抵抗効果記憶素子１０００が実現できたことが分かった。
【０２３８】
（実施の形態１１）
本発明の実施の形態１１として、実施の形態２で示した磁気抵抗効果記憶素子２０００の作製方法を示す。本実施の形態における磁気抵抗効果記憶素子２０００は、実施の形態５の図８（ｂ）で示した軟質磁性膜１３０を備える。
【０２３９】
上述の実施の形態６と同様の方法で、実施の形態５の図８（ｂ）で示した軟質磁性膜１３０を備えたＭＲ素子部１０１（図３）を作製した。
【０２４０】
ターゲットに交換結合型フェリ磁性膜における金属の強磁性膜２３０および２５０用としてＣｏ０．９Ｆｅ０．１またはＮｉ０．８１Ｆｅ０．１９、金属の非磁性膜２４０用としてＲｕ、非磁性絶縁膜１２０用としてＡｌ、強磁性膜１９０用にＣｏ０．５Ｆｅ０．５および反強磁性膜１８０としての磁化回転抑制層用にＩｒＭｎを用いた。
【０２４１】
ＭＲ素子部１０１として、Ｃｏ０．９Ｆｅ０．１（１．９）／Ｒｕ（０．７）／Ｃｏ０．９Ｆｅ０．１（２．９）／Ａｌ２Ｏ３（１．２）／Ｃｏ０．５Ｆｅ０．５（２０）／ＩｒＭｎ（３０）の構成から成るＭＲ素子部と、Ｎｉ０．８１Ｆｅ０．１９（３）／Ｒｕ（０．７）／Ｎｉ０．８１Ｆｅ０．１９（２）／Ａｌ２Ｏ３（１．２）／Ｃｏ０．５Ｆｅ０．５（２０）／ＩｒＭｎ（３０）の構成から成るＭＲ素子部とを作製した。なお、Ａｌ２Ｏ３は、上述の方法Ａの方法で作製した。
【０２４２】
作製されたＭＲ素子部１０１のＭＲ特性を室温、印加磁界１００ Ｏｅで測定したところ、両者ともＭＲ比はおよそ３０％程度であった。このときの接合面積は、およそ０．０５平方マイクロメートルであった。
【０２４３】
本実施例のＭＲ素子部１０１は、Ｃｏ０．９Ｆｅ０．１（４．８）／Ａｌ２Ｏ３（１．２）／Ｃｏ０．５Ｆｅ０．５（２０）／ＩｒＭｎ（３０）、Ｎｉ０．８１Ｆｅ０．１９（５）／Ａｌ２Ｏ３（１．２）／Ｃｏ０．５Ｆｅ０．５（２０）／ＩｒＭｎ（３０）の基本構成を持つようなＭＲ素子部に比べて、抗磁力が小さいことが分かった。このことは、図８（ｂ）の様な構造をとることにより、反磁界の影響が低減したことによるものである。
【０２４４】
更に、上記のように作製されたＭＲ素子部１０１を用いて、実施の形態２で示した磁気抵抗効果記憶素子２０００を構成した。導電膜１４１および１５０にはＡｕおよびＣｕを用い、導電膜１７０にはＡｕＣｒを用いた。ＭＲ素子部１０１と導電膜１７０との絶縁にはＳｉＯ２を用いている。なお、本実施の形態では絶縁にＳｉＯ２を用いたが、ＣａＦ２、Ａｌ２Ｏ３あるいはＳｉ３Ｎ４を用いても良い。
【０２４５】
上記のような方法で作製された磁気抵抗効果記憶素子２０００の動作を、実施の形態７における図１０（ａ）および図１０（ｂ）に示した方法と同様の方法で確認した。
【０２４６】
その結果、上述の２種類のそれぞれのＭＲ素子部１０１を備えた磁気抵抗効果記憶素子２０００は両者とも、図１０（ｂ）に示されるような記憶情報に応じた電圧変化が検出され、本発明の磁気抵抗効果記憶素子２０００が実現できたことが分かった。
【０２４７】
なお、磁化回転抑制層としてＩｒＭｎを用いたが、ＰｔＭｎ、ａ−Ｆｅ２Ｏ３、ＮｉＯを用いても良い。また、磁化回転抑制層としてＹＦｅＯ３あるいはＳｍＦｅＯ３などのペロブスカイト型酸化物を用いても良い。
【０２４８】
（実施の形態１２）
本発明の実施の形態１２として、実施の形態５の図８（ｂ）で示した軟質磁性膜１３０を備えた、実施の形態１で示した磁気抵抗効果記憶素子１０００の作製方法を示す。
【０２４９】
上述の実施の形態６と同様の方法で、図８（ｂ）に示すような実施の形態５で示した軟質磁性膜１３０を備えたＭＲ素子部１００を作製した。また、本実施の形態においては、非磁性絶縁膜１２０の替わりに非磁性導電膜１２１（図６（ａ））を用いている。即ち、本実施の形態における磁気抵抗効果記憶素子１０００は、ＧＭＲ素子である。
【０２５０】
ターゲットに、強磁性膜２３０および２５０用としてＮｉ０．６８Ｃｏ０．２Ｆｅ０．１２、非磁性導電膜１２１用としてＣｕ、硬質強磁性膜１１０用としてＣｏ０．９Ｆｅ０．１を用いた。
【０２５１】
ＭＲ素子部１００として、Ｃｏ０．９Ｆｅ０．１（２０）／Ｃｕ（３）／Ｎｉ０．６８Ｃｏ０．２Ｆｅ０．１２（２）／Ｒｕ（０．７）／Ｎｉ０．６８Ｃｏ０．２Ｆｅ０．１２（３）から成るＣＰＰ構造のＭＲ素子部を作製した。
【０２５２】
作製されたＭＲ素子部１００のＭＲ特性を室温、印加磁界１００ Ｏｅで測定したところ、ＭＲ比はおよそ１６％であった。このときの接合面積は、およそ０．０５平方マイクロメートルであった。
【０２５３】
更に、上記のように作製されたＭＲ素子部１００を用いて、実施の形態１で示した磁気抵抗効果記憶素子１０００を構成した。導電膜１４０および１５０にはＡｕおよびＣｕを用い、導電膜１７０にはＡｕＣｒを用いた。ＭＲ素子部１００と導電膜１７０との絶縁にはＳｉＯ２を用いている。なお、本実施の形態では絶縁にＳｉＯ２を用いたが、ＣａＦ２、Ａｌ２Ｏ３あるいはＳｉ３Ｎ４を用いても良い。
【０２５４】
上記のような方法で作製された磁気抵抗効果記憶素子１０００の動作を、実施の形態６における図９（ａ）および図９（ｂ）に示した方法と同様の方法で確認した。その結果、図９（ｂ）に示されるような記憶情報に応じたパルスが検出され、本発明の磁気抵抗効果記憶素子１０００が実現できたことが分かった。
【０２５５】
（実施の形態１３）
本発明の実施の形態１３として、実施の形態２の図３で示した磁気抵抗効果記憶素子２０００の作製方法を示す。本実施の形態における磁気抵抗効果記憶素子２０００は、実施の形態５の図８（ｂ）で示した軟質磁性膜１３０を備える。
【０２５６】
上述の実施の形態６と同様の方法で、実施の形態５の図８（ｂ）で示した軟質磁性膜１３０を備えたＭＲ素子部１０１（図３）を作製した。また、本実施の形態においては、非磁性絶縁膜１２０の替わりに非磁性導電膜１２１（図６（ａ））を用いている。即ち、本実施の形態における磁気抵抗効果記憶素子２０００は、ＧＭＲ素子である。
【０２５７】
ターゲットに、強磁性膜２３０および２５０用としてＮｉ０．６８Ｃｏ０．２Ｆｅ０．１２、非磁性導電膜１２１用としてＣｕ、強磁性膜１９０用としてＣｏ０．９Ｆｅ０．１、反強磁性膜１８０としての磁化回転抑制層用としてＰｔＭｎを用いた。
【０２５８】
ＭＲ素子部１０１として、ＰｔＭｎ（３０）／Ｃｏ０．９Ｆｅ０．１ （２０）／Ｃｕ（３）／Ｎｉ０．６８Ｃｏ０．２Ｆｅ０．１２（２）／Ｒｕ（０．７）／Ｎｉ０．６８Ｃｏ０．２Ｆｅ０．１２（３）から成るＣＰＰ構造のＭＲ素子部を作製した。
【０２５９】
作製されたＭＲ素子部１０１のＭＲ特性を室温、印加磁界１００ Ｏｅで測定したところ、ＭＲ比はおよそ１９％であった。このときの接合面積は、およそ０．０５平方マイクロメートルであった。
【０２６０】
更に、上記のように作製されたＭＲ素子部１０１を用いて、実施の形態２で示した磁気抵抗効果記憶素子２０００を構成した。導電膜１４１および１５０にはＡｕおよびＣｕを用い、導電膜１７０にはＡｕＣｒを用いた。ＭＲ素子部１０１と導電膜１７０との絶縁にはＳｉＯ２を用いている。なお、本実施の形態では絶縁にＳｉＯ２を用いたが、ＣａＦ２、Ａｌ２Ｏ３あるいはＳｉ３Ｎ４を用いても良い。
【０２６１】
上記のような方法で作製された磁気抵抗効果記憶素子２０００の動作を、実施の形態７における図１０（ａ）および図１０（ｂ）に示した方法と同様の方法で確認した。
【０２６２】
その結果、上述の２種類のそれぞれのＭＲ素子部１０１を備えた磁気抵抗効果記憶素子２０００は両者とも、図１０（ｂ）に示されるような記憶情報に応じた電圧変化が検出され、本発明の磁気抵抗効果記憶素子２０００が実現できたことが分かった。
【０２６３】
（実施の形態１４）
図１２（ａ）〜図１２（ｆ）に、本発明の実施の形態１４におけるＭＲＡＭデバイス５０００を示す。図１２（ａ）および図１２（ｂ）は、ＭＲＡＭデバイス５０００およびその一部を示す斜視図である。図１２（ｆ）は、ＭＲＡＭデバイス５０００の上面図である。実施の形態１〜３で示した磁気抵抗効果記憶素子１０００および２０００と同一の構成要素については同一の参照符号で表し、これらについての詳細な説明は省略する。
【０２６４】
ＭＲＡＭデバイス５０００は、複数の磁気抵抗効果記憶素子１０１０を、２５６×２５６の行列状に配したＭＲＡＭデバイスである。なお、磁気抵抗効果記憶素子１０１０は任意の数が配置され得る。
【０２６５】
図１２（ｂ）に示すように、磁気抵抗効果記憶素子１０１０は、実施の形態３の図５（ｂ）で示した磁気抵抗効果記憶素子１０００または２０００の構成に、更にワード線１７３を備えた構造となっている。ワード線１７０および１７３は、好ましくは図１２（ｂ）に示すようにＭＲ素子部１００（または１０１）の上下部に沿って配置されるが、磁界がＭＲ素子部１００（または１０１）に効果的に印加可能であれば、図１２（ｂ）に示される配置に限定されるものではない。図１２（ｃ）〜（ｅ）は、ワード線１７０および１７３の実施の形態を示している。
【０２６６】
図１２（ｃ）は、ＭＲ素子部１００（または１０１）に対して効率的に磁界印加が可能な様にワード線の配置を一定角ずらして配置したものを示している。また、図１２（ｄ）は、ワード線１７０をセンス線１４０にて代用させたものを示している。図１２（ｅ）は、ワード線１７０および１７３をＭＲ素子部１００（１０１）の横側に配置したものを示している。図１２（ｅ）は、両ワード線１７０および１７３に同方向に電流を流して、発生する合成磁界と直交するセンス線１４０（１４１）との合成磁界を用いてＭＲ素子部１００（１０１）に記録を行うものである。
【０２６７】
まず、磁気抵抗効果記憶素子１０１０が、磁気抵抗効果記憶素子１０００の構成にワード線１７３を備えた構成である場合について説明する。
【０２６８】
この場合、作製された磁気抵抗効果記憶素子１０１０が備えるＭＲ素子部１００は、実施の形態１０で示したＮｉ０．８１Ｆｅ０．１９（３）／Ｒｕ（０．７）／Ｎｉ０．８１Ｆｅ０．１９（２）／Ａｌ２Ｏ３（１．２）／Ｃｏ０．９Ｆｅ０．１（２０）の構成から成っている。また、ＭＲ素子部１００がＮｉ０．８１Ｆｅ０．１９（２）／Ｒｕ（０．７）／Ｎｉ０．８１Ｆｅ０．１９（３）／Ａｌ２Ｏ３（１．２）／Ｃｏ０．９Ｆｅ０．１（２０）の構成から成るものについても作製した。
【０２６９】
導電膜１４０および１５０にはＡｕ、ＣｕあるいはＡｌを用い、導電膜１７０および１７３にはＣｕを用いた。ＭＲ素子部１０１と導電膜１７０との絶縁にはＳｉＯ２を用いている。なお、本実施の形態では絶縁にＳｉＯ２を用いたが、ＣａＦ２、Ａｌ２Ｏ３あるいはＳｉ３Ｎ４を用いても良い。
【０２７０】
導電膜１４０および１５０（センス線およびビット線）、導電膜１７０および１７３（ワード線）は、図１２（ａ）に示すように行列状に配置されている。また、アドレス指定用のスイッチ部３０１および３１１と、信号検出部３０２および３１２が、図１２（ｆ）に示すように配置されている。なお、図１２（ｆ）において、説明の簡便のため導電膜１７３は省略されている。スイッチ部３０１および３１１により任意の導電膜１４０および１５０、導電膜１７０および１７３が選択される。また、信号検出部３０２および３１２によって、各導電膜の電流値または電圧値が検出される。
【０２７１】
ＭＲ素子部１００への記憶の書き込みについては、電流パルスを行要素と列要素の導電膜１７０および１７３にそれぞれに流し、発生する合成の磁界によって、特定のＭＲ素子部１００に対してのみ磁化状態を変化させることにより行われる。
【０２７２】
ＭＲＡＭデバイス５０００の情報の書き込みおよび読み出し動作は、基本的には実施の形態６の図９（ａ）および図９（ｂ）に示される動作と同様である。任意の記憶状態にあるＭＲＡＭデバイス５０００に対する読み出し動作を以下のように確認した。
【０２７３】
スイッチ部３０１および３１１により、特定の導電膜１４０および１５０、導電膜１７０および１７３が選択される。そして、選択された各導電膜に対応するＭＲ素子１００の抵抗値をモニターしながら、軟質磁性膜１３０（図１）を磁化反転させるための磁場を選択されたＭＲ素子部１００に印加した。このとき、図９（ｂ）に示されるような記憶情報に応じたパルスが、信号検出部３０２または３１２を通じて検出された。なお、このとき、記憶状態は保存されていることから、読み出し動作がＮＤＲＯ動作であることが確認された。これらの結果により、本発明のＭＲＡＭデバイス５０００が実現できたことが分かった。
【０２７４】
次に、磁気抵抗効果記憶素子１０１０が、実施の形態１１で示した磁気抵抗効果記憶素子２０００の構成にワード線１７３を備えた構成である場合について説明する。
【０２７５】
この場合、作製された磁気抵抗効果記憶素子１０１０が備えるＭＲ素子部１０１は、実施の形態１１で示したＮｉ０．８１Ｆｅ０．１９（３）／Ｒｕ（０．７）／Ｎｉ０．８１Ｆｅ０．１９（２）／Ａｌ２Ｏ３（１．２）／Ｃｏ０．５Ｆｅ０．５（２０）／ＩｒＭｎ（３０）の構成から成っている。また、ＭＲ素子部１０１がＮｉ０．８１Ｆｅ０．１９（２）／Ｒｕ（０．７）／Ｎｉ０．８１Ｆｅ０．１９（３）／Ａｌ２Ｏ３（１．２）／Ｃｏ０．５Ｆｅ０．５（２０）／ＩｒＭｎ（３０）の構成から成るものについても作製した。
【０２７６】
導電膜１４１および１５０にはＡｕおよびＣｕを用い、導電膜１７０および１７３にはＡｕＣｒを用いた。ＭＲ素子部１０１と導電膜１７０との絶縁にはＳｉＯ２を用いている。なお、本実施の形態では絶縁にＳｉＯ２を用いたが、ＣａＦ２、Ａｌ２Ｏ３あるいはＳｉ３Ｎ４を用いても良い。
【０２７７】
導電膜１４１および１５０（センス線およびビット線）、導電膜１７０および１７３（ワード線）は、図１２（ａ）に示すように行列状に配置されている。
【０２７８】
ＭＲ素子部１０１への記憶の書き込みについては、上記と同様に電流パルスを行要素と列要素の導電膜１７０および１７３にそれぞれに流し、発生する合成の磁界によって、特定のＭＲ素子部１０１に対してのみ磁化状態を変化させることにより行われる。
【０２７９】
この場合のＭＲＡＭデバイス５０００の情報の書き込みおよび読み出し動作は、基本的には実施の形態７の図１０（ａ）〜図１０（ｂ）に示される動作と同様である。任意の記憶状態にあるＭＲＡＭデバイス５０００に対する読み出し動作を以下のように確認した。
【０２８０】
スイッチ部３０１および３１１により、特定の導電膜１４１および１５０、導電膜１７０および１７３が選択される。そして、選択された各導電膜に対応するＭＲ素子１００の抵抗値をモニターしながら、軟質磁性膜１３０（図８（ｂ））のみを磁化反転させるための磁場を選択されたＭＲ素子部１０１に印加した。この場合の軟質磁性膜１３０の磁化方向は、実効的に働く２つの強磁性膜２３０および２５０（図８（ｂ））のもつ磁化の差分の指す方向を意味している。モニターの結果、図１０（ｂ）に示されるような記憶情報に応じた電圧変化が、信号検出部３０２または３１２を通じて検出された。
【０２８１】
これらの結果により、本発明のＭＲＡＭデバイス５０００が実現できたことが分かった。
【０２８２】
（実施の形態１５）
本発明の実施の形態１５として、実施の形態５の図８（ｃ）で示した軟質磁性膜１３０を備えた実施の形態２で示した磁気抵抗効果記憶素子２０００の作製方法を示す。
【０２８３】
上述の実施の形態６と同様の方法で、実施の形態５の図８（ｃ）で示した軟質磁性膜１３０を備えたＭＲ素子部１０１を作製した。
【０２８４】
ターゲットに交換結合型フェリ磁性膜における金属の強磁性膜２３０および２５０用としてＮｉ０．８１Ｆｅ０．１９、金属の非磁性膜２４０用としてＲｕ、非磁性絶縁膜１２０用としてＡｌ、もう一方の交換結合型フェリ磁性膜における金属の強磁性膜２６０、２８０用にＣｏ０．９Ｆｅ０．１および反強磁性膜１８０としての磁化回転抑制層用にＩｒＭｎを用いた。
【０２８５】
ＭＲ素子部１０１として、Ｎｉ０．８１Ｆｅ０．１９ （３）／Ｒｕ（０．７）／Ｎｉ０．８１Ｆｅ０．１９（２）／Ａｌ２Ｏ３（１．２）／Ｃｏ０．９Ｆｅ０．１（２）／Ｒｕ（０．７）／Ｃｏ０．９Ｆｅ０．１（２）／ＩｒＭｎ（２０）の構成から成るＭＲ素子部を作製した。なお、Ａｌ２Ｏ３は、上述の方法Ａの方法で作製した。
【０２８６】
ＭＲ素子部１０１のＭＲ特性を室温、印加磁界１００ Ｏｅで測定したところ、ＭＲ比はおよそ３６％であった。このときの接合面積は、およそ０．１平方マイクロメートルであった。
【０２８７】
本実施例のＭＲ素子部１０１は、Ｎｉ０．８１Ｆｅ０．１９（５）／Ａｌ２Ｏ３（１．２）／Ｃｏ０．９Ｆｅ０．１（２）／Ｒｕ（０．７）／Ｃｏ０．９Ｆｅ０．１（２）／ＩｒＭｎ（２０）の基本構成を持つようなＭＲ素子部に比べて、抗磁力が小さいことが分かった。このことは、図８（ｃ）の様な構造をとることにより、反磁界の影響が低減したことによるものである。
【０２８８】
更に、上記のように作製されたＭＲ素子部１０１を用いて、実施の形態２で示した磁気抵抗効果記憶素子２０００を構成した。導電膜１４１および１５０にはＡｕおよびＣｕを用い、導電膜１７０にはＡｕＣｒを用いた。ＭＲ素子部１０１と導電膜１７０との絶縁にはＳｉＯ２を用いている。なお、本実施の形態では絶縁にＳｉＯ２を用いたが、ＣａＦ２、Ａｌ２Ｏ３あるいはＳｉ３Ｎ４を用いても良い。
【０２８９】
上記のような方法で作製された磁気抵抗効果記憶素子２０００の動作を、実施の形態７における図１０（ａ）および図１０（ｂ）に示した方法と同様の方法で確認した。その結果、図１０（ｂ）に示されるような記憶情報に応じた電圧変化が検出され、本発明の磁気抵抗効果記憶素子２０００が実現できたことが分かった。
【０２９０】
（実施の形態１６）
本発明の実施の形態１６として、実施の形態５の図８（ｃ）で示した軟質磁性膜１３０を備えた実施の形態２で示した磁気抵抗効果記憶素子２０００の作製方法を示す。
【０２９１】
上述の実施の形態６と同様の方法で、実施の形態５の図８（ｃ）で示した軟質磁性膜１３０を備えたＭＲ素子部１０１を作製した。
【０２９２】
ターゲットに交換結合型フェリ磁性膜における金属の強磁性膜２３０および２５０用としてＮｉ０．８１Ｆｅ０．１９、金属の非磁性膜２４０用としてＲｕ、非磁性絶縁膜１２０用としてＡｌ、もう一方の交換結合型フェリ磁性膜における金属の強磁性膜２６０、２８０用にＣｏ０．９Ｆｅ０．１および反強磁性膜１８０としての磁化回転抑制層用にＩｒＭｎを用いた。また、非磁性絶縁膜１２０と強磁性膜２５０界面に新たな強磁性層（図示せず）を配したＭＲ素子部１０１も作製し、この新たな強磁性層にはＣｏ０．９Ｆｅ０．１を用いた。
【０２９３】
ＭＲ素子部１０１として、Ｎｉ０．８１Ｆｅ０．１９（３）／Ｒｕ（０．７）／Ｎｉ０．８１Ｆｅ０．１９（２）／Ａｌ２Ｏ３（１．２）／Ｃｏ０．９Ｆｅ０．１（２）／Ｒｕ（０．７）／Ｃｏ０．９Ｆｅ０．１（２）／ＩｒＭｎ（２０）の構成から成るＭＲ素子部と、
Ｎｉ０．８１Ｆｅ０．１９（３）／Ｒｕ（０．７）／Ｎｉ０．８１Ｆｅ０．１９（２）／Ｃｏ０．９Ｆｅ０．１（０．５）／Ａｌ２Ｏ３（１．２）／Ｃｏ０．９Ｆｅ０．１（２）／Ｒｕ（０．７）／Ｃｏ０．９Ｆｅ０．１（２）／ＩｒＭｎ（２０）の構成から成るＭＲ素子部とを作製した。なお、Ａｌ２Ｏ３は、上述の方法Ａの方法で作製した。
【０２９４】
ＭＲ素子部１０１のＭＲ特性を室温、印加磁界１００ Ｏｅで測定したところ、ＭＲ比はそれぞれ、前者は約３５％、後者は約３７％であった。このときの接合面積は、両方のＭＲ素子部ともおよそ０．１平方マイクロメートル程度であった。
【０２９５】
さらに、両方のＭＲ素子部に対して熱処理を加えたところ、約２８０度の熱処理に対して後者のＭＲ比は約４１％に上昇した。このことは、軟質磁性膜１３０（自由層）に含まれるＣｏ０．９Ｆｅ０．１が、Ｎｉ０．８１Ｆｅ０．１９とＡｌ２Ｏ３におけるＮｉとＡｌの相互拡散を抑え、安定な界面が実現されていることを示唆するものである。なお、このＣｏ０．９Ｆｅ０．１層は１ｎｍ程度以下の膜厚で配するのが望ましい。
【０２９６】
更に、上記のように作製されたＭＲ素子部１０１を用いて、実施の形態２で示した磁気抵抗効果記憶素子２０００を構成した。導電膜１４１および１５０にはＡｕおよびＣｕを用い、導電膜１７０にはＡｕＣｒを用いた。ＭＲ素子部１０１と導電膜１７０との絶縁にはＳｉＯ２を用いている。なお、本実施の形態では絶縁にＳｉＯ２を用いたが、ＣａＦ２、Ａｌ２Ｏ３あるいはＳｉ３Ｎ４を用いても良い。
【０２９７】
上記のような方法で作製された磁気抵抗効果記憶素子２０００の動作を、実施の形態７における図１０（ａ）および図１０（ｂ）に示した方法と同様の方法で確認した。その結果、図１０（ｂ）に示されるような記憶情報に応じた電圧変化が検出され、本発明の磁気抵抗効果記憶素子２０００が実現できたことが分かった。
【０２９８】
（実施の形態１７）
本発明の実施の形態１７として、実施の形態１で示した磁気抵抗効果記憶素子１０００の作製方法を示す。
【０２９９】
上述の実施の形態６と同様の方法で、図１に示すような磁気抵抗効果記憶素子１０００を作製した。
【０３００】
ターゲットにＮｉ０．８Ｆｅ０．２（軟質磁性膜１３０用）、Ａｌ（非磁性絶縁膜１２０用）、ＮｉＭｎＳｂ（硬質磁性膜１１０用）を用い、サファイアｃ面基板上に、Ｎｉ０．８Ｆｅ０．２（１５）／Ａｌ２Ｏ３（１．２）／ＮｉＭｎＳｂ（５０）により構成されるＭＲ素子部１００を作製した。なお、Ａｌ２Ｏ３は、上述の方法Ａの方法で作製した。
【０３０１】
ＭＲ素子部１００のＭＲ特性を室温、印加磁界１００ Ｏｅで測定したところ、ＭＲ比は約４０％であった。このときの接合面積は、約０．２５平方マイクロメートルであった。
【０３０２】
なお、本実施の形態ではサファイア基板を用いる例を示したが、酸化マグネシウム（１００）基板を用いても良質なＮｉＭｎＳｂ膜を作製することができる。
【０３０３】
更に、高い磁気分極率を示す材料として、ＮｉＭｎＳｂを用いた例を示したが、ＰｔＭｎＳｂやＰｄＭｎＳｂを用いた場合でも、ほぼ同様に高いＭＲ特性を示し、良好な磁気抵抗素子を作製することができる。
【０３０４】
更に、上記のように作製されたＭＲ素子部１００を用いて、実施の形態１で示した磁気抵抗効果記憶素子１０００をサファイアｃ面基板上に作製した。導電膜１４０および１５０にはＡｕおよびＣｕを用い、導電膜１７０にはＡｕＣｒを用いた。ＭＲ素子部１００と導電膜１７０との絶縁にはＳｉＯ２を用いている。なお、本実施の形態では絶縁にＳｉＯ２を用いたが、ＣａＦ２、Ａｌ２Ｏ３あるいはＳｉ３Ｎ４を用いても良い。
【０３０５】
上記のような方法で作製された磁気抵抗効果記憶素子１０００の動作を、実施の形態６における図９（ａ）および図９（ｂ）に示した方法と同様の方法で確認した。その結果、図９（ｂ）に示されるような記憶情報に応じたパルスが検出され、本発明の磁気抵抗効果記憶素子１０００が実現できたことが分かった。
【０３０６】
（実施の形態１８）
本発明の実施の形態１８として、実施の形態１で示した磁気抵抗効果記憶素子１０００の作製方法を示す。
【０３０７】
上述の実施の形態６と同様の方法で、図１に示すような磁気抵抗効果記憶素子１０００を作製した。
【０３０８】
ターゲットにＮｉ０．８Ｆｅ０．２（軟質磁性膜１３０用）、Ａｌ（非磁性絶縁膜１２０用）、ＰｔＭｎＳｂ（硬質磁性膜１１０用）を用いた。
サファイアｃ面基板上に、Ｎｉ０．８Ｆｅ０．２（１５）／Ａｌ２Ｏ３（１．２）／ＰｔＭｎＳｂ（５０）により構成されるＭＲ素子部１００を作製した。なお、Ａｌ２Ｏ３は、上述の方法Ａの方法で作製した。
【０３０９】
まず、サファイアｃ面基板上に、製膜温度がおよそ５００度の条件で、ＰｔＭｎＳｂをエピタキシャル成長させた。サファイアｃ面基板との格子整合性より、ＰｔＭｎＳｂは（１１１）面配向を示した。この後、Ａｌ膜を堆積し、上述の方法Ａの方法でＡｌ２Ｏ３を作製した。その上にＮｉ０．８Ｆｅ０．２を堆積して、Ｎｉ０．８Ｆｅ０．２（１５）／Ａｌ２Ｏ３（１．２）／ＰｔＭｎＳｂ（５０）により構成されるＭＲ素子部１００を作製した。
【０３１０】
ＭＲ素子部１００のＭＲ特性を室温、印加磁界１００ Ｏｅで測定したところ、ＭＲ比は約４０％であった。このときの接合面積は、およそ０．２５平方マイクロメートル程度であった。
【０３１１】
なお、本実施の形態ではサファイア基板を用いる例を示したが、酸化マグネシウム（１００）基板を用いても良質なＰｔＭｎＳｂ膜を作製することができる。また、この場合、格子整合性より（１００）面に配向したＰｔＭｎＳｂを作製できることが分かった。
【０３１２】
本実施の形態では、高い磁気分極率を示す材料として、ＰｔＭｎＳｂを用いる例を示したが、ＮｉＭｎＳｂやＰｄＭｎＳｂを用いた場合でも、ほぼ同様な特性を示し、良好なＭＲ特性を示すＭＲ素子部１００を作製できることが分かった。
【０３１３】
更に、上記のように作製されたＭＲ素子部１００を用いて、実施の形態１で示した磁気抵抗効果記憶素子１０００をサファイアｃ面基板上に作製した。導電膜１４０および１５０にはＡｕおよびＣｕを用い、導電膜１７０にはＡｕＣｒを用いた。ＭＲ素子部１００と導電膜１７０との絶縁にはＳｉＯ２を用いている。なお、本実施の形態では絶縁にＳｉＯ２を用いたが、ＣａＦ２、Ａｌ２Ｏ３あるいはＳｉ３Ｎ４を用いても良い。
【０３１４】
上記のような方法で作製された磁気抵抗効果記憶素子１０００の動作を、実施の形態６における図９（ａ）および図９（ｂ）に示した方法と同様の方法で確認した。その結果、図９（ｂ）に示されるような記憶情報に応じたパルスが検出され、本発明の磁気抵抗効果記憶素子１０００が実現できたことが分かった。
【０３１５】
（実施の形態１９）
本発明の実施の形態１９として、実施の形態２で示した磁気抵抗効果記憶素子２０００の作製方法を示す。
【０３１６】
上述の実施の形態６と同様の方法で、図３に示すような磁気抵抗効果記憶素子２０００を作製した。
ターゲットに軟質磁性膜１３０用としてＮｉ０．８Ｆｅ０．２、非磁性絶縁膜１２０用としてＡｌ、強磁性膜１９０用にＰｔＭｎＳｂ、および反強磁性膜１８０としての磁化回転抑制層用にα−Ｆｅ２Ｏ３を用いた。
【０３１７】
作製においては、サファイアｃ面基板上にα−Ｆｅ２Ｏ３を成長させ、Ｎｉ０．８Ｆｅ０．２（１５）／Ａｌ２Ｏ３（１．２）／ＰｔＭｎＳｂ（２５）／α−Ｆｅ２Ｏ３（４０）により構成されるＭＲ素子部１０１を作製した。なお、Ａｌ２Ｏ３は、上述の方法Ａの方法で作製した。
【０３１８】
ＭＲ素子部１０１のＭＲ特性を室温、印加磁界１００ Ｏｅで測定したところ、ＭＲ比は約４０％であった。このときの接合面積は、最小で約０．２５平方マイクロメートルであった。
【０３１９】
本実施の形態では、高い磁気分極率を示す材料として、ＰｔＭｎＳｂを用いたが、ＮｉＭｎＳｂやＣｕＭｎＳｂもほぼ同様な特性を示し、良好なＭＲ特性を示す磁気抵抗素子を作製することができる。
【０３２０】
更に、上記のように作製されたＭＲ素子部１０１を用いて、実施の形態２で示した磁気抵抗効果記憶素子２０００をサファイアｃ面基板上に作製した。導電膜１４１および１５０にはＡｕおよびＣｕを用い、導電膜１７０にはＡｕＣｒを用いた。ＭＲ素子部１０１と導電膜１７０との絶縁にはＳｉＯ２を用いている。なお、本実施の形態では絶縁にＳｉＯ２を用いたが、ＣａＦ２、Ａｌ２Ｏ３あるいはＳｉ３Ｎ４を用いても良い。
【０３２１】
上記のような方法で作製された磁気抵抗効果記憶素子２０００の動作を、実施の形態７における図１０（ａ）および図１０（ｂ）に示した方法と同様の方法で確認した。その結果、図１０（ｂ）に示されるような記憶情報に応じた電圧変化が検出され、本発明の磁気抵抗効果記憶素子２０００が実現できたことが分かった。
【０３２２】
（実施の形態２０）
本発明の実施の形態２０として、実施の形態５の図８（ｃ）で示した軟質磁性膜１３０を備えた実施の形態２で示した磁気抵抗効果記憶素子２０００の作製方法を示す。
【０３２３】
上述の実施の形態６と同様の方法で、実施の形態５の図８（ｃ）で示した軟質磁性膜１３０を備えたＭＲ素子部１０１を作製した。
【０３２４】
ターゲットに交換結合型フェリ磁性膜における金属の強磁性膜２３０および２５０用としてＮｉ０．８１Ｆｅ０．１９、金属の非磁性膜２４０用としてＲｕ、非磁性絶縁膜１２０用としてＡｌ、もう一方の交換結合型フェリ磁性膜における金属の強磁性膜２６０、２８０用にＣｏ０．９Ｆｅ０．１および反強磁性膜１８０としての磁化回転抑制層用にＩｒＭｎを用いた。
【０３２５】
ＭＲ素子部１０１として、Ｎｉ０．８１Ｆｅ０．１９（３）／Ｒｕ（０．７）／Ｎｉ０．８１Ｆｅ０．１９（２）／Ａｌ２Ｏ３（１．２）／Ｃｏ０．９Ｆｅ０．１（２）／Ｒｕ（０．７）／Ｃｏ０．９Ｆｅ０．１（２）／ＩｒＭｎ（２０）の構成からなるＭＲ素子部を作製した。なお、Ａｌ２Ｏ３は、上述の方法Ａの方法で作製した。
【０３２６】
ＭＲ素子部１０１のＭＲ特性を室温、印加磁界１００ Ｏｅで測定したところ、ＭＲ比は約３５％であった。このときの接合面積は、およそ０．０５平方マイクロメートルであった。
【０３２７】
更に、上記のように作製されたＭＲ素子部１０１を用いて、実施の形態２で示した磁気抵抗効果記憶素子２０００を構成した。導電膜１４１および１５０にはＣｕを用い、導電膜１７０にもＣｕを用いた。ＭＲ素子部１０１と導電膜１７０との絶縁にはＳｉＯ２を用いている。なお、本実施の形態では絶縁にＳｉＯ２を用いたが、ＣａＦ２、Ａｌ２Ｏ３あるいはＳｉ３Ｎ４を用いても良い。
【０３２８】
上記のような方法で作製された磁気抵抗効果記憶素子２０００の高速動作を確認するべく、ワード線である導電膜１７０と、センス線として設定した導電膜１５０とのそれぞれに、図１３上部および中央に示すグラフのような電流パルス５６１および５６２を流して、ＭＲ素子部１０１の電圧変化ΔＶ３をモニターした。その結果、図１３下側に示すグラフのような記憶情報に応じた電圧変化５６３が検出された。
【０３２９】
本実施の形態では、一例として、センス線への電流印加による磁界発生方向は磁化困難軸方向、ワード線への電流印加による磁界発生方向は磁化容易軸方向をそれぞれ向いている構成をとっている。つまり、ＭＲ素子部１０１は、センス線から発生する磁界の方向よりもワード線から発生する磁界の方向へ磁化し易い構成となっている。
【０３３０】
このとき、センス線とワード線に印加したパルス電流のトリガータイミングを変化させることで、出力電圧の差が現れることが分かった。印加電流パルスの大きさは、ワード線への印加電流がセンス線への印加電流より大きくなるようにした。センス線への印加電流のパルス幅ｔｓは最低０．１ｎｓ以上、ワード線への印加電流のパルス幅ｔｗは０．１ｎｓ以上、センス線への印加電流のパルスに対するワード線への印加電流のパルスのタイミング差ｔｄは約０．１ｎｓ以上５０ｎｓ以下の範囲にあることがそれぞれ好ましい。このようなトリガータイミングを変化させる操作を行うことで、高いＭＲ比が確保され、高い出力電圧が得られることが分かった。
【０３３１】
また、このような出力特性は、磁化方向を１８０度回転させる際に、磁化容易軸方向（あるいは磁化困難軸方向）にのみに磁界印加を行うだけでなく、磁化容易軸方向への磁界印加に先だって、磁界困難軸方向に磁界を印加することが、高い出力電圧を得る上で効果的であることを示している。この操作により、磁化容易軸方向への磁化反転に対する磁気トルクがかかりやすくなると考えられる。
【０３３２】
本実施の形態の場合、センス線を用いて磁界困難軸方向へ磁界を発生させ、ワード線を用いて磁界容易軸方向へ磁界を発生させる構成を用いたが、逆の配置で用いても良い。
【０３３３】
また、ほぼ直交するセンス線とワード線の共用による磁界印加では、図１４に示すようなアステロイド型の磁界曲線１４０１によりセンス線による磁界の大きさＨＳとワード線による磁界の大きさＨＷとが決定される。従って、直交するセンス線とワード線（あるいは直交する２本のワード線）を共用して磁界印加することは、記憶素子のアドレス選択のみでなく、磁界発生のためにセンス線およびワード線に流す電流値を低減させることができる。
【０３３４】
次に、図１５（ａ）に示すように、上記のような磁気抵抗効果記憶素子２０００の複数個を５１２×５１２の行列状に配置したＭＲＡＭデバイス６０００を構成した。なお、磁気抵抗効果記憶素子２０００は任意の数が配置され得る。図１５（ｂ）に示すようにアドレス指定用のスイッチ部４０１および４１１と、信号検出部４０２および４１２とが配置される。スイッチ部４０１および４１１により任意の導電膜１４１、１５０および１７０が選択される。また、信号検出部４０２および４１２によって、各導電膜の電流値または電圧値が検出される。
【０３３５】
ワード線１７０は、好ましくは図１５（ｂ）に示すようにＭＲ素子部１０１の上部に沿って配置されるが、磁界がＭＲ素子部１０１に効果的に印加可能であれば、この配置に限定されるものではない。
【０３３６】
導電膜１４１および１５０（ビット線およびセンス線）、導電膜１７０（ワード線）は、図１２（ａ）に示すように行列状に配置されている。また、アドレス指定用のスイッチ部４０１および４１１と、信号検出部４０２および４１２が、図１５（ｂ）に示すように配置されている。スイッチ部４０１および４１１により任意の導電膜１４１、１５０および１７０が選択される。また、信号検出部４０２および４１２によって、各導電膜の電流値または電圧値が検出される。
【０３３７】
ＭＲ素子部１０１への記憶の書き込みについては、電流パルスを行要素と列要素の導電膜１５０および１７０にそれぞれに流し、発生する合成の磁界によって、特定のＭＲ素子部１０１に対してのみ磁化状態を変化させることにより行われる。本実施の形態では、導電膜１５０（センス線）を、実施の形態１４で示した導電膜１７３（ワード線）の代わりとして用いている。
【０３３８】
任意の記憶状態にあるＭＲＡＭデバイス６０００に対する読み出し動作を以下のように確認した。
【０３３９】
スイッチ部４０１および４１１により、特定の導電膜１４１、１５０および１７０が選択される。そして、選択された各導電膜に対応するＭＲ素子１０１の抵抗値をモニターした。そして、実施の形態２で示した読み出し方法と同様に、モニターされた上記対応するＭＲ素子１０１の抵抗値と参照抵抗との差分値を差分回路（図示せず、好ましくは信号検出部４０２および４１２に内蔵される）を通じてモニターし、差分値に応じて記憶状態を読み出すことができた。これらの結果によって、本発明のＭＲＡＭデバイス６０００が実現できたことが分かった。
【０３４０】
（実施の形態２１）
本発明の実施の形態２１として、図１６（ａ）および図１６（ｂ）に、実施の形態２（図３）で示したＭＲ素子部１０１を備えた、磁気抵抗効果ヘッド７０００を示す。図１６（ａ）は磁気抵抗効果ヘッド７０００の斜視図、図１６（ｂ）は磁気抵抗効果ヘッド７０００の断面図である。磁気抵抗効果ヘッド７０００のＭＲ素子部１０１は、実施の形態５（図８（ｂ））で示した軟質磁性膜１３０を備える。実施の形態２および５で示した磁気抵抗効果記憶素子２０００と同一の構成要素については同一の参照符号で表し、これらについての詳細な説明は省略する。
【０３４１】
上述の実施の形態６と同様の方法で、ＭＲ素子部１０１を作製した。
【０３４２】
ターゲットに交換結合型フェリ磁性膜における金属の強磁性膜２３０および２５０用としてＣｏ０．９Ｆｅ０．１またはＮｉ０．８１Ｆｅ０．１９、金属の非磁性膜２４０用としてＲｕ、非磁性絶縁膜１２０用としてＡｌ、強磁性膜１９０用にＣｏ０．９Ｆｅ０．１、および反強磁性膜１８０としての磁化回転抑制層用にＩｒＭｎを用いた。
【０３４３】
ＭＲ素子部１０１として、Ｎｉ０．８１Ｆｅ０．１９（３）／Ｒｕ（０．７）／Ｎｉ０．８１Ｆｅ０．１９（２）／Ａｌ２Ｏ３（１．２）／Ｃｏ０．９Ｆｅ０．１（２０）／ＩｒＭｎ（３０）、の構成から成るＭＲ素子部を作製した。なお、Ａｌ２Ｏ３は上記の方法Ａの方法で作製した。
【０３４４】
作製されたＭＲ素子部１０１のＭＲ特性を室温、印加磁界１００ Ｏｅで測定したところ、ＭＲ比は約３０％であった。このときの接合面積は、およそ０．２５平方マイクロメートルであった。
【０３４５】
このようなトンネル接合型のＭＲ素子部１０１を磁気抵抗効果ヘッド７０００は備えている。
【０３４６】
磁気抵抗効果ヘッド７０００は、Ａｌ２Ｏ３・ＴｉＣを主成分とする焼結体から成るスライダ用の基板６０１と、シールド層６０２および６０３と、ＮｉＦｅ合金から成る記録磁極６０５および６０６と、Ｃｕから成るコイル６０７と、Ａｌ２Ｏ３から成る各構成要素間のギャップ層６０８とを備える。シールド層６０２および６０３の膜厚はそれぞれ１μｍである。また、記録磁極６０５、６０６の膜厚はそれぞれ３μｍである。ギャップ層６０８の膜厚は、シールド層６０２および６０３とＭＲ素子部１０１との間で０．１μｍであり、記録磁極６０５および６０６間では０．２μｍである。導電膜１５０と記録磁極６０５の間隔は約４μｍである。コイル６０７の膜厚は３μｍである。
【０３４７】
ＭＲ素子部１０１はシールド層６０２および６０３内に配置されており、ヘッド表面６０４に直接露出しない構成となっている。
【０３４８】
バイアス電流は導電膜１４１および１５０を通じてＭＲ素子部１０１に印加される。軟質磁性膜１３０および強磁性膜１９０は、互いの磁化方向が直交する方向にそれぞれ磁化方向が向くように設定されており、再生信号に応じた磁化方向の変位を感度良く読みとることができた。
【０３４９】
また、図１７（ａ）および図１７（ｂ）に示すように、上記の磁気抵抗効果ヘッド７０００を備えた磁気ディスク装置８０００を作製した。図１７（ａ）は、磁気ディスク装置８０００の上面図を、図１７（ｂ）は磁気ディスク装置８０００の断面図を示している。
【０３５０】
磁気記録媒体７０１はＣｏ−Ｎｉ−Ｐｔ−Ｔａ系合金から成る。磁気抵抗効果ヘッド７０００は、磁気ヘッド支持部７０２により支持され、磁気ヘッド駆動部７０３により駆動される。磁気抵抗効果ヘッド７０００のトラック幅は５μｍとした。上記のような構成を磁気ディスク装置８０００は、図１７（ｂ）に示すように複数個備える。
【０３５１】
本発明の磁気抵抗効果ヘッド７０００は、従来のＣＩＰＭＲ素子であるＧＭＲ型磁気抵抗効果ヘッドよりも抵抗変化率が高い。従って、磁気抵抗効果ヘッド７０００は再生出力が高く、再生用磁気ヘッドとして大変有効である。作製した磁気ディスク装置８０００から、磁気記録媒体７０１に記録された情報に応じた電圧変化が良好に検出でき、本発明の磁気抵抗効果ヘッド７０００が実現できたことが分かった。
【０３５２】
なお、本発明の全ての実施の形態で示したＭＲ素子部１００、１０１、１０２および２００は、本実施の形態と同様に、磁気抵抗効果ヘッドとして用いることが出来る。
【０３５３】
【発明の効果】
以上説明したように、本発明によれば、磁気抵抗効果記憶素子および磁気抵抗効果素子が提供される。
【０３５４】
本発明の１つの局面によれば、外部磁界に対して磁化方向が動きやすい自由層が、膜厚が薄くても保磁力が小さい強磁性膜と非晶質層とで構成されている。また、本発明の別の局面によれば、自由層として反強磁性的に交換結合した合成フェリ磁性膜が用いられる。自由層をこのような構成とすることにより、微細な形状においても高感度な磁気抵抗効果素子として動作させることができ、また、高集積度で且つ小さな電流値においても高出力である磁気抵抗効果記憶素子が実現をされる。さらに、このような磁気抵抗効果記憶素子を行列状に配置した高密度磁気抵抗効果記憶デバイスが実現される。
【０３５５】
また、本発明の１つの局面によれば、磁気抵抗効果記憶素子からの情報信号の読み出し動作において、情報信号を効率良く読み出すことが可能である。また、情報信号の読み出し動作においてＮＤＲＯを実現することが出来る。
【図面の簡単な説明】
【図１】本発明の実施の形態１における磁気抵抗効果記憶素子の断面図
【図２】本発明の実施の形態１における磁気抵抗効果記憶素子の動作原理を示す図
【図３】本発明の実施の形態２における磁気抵抗効果記憶素子の断面図
【図４】本発明の実施の形態２における磁気抵抗効果記憶素子の動作原理を示す図
【図５】（ａ）は本発明の実施の形態３におけるＭＲＡＭデバイスを示す上面図、
（ｂ）は本発明の実施の形態３におけるＭＲＡＭデバイスの一部を示す斜視図
（ｃ）は本発明の実施の形態３におけるＭＲＡＭデバイスの一部を示す断面図
【図６】（ａ）は本発明の実施の形態３における磁気抵抗効果記憶素子を示す断面図、（ｂ）は本発明の実施の形態３におけるＭＲＡＭデバイスの一部を示す斜視図
【図７】本発明の実施の形態４における磁気抵抗効果記憶素子の断面図
【図８】（ａ）、（ｂ）、（ｃ）および（ｄ）は、本発明の実施の形態５におけるＭＲ素子部を示す断面図、
（ｅ）、（ｆ）および（ｇ）は、本発明の実施の形態５における強磁性膜を示す斜視図
【図９】本発明の実施の形態６における磁気抵抗効果記憶素子の動作を示す図
【図１０】本発明の実施の形態７における磁気抵抗効果記憶素子の動作を示す図
【図１１】本発明の実施の形態９における磁気抵抗効果記憶素子の動作を示す図
【図１２】（ａ）は本発明の実施の形態１４におけるＭＲＡＭデバイスを示す斜視図、
（ｂ）は本発明の実施の形態１４におけるＭＲＡＭデバイスの一部を示す斜視図、
（ｃ）は本発明の実施の形態１４の変形例におけるＭＲＡＭデバイスの一部を示す斜視図、
（ｄ）は本発明の実施の形態１４の変形例におけるＭＲＡＭデバイスの一部を示す斜視図、
（ｅ）は本発明の実施の形態１４の変形例におけるＭＲＡＭデバイスの一部を示す斜視図、
（ｆ）は本発明の実施の形態１４におけるＭＲＡＭデバイスを示す上面図
【図１３】本発明の実施の形態２０における磁気抵抗効果記憶素子の動作を示す図
【図１４】本発明の磁気抵抗効果記憶素子におけるアステロイド型の磁界曲線を示す図
【図１５】（ａ）は本発明の実施の形態２０におけるＭＲＡＭデバイスを示す斜視図、
（ｂ）は本発明の実施の形態２０におけるＭＲＡＭデバイスを示す上面図
【図１６】（ａ）は本発明の実施の形態２１における磁気抵抗効果ヘッドを示す斜視図。（ｂ）は本発明の実施の形態２１における磁気抵抗効果ヘッドを示す断面図
【図１７】（ａ）は本発明の実施の形態２１における磁気ディスク装置を示す上面図
（ｂ）は本発明の実施の形態２１における磁気ディスク装置を示す断面図
【符号の説明】
１００、１０１ ＭＲ素子部
１１０ 硬質磁性膜
１２０ 非磁性絶縁膜
１３０ 軟質磁性膜
１４０、１４１、１５０、１７０ 導電膜
１６０ 絶縁膜
１８０ 反強磁性膜
１９０ 強磁性膜
２１０ 非晶質磁性膜
２２０ 界面磁性膜
２３０、２５０、２６０、２８０ 強磁性膜
２４０、２７０ 非磁性膜
１０００、２０００ 磁気抵抗効果記憶素子
Claims (37)
- 第１の強磁性膜と、
第２の強磁性膜と、
該第１の強磁性膜と該第２の強磁性膜との間に設けられた第１の非磁性膜と、を備え、
外部磁場に対して、該第１の強磁性膜は該第２の強磁性膜よりも容易に磁化回転し、
該第１の強磁性膜の磁性的な実効の厚みが２ｎｍ以下であって、
前記第１の強磁性膜が、
第２の非磁性膜と、
第４の強磁性膜と、
第５の強磁性膜と、
を備え、
該第４の強磁性膜と該第５の強磁性膜とが、該第２の非磁性膜を介して反強磁性交換結合をしており、
前記第４の強磁性膜の磁化方向と前記第５の強磁性膜の磁化方向とが反平行を保った状態で、該第４の強磁性膜と該第５の強磁性膜とが磁化回転する、磁気抵抗効果素子。 - 前記第１の強磁性膜および前記第２の強磁性膜の少なくとも一方が膜の平面方向に磁化配向を持つ、請求項１に記載の磁気抵抗効果素子。
- 前記第２の強磁性膜がＸＭｎＳｂからなり、ここでＸは、Ｎｉ、Ｐｔ、Ｐｄのうち少なくとも一つから選択される請求項１に記載の磁気抵抗効果素子。
- 前記第４の強磁性膜の飽和磁化の大きさと前記第５の強磁性膜の飽和磁化の大きさとが異なる、請求項１に記載の磁気抵抗効果素子。
- 前記第４の強磁性膜の厚さと前記第５の強磁性膜の厚さとが異なる、請求項４に記載の磁気抵抗効果素子。
- 前記第４の強磁性膜の厚さと前記第５の強磁性膜の厚さとの差が２ｎｍ以下である請求項５に記載の磁気抵抗効果素子。
- 前記第２の非磁性膜がＲｕからなる、請求項１に記載の磁気抵抗効果素子。
- 前記第２の非磁性膜がＲｈ、ＩｒおよびＲｅの何れかよりなる、請求項１に記載の磁気抵抗効果素子。
- 前記第２の非磁性膜は、０．６ｎｍ以上０．８ｎｍ以下の膜厚を有する、請求項７に記載の磁気抵抗効果素子。
- 前記第４および第５の強磁性膜の少なくとも一方は、Ｎｉ、ＣｏおよびＦｅの内の少なくとも１種の原子を主成分とする請求項１に記載の磁気抵抗効果素子。
- 前記第２の強磁性膜が、
第３の非磁性膜と、
第６の強磁性膜と、
第７の強磁性膜と、
を備え、
該第６の強磁性膜と該第７の強磁性膜とが、該第３の非磁性膜を介して反強磁性交換結合をしている、請求項１に記載の磁気抵抗効果素子。 - 前記第３の非磁性膜がＲｕからなる、請求項１１に記載の磁気抵抗効果素子。
- 前記第３の非磁性膜がＲｈ、ＩｒおよびＲｅの何れかよりなる、請求項１１に記載の磁気抵抗効果素子。
- 前記第３の非磁性膜は、０．６ｎｍ以上０．８ｎｍ以下の膜厚を有する、請求項１２に記載の磁気抵抗効果素子。
- 前記第６および第７の強磁性膜の少なくとも一方は、Ｎｉ、ＣｏおよびＦｅの内の少なくとも１種の原子を主成分とする請求項１１に記載の磁気抵抗効果素子。
- 前記第１の非磁性膜が絶縁体である、請求項１に記載の磁気抵抗効果素子。
- 前記絶縁体は、Ａｌ2Ｏ3、ＭｇＯ、炭化物および窒化物の内の少なくとも１つを含む、請求項１６に記載の磁気抵抗効果素子。
- 第１の強磁性膜と、
第２の強磁性膜と、
該第１の強磁性膜と該第２の強磁性膜との間に設けられた第１の非磁性膜と、
少なくとも該第１の強磁性膜を磁化回転させる、少なくとも１つの導電膜と、を備え、
外部磁場に対して、該第１の強磁性膜は該第２の強磁性膜よりも容易に磁化回転し、
該第１の強磁性膜の磁性的な実効の厚みが２ｎｍ以下であって、
前記第１の強磁性膜が、
第２の非磁性膜と、
第４の強磁性膜と、
第５の強磁性膜と、
を備え、
該第４の強磁性膜と該第５の強磁性膜とが、該第２の非磁性膜を介して反強磁性交換結合をしており、
前記第４の強磁性膜の磁化方向と前記第５の強磁性膜の磁化方向とが反平行を保った状態で、該第４の強磁性膜と該第５の強磁性膜とが磁化回転する、磁気抵抗効果記憶素子。 - 前記第１の強磁性膜および前記第２の強磁性膜の少なくとも一方が膜の平面方向に磁化配向を持つ、請求項１８に記載の磁気抵抗効果記憶素子。
- 前記第２の強磁性膜がＸＭｎＳｂからなり、ここでＸは、Ｎｉ、Ｐｔ、Ｐｄのうち少なくとも一つから選択される請求項１８に記載の磁気抵抗効果記憶素子。
- 前記第４の強磁性膜の飽和磁化の大きさと前記第５の強磁性膜の飽和磁化の大きさとが異なる、請求項１８に記載の磁気抵抗効果記憶素子。
- 前記第４の強磁性膜の厚さと前記第５の強磁性膜の厚さとが異なる、請求項１８に記載の磁気抵抗効果記憶素子。
- 前記第４の強磁性膜の厚さと前記第５の強磁性膜の厚さとの差が２ｎｍ以下である請求項２２に記載の磁気抵抗効果記憶素子。
- 前記第２の非磁性膜がＲｕからなる、請求項１８に記載の磁気抵抗効果記憶素子。
- 前記第２の非磁性膜がＲｈ、ＩｒおよびＲｅの何れかよりなる、請求項１８に記載の磁気抵抗効果記憶素子。
- 前記第２の非磁性膜は、０．６ｎｍ以上０．８ｎｍ以下の膜厚を有する、請求項２４に記載の磁気抵抗効果記憶素子。
- 前記第４および第５の強磁性膜の少なくとも一方は、Ｎｉ、ＣｏおよびＦｅの内の少なくとも１種の原子を主成分とする請求項１８に記載の磁気抵抗効果記憶素子。
- 前記第２の強磁性膜が、
第３の非磁性膜と、
第６の強磁性膜と、
第７の強磁性膜と、
を備え、
該第６の強磁性膜と該第７の強磁性膜とが、該第３の非磁性膜を介して反強磁性交換結合をしている、請求項１８に記載の磁気抵抗効果記憶素子。 - 前記第３の非磁性膜がＲｕからなる、請求項２８に記載の磁気抵抗効果記憶素子。
- 前記第３の非磁性膜がＲｈ、ＩｒおよびＲｅの何れかよりなる、請求項２８に記載の磁気抵抗効果記憶素子。
- 前記第３の非磁性膜は、０．６ｎｍ以上０．８ｎｍ以下の膜厚を有する、請求項２９に記載の磁気抵抗効果記憶素子。
- 前記第６および第７の強磁性膜の少なくとも一方は、Ｎｉ、ＣｏおよびＦｅの内の少なくとも１種の原子を主成分とする請求項２８に記載の磁気抵抗効果記憶素子。
- 前記第１の非磁性膜が絶縁体である、請求項１８に記載の磁気抵抗効果記憶素子。
- 前記絶縁体は、Ａｌ2Ｏ3、ＭｇＯ、炭化物および窒化物の内の少なくとも１つを含む、請求項３３に記載の磁気抵抗効果記憶素子。
- 前記第１の強磁性膜と前記第２の強磁性膜とが前記第１の非磁性膜を挟みこんだ構造を少なくとも２つ備え、
それぞれの前記構造は、少なくとも１つの第４の非磁性膜を介して重なっている、請求項１８に記載の磁気抵抗効果記憶素子。 - それぞれの前記構造が備えるそれぞれの前記第２の強磁性膜の保磁力の大きさが互いに異なっている、請求項３５に記載の磁気抵抗効果記憶素子。
- 請求項１８に記載の磁気抵抗効果記憶素子を複数個含み、複数の前記導電膜が、所定の方向に配置される、ＭＲＡＭデバイス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000182152A JP3589346B2 (ja) | 1999-06-17 | 2000-06-16 | 磁気抵抗効果素子および磁気抵抗効果記憶素子 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-170486 | 1999-06-17 | ||
| JP17048699 | 1999-06-17 | ||
| JP35296299 | 1999-12-13 | ||
| JP11-352962 | 1999-12-13 | ||
| JP2000182152A JP3589346B2 (ja) | 1999-06-17 | 2000-06-16 | 磁気抵抗効果素子および磁気抵抗効果記憶素子 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003402316A Division JP2004179667A (ja) | 1999-06-17 | 2003-12-01 | 磁気抵抗効果素子および磁気抵抗効果記憶素子およびデジタル信号を記憶させる方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001237472A JP2001237472A (ja) | 2001-08-31 |
| JP2001237472A5 JP2001237472A5 (ja) | 2004-11-11 |
| JP3589346B2 true JP3589346B2 (ja) | 2004-11-17 |
Family
ID=26493468
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000182152A Expired - Lifetime JP3589346B2 (ja) | 1999-06-17 | 2000-06-16 | 磁気抵抗効果素子および磁気抵抗効果記憶素子 |
| JP2003402316A Withdrawn JP2004179667A (ja) | 1999-06-17 | 2003-12-01 | 磁気抵抗効果素子および磁気抵抗効果記憶素子およびデジタル信号を記憶させる方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003402316A Withdrawn JP2004179667A (ja) | 1999-06-17 | 2003-12-01 | 磁気抵抗効果素子および磁気抵抗効果記憶素子およびデジタル信号を記憶させる方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6436526B1 (ja) |
| EP (1) | EP1061592A3 (ja) |
| JP (2) | JP3589346B2 (ja) |
| KR (2) | KR100436318B1 (ja) |
Families Citing this family (203)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6436526B1 (en) * | 1999-06-17 | 2002-08-20 | Matsushita Electric Industrial Co., Ltd. | Magneto-resistance effect element, magneto-resistance effect memory cell, MRAM and method for performing information write to or read from the magneto-resistance effect memory cell |
| WO2000079522A1 (en) * | 1999-06-22 | 2000-12-28 | Fujitsu Limited | Magnetic head slider and magnetic head assembly |
| US6424561B1 (en) | 2000-07-18 | 2002-07-23 | Micron Technology, Inc. | MRAM architecture using offset bits for increased write selectivity |
| US6767655B2 (en) * | 2000-08-21 | 2004-07-27 | Matsushita Electric Industrial Co., Ltd. | Magneto-resistive element |
| TW544677B (en) * | 2000-12-26 | 2003-08-01 | Matsushita Electric Industrial Co Ltd | Magneto-resistance memory device |
| US6905780B2 (en) * | 2001-02-01 | 2005-06-14 | Kabushiki Kaisha Toshiba | Current-perpendicular-to-plane-type magnetoresistive device, and magnetic head and magnetic recording-reproducing apparatus using the same |
| JP3677455B2 (ja) | 2001-02-13 | 2005-08-03 | Ｎｅｃエレクトロニクス株式会社 | 不揮発性磁気記憶装置およびその製造方法 |
| US6798624B2 (en) * | 2001-03-15 | 2004-09-28 | Seagate Technology Llc | Magnetization sensor for sensing the write field characteristics of a perpendicular or longitudinal recording head |
| DE10118197C2 (de) * | 2001-04-11 | 2003-04-03 | Infineon Technologies Ag | Integrierte magnetoresistive Halbleiterspeicheranordnung und Verfahren zum Beschreiben derselben |
| JP5019681B2 (ja) * | 2001-04-26 | 2012-09-05 | ルネサスエレクトロニクス株式会社 | 薄膜磁性体記憶装置 |
| JP2002334971A (ja) * | 2001-05-09 | 2002-11-22 | Nec Corp | 磁性メモリ及びその動作方法 |
| US6744086B2 (en) | 2001-05-15 | 2004-06-01 | Nve Corporation | Current switched magnetoresistive memory cell |
| JP3849460B2 (ja) * | 2001-05-29 | 2006-11-22 | ソニー株式会社 | 磁気抵抗効果素子、磁気抵抗効果型磁気センサ、および磁気抵抗効果型磁気ヘッド |
| WO2002099906A1 (en) * | 2001-06-04 | 2002-12-12 | Matsushita Electric Industrial Co., Ltd. | Magnetoresistance element and magnetoresistance storage element and magnetic memory |
| DE10128964B4 (de) * | 2001-06-15 | 2012-02-09 | Qimonda Ag | Digitale magnetische Speicherzelleneinrichtung |
| US6937447B2 (en) * | 2001-09-19 | 2005-08-30 | Kabushiki Kaisha Toshiba | Magnetoresistance effect element, its manufacturing method, magnetic reproducing element and magnetic memory |
| US6538917B1 (en) * | 2001-09-25 | 2003-03-25 | Hewlett-Packard Development Company, L.P. | Read methods for magneto-resistive device having soft reference layer |
| DE10149737A1 (de) * | 2001-10-09 | 2003-04-24 | Infineon Technologies Ag | Halbleiterspeicher mit sich kreuzenden Wort- und Bitleitungen, an denen magnetoresistive Speicherzellen angeordnet sind |
| EP1580821B1 (en) * | 2001-10-12 | 2015-12-09 | Sony Corporation | Magnetoresistance effect element, magnetic memory element, magnetic memory device, and their manufacturing method |
| US6545906B1 (en) | 2001-10-16 | 2003-04-08 | Motorola, Inc. | Method of writing to scalable magnetoresistance random access memory element |
| JP2003151262A (ja) | 2001-11-15 | 2003-05-23 | Toshiba Corp | 磁気ランダムアクセスメモリ |
| DE10158795B4 (de) * | 2001-11-30 | 2005-12-22 | Infineon Technologies Ag | Magnetoresistive Speicherzelle mit dynamischer Referenzschicht |
| TW569442B (en) | 2001-12-18 | 2004-01-01 | Toshiba Corp | Magnetic memory device having magnetic shield layer, and manufacturing method thereof |
| US6735111B2 (en) * | 2002-01-16 | 2004-05-11 | Micron Technology, Inc. | Magnetoresistive memory devices and assemblies |
| US6498747B1 (en) * | 2002-02-08 | 2002-12-24 | Infineon Technologies Ag | Magnetoresistive random access memory (MRAM) cross-point array with reduced parasitic effects |
| JP2003243630A (ja) | 2002-02-18 | 2003-08-29 | Sony Corp | 磁気メモリ装置およびその製造方法 |
| KR100469750B1 (ko) * | 2002-02-23 | 2005-02-02 | 학교법인 성균관대학 | 다층산화물 인공격자를 갖는 소자 |
| JP2003283000A (ja) | 2002-03-27 | 2003-10-03 | Toshiba Corp | 磁気抵抗効果素子およびこれを有する磁気メモリ |
| US6728132B2 (en) * | 2002-04-03 | 2004-04-27 | Micron Technology, Inc. | Synthetic-ferrimagnet sense-layer for high density MRAM applications |
| JP4100025B2 (ja) | 2002-04-09 | 2008-06-11 | ソニー株式会社 | 磁気抵抗効果素子及び磁気メモリ装置 |
| JP2003318460A (ja) * | 2002-04-24 | 2003-11-07 | Alps Electric Co Ltd | 磁気検出素子及びその製造方法 |
| KR100505104B1 (ko) * | 2002-04-30 | 2005-07-29 | 삼성전자주식회사 | 자기 램 셀들, 그 구조체들 및 그 구동방법 |
| JP4042478B2 (ja) | 2002-06-19 | 2008-02-06 | ソニー株式会社 | 磁気抵抗効果素子及び磁気メモリ装置 |
| US6507513B1 (en) * | 2002-06-20 | 2003-01-14 | Hewlett-Packard Company | Using delayed electrical pulses with magneto-resistive devices |
| JP4242117B2 (ja) | 2002-07-11 | 2009-03-18 | 株式会社ルネサステクノロジ | 記憶装置 |
| US6850433B2 (en) * | 2002-07-15 | 2005-02-01 | Hewlett-Packard Development Company, Lp. | Magnetic memory device and method |
| US7095646B2 (en) | 2002-07-17 | 2006-08-22 | Freescale Semiconductor, Inc. | Multi-state magnetoresistance random access cell with improved memory storage density |
| JP4674433B2 (ja) * | 2002-07-18 | 2011-04-20 | ソニー株式会社 | 磁気抵抗効果素子及び磁気メモリ装置 |
| US6654278B1 (en) * | 2002-07-31 | 2003-11-25 | Motorola, Inc. | Magnetoresistance random access memory |
| JP4178867B2 (ja) | 2002-08-02 | 2008-11-12 | ソニー株式会社 | 磁気抵抗効果素子及び磁気メモリ装置 |
| US6831312B2 (en) * | 2002-08-30 | 2004-12-14 | Freescale Semiconductor, Inc. | Amorphous alloys for magnetic devices |
| US6803274B2 (en) * | 2002-08-30 | 2004-10-12 | Hewlett-Packard Development Company, L.P. | Magnetic memory cell having an annular data layer and a soft reference layer |
| JP3788964B2 (ja) * | 2002-09-10 | 2006-06-21 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
| US7064974B2 (en) * | 2002-09-12 | 2006-06-20 | Nec Corporation | Magnetic random access memory and method for manufacturing the same |
| US6903909B2 (en) * | 2002-11-01 | 2005-06-07 | Hewlett-Packard Development Company, L.P. | Magnetoresistive element including ferromagnetic sublayer having smoothed surface |
| JP3935049B2 (ja) * | 2002-11-05 | 2007-06-20 | 株式会社東芝 | 磁気記憶装置及びその製造方法 |
| US6836429B2 (en) * | 2002-12-07 | 2004-12-28 | Hewlett-Packard Development Company, L.P. | MRAM having two write conductors |
| JP4873338B2 (ja) * | 2002-12-13 | 2012-02-08 | 独立行政法人科学技術振興機構 | スピン注入デバイス及びこれを用いた磁気装置 |
| US6842389B2 (en) * | 2003-01-17 | 2005-01-11 | Hewlett-Packard Development Company, L.P. | System for and method of four-conductor magnetic random access memory cell and decoding scheme |
| US6917087B2 (en) | 2003-02-21 | 2005-07-12 | Micron Technology, Inc. | Tilted array geometry for improved MRAM switching |
| JP3964818B2 (ja) * | 2003-04-01 | 2007-08-22 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
| US6667901B1 (en) * | 2003-04-29 | 2003-12-23 | Hewlett-Packard Development Company, L.P. | Dual-junction magnetic memory device and read method |
| US7020009B2 (en) * | 2003-05-14 | 2006-03-28 | Macronix International Co., Ltd. | Bistable magnetic device using soft magnetic intermediary material |
| US6865109B2 (en) * | 2003-06-06 | 2005-03-08 | Seagate Technology Llc | Magnetic random access memory having flux closure for the free layer and spin transfer write mechanism |
| KR100560661B1 (ko) | 2003-06-19 | 2006-03-16 | 삼성전자주식회사 | 자기 메모리의 읽기 방법 |
| US6956763B2 (en) | 2003-06-27 | 2005-10-18 | Freescale Semiconductor, Inc. | MRAM element and methods for writing the MRAM element |
| US7911832B2 (en) * | 2003-08-19 | 2011-03-22 | New York University | High speed low power magnetic devices based on current induced spin-momentum transfer |
| US7573737B2 (en) * | 2003-08-19 | 2009-08-11 | New York University | High speed low power magnetic devices based on current induced spin-momentum transfer |
| US8755222B2 (en) | 2003-08-19 | 2014-06-17 | New York University | Bipolar spin-transfer switching |
| US6967366B2 (en) | 2003-08-25 | 2005-11-22 | Freescale Semiconductor, Inc. | Magnetoresistive random access memory with reduced switching field variation |
| JP2005085805A (ja) * | 2003-09-04 | 2005-03-31 | Fujitsu Ltd | 半導体装置 |
| US7050326B2 (en) * | 2003-10-07 | 2006-05-23 | Hewlett-Packard Development Company, L.P. | Magnetic memory device with current carrying reference layer |
| US20050110004A1 (en) * | 2003-11-24 | 2005-05-26 | International Business Machines Corporation | Magnetic tunnel junction with improved tunneling magneto-resistance |
| KR100624417B1 (ko) * | 2004-01-31 | 2006-09-18 | 삼성전자주식회사 | 터널링 자기 저항 소자 |
| JP4433820B2 (ja) * | 2004-02-20 | 2010-03-17 | Ｔｄｋ株式会社 | 磁気検出素子およびその形成方法ならびに磁気センサ、電流計 |
| JP4082711B2 (ja) | 2004-03-12 | 2008-04-30 | 独立行政法人科学技術振興機構 | 磁気抵抗素子及びその製造方法 |
| US7102920B2 (en) * | 2004-03-23 | 2006-09-05 | Hewlett-Packard Development Company, L.P. | Soft-reference three conductor magnetic memory storage device |
| WO2005098953A1 (ja) * | 2004-03-31 | 2005-10-20 | Nec Corporation | 磁化方向制御方法、及びそれを応用したｍｒａｍ |
| JP4747507B2 (ja) * | 2004-04-16 | 2011-08-17 | ソニー株式会社 | 磁気メモリ及びその記録方法 |
| US7449345B2 (en) * | 2004-06-15 | 2008-11-11 | Headway Technologies, Inc. | Capping structure for enhancing dR/R of the MTJ device |
| JP4692805B2 (ja) * | 2004-06-30 | 2011-06-01 | Ｔｄｋ株式会社 | 磁気検出素子およびその形成方法 |
| US7067330B2 (en) * | 2004-07-16 | 2006-06-27 | Headway Technologies, Inc. | Magnetic random access memory array with thin conduction electrical read and write lines |
| US7466525B2 (en) * | 2004-09-03 | 2008-12-16 | Tdk Corporation | Magnetic sensing element including laminated film composed of half-metal and NiFe alloy as free layer |
| JP4292128B2 (ja) * | 2004-09-07 | 2009-07-08 | キヤノンアネルバ株式会社 | 磁気抵抗効果素子の製造方法 |
| US7129098B2 (en) | 2004-11-24 | 2006-10-31 | Freescale Semiconductor, Inc. | Reduced power magnetoresistive random access memory elements |
| US7390530B2 (en) * | 2004-11-30 | 2008-06-24 | Headway Technologies, Inc. | Structure and process for composite free layer in CPP GMR device |
| KR100601994B1 (ko) * | 2005-03-02 | 2006-07-18 | 삼성전자주식회사 | 외부 자기장 발생수단을 구비하는 메모리 장치와 그 동작및 제조 방법 |
| JP4877575B2 (ja) | 2005-05-19 | 2012-02-15 | 日本電気株式会社 | 磁気ランダムアクセスメモリ |
| US7888721B2 (en) | 2005-07-06 | 2011-02-15 | Micron Technology, Inc. | Surround gate access transistors with grown ultra-thin bodies |
| US7768051B2 (en) | 2005-07-25 | 2010-08-03 | Micron Technology, Inc. | DRAM including a vertical surround gate transistor |
| US7696567B2 (en) | 2005-08-31 | 2010-04-13 | Micron Technology, Inc | Semiconductor memory device |
| US7416943B2 (en) | 2005-09-01 | 2008-08-26 | Micron Technology, Inc. | Peripheral gate stacks and recessed array gates |
| US7399671B2 (en) | 2005-09-01 | 2008-07-15 | Micron Technology, Inc. | Disposable pillars for contact formation |
| US7557032B2 (en) | 2005-09-01 | 2009-07-07 | Micron Technology, Inc. | Silicided recessed silicon |
| US7687342B2 (en) | 2005-09-01 | 2010-03-30 | Micron Technology, Inc. | Method of manufacturing a memory device |
| US8246880B2 (en) * | 2005-10-07 | 2012-08-21 | Konica Minolta Opto, Inc. | Method of producing cellulose ester film, cellulose ester film, polarizing plate and liquid crystal display |
| JP4786331B2 (ja) | 2005-12-21 | 2011-10-05 | 株式会社東芝 | 磁気抵抗効果素子の製造方法 |
| JP4864464B2 (ja) * | 2006-01-11 | 2012-02-01 | 株式会社東芝 | 磁気抵抗効果素子とその製造方法、およびそれを用いた磁気ヘッドと磁気再生装置と磁気メモリ |
| JP4514721B2 (ja) * | 2006-02-09 | 2010-07-28 | 株式会社東芝 | 磁気抵抗効果素子の製造方法、磁気抵抗効果素子、磁気抵抗効果ヘッド、磁気記録再生装置及び磁気記憶装置 |
| JP2007281229A (ja) * | 2006-04-07 | 2007-10-25 | Toshiba Corp | 磁気抵抗ランダムアクセスメモリ、その書き込み方法、およびテスト方法 |
| JP2007299880A (ja) | 2006-04-28 | 2007-11-15 | Toshiba Corp | 磁気抵抗効果素子，および磁気抵抗効果素子の製造方法 |
| JP4550777B2 (ja) | 2006-07-07 | 2010-09-22 | 株式会社東芝 | 磁気抵抗効果素子の製造方法、磁気抵抗効果素子、磁気ヘッド、磁気記録再生装置及び磁気メモリ |
| JP5044157B2 (ja) * | 2006-07-11 | 2012-10-10 | 株式会社東芝 | 磁気抵抗効果素子，磁気ヘッド，および磁気再生装置 |
| JP2008103662A (ja) * | 2006-09-21 | 2008-05-01 | Alps Electric Co Ltd | トンネル型磁気検出素子及びその製造方法 |
| JP5210533B2 (ja) * | 2006-09-21 | 2013-06-12 | アルプス電気株式会社 | トンネル型磁気検出素子及びその製造方法 |
| JP2008085220A (ja) * | 2006-09-28 | 2008-04-10 | Toshiba Corp | 磁気抵抗効果素子、磁気ヘッド、および磁気再生装置 |
| JP5003109B2 (ja) * | 2006-11-14 | 2012-08-15 | 富士通株式会社 | 強磁性トンネル接合素子、その製造方法、及びそれを用いた磁気ヘッド、磁気メモリ |
| JP2008227297A (ja) | 2007-03-14 | 2008-09-25 | Tdk Corp | トンネル型磁気検出素子及びその製造方法 |
| JP4388093B2 (ja) | 2007-03-27 | 2009-12-24 | 株式会社東芝 | 磁気抵抗効果素子、磁気ヘッド、磁気記録再生装置 |
| US7923373B2 (en) | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
| JP4553927B2 (ja) * | 2007-08-10 | 2010-09-29 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US9812184B2 (en) | 2007-10-31 | 2017-11-07 | New York University | Current induced spin-momentum transfer stack with dual insulating layers |
| US7751231B2 (en) * | 2008-05-05 | 2010-07-06 | Qimonda Ag | Method and integrated circuit for determining the state of a resistivity changing memory cell |
| JP4698712B2 (ja) * | 2008-09-05 | 2011-06-08 | ルネサスエレクトロニクス株式会社 | 薄膜磁性体記憶装置 |
| JP5039006B2 (ja) * | 2008-09-26 | 2012-10-03 | 株式会社東芝 | 磁気抵抗効果素子の製造方法、磁気抵抗効果素子、磁気ヘッドアセンブリ及び磁気記録再生装置 |
| JP5032430B2 (ja) * | 2008-09-26 | 2012-09-26 | 株式会社東芝 | 磁気抵抗効果素子の製造方法、磁気抵抗効果素子、磁気ヘッドアセンブリ及び磁気記録再生装置 |
| JP5039007B2 (ja) * | 2008-09-26 | 2012-10-03 | 株式会社東芝 | 磁気抵抗効果素子の製造方法、磁気抵抗効果素子、磁気ヘッドアセンブリ及び磁気記録再生装置 |
| JP5032429B2 (ja) * | 2008-09-26 | 2012-09-26 | 株式会社東芝 | 磁気抵抗効果素子の製造方法、磁気抵抗効果素子、磁気ヘッドアセンブリ及び磁気記録再生装置 |
| JP2010080839A (ja) | 2008-09-29 | 2010-04-08 | Toshiba Corp | 磁気抵抗効果素子の製造方法、磁気抵抗効果素子、磁気ヘッドアセンブリおよび磁気記録再生装置 |
| JP2009218611A (ja) * | 2009-05-18 | 2009-09-24 | Sony Corp | 磁気抵抗効果素子及び磁気メモリ装置、磁気抵抗効果素子及び磁気メモリ装置の製造方法 |
| EP2276034B1 (en) * | 2009-07-13 | 2016-04-27 | Crocus Technology S.A. | Self-referenced magnetic random access memory cell |
| KR101115039B1 (ko) | 2009-08-21 | 2012-03-07 | 한국과학기술연구원 | 자기터널접합 디바이스 및 그 제조 방법 |
| US9207292B2 (en) * | 2011-02-02 | 2015-12-08 | Infineon Technologies Ag | Magnetoresistive device and method for manufacturing the same |
| JP5859735B2 (ja) * | 2011-03-15 | 2016-02-16 | 国立大学法人信州大学 | 薄膜磁気デバイス及びその磁気特性制御方法 |
| US8686484B2 (en) | 2011-06-10 | 2014-04-01 | Everspin Technologies, Inc. | Spin-torque magnetoresistive memory element and method of fabricating same |
| JP5684080B2 (ja) | 2011-09-22 | 2015-03-11 | 株式会社東芝 | アナログ／デジタル変換器 |
| JP5684081B2 (ja) | 2011-09-22 | 2015-03-11 | 株式会社東芝 | アナログ／デジタル変換器 |
| US9082950B2 (en) | 2012-10-17 | 2015-07-14 | New York University | Increased magnetoresistance in an inverted orthogonal spin transfer layer stack |
| US9082888B2 (en) | 2012-10-17 | 2015-07-14 | New York University | Inverted orthogonal spin transfer layer stack |
| WO2014119345A1 (ja) * | 2013-02-04 | 2014-08-07 | アルプス電気株式会社 | 巨大磁気抵抗効果素子およびそれを用いた電流センサ |
| US8982613B2 (en) | 2013-06-17 | 2015-03-17 | New York University | Scalable orthogonal spin transfer magnetic random access memory devices with reduced write error rates |
| US20160128390A1 (en) * | 2013-06-24 | 2016-05-12 | Kimree Hi-Tech Inc. | Electronic cigarette heat-generating device and electronic cigarette |
| US9263667B1 (en) | 2014-07-25 | 2016-02-16 | Spin Transfer Technologies, Inc. | Method for manufacturing MTJ memory device |
| US9337412B2 (en) | 2014-09-22 | 2016-05-10 | Spin Transfer Technologies, Inc. | Magnetic tunnel junction structure for MRAM device |
| US9728712B2 (en) | 2015-04-21 | 2017-08-08 | Spin Transfer Technologies, Inc. | Spin transfer torque structure for MRAM devices having a spin current injection capping layer |
| US10468590B2 (en) | 2015-04-21 | 2019-11-05 | Spin Memory, Inc. | High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory |
| US9853206B2 (en) | 2015-06-16 | 2017-12-26 | Spin Transfer Technologies, Inc. | Precessional spin current structure for MRAM |
| US9773974B2 (en) | 2015-07-30 | 2017-09-26 | Spin Transfer Technologies, Inc. | Polishing stop layer(s) for processing arrays of semiconductor elements |
| US10163479B2 (en) | 2015-08-14 | 2018-12-25 | Spin Transfer Technologies, Inc. | Method and apparatus for bipolar memory write-verify |
| EP4514109A3 (en) | 2015-12-10 | 2025-04-30 | Everspin Technologies, Inc. | Magnetoresistive stack, seed region therefor and method of manufacturing same |
| US10483320B2 (en) | 2015-12-10 | 2019-11-19 | Everspin Technologies, Inc. | Magnetoresistive stack with seed region and method of manufacturing the same |
| US9741926B1 (en) | 2016-01-28 | 2017-08-22 | Spin Transfer Technologies, Inc. | Memory cell having magnetic tunnel junction and thermal stability enhancement layer |
| US10361361B2 (en) * | 2016-04-08 | 2019-07-23 | International Business Machines Corporation | Thin reference layer for STT MRAM |
| US10446210B2 (en) | 2016-09-27 | 2019-10-15 | Spin Memory, Inc. | Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers |
| US10818331B2 (en) | 2016-09-27 | 2020-10-27 | Spin Memory, Inc. | Multi-chip module for MRAM devices with levels of dynamic redundancy registers |
| US10437723B2 (en) | 2016-09-27 | 2019-10-08 | Spin Memory, Inc. | Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device |
| US10460781B2 (en) | 2016-09-27 | 2019-10-29 | Spin Memory, Inc. | Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank |
| US10628316B2 (en) | 2016-09-27 | 2020-04-21 | Spin Memory, Inc. | Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register |
| US10437491B2 (en) | 2016-09-27 | 2019-10-08 | Spin Memory, Inc. | Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register |
| US10991410B2 (en) | 2016-09-27 | 2021-04-27 | Spin Memory, Inc. | Bi-polar write scheme |
| US11119936B2 (en) | 2016-09-27 | 2021-09-14 | Spin Memory, Inc. | Error cache system with coarse and fine segments for power optimization |
| US11151042B2 (en) | 2016-09-27 | 2021-10-19 | Integrated Silicon Solution, (Cayman) Inc. | Error cache segmentation for power reduction |
| US10360964B2 (en) | 2016-09-27 | 2019-07-23 | Spin Memory, Inc. | Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device |
| US11119910B2 (en) | 2016-09-27 | 2021-09-14 | Spin Memory, Inc. | Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments |
| US10546625B2 (en) | 2016-09-27 | 2020-01-28 | Spin Memory, Inc. | Method of optimizing write voltage based on error buffer occupancy |
| US10366774B2 (en) | 2016-09-27 | 2019-07-30 | Spin Memory, Inc. | Device with dynamic redundancy registers |
| US9633706B1 (en) | 2016-10-10 | 2017-04-25 | Qualcomm Incorporated | Voltage self-boosting circuit for generating a boosted voltage for driving a word line write in a memory array for a memory write operation |
| EP3563377A1 (en) * | 2016-12-27 | 2019-11-06 | Everspin Technologies, Inc. | Data storage in synthetic antiferromagnets included in magnetic tunnel junctions |
| US10672976B2 (en) | 2017-02-28 | 2020-06-02 | Spin Memory, Inc. | Precessional spin current structure with high in-plane magnetization for MRAM |
| US10665777B2 (en) | 2017-02-28 | 2020-05-26 | Spin Memory, Inc. | Precessional spin current structure with non-magnetic insertion layer for MRAM |
| US10032978B1 (en) | 2017-06-27 | 2018-07-24 | Spin Transfer Technologies, Inc. | MRAM with reduced stray magnetic fields |
| US10481976B2 (en) | 2017-10-24 | 2019-11-19 | Spin Memory, Inc. | Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers |
| US10529439B2 (en) | 2017-10-24 | 2020-01-07 | Spin Memory, Inc. | On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects |
| US10489245B2 (en) | 2017-10-24 | 2019-11-26 | Spin Memory, Inc. | Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them |
| US10656994B2 (en) | 2017-10-24 | 2020-05-19 | Spin Memory, Inc. | Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques |
| US10679685B2 (en) | 2017-12-27 | 2020-06-09 | Spin Memory, Inc. | Shared bit line array architecture for magnetoresistive memory |
| US10811594B2 (en) | 2017-12-28 | 2020-10-20 | Spin Memory, Inc. | Process for hard mask development for MRAM pillar formation using photolithography |
| US10395712B2 (en) | 2017-12-28 | 2019-08-27 | Spin Memory, Inc. | Memory array with horizontal source line and sacrificial bitline per virtual source |
| US10516094B2 (en) | 2017-12-28 | 2019-12-24 | Spin Memory, Inc. | Process for creating dense pillars using multiple exposures for MRAM fabrication |
| US10891997B2 (en) | 2017-12-28 | 2021-01-12 | Spin Memory, Inc. | Memory array with horizontal source line and a virtual source line |
| US10360962B1 (en) | 2017-12-28 | 2019-07-23 | Spin Memory, Inc. | Memory array with individually trimmable sense amplifiers |
| US10395711B2 (en) | 2017-12-28 | 2019-08-27 | Spin Memory, Inc. | Perpendicular source and bit lines for an MRAM array |
| US10424726B2 (en) | 2017-12-28 | 2019-09-24 | Spin Memory, Inc. | Process for improving photoresist pillar adhesion during MRAM fabrication |
| US10367139B2 (en) | 2017-12-29 | 2019-07-30 | Spin Memory, Inc. | Methods of manufacturing magnetic tunnel junction devices |
| US10840436B2 (en) | 2017-12-29 | 2020-11-17 | Spin Memory, Inc. | Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture |
| US10236047B1 (en) | 2017-12-29 | 2019-03-19 | Spin Memory, Inc. | Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM |
| US10784439B2 (en) | 2017-12-29 | 2020-09-22 | Spin Memory, Inc. | Precessional spin current magnetic tunnel junction devices and methods of manufacture |
| US10270027B1 (en) | 2017-12-29 | 2019-04-23 | Spin Memory, Inc. | Self-generating AC current assist in orthogonal STT-MRAM |
| US10360961B1 (en) | 2017-12-29 | 2019-07-23 | Spin Memory, Inc. | AC current pre-charge write-assist in orthogonal STT-MRAM |
| US10424723B2 (en) | 2017-12-29 | 2019-09-24 | Spin Memory, Inc. | Magnetic tunnel junction devices including an optimization layer |
| US10886330B2 (en) | 2017-12-29 | 2021-01-05 | Spin Memory, Inc. | Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch |
| US10199083B1 (en) | 2017-12-29 | 2019-02-05 | Spin Transfer Technologies, Inc. | Three-terminal MRAM with ac write-assist for low read disturb |
| US10840439B2 (en) | 2017-12-29 | 2020-11-17 | Spin Memory, Inc. | Magnetic tunnel junction (MTJ) fabrication methods and systems |
| US10546624B2 (en) | 2017-12-29 | 2020-01-28 | Spin Memory, Inc. | Multi-port random access memory |
| US10236048B1 (en) | 2017-12-29 | 2019-03-19 | Spin Memory, Inc. | AC current write-assist in orthogonal STT-MRAM |
| US10339993B1 (en) | 2017-12-30 | 2019-07-02 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching |
| US10229724B1 (en) | 2017-12-30 | 2019-03-12 | Spin Memory, Inc. | Microwave write-assist in series-interconnected orthogonal STT-MRAM devices |
| US10255962B1 (en) | 2017-12-30 | 2019-04-09 | Spin Memory, Inc. | Microwave write-assist in orthogonal STT-MRAM |
| US10236439B1 (en) | 2017-12-30 | 2019-03-19 | Spin Memory, Inc. | Switching and stability control for perpendicular magnetic tunnel junction device |
| US10319900B1 (en) | 2017-12-30 | 2019-06-11 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density |
| US10141499B1 (en) | 2017-12-30 | 2018-11-27 | Spin Transfer Technologies, Inc. | Perpendicular magnetic tunnel junction device with offset precessional spin current layer |
| US10468588B2 (en) | 2018-01-05 | 2019-11-05 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer |
| US10438996B2 (en) | 2018-01-08 | 2019-10-08 | Spin Memory, Inc. | Methods of fabricating magnetic tunnel junctions integrated with selectors |
| US10438995B2 (en) | 2018-01-08 | 2019-10-08 | Spin Memory, Inc. | Devices including magnetic tunnel junctions integrated with selectors |
| US10388861B1 (en) | 2018-03-08 | 2019-08-20 | Spin Memory, Inc. | Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same |
| US10446744B2 (en) | 2018-03-08 | 2019-10-15 | Spin Memory, Inc. | Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same |
| US11107978B2 (en) | 2018-03-23 | 2021-08-31 | Spin Memory, Inc. | Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer |
| US10784437B2 (en) | 2018-03-23 | 2020-09-22 | Spin Memory, Inc. | Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer |
| US11107974B2 (en) | 2018-03-23 | 2021-08-31 | Spin Memory, Inc. | Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer |
| US10734573B2 (en) | 2018-03-23 | 2020-08-04 | Spin Memory, Inc. | Three-dimensional arrays with magnetic tunnel junction devices including an annular discontinued free magnetic layer and a planar reference magnetic layer |
| US10411185B1 (en) | 2018-05-30 | 2019-09-10 | Spin Memory, Inc. | Process for creating a high density magnetic tunnel junction array test platform |
| US10593396B2 (en) | 2018-07-06 | 2020-03-17 | Spin Memory, Inc. | Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations |
| US10559338B2 (en) | 2018-07-06 | 2020-02-11 | Spin Memory, Inc. | Multi-bit cell read-out techniques |
| US10600478B2 (en) | 2018-07-06 | 2020-03-24 | Spin Memory, Inc. | Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations |
| US10692569B2 (en) | 2018-07-06 | 2020-06-23 | Spin Memory, Inc. | Read-out techniques for multi-bit cells |
| US10650875B2 (en) | 2018-08-21 | 2020-05-12 | Spin Memory, Inc. | System for a wide temperature range nonvolatile memory |
| US10699761B2 (en) | 2018-09-18 | 2020-06-30 | Spin Memory, Inc. | Word line decoder memory architecture |
| US11621293B2 (en) | 2018-10-01 | 2023-04-04 | Integrated Silicon Solution, (Cayman) Inc. | Multi terminal device stack systems and methods |
| US10971680B2 (en) | 2018-10-01 | 2021-04-06 | Spin Memory, Inc. | Multi terminal device stack formation methods |
| US10580827B1 (en) | 2018-11-16 | 2020-03-03 | Spin Memory, Inc. | Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching |
| US11107979B2 (en) | 2018-12-28 | 2021-08-31 | Spin Memory, Inc. | Patterned silicide structures and methods of manufacture |
| JP2021144967A (ja) | 2020-03-10 | 2021-09-24 | キオクシア株式会社 | 記憶装置 |
| CN111521859B (zh) * | 2020-06-22 | 2021-06-04 | 南方电网数字电网研究院有限公司 | 电力设备的线路电流测量方法、装置及计算机设备 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4243358A1 (de) * | 1992-12-21 | 1994-06-23 | Siemens Ag | Magnetowiderstands-Sensor mit künstlichem Antiferromagneten und Verfahren zu seiner Herstellung |
| JPH0714710A (ja) | 1993-06-25 | 1995-01-17 | Fujitsu Ltd | 磁気抵抗効果素子 |
| US5841611A (en) * | 1994-05-02 | 1998-11-24 | Matsushita Electric Industrial Co., Ltd. | Magnetoresistance effect device and magnetoresistance effect type head, memory device, and amplifying device using the same |
| US5640343A (en) | 1996-03-18 | 1997-06-17 | International Business Machines Corporation | Magnetic memory array using magnetic tunnel junction devices in the memory cells |
| US5650958A (en) | 1996-03-18 | 1997-07-22 | International Business Machines Corporation | Magnetic tunnel junctions with controlled magnetic response |
| US5734605A (en) | 1996-09-10 | 1998-03-31 | Motorola, Inc. | Multi-layer magnetic tunneling junction memory cells |
| US5801984A (en) | 1996-11-27 | 1998-09-01 | International Business Machines Corporation | Magnetic tunnel junction device with ferromagnetic multilayer having fixed magnetic moment |
| US5838608A (en) | 1997-06-16 | 1998-11-17 | Motorola, Inc. | Multi-layer magnetic random access memory and method for fabricating thereof |
| US6111784A (en) | 1997-09-18 | 2000-08-29 | Canon Kabushiki Kaisha | Magnetic thin film memory element utilizing GMR effect, and recording/reproduction method using such memory element |
| DE19853447A1 (de) | 1998-11-19 | 2000-05-25 | Siemens Ag | Magnetischer Speicher |
| US6436526B1 (en) * | 1999-06-17 | 2002-08-20 | Matsushita Electric Industrial Co., Ltd. | Magneto-resistance effect element, magneto-resistance effect memory cell, MRAM and method for performing information write to or read from the magneto-resistance effect memory cell |
| US6767655B2 (en) * | 2000-08-21 | 2004-07-27 | Matsushita Electric Industrial Co., Ltd. | Magneto-resistive element |
-
2000
- 2000-06-16 US US09/596,116 patent/US6436526B1/en not_active Expired - Lifetime
- 2000-06-16 JP JP2000182152A patent/JP3589346B2/ja not_active Expired - Lifetime
- 2000-06-17 KR KR10-2000-0033485A patent/KR100436318B1/ko not_active Expired - Fee Related
- 2000-06-19 EP EP00112886A patent/EP1061592A3/en not_active Withdrawn
-
2001
- 2001-12-28 US US10/034,895 patent/US7018725B2/en not_active Expired - Lifetime
-
2002
- 2002-10-26 KR KR10-2002-0065669A patent/KR100439288B1/ko not_active Expired - Fee Related
-
2003
- 2003-12-01 JP JP2003402316A patent/JP2004179667A/ja not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| KR100436318B1 (ko) | 2004-06-18 |
| KR20010007428A (ko) | 2001-01-26 |
| US6436526B1 (en) | 2002-08-20 |
| US7018725B2 (en) | 2006-03-28 |
| KR100439288B1 (ko) | 2004-07-07 |
| JP2001237472A (ja) | 2001-08-31 |
| JP2004179667A (ja) | 2004-06-24 |
| EP1061592A2 (en) | 2000-12-20 |
| KR20030011025A (ko) | 2003-02-06 |
| US20020058158A1 (en) | 2002-05-16 |
| EP1061592A3 (en) | 2001-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3589346B2 (ja) | 磁気抵抗効果素子および磁気抵抗効果記憶素子 | |
| US8331141B2 (en) | Multibit cell of magnetic random access memory with perpendicular magnetization | |
| JP4682998B2 (ja) | 記憶素子及びメモリ | |
| US8988934B2 (en) | Multibit cell of magnetic random access memory with perpendicular magnetization | |
| US6381171B1 (en) | Magnetic element, magnetic read head, magnetic storage device, magnetic memory device | |
| JP4371781B2 (ja) | 磁気セル及び磁気メモリ | |
| US7532504B2 (en) | Spin injection magnetic domain wall displacement device and element thereof | |
| US7126849B2 (en) | Magnetic cell and magnetic memory | |
| US7486486B2 (en) | Magnetic device to reduce reversal current in current-driven magnetic reversal and magnetic memory using same | |
| US7005691B2 (en) | Magnetoresistance element and magnetoresistance storage element and magnetic memory | |
| JP3729159B2 (ja) | 磁気メモリ装置 | |
| JP4076197B2 (ja) | 磁性素子、記憶装置、磁気再生ヘッド、３端子素子、及び磁気ディスク装置 | |
| JP2005294376A (ja) | 磁気記録素子及び磁気メモリ | |
| JP3693247B2 (ja) | 磁気抵抗効果記憶素子およびその製造方法 | |
| JPWO2001024289A1 (ja) | 磁気抵抗効果記憶素子およびその製造方法 | |
| JP3977576B2 (ja) | 磁気メモリ装置 | |
| JP5034317B2 (ja) | 記憶素子及びメモリ | |
| JP4660512B2 (ja) | 磁気記録素子への書き込み方法および磁気記録素子 | |
| JP3592244B2 (ja) | 磁気抵抗素子および磁気抵抗効果型記憶素子 | |
| JP2003115623A (ja) | 磁気抵抗素子および磁気抵抗記憶素子および磁気メモリ | |
| JP4674433B2 (ja) | 磁気抵抗効果素子及び磁気メモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040527 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040722 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040811 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040811 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3589346 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070827 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100827 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120827 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |