JP3593727B2

JP3593727B2 - 画像圧縮装置

Info

Publication number: JP3593727B2
Application number: JP29264694A
Authority: JP
Inventors: 裕之河野
Original assignee: Fuji Xerox Co Ltd; Fujifilm Business Innovation Corp
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1994-11-28
Filing date: 1994-11-28
Publication date: 2004-11-24
Anticipated expiration: 2019-11-24
Also published as: JPH08154246A

Description

【０００１】
【産業上の利用分野】
本発明は画像圧縮装置に係り、特に、画像を主走査方向Ａ画素、副走査方向Ｂ画素（Ａ、Ｂは共に自然数）のブロック単位で圧縮処理する画像圧縮装置に関するものである。
【０００２】
【従来の技術】
近年、デジタル画像データを取り扱う際の記憶容量の削減や通信時間の短縮を図る技術の１つに画像圧縮技術があり、その中でもＩＳＯ／ＩＴＵ−ＴＳ（旧ＣＣＩＴＴ）によって国際標準として規格化されたＪＰＥＧ（ＪｏｉｎｔＰｈｏｔｏｇｒａｐｈｉｃＥｘｐｅｒｔｓＧｒｏｕｐ）アルゴリズム（ＩＳＯ／ＩＥＣＤＩＳ１０９１８−１）が知られている。また、画像圧縮装置としても入力された画像をＪＰＥＧアルゴリズムに従って圧縮処理を行うものがある。
【０００３】
このＪＰＥＧアルゴリズムは、以下に説明する手順で行われるものである。
それは、図７のフローチャートに示すように先ず入力された画像を主走査（水平）方向８画素、副走査（垂直）方向８画素からなる処理単位ブロックに分割して、この分割した処理単位ブロックに下記の（１）式に従った２次元離散コサイン変換（以下，ＤＣＴと称す）を施す（ステップ７０１、以下ステップをＳと略す）。
尚、（１）式において、ｆ（ｉ，ｊ）は図８の（ａ）に示すようにＤＣＴ前の処理単位ブロック内の主走査方向ｉ番目、副走査方向ｊ番目の画素の値を表し、Ｆ（ｕ，ｖ）は図８の（ｂ）に示すように、ＤＣＴ後の処理単位ブロック内の主走査方向ｕ番目、副走査方向ｖ番目の変換値を表している。
【０００４】
【数１】

【０００５】
そして、ＤＣＴによって周波数成分（ＤＣＴ係数）に変換された処理単位ブロックを、人間の視覚特性等に適合された量子化テーブルで量子化した後（Ｓ７０２）、図９に示すようなジグザグスキャンによって６４個の係数からなる１次元データ系列へと並べ替えて（Ｓ７０３）、ハフマン符号化を行い（Ｓ７０４）、これを全ての処理単位ブロックについて終了するまで繰り返す（Ｓ７０５）。
ところが、ＪＰＥＧアルゴリズムにおいては、処理単位ブロックの画素数が主走査方向８画素×副走査方向８画素となっているので、画像全体の主走査方向或いは副走査方向の画素数が８の自然数倍でないものに対しては、処理単位ブロックの画素数に満たない数のブロック、所謂半端ブロックが発生してしまう。
【０００６】
そのために、例えば特開平４−１８３１７１号公報に開示された方法を用いた装置では、半端ブロックに符号化済みの画素を補充して処理単位ブロックの画素数を満たすように形成し、画像データの圧縮処理を行うようにしている。
また、特開平６−２１７１４９号公報に開示された装置のように、既に変換され画像メモリ内に記憶されている画素のアドレスを変更して半端ブロックに補充して、処理単位ブロックの画素数を満たすように形成して画像圧縮等の処理を行うものがある。
さらには、特開平６−２２１１５１号公報に開示された装置のように、処理する画像の大きさが処理単位ブロックサイズの整数倍でない場合、この画像の周囲にある不要データを画像の一部として加え、画像の大きさを処理単位ブロックサイズの整数倍に切上げて処理を行うものがある。
また、特開平６−２３７３８５号公報に開示された装置のように、半端ブロックが発生した際に、この半端ブロックの主走査方向の画素数が処理単位ブロックの主走査方向の画素数に満たない場合には、半端ブロックの最右端の画素列をこの画素列の右側にコピーしていき、また半端ブロックの副走査方向の画素数が処理単位ブロックの主走査方向の画素数に満たない場合には、半端ブロックの最下端の画素行をこの画素行の下側にコピーしていくものもある。
【０００７】
但し、これらの画像圧縮装置では、例えば画像をスキャナー等で読み取って入力を行うと、この画像上の画素を主（水平）走査線が上から下に順に垂直走査して読み取るラスタースキャン形式で入力されるので、主走査方向８画素×副走査方向８画素の画素数の処理単位ブロックに分割するためには、一旦読み取った画像を、少なくとも副走査方向で８行分の画素行を記憶できるメモリ等の記憶媒体に格納した後に、改めて処理単位ブロックを記憶媒体より取り出すようになっている。
【０００８】
【発明が解決しようとする課題】
ところが、特開平４−１８３１７１号公報或いは特開平６−２１７１４９号公報に開示された装置では、半端ブロックに画素を補充する際に、主走査方向或いは副走査方向において補充する画素の前に位置する画素を用いて補充するので、記憶媒体からの取り出しアドレスの制御が複雑となり、半端ブロックを取り出すための特別なアドレス制御手段が必要となる。従って、入力された画像に半端ブロックが発生した際、その処理の迅速さを欠いてしまう。
また、特開平６−２２１１５１号公報に開示された装置では、半端ブロックに不要データを加えて処理単位ブロックを形成するので、この処理単位ブロック中の原画像部分と不要データ部分との相関性が低くなり、疑似エッジ（画像の稜線）の発生等によって画像の圧縮効率を低下させると共に、画像圧縮により画質を劣化させる可能性がある。
【０００９】
さらに、特開平６−２３７３８５号公報に開示された装置では、半端ブロック内に斜め方向のエッジが存在する場合に、このエッジの最右端から右側に水平エッジが新たに生成されるか、或いはこのエッジの最下端から下側に垂直エッジが新たに生成される。つまり、半端ブロック内に斜め方向のエッジが存在する場合に、半端ブロック内に画素列或いは画素行をコピーすると、コピー後のブロック内に折れ曲がったエッジが生成されることになる。このコピー後のブロックを圧縮した場合、斜め方向のエッジを延長するようにして処理単位ブロックを形成して圧縮した場合に比べて圧縮効率が低下してしまう。
【００１０】
そこで、本発明は、入力された画像を複数の画素からなる処理単位ブロックに分割して圧縮処理を行う画像圧縮装置において、半端ブロックが発生してしまう場合であっても、圧縮効率が良く迅速な画像の圧縮処理を行うことのできる画像圧縮装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明は、上記の目的を達成するために案出されたもので、請求項１記載の発明に係わる画像圧縮装置は、入力された画像を複数の画素からなる処理単位ブロックに分割してこの処理単位ブロック毎に圧縮処理を行うものであり、さらには、入力された画像を前記処理単位ブロックに分割する際にこの処理単位ブロックの画素数に満たない数の画素からなる半端ブロックが発生するか否かを判断する判断手段と、この判断手段で前記半端ブロックが発生すると判断された場合に前記半端ブロックをブロック内の全画素が所定の値である処理単位ブロックに置き換える置換手段とを備えることを特徴とする。
【００１３】
【作用】
請求項１記載の発明に係わる画像圧縮装置の構成によれば、入力された画像を圧縮処理を行うために処理単位ブロックに分割する際に、判断手段で半端ブロックが発生すると判断されると、置換手段でこの半端ブロックが予め設定されているブロック内の全画素が所定の値である処理単位ブロックと置き換えられる。
そして、全画素が所定の値である処理単位ブロックは、他の処理単位ブロックと同様に圧縮処理が行われる。
【００１５】
【実施例】
以下、図面に基づき本発明に係わる画像圧縮装置について説明する。
【００１６】
〔第１実施例〕
図１は本実施例の画像圧縮装置による動作例を示すフローチャートであり、図２は本実施例の画像圧縮装置の概略構成を示すブロック図である。
図２に示すように、本実施例の画像圧縮装置は、画像入力制御部２１と、この画像入力制御部２１に接続されたラインメモリ２２と、同じく画像入力制御部２１に接続された圧縮部２３とから構成されている。
【００１７】
画像入力制御部２１は、例えば図示しないスキャナー等で読み取られラスタースキャン形式で入力された画像を受け取るものであり、この画像を後述するラインメモリ２２に格納するとともに、格納された画像を主走査方向８画素×副走査方向８画素の画素数の処理単位ブロックで取り出して、圧縮部２３へ送出するものである。また、この画像入力制御部２１は、ラインメモリ２２に格納された画像を処理単位ブロックで取り出す際に、この処理単位ブロックの画素数に満たない数の画素からなる半端ブロックが発生するか否かを判断し、半端ブロックが発生すると判断した場合に、その周囲の画素の値から演算して算出した画素を前記半端ブロックに補充するものとなっている。
ラインメモリ２２は、画像入力制御部２１からの画像を一時的に格納するために、少なくともラスタースキャン形式で入力された画像の副走査方向で８行分の画素を格納する容量を有するものであり、例えば半導体メモリやハードディスク装置等からなるものである。
圧縮部２３は、画像入力制御部２１から送出された処理単位ブロック毎に、ＪＰＥＧアルゴリズムに従って圧縮処理を行うものである。
【００１８】
次に、上記構成による画像圧縮装置の動作例について、図１のフローチャートに基づき説明する。
但し、ここではラスタースキャン形式、即ち図３に示すように主走査方向１番目からＷ番目までの画素が読み取られ、これが１行目からＨ行目まで繰り返される形式で入力された画像に圧縮処理を行う場合について説明する。尚、図３においてＷ、Ｈはともに自然数、ｉはＷ以下の自然数、ｊはＨ以下の自然数、Ｐｉ，ｊは主走査方向ｉ番目、副走査方向ｊ番目の画素を表している。
図１に示すように、入力された画像は、その画素が画像入力制御部２１によってラインメモリ２２に書き込まれて格納される（Ｓ１０１）。画像入力制御部２１は、ラインメモリ２２への画素の格納が終了すると（Ｓ１０２）、続いて、格納されている画素を主走査方向８画素及び副走査方向８画素毎に読み込んで、処理単位ブロックとして分割してラインメモリ２２から取り出す（Ｓ１０３）。
【００１９】
このときの処理単位ブロックの分割は、図４に示すように、先ず格納されている画素を主走査方向に１画素目から８画素目まで読み込んでこれを副走査方向の８画素目まで繰り返して１つの処理単位ブロックを形成し、この処理単位ブロックの形成を主走査方向の１番目からＭ番目まで終了するまで行い、次に副走査方向の１番目からＮ番目までの全てについて終了するまで繰り返す。
尚、Ｍは入力画像の主走査方向のブロック数（半端ブロックを含む）、Ｎは入力画像の副走査方向のブロック数（半端ブロックを含む）、ｐはＭ以下の自然数、ｑはＮ以下の自然数、Ｂｐ，ｑは主走査方向ｐ番目、副走査方向ｑ番目を表している。また、ｍはＷを８で割った余り（８より小さい自然数）、ｎはＨを８で割った余り（８より小さい自然数）、Ｐ′ｘ，ｙはブロック内の主走査方向ｘ番目、副走査方向ｙ番目の画素を表している。
【００２０】
また、図１において、ラインメモリ２２から取り出されたブロックは、画像入力制御部２１によってこのブロックが半端ブロックか否か、即ちこのブロックが主走査方向８画素×副走査方向８画素の画素数を満たすものか否かを各ブロック毎に判断される（Ｓ１０４）。
画像入力制御部２１で半端ブロックであると判断された場合には、後述するように半端ブロックに画素が補充されて処理単位ブロックが形成され（Ｓ１０５）、この処理単位ブロックが圧縮部２３に入力される（Ｓ１０６）。また、画像入力制御部２１で半端ブロックでないと判断された場合には、取り出したブロックはそのまま圧縮部２３へ入力される（Ｓ１０６）。
そして、圧縮部２３は、入力された処理単位ブロックをＪＰＥＧアルゴリズムに従って圧縮し、圧縮データを出力する。
画像入力制御部２１で分割された全てのブロックについて圧縮部２３での圧縮が終了すると（Ｓ１０７）、入力された画像全てについての圧縮、即ち画像全体の符号化が終了したか否かを確認し（Ｓ１０８）、終了していない場合に上述のステップ（Ｓ１０１〜Ｓ１０８）を繰り返す。
【００２１】
ここで、上述した半端ブロックに画素を補充するステップ（図１におけるＳ１０５）について詳細に説明する。
画像入力制御部２１は、図５の（ａ）に示すように、半端ブロックの主走査方向の画素数が８画素に満たないものであれば、主走査方向の（ｍ＋１）番目から８番目までの各画素の値（画素を数値化した値）を次の（２）式に従って算出する。即ち、補充する各画素の値を、主走査方向においてその画素の左隣に位置する画素及びさらにその左隣に位置する画素の値を基に算出する。
尚、ｘ及びｙは共に８以下の自然数である。また、図５において、シェード付矩形は実際に存在する画素、白抜き矩形は補充すべき画素を表している。
【００２２】
【数２】
Ｐ′ｘ，ｙ＝Ｐ′ｘ−１，ｙ＋ａｘ，ｙ（Ｐ′ｘ−２，ｙ −Ｐ′ｘ−１，ｙ）・・・（２）
（ただし、ｍ＋１≦ｘ≦８、１≦ｙ≦８）
【００２３】
また、図５の（ｂ）に示すように、半端ブロックの副走査方向の画素数が８画素に満たないものであれば、副走査方向の（ｎ＋１）番目から８番目までの各画素の値を次の（３）式に従って算出する。即ち、補充する各画素の値を、副走査方向においてその画素の上に位置する画素及びさらにその上に位置する画素の値を基に算出する。
【００２４】
【数３】
Ｐ′ｘ，ｙ＝Ｐ′ｘ，ｙ−１＋ａｘ，ｙ（Ｐ′ｘ，ｙ−２ −Ｐ′ｘ，ｙ−１）・・・（３）
（ただし、１≦ｘ≦８、ｎ＋１≦ｙ≦８）
【００２５】
また、図５の（ｃ）に示すように、半端ブロックの主走査及び副走査の両方向の画素数が８画素に満たないものであれば、主走査方向の（ｍ＋１）番目から８番目まで、及び副走査方向（ｎ＋１）番目から８番目までの範囲にある各画素の値を次の（４）式に従って算出する。即ち、補充する各画素の値を、主走査方向においてその画素の左隣に位置する画素及びさらにその左隣に位置する画素の値と、副走査方向において補充する画素の上に位置する画素及びさらにその上に位置する画素の値とを基に算出する。
【００２６】
【数４】

【００２７】
尚、上記（２）式〜（４）式において、ａｘ，ｙは重み係数であり、画素補充後のブロックの圧縮率及びこのブロックに圧縮ならびに伸長を行った復元ブロックの画質や、（２）式〜（４）式の演算の難易度等により決定されるものである。また、このａｘ，ｙは、（２）式及び（４）式においてｍ＝１である場合にはａ１，ｙ＝０とし、また、ｎ＝１である場合にはａｘ，１＝０とするものである。
また、（２）式及び（４）式において、演算結果が画素の値の取り得る範囲を越えた場合には、この画素の値の取り得る範囲内で前記演算結果に一番近い値を補充する画素の値として算出する。
【００２８】
次に、本実施例の画像圧縮装置によって圧縮された画像を、画像伸長装置（図２には図示せず）を用いて、再び伸長する場合について説明する。
例えば、圧縮前の画像の画素数が主走査方向｛８（Ｍ−１）＋ｍ｝画素、副走査方向｛８（Ｎ−１）＋ｎ｝画素であるとすると、この画像の画素数は画像入力制御部２１における画素の補充によって、主走査方向８Ｍ画素、副走査方向８Ｎ画素となる。よって、この画像を圧縮部２３でＪＰＥＧアルゴリズムに従って圧縮し、再びこのＪＰＥＧアルゴリズムに対応する伸長アルゴリズムで伸長すると、補充した画素を含む主走査方向８Ｍ画素、副走査方向８Ｎ画素の画素数の画像となってしまう。
このため、圧縮部２３での画像圧縮の際に、圧縮されたデータ中に圧縮前の画像の画素数を記録しておき、再び伸長する際に記録した画素数に基づき、圧縮前の画素数である主走査方向｛８（Ｍ−１）＋ｍ）｝画素、副走査方向｛８（Ｎ−１）＋ｎ｝画素になるように補充した画素の切り捨てを行えばよい。よって、画像入力制御部２１における画素の補充があっても、画像を伸長した際に圧縮前の画素数からなる画像を得ることができる。但し、この画素の切り捨ては、公知の技術である画素切り捨てのための手法により行われる。
【００２９】
このように本実施例の画像圧縮装置は、入力された画像の圧縮処理を行うために処理単位ブロックに分割する際に、画像入力制御部２１で半端ブロックがあるか否かを判断して、半端ブロックがある場合にはさらに画像入力制御部２１で補充する画素を演算により求めて前記半端ブロックに補充し、この半端ブロックを処理単位ブロックとするものである。
従って、半端ブロックに補充する画素を演算、即ち線形予測により求めるので、ラインメモリ２２から半端ブロックを取り出すための特別なアドレス制御手段が不要であり、また処理単位ブロックを圧縮するアルゴリズムに何ら変更を加えることなく、入力された画像に半端ブロックが発生しても迅速に処理することができる。また、補充する画素を線形予測により求めるので、画素を補充した際に例えば不必要なエッジ等の圧縮効率の低下及び画質劣化の要因の発生を防止することができる。
【００３０】
尚、本実施例では、（２）式〜（４）式によって補充する画素を算出する場合について説明したが、画素の演算はこれらの式に限定されるものではなく、圧縮データ量を増加させずに画質の劣化を防ぎかつ演算量及びハードウエア規模の観点から実現容易であれば、他の式であっても実施可能である。
【００３１】
〔第２実施例〕
次に、他の実施例の画像圧縮装置について説明する。尚、本実施例の画像圧縮装置は、請求項１記載の発明に係わるものである。
本実施例の画像圧縮装置は、上述した第１の実施例と同じく図２に示すように、画像入力制御部２１と、ラインメモリ２２と、圧縮部２３とから構成されている。
但し、本実施例において画像入力制御部２１は第１の実施例と異なり、本発明の判断手段及び置換手段として機能するものである。即ち、この画像入力制御部２１は、ラインメモリ２２に格納された画像を処理単位ブロックで取り出す際に、この処理単位ブロックの画素数に満たない数の画素からなる半端ブロックが発生するか否かを判断し、半端ブロックが発生すると判断した場合に、前記半端ブロックをブロック内の全画素が所定の値（この実施例においては所定の色）である処理単位ブロックに置き換えるようにしたものである。
【００３２】
次に、上記構成による画像圧縮装置の動作例について説明する。
この画像圧縮装置は、図６のフローチャートに示すように画像の圧縮処理を行うものであるが、ここでは第１の実施例（図１に示した動作例）と異なる処理単位ブロックを置換するステップ（図６におけるＳ６０５）についてのみ詳細に説明する。
画像入力制御部２１で半端ブロックがあると判断された場合には、さらに画像入力制御部２１によって、この半端ブロックをブロック内の全画素が所定色である処理単位ブロックに置き換えられる。
【００３３】
この置き換えられる処理単位ブロックは、その全画素が予め所定の色に設定されて、例えば画像入力制御部２１内に設けられているレジスタ或いはラインメモリ２２内の所定の領域等に格納されているものである。
また、全画素の所定色は、画像全体における半端ブロックの位置と、画像を圧縮し伸長した際にどのように可視化するのか（記録紙にプリントするのかディスプレイに表示するのか等）とを考慮して、予め設定され格納されているものであり、例えば普通紙等にプリントする場合には白色等に設定されるものである。
尚、設定される所定色は、上述した第一の実施例のように画像入力制御部２１に演算手段としての機能を設けて、半端ブロックに隣接するブロック（例えば半端ブロックが画像の右端にあればその左側、下端にあればその上側にあるブロック）或いはこの半端ブロックの画素の値に基づき演算して、所定色を求めるようにすることも実施可能である。
【００３４】
次に、本実施例の画像圧縮装置によって圧縮された画像を、画像伸長装置を用いて再び伸長する場合について、特にここでは圧縮された画像を普通紙にプリントするために伸長する場合について説明する。
例えば、圧縮前の画像の画素数を主走査方向｛８（Ｍ−１）＋ｍ｝画素、副走査方向｛８（Ｎ−１）＋ｎ｝画素であるとすると、この画像の画素数は、画像入力制御部２１による半端ブロックの置き換えによって、主走査方向８Ｍ画素、副走査方向８Ｎ画素となる。このとき、主走査方向Ｍ番目の処理単位ブロック及び副走査方向Ｎ番目の処理単位ブロックは、それぞれブロック内の画素が所定色（例えば白色）となっている。
【００３５】
そして、主走査方向８Ｍ画素、副走査方向８Ｎ画素からなる画像を圧縮部２３でＪＰＥＧアルゴリズムに従って圧縮し、再びこのＪＰＥＧアルゴリズムに対応する伸長アルゴリズムで伸長してこれを普通紙にプリントすると、主走査方向８Ｍ画素、副走査方向８Ｎ画素の画素数の画像で、かつ主走査方向Ｍ番目の処理単位ブロック内及び副走査方向Ｎ番目の処理単位ブロック内が白色である画像が得られる。
但し、半端ブロックは画像の右端或いは下端に発生するので、通常その領域は必要な情報に対する余白画像であることが多く、またその画素数が主走査方向ｍ画素、副走査方向ｎ画素であるので、画像全体の画素数と比較すると大変小さな領域である。従って、半端ブロックを画素が白色である処理単位ブロックと置き換えても、置換前と置換後で画像が大幅に異なることはない。
【００３６】
また、圧縮部２３に後述するような符号化に対応する機能を設ければ、ブロックの置換と同等の効果が得られ、なおかつ符号化を高速化できる。
それは、半端ブロックが発生すると判断された場合には、画像入力制御部２１でこの半端ブロックを所定色ではなく、予め定められた半端ブロックであることをしめす特定の符号に置き換える。そして、この置き換えられた特定の符号を受け取った圧縮部２３では、画像圧縮を行い再び画像伸長を行う際に、前記特定の符号を基に元の画像の画素数とブロックの位置とから置換前の半端ブロックを算出する。例えば、この圧縮部２３での算出によって、画像全体の右端は主走査方向ｍ画素、副走査方向８画素、下端は主走査方向８画素、副走査方向ｎ画素、右下端は主走査方向ｍ画素、副走査方向ｎ画素の画素数の半端ブロックを求めて、これらを画像伸長時に特定の符号と置き換える。よって、ブロックの置換と同等の効果が得られ、なおかつ符号化を高速化できる。
【００３７】
このように本実施例の画像圧縮装置は、入力された画像の圧縮処理を行うために処理単位ブロックに分割する際に、画像入力制御部２１で半端ブロックがあるか否かを判断して、半端ブロックがある場合にはさらに画像入力制御部２１で前記半端ブロックをブロック内の全画素が所定の値である処理単位ブロックに置き換えるようになっている。
従って、ブロック内の全画素が所定の値である処理単位ブロックに置換するので、処理単位ブロックを圧縮するアルゴリズムに何ら変更を加えることなく、非常に効率の良い画像圧縮が可能となり、また圧縮処理時間も短縮できるようになり、結果として半端ブロックが発生する場合であっても迅速に処理することができる。
【００３８】
尚、上述した各実施例（第１実施例及び第２実施例）では、圧縮部２３の圧縮アルゴリズムとしてＪＰＥＧアルゴリズムを例にとって説明したが、画像を主走査方向Ａ画素、副走査方向Ｂ画素のブロック単位で圧縮処理するものであれば、他のアルゴリズムによるものであってもよい。
さらに、各実施例では、画像入力制御部２１にラスタースキャン形式で画像が入力される場合について説明したが、ブロック単位で画像を入力する場合であっても実施可能である。
【００３９】
【発明の効果】
以上に説明したように本発明の画像処理装置は、入力された画像を複数の画素からなる処理単位ブロック毎に圧縮処理を行う画像圧縮装置において、画像を処理単位ブロックに分割する際に、判断手段で半端ブロックが発生するか否かを判断して、半端ブロックが発生する場合にはこの半端ブロックを置換手段でブロック内の全画素が所定の値である処理単位ブロックに置き換えることにより、非常に効率が良く処理時間の短い圧縮処理を行うことができる。
【図面の簡単な説明】
【図１】本発明に係わる画像圧縮装置の第１の動作例を示すフローチャートである。
【図２】本発明に係わる画像圧縮装置の概略構成を示すブロック図である。
【図３】ラスタースキャン形式の走査順序を示す説明図である。
【図４】画像を処理単位ブロックに分割する手順を示す説明図である。
【図５】本発明における半端ブロックに対する画素の補充又は置換処理を示す説明図である。
【図６】本発明に係わる画像圧縮装置の第２の動作例を示すフローチャートである。
【図７】画像圧縮時のＪＰＥＧアルゴリズムによる処理を示すフローチャートである。
【図８】ＤＣＴ前の画素の値及びＤＣＴ後の変換値を示す説明図である。
【図９】ＪＰＥＧアルゴリズムによるジグザグスキャンの順序を示す説明図である。
【符号の説明】
２１画像入力制御部２２ラインメモリ
２３圧縮部

Claims

入力された画像を複数の画素からなる処理単位ブロックに分割してこの処理単位ブロック毎に圧縮処理を行う画像圧縮装置において、
前記画像を前記処理単位ブロックに分割する際に、この処理単位ブロックの画素数に満たない数の画素からなる半端ブロックが発生するか否かを判断する判断手段と、
該判断手段で前記半端ブロックが発生すると判断された場合に、前記半端ブロックをブロック内の全画素が所定の値である処理単位ブロックに置き換える置換手段とを備えることを特徴とする画像圧縮装置。