JP3595175B2

JP3595175B2 - 半導体装置及びその製造方法

Info

Publication number: JP3595175B2
Application number: JP32806298A
Authority: JP
Inventors: 浩史赤堀; 修二勝井; 藤雄寺井; 順一塩澤; 裕一見方
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1998-11-18
Filing date: 1998-11-18
Publication date: 2004-12-02
Anticipated expiration: 2018-11-18
Also published as: JP2000150830A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に係り、特に、トレンチキャパシタを有する半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
トレンチ内に形成される埋込み電極として、不純物を含む多結晶シリコンを用いることが出来る。トレンチ側壁が垂直に近い場合、または間口に対し内部が膨らんだボトル型構造のトレンチの場合には、不純物を含む多結晶シリコンの埋込み後に、埋め込まれた多結晶シリコン内部に空隙（ｓｅａｍ）が生じることがある。その後、不純物を活性化させるために、熱工程が施されるが、その際、Ｓｉ原子が流動（マイグレート）し、再結晶化過程において、表面張力により局所的に凝集する現象が観測される。このＳｉの流動現象が生じると、トレンチ内側壁に形成されたキャパシタ絶縁膜表面に、多結晶シリコン膜が形成されない部位（空孔）が発生し、キャパシタンスの減少、キャパシタ絶縁膜の劣化をもたらしてしまう。
【０００３】
図７は、従来の方法によりトレンチ内に埋め込まれた多結晶シリコン膜の熱処理前後の状態を示す断面図である。図７（ａ）が熱処理前、図７（ｂ）が熱処理後の状態をそれぞれ示す。図７（ａ）において、シリコン基板１０に、側壁が垂直なトレンチ１１を形成した後、トレンチ１１の内面にキャパシタ絶縁膜１２を形成し、次いで、内面にキャパシタ絶縁膜１２が形成されたトレンチ１１内に、不純物を含む多結晶シリコン１３を埋め込む。
【０００４】
従来の技術では、トレンチ１１の上部に比べ、トレンチ１１の下部における多結晶シリコンの成膜レートが低くなる現象が見られ、多結晶シリコン１３の埋め込み後、埋め込まれた多結晶シリコン１３の中央部に空隙１４が生じてしまう。
【０００５】
その後、熱処理を行うと、Ｓｉ原子が流動し、局所的に凝集して再結晶化する現象が見られる。この場合、キャパシタ絶縁膜１２の表面に多結晶シリコンが形成されない部位１５が発生し、その結果、キャパシタンスの低下、電界集中による絶縁膜の信頼性の劣化を招いてしまう。
【０００６】
図８に示すように、シリコン基板２０に、間口に対し内部が膨らんだボトル型構造のトレンチ２１を形成し、その内面にキャパシタ絶縁膜２２を形成した場合も同様であり、特に埋め込まれた多結晶シリコン膜２３の中央部における空隙２４の発生が顕著であり、そのため、多結晶シリコンが形成されない部位２５が広範囲に発生してしまう。
【０００７】
【発明が解決しようとする課題】
本発明は、上記事情の下になされ、空隙の発生がなく、キャパシタンスの低下や絶縁膜の信頼性の劣化のないトレンチキャパシタを有する半導体装置を提供することを目的とする。
【０００８】
本発明の他の目的は、空隙の発生がなく、キャパシタンスの低下や絶縁膜の信頼性の劣化のないトレンチキャパシタを有する半導体装置の製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
上記課題を解決するため、本発明は、トレンチ溝を有する半導体基板と、前記トレンチ溝の内面に形成されたキャパシタ絶縁膜と、前記内面にキャパシタ絶縁膜が形成された前記トレンチ溝内に埋め込まれた不純物を含む導電性材料からなるキャパシタ電極とを備え、前記キャパシタ電極を構成する導電性材料は、トレンチ上部の部分よりもトレンチ下部の部分のほうが低い不純物濃度であるような濃度勾配を有することを特徴とする、トレンチキャパシタを有する半導体装置を提供する。
【００１０】
また、本発明は、半導体基板にトレンチ溝を形成する工程と、前記トレンチ溝の内面にキャパシタ絶縁膜を形成する工程と、成膜材料ガスとドーパントガスとを用いたCVD法を、前記半導体基板を２０００ｒｐｍ以上の回転速度で回転させつつ行うことにより、前記内面にキャパシタ絶縁膜が形成された前記トレンチ溝内に不純物を含む導電性材料を埋め込み、トレンチ上部の部分よりもトレンチ下部の部分のほうが低い不純物濃度のキャパシタ電極を形成する工程とを具備することを特徴とする半導体装置の製造方法を提供する。
【００１１】
本発明の骨子は、特に、高アスペクト比のトレンチ内に、不純物、例えばＡｓまたはＰを含む多結晶シリコンを、例えばＬＰＣＶＤにより埋め込む工程において、トレンチ内上部から下部へ行くに従い、不純物濃度が小さくなるように、埋め込まれた多結晶シリコンの不純物濃度に勾配を付けることにより、トレンチ内への多結晶シリコンの埋め込み性の向上を図り、空隙の発生を防止しようとするものである。
【００１２】
また、本発明においては、トレンチ内の多結晶シリコン内の不純物濃度を２× １０^２０ａｔｏｍｓ／ｃｍ^３以上とすることにより、埋め込まれた多結晶シリコンに空隙が生じたとしても、多結晶シリコンの再結晶化過程における凝集現象を抑えることができる。それにより、キャパシタンスの低下を抑え、キャパシタ絶縁膜の信頼性の向上を実現することが出来る。なお、不純物濃度の上限は、特に限定されないが、通常は１×１０^２１ａｔｏｍｓ／ｃｍ^３ ^{程度である。}
トレンチ内への多結晶シリコンの埋め込みに用いられるＬＰＣＶＤにおいては、使用する材料ガスは、ＳｉＨ_４であり、ＳｉＨ_４の熱分解により多結晶シリコンを形成する。その際、ＳｉＨ_４と同時にＡｓＨ_３ _やＰＨ_３ _等のドーピングガスを流すのであるが、ドーピングガスは成膜レートを小さくするという効果がある。従って、ドーピングガスの流量を増やせば増やすほど、成膜レートは小さくなってしまう。
【００１３】
本発明では、トレンチ上部から下部へ行くに従い、ドーパント濃度が小さくなるように成膜を行う。それによって、トレンチの下部に行くほど、成膜レートが早くすることが出来る。その結果、トレンチの間口に多く堆積することなく、トレンチ下部から順々に多結晶シリコンが埋まっていく成膜となる。
【００１４】
このように、本発明によれば、トレンチ下部から順々に多結晶シリコンが埋まっていくため、トレンチ上部において間口が詰まることなく、空隙が出来にくく、良好な埋め込み形状が得られる。
【００１５】
また、トレンチ内に空隙が生じた場合には、後の熱工程により多結晶シリコン膜のＳｉ原子が流動し、再結晶化過程において、局所的に凝集する現象が見られる。このＳｉの流動現象が生じると、トレンチ内壁に形成されるキャパシタ絶縁膜表面に、多結晶シリコンが形成されない部位が発生し、キャパシタンスの低下をもたらす。このような問題は、上述したように、多結晶シリコン内の不純物濃度を２×１０^２０ａｔｏｍｓ／ｃｍ^３とすることにより、防止することができる。
【００１６】
なお、半導体基板の、前記トレンチ溝内面に接する領域に、Ａｓが拡散された不純物領域を形成し、これをキャパシタの電極として用いることが出来る。
【００１７】
また、トレンチ溝の最小線幅と０．２μｍ以下とし、トレンチ溝の間口面積と半導体基板の表面積の比率を１０％以上とした場合には、良好な埋め込みを行うことが出来るので、好ましい。
【００１８】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態について説明する。図１は、本発明の一実施形態に係るトレンチ内への多結晶シリコンの埋め込み工程を示す断面図である。図１において、シリコンウエハ３０に側壁がほぼ垂直なトレンチ３１を形成した後、トレンチ３１の内面にキャパシタ絶縁膜３２を形成し、次いで、トレンチ３１内に電極材料としての多結晶シリコン膜３３を堆積する。
【００１９】
多結晶シリコン膜３３は、ＳｉＨ_４とＡｓＨ_３を反応炉内に同時に導入することにより形成することが出来るが、その説明の前に、反応炉内にＳｉＨ_４のみを導入した場合の成膜現象について説明する。
【００２０】
従来、トレンチ内の多結晶シリコン膜３３の上部と下部とを比較すると、上部の方が成膜レートが早い。これは、ＳｉＨ_４の熱分解によって生じたＳｉＨ_２（シリレン）による影響によるものである。ＳｉＨ_２は、ＳｉＨ_４と比較して高い確率でシリコンウエハ３０上に付着する。７００℃におけるＳｉＨ_４のシリコンウエハ３０への付着確率ηは１０^−４程度である。すなわち、ＳｉＨ_２分子が１００００回表面と衝突すると、そのうち１回反応が生じる程度の反応性である。
【００２１】
これに対し、ＳｉＨ_２は付着確率η＝１である。ＳｉＨ_２は表面に１回衝突するとすぐに膜となる。従って、トレンチ部に飛来したＳｉＨ_２は、トレンチ下部に至る前に、トレンチ間口部において基板と衝突し、付着する確率が非常に高い。そのため、トレンチ間口の成膜レートが早くなり、トレンチ下部が成膜されるよりより先にトレンチ間口が閉じてしまう。
【００２２】
その結果、図７（ａ）に示すように、トレンチ中央部に空隙１４が発生してしまう。従って、ＳｉＨ_２が主体となって行われる成膜では、トレンチ内のカバレッジ性が悪くなると言える。
【００２３】
ＳｉＨ_２と比較してＳｉＨ_４は、ウエハに対する付着確率ηが１０^４分の１と小さいため、成膜レートは遅くなるが、トレンチ下部へも十分にＳｉＨ_４が行き渡り、トレンチ上部と下部での成膜レート差は小さくなる。従って、ＳｉＨ_４主体の成膜は、トレンチ内のカバレッジが良好であると言える。つまり、ＳｉＨ_４の熱分解によるＳｉＨ_２の発生を抑えることが、トレンチ内のカバレッジ性向上の鍵と言える。
【００２４】
そこで、本発明者らは、ウエハを高速、例えば３０００ｒｐｍ程度の回転速度で回転させると、原料ガスであるＳｉＨ_４の分解が始まる高温領域層、及び濃度境界層が薄くなり、ＳｉＨ_４がウエハ直上に来るまで熱分解が起こらないことを見出した。
【００２５】
図２および図３に、ウエハを０ｒｐｍ（回転せず）及び２０００ｒｐｍで回転させた場合の、ウエハ近傍の温度分布と濃度分布のシュミレート結果をそれぞれ示す。ここでは、ウエハー支持台上にウエハが置かれ、ウエハは、下面からヒーターで加熱されている。
図２及び図３は、各々、温度分布及び濃度分布を示し、共に、左半分が２０００ｒｐｍ、右半分が０ｒｐｍの場合を示す。なお、図２および図３において、同一の模様は、同一の温度および濃度を示している。
【００２６】
図２から、上方から流れてくるＳｉＨ_４ _は、ウエハを２０００ｒｐｍで回転させた場合、同じガス温度でウエハ近傍まで到達する様子が分かる。これに対し、ウエハを回転させない場合、２０００ｒｐｍで回転させる場合と比較すると、ウエハ上方における、温度が変化する領域が厚いこと分かる。ＳｉＨ_４の分解とＳｉＨ_２の発生を抑えるには、なるべくこの温度が変化する領域、即ち、温度境界層を薄くすることが必要である。
【００２７】
また、図３においても同様に、２０００ｒｐｍで回転させた場合には、ウエハを回転させない場合と比較し、濃度が変化する境界層が薄いことが分かる。濃度境界層が薄いと言うことは、それだけウエハに到着するまでのＳｉＨ_４の気相分解を防ぐことが出来るということである。
【００２８】
以上、ウエハを高速で回転させることにより、ＳｉＨ_４の熱分解とＳｉＨ_２の発生を抑制することが出来ることがわかる。その結果、ＳｉＨ_４主体の成膜となり、カバレッジ性は向上する。
【００２９】
ウエハを高速で回転させることによる効果を図４に模式的に示す。即ち、ウエハを低速回転させるかまたは回転させない場合には、ＳｉＨ_４の一部は分解してＳｉＨ_２となり_、トレンチ部に飛来したＳｉＨ_２は、トレンチ下部に至る前に、トレンチ間口部において基板と衝突して付着し、トレンチ下部が成膜されるより先にトレンチ間口が閉じてしまう。即ち、トレンチ内面のカバレッジ性が非常に悪い。
【００３０】
これに対し、ウエハを高速回転させるた場合には、ＳｉＨ_４ _{の一部が分解して} ＳｉＨ_２ _{となることが少なく、}トレンチ部に飛来したＳｉＨ_４は、トレンチ間口部だけでなく、トレンチ下部にも至り、均一な成膜を行うことができる。
【００３１】
次に、ウエハを３０００ｒｐｍ程度の高速で回転させている状態の中に、ＳｉＨ_４とＡｓＨ_３を同時に導入した場合を考えてみる。ＳｉＨ_４とＡｓＨ_３のシリコンウエハへの付着確率を比べた場合、ＳｉＨ_４の付着確率η＝１０^−４に対し、ＡｓＨ_３ _{の付着確率は}η＝１０^−３ ^であり、一桁高い。そのため、トレンチ間口近傍にＡｓが取り込まれ易くなると言える。
【００３２】
従って、ＡｓＨ_３ _の濃度は、トレンチ上部から下部にかけて低くなり、濃度勾配が生じる。その際、ＡｓＨ_３はＳｉＨ_４のシリコンウエハへの吸着を阻害する効果があるため、ＳｉＨ_４はトレンチ上部よりも下部において付着し易くなる。そのため、トレンチ上部と比較し、トレンチ下部へ行くほど成膜レートが早くなる（図１（ａ））。
【００３３】
このように、ＳｉＨ_４とＡｓＨ_３の付着確率の差を利用したのが本発明であり、トレンチ上部から下部へかけてのＡｓ濃度に勾配を付けることにより、トレンチの上部と下部とで、成膜速度をかえることが出来る。このような現象を用いると、トレンチ下部から上部へと順々に多結晶シリコン３３が埋まっていくため、トレンチ上部において間口が詰まることがなく、そのため空隙を生ずることなく、良好な埋め込み形状を得ることが出来る。（図１（ｂ））。
【００３４】
空隙が無いため、そのに後熱処理を行っても、シリコンが流動する現象は見られず、その結果、キャパシタ絶縁膜３２の全面に、多結晶Ｓｉを形成することができる。
【００３５】
本実施例では、数Ｔｏｒｒ〜数１００Ｔｏｒｒの減圧に保たれたＣＶＤチャンバー中において、最小線幅０．２０μｍ以下、トレンチ間口率１０％以上のシリコンウエハを２０００〜１００００ｒｐｍ程度の高速で回転させ、ウエハ下部からヒーターで６５０〜７５０℃程度に加熱する。
【００３６】
その後、１ｓｌｍのＳｉＨ_４と１０〜５００ｓｃｃｍのＡｓＨ_３をリアクター内ヘ同時に導入し、多結晶シリコンの成膜を行うと、ウエハを高速回転させることによるウエハ面上の高温領域層の薄膜化、さらにはＳｉＨ_４とＡｓＨ_３の付着確率の差を利用することで、トレンチ上部と比較し、トレンチ下部の成膜レートが早くなる。その結果、空隙が出来にくい、良好な埋め込み特性を有する多結晶シリコン膜をトレンチ内に形成することが出来る。
【００３７】
更に、図８（ａ）に示す様な、間口に対し内部が膨らんだボトル型構造のトレンチ２１の場合、トレンチ２１内にＡｓ濃度勾配を設けても、トレンチ中央部において空隙２４の発生を避けることできない。空隙２４が発生した場合、後の熱工程を通すと、図８（ｂ）に示す様に、多結晶シリコン膜２３のＳｉ原子が流動し、再結晶化過程において、局所的に凝集する現象が見られる。このＳｉの流動現象が生じると、トレンチ内壁に形成されるキャパシタ絶縁膜２２表面に、多結晶シリコンが形成されない部位２５が発生し、キャパシタンスの低下、さらにはキャパシタ絶縁膜２２の信頼性劣化をもたらす。
【００３８】
そのようなＳｉの流動は、Ａｓを高濃度でドープさせることにより回避することができる。多結晶シリコン中に、酸素または炭素を多く混入させるとＳｉの流動を抑えられることは知られている。本発明者らは、酸素または炭素と同様の効果をＡｓに期待し、Ａｓを高濃度で混入することを試みた。
【００３９】
図５は、多結晶シリコン中のＡｓ濃度を縦軸に、Ｏ濃度を横軸にとり、流動現象の発生有無を示したグラフである。Ａｓ濃度は１×１０^１６〜４×１０^２０ａｔｏｍｓ／ｃｍ^３、Ｏ濃度は、４×１０^１７〜１×１０^１９ａｔｏｍｓ／ｃｍ^３まで振っている。
【００４０】
図５より、Ｓｉの流動現象はＡｓ濃度に支配され、Ａｓ濃度２×１０^２０ａｔｏｍｓ／ｃｍ^３がＳｉの流動の有無のしきい値であること分かる。Ｏ濃度に関しても、１×１０^１９ａｔｏｍｓ／ｃｍ^３以上で流動現象見られなくなる濃度が存在すると考えられるが、Ｏ濃度を高くすると、多結晶シリコンの抵抗率は上昇し、半導体素子の高速動作を阻害する要因となる。これに対して、Ａｓ濃度を上げることは、抵抗率の低下をもたらす。
【００４１】
図６（ａ）は、多結晶シリコン中の不純物濃度を２×１０^２０ａｔｏｍｓ／ｃｍ^３以上とした場合の、内面に絶縁膜７２が形成されたボトル型トレンチ７１内に埋め込まれた多結晶シリコン膜７３の形状を示す。埋め込まれた多結晶シリコン膜７３の中央部には、空隙７４が見られる。その後、熱処理を実施した場合の形状を図６（ｂ）に示す。図６（ｂ）にはＳｉ原子の流動現象は見られず、成膜後の埋め込み形状のままを保持しており、トレンチ内壁に形成されているキャパシタ絶縁膜７２表面に、良好に多結晶シリコン膜７３を形成することができる。
【００４２】
【発明の効果】
以上説明したように、本発明によると、キャパシタ電極を構成する導電性材料が、トレンチ上部の部分よりもトレンチ下部の部分のほうが低い不純物濃度であるような濃度勾配を有しているため、トレンチへの導電性材料の埋め込み性を向上させ、導電性材料中の空隙（ｓｅａｍ）の発生を防止することが出来る。
【００４３】
また、特に、多結晶シリコン中の不純物濃度を２×１０^２０ａｔｏｍｓ／ｃｍ^３以上とした場合には、埋め込まれた導電性材料中に空隙が発生したとしても、キャパシタ絶縁膜の近傍の多結晶シリコン膜の流動を防止することが出来るので、キャパシタ絶縁膜の表面に導電性材料が形成されない部位が発生することがなく、キャパシタンスの低下を抑え、キャパシタ絶縁膜の信頼性の向上を実現することが出来る。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るトレンチ内への多結晶シリコンの埋め込み工程を示す断面図。
【図２】ウエハを回転させない場合および回転させた場合の、ウエハ近傍の温度分布のシュミレート結果を示す特性図。
【図３】ウエハを回転させない場合および回転させた場合の、ウエハ近傍の濃度分布のシュミレート結果を示す特性図。
【図４】ウエハを高速で回転させることによる効果を示す模式図。
【図５】Ａｓ濃度及びＯ濃度とＳｉ流動との関係を示す特性図。
【図６】本発明の一実施形態に係るボトル型トレンチ内への多結晶シリコンの埋め込み工程を示す断面図。
【図７】従来の方法により垂直トレンチ内に埋め込まれた多結晶シリコン膜の熱処理前後の状態を示す断面図。
【図８】従来の方法によりボトル型トレンチ内に埋め込まれた多結晶シリコン膜の熱処理前後の状態を示す断面図。
【符号の説明】
１０，２０，３０…シリコン基板
１１，２１，３１，７１…トレンチ
１２，２２，３２，７２…キャパシタ絶縁膜
１３，２３，３３，７３…多結晶シリコン
１４，１５，２４，２５，７４…空隙

Claims

トレンチ溝を有する半導体基板と、
前記トレンチ溝の内面に形成されたキャパシタ絶縁膜と、
前記内面にキャパシタ絶縁膜が形成された前記トレンチ溝内に埋め込まれた不純物を含む導電性材料からなるキャパシタ電極とを備え、
前記キャパシタ電極を構成する導電性材料は、トレンチ上部の部分よりもトレンチ下部の部分のほうが低い不純物濃度であるような濃度勾配を有することを特徴とする、トレンチキャパシタを有する半導体装置。
前記導電性材料中の不純物濃度は、２×１０²⁰ａｔｏｍｓ／ｃｍ³以上であることを特徴とする請求項１に記載の半導体装置。
前記導電性材料中の不純物濃度は、２×１０²⁰ａｔｏｍｓ／ｃｍ³ないし１×１０ ²¹ａｔｏｍｓ／ｃｍ³であることを特徴とする請求項１に記載の半導体装置。
前記導電性材料は多結晶シリコンであり、不純物はＡｓまたはＰであることを特徴とする請求項１に記載の半導体装置。
前記半導体基板の、前記トレンチ溝の内面に接する領域に、ＡｓまたはＰが拡散された不純物領域を有することを特徴とする請求項１に記載の半導体装置。
前記トレンチ溝の最小線幅が０．２μｍ以下であり、前記トレンチ溝の間口面積と前記半導体基板の表面積の比率が１０％以上であることを特徴とする請求項１に記載の半導体装置。
半導体基板にトレンチ溝を形成する工程と、
前記トレンチ溝の内面にキャパシタ絶縁膜を形成する工程と、
成膜材料ガスとドーパントガスとを用いたＣＶＤ法を、前記半導体基板を２０００ｒｐｍ以上の回転速度で回転させつつ行うことにより、前記内面にキャパシタ絶縁膜が形成された前記トレンチ溝内に不純物を含む導電性材料を埋め込み、トレンチ上部の部分よりもトレンチ下部の部分のほうが低い不純物濃度の導電性材料からなるキャパシタ電極を形成する工程と
を具備することを特徴とする半導体装置の製造方法。
前記導電性材料中の不純物濃度は、２×１０²⁰ａｔｏｍｓ／ｃｍ³以上であることを特徴とする請求項７に記載の半導体装置の製造方法。
前記導電性材料中の不純物濃度は、２×１０²⁰ａｔｏｍｓ／ｃｍ³ないし１×１０ ²¹ａｔｏｍｓ／ｃｍ³であることを特徴とする請求項７に記載の半導体装置の製造方法。
前記導電性材料は多結晶シリコンであり、不純物はＡｓまたはＰであることを特徴とする請求項７に記載の半導体装置の製造方法。
前記キャパシタ絶縁膜を形成する工程の前に、前記半導体基板の、前記トレンチ溝内面に接する領域に、ＡｓまたはＰを拡散して、不純物領域を形成する工程を更に具備することを特徴とする請求項７に記載の半導体装置の製造方法。