JP3597305B2 - 液晶表示装置およびその作製方法 - Google Patents
液晶表示装置およびその作製方法 Download PDFInfo
- Publication number
- JP3597305B2 JP3597305B2 JP11316696A JP11316696A JP3597305B2 JP 3597305 B2 JP3597305 B2 JP 3597305B2 JP 11316696 A JP11316696 A JP 11316696A JP 11316696 A JP11316696 A JP 11316696A JP 3597305 B2 JP3597305 B2 JP 3597305B2
- Authority
- JP
- Japan
- Prior art keywords
- interlayer insulating
- liquid crystal
- insulating film
- pixel
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133512—Light shielding layers, e.g. black matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Geometry (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
Description
【０００１】
【発明が属する技術分野】
本明細書で開示する発明は、結晶性珪素膜を用いた半導体装置で制御する液晶表示装置の構成に関する。液晶表示装置としては、ＭＩＭ型、単純マトリクス型およびアクティブマトリクス型の液晶表示装置等に応用できる。
【０００２】
【従来の技術】
最近、安価なガラス基板上に薄膜トランジスタ（ＴＦＴ）を作製する技術が急速に発達してきている。その理由は、マルチメディアの媒体としてより高精彩な液晶表示装置の需要が高まったことにある。
【０００３】
例えば、アクティブマトリクス型液晶表示装置は、マトリクス状に配置された数百万個もの各画素の各々に薄膜トランジスタを配置し、各画素電極に出入りする電荷を薄膜トランジスタのスイッチング機能により制御するものである。
【０００４】
そして、データ線より供給される画像信号により液晶の電気光学特性を変化させ、液晶パネルを透過する光を制御し、画像表示を行う。この際、液晶に印加される電圧は次の書込みまでは一定であるのが望ましく、そのため画像信号電位は所定の時間、保持容量により保持される。
【０００５】
このような液晶表示装置の駆動方法として、平行電極構造により基板に対して横方向の電界を制御して装置を駆動するＩＰＳモードが注目を浴びている。
【０００６】
このＩＰＳモードにより駆動する液晶表示装置は高視野角、高コントラスト等の特徴を持ち、同一基板上の画素領域内に薄膜トランジスタ、ゲイト線、データ線（ソース線）、画素電極、コモン線およびそれより延在するコモン電極を有する。
【０００７】
特に、横方向電界を制御するＩＰＳモードでは、画素電極に印加された電界が他の画素等に影響を与えない様に各画素電極はこれと平行に配置されるコモン電極にて挟まれた構成をとる。
【０００８】
そのため、これら電極の形成面積が必要となり実際の表示のために光を通す画素領域の開口率を低下させる要因となっている。
【０００９】
さらに液晶表示装置では電荷保持時間を確保するために画素電極に保持容量を付加する構造を形成する必要がある。これは何もＩＰＳモードで駆動する液晶表示装置に限らず、従来の液晶表示装置においても同様である。
【００１０】
しかし、保持容量を形成するための電極（容量電極）を設けると開口率を低下させる原因ともなりうる。そのため、ゲイト線と同一層に容量電極を設けてそれでもってブラックマトリクスを兼ねる（ＵＳＰ第５３３９１８１ 号に記載）などの工夫がなされている。
【００１１】
しかし、この場合においても寄生容量の問題からブラックマトリクスとしての機能を完全には果たせないなどの問題が残っている。
【００１２】
また、前述の保持容量の形成に際して画素電極とコモン電極とを部分的に重ね合わせた領域を利用する手段（特開平７−３６０５８ 号公報に記載）も報告されているが、電極の微細化が進むと重なり合う領域、即ち保持容量を形成する領域そのものが小さいものとなり、必要十分な容量を確保できないことが予想される。
【００１３】
従って、必要とする容量を有する保持容量を形成しようとすると容量素子の形成面積が大きくなり、開口率を低下させる原因となる。
【００１４】
そこで、従来より開口率の低さを補うためにバックライトの光量を増加させ画面の明るさを確保することがなされているが、この方法では消費電力の増加を招き、携帯性を必要とするような機器への組み込みにとって大きな障害となっている。
【００１５】
以上の様に、必要とする保持容量を確保しつつ開口率を犠牲にしない技術が求められており、このＩＰＳモードにおける開口率改善案として、電極幅を１〜２μｍ以下とすることが望まれている。しかし、サブミクロン以下のファインパターン技術がありながら、量産における製造が困難であることが技術を遅らせることになっていた。
【００１６】
【発明が解決しようとする課題】
本明細書で開示する発明は、上記従来の問題点を解決するための技術を提供するものである。即ち、微細加工技術にも対応できる保持容量の形成技術を提案し、開口率の高い画素領域を構成する技術を提供することを課題とする。
【００１７】
【課題を解決するための手段】
本明細書で開示する発明の構成は、
導電性を有する材料でなる画素電極およびコモン電極を少なくとも有する第１の基板と、
前記第１の基板と対向する第２の基板と、
前記第１の基板と前記第２の基板との間に挟持された液晶層と、
を有し、
前記液晶層は前記画素電極と前記コモン電極との間に形成される基板に対して平行な方向を含む電界によって駆動され、
前記コモン電極はブラックマトリクスであることを特徴とする。
【００１８】
また他の発明の構成は、
有機性樹脂材料または無機性材料でなる第２の層間絶縁膜と、
前記第２の層間絶縁膜上に形成された画素線、該画素線から延在する画素電極、第３の層間絶縁膜およびコモン電極と、
を少なくとも有する第１の基板と、
前記第１の基板と対向する第２の基板と、
前記第１の基板と前記第２の基板との間に挟持された液晶層と、
を有し、
前記画素電極と前記コモン電極との間に形成される基板に対して平行な方向を含む電界によって前記液晶層を駆動する液晶表示装置であって、
前記コモン電極はブラックマトリクスであり、
前記第２の層間絶縁膜上において前記画素線と前記ブラックマトリクスとを少なくともその一部において第３の層間絶縁膜を介して互いに重畳させ、
その重畳領域をもって保持容量を形成することを特徴とする。
【００１９】
また他の発明の構成は、
有機性樹脂材料または無機性材料でなる第２の層間絶縁膜と、
前記第２の層間絶縁膜上に形成された画素線、該画素線から延在する画素電極、第３の層間絶縁膜、コモン電極および容量形成用電極と、
を少なくとも有する第１の基板と、
前記第１の基板と対向する第２の基板と、
前記第１の基板と前記第２の基板との間に挟持された液晶層と、
を有し、
前記画素電極と前記コモン電極との間に形成される基板に対して平行な方向を含む電界によって前記液晶層を駆動する液晶表示装置であって、
前記コモン電極はブラックマトリクスであり、
前記第２の層間絶縁膜上において前記画素線と前記容量形成用電極とを少なくともその一部において第３の層間絶縁膜を介して互いに重畳させ、
その重畳領域をもって保持容量を形成することを特徴とする。
【００２０】
本発明はＭＩＭ型、単純マトリクス型、アクティブマトリクス型の液晶表示装置等に応用可能である。また、分散型液晶表示装置を構成することも可能であり、その場合は特に第２の基板を必要としない。
【００２１】
また、本発明は今後進められる電極幅や配線幅の微細化を睨んだものであり、特に微細加工を必要とする液晶表示装置を作製する際に有効な技術である。
【００２２】
他の発明の構成は、
同一基板上にマトリクス状に配列されたゲイト線およびデータ線と、
前記ゲイト線と前記データ線との交差部に形成された薄膜トランジスタと、
前記薄膜トランジスタに接続された画素線および該画素線から延在した画素電極と、
少なくともその一部が前記画素電極と対向して形成されたコモン電極と、
を有してなるアクティブマトリクス基板と、
前記アクティブマトリクス基板と対向する対向基板と、
前記アクティブマトリクス基板と前記対向基板との間に挟持された液晶層と、
を有し、
前記液晶層は前記画素電極と前記コモン電極との間に形成される基板に対して平行な方向を含む電界によって駆動され、
前記コモン電極はブラックマトリクスであることを特徴とする。
【００２３】
また他の発明の構成は、
同一基板上にマトリクス状に配列されたゲイト線およびデータ線と、
前記ゲイト線と前記データ線との交差部に形成された薄膜トランジスタと、
前記薄膜トランジスタの上方に成膜された第２の層間絶縁膜と、
前記薄膜トランジスタに接続された画素線および該画素線から延在した画素電極と、
少なくともその一部が前記画素電極と対向して形成されたコモン電極と、
を有してなるアクティブマトリクス基板と、
前記アクティブマトリクス基板と対向する対向基板と、
前記アクティブマトリクス基板と前記対向基板との間に挟持された液晶層と、
を有し、
前記画素電極と前記コモン電極との間に形成される基板に対して平行な方向を含む電界によって前記液晶層を駆動する液晶表示装置であって、
前記コモン電極はブラックマトリクスであり、
前記第２の層間絶縁膜上において前記画素線と前記ブラックマトリクスとを少なくともその一部において第３の層間絶縁膜を介して互いに重畳させ、
その重畳領域をもって保持容量を形成することを特徴とする。
【００２４】
また、他の発明の構成は、
同一基板上にマトリクス状に配列されたゲイト線およびデータ線と、
前記ゲイト線と前記データ線との交差部に形成された薄膜トランジスタと、
前記薄膜トランジスタの上方に成膜された第２の層間絶縁膜および第３の層間絶縁膜と、
前記薄膜トランジスタに接続された画素線および該画素線から延在した画素電極と、
少なくともその一部が前記画素電極と対向して形成されたコモン電極と、
前記画素線および該画素線から延在した画素電極と異なる層に形成された容量形成用電極と、
を有してなるアクティブマトリクス基板と、
前記アクティブマトリクス基板と対向する対向基板と、
前記アクティブマトリクス基板と前記対向基板との間に挟持された液晶層と、
を有し、
前記画素電極と前記コモン電極との間に形成される基板に対して平行な方向を含む電界によって前記液晶層を駆動する液晶表示装置であって、
前記コモン電極はブラックマトリクスであり、
前記第２の層間絶縁膜上において前記画素線と前記容量形成用電極とを少なくともその一部において前記第３の層間絶縁膜を介して互いに重畳させ、
その重畳領域をもって保持容量を形成することを特徴とする。
【００２５】
この時、画素電極に印加される電圧の制御を行う薄膜トランジスタはその活性層として、非晶質珪素膜（アモルファスシリコン膜）または結晶性珪素膜（ポリシリコン膜）を用いることができる。
【００２６】
ただし、画素領域の高い応答特性を望む場合や高速動作が必要なドライバ回路を構成する場合等には、結晶性珪素膜を活性層として用いた薄膜トランジスタが望ましい。
【００２７】
結晶性珪素膜を活性層として用いた薄膜トランジスタは非晶質珪素膜を用いた場合に比べて電気特性が優れ、例えばＮチャネル型の薄膜トランジスタの電界効果移動度は２０ｃｍ２／Ｖｓ以上、Ｐチャネル型の薄膜トランジスタの電界効果移動度は１０ｃｍ２／Ｖｓ以上となる。
【００２８】
また他の発明の構成は、
同一基板上にマトリクス状に配列されたゲイト線およびデータ線と、
前記ゲイト線と前記データ線との交差部に形成された結晶性珪素膜でなる活性層を有する薄膜トランジスタと、
前記薄膜トランジスタの上方に成膜された第２の層間絶縁膜と、
前記薄膜トランジスタに接続された画素線および該画素線から延在した画素電極と、
少なくともその一部が前記画素電極と対向して形成されたコモン電極と、
を有してなるアクティブマトリクス基板と、
前記アクティブマトリクス基板と対向する対向基板と、
前記アクティブマトリクス基板と前記対向基板との間に挟持された液晶層と、
を有し、
前記画素電極と前記コモン電極との間に形成される基板に対して平行な方向を含む電界によって前記液晶層を駆動する液晶表示装置を作製するにあたって、
前記ゲイト線を覆う第１の層間絶縁膜およびデータ線を覆って有機性樹脂材料および／または無機性材料でなる第２の層間絶縁膜を成膜する工程と、
前記第２の層間絶縁膜上にブラックマトリクスを形成する工程と、
前記ブラックマトリクスを覆って第３の層間絶縁膜を成膜する工程と、
前記第２および第３の層間絶縁膜にコンタクトホールを形成する工程と、
前記第３の層間絶縁膜上に画素線および該画素線から延在する画素電極を形成する工程と、
を少なくとも有し、
前記第２の層間絶縁膜上において前記画素線と前記ブラックマトリクスとを少なくともその一部において第３の層間絶縁膜を介して互いに重畳させ、
その重畳領域において保持容量を形成せしめることを特徴とする。
【００２９】
また、他の発明の構成は、
同一基板上にマトリクス状に配列されたゲイト線およびデータ線と、
前記ゲイト線と前記データ線との交差部に形成された結晶性珪素膜でなる活性層を有する薄膜トランジスタと、
前記薄膜トランジスタの上方に成膜された第２の層間絶縁膜と、
前記薄膜トランジスタに接続された画素線および該画素線から延在した画素電極と、
少なくともその一部が前記画素電極と対向して形成されたコモン電極と、
を有してなるアクティブマトリクス基板と、
前記アクティブマトリクス基板と対向する対向基板と、
前記アクティブマトリクス基板と前記対向基板との間に挟持された液晶層と、
を有し、
前記画素電極と前記コモン電極との間に形成される基板に対して平行な方向を含む電界によって前記液晶層を駆動する液晶表示装置を作製するにあたって、
前記ゲイト線を覆う第１の層間絶縁膜およびデータ線を覆って有機性樹脂材料および／または無機性材料でなる第２の層間絶縁膜を成膜する工程と、
前記第２の層間絶縁膜にコンタクトホールを形成する工程と、
前記第２の層間絶縁膜上に画素線および該画素線から延在する画素電極を形成する工程と、
前記画素線および該画素線から延在する画素電極を覆って第３の層間絶縁膜を成膜する工程と、
前記第３の層間絶縁膜上にブラックマトリクスを形成する工程と、
を少なくとも有し、
前記第２の層間絶縁膜上において前記画素線と前記ブラックマトリクスとを少なくともその一部において第３の層間絶縁膜を介して互いに重畳させ、
その重畳領域において保持容量を形成せしめることを特徴とする。
【００３０】
本発明を実現するための技術手段の主旨は、ブラックマトリクスとコモン電極との共通化を計る点にあり、ブラックマトリクス（実質的にはコモン電極と同じ機能を有する）と画素線より延在する画素電極との間に横方向電界を形成する構成を実現することにある。
【００３１】
また、このような平行電極構造を有する液晶表示装置において、ブラックマトリクスと薄膜トランジスタに接続する画素線とでもって保持容量を形成するものである。
【００３２】
従来別々に考えられていたブラックマトリクスとコモン電極とを共通化するという発想は全く新しいものであり、そのブラックマトリクスと画素線でもって保持容量を形成することは、先の特開平７−３６０５８ 号公報記載の内容とは完全に異なるものである。
【００３３】
また、ブラックマトリクスとコモン電極を共通化することにより大幅な製造工程の簡略化を実現できることも本発明の大きな特徴の一つである。
【００３４】
ここで本発明により構成した液晶表示装置の画素領域の上面図を図１に示す。図１（Ａ）において、１０１はゲイト信号を伝達するゲイト線、１０２は画像信号を伝達するデータ線である（図１（Ａ）において両線はブラックマトリクスの下に存在するので点線で示すこととする）。
【００３５】
ゲイト線１０１とデータ線１０２は同一基板上にマトリクス状に配列され、その各交点には薄膜トランジスタが配置される。１０３はその薄膜トランジスタの活性層を構成する半導体層である。そして、ゲイト線１０１、データ線１０２および半導体層１０３の上方にはこれらを遮蔽するように斜線で示されるブラックマトリクス１０４が配置される。
【００３６】
この時、データ線１０２とブラックマトリクス１０４とは０．１ 〜５．０ μｍの膜厚の第２の層間絶縁膜によって絶縁されている。この第２の層間絶縁膜は有機性樹脂材料または無機性材料で構成されるものである。
【００３７】
さらに、ブラックマトリクス１０４上には第３の層間絶縁膜を介して画素線１０５およびそれに延在する画素電極１０６が設けられる。ここで、図１（Ａ）に対して画素線１０５および画素電極１０６を重ね合わせた状態を図１（Ｂ）に示す。
【００３８】
図１（Ｂ）において、画素線１０５と画素電極１０６とは一体化した構成となっているが、本発明者らは画素線１０５と画素電極１０６とを果たす機能の違いから明確に区別している。即ち、画素線１０５から画素領域（ブラックマトリクス１０４の開口領域）へ延在した部分を画素電極１０６と定義する。
【００３９】
この理由は、画素線１０５はブラックマトリクス１０４との間に保持容量を形成することが目的で配置されるものであり、画素電極１０６はブラックマトリクス１０４との間に横方向電界を形成することが目的で配置されるものであることから根本的に異なるものと考えられるためである。
【００４０】
このような構成とした時に、ブラックマトリクス１０４および画素線１０５とが重なり合う領域においては、その間に第３の層間絶縁膜を介して保持容量が形成される。この第３の層間絶縁膜は、第２の層間絶縁膜よりも比誘電率の大きい絶縁膜で構成される必要がある。
【００４１】
なお、図１（Ｂ）においてブラックマトリクス１０４および画素電極１０６とが僅かに重なる領域においても同様に保持容量が形成されるが、本発明の主点である電極幅の微細化による開口率の改善を計る場合、この保持容量は実質的に無視することができる。
【００４２】
また、画素電極１０６とブラックマトリクス１０４との間には液晶を駆動するための横方向電界（図中矢印で示す）が形成される構成となる。
【００４３】
上記構成でなる本発明の詳細を、以下に記載の実施例でもって説明する。
【００４４】
【実施例】
〔実施例１〕
本実施例では、本発明を利用して図１で示した構成を有する画素領域を形成する例を示す。説明は図１（Ｂ）においてＡ−Ａ’およびＢ−Ｂ’で示す破線に沿って切断した断面図を用いて行う。
【００４５】
図２に示すのは、図１で示した画素領域を構成する画素ＴＦＴの作製工程図である。まず、表面に下地膜として２０００Åの厚さの絶縁膜を有したガラス基板２０１の上に、図示しない非晶質珪素膜１５０ 〜５００ Åの厚さに成膜する。絶縁膜は酸化珪素（ＳｉＯ２ ）、酸化窒化珪素（ＳｉＯＸ ＮＹ ）、窒化珪素膜（ＳｉＮ）等をプラズマＣＶＤ法、減圧熱ＣＶＤ法、スパッタ法等により成膜すれば良い。
【００４６】
次に、この図示しない非晶質珪素膜を加熱またはレーザーアニール、もしくは両者を併用するなどの手段により結晶化する。また、結晶化の際、結晶化を助長する金属元素を添加すると効果的である。
【００４７】
結晶化が終了したら、得られた図示しない結晶性珪素膜をパターニングして後に活性層を構成する島状半導体層２０２を形成する。
【００４８】
島状半導体層２０２を形成したら、後にゲイト絶縁膜として機能する酸化珪素膜２０３を１２００Åの厚さに成膜する。勿論、酸化窒化珪素膜や窒化珪素膜であっても良い。
【００４９】
次に、導電性被膜２０４を２０００〜２５００Åの厚さに成膜する。本実施例では、０．２ ｗｔ％のスカンジウムを含有したアルミニウム膜を用いる。スカンジウムは加熱処理等の際にアルミニウム表面に発生するヒロックやウィスカーといった突起物を抑える効果を持つ。このアルミニウム膜２０４は後にゲイト線およびゲイト電極として機能する。
【００５０】
こうして、図２（Ａ）の状態が得られる。図２（Ａ）の状態が得られたら、電解溶液中でアルミニウム膜２０４を陽極として陽極酸化を行う。電解溶液としては、３％の酒石酸のエチレングリコール溶液をアンモニア水で中和して、ＰＨ＝６．９２に調整したものを使用する。
また、白金を陰極として化成電流５ｍＡ、到達電圧１０Ｖとして処理する。
【００５１】
こうして形成される図示しない薄く緻密な陽極酸化膜は、アルミニウム膜２０４をパターニングする際にフォトレジストとの密着性を高める効果がある。また、電圧印加時間を制御することで膜厚を制御できる。
【００５２】
次に、アルミニウム膜２０４をパターニングして、図示しないゲイト電極を形成する。ただし、実質的にゲイト電極として機能するのは最終的に残存する内部の一部分である。
【００５３】
次に、２度目の陽極酸化を行い、多孔質の陽極酸化膜２０５を形成する（図２（Ｂ）参照）。電解溶液は３％のシュウ酸水溶液とし、白金を陰極として化成電流２〜３ｍＡ、到達電圧８Ｖとして処理する。
【００５４】
この時陽極酸化は基板に対して平行な方向に進行する。また、電圧印加時間を制御することで多孔質の陽極酸化膜２０５の長さを制御できる。
【００５５】
さらに、アルミニウム膜のパターニングに使用した図示しないフォトレジストを専用の剥離液で除去した後、３度目の陽極酸化を行い、図２（Ｂ）の状態を得る。
【００５６】
この陽極酸化には、電解溶液は３％の酒石酸のエチレングリコール溶液をアンモニア水で中和して、ＰＨ＝６．９２に調整したものを使用する。そして、白金を陰極として化成電流５〜６ｍＡ、到達電圧４０〜１００ Ｖとして処理する。
【００５７】
この際形成される陽極酸化膜２０６は、非常に緻密、かつ、強固である。そのため、ド−ピング工程などの後工程で生じるダメージや熱からゲイト電極２０７を保護する効果を持つ。また、その膜厚は５００ 〜１５００Åとなる。
【００５８】
次いで、イオンドーピング法により、島状半導体層２０２に不純物を注入する。例えば、Ｎチャネル型ＴＦＴを作製するならば、不純物としてＰ＋イオンを、Ｐチャネル型ＴＦＴを作製するならば、不純物としてＢ＋イオンを注入すれば良い。
【００５９】
まず、図２（Ｂ）の状態で１度目のイオンドーピングを行う。なお、本実施例ではＰ＋イオンの注入を加速電圧８０ｋＶ、ドーズ量１×１０１５原子／ｃｍ２ で行う。
【００６０】
すると、ゲイト電極２０７、多孔質の陽極酸化膜２０５がマスクとなり、後にソース／ドレインとなる領域２０８、２０９が自己整合的に形成される。（図２（Ｃ））
【００６１】
次に、図２（Ｃ）に示す様に、多孔質の陽極酸化膜２０５を除去して、２度目のドーピングを行う。なお、２度目のＰ＋イオンの注入は加速電圧８０ｋＶ、ドーズ量１×１０１４原子／ｃｍ２ で行う。
【００６２】
すると、ゲイト電極２０７がマスクとなり、ソース領域２０８、ドレイン領域２０９と比較して不純物濃度の低い、低濃度不純物領域２１０、２１１が自己整合的に形成される。
【００６３】
同時に、ゲイト電極２０７の直下は不純物が全く注入されないため、ＴＦＴのチャネルとして機能する領域２１２が自己整合的に形成される。
【００６４】
このようにして形成される低濃度不純物領域２１１は特にＬＤＤ領域と呼ばれ、チャネル領域２１２とドレイン領域２０９との間に高電界が形成されるのを抑制する効果を持つ。
【００６５】
次いで、ＫｒＦエキシマレーザーを２００ 〜３００ｍＪ／ｃｍ２ のエネルギー密度で照射することによって、イオン注入されたＰ＋イオンの活性化を行なう。なお、活性化は３００ 〜４５０ ℃２ｈｒ の熱アニールによっても良いし、レーザーアニールと熱アニールとを併用しても良い。
【００６６】
次に、第１の層間絶縁膜２１３をプラズマＣＶＤ法により成膜する。層間絶縁膜２１３としては、酸化珪素膜、酸化窒化珪素膜、窒化珪素膜等を用いることができる。また、本実施例ではその膜厚を０．５ μｍとする。
【００６７】
第１の層間絶縁膜２１３を成膜したら、ソース領域２０８にコンタクトホールを形成して、図示しないアルミニウム膜を３０００Åの厚さに成膜する。次いで、図示しないアルミニウム膜をパターニングして、図示しないソース線およびそれに延在するソース電極２１４を形成する。（図２（Ｄ））
【００６８】
次に、ソース電極２１４を覆って第２の層間絶縁膜２１５を０．１ 〜５．０ μｍの厚さに成膜する（図３（Ａ）参照）。本実施例では、第２の層間絶縁膜２１５の膜厚を１．５ μｍとする。
【００６９】
この第２の層間絶縁膜２１５ は有機性樹脂材料や無機性材料を用いることが出来るが、本実施例では有機性樹脂材料として透過性ポリイミドを用いる。このポリイミドの比誘電率は２．８ 〜３．４ と小さい値である。
【００７０】
このような有機性樹脂材料は被膜形成が簡便であり、容易に膜厚を稼ぐことができるため、デバイス形状による凹凸を緩和して優れた平坦表面を実現することが可能である。即ち、第２の層間絶縁膜は平坦化膜としての機能をも有する。
【００７１】
また、弾力性に富む特徴を有するため、後に液晶表示装置を構成する際に、スペーサーに圧迫されて薄膜トランジスタが破壊されるようなことがない。
【００７２】
さらに、本発明ではこの第２の層間絶縁膜２１５の膜厚が厚く、その上に保持容量を形成することになるので電極間の短絡不良を抑制することができる。
【００７３】
次いで、第２の層間絶縁膜２１５の上にチタン膜でなるブラックマトリクス２１６を１０００Åの厚さに形成する。勿論、クロム膜やアルミニウム膜など他の金属膜を用いてもよい（図３（Ａ））。
【００７４】
この時、ドレイン領域２０９上のブラックマトリクス２１６の一部には後のコンタクトホール形成のための開口窓２１７を開けておく必要がある。そして、この窓は多少のマージンを採らなければならない。
【００７５】
この理由は、後に形成する画素線がブラックマトリクス２１６の下方に位置するドレイン領域２０９と接続するためである。従って、ブラックマトリクス２１６のコンタクトホールが通過する周辺部にはある程度のマージンをとって開口窓２１７を形成しておかなければブラックマトリクス２１６と画素線とが短絡してしまい保持容量を形成できない。
【００７６】
図３（Ａ）の状態を得たら、図３（Ｂ）に示す様にブラックマトリクス２１６を覆って第３の層間絶縁膜２１７を０．０１〜１．０ μｍの厚さに成膜する。この第３の層間絶縁膜２１７は第２の層間絶縁膜２１５よりも大きい比誘電率を有する有機性樹脂材料または無機性材料で構成される。
【００７７】
次に、ドレイン領域２０９と接続するためのコンタクトホールを形成して、導電性膜でなる画素線２１９および画素電極２２０を形成する。これら電極の膜厚は１０００〜１２００Åとし、画素線２１９はできるだけ広い面積でブラックマトリクス２１６とオーバーラップするような形状とする。
【００７８】
この場合、第３の層間絶縁膜２１８の表面は優れた平坦性を示すため、その上に形成された画素線２１９および画素電極２２０も良好な平坦性を示し、セル組みの際のラビング不良や液晶への印加電界の乱れを改善することが出来る。
【００７９】
以上のような過程を経て、図３（Ｂ）に示す画素ＴＦＴが作製される。この図３（Ｂ）で示される断面図は、図１（Ｂ）においてＡ−Ａ’で示される破線に沿って切断した断面に相当する。
【００８０】
この時、図３（Ｂ）において点線で囲む領域２２１は画素線２１９とブラックマトリクス２１６とが第３の層間絶縁膜２１８を介して重なり合い、保持容量を形成している。この保持容量の容量は第３の層間絶縁膜２１８の比誘電率に比例し、その膜厚に反比例する。
【００８１】
従って、ブラックマトリクス２１６と画素線２１９が重なる部分の面積と、第３の層間絶縁膜２１７の膜厚および比誘電率を計算して、所望の容量を有する保持容量を設計することが可能である。
【００８２】
なお、透過性ポリイミドでなる第２の層間絶縁膜２１５はその比誘電率が小さく、０．１ 〜５．０ μｍの範囲で膜厚を稼ぐことができるため、ゲイト電極２０７やソース電極２１４とブラックマトリクス２１６との間に形成される寄生容量を無視しうる程度に抑えるこができる。
【００８３】
次に、図１（Ｂ）においてＢ−Ｂ’で示される破線に沿って切断した断面を図４に示す。
【００８４】
図４において、４０１はゲイト絶縁膜、４０２は第１の層間絶縁膜であり、４０３は画像信号を伝達するデータ線である。なお、データ線４０３の上面および側面に形成されている陽極酸化膜４０４は図２（Ｂ）において３０６で示される陽極酸化膜と同じものであり、他の電極配線との短絡を防ぐ効果を持つ。
【００８５】
次に、４０５は第２の層間絶縁膜であり、この絶縁膜によりデータ線４０３はブラックマトリクス４０６と完全に絶縁される。また、前述の様に、第２の層間絶縁膜４０５は比誘電率が小さく、その膜厚が厚いためデータ線４０３とブラックマトリクス４０６との間に殆ど寄生容量を形成しない。
【００８６】
そして、ブラックマトリクス４０６を覆って第３の層間絶縁膜４０７が成膜され、その上に画素電極４０８が形成される。その際、画素電極４０８の形成後に保護膜を成膜しても良い。勿論、図４に示される断面においては保持容量は形成されない。
【００８７】
本実施例において、実際に液晶表示装置を組む場合は、まずこの上に配向膜を成膜してラビング処理を行う。ラビング方向は液晶材料として正・負どちらの誘電率異方性を持つ材料を用いるかにより画素電極とコモン電極にかかる平行電界との角度が９０°異なる。
【００８８】
なお、本実施例においては、液晶材料としてＴＮ型の負の誘電率異方性を持つシアノ系ネマチック液晶を用いる。横方向電界による液晶駆動を行う場合、負の誘電率異方性を持つ液晶材料は基板に対して垂直方向の電界の影響を受けにくいので視野角が広くなる利点がある。
【００８９】
また、本実施例においては無電界時に電界方向に対して数°〜十数°の角度を持つように配向させる。このようにすると、透過率電圧特性が良好となる。また、チルト角は３ 度以下、好ましくは０．５ 度以下が良い。
【００９０】
ラビング処理が終了したら、スペーサやシール材等の配置を行い、対向基板との間に液晶材を注入し、注入口を封入して液晶を挟み込む。このようにして、液晶表示装置が完成する。
【００９１】
そして、ブラックマトリクス４０６と画素電極４０８との間に形成される横方向電界を利用して液晶の光学特性を変化させて画像表示を行うこととなる。
【００９２】
以上の様な構成でなる本発明を利用すると、以下に述べるような利点を得ることができる。
【００９３】
まず、従来のコモン電極とブラックマトリクスとを共通化することで必要なパターニングマスク数を減らし、製造工程を簡略化することができる。また、別途に分けて形成する必要がないということは電極の形成面積が減り、開口率が向上することにつながる。
【００９４】
また、ブラックマトリクスと画素線でもって容量を形成する構成は、今後進められる配線幅や電極幅の微細化に対して十分対応しうる構成となる。これは、従来構造では配線幅や電極幅の微細化に伴い保持容量を形成する領域が小さくなるのに比べ、本発明によれば主として薄膜トランジスタを覆う領域で保持容量を形成することができるため微細化の影響をさほど受けないからである。
【００９５】
特に、画素電極２１９は開口率を向上させるためにコンマ数μｍレベルにまで微細化されることが示唆されているが、その場合においても本発明により形成する保持容量は画素電極を利用するものではないため影響されない。
【００９６】
従って、ブラックマトリクスとコモン電極とを共通化し、ブラックマトリクスと画素線でもって保持容量を形成する構成とすることで、保持容量を形成する領域の自由度が増し、容量の確保が容易となる。
【００９７】
また、従来はコモン電極をゲイト電極と同時に形成していたためコモン電極と画素電極との間の高さの差が大きく、電極間距離（図４中のＸで示される距離）が狭くなると斜めに電界が形成されるといった問題が考えられる。
【００９８】
しかし、本発明では図４に示す様に第２の層間絶縁膜４０５上にほぼ同一面内と見なせる配置で形成されたブラックマトリクス４０６と画素電極４０８とでもって横方向電界を形成するため、電極間距離に影響されることなく基板と平行な電界を液晶に対して印加することが可能である。
【００９９】
また、図３（Ｂ）に示す様に画素電極２１９は基準電源電位を有するブラックマトリクス２１６を挟んでゲイト線やソース線と隣接するため、これらの信号による干渉（クロストーク）を受けにくい。
【０１００】
さらに、ブラックマトリクス２１６にはグランドプレーンとしての機能効果も期待することができる。即ち、ブラックマトリクス２１６の下方に存在するゲイト線、データ線に対してグランドプレーンとして作用し、配線のインピーダンスを均一化できる。
【０１０１】
逆に、配線のインピーダンスはブラックマトリクス２１６と配線との距離や配線を取り巻く誘電体により決まるので、これらを適当に選ぶことで所望の配線インピーダンスを得るこもできる。
【０１０２】
また、ブラックマトリクスを構成する導電性材料の透過率が比較的高い場合、即ち、光を完全に遮蔽するには至らないような場合には、別途黒い樹脂材料等をブラックマトリクスと重なる様に設け、透過率を抑えても良い。
【０１０３】
この黒い樹脂材料でなるブラックマトリクスは薄膜トランジスタ側または対向基板側のどちらかに形成すれば良い。この場合、画素領域内にはブラックマトリクスを設ける必要はない。
【０１０４】
〔実施例２〕
同一基板上に画素領域と駆動回路領域を集積化する場合はドライバーＴＦＴと画素ＴＦＴを同時に作製することになる。例えば、アクティブマトリクス型液晶表示装置に組み込むことを念頭に置くと、Ｎチャネル型およびＰチャネル型の薄膜トランジスタを相補的に組み合わせたＣＭＯＳ構造を駆動回路に用いる。そして、本実施例１で説明した様な画素ＴＦＴを画素領域に配置すれば良い。
【０１０５】
なお、前述のドライバーＴＦＴは基本的に画素ＴＦＴと同じ工程で作製される。即ち、実施例１の図２（Ｄ）においてソース電極２１４を形成すると同時にドレイン電極を形成すれば良い。
【０１０６】
また、この場合ブラックマトリクスを設ける領域を目的に応じて設計することも可能である。即ち、ブラックマトリクスを画素領域のみに形成しても良いし、画素領域と駆動回路領域の両領域に形成しても良い。
【０１０７】
例えば、駆動回路の寄生容量の低減を重視する様な場合には、駆動回路上にはブラックマトリクスを形成しない構成とすることも可能である。同様に画素領域において寄生容量の低減を重視する場合には、配線をブラックマトリクスの一部として代用することで、配線上にはブラックマトリクスを形成しない構成とすることもできる。
【０１０８】
また、高速動作が必要な駆動回路において信号の反射のない信頼性の高い構造を重視する様な場合には、画素領域だけでなく駆動回路上にもブラックマトリクスを形成して、グランドプレーンとして機能させることも可能である。もちろん、その場合においても第２の層間絶縁膜が低比誘電率で、膜厚が厚い構成となっていれば寄生容量を極力抑えることができる。
【０１０９】
〔実施例３〕
本実施例では、実施例１において第３の層間絶縁膜として窒化膜を用いる場合の例を示す。なお、画素領域の断面構造は実施例１に示したものと同様であるので本実施例における説明は省略する。
【０１１０】
窒化膜としてはＡｌＮ（窒化アルミニウム）、ＡｌＮＸ ＯＹ （酸化窒化アルミニウム）、Ｓｉ３ Ｎ４ （窒化珪素）、ＳｉＯＸ ＮＹ （酸化窒化珪素）で示される絶縁膜から選ばれた一種または複数種を用いることができる。また、この第３の層間絶縁膜の膜厚は０．０１〜１．０ μｍであれば良い。
【０１１１】
本実施例では、Ｓｉ３ Ｎ４ で示される窒化珪素膜を０．２ μｍの厚さに成膜する。この窒化珪素膜は成膜ガスとしてＳｉＨ４ 、ＮＨ３ 、Ｈ２ を用いるため、膜中には水素が含まれ膜応力が緩和されている。
【０１１２】
このような構造とすると、図１（Ｂ）において画素線１０５とブラックマトリクス１０４とが窒化珪素膜でなる第３の層間絶縁膜を介して重なり合って保持容量を形成する。
【０１１３】
本実施例で示す様に、第３の層間絶縁膜として窒化膜を用いる利点として大きく３つを挙げることができる。
【０１１４】
その第１は、窒化膜のパッシベーション効果である。例えば、Ｓｉ３ Ｎ４ で示される窒化珪素膜は緻密であるため、外部汚染等からデバイスを保護する保護膜（パッシベーション膜）として広く用いられている。
【０１１５】
第２は、窒化膜の比誘電率が大きいことである。例えば、Ｓｉ３ Ｎ４ で示される窒化珪素膜の比誘電率は約７であり、第２の層間絶縁膜として用いる有機性樹脂材料または無機性材料の約２倍の比誘電率を有する。
【０１１６】
従って、ブラックマトリクス１０４と画素線１０５との間で形成される保持容量は第３の層間絶縁膜の比誘電率が大きいため、必要十分な容量を稼ぐことが出来る。
【０１１７】
第３は、第２の層間絶縁膜に開孔（コンタクトホール）を形成する際のマスクとしても活用できることである。これは、第２の層間絶縁膜である有機性樹脂材料または無機性材料と窒化膜との間でエッチングの選択比が大きくとれることによる。
【０１１８】
例えば、有機性樹脂材料であるポリイミドに開孔を形成する時にマスクとしてレジストマスクを用いると、同じ有機性材料であるために選択比がとれず、レジストマスクの膜厚以上の深さの開孔を形成できない問題があった。
【０１１９】
その点、窒化膜は十分な選択比がとれるので、最初に窒化膜のみをフッ酸系ガスでエッチングして、残存した窒化膜をマスクとすればポリイミドに対して所望の深さの開孔を形成することが可能となる。
【０１２０】
その他、例えば窒化アルミニウムや酸化窒化アルミニウムを用いる場合、これらの窒化膜は熱伝導性に優れるという利点を持つ。従って、デバイスに熱を籠もらせずに放熱できるため、ドライバＴＦＴのように高速動作により発熱してしまうような場合には効果的である。
【０１２１】
〔実施例４〕
本実施例では、実施例１においてブラックマトリクス２１６と、画素線２１９およびそれに延在する画素電極２２０の形成順序を入れ換えた例を示す。
【０１２２】
この場合、画素領域の構成は図１（Ｂ）と同様であるが、Ａ−Ａ’やＢ−Ｂ’における切断面が実施例１とは異なる。図５に示すのは、本実施例による場合のＡ−Ａ’における切断面である。
【０１２３】
図５で用いる符号は実施例１で用いた符号をそのまま引用している。本実施例では、第２の層間絶縁膜２１５を成膜した後、コンタクトホールを形成して画素線２１９および画素電極２２０を形成する。そして、第３の層間絶縁膜２１８を成膜してブラックマトリクス２１６を形成する。
【０１２４】
実施例１と異なる点は、実施例１ではブラックマトリクス２１６を形成する際にコンタクトホールを形成するための開口窓２１７を開けておく必要があったのに対し、本実施例による場合にはその必要がない点である。
【０１２５】
実施例１のようにブラックマトリクス２１６に開口窓２１７を形成し、そこに合わせてコンタクトホールを形成するとなると、精密なパターニング精度が要求される。このことは、微細化を進めていく上でさらに顕著になる。
【０１２６】
さらに、開口窓２１７の部分には保持容量が形成されないためパターニングのマージンをとり過ぎると保持容量の容量を犠牲にすることになってしまう。
【０１２７】
その点、本実施例によれば画素線２１９を形成した後にブラックマトリクス２１６を形成するので特に開口窓を設ける必要がなく、容量線２１９を最大限に活用して保持容量を形成することが可能である。
【０１２８】
また、ブラックマトリクス２１６を形成する際のパターニング精度も大幅に余裕ができ、製造工程の簡略化や歩留りの向上に効果がある。
【０１２９】
〔実施例５〕
本実施例では、実施例１において画素電極の配置本数を増やし、ブラックマトリクスの形状を変化させた例を示す。具体的には、図６に示すような構成の画素領域を形成する場合について説明する。
【０１３０】
図６において、６０１はブラックマトリクス、６０２は画素線、６０３は画素電極である。ブラックマトリクス６０１の下方には実施例１と同様にゲイト線およびデータ線が存在するが特に説明は行わない。
【０１３１】
本実施例の特徴は、まず画素電極６０３が複数本、この場合は３本配置されている点である。そして、図６に示すように、画素電極６０３を挟み込む窓枠のような形状でブラックマトリクス６０１が形成されている。
【０１３２】
このように、本実施例では画素線６０２と画素電極６０３とでもって櫛歯形状を構成し、その歯の部分である画素電極とブラックマトリクス６０１との間に横方向電界を形成することを特徴とする。
【０１３３】
また、ブラックマトリクス６０１は画素電極６０３を遮蔽しないように窓枠状にパターニングを施し、その枠状部分と画素電極６０３とのスキマが画像表示領域となるような構成とする。
【０１３４】
本実施例によれば、電極幅の微細化が進められた場合において高い開口率を実現できる構成を得られる点で非常に有益である。その場合、画素電極６０３およびブラックマトリクス６０１の枠状部分は同程度の電極幅とし、可能な限り細くすることで開口率を高められる。好ましくは０．１ 〜２ μｍの電極幅が良い。
【０１３５】
また、さらなる効果としては駆動電圧を低くしてデータ信号の低振幅化を図り、消費電力を削減することが可能である。
【０１３６】
〔実施例６〕
本実施例は、実施例１において画素線の形状を変えて図７に示すような構成の画素領域を形成する例である。画素線７０１を図７のような形状とすることで、保持容量の容量をより大きく確保することが可能である。
【０１３７】
ただし、隣接する画素線との短絡には十分な注意が必要であり、電極幅や配線幅の微細化が進んだ場合、精密なパターニング精度が要求される。
【０１３８】
また、当然のことながら前述の実施例５に対しても本実施例を応用することができる。その場合、開口率の向上と保持容量の確保が容易となる。
【０１３９】
〔実施例７〕
本実施例は、ブラックマトリクスとは別に容量形成用電極を設け、その電極と画素線でもって保持容量を形成する例である。
【０１４０】
この保持容量はブラックマトリクスの上に形成される構造でも、下に形成される構造でも構わない。また、容量形成用電極は画素線の上に設けても下に設けても良い。
【０１４１】
また、保持容量を形成する絶縁層を所望の絶縁膜で、かつ、所望の膜厚で形成することができる。例えば、窒化アルミニウム膜など歪応力の大きな膜であっても、容量形成用電極と画素線とが重なる領域のみに存在すれば良いので、応力の影響でデバイス特性を悪化させることなく利用できる点で有意である。
【０１４２】
さらに、上記容量形成用電極をグランドプレーンとし、ゲイト線やデータ線等各種配線のインピーダンスを均一化することもできる。
【０１４３】
〔実施例８〕
本実施例では、実施例１〜実施例７において島状半導体層の構成を変えた例を説明する。具体的には、チャネル領域のチャネル長およびチャネル幅がＴＦＴのオン状態とオフ状態とで変化する構造を採る例である。
【０１４４】
この技術は本発明者らによって既に報告されているもので、その主旨は、ＴＦＴがオフ状態の時に実質的にチャネル長を長く、チャネル幅を狭くすることでオフ電流（またはリーク電流）を低減するものである。以下にその技術の概要を説明する。
【０１４５】
図８（Ａ）に示すのは薄膜トランジスタの活性層を構成する島状半導体層である。この島状半導体層のソースとなる領域８０１およびドレインとなる領域８０２で挟まれた領域８００は、選択的にイオン注入が行なわれ、一導電性を付与した領域（この領域を浮島領域とよぶ）８０３〜８０５が形成されている。
【０１４６】
この浮島領域８０３〜８０５の導電性はソースとなる領域８０１およびドレインとなる領域８０２の導電性と等しく、例えばＮチャネル型ＴＦＴを作製する場合、Ｐ＋イオンを１×１０１２〜１×１０１４原子／ｃｍ２ 、好ましくは３×１０１２〜３×１０１３原子／ｃｍ２ のドーズ量でドーピングする。
【０１４７】
この際、浮島領域８０３〜８０５は必ずしも図８（Ａ）の様に島状半導体層の外縁に接してなくても構わない。即ち、後に領域８００内に島状に点在するような状態であっても良い。
【０１４８】
また、領域８００内においてイオン注入が行われなかった領域８０６は実質的に真性であり、チャネルを形成する領域（以下、ベース領域とよぶ）となる。
【０１４９】
このようなイオン注入が施された島状半導体層を用いて作製したＴＦＴの電気特性の概略を以下に説明する。
【０１５０】
図８（Ａ）に示すような構成でなる島状半導体層において、実質的に真性な半導体領域であるベース領域８０６と、浮島領域８０３〜８０５との境界はポテンシャルバリアが高い。そのため、Ｎチャネル型ＴＦＴがオフ状態の時はベース領域８０６の矢印に沿って僅かに電子が移動する。この電子の移動がオフ電流（またはリーク電流）として観測される。
【０１５１】
ところが、Ｎチャネル型ＴＦＴがオン状態の時はベース領域８０６が反転して浮島領域８０３〜８０５とのポテンシャルバリアが極めて小さくなるため、図８（Ｂ）の矢印で示すような経路で大量の電子が移動する。この電子の移動がオン電流として観測される。
【０１５２】
このようにＴＦＴのオフ状態とオン状態とでポテンシャルバリアが変化する様子を図９を用いて概略説明する。なお、図９においてＶｇはゲイト電圧（Ｖｇ＞０）、Ｅｃは伝導帯、Ｅｖは価電子帯、Ｅｆはフェルミレベルを表している。
【０１５３】
まず、Ｎチャネル型ＴＦＴがオフ状態（ゲイトに負電圧が印加された状態）の時、ベース領域８０６においては図９（Ａ）のようなバンド状態となっている。即ち、少数キャリアであるホールが半導体表面に集まり、電子が払われた状態にあるため、ソース／ドレイン間の電子の移動は極めて少ない。
【０１５４】
一方、浮島領域８０３〜８０５はＰ＋イオンを注入してあるため、フェルミレベルＥｆは伝導帯Ｅｃの近くへと押し上げられている。この時、浮島領域８０３〜８０５においては図９（Ｂ）のようなバンド状態となっている。
【０１５５】
図９（Ｂ）のように、Ｎ型を示す半導体層である浮島領域８０３〜８０５においてはゲイトに負電圧を印加しても、エネルギーバンドは僅かにしか曲がらない。
【０１５６】
従って、図９（Ａ）における半導体表面の価電子帯のエネルギーと図９（Ｂ）における半導体表面の価電子帯のエネルギーとのエネルギー差がポテンシャルバリアに相当する。そのため、電子がベース領域８０６と浮島領域８０３〜８０５を往復することはない。
【０１５７】
次に、Ｎチャネル型ＴＦＴがオン状態（ゲイトに正電圧が印加された状態）の時、ベース領域８０６においては図９（Ｃ）のようなバンド状態となっている。即ち、多数キャリアである電子が半導体表面に蓄積されるため、ソース／ドレイン間には電子の移動が生じる。
【０１５８】
この時、浮島領域８０３〜８０５においては図９（Ｄ）のようなバンド状態となっている。図９（Ｄ）に示す様に、前述のゲイトに負電圧を印加した時同様、Ｎ型を示す半導体層である浮島領域８０３〜８０５においてはゲイトに正電圧を印加してもエネルギーバンドは殆ど曲がらない。
【０１５９】
しかしながら、図９（Ｄ）において元々フェルミレベルＥｆは伝導帯Ｅｃの近くに押し上げられているため、伝導体には多数の電子が常に存在している。
【０１６０】
従って、ゲイトに正電圧を印加した場合、ベース領域８０６および浮島領域８０３〜８０５は共に電子が移動し易いバンド状態となっているため、ベース領域８０６および浮島領域８０３〜８０５の境界のポテンシャルバリアは無視することが出来る。
【０１６１】
以上の様に、オフ状態ではベース領域８０６のみが電子の移動経路となり、オン状態ではベース領域８０６および浮島領域８０３〜８０５が電子の移動経路となる。この様子を簡略化したモデルを用いて以下にまとめる。
【０１６２】
図１０（Ａ）に示すのは図８（Ａ）と同じ半導体層である。薄膜トランジスタがオン状態にある時、図中に記載されたＡ−Ａ’で示される実線方向に多数キャリアである電子が移動する。この時、Ａ−Ａ’における断面は図１０（Ｂ）の構造であり、回路図は図１０（Ｃ）のようになる。
【０１６３】
また、薄膜トランジスタがオフ状態にある時、図中に記載されたＢ−Ｂ’で示される破線方向に少数キャリアである電子が移動する。この時、Ｂ−Ｂ’における断面は図１０（Ｄ）の構造であり、回路図は図１０（Ｅ）のようになる。
【０１６４】
即ち、薄膜トランジスタがオン状態の時は多数キャリアである電子が最短距離を通ってソース領域からドレイン領域に移動する。その一方、薄膜トランジスタがオフ状態の時は少数キャリアである電子が実質的に長くなったチャネル領域を移動すると見なせる。
【０１６５】
このような構造とすると、画素ＴＦＴの島状半導体層の占有面積をさほど変えずに大幅なオフ電流の低減効果を得られ、かつ、従来以上の応答特性を持つ画素ＴＦＴおよびドライバＴＦＴを構成できる利点がある。
【０１６６】
また、今後ゲイト電極の微細加工が進むに従い、図８（Ａ）においてＴＦＴがオフ状態の時の実質的なチャネル幅が狭くなる傾向が予想される。さらに、半導体層がいずれ１５０ Å程度にまで薄膜化されることを考慮すると、本実施例に示すオフ電流の低減効果はさらに高まると言える。
【０１６７】
〔実施例９〕
本実施例では、実施例８で説明した構成の半導体層の別の例を示す。具体的には、チャネル形成領域に高抵抗領域を付加する技術に関する。
【０１６８】
図１１（Ａ）に示すのは、図８（Ａ）で示した島状半導体層にゲイト電極１１を書き加えたものである。このような形状のゲイト電極を設ければゲイト電極１１をマスクとして不純物イオン注入を行い、浮島領域１２〜１４を自己整合的に形成することが可能である。
【０１６９】
なお、ゲイト電極１１に対して印加電圧を与えた場合の挙動については実施例８で説明したので省略する。また、以下に記載する例は実施例８同様、Ｎチャネル型ＴＦＴの場合について説明する。
【０１７０】
図１１（Ｂ）は図１１（Ａ）のゲイト電極１１の一部分をエッチング除去した構成を示している。このゲイト電極１５のエッチング工程は不純物イオン注入により自己整合的に浮島領域１２〜１４を形成した後に行えば良い。
【０１７１】
この時、図１１（Ｂ）においてゲイト電極１５によって電圧を印加されない領域１６は、常に実質的に真性な半導体層となる。即ち、いわゆるオフセットと同様に高い抵抗領域として振る舞う領域となる。
【０１７２】
従って、ゲイト電極１５に負電圧が印加されている時（ＴＦＴがオフ状態の時）、高抵抗領域１６が実質的にオフセットとして機能するためオフ電流が効果的に抑制される。また、ゲイト電極１５に正電圧が印加されている時（ＴＦＴがオン状態の時）、実施例８で説明した様に島状半導体層の全域が電子の流れる経路となるため高抵抗領域１６はオン電流に殆ど影響を与えない。
【０１７３】
従って、本実施例による構成を採れば、よりオフ電流を抑制した画素ＴＦＴを形成することが出来る。即ち、液晶に与えられた電荷を効率よく保持しておくことができるため、保持容量の設計マージンに余裕ができる。
【０１７４】
〔実施例１０〕
本実施例では、実施例９で説明した構成の半導体層の別の例を示す。図１１（Ｃ）に示すのは本実施例による半導体層周辺部の構成図である。
【０１７５】
本実施例の特徴は、チャネル形成領域を完全にゲイト電極１７でもって覆うことにある。このような構成とすると、ＴＦＴがオン状態にある時電子の移動距離、即ち、実質的なチャネル長が短くて済む。従って、動作速度の速い薄膜トランジスタを形成することができる。なお、１８で示されるのはゲイト電極１７下に存在する浮島領域である。
【０１７６】
また、このような構成の別の利点としては、薄膜トランジスタを小さいサイズで形成して開口率を向上できることが挙げられる。
【０１７７】
〔実施例１１〕
本実施例では、実施例１において第２の層間絶縁膜としてＬＰＤ（Ｌｉｑｕｉｄ Ｐｈａｓｅ Ｄｅｐｏｓｉｔｉｏｎ ）法により塗布した絶縁膜を利用する例を示す。なお、画素ＴＦＴやドライバＴＦＴの作製工程は既に実施例１で説明したのでここでは省略する。
【０１７８】
ＬＰＤ法（スピン法とも呼ばれる）による被膜形成の概要は以下の手順による。なお、説明は無機性材料である酸化珪素系被膜（ＳｉＯＸ ）の場合について行なうが、他の無機性材料としてＳｉＯＦ膜（比誘電率３．２ 〜３．３ ）や有機性樹脂材料としてポリイミド（比誘電率２．８ 〜３．４ ）等を用いることも出来る。
【０１７９】
まず、Ｈ２ ＳｉＦ６ 溶液を準備し、これにＳｉＯ２：ｘＨ２ Ｏを加えて３ｈｒの攪拌を行なう。この時の処理温度は３０℃に保持しておく。次に、攪拌後の溶液を濾過して、所望の濃度の溶液となるように調節する。調節が終了したら、ウォーターバス等で５０℃に達するまで温めながら攪拌する。
【０１８０】
以上で、塗布用の溶液の準備が終了する。また、例えばこの溶液にＨ３ ＢＯ３ を加えれば膜中にＢ＋イオンを含有した酸化珪素系被膜（いわゆるＢＳＧと呼ばれる被膜）を形成することが出来る。
【０１８１】
上記手順に従って準備した溶液に被処理基体を浸した後、純粋でリンスして乾燥させれば被膜形成は完了する。なお、有機性樹脂材料を塗布するのであれば、所望の被膜塗布用溶液を準備し、ＬＰＤ法により被膜形成を行えば良い。
【０１８２】
有機性樹脂材料としてはポリイミド等が挙げられ、比誘電率は２．８ 〜３．４ と低い。この場合、スピナー上に保持した被処理基体上に被膜塗布用溶液を塗布し、スピナーを２０００ｒｐｍ で回転させることで被膜を形成する。被膜形成後は３００ ℃３０ｍｉｎ 程度のベークを行い膜質を改善する。
【０１８３】
以上の様に、ＬＰＤ法による場合、比較的容易に所望の被膜を形成することが出来る。即ち、スループットを大幅に向上することが可能である。また、溶液に浸す時間（スピナーを用いる場合は回転数等）や溶液濃度で自在に膜厚を調節できるため、厚く平坦な被膜を形成し易い。
【０１８４】
〔実施例１２〕
本実施例は、本発明をＡｍｏｒｐｈｏｕｓ ａｎｄ Ｓｕｐｅｒ−Ｍｕｌｔｉｄｏｍａｉｎ ＡＭ−ＬＣＤに応用する例である。この場合、液晶材料として一般的なＴＮ材料に光学活性材料を添加して用いるため、ラビング工程が不要であるという利点を有する。
【０１８５】
〔実施例１３〕
本実施例は、本発明を電界効果型モードの液晶表示装置に応用する例である。このようなモードは、ツイステッドネマテック（ＴＮ）モード、スーパーツイステッドネマテック（ＳＴＮ）モード、電界制御複屈折（ＥＣＢ）モード、相転移（ＰＣ）モード、ゲストホスト（ＧＨ）モードの５つに分類して考えることができる。
【０１８６】
この動作モードは消費電力が少なく、駆動電圧が低いので低消費電力という利点を有する。
【０１８７】
〔実施例１４〕
本実施例は、本発明を動的散乱型モードの液晶表示装置に応用する例である。このモードは電界効果に加えて、液晶中にドープしたイオン添加剤の存在によって生じる乱流運動に伴う光散乱状態を表示に利用するものである。
【０１８８】
〔実施例１５〕
本実施例は、本発明を熱効果型モードの液晶表示装置に応用する例である。このモードは液晶の温度による相転移を加熱によって制御し、それに基づく光学特性の変化を表示に利用するものである。
【０１８９】
〔実施例１６〕
本実施例は、本発明を用いて分散型液晶表示装置を構成する場合の例を示す。この場合の液晶層は、高分子材料で構成される固相ポリマーの中にネマティック、コレステリックあるいはスメクティック液晶を粒状または海綿状に分散保持された構成となる。
【０１９０】
この液晶表示装置の作製方法としては、液晶のカプセル化によりポリマー中に液晶を分散させ、そのポリマーをフィルムあるいは基板上に薄膜として形成する方法が知られている。ここで、カプセル化物質としてはゼラチン、アラビアゴム、ポリビニルアルコール等は提案されている。
【０１９１】
このような分散型液晶表示装置は、薄膜トランジスタや各種配線等が形成された側の基板のみで液晶表示装置を構成できる特徴を有する。即ち、特にセル組工程を必要としないため、液晶表示装置の製造工程の簡略化、延いては歩留り向上に繋がる。
【０１９２】
〔実施例１７〕
実施例７では容量形成用電極と画素線でもって保持容量を形成する例を示した。本実施例では、画素線に限らない導電性膜と容量形成用電極とでもって保持容量を形成する例を示す。
【０１９３】
例えば、本実施例では導電性膜として活性層を利用する例を示す。即ち、容量形成用電極と活性層との間でゲイト絶縁膜を絶縁層として容量を形成することが可能である。
【０１９４】
容量形成用電極と活性層とが重畳する領域は活性層のどこを用いて形成されるのであっても構わない。即ち、ソース／ドレイン領域間であってもソース／ドレイン領域間以外の領域であっても何ら問題はない。
【０１９５】
例えば、複数本のゲイト電極を有するような構成でなる薄膜トランジスタにおいて、その内少なくとも一本を常時オン状態としておくことで当該ゲイト電極下に保持容量を形成し、他のゲイト電極でもって薄膜トランジスタのオン／オフ動作を行うこともできる。
【０１９６】
本実施例で示す保持容量は、実施例１で説明したような画素線とブラックマトリクスとの間に形成した保持容量と組み合わせて利用することも可能である。また、本実施例と実施例７で説明した保持容量とを組み合わせることも可能であることは言うまでもない。
【０１９７】
以上のような構成でなる本実施例に従うことで、容量の大きい保持容量を確保して、表示画像を保持時間を大幅に向上させることが可能となる。
【０１９８】
〔実施例１８〕
本実施例では、実施例４においてソース電極の形成と同時に画素線およびそれから延在する画素電極を形成する例を示す。なお、説明に用いる符号は前述の実施例で用いたものをそのまま引用する。
【０１９９】
本実施例を具体的に説明すると、図５において第１の層間絶縁膜２１３の上にソース電極２１４を形成すると同時に、同じ材料で画素線２１９と画素電極２２０とを形成する。ただし、実施例４と異なり画素線２１９をソース電極２１４にオーバーラップさせることはできない。
【０２００】
本実施例の構成を利用すると、層間絶縁膜の成膜回数を減らすことができるため、製造工程を簡略化することができる。
【０２０１】
〔実施例１９〕
本明細書で開示する発明は、薄膜トランジスタの構造が異なる場合においても同様の効果を得ることができる。従って、実施例１〜実施例１８で説明した薄膜トランジスタはプレーナ型のみではなく、スタガ型や逆スタガ型に応用することも可能である。
【０２０２】
スタガ型や逆スタガ型薄膜トランジスタの製造過程は公知の技術によれば良く、それに本発明を適用すれば容易に本発明の効果を得ることができる。
【０２０３】
〔実施例２０〕
本実施例では、コモン電極とブラックマトリクスとを共通化する有用性についての一例を述べる。
【０２０４】
従来、液晶表示装置は対向基板側にブラックマトリクスを設けるのが一般的であった。例えば、アクティブマトリクス基板側にブラックマトリクス設けると製造工程が複雑となり歩留りが低下するといった問題が起こりうるからである。
【０２０５】
しかし、本発明者らの研究によると横方向電界により液晶駆動を行う場合、対向基板側にブラックマトリクスを設けると液晶に作用する電界が乱れて配向性に異常をきたす現象が観測された。
【０２０６】
詳細は不明であるが本発明者らは、アクティブマトリクス基板と、対向基板側のブラックマトリクス（金属膜）との間に液晶層あるいはカラーフィルターを絶縁層としてある種の寄生容量が形成され、液晶層に所定の電界が印加されていないためと推測している。
【０２０７】
この場合対向基板側のブラックマトリクスを金属膜ではなく、例えば黒色顔料を含有した樹脂材料等で形成すれば問題はないが、パターニング精度や遮光性の面ではやはり金属膜に一歩劣る。
【０２０８】
また、対向基板側にブラックマトリクスを設ける場合はセル組みの際に基板同士の貼り合わせ精度が荒いため大きいマージンを持つ必要があり、開口率を落とす原因ともなる。
【０２０９】
しかしながら、本発明はブラックマトリクスが必ずアクティブマトリクス基板側に形成されるので上述の寄生容量の心配がなく、さらに占有面積を必要最低限に抑えて開口率を稼ぐことができる。また、クロム膜などの金属膜を用いるため、パターニング精度や遮光性に優れる利点がある。
【０２１０】
【発明の効果】
本明細書で開示する発明の大きな特徴は、今後液晶表示装置の開発において電極／配線幅の微細化が進められても十分な保持容量を確保できる点である。
【０２１１】
そのための技術手段として、従来別々に設けられていたブラックマトリクスとコモン電極とを共通化することを提案した。これは、工程簡略化だけでなく、電極の形成面積を減らして開口率を向上させる上でも極めて有益な技術である。
【０２１２】
また、このことはブラックマトリクスを薄膜トランジスタを配置する側の基板に形成することを意味する。通常、対向基板側にブラックマトリクスを形成するとセル組工程で基板同士を貼り合わせる際にアライメントのマージンを多めに設定する必要がある。このことは電極幅が微細化するとさらに顕著に現れる。
【０２１３】
しかしながら、薄膜トランジスタ側にブラックマトリクスを形成する場合には精密なアライメント技術でマスク合わせをできるため、アライメントのマージンを極力少なくすることができる。
【０２１４】
従って、セル組工程で基板同士を貼り合わせる際においても、アライメントのマージンを必要最低限に抑えることができるため、開口率を犠牲にすることのない画素領域を形成することが可能である。
【０２１５】
また、コモン電極同様の機能を有するブラックマトリクスと画素線でもって保持容量を形成する構成は、今後進められる配線幅や電極幅の微細化に対して十分対応しうる構成となる。
【０２１６】
即ち、配線幅や電極幅の微細化に伴い保持容量を形成する領域が狭められても、保持容量を形成できる領域の自由度が高いため十分な容量を確保することが可能である。
【０２１７】
また、上記保持容量を形成する絶縁層として窒化珪素膜等の窒化膜を用いることで、狭い面積で構成される保持容量であっても十分な容量を確保できる。
【図面の簡単な説明】
【図１】液晶表示装置における画素領域の構成を示す図。
【図２】画素ＴＦＴの作製工程の概略を示す図。
【図３】画素ＴＦＴの作製工程の概略を示す図。
【図４】液晶表示装置における画素領域の断面を示す図。
【図５】液晶表示装置における画素領域の断面を示す図。
【図６】液晶表示装置における画素領域の構成を示す図。
【図７】液晶表示装置における画素領域の構成を示す図。
【図８】半導体層の構造および電気特性の概略を示す図。
【図９】半導体層のバンド状態の概略を示す図。
【図１０】電圧印加時の半導体層の挙動を示す簡略化モデルを示す図。
【図１１】半導体層周辺の構成を示す図。
【符号の説明】
１０１ ゲイト線
１０２ データ線
１０３ 半導体層
１０４ ブラックマトリクス
１０５ 画素線
１０６ 画素電極
２０１ ガラス基板
２０２ 島状半導体層
２０３ 酸化珪素膜
２０４ 導電性被膜
２０５ 多孔質の陽極酸化膜
２０６ 緻密な陽極酸化膜
２０７ ゲイト電極
２０８ ソース領域
２０９ ドレイン領域
２１０、２１１ 低濃度不純物領域
２１２ チャネル形成領域
２１３ 第１の層間絶縁膜
２１４ ソース電極
２１５ 第２の層間絶縁膜（透過性ポリイミド）
２１６ ブラックマトリクス
２１７ 開口窓
２１８ 第３の層間絶縁膜
２１９ 画素線
２２０ 画素電極
２２１ 保持容量
８００ ソース／ドレイン領域に挟まれた領域
８０１ ソース領域
８０２ ドレイン領域
８０３〜８０５ 浮島領域（イオン注入領域）
１１ ゲイト電極
１２〜１４ 浮島領域
１５ ゲイト電極
１６ 高抵抗領域
１７ ゲイト電極
１８ 浮島領域（イオン注入領域）
【発明が属する技術分野】
本明細書で開示する発明は、結晶性珪素膜を用いた半導体装置で制御する液晶表示装置の構成に関する。液晶表示装置としては、ＭＩＭ型、単純マトリクス型およびアクティブマトリクス型の液晶表示装置等に応用できる。
【０００２】
【従来の技術】
最近、安価なガラス基板上に薄膜トランジスタ（ＴＦＴ）を作製する技術が急速に発達してきている。その理由は、マルチメディアの媒体としてより高精彩な液晶表示装置の需要が高まったことにある。
【０００３】
例えば、アクティブマトリクス型液晶表示装置は、マトリクス状に配置された数百万個もの各画素の各々に薄膜トランジスタを配置し、各画素電極に出入りする電荷を薄膜トランジスタのスイッチング機能により制御するものである。
【０００４】
そして、データ線より供給される画像信号により液晶の電気光学特性を変化させ、液晶パネルを透過する光を制御し、画像表示を行う。この際、液晶に印加される電圧は次の書込みまでは一定であるのが望ましく、そのため画像信号電位は所定の時間、保持容量により保持される。
【０００５】
このような液晶表示装置の駆動方法として、平行電極構造により基板に対して横方向の電界を制御して装置を駆動するＩＰＳモードが注目を浴びている。
【０００６】
このＩＰＳモードにより駆動する液晶表示装置は高視野角、高コントラスト等の特徴を持ち、同一基板上の画素領域内に薄膜トランジスタ、ゲイト線、データ線（ソース線）、画素電極、コモン線およびそれより延在するコモン電極を有する。
【０００７】
特に、横方向電界を制御するＩＰＳモードでは、画素電極に印加された電界が他の画素等に影響を与えない様に各画素電極はこれと平行に配置されるコモン電極にて挟まれた構成をとる。
【０００８】
そのため、これら電極の形成面積が必要となり実際の表示のために光を通す画素領域の開口率を低下させる要因となっている。
【０００９】
さらに液晶表示装置では電荷保持時間を確保するために画素電極に保持容量を付加する構造を形成する必要がある。これは何もＩＰＳモードで駆動する液晶表示装置に限らず、従来の液晶表示装置においても同様である。
【００１０】
しかし、保持容量を形成するための電極（容量電極）を設けると開口率を低下させる原因ともなりうる。そのため、ゲイト線と同一層に容量電極を設けてそれでもってブラックマトリクスを兼ねる（ＵＳＰ第５３３９１８１ 号に記載）などの工夫がなされている。
【００１１】
しかし、この場合においても寄生容量の問題からブラックマトリクスとしての機能を完全には果たせないなどの問題が残っている。
【００１２】
また、前述の保持容量の形成に際して画素電極とコモン電極とを部分的に重ね合わせた領域を利用する手段（特開平７−３６０５８ 号公報に記載）も報告されているが、電極の微細化が進むと重なり合う領域、即ち保持容量を形成する領域そのものが小さいものとなり、必要十分な容量を確保できないことが予想される。
【００１３】
従って、必要とする容量を有する保持容量を形成しようとすると容量素子の形成面積が大きくなり、開口率を低下させる原因となる。
【００１４】
そこで、従来より開口率の低さを補うためにバックライトの光量を増加させ画面の明るさを確保することがなされているが、この方法では消費電力の増加を招き、携帯性を必要とするような機器への組み込みにとって大きな障害となっている。
【００１５】
以上の様に、必要とする保持容量を確保しつつ開口率を犠牲にしない技術が求められており、このＩＰＳモードにおける開口率改善案として、電極幅を１〜２μｍ以下とすることが望まれている。しかし、サブミクロン以下のファインパターン技術がありながら、量産における製造が困難であることが技術を遅らせることになっていた。
【００１６】
【発明が解決しようとする課題】
本明細書で開示する発明は、上記従来の問題点を解決するための技術を提供するものである。即ち、微細加工技術にも対応できる保持容量の形成技術を提案し、開口率の高い画素領域を構成する技術を提供することを課題とする。
【００１７】
【課題を解決するための手段】
本明細書で開示する発明の構成は、
導電性を有する材料でなる画素電極およびコモン電極を少なくとも有する第１の基板と、
前記第１の基板と対向する第２の基板と、
前記第１の基板と前記第２の基板との間に挟持された液晶層と、
を有し、
前記液晶層は前記画素電極と前記コモン電極との間に形成される基板に対して平行な方向を含む電界によって駆動され、
前記コモン電極はブラックマトリクスであることを特徴とする。
【００１８】
また他の発明の構成は、
有機性樹脂材料または無機性材料でなる第２の層間絶縁膜と、
前記第２の層間絶縁膜上に形成された画素線、該画素線から延在する画素電極、第３の層間絶縁膜およびコモン電極と、
を少なくとも有する第１の基板と、
前記第１の基板と対向する第２の基板と、
前記第１の基板と前記第２の基板との間に挟持された液晶層と、
を有し、
前記画素電極と前記コモン電極との間に形成される基板に対して平行な方向を含む電界によって前記液晶層を駆動する液晶表示装置であって、
前記コモン電極はブラックマトリクスであり、
前記第２の層間絶縁膜上において前記画素線と前記ブラックマトリクスとを少なくともその一部において第３の層間絶縁膜を介して互いに重畳させ、
その重畳領域をもって保持容量を形成することを特徴とする。
【００１９】
また他の発明の構成は、
有機性樹脂材料または無機性材料でなる第２の層間絶縁膜と、
前記第２の層間絶縁膜上に形成された画素線、該画素線から延在する画素電極、第３の層間絶縁膜、コモン電極および容量形成用電極と、
を少なくとも有する第１の基板と、
前記第１の基板と対向する第２の基板と、
前記第１の基板と前記第２の基板との間に挟持された液晶層と、
を有し、
前記画素電極と前記コモン電極との間に形成される基板に対して平行な方向を含む電界によって前記液晶層を駆動する液晶表示装置であって、
前記コモン電極はブラックマトリクスであり、
前記第２の層間絶縁膜上において前記画素線と前記容量形成用電極とを少なくともその一部において第３の層間絶縁膜を介して互いに重畳させ、
その重畳領域をもって保持容量を形成することを特徴とする。
【００２０】
本発明はＭＩＭ型、単純マトリクス型、アクティブマトリクス型の液晶表示装置等に応用可能である。また、分散型液晶表示装置を構成することも可能であり、その場合は特に第２の基板を必要としない。
【００２１】
また、本発明は今後進められる電極幅や配線幅の微細化を睨んだものであり、特に微細加工を必要とする液晶表示装置を作製する際に有効な技術である。
【００２２】
他の発明の構成は、
同一基板上にマトリクス状に配列されたゲイト線およびデータ線と、
前記ゲイト線と前記データ線との交差部に形成された薄膜トランジスタと、
前記薄膜トランジスタに接続された画素線および該画素線から延在した画素電極と、
少なくともその一部が前記画素電極と対向して形成されたコモン電極と、
を有してなるアクティブマトリクス基板と、
前記アクティブマトリクス基板と対向する対向基板と、
前記アクティブマトリクス基板と前記対向基板との間に挟持された液晶層と、
を有し、
前記液晶層は前記画素電極と前記コモン電極との間に形成される基板に対して平行な方向を含む電界によって駆動され、
前記コモン電極はブラックマトリクスであることを特徴とする。
【００２３】
また他の発明の構成は、
同一基板上にマトリクス状に配列されたゲイト線およびデータ線と、
前記ゲイト線と前記データ線との交差部に形成された薄膜トランジスタと、
前記薄膜トランジスタの上方に成膜された第２の層間絶縁膜と、
前記薄膜トランジスタに接続された画素線および該画素線から延在した画素電極と、
少なくともその一部が前記画素電極と対向して形成されたコモン電極と、
を有してなるアクティブマトリクス基板と、
前記アクティブマトリクス基板と対向する対向基板と、
前記アクティブマトリクス基板と前記対向基板との間に挟持された液晶層と、
を有し、
前記画素電極と前記コモン電極との間に形成される基板に対して平行な方向を含む電界によって前記液晶層を駆動する液晶表示装置であって、
前記コモン電極はブラックマトリクスであり、
前記第２の層間絶縁膜上において前記画素線と前記ブラックマトリクスとを少なくともその一部において第３の層間絶縁膜を介して互いに重畳させ、
その重畳領域をもって保持容量を形成することを特徴とする。
【００２４】
また、他の発明の構成は、
同一基板上にマトリクス状に配列されたゲイト線およびデータ線と、
前記ゲイト線と前記データ線との交差部に形成された薄膜トランジスタと、
前記薄膜トランジスタの上方に成膜された第２の層間絶縁膜および第３の層間絶縁膜と、
前記薄膜トランジスタに接続された画素線および該画素線から延在した画素電極と、
少なくともその一部が前記画素電極と対向して形成されたコモン電極と、
前記画素線および該画素線から延在した画素電極と異なる層に形成された容量形成用電極と、
を有してなるアクティブマトリクス基板と、
前記アクティブマトリクス基板と対向する対向基板と、
前記アクティブマトリクス基板と前記対向基板との間に挟持された液晶層と、
を有し、
前記画素電極と前記コモン電極との間に形成される基板に対して平行な方向を含む電界によって前記液晶層を駆動する液晶表示装置であって、
前記コモン電極はブラックマトリクスであり、
前記第２の層間絶縁膜上において前記画素線と前記容量形成用電極とを少なくともその一部において前記第３の層間絶縁膜を介して互いに重畳させ、
その重畳領域をもって保持容量を形成することを特徴とする。
【００２５】
この時、画素電極に印加される電圧の制御を行う薄膜トランジスタはその活性層として、非晶質珪素膜（アモルファスシリコン膜）または結晶性珪素膜（ポリシリコン膜）を用いることができる。
【００２６】
ただし、画素領域の高い応答特性を望む場合や高速動作が必要なドライバ回路を構成する場合等には、結晶性珪素膜を活性層として用いた薄膜トランジスタが望ましい。
【００２７】
結晶性珪素膜を活性層として用いた薄膜トランジスタは非晶質珪素膜を用いた場合に比べて電気特性が優れ、例えばＮチャネル型の薄膜トランジスタの電界効果移動度は２０ｃｍ２／Ｖｓ以上、Ｐチャネル型の薄膜トランジスタの電界効果移動度は１０ｃｍ２／Ｖｓ以上となる。
【００２８】
また他の発明の構成は、
同一基板上にマトリクス状に配列されたゲイト線およびデータ線と、
前記ゲイト線と前記データ線との交差部に形成された結晶性珪素膜でなる活性層を有する薄膜トランジスタと、
前記薄膜トランジスタの上方に成膜された第２の層間絶縁膜と、
前記薄膜トランジスタに接続された画素線および該画素線から延在した画素電極と、
少なくともその一部が前記画素電極と対向して形成されたコモン電極と、
を有してなるアクティブマトリクス基板と、
前記アクティブマトリクス基板と対向する対向基板と、
前記アクティブマトリクス基板と前記対向基板との間に挟持された液晶層と、
を有し、
前記画素電極と前記コモン電極との間に形成される基板に対して平行な方向を含む電界によって前記液晶層を駆動する液晶表示装置を作製するにあたって、
前記ゲイト線を覆う第１の層間絶縁膜およびデータ線を覆って有機性樹脂材料および／または無機性材料でなる第２の層間絶縁膜を成膜する工程と、
前記第２の層間絶縁膜上にブラックマトリクスを形成する工程と、
前記ブラックマトリクスを覆って第３の層間絶縁膜を成膜する工程と、
前記第２および第３の層間絶縁膜にコンタクトホールを形成する工程と、
前記第３の層間絶縁膜上に画素線および該画素線から延在する画素電極を形成する工程と、
を少なくとも有し、
前記第２の層間絶縁膜上において前記画素線と前記ブラックマトリクスとを少なくともその一部において第３の層間絶縁膜を介して互いに重畳させ、
その重畳領域において保持容量を形成せしめることを特徴とする。
【００２９】
また、他の発明の構成は、
同一基板上にマトリクス状に配列されたゲイト線およびデータ線と、
前記ゲイト線と前記データ線との交差部に形成された結晶性珪素膜でなる活性層を有する薄膜トランジスタと、
前記薄膜トランジスタの上方に成膜された第２の層間絶縁膜と、
前記薄膜トランジスタに接続された画素線および該画素線から延在した画素電極と、
少なくともその一部が前記画素電極と対向して形成されたコモン電極と、
を有してなるアクティブマトリクス基板と、
前記アクティブマトリクス基板と対向する対向基板と、
前記アクティブマトリクス基板と前記対向基板との間に挟持された液晶層と、
を有し、
前記画素電極と前記コモン電極との間に形成される基板に対して平行な方向を含む電界によって前記液晶層を駆動する液晶表示装置を作製するにあたって、
前記ゲイト線を覆う第１の層間絶縁膜およびデータ線を覆って有機性樹脂材料および／または無機性材料でなる第２の層間絶縁膜を成膜する工程と、
前記第２の層間絶縁膜にコンタクトホールを形成する工程と、
前記第２の層間絶縁膜上に画素線および該画素線から延在する画素電極を形成する工程と、
前記画素線および該画素線から延在する画素電極を覆って第３の層間絶縁膜を成膜する工程と、
前記第３の層間絶縁膜上にブラックマトリクスを形成する工程と、
を少なくとも有し、
前記第２の層間絶縁膜上において前記画素線と前記ブラックマトリクスとを少なくともその一部において第３の層間絶縁膜を介して互いに重畳させ、
その重畳領域において保持容量を形成せしめることを特徴とする。
【００３０】
本発明を実現するための技術手段の主旨は、ブラックマトリクスとコモン電極との共通化を計る点にあり、ブラックマトリクス（実質的にはコモン電極と同じ機能を有する）と画素線より延在する画素電極との間に横方向電界を形成する構成を実現することにある。
【００３１】
また、このような平行電極構造を有する液晶表示装置において、ブラックマトリクスと薄膜トランジスタに接続する画素線とでもって保持容量を形成するものである。
【００３２】
従来別々に考えられていたブラックマトリクスとコモン電極とを共通化するという発想は全く新しいものであり、そのブラックマトリクスと画素線でもって保持容量を形成することは、先の特開平７−３６０５８ 号公報記載の内容とは完全に異なるものである。
【００３３】
また、ブラックマトリクスとコモン電極を共通化することにより大幅な製造工程の簡略化を実現できることも本発明の大きな特徴の一つである。
【００３４】
ここで本発明により構成した液晶表示装置の画素領域の上面図を図１に示す。図１（Ａ）において、１０１はゲイト信号を伝達するゲイト線、１０２は画像信号を伝達するデータ線である（図１（Ａ）において両線はブラックマトリクスの下に存在するので点線で示すこととする）。
【００３５】
ゲイト線１０１とデータ線１０２は同一基板上にマトリクス状に配列され、その各交点には薄膜トランジスタが配置される。１０３はその薄膜トランジスタの活性層を構成する半導体層である。そして、ゲイト線１０１、データ線１０２および半導体層１０３の上方にはこれらを遮蔽するように斜線で示されるブラックマトリクス１０４が配置される。
【００３６】
この時、データ線１０２とブラックマトリクス１０４とは０．１ 〜５．０ μｍの膜厚の第２の層間絶縁膜によって絶縁されている。この第２の層間絶縁膜は有機性樹脂材料または無機性材料で構成されるものである。
【００３７】
さらに、ブラックマトリクス１０４上には第３の層間絶縁膜を介して画素線１０５およびそれに延在する画素電極１０６が設けられる。ここで、図１（Ａ）に対して画素線１０５および画素電極１０６を重ね合わせた状態を図１（Ｂ）に示す。
【００３８】
図１（Ｂ）において、画素線１０５と画素電極１０６とは一体化した構成となっているが、本発明者らは画素線１０５と画素電極１０６とを果たす機能の違いから明確に区別している。即ち、画素線１０５から画素領域（ブラックマトリクス１０４の開口領域）へ延在した部分を画素電極１０６と定義する。
【００３９】
この理由は、画素線１０５はブラックマトリクス１０４との間に保持容量を形成することが目的で配置されるものであり、画素電極１０６はブラックマトリクス１０４との間に横方向電界を形成することが目的で配置されるものであることから根本的に異なるものと考えられるためである。
【００４０】
このような構成とした時に、ブラックマトリクス１０４および画素線１０５とが重なり合う領域においては、その間に第３の層間絶縁膜を介して保持容量が形成される。この第３の層間絶縁膜は、第２の層間絶縁膜よりも比誘電率の大きい絶縁膜で構成される必要がある。
【００４１】
なお、図１（Ｂ）においてブラックマトリクス１０４および画素電極１０６とが僅かに重なる領域においても同様に保持容量が形成されるが、本発明の主点である電極幅の微細化による開口率の改善を計る場合、この保持容量は実質的に無視することができる。
【００４２】
また、画素電極１０６とブラックマトリクス１０４との間には液晶を駆動するための横方向電界（図中矢印で示す）が形成される構成となる。
【００４３】
上記構成でなる本発明の詳細を、以下に記載の実施例でもって説明する。
【００４４】
【実施例】
〔実施例１〕
本実施例では、本発明を利用して図１で示した構成を有する画素領域を形成する例を示す。説明は図１（Ｂ）においてＡ−Ａ’およびＢ−Ｂ’で示す破線に沿って切断した断面図を用いて行う。
【００４５】
図２に示すのは、図１で示した画素領域を構成する画素ＴＦＴの作製工程図である。まず、表面に下地膜として２０００Åの厚さの絶縁膜を有したガラス基板２０１の上に、図示しない非晶質珪素膜１５０ 〜５００ Åの厚さに成膜する。絶縁膜は酸化珪素（ＳｉＯ２ ）、酸化窒化珪素（ＳｉＯＸ ＮＹ ）、窒化珪素膜（ＳｉＮ）等をプラズマＣＶＤ法、減圧熱ＣＶＤ法、スパッタ法等により成膜すれば良い。
【００４６】
次に、この図示しない非晶質珪素膜を加熱またはレーザーアニール、もしくは両者を併用するなどの手段により結晶化する。また、結晶化の際、結晶化を助長する金属元素を添加すると効果的である。
【００４７】
結晶化が終了したら、得られた図示しない結晶性珪素膜をパターニングして後に活性層を構成する島状半導体層２０２を形成する。
【００４８】
島状半導体層２０２を形成したら、後にゲイト絶縁膜として機能する酸化珪素膜２０３を１２００Åの厚さに成膜する。勿論、酸化窒化珪素膜や窒化珪素膜であっても良い。
【００４９】
次に、導電性被膜２０４を２０００〜２５００Åの厚さに成膜する。本実施例では、０．２ ｗｔ％のスカンジウムを含有したアルミニウム膜を用いる。スカンジウムは加熱処理等の際にアルミニウム表面に発生するヒロックやウィスカーといった突起物を抑える効果を持つ。このアルミニウム膜２０４は後にゲイト線およびゲイト電極として機能する。
【００５０】
こうして、図２（Ａ）の状態が得られる。図２（Ａ）の状態が得られたら、電解溶液中でアルミニウム膜２０４を陽極として陽極酸化を行う。電解溶液としては、３％の酒石酸のエチレングリコール溶液をアンモニア水で中和して、ＰＨ＝６．９２に調整したものを使用する。
また、白金を陰極として化成電流５ｍＡ、到達電圧１０Ｖとして処理する。
【００５１】
こうして形成される図示しない薄く緻密な陽極酸化膜は、アルミニウム膜２０４をパターニングする際にフォトレジストとの密着性を高める効果がある。また、電圧印加時間を制御することで膜厚を制御できる。
【００５２】
次に、アルミニウム膜２０４をパターニングして、図示しないゲイト電極を形成する。ただし、実質的にゲイト電極として機能するのは最終的に残存する内部の一部分である。
【００５３】
次に、２度目の陽極酸化を行い、多孔質の陽極酸化膜２０５を形成する（図２（Ｂ）参照）。電解溶液は３％のシュウ酸水溶液とし、白金を陰極として化成電流２〜３ｍＡ、到達電圧８Ｖとして処理する。
【００５４】
この時陽極酸化は基板に対して平行な方向に進行する。また、電圧印加時間を制御することで多孔質の陽極酸化膜２０５の長さを制御できる。
【００５５】
さらに、アルミニウム膜のパターニングに使用した図示しないフォトレジストを専用の剥離液で除去した後、３度目の陽極酸化を行い、図２（Ｂ）の状態を得る。
【００５６】
この陽極酸化には、電解溶液は３％の酒石酸のエチレングリコール溶液をアンモニア水で中和して、ＰＨ＝６．９２に調整したものを使用する。そして、白金を陰極として化成電流５〜６ｍＡ、到達電圧４０〜１００ Ｖとして処理する。
【００５７】
この際形成される陽極酸化膜２０６は、非常に緻密、かつ、強固である。そのため、ド−ピング工程などの後工程で生じるダメージや熱からゲイト電極２０７を保護する効果を持つ。また、その膜厚は５００ 〜１５００Åとなる。
【００５８】
次いで、イオンドーピング法により、島状半導体層２０２に不純物を注入する。例えば、Ｎチャネル型ＴＦＴを作製するならば、不純物としてＰ＋イオンを、Ｐチャネル型ＴＦＴを作製するならば、不純物としてＢ＋イオンを注入すれば良い。
【００５９】
まず、図２（Ｂ）の状態で１度目のイオンドーピングを行う。なお、本実施例ではＰ＋イオンの注入を加速電圧８０ｋＶ、ドーズ量１×１０１５原子／ｃｍ２ で行う。
【００６０】
すると、ゲイト電極２０７、多孔質の陽極酸化膜２０５がマスクとなり、後にソース／ドレインとなる領域２０８、２０９が自己整合的に形成される。（図２（Ｃ））
【００６１】
次に、図２（Ｃ）に示す様に、多孔質の陽極酸化膜２０５を除去して、２度目のドーピングを行う。なお、２度目のＰ＋イオンの注入は加速電圧８０ｋＶ、ドーズ量１×１０１４原子／ｃｍ２ で行う。
【００６２】
すると、ゲイト電極２０７がマスクとなり、ソース領域２０８、ドレイン領域２０９と比較して不純物濃度の低い、低濃度不純物領域２１０、２１１が自己整合的に形成される。
【００６３】
同時に、ゲイト電極２０７の直下は不純物が全く注入されないため、ＴＦＴのチャネルとして機能する領域２１２が自己整合的に形成される。
【００６４】
このようにして形成される低濃度不純物領域２１１は特にＬＤＤ領域と呼ばれ、チャネル領域２１２とドレイン領域２０９との間に高電界が形成されるのを抑制する効果を持つ。
【００６５】
次いで、ＫｒＦエキシマレーザーを２００ 〜３００ｍＪ／ｃｍ２ のエネルギー密度で照射することによって、イオン注入されたＰ＋イオンの活性化を行なう。なお、活性化は３００ 〜４５０ ℃２ｈｒ の熱アニールによっても良いし、レーザーアニールと熱アニールとを併用しても良い。
【００６６】
次に、第１の層間絶縁膜２１３をプラズマＣＶＤ法により成膜する。層間絶縁膜２１３としては、酸化珪素膜、酸化窒化珪素膜、窒化珪素膜等を用いることができる。また、本実施例ではその膜厚を０．５ μｍとする。
【００６７】
第１の層間絶縁膜２１３を成膜したら、ソース領域２０８にコンタクトホールを形成して、図示しないアルミニウム膜を３０００Åの厚さに成膜する。次いで、図示しないアルミニウム膜をパターニングして、図示しないソース線およびそれに延在するソース電極２１４を形成する。（図２（Ｄ））
【００６８】
次に、ソース電極２１４を覆って第２の層間絶縁膜２１５を０．１ 〜５．０ μｍの厚さに成膜する（図３（Ａ）参照）。本実施例では、第２の層間絶縁膜２１５の膜厚を１．５ μｍとする。
【００６９】
この第２の層間絶縁膜２１５ は有機性樹脂材料や無機性材料を用いることが出来るが、本実施例では有機性樹脂材料として透過性ポリイミドを用いる。このポリイミドの比誘電率は２．８ 〜３．４ と小さい値である。
【００７０】
このような有機性樹脂材料は被膜形成が簡便であり、容易に膜厚を稼ぐことができるため、デバイス形状による凹凸を緩和して優れた平坦表面を実現することが可能である。即ち、第２の層間絶縁膜は平坦化膜としての機能をも有する。
【００７１】
また、弾力性に富む特徴を有するため、後に液晶表示装置を構成する際に、スペーサーに圧迫されて薄膜トランジスタが破壊されるようなことがない。
【００７２】
さらに、本発明ではこの第２の層間絶縁膜２１５の膜厚が厚く、その上に保持容量を形成することになるので電極間の短絡不良を抑制することができる。
【００７３】
次いで、第２の層間絶縁膜２１５の上にチタン膜でなるブラックマトリクス２１６を１０００Åの厚さに形成する。勿論、クロム膜やアルミニウム膜など他の金属膜を用いてもよい（図３（Ａ））。
【００７４】
この時、ドレイン領域２０９上のブラックマトリクス２１６の一部には後のコンタクトホール形成のための開口窓２１７を開けておく必要がある。そして、この窓は多少のマージンを採らなければならない。
【００７５】
この理由は、後に形成する画素線がブラックマトリクス２１６の下方に位置するドレイン領域２０９と接続するためである。従って、ブラックマトリクス２１６のコンタクトホールが通過する周辺部にはある程度のマージンをとって開口窓２１７を形成しておかなければブラックマトリクス２１６と画素線とが短絡してしまい保持容量を形成できない。
【００７６】
図３（Ａ）の状態を得たら、図３（Ｂ）に示す様にブラックマトリクス２１６を覆って第３の層間絶縁膜２１７を０．０１〜１．０ μｍの厚さに成膜する。この第３の層間絶縁膜２１７は第２の層間絶縁膜２１５よりも大きい比誘電率を有する有機性樹脂材料または無機性材料で構成される。
【００７７】
次に、ドレイン領域２０９と接続するためのコンタクトホールを形成して、導電性膜でなる画素線２１９および画素電極２２０を形成する。これら電極の膜厚は１０００〜１２００Åとし、画素線２１９はできるだけ広い面積でブラックマトリクス２１６とオーバーラップするような形状とする。
【００７８】
この場合、第３の層間絶縁膜２１８の表面は優れた平坦性を示すため、その上に形成された画素線２１９および画素電極２２０も良好な平坦性を示し、セル組みの際のラビング不良や液晶への印加電界の乱れを改善することが出来る。
【００７９】
以上のような過程を経て、図３（Ｂ）に示す画素ＴＦＴが作製される。この図３（Ｂ）で示される断面図は、図１（Ｂ）においてＡ−Ａ’で示される破線に沿って切断した断面に相当する。
【００８０】
この時、図３（Ｂ）において点線で囲む領域２２１は画素線２１９とブラックマトリクス２１６とが第３の層間絶縁膜２１８を介して重なり合い、保持容量を形成している。この保持容量の容量は第３の層間絶縁膜２１８の比誘電率に比例し、その膜厚に反比例する。
【００８１】
従って、ブラックマトリクス２１６と画素線２１９が重なる部分の面積と、第３の層間絶縁膜２１７の膜厚および比誘電率を計算して、所望の容量を有する保持容量を設計することが可能である。
【００８２】
なお、透過性ポリイミドでなる第２の層間絶縁膜２１５はその比誘電率が小さく、０．１ 〜５．０ μｍの範囲で膜厚を稼ぐことができるため、ゲイト電極２０７やソース電極２１４とブラックマトリクス２１６との間に形成される寄生容量を無視しうる程度に抑えるこができる。
【００８３】
次に、図１（Ｂ）においてＢ−Ｂ’で示される破線に沿って切断した断面を図４に示す。
【００８４】
図４において、４０１はゲイト絶縁膜、４０２は第１の層間絶縁膜であり、４０３は画像信号を伝達するデータ線である。なお、データ線４０３の上面および側面に形成されている陽極酸化膜４０４は図２（Ｂ）において３０６で示される陽極酸化膜と同じものであり、他の電極配線との短絡を防ぐ効果を持つ。
【００８５】
次に、４０５は第２の層間絶縁膜であり、この絶縁膜によりデータ線４０３はブラックマトリクス４０６と完全に絶縁される。また、前述の様に、第２の層間絶縁膜４０５は比誘電率が小さく、その膜厚が厚いためデータ線４０３とブラックマトリクス４０６との間に殆ど寄生容量を形成しない。
【００８６】
そして、ブラックマトリクス４０６を覆って第３の層間絶縁膜４０７が成膜され、その上に画素電極４０８が形成される。その際、画素電極４０８の形成後に保護膜を成膜しても良い。勿論、図４に示される断面においては保持容量は形成されない。
【００８７】
本実施例において、実際に液晶表示装置を組む場合は、まずこの上に配向膜を成膜してラビング処理を行う。ラビング方向は液晶材料として正・負どちらの誘電率異方性を持つ材料を用いるかにより画素電極とコモン電極にかかる平行電界との角度が９０°異なる。
【００８８】
なお、本実施例においては、液晶材料としてＴＮ型の負の誘電率異方性を持つシアノ系ネマチック液晶を用いる。横方向電界による液晶駆動を行う場合、負の誘電率異方性を持つ液晶材料は基板に対して垂直方向の電界の影響を受けにくいので視野角が広くなる利点がある。
【００８９】
また、本実施例においては無電界時に電界方向に対して数°〜十数°の角度を持つように配向させる。このようにすると、透過率電圧特性が良好となる。また、チルト角は３ 度以下、好ましくは０．５ 度以下が良い。
【００９０】
ラビング処理が終了したら、スペーサやシール材等の配置を行い、対向基板との間に液晶材を注入し、注入口を封入して液晶を挟み込む。このようにして、液晶表示装置が完成する。
【００９１】
そして、ブラックマトリクス４０６と画素電極４０８との間に形成される横方向電界を利用して液晶の光学特性を変化させて画像表示を行うこととなる。
【００９２】
以上の様な構成でなる本発明を利用すると、以下に述べるような利点を得ることができる。
【００９３】
まず、従来のコモン電極とブラックマトリクスとを共通化することで必要なパターニングマスク数を減らし、製造工程を簡略化することができる。また、別途に分けて形成する必要がないということは電極の形成面積が減り、開口率が向上することにつながる。
【００９４】
また、ブラックマトリクスと画素線でもって容量を形成する構成は、今後進められる配線幅や電極幅の微細化に対して十分対応しうる構成となる。これは、従来構造では配線幅や電極幅の微細化に伴い保持容量を形成する領域が小さくなるのに比べ、本発明によれば主として薄膜トランジスタを覆う領域で保持容量を形成することができるため微細化の影響をさほど受けないからである。
【００９５】
特に、画素電極２１９は開口率を向上させるためにコンマ数μｍレベルにまで微細化されることが示唆されているが、その場合においても本発明により形成する保持容量は画素電極を利用するものではないため影響されない。
【００９６】
従って、ブラックマトリクスとコモン電極とを共通化し、ブラックマトリクスと画素線でもって保持容量を形成する構成とすることで、保持容量を形成する領域の自由度が増し、容量の確保が容易となる。
【００９７】
また、従来はコモン電極をゲイト電極と同時に形成していたためコモン電極と画素電極との間の高さの差が大きく、電極間距離（図４中のＸで示される距離）が狭くなると斜めに電界が形成されるといった問題が考えられる。
【００９８】
しかし、本発明では図４に示す様に第２の層間絶縁膜４０５上にほぼ同一面内と見なせる配置で形成されたブラックマトリクス４０６と画素電極４０８とでもって横方向電界を形成するため、電極間距離に影響されることなく基板と平行な電界を液晶に対して印加することが可能である。
【００９９】
また、図３（Ｂ）に示す様に画素電極２１９は基準電源電位を有するブラックマトリクス２１６を挟んでゲイト線やソース線と隣接するため、これらの信号による干渉（クロストーク）を受けにくい。
【０１００】
さらに、ブラックマトリクス２１６にはグランドプレーンとしての機能効果も期待することができる。即ち、ブラックマトリクス２１６の下方に存在するゲイト線、データ線に対してグランドプレーンとして作用し、配線のインピーダンスを均一化できる。
【０１０１】
逆に、配線のインピーダンスはブラックマトリクス２１６と配線との距離や配線を取り巻く誘電体により決まるので、これらを適当に選ぶことで所望の配線インピーダンスを得るこもできる。
【０１０２】
また、ブラックマトリクスを構成する導電性材料の透過率が比較的高い場合、即ち、光を完全に遮蔽するには至らないような場合には、別途黒い樹脂材料等をブラックマトリクスと重なる様に設け、透過率を抑えても良い。
【０１０３】
この黒い樹脂材料でなるブラックマトリクスは薄膜トランジスタ側または対向基板側のどちらかに形成すれば良い。この場合、画素領域内にはブラックマトリクスを設ける必要はない。
【０１０４】
〔実施例２〕
同一基板上に画素領域と駆動回路領域を集積化する場合はドライバーＴＦＴと画素ＴＦＴを同時に作製することになる。例えば、アクティブマトリクス型液晶表示装置に組み込むことを念頭に置くと、Ｎチャネル型およびＰチャネル型の薄膜トランジスタを相補的に組み合わせたＣＭＯＳ構造を駆動回路に用いる。そして、本実施例１で説明した様な画素ＴＦＴを画素領域に配置すれば良い。
【０１０５】
なお、前述のドライバーＴＦＴは基本的に画素ＴＦＴと同じ工程で作製される。即ち、実施例１の図２（Ｄ）においてソース電極２１４を形成すると同時にドレイン電極を形成すれば良い。
【０１０６】
また、この場合ブラックマトリクスを設ける領域を目的に応じて設計することも可能である。即ち、ブラックマトリクスを画素領域のみに形成しても良いし、画素領域と駆動回路領域の両領域に形成しても良い。
【０１０７】
例えば、駆動回路の寄生容量の低減を重視する様な場合には、駆動回路上にはブラックマトリクスを形成しない構成とすることも可能である。同様に画素領域において寄生容量の低減を重視する場合には、配線をブラックマトリクスの一部として代用することで、配線上にはブラックマトリクスを形成しない構成とすることもできる。
【０１０８】
また、高速動作が必要な駆動回路において信号の反射のない信頼性の高い構造を重視する様な場合には、画素領域だけでなく駆動回路上にもブラックマトリクスを形成して、グランドプレーンとして機能させることも可能である。もちろん、その場合においても第２の層間絶縁膜が低比誘電率で、膜厚が厚い構成となっていれば寄生容量を極力抑えることができる。
【０１０９】
〔実施例３〕
本実施例では、実施例１において第３の層間絶縁膜として窒化膜を用いる場合の例を示す。なお、画素領域の断面構造は実施例１に示したものと同様であるので本実施例における説明は省略する。
【０１１０】
窒化膜としてはＡｌＮ（窒化アルミニウム）、ＡｌＮＸ ＯＹ （酸化窒化アルミニウム）、Ｓｉ３ Ｎ４ （窒化珪素）、ＳｉＯＸ ＮＹ （酸化窒化珪素）で示される絶縁膜から選ばれた一種または複数種を用いることができる。また、この第３の層間絶縁膜の膜厚は０．０１〜１．０ μｍであれば良い。
【０１１１】
本実施例では、Ｓｉ３ Ｎ４ で示される窒化珪素膜を０．２ μｍの厚さに成膜する。この窒化珪素膜は成膜ガスとしてＳｉＨ４ 、ＮＨ３ 、Ｈ２ を用いるため、膜中には水素が含まれ膜応力が緩和されている。
【０１１２】
このような構造とすると、図１（Ｂ）において画素線１０５とブラックマトリクス１０４とが窒化珪素膜でなる第３の層間絶縁膜を介して重なり合って保持容量を形成する。
【０１１３】
本実施例で示す様に、第３の層間絶縁膜として窒化膜を用いる利点として大きく３つを挙げることができる。
【０１１４】
その第１は、窒化膜のパッシベーション効果である。例えば、Ｓｉ３ Ｎ４ で示される窒化珪素膜は緻密であるため、外部汚染等からデバイスを保護する保護膜（パッシベーション膜）として広く用いられている。
【０１１５】
第２は、窒化膜の比誘電率が大きいことである。例えば、Ｓｉ３ Ｎ４ で示される窒化珪素膜の比誘電率は約７であり、第２の層間絶縁膜として用いる有機性樹脂材料または無機性材料の約２倍の比誘電率を有する。
【０１１６】
従って、ブラックマトリクス１０４と画素線１０５との間で形成される保持容量は第３の層間絶縁膜の比誘電率が大きいため、必要十分な容量を稼ぐことが出来る。
【０１１７】
第３は、第２の層間絶縁膜に開孔（コンタクトホール）を形成する際のマスクとしても活用できることである。これは、第２の層間絶縁膜である有機性樹脂材料または無機性材料と窒化膜との間でエッチングの選択比が大きくとれることによる。
【０１１８】
例えば、有機性樹脂材料であるポリイミドに開孔を形成する時にマスクとしてレジストマスクを用いると、同じ有機性材料であるために選択比がとれず、レジストマスクの膜厚以上の深さの開孔を形成できない問題があった。
【０１１９】
その点、窒化膜は十分な選択比がとれるので、最初に窒化膜のみをフッ酸系ガスでエッチングして、残存した窒化膜をマスクとすればポリイミドに対して所望の深さの開孔を形成することが可能となる。
【０１２０】
その他、例えば窒化アルミニウムや酸化窒化アルミニウムを用いる場合、これらの窒化膜は熱伝導性に優れるという利点を持つ。従って、デバイスに熱を籠もらせずに放熱できるため、ドライバＴＦＴのように高速動作により発熱してしまうような場合には効果的である。
【０１２１】
〔実施例４〕
本実施例では、実施例１においてブラックマトリクス２１６と、画素線２１９およびそれに延在する画素電極２２０の形成順序を入れ換えた例を示す。
【０１２２】
この場合、画素領域の構成は図１（Ｂ）と同様であるが、Ａ−Ａ’やＢ−Ｂ’における切断面が実施例１とは異なる。図５に示すのは、本実施例による場合のＡ−Ａ’における切断面である。
【０１２３】
図５で用いる符号は実施例１で用いた符号をそのまま引用している。本実施例では、第２の層間絶縁膜２１５を成膜した後、コンタクトホールを形成して画素線２１９および画素電極２２０を形成する。そして、第３の層間絶縁膜２１８を成膜してブラックマトリクス２１６を形成する。
【０１２４】
実施例１と異なる点は、実施例１ではブラックマトリクス２１６を形成する際にコンタクトホールを形成するための開口窓２１７を開けておく必要があったのに対し、本実施例による場合にはその必要がない点である。
【０１２５】
実施例１のようにブラックマトリクス２１６に開口窓２１７を形成し、そこに合わせてコンタクトホールを形成するとなると、精密なパターニング精度が要求される。このことは、微細化を進めていく上でさらに顕著になる。
【０１２６】
さらに、開口窓２１７の部分には保持容量が形成されないためパターニングのマージンをとり過ぎると保持容量の容量を犠牲にすることになってしまう。
【０１２７】
その点、本実施例によれば画素線２１９を形成した後にブラックマトリクス２１６を形成するので特に開口窓を設ける必要がなく、容量線２１９を最大限に活用して保持容量を形成することが可能である。
【０１２８】
また、ブラックマトリクス２１６を形成する際のパターニング精度も大幅に余裕ができ、製造工程の簡略化や歩留りの向上に効果がある。
【０１２９】
〔実施例５〕
本実施例では、実施例１において画素電極の配置本数を増やし、ブラックマトリクスの形状を変化させた例を示す。具体的には、図６に示すような構成の画素領域を形成する場合について説明する。
【０１３０】
図６において、６０１はブラックマトリクス、６０２は画素線、６０３は画素電極である。ブラックマトリクス６０１の下方には実施例１と同様にゲイト線およびデータ線が存在するが特に説明は行わない。
【０１３１】
本実施例の特徴は、まず画素電極６０３が複数本、この場合は３本配置されている点である。そして、図６に示すように、画素電極６０３を挟み込む窓枠のような形状でブラックマトリクス６０１が形成されている。
【０１３２】
このように、本実施例では画素線６０２と画素電極６０３とでもって櫛歯形状を構成し、その歯の部分である画素電極とブラックマトリクス６０１との間に横方向電界を形成することを特徴とする。
【０１３３】
また、ブラックマトリクス６０１は画素電極６０３を遮蔽しないように窓枠状にパターニングを施し、その枠状部分と画素電極６０３とのスキマが画像表示領域となるような構成とする。
【０１３４】
本実施例によれば、電極幅の微細化が進められた場合において高い開口率を実現できる構成を得られる点で非常に有益である。その場合、画素電極６０３およびブラックマトリクス６０１の枠状部分は同程度の電極幅とし、可能な限り細くすることで開口率を高められる。好ましくは０．１ 〜２ μｍの電極幅が良い。
【０１３５】
また、さらなる効果としては駆動電圧を低くしてデータ信号の低振幅化を図り、消費電力を削減することが可能である。
【０１３６】
〔実施例６〕
本実施例は、実施例１において画素線の形状を変えて図７に示すような構成の画素領域を形成する例である。画素線７０１を図７のような形状とすることで、保持容量の容量をより大きく確保することが可能である。
【０１３７】
ただし、隣接する画素線との短絡には十分な注意が必要であり、電極幅や配線幅の微細化が進んだ場合、精密なパターニング精度が要求される。
【０１３８】
また、当然のことながら前述の実施例５に対しても本実施例を応用することができる。その場合、開口率の向上と保持容量の確保が容易となる。
【０１３９】
〔実施例７〕
本実施例は、ブラックマトリクスとは別に容量形成用電極を設け、その電極と画素線でもって保持容量を形成する例である。
【０１４０】
この保持容量はブラックマトリクスの上に形成される構造でも、下に形成される構造でも構わない。また、容量形成用電極は画素線の上に設けても下に設けても良い。
【０１４１】
また、保持容量を形成する絶縁層を所望の絶縁膜で、かつ、所望の膜厚で形成することができる。例えば、窒化アルミニウム膜など歪応力の大きな膜であっても、容量形成用電極と画素線とが重なる領域のみに存在すれば良いので、応力の影響でデバイス特性を悪化させることなく利用できる点で有意である。
【０１４２】
さらに、上記容量形成用電極をグランドプレーンとし、ゲイト線やデータ線等各種配線のインピーダンスを均一化することもできる。
【０１４３】
〔実施例８〕
本実施例では、実施例１〜実施例７において島状半導体層の構成を変えた例を説明する。具体的には、チャネル領域のチャネル長およびチャネル幅がＴＦＴのオン状態とオフ状態とで変化する構造を採る例である。
【０１４４】
この技術は本発明者らによって既に報告されているもので、その主旨は、ＴＦＴがオフ状態の時に実質的にチャネル長を長く、チャネル幅を狭くすることでオフ電流（またはリーク電流）を低減するものである。以下にその技術の概要を説明する。
【０１４５】
図８（Ａ）に示すのは薄膜トランジスタの活性層を構成する島状半導体層である。この島状半導体層のソースとなる領域８０１およびドレインとなる領域８０２で挟まれた領域８００は、選択的にイオン注入が行なわれ、一導電性を付与した領域（この領域を浮島領域とよぶ）８０３〜８０５が形成されている。
【０１４６】
この浮島領域８０３〜８０５の導電性はソースとなる領域８０１およびドレインとなる領域８０２の導電性と等しく、例えばＮチャネル型ＴＦＴを作製する場合、Ｐ＋イオンを１×１０１２〜１×１０１４原子／ｃｍ２ 、好ましくは３×１０１２〜３×１０１３原子／ｃｍ２ のドーズ量でドーピングする。
【０１４７】
この際、浮島領域８０３〜８０５は必ずしも図８（Ａ）の様に島状半導体層の外縁に接してなくても構わない。即ち、後に領域８００内に島状に点在するような状態であっても良い。
【０１４８】
また、領域８００内においてイオン注入が行われなかった領域８０６は実質的に真性であり、チャネルを形成する領域（以下、ベース領域とよぶ）となる。
【０１４９】
このようなイオン注入が施された島状半導体層を用いて作製したＴＦＴの電気特性の概略を以下に説明する。
【０１５０】
図８（Ａ）に示すような構成でなる島状半導体層において、実質的に真性な半導体領域であるベース領域８０６と、浮島領域８０３〜８０５との境界はポテンシャルバリアが高い。そのため、Ｎチャネル型ＴＦＴがオフ状態の時はベース領域８０６の矢印に沿って僅かに電子が移動する。この電子の移動がオフ電流（またはリーク電流）として観測される。
【０１５１】
ところが、Ｎチャネル型ＴＦＴがオン状態の時はベース領域８０６が反転して浮島領域８０３〜８０５とのポテンシャルバリアが極めて小さくなるため、図８（Ｂ）の矢印で示すような経路で大量の電子が移動する。この電子の移動がオン電流として観測される。
【０１５２】
このようにＴＦＴのオフ状態とオン状態とでポテンシャルバリアが変化する様子を図９を用いて概略説明する。なお、図９においてＶｇはゲイト電圧（Ｖｇ＞０）、Ｅｃは伝導帯、Ｅｖは価電子帯、Ｅｆはフェルミレベルを表している。
【０１５３】
まず、Ｎチャネル型ＴＦＴがオフ状態（ゲイトに負電圧が印加された状態）の時、ベース領域８０６においては図９（Ａ）のようなバンド状態となっている。即ち、少数キャリアであるホールが半導体表面に集まり、電子が払われた状態にあるため、ソース／ドレイン間の電子の移動は極めて少ない。
【０１５４】
一方、浮島領域８０３〜８０５はＰ＋イオンを注入してあるため、フェルミレベルＥｆは伝導帯Ｅｃの近くへと押し上げられている。この時、浮島領域８０３〜８０５においては図９（Ｂ）のようなバンド状態となっている。
【０１５５】
図９（Ｂ）のように、Ｎ型を示す半導体層である浮島領域８０３〜８０５においてはゲイトに負電圧を印加しても、エネルギーバンドは僅かにしか曲がらない。
【０１５６】
従って、図９（Ａ）における半導体表面の価電子帯のエネルギーと図９（Ｂ）における半導体表面の価電子帯のエネルギーとのエネルギー差がポテンシャルバリアに相当する。そのため、電子がベース領域８０６と浮島領域８０３〜８０５を往復することはない。
【０１５７】
次に、Ｎチャネル型ＴＦＴがオン状態（ゲイトに正電圧が印加された状態）の時、ベース領域８０６においては図９（Ｃ）のようなバンド状態となっている。即ち、多数キャリアである電子が半導体表面に蓄積されるため、ソース／ドレイン間には電子の移動が生じる。
【０１５８】
この時、浮島領域８０３〜８０５においては図９（Ｄ）のようなバンド状態となっている。図９（Ｄ）に示す様に、前述のゲイトに負電圧を印加した時同様、Ｎ型を示す半導体層である浮島領域８０３〜８０５においてはゲイトに正電圧を印加してもエネルギーバンドは殆ど曲がらない。
【０１５９】
しかしながら、図９（Ｄ）において元々フェルミレベルＥｆは伝導帯Ｅｃの近くに押し上げられているため、伝導体には多数の電子が常に存在している。
【０１６０】
従って、ゲイトに正電圧を印加した場合、ベース領域８０６および浮島領域８０３〜８０５は共に電子が移動し易いバンド状態となっているため、ベース領域８０６および浮島領域８０３〜８０５の境界のポテンシャルバリアは無視することが出来る。
【０１６１】
以上の様に、オフ状態ではベース領域８０６のみが電子の移動経路となり、オン状態ではベース領域８０６および浮島領域８０３〜８０５が電子の移動経路となる。この様子を簡略化したモデルを用いて以下にまとめる。
【０１６２】
図１０（Ａ）に示すのは図８（Ａ）と同じ半導体層である。薄膜トランジスタがオン状態にある時、図中に記載されたＡ−Ａ’で示される実線方向に多数キャリアである電子が移動する。この時、Ａ−Ａ’における断面は図１０（Ｂ）の構造であり、回路図は図１０（Ｃ）のようになる。
【０１６３】
また、薄膜トランジスタがオフ状態にある時、図中に記載されたＢ−Ｂ’で示される破線方向に少数キャリアである電子が移動する。この時、Ｂ−Ｂ’における断面は図１０（Ｄ）の構造であり、回路図は図１０（Ｅ）のようになる。
【０１６４】
即ち、薄膜トランジスタがオン状態の時は多数キャリアである電子が最短距離を通ってソース領域からドレイン領域に移動する。その一方、薄膜トランジスタがオフ状態の時は少数キャリアである電子が実質的に長くなったチャネル領域を移動すると見なせる。
【０１６５】
このような構造とすると、画素ＴＦＴの島状半導体層の占有面積をさほど変えずに大幅なオフ電流の低減効果を得られ、かつ、従来以上の応答特性を持つ画素ＴＦＴおよびドライバＴＦＴを構成できる利点がある。
【０１６６】
また、今後ゲイト電極の微細加工が進むに従い、図８（Ａ）においてＴＦＴがオフ状態の時の実質的なチャネル幅が狭くなる傾向が予想される。さらに、半導体層がいずれ１５０ Å程度にまで薄膜化されることを考慮すると、本実施例に示すオフ電流の低減効果はさらに高まると言える。
【０１６７】
〔実施例９〕
本実施例では、実施例８で説明した構成の半導体層の別の例を示す。具体的には、チャネル形成領域に高抵抗領域を付加する技術に関する。
【０１６８】
図１１（Ａ）に示すのは、図８（Ａ）で示した島状半導体層にゲイト電極１１を書き加えたものである。このような形状のゲイト電極を設ければゲイト電極１１をマスクとして不純物イオン注入を行い、浮島領域１２〜１４を自己整合的に形成することが可能である。
【０１６９】
なお、ゲイト電極１１に対して印加電圧を与えた場合の挙動については実施例８で説明したので省略する。また、以下に記載する例は実施例８同様、Ｎチャネル型ＴＦＴの場合について説明する。
【０１７０】
図１１（Ｂ）は図１１（Ａ）のゲイト電極１１の一部分をエッチング除去した構成を示している。このゲイト電極１５のエッチング工程は不純物イオン注入により自己整合的に浮島領域１２〜１４を形成した後に行えば良い。
【０１７１】
この時、図１１（Ｂ）においてゲイト電極１５によって電圧を印加されない領域１６は、常に実質的に真性な半導体層となる。即ち、いわゆるオフセットと同様に高い抵抗領域として振る舞う領域となる。
【０１７２】
従って、ゲイト電極１５に負電圧が印加されている時（ＴＦＴがオフ状態の時）、高抵抗領域１６が実質的にオフセットとして機能するためオフ電流が効果的に抑制される。また、ゲイト電極１５に正電圧が印加されている時（ＴＦＴがオン状態の時）、実施例８で説明した様に島状半導体層の全域が電子の流れる経路となるため高抵抗領域１６はオン電流に殆ど影響を与えない。
【０１７３】
従って、本実施例による構成を採れば、よりオフ電流を抑制した画素ＴＦＴを形成することが出来る。即ち、液晶に与えられた電荷を効率よく保持しておくことができるため、保持容量の設計マージンに余裕ができる。
【０１７４】
〔実施例１０〕
本実施例では、実施例９で説明した構成の半導体層の別の例を示す。図１１（Ｃ）に示すのは本実施例による半導体層周辺部の構成図である。
【０１７５】
本実施例の特徴は、チャネル形成領域を完全にゲイト電極１７でもって覆うことにある。このような構成とすると、ＴＦＴがオン状態にある時電子の移動距離、即ち、実質的なチャネル長が短くて済む。従って、動作速度の速い薄膜トランジスタを形成することができる。なお、１８で示されるのはゲイト電極１７下に存在する浮島領域である。
【０１７６】
また、このような構成の別の利点としては、薄膜トランジスタを小さいサイズで形成して開口率を向上できることが挙げられる。
【０１７７】
〔実施例１１〕
本実施例では、実施例１において第２の層間絶縁膜としてＬＰＤ（Ｌｉｑｕｉｄ Ｐｈａｓｅ Ｄｅｐｏｓｉｔｉｏｎ ）法により塗布した絶縁膜を利用する例を示す。なお、画素ＴＦＴやドライバＴＦＴの作製工程は既に実施例１で説明したのでここでは省略する。
【０１７８】
ＬＰＤ法（スピン法とも呼ばれる）による被膜形成の概要は以下の手順による。なお、説明は無機性材料である酸化珪素系被膜（ＳｉＯＸ ）の場合について行なうが、他の無機性材料としてＳｉＯＦ膜（比誘電率３．２ 〜３．３ ）や有機性樹脂材料としてポリイミド（比誘電率２．８ 〜３．４ ）等を用いることも出来る。
【０１７９】
まず、Ｈ２ ＳｉＦ６ 溶液を準備し、これにＳｉＯ２：ｘＨ２ Ｏを加えて３ｈｒの攪拌を行なう。この時の処理温度は３０℃に保持しておく。次に、攪拌後の溶液を濾過して、所望の濃度の溶液となるように調節する。調節が終了したら、ウォーターバス等で５０℃に達するまで温めながら攪拌する。
【０１８０】
以上で、塗布用の溶液の準備が終了する。また、例えばこの溶液にＨ３ ＢＯ３ を加えれば膜中にＢ＋イオンを含有した酸化珪素系被膜（いわゆるＢＳＧと呼ばれる被膜）を形成することが出来る。
【０１８１】
上記手順に従って準備した溶液に被処理基体を浸した後、純粋でリンスして乾燥させれば被膜形成は完了する。なお、有機性樹脂材料を塗布するのであれば、所望の被膜塗布用溶液を準備し、ＬＰＤ法により被膜形成を行えば良い。
【０１８２】
有機性樹脂材料としてはポリイミド等が挙げられ、比誘電率は２．８ 〜３．４ と低い。この場合、スピナー上に保持した被処理基体上に被膜塗布用溶液を塗布し、スピナーを２０００ｒｐｍ で回転させることで被膜を形成する。被膜形成後は３００ ℃３０ｍｉｎ 程度のベークを行い膜質を改善する。
【０１８３】
以上の様に、ＬＰＤ法による場合、比較的容易に所望の被膜を形成することが出来る。即ち、スループットを大幅に向上することが可能である。また、溶液に浸す時間（スピナーを用いる場合は回転数等）や溶液濃度で自在に膜厚を調節できるため、厚く平坦な被膜を形成し易い。
【０１８４】
〔実施例１２〕
本実施例は、本発明をＡｍｏｒｐｈｏｕｓ ａｎｄ Ｓｕｐｅｒ−Ｍｕｌｔｉｄｏｍａｉｎ ＡＭ−ＬＣＤに応用する例である。この場合、液晶材料として一般的なＴＮ材料に光学活性材料を添加して用いるため、ラビング工程が不要であるという利点を有する。
【０１８５】
〔実施例１３〕
本実施例は、本発明を電界効果型モードの液晶表示装置に応用する例である。このようなモードは、ツイステッドネマテック（ＴＮ）モード、スーパーツイステッドネマテック（ＳＴＮ）モード、電界制御複屈折（ＥＣＢ）モード、相転移（ＰＣ）モード、ゲストホスト（ＧＨ）モードの５つに分類して考えることができる。
【０１８６】
この動作モードは消費電力が少なく、駆動電圧が低いので低消費電力という利点を有する。
【０１８７】
〔実施例１４〕
本実施例は、本発明を動的散乱型モードの液晶表示装置に応用する例である。このモードは電界効果に加えて、液晶中にドープしたイオン添加剤の存在によって生じる乱流運動に伴う光散乱状態を表示に利用するものである。
【０１８８】
〔実施例１５〕
本実施例は、本発明を熱効果型モードの液晶表示装置に応用する例である。このモードは液晶の温度による相転移を加熱によって制御し、それに基づく光学特性の変化を表示に利用するものである。
【０１８９】
〔実施例１６〕
本実施例は、本発明を用いて分散型液晶表示装置を構成する場合の例を示す。この場合の液晶層は、高分子材料で構成される固相ポリマーの中にネマティック、コレステリックあるいはスメクティック液晶を粒状または海綿状に分散保持された構成となる。
【０１９０】
この液晶表示装置の作製方法としては、液晶のカプセル化によりポリマー中に液晶を分散させ、そのポリマーをフィルムあるいは基板上に薄膜として形成する方法が知られている。ここで、カプセル化物質としてはゼラチン、アラビアゴム、ポリビニルアルコール等は提案されている。
【０１９１】
このような分散型液晶表示装置は、薄膜トランジスタや各種配線等が形成された側の基板のみで液晶表示装置を構成できる特徴を有する。即ち、特にセル組工程を必要としないため、液晶表示装置の製造工程の簡略化、延いては歩留り向上に繋がる。
【０１９２】
〔実施例１７〕
実施例７では容量形成用電極と画素線でもって保持容量を形成する例を示した。本実施例では、画素線に限らない導電性膜と容量形成用電極とでもって保持容量を形成する例を示す。
【０１９３】
例えば、本実施例では導電性膜として活性層を利用する例を示す。即ち、容量形成用電極と活性層との間でゲイト絶縁膜を絶縁層として容量を形成することが可能である。
【０１９４】
容量形成用電極と活性層とが重畳する領域は活性層のどこを用いて形成されるのであっても構わない。即ち、ソース／ドレイン領域間であってもソース／ドレイン領域間以外の領域であっても何ら問題はない。
【０１９５】
例えば、複数本のゲイト電極を有するような構成でなる薄膜トランジスタにおいて、その内少なくとも一本を常時オン状態としておくことで当該ゲイト電極下に保持容量を形成し、他のゲイト電極でもって薄膜トランジスタのオン／オフ動作を行うこともできる。
【０１９６】
本実施例で示す保持容量は、実施例１で説明したような画素線とブラックマトリクスとの間に形成した保持容量と組み合わせて利用することも可能である。また、本実施例と実施例７で説明した保持容量とを組み合わせることも可能であることは言うまでもない。
【０１９７】
以上のような構成でなる本実施例に従うことで、容量の大きい保持容量を確保して、表示画像を保持時間を大幅に向上させることが可能となる。
【０１９８】
〔実施例１８〕
本実施例では、実施例４においてソース電極の形成と同時に画素線およびそれから延在する画素電極を形成する例を示す。なお、説明に用いる符号は前述の実施例で用いたものをそのまま引用する。
【０１９９】
本実施例を具体的に説明すると、図５において第１の層間絶縁膜２１３の上にソース電極２１４を形成すると同時に、同じ材料で画素線２１９と画素電極２２０とを形成する。ただし、実施例４と異なり画素線２１９をソース電極２１４にオーバーラップさせることはできない。
【０２００】
本実施例の構成を利用すると、層間絶縁膜の成膜回数を減らすことができるため、製造工程を簡略化することができる。
【０２０１】
〔実施例１９〕
本明細書で開示する発明は、薄膜トランジスタの構造が異なる場合においても同様の効果を得ることができる。従って、実施例１〜実施例１８で説明した薄膜トランジスタはプレーナ型のみではなく、スタガ型や逆スタガ型に応用することも可能である。
【０２０２】
スタガ型や逆スタガ型薄膜トランジスタの製造過程は公知の技術によれば良く、それに本発明を適用すれば容易に本発明の効果を得ることができる。
【０２０３】
〔実施例２０〕
本実施例では、コモン電極とブラックマトリクスとを共通化する有用性についての一例を述べる。
【０２０４】
従来、液晶表示装置は対向基板側にブラックマトリクスを設けるのが一般的であった。例えば、アクティブマトリクス基板側にブラックマトリクス設けると製造工程が複雑となり歩留りが低下するといった問題が起こりうるからである。
【０２０５】
しかし、本発明者らの研究によると横方向電界により液晶駆動を行う場合、対向基板側にブラックマトリクスを設けると液晶に作用する電界が乱れて配向性に異常をきたす現象が観測された。
【０２０６】
詳細は不明であるが本発明者らは、アクティブマトリクス基板と、対向基板側のブラックマトリクス（金属膜）との間に液晶層あるいはカラーフィルターを絶縁層としてある種の寄生容量が形成され、液晶層に所定の電界が印加されていないためと推測している。
【０２０７】
この場合対向基板側のブラックマトリクスを金属膜ではなく、例えば黒色顔料を含有した樹脂材料等で形成すれば問題はないが、パターニング精度や遮光性の面ではやはり金属膜に一歩劣る。
【０２０８】
また、対向基板側にブラックマトリクスを設ける場合はセル組みの際に基板同士の貼り合わせ精度が荒いため大きいマージンを持つ必要があり、開口率を落とす原因ともなる。
【０２０９】
しかしながら、本発明はブラックマトリクスが必ずアクティブマトリクス基板側に形成されるので上述の寄生容量の心配がなく、さらに占有面積を必要最低限に抑えて開口率を稼ぐことができる。また、クロム膜などの金属膜を用いるため、パターニング精度や遮光性に優れる利点がある。
【０２１０】
【発明の効果】
本明細書で開示する発明の大きな特徴は、今後液晶表示装置の開発において電極／配線幅の微細化が進められても十分な保持容量を確保できる点である。
【０２１１】
そのための技術手段として、従来別々に設けられていたブラックマトリクスとコモン電極とを共通化することを提案した。これは、工程簡略化だけでなく、電極の形成面積を減らして開口率を向上させる上でも極めて有益な技術である。
【０２１２】
また、このことはブラックマトリクスを薄膜トランジスタを配置する側の基板に形成することを意味する。通常、対向基板側にブラックマトリクスを形成するとセル組工程で基板同士を貼り合わせる際にアライメントのマージンを多めに設定する必要がある。このことは電極幅が微細化するとさらに顕著に現れる。
【０２１３】
しかしながら、薄膜トランジスタ側にブラックマトリクスを形成する場合には精密なアライメント技術でマスク合わせをできるため、アライメントのマージンを極力少なくすることができる。
【０２１４】
従って、セル組工程で基板同士を貼り合わせる際においても、アライメントのマージンを必要最低限に抑えることができるため、開口率を犠牲にすることのない画素領域を形成することが可能である。
【０２１５】
また、コモン電極同様の機能を有するブラックマトリクスと画素線でもって保持容量を形成する構成は、今後進められる配線幅や電極幅の微細化に対して十分対応しうる構成となる。
【０２１６】
即ち、配線幅や電極幅の微細化に伴い保持容量を形成する領域が狭められても、保持容量を形成できる領域の自由度が高いため十分な容量を確保することが可能である。
【０２１７】
また、上記保持容量を形成する絶縁層として窒化珪素膜等の窒化膜を用いることで、狭い面積で構成される保持容量であっても十分な容量を確保できる。
【図面の簡単な説明】
【図１】液晶表示装置における画素領域の構成を示す図。
【図２】画素ＴＦＴの作製工程の概略を示す図。
【図３】画素ＴＦＴの作製工程の概略を示す図。
【図４】液晶表示装置における画素領域の断面を示す図。
【図５】液晶表示装置における画素領域の断面を示す図。
【図６】液晶表示装置における画素領域の構成を示す図。
【図７】液晶表示装置における画素領域の構成を示す図。
【図８】半導体層の構造および電気特性の概略を示す図。
【図９】半導体層のバンド状態の概略を示す図。
【図１０】電圧印加時の半導体層の挙動を示す簡略化モデルを示す図。
【図１１】半導体層周辺の構成を示す図。
【符号の説明】
１０１ ゲイト線
１０２ データ線
１０３ 半導体層
１０４ ブラックマトリクス
１０５ 画素線
１０６ 画素電極
２０１ ガラス基板
２０２ 島状半導体層
２０３ 酸化珪素膜
２０４ 導電性被膜
２０５ 多孔質の陽極酸化膜
２０６ 緻密な陽極酸化膜
２０７ ゲイト電極
２０８ ソース領域
２０９ ドレイン領域
２１０、２１１ 低濃度不純物領域
２１２ チャネル形成領域
２１３ 第１の層間絶縁膜
２１４ ソース電極
２１５ 第２の層間絶縁膜（透過性ポリイミド）
２１６ ブラックマトリクス
２１７ 開口窓
２１８ 第３の層間絶縁膜
２１９ 画素線
２２０ 画素電極
２２１ 保持容量
８００ ソース／ドレイン領域に挟まれた領域
８０１ ソース領域
８０２ ドレイン領域
８０３〜８０５ 浮島領域（イオン注入領域）
１１ ゲイト電極
１２〜１４ 浮島領域
１５ ゲイト電極
１６ 高抵抗領域
１７ ゲイト電極
１８ 浮島領域（イオン注入領域）
Claims (27)
- 画素線および該画素線から延在する画素電極と、
前記画素線および画素電極と層間絶縁膜を介して形成されたコモン電極と、
を少なくとも有する基板と、
前記基板上に保持された液晶層と、
を少なくとも有する構成でなり、
前記画素電極と前記コモン電極との間に形成される基板に対して平行な方向を含む電界によって前記液晶層を駆動する液晶表示装置であって、
前記コモン電極はブラックマトリクスであり、
前記画素線と前記ブラックマトリクスとを少なくともその一部において前記層間絶縁膜を介して互いに重畳させ、
その重畳領域をもって保持容量を形成することを特徴とする液晶表示装置。 - 画素線および該画素線から延在する画素電極と、
前記画素線および画素電極と層間絶縁膜を介して異なる層に形成された容量形成用電極と、
コモン電極と、
を少なくとも有する基板と、
前記基板上に保持された液晶層と、
を少なくとも有する構成でなり、
前記画素電極と前記コモン電極との間に形成される基板に対して平行な方向を含む電界によって前記液晶層を駆動する液晶表示装置であって、
前記コモン電極はブラックマトリクスであり、
前記画素線と前記容量形成用電極とを少なくともその一部において前記層間絶縁膜を介して互いに重畳させ、
その重畳領域をもって保持容量を形成することを特徴とする液晶表示装置。 - 同一基板上にマトリクス状に配列されたゲイト線およびデータ線と、
前記ゲイト線と前記データ線との交差部に形成された薄膜トランジスタと、
前記薄膜トランジスタに接続された画素線および該画素線から延在した画素電極と、
コモン電極と、
容量形成用電極と、
を有してなるアクティブマトリクス基板と、
前記アクティブマトリクス基板上に保持された液晶層と、
を少なくとも有する構成でなり、
前記画素電極と前記コモン電極との間に形成される基板に対して平行な方向を含む電界によって前記液晶層を駆動する液晶表示装置であって、
前記コモン電極はブラックマトリクスであり、
前記容量形成用電極と、該容量形成用電極と絶縁膜を介して重畳する他の導電性膜との間に保持容量を形成することを特徴とする液晶表示装置。 - 請求項３において、
前記他の導電成膜は前記薄膜トランジスタの活性層であることを特徴とする液晶表示装置。 - 同一基板上にマトリクス状に配列されたゲイト線およびデータ線と、
前記ゲイト線と前記データ線との交差部に形成された薄膜トランジスタと、
前記薄膜トランジスタに接続された画素線および該画素線から延在した画素電極と、
少なくともその一部が前記画素電極と対向して形成されたコモン電極と、
を有してなるアクティブマトリクス基板と、
前記アクティブマトリクス基板上に保持された液晶層と、
を有し、
前記液晶層は前記画素電極と前記コモン電極との間に形成される基板に対して平行な方向を含む電界によって駆動され、
前記コモン電極はブラックマトリクスであることを特徴とする液晶表示装置。 - 同一基板上にマトリクス状に配列されたゲイト線およびデータ線と、
前記ゲイト線と前記データ線との交差部に形成された薄膜トランジスタと、
前記薄膜トランジスタの上方に成膜された第２の層間絶縁膜および第３の層間絶縁膜と、
前記薄膜トランジスタに接続された画素線および該画素線から延在した画素電極と、
少なくともその一部が前記画素電極と対向して形成されたコモン電極と、
を有してなるアクティブマトリクス基板と、
前記アクティブマトリクス基板上に保持された液晶層と、
を有し、
前記画素電極と前記コモン電極との間に形成される基板に対して平行な方向を含む電界によって前記液晶層を駆動する液晶表示装置であって、
前記コモン電極はブラックマトリクスであり、
前記第２の層間絶縁膜上において前記画素線と前記ブラックマトリクスとを少なくともその一部において前記第３の層間絶縁膜を介して互いに重畳させ、
その重畳領域をもって保持容量を形成することを特徴とする液晶表示装置。 - 同一基板上にマトリクス状に配列されたゲイト線およびデータ線と、
前記ゲイト線と前記データ線との交差部に形成された薄膜トランジスタと、
前記薄膜トランジスタの上方に成膜された第２の層間絶縁膜および第３の層間絶縁膜と、
前記薄膜トランジスタに接続された画素線および該画素線から延在した画素電極と、
少なくともその一部が前記画素電極と対向して形成されたコモン電極と、
前記画素線および該画素線から延在した画素電極と異なる層に形成された容量形成用電極と、
を有してなるアクティブマトリクス基板と、
前記アクティブマトリクス基板上に保持された液晶層と、
を有し、
前記画素電極と前記コモン電極との間に形成される基板に対して平行な方向を含む電界によって前記液晶層を駆動する液晶表示装置であって、
前記コモン電極はブラックマトリクスであり、
前記第２の層間絶縁膜上において前記画素線と前記容量形成用電極とを少なくともその一部において前記第３の層間絶縁膜を介して互いに重畳させ、
その重畳領域をもって保持容量を形成することを特徴とする液晶表示装置。 - 請求項１乃至請求項７のいずれか１項において、
前記画素電極の電極幅は０．１ 〜２ μｍであることを特徴とする液晶表示装置。 - 請求項１乃至請求項７のいずれか１項において、
前記ブラックマトリクスはゲイト線、データ線および他の配線に対してグランドプレーンとして機能することを特徴とする液晶表示装置。 - 請求項３乃至請求項７のいずれか１項において、
前記薄膜トランジスタの活性層を構成する半導体層は、ベース領域と浮島領域とに分離形成されていることを特徴とする液晶表示装置。 - 請求項３乃至請求項７のいずれか１項において、
前記薄膜トランジスタは結晶性珪素膜でなる活性層を有していることを特徴とする液晶表示装置。 - 請求項３乃至請求項７のいずれか１項において、
結晶性珪素膜を活性層とする前記薄膜トランジスタの電界効果移動度はＮチャネル型の場合は２０ｃｍ２／Ｖｓ以上、Ｐチャネル型の場合は１０ｃｍ２／Ｖｓ以上であることを特徴とする液晶表示装置。 - 請求項１又は請求項２において、
前記層間絶縁膜は有機性樹脂材料および／または無機性材料でなることを特徴とする液晶表示装置。 - 請求項１３において、
前記層間絶縁膜はＡｌＮ、ＡｌＮ Ｘ Ｏ Ｙ 、Ｓｉ ３ Ｎ ４ 、ＳｉＯ Ｘ Ｎ Ｙ で示される絶縁膜から選ばれた一種または複数種が用いられることを特徴とする液晶表示装置。 - 請求項１３において、
前記層間絶縁膜の膜厚は０．０１〜１．０ μｍであることを特徴とする液晶表示装置。 - 請求項５乃至請求項７のいずれか１項において、
前記薄膜トランジスタの上方に第２の層間絶縁膜及び第３の層間絶縁膜、
を有し、
前記第３の層間絶縁膜は有機性樹脂材料および／または無機性材料でなり、
前記第３の層間絶縁膜の比誘電率は前記第２の層間絶縁膜の比誘電率よりも大きいことを特徴とする液晶表示装置。 - 請求項１６において、
前記第３の層間絶縁膜はＡｌＮ、ＡｌＮＸ ＯＹ 、Ｓｉ３ Ｎ４ 、ＳｉＯＸ ＮＹ で示される絶縁膜から選ばれた一種または複数種が用いられることを特徴とする液晶表示装置。 - 請求項１６又は請求項１７において、
前記第２の層間絶縁膜の膜厚は０．１ 〜５．０ μｍであり、
前記第３の層間絶縁膜の膜厚は０．０１〜１．０ μｍであることを特徴とする液晶表示装置。 - 請求項１６乃至請求項１８のいずれか１項において、
前記第２の層間絶縁膜は平坦化膜として機能することを特徴とする液晶表示装置。 - 同一基板上にマトリクス状に配列されたゲイト線およびデータ線と、
前記ゲイト線と前記データ線との交差部に形成された結晶性珪素膜でなる活性層を有する薄膜トランジスタと、
前記薄膜トランジスタの上方に成膜された第２の層間絶縁膜と、
前記薄膜トランジスタに接続された画素線および該画素線から延在した画素電極と、
少なくともその一部が前記画素電極と対向して形成されたコモン電極と、
を有してなるアクティブマトリクス基板と、
前記アクティブマトリクス基板上に保持された液晶層と、
を有し、
前記画素電極と前記コモン電極との間に形成される基板に対して平行な方向を含む電界によって前記液晶層を駆動する液晶表示装置を作製するにあたって、
前記ゲイト線を覆う第１の層間絶縁膜およびデータ線を覆って第２の層間絶縁膜を成膜する工程と、
前記第２の層間絶縁膜上にブラックマトリクスを形成する工程と、
前記ブラックマトリクスを覆って第３の層間絶縁膜を成膜する工程と、
前記第２および第３の層間絶縁膜にコンタクトホールを形成する工程と、
前記第３の層間絶縁膜上に画素線および該画素線から延在する画素電極を形成する工程と、
を少なくとも有し、
前記第２の層間絶縁膜上において前記画素線と前記ブラックマトリクスとを少なくともその一部において第３の層間絶縁膜を介して互いに重畳させ、
その重畳領域において保持容量を形成せしめることを特徴とする液晶表示装置の作製方法。 - 同一基板上にマトリクス状に配列されたゲイト線およびデータ線と、
前記ゲイト線と前記データ線との交差部に形成された結晶性珪素膜でなる活性層を有する薄膜トランジスタと、
前記薄膜トランジスタの上方に成膜された第２の層間絶縁膜と、
前記薄膜トランジスタに接続された画素線および該画素線から延在した画素電極と、
少なくともその一部が前記画素電極と対向して形成されたコモン電極と、
を有してなるアクティブマトリクス基板と、
前記アクティブマトリクス基板上に保持された液晶層と、
を有し、
前記画素電極と前記コモン電極との間に形成される基板に対して平行な方向を含む電界によって前記液晶層を駆動する液晶表示装置を作製するにあたって、
前記ゲイト線を覆う第１の層間絶縁膜およびデータ線を覆って第２の層間絶縁膜を成膜する工程と、
前記第２の層間絶縁膜にコンタクトホールを形成する工程と、
前記第２の層間絶縁膜上に画素線および該画素線から延在する画素電極を形成する工程と、
前記画素線および該画素線から延在する画素電極を覆って第３の層間絶縁膜を成膜する工程と、
前記第３の層間絶縁膜上にブラックマトリクスを形成する工程と、
を少なくとも有し、
前記第２の層間絶縁膜上において前記画素線と前記ブラックマトリクスとを少なくともその一部において第３の層間絶縁膜を介して互いに重畳させ、
その重畳領域において保持容量を形成せしめることを特徴とする液晶表示装置の作製方法。 - 請求項２０において、
前記コンタクトホールを形成する工程は前記第３の層間絶縁膜をエッチング除去して開孔を形成する工程と、
前記第３の層間絶縁膜をマスクとして前記開孔の低部に露出した第２の層間絶縁膜をエッチング除去して開孔を形成する工程と、
で構成されることを特徴とする液晶表示装置の作製方法。 - 請求項２０又は請求項２１において、
前記第２の層間絶縁膜は有機性樹脂材料および／または無機性材料でなり、
前記第３の層間絶縁膜は有機性樹脂材料および／または無機性材料でなり、
前記第３の層間絶縁膜の比誘電率は前記第２の層間絶縁膜の比誘電率よりも大きいことを特徴とする液晶表示装置の作製方法。 - 請求項２０乃至請求項２３のいずれか１項において、
前記第２の層間絶縁膜の膜厚は０．１ 〜５．０ μｍであり、
前記第３の層間絶縁膜の膜厚は０．０１〜１．０ μｍであることを特徴とする液晶表示装置の作製方法。 - 請求項２０乃至請求項２４のいずれか１項において、
前記第３の層間絶縁膜はＡｌＮ、ＡｌＮＸ ＯＹ 、Ｓｉ３Ｎ４ 、ＳｉＯＸ ＮＹ で示される絶縁膜から選ばれた一種または複数種が用いられることを特徴とする液晶表示装置の作製方法。 - 請求項２０乃至請求項２５のいずれか１項において、
前記第２の層間絶縁膜は平坦化膜として機能することを特徴とする液晶表示装置の作製方法。 - 請求項２０又は請求項２１において、
前記薄膜トランジスタの活性層を構成する半導体層は、ベース領域と浮島領域とに分離形成されていることを特徴とする液晶表示装置の作製方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11316696A JP3597305B2 (ja) | 1996-03-05 | 1996-04-09 | 液晶表示装置およびその作製方法 |
| US08/811,152 US6771342B1 (en) | 1996-03-05 | 1997-03-04 | Liquid crystal display device and display device |
| KR1019970007215A KR100442898B1 (ko) | 1996-03-05 | 1997-03-05 | 액정표시장치및그제조방법 |
| US10/899,029 US7016003B2 (en) | 1996-03-05 | 2004-07-27 | In-plane switching liquid crystal display device including common electrode comprising black matrix |
| US11/276,182 US7310121B2 (en) | 1996-03-05 | 2006-02-16 | Liquid crystal display device having a common electrode as a black matrix |
| US11/954,995 US7505091B2 (en) | 1996-03-05 | 2007-12-12 | Manufacturing method of a liquid crystal display device |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7834696 | 1996-03-05 | ||
| JP8-96318 | 1996-03-26 | ||
| JP8-78346 | 1996-03-26 | ||
| JP9631896 | 1996-03-26 | ||
| JP11316696A JP3597305B2 (ja) | 1996-03-05 | 1996-04-09 | 液晶表示装置およびその作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09318972A JPH09318972A (ja) | 1997-12-12 |
| JP3597305B2 true JP3597305B2 (ja) | 2004-12-08 |
Family
ID=27302693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11316696A Expired - Lifetime JP3597305B2 (ja) | 1996-03-05 | 1996-04-09 | 液晶表示装置およびその作製方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (4) | US6771342B1 (ja) |
| JP (1) | JP3597305B2 (ja) |
| KR (1) | KR100442898B1 (ja) |
Families Citing this family (59)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7852545B2 (en) | 1994-05-05 | 2010-12-14 | Qualcomm Mems Technologies, Inc. | Method and device for modulating light |
| US7460291B2 (en) | 1994-05-05 | 2008-12-02 | Idc, Llc | Separable modulator |
| US7808694B2 (en) | 1994-05-05 | 2010-10-05 | Qualcomm Mems Technologies, Inc. | Method and device for modulating light |
| JP3597305B2 (ja) * | 1996-03-05 | 2004-12-08 | 株式会社半導体エネルギー研究所 | 液晶表示装置およびその作製方法 |
| JP3126661B2 (ja) * | 1996-06-25 | 2001-01-22 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP3788649B2 (ja) * | 1996-11-22 | 2006-06-21 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| TW531686B (en) * | 1997-04-11 | 2003-05-11 | Hitachi Ltd | Liquid crystal display device |
| JP3966614B2 (ja) * | 1997-05-29 | 2007-08-29 | 三星電子株式会社 | 広視野角液晶表示装置 |
| US8928967B2 (en) | 1998-04-08 | 2015-01-06 | Qualcomm Mems Technologies, Inc. | Method and device for modulating light |
| WO1999052006A2 (en) | 1998-04-08 | 1999-10-14 | Etalon, Inc. | Interferometric modulation of radiation |
| JP3129293B2 (ja) | 1998-08-13 | 2001-01-29 | 日本電気株式会社 | 液晶表示装置 |
| JP3661443B2 (ja) * | 1998-10-27 | 2005-06-15 | 株式会社日立製作所 | アクティブマトリクス液晶表示装置 |
| US6576926B1 (en) | 1999-02-23 | 2003-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| EP1058310A3 (en) * | 1999-06-02 | 2009-11-18 | Sel Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP4724339B2 (ja) | 1999-09-07 | 2011-07-13 | 株式会社日立製作所 | 液晶表示装置 |
| JP3884207B2 (ja) | 2000-01-20 | 2007-02-21 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 液晶表示装置 |
| JP4118484B2 (ja) | 2000-03-06 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2001257350A (ja) | 2000-03-08 | 2001-09-21 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP4700160B2 (ja) | 2000-03-13 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP4118485B2 (ja) | 2000-03-13 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4683688B2 (ja) | 2000-03-16 | 2011-05-18 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| JP4393662B2 (ja) | 2000-03-17 | 2010-01-06 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| KR100482720B1 (ko) * | 2000-03-21 | 2005-04-13 | 가부시키가이샤 히타치세이사쿠쇼 | 액정 표시 장치 |
| US6900084B1 (en) | 2000-05-09 | 2005-05-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a display device |
| US7071037B2 (en) | 2001-03-06 | 2006-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP4305811B2 (ja) | 2001-10-15 | 2009-07-29 | 株式会社日立製作所 | 液晶表示装置、画像表示装置およびその製造方法 |
| JP3586674B2 (ja) | 2002-01-30 | 2004-11-10 | Ｎｅｃ液晶テクノロジー株式会社 | 液晶表示装置 |
| JP2003295207A (ja) | 2002-03-29 | 2003-10-15 | Nec Lcd Technologies Ltd | 横電界方式のアクティブマトリクス型液晶表示装置 |
| KR20050084986A (ko) * | 2002-11-08 | 2005-08-29 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 가요성 모놀리식 전자 장치, 라벨, 카트리지, 가요성모놀리식 전자 장치를 제조하는 방법 |
| JP2004325953A (ja) * | 2003-04-25 | 2004-11-18 | Nec Lcd Technologies Ltd | 液晶表示装置 |
| KR100617038B1 (ko) * | 2003-12-29 | 2006-08-30 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
| US20050287747A1 (en) * | 2004-06-29 | 2005-12-29 | International Business Machines Corporation | Doped nitride film, doped oxide film and other doped films |
| US7420725B2 (en) | 2004-09-27 | 2008-09-02 | Idc, Llc | Device having a conductive light absorbing mask and method for fabricating same |
| US7289259B2 (en) | 2004-09-27 | 2007-10-30 | Idc, Llc | Conductive bus structure for interferometric modulator array |
| GB0506899D0 (en) * | 2005-04-05 | 2005-05-11 | Plastic Logic Ltd | Multiple conductive layer TFT |
| KR101167312B1 (ko) * | 2005-06-30 | 2012-07-19 | 엘지디스플레이 주식회사 | 미세 패턴 형성 방법과 그를 이용한 액정 표시 장치 및 그제조 방법 |
| US7916980B2 (en) | 2006-01-13 | 2011-03-29 | Qualcomm Mems Technologies, Inc. | Interconnect structure for MEMS device |
| KR101230307B1 (ko) * | 2006-02-17 | 2013-02-06 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| US7471442B2 (en) | 2006-06-15 | 2008-12-30 | Qualcomm Mems Technologies, Inc. | Method and apparatus for low range bit depth enhancements for MEMS display architectures |
| TWI316763B (en) * | 2006-12-01 | 2009-11-01 | Au Optronics Corp | Lcd pixel array structure and fabrication method thereof |
| JP2008164787A (ja) | 2006-12-27 | 2008-07-17 | Epson Imaging Devices Corp | 液晶表示装置 |
| US7916378B2 (en) | 2007-03-08 | 2011-03-29 | Qualcomm Mems Technologies, Inc. | Method and apparatus for providing a light absorbing mask in an interferometric modulator display |
| US7847999B2 (en) | 2007-09-14 | 2010-12-07 | Qualcomm Mems Technologies, Inc. | Interferometric modulator display devices |
| CN101393343B (zh) * | 2007-09-21 | 2010-09-29 | 群康科技(深圳)有限公司 | 液晶面板 |
| KR20090082539A (ko) * | 2008-01-28 | 2009-07-31 | 삼성전자주식회사 | 표시 기판, 이의 제조 방법 및 이를 구비한 액정표시패널 |
| JP5246782B2 (ja) | 2008-03-06 | 2013-07-24 | 株式会社ジャパンディスプレイウェスト | 液晶装置および電子機器 |
| US7944604B2 (en) | 2008-03-07 | 2011-05-17 | Qualcomm Mems Technologies, Inc. | Interferometric modulator in transmission mode |
| US7969638B2 (en) | 2008-04-10 | 2011-06-28 | Qualcomm Mems Technologies, Inc. | Device having thin black mask and method of fabricating the same |
| US7791783B2 (en) * | 2008-06-25 | 2010-09-07 | Qualcomm Mems Technologies, Inc. | Backlight displays |
| CN102308247B (zh) * | 2009-03-13 | 2015-07-15 | 夏普株式会社 | 液晶显示装置及其制造方法 |
| US8289489B2 (en) * | 2009-08-17 | 2012-10-16 | Hydis Technologies Co., Ltd. | Fringe-field-switching-mode liquid crystal display and method of manufacturing the same |
| KR101219821B1 (ko) * | 2009-08-17 | 2013-01-08 | 하이디스 테크놀로지 주식회사 | Ｆｆｓ 모드 액정표시장치 및 그 제조방법 |
| US8567681B2 (en) * | 2011-03-22 | 2013-10-29 | Carefusion 303, Inc. | Displaying a barcode on a display of an infusion pump |
| CN106873231B (zh) * | 2011-07-11 | 2020-10-16 | 大日本印刷株式会社 | 彩色滤光片形成基板及其制作方法以及显示装置 |
| KR101859483B1 (ko) * | 2012-03-06 | 2018-06-27 | 엘지디스플레이 주식회사 | 입체 영상 표시 장치 및 그 제조 방법 |
| KR102014169B1 (ko) | 2012-07-30 | 2019-08-27 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법 |
| US10333109B2 (en) * | 2017-06-09 | 2019-06-25 | Production Resource Group, L.L.C. | Visual-display structure having a metal contrast enhancer, and visual displays made therewith |
| WO2019078267A1 (ja) * | 2017-10-19 | 2019-04-25 | 凸版印刷株式会社 | 有機薄膜トランジスタ、その製造方法、アクティブマトリクスアレイおよび画像表示装置 |
| TWI683171B (zh) * | 2018-12-05 | 2020-01-21 | 友達光電股份有限公司 | 薄膜電晶體 |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5327937B2 (ja) | 1971-10-23 | 1978-08-11 | ||
| US4653859A (en) * | 1983-03-04 | 1987-03-31 | Canon Kabushiki Kaisha | Liquid crystal optical modulating element having particular capacitance between lines and method for driving the same |
| US5032883A (en) | 1987-09-09 | 1991-07-16 | Casio Computer Co., Ltd. | Thin film transistor and method of manufacturing the same |
| JP2963529B2 (ja) * | 1990-10-29 | 1999-10-18 | シャープ株式会社 | アクティブマトリクス表示装置 |
| US5521107A (en) | 1991-02-16 | 1996-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming a field-effect transistor including anodic oxidation of the gate |
| JP2845303B2 (ja) | 1991-08-23 | 1999-01-13 | 株式会社 半導体エネルギー研究所 | 半導体装置とその作製方法 |
| KR940004322B1 (ko) | 1991-09-05 | 1994-05-19 | 삼성전자 주식회사 | 액정표시장치 및 그 제조방법 |
| WO1993011455A1 (fr) * | 1991-11-29 | 1993-06-10 | Seiko Epson Corporation | Affichage a cristaux liquides et procede pour sa fabrication |
| JPH05243579A (ja) | 1992-02-28 | 1993-09-21 | Canon Inc | 半導体装置 |
| JP2701698B2 (ja) | 1993-07-20 | 1998-01-21 | 株式会社日立製作所 | 液晶表示装置 |
| KR100367869B1 (ko) * | 1993-09-20 | 2003-06-09 | 가부시끼가이샤 히다치 세이사꾸쇼 | 액정표시장치 |
| JP3192546B2 (ja) * | 1994-04-15 | 2001-07-30 | シャープ株式会社 | 半導体装置およびその製造方法 |
| JP3403812B2 (ja) | 1994-05-31 | 2003-05-06 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタを用いた半導体装置の作製方法 |
| US6133620A (en) | 1995-05-26 | 2000-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for fabricating the same |
| JP3056642B2 (ja) * | 1994-07-20 | 2000-06-26 | シャープ株式会社 | 液晶表示素子及びその製造方法 |
| US5694188A (en) | 1994-09-17 | 1997-12-02 | Kabushiki Kaisha Toshiba | Reflection type liquid crystal display device having comb-shaped wall electrode |
| JPH0926603A (ja) | 1995-05-08 | 1997-01-28 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP3289099B2 (ja) * | 1995-07-17 | 2002-06-04 | 株式会社日立製作所 | アクティブマトリクス型液晶表示装置およびその製造方法 |
| US5760856A (en) * | 1995-09-08 | 1998-06-02 | Hitachi, Ltd. | In-plane field type liquid crystal display device with light shielding pattern suitable for high aperture ratio |
| JP3184771B2 (ja) * | 1995-09-14 | 2001-07-09 | キヤノン株式会社 | アクティブマトリックス液晶表示装置 |
| JPH09146108A (ja) | 1995-11-17 | 1997-06-06 | Semiconductor Energy Lab Co Ltd | 液晶表示装置およびその駆動方法 |
| US5745207A (en) * | 1995-11-30 | 1998-04-28 | Matsushita Electric Industrial Co., Ltd. | Active matrix liquid crystal display having electric fields parallel to substrates |
| JP3294748B2 (ja) * | 1995-12-04 | 2002-06-24 | 株式会社日立製作所 | アクティブマトリックス型液晶表示パネル |
| US5814834A (en) * | 1995-12-04 | 1998-09-29 | Semiconductor Energy Laboratory Co. | Thin film semiconductor device |
| JP3963974B2 (ja) | 1995-12-20 | 2007-08-22 | 株式会社半導体エネルギー研究所 | 液晶電気光学装置 |
| JP3647542B2 (ja) | 1996-02-20 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| KR100386203B1 (ko) * | 1996-02-29 | 2003-12-31 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 전기광학장치및그제조방법 |
| JP3597305B2 (ja) * | 1996-03-05 | 2004-12-08 | 株式会社半導体エネルギー研究所 | 液晶表示装置およびその作製方法 |
| US6122630A (en) * | 1999-06-08 | 2000-09-19 | Iti, Inc. | Bidirectional database replication scheme for controlling ping-ponging |
-
1996
- 1996-04-09 JP JP11316696A patent/JP3597305B2/ja not_active Expired - Lifetime
-
1997
- 1997-03-04 US US08/811,152 patent/US6771342B1/en not_active Expired - Lifetime
- 1997-03-05 KR KR1019970007215A patent/KR100442898B1/ko not_active Expired - Lifetime
-
2004
- 2004-07-27 US US10/899,029 patent/US7016003B2/en not_active Expired - Fee Related
-
2006
- 2006-02-16 US US11/276,182 patent/US7310121B2/en not_active Expired - Fee Related
-
2007
- 2007-12-12 US US11/954,995 patent/US7505091B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7505091B2 (en) | 2009-03-17 |
| KR100442898B1 (ko) | 2004-12-03 |
| JPH09318972A (ja) | 1997-12-12 |
| US20060119754A1 (en) | 2006-06-08 |
| US6771342B1 (en) | 2004-08-03 |
| US7016003B2 (en) | 2006-03-21 |
| US7310121B2 (en) | 2007-12-18 |
| US20050007535A1 (en) | 2005-01-13 |
| US20080102548A1 (en) | 2008-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3597305B2 (ja) | 液晶表示装置およびその作製方法 | |
| US6118506A (en) | Electro-optical device and method of fabricating same | |
| JP3143925B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| KR100663877B1 (ko) | 반도체장치 | |
| JP5153922B2 (ja) | 液晶表示装置 | |
| KR100463625B1 (ko) | 액정표시장치 | |
| KR100560020B1 (ko) | 액정 표시 장치 | |
| JP2016048387A (ja) | 表示装置 | |
| JP2010230744A (ja) | 液晶表示装置及びその製造方法 | |
| JP3696687B2 (ja) | 液晶表示装置およびその作製方法 | |
| KR20000028785A (ko) | 전기 광학 장치, 전기 광학 장치용 구동 기판 및 이들의제조 방법 | |
| JP4801406B2 (ja) | 液晶表示装置の作製方法 | |
| KR19990045355A (ko) | 액정 표시 장치의 제조 방법 | |
| JPH0682826A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP3904646B2 (ja) | 液晶表示装置の作製方法 | |
| JP3625283B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2002296619A (ja) | アクティブマトリクス型表示装置 | |
| JP2002297060A (ja) | アクティブマトリクス型表示装置 | |
| JP4827343B2 (ja) | 液晶表示装置及び液晶表示装置の作製方法 | |
| JP2002297058A (ja) | アクティブマトリクス型表示装置 | |
| JP3620235B2 (ja) | 液晶表示パネル及びその製造方法 | |
| JP4712926B2 (ja) | 半導体装置及び半導体装置の作製方法 | |
| JP2003077933A (ja) | 絶縁ゲート型トランジスタと液晶表示装置及び表示装置用半導体装置の製造方法 | |
| JP3685178B2 (ja) | Ｔｆｔアレイ基板及び液晶表示パネル | |
| JP2006203241A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040819 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040831 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040908 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110917 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110917 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120917 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120917 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120917 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |