Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3600136B2 - Circuit device manufacturing method - Google Patents
[go: Go Back, main page]

JP3600136B2 - Circuit device manufacturing method - Google Patents

Circuit device manufacturing method Download PDF

Info

Publication number
JP3600136B2
JP3600136B2 JP2000266764A JP2000266764A JP3600136B2 JP 3600136 B2 JP3600136 B2 JP 3600136B2 JP 2000266764 A JP2000266764 A JP 2000266764A JP 2000266764 A JP2000266764 A JP 2000266764A JP 3600136 B2 JP3600136 B2 JP 3600136B2
Authority
JP
Japan
Prior art keywords
conductive
pattern
conductive foil
conductive pattern
foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000266764A
Other languages
Japanese (ja)
Other versions
JP2002076173A (en
Inventor
則明 坂本
義幸 小林
純次 阪本
幸夫 岡田
優助 五十嵐
栄寿 前原
幸嗣 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2000266764A priority Critical patent/JP3600136B2/en
Publication of JP2002076173A publication Critical patent/JP2002076173A/en
Application granted granted Critical
Publication of JP3600136B2 publication Critical patent/JP3600136B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、回路装置の製造方法に関し、特に乱反射を防止した認識パターンを用いた薄型の回路装置の製造方法に関するものである。
【0002】
【従来の技術】
従来、電子機器にセットされる回路装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。
【0003】
例えば、回路装置として半導体装置を例にして述べると、一般的な半導体装置として、従来通常のトランスファーモールドで封止されたパッケージ型半導体装置がある。この半導体装置は、図12のように、プリント基板PSに実装される。
【0004】
またこのパッケージ型半導体装置は、半導体チップ2の周囲を樹脂層3で被覆し、この樹脂層3の側部から外部接続用のリード端子4が導出されたものである。
【0005】
しかしこのパッケージ型半導体装置1は、リード端子4が樹脂層3から外に出ており、全体のサイズが大きく、小型化、薄型化および軽量化を満足するものではなかった。
【0006】
そのため、各社が競って小型化、薄型化および軽量化を実現すべく、色々な構造を開発し、最近ではCSP(チップサイズパッケージ)と呼ばれる、チップのサイズと同等のウェハスケールCSP、またはチップサイズよりも若干大きいサイズのCSPが開発されている。
【0007】
図13は、支持基板としてガラスエポキシ基板5を採用した、チップサイズよりも若干大きいCSP6を示すものである。ここではガラスエポキシ基板5にトランジスタチップTが実装されたものとして説明していく。
【0008】
このガラスエポキシ基板5の表面には、第1の電極7、第2の電極8およびダイパッド9が形成され、裏面には第1の裏面電極10と第2の裏面電極11が形成されている。そしてスルーホールTHを介して、前記第1の電極7と第1の裏面電極10が、第2の電極8と第2の裏面電極11が電気的に接続されている。またダイパッド9には前記ベアのトランジスタチップTが固着され、トランジスタのエミッタ電極と第1の電極7が金属細線12を介して接続され、トランジスタのベース電極と第2の電極8が金属細線12を介して接続されている。更にトランジスタチップTを覆うようにガラスエポキシ基板5に樹脂層13が設けられている。
【0009】
前記CSP6は、ガラスエポキシ基板5を採用するが、ウェハスケールCSPと違い、チップTから外部接続用の裏面電極10、11までの延在構造が簡単であり、安価に製造できるメリットを有する。
【0010】
また前記CSP6は、図12のように、プリント基板PSに実装される。プリント基板PSには、電気回路を構成する電極、配線が設けられ、前記CSP6、パッケージ型半導体装置1、チップ抵抗CRまたはチップコンデンサCC等が電気的に接続されて固着される。
【0011】
そしてこのプリント基板で構成された回路は、色々なセットの中に取り付けられる。
【0012】
つぎに、このCSPの製造方法を図14および図15を参照しながら説明する。
【0013】
まず基材(支持基板)としてガラスエポキシ基板5を用意し、この両面に絶縁性接着剤を介してCu箔20、21を圧着する。(以上図14Aを参照)
続いて、第1の電極7,第2の電極8、ダイパッド9、第1の裏面電極10および第2の裏面電極11対応するCu箔20、21に耐エッチング性のレジスト22を被覆し、Cu箔20、21をパターニングする。尚、パターニングは、表と裏で別々にしても良い。(以上図14Bを参照)
続いて、ドリルやレーザを利用してスルーホールTHのための孔を前記ガラスエポキシ基板に形成し、この孔にメッキを施し、スルーホールTHを形成する。このスルーホールTHにより第1の電極7と第1の裏面電極10、第2の電極8と第2の裏面電極10が電気的に接続される。(以上図14Cを参照)
更に、図面では省略をしたが、ボンデイングポストと成る第1の電極7,第2の電極8にAuメッキを施すと共に、ダイボンディングポストとなるダイパッド9にAuメッキを施し、トランジスタチップTをダイボンディングする。
【0014】
最後に、トランジスタチップTのエミッタ電極と第1の電極7、トランジスタチップTのベース電極と第2の電極8を金属細線12を介して接続し、樹脂層13で被覆している。(以上図14Dを参照)
以上の製造方法により、支持基板5を採用したCSP型の電気素子が完成する。この製造方法は、支持基板としてフレキシブルシートを採用しても同様である。
【0015】
一方、セラミック基板を採用した製造方法を図15のフローに示す。支持基板であるセラミック基板を用意した後、スルーホールを形成し、その後、導電ペーストを使い、表と裏の電極を印刷し、焼結している。その後、前製造方法の樹脂層を被覆するまでは図14の製造方法と同じであるが、セラミック基板は、非常にもろく、フレキシブルシートやガラスエポキシ基板と異なり、直ぐに欠けてしまうため金型を用いたモールドができない問題がある。そのため、封止樹脂をポッティングし、硬化した後、封止樹脂を平らにする研磨を施し、最後にダイシング装置を使って個別分離している。
【0016】
【発明が解決しようとする課題】
図13に於いて、トランジスタチップT、接続手段7〜12および樹脂層13は、外部との電気的接続、トランジスタの保護をする上で、必要な構成要素であるが、これだけの構成要素で小型化、薄型化、軽量化を実現する回路素子を提供するのは難しかった。
【0017】
また、支持基板となるガラスエポキシ基板5は、前述したように本来不要なものである。しかし製造方法上、電極を貼り合わせるため、支持基板として採用しており、このガラスエポキシ基板5を無くすことができなかった。
【0018】
そのため、このガラスエポキシ基板5を採用することによって、コストが上昇し、更にはガラスエポキシ基板5が厚いために、回路素子として厚くなり、小型化、薄型化、軽量化に限界があった。
【0019】
更に、ガラスエポキシ基板やセラミック基板では必ず両面の電極を接続するスルーホール形成工程が不可欠であり、製造工程も長くなり量産に向かない問題もあった。
【0020】
【課題を解決するための手段】
本発明は、前述した多くの課題に鑑みて成され、導電箔を用意し、少なくとも回路素子の搭載部を多数個形成する導電パターンを除く領域の前記導電箔に前記導電箔の厚みよりも浅い分離溝を形成してブロック毎の導電パターンを形成し、前記導電箔の前記導電パターンを除く領域に認識パターンを形成する工程と、所望の前記導電パターンの前記各搭載部に回路素子を固着する工程と、前記認識パターンにより間接的に前記導電パターンの位置を認識する工程と、前記各搭載部の回路素子の電極と所望の前記導電パターンとを電気的に接続する接続手段を形成する工程と、各搭載部の前記回路素子を一括して被覆し、前記分離溝に充填されるように絶縁性樹脂で共通モールドする工程と、前記ブロックの前記絶縁性樹脂を各搭載部毎にダイシングにより分離する工程とを具備することを特徴とする。
【0021】
本発明では、導電パターンを形成する導電箔がスタートの材料であり、絶縁性樹脂がモールドされるまでは導電箔が支持機能を有し、モールド後は絶縁性樹脂が支持機能を有することで支持基板を不要にでき、従来の課題を解決することができる。
【0022】
また本発明では、認識パターンで間接的に各導電パターンの位置を認識するので、直接導電パターンを認識する場合に発生する分離溝での光の乱反射による誤認識を防止でき、各ブロック毎に1回の位置認識で処理できるので、極めてワイヤーボンディング工程を簡略化した大量生産を実現でき、従来の課題を解決することができる。
【0023】
【発明の実施の形態】
まず本発明の回路装置の製造方法について図1を参照しながら説明する。
【0024】
本発明は、導電箔を用意し、少なくとも回路素子の搭載部を多数個形成する導電パターンを除く領域の前記導電箔に前記導電箔の厚みよりも浅い分離溝を形成してブロック毎の導電パターンを形成し、前記導電箔の前記導電パターンを除く領域に認識パターンを形成する工程と、所望の前記導電パターンの前記各搭載部に回路素子を固着する工程と、前記認識パターンにより間接的に前記導電パターンの位置を認識する工程と、前記各搭載部の回路素子の電極と所望の前記導電パターンとを電気的に接続する接続手段を形成する工程と、各搭載部の前記回路素子を一括して被覆し、前記分離溝に充填されるように絶縁性樹脂で共通モールドする工程と、前記ブロックを前記導電箔から分離する工程と、複数個の前記ブロックを前記絶縁性樹脂を当接させて粘着シートに貼り付ける工程と、前記粘着シートに貼り付けられた状態で前記ブロックの各搭載部の前記回路素子の特性の測定を行う工程と、前記粘着シートに貼り付けられた状態で前記ブロックの前記絶縁性樹脂を各搭載部毎にダイシングにより分離する工程とから構成されている。
【0025】
図1に示すフローは上述した工程とは一致していないが、Cu箔、Agメッキ、ハーフエッチングの3つのフローで導電パターンおよび認識パターンの形成が行われる。ダイボンドのフローで各搭載部への回路素子の固着が行われる。位置認識のフローでは認識パターンを検出することで各導電パターンの位置認識を行う。ワイヤーボンディングのフローで回路素子の電極と導電パターンの接続を行う。トランスファーモールドのフローでは絶縁性樹脂による共通モールドが行われる。裏面Cu箔除去のフローでは分離溝のない厚み部分の導電箔のエッチングが行われる。裏面処理のフローでは裏面に露出した導電パターンの電極処理が行われる。ブロック分離のフローでは導電箔の連結部から各ブロックを機械的に分離される。粘着シートのフローでは粘着シートに複数個のブロックが貼り付けられる。測定のフローでは各搭載部に組み込まれた回路素子の良品判別や特性ランク分けが行われる。ダイシングのフローでは絶縁性樹脂からダイシングで個別の回路素子への分離が行われる。
【0026】
以下に、本発明の各工程を図2〜図11を参照して説明する。
【0027】
本発明の第1の工程は、図2から図4に示すように、導電箔60を用意し、少なくとも回路素子52の搭載部を多数個形成する導電パターン51を除く領域の導電箔60に導電箔60の厚みよりも浅い分離溝61を形成してブロック毎の導電パターン51を形成し、導電箔60の導電パターン51を除く領域に認識パターン100を形成することにある。
【0028】
本工程では、まず図2Aの如く、シート状の導電箔60を用意する。この導電箔60は、ロウ材の付着性、ボンディング性、メッキ性が考慮されてその材料が選択され、材料としては、Cuを主材料とした導電箔、Alを主材料とした導電箔またはFe−Ni等の合金から成る導電箔等が採用される。
【0029】
導電箔の厚さは、後のエッチングを考慮すると10μm〜300μm程度が好ましく、ここでは70μm(2オンス)の銅箔を採用した。しかし300μm以上でも10μm以下でも基本的には良い。後述するように、導電箔60の厚みよりも浅い分離溝61が形成できればよい。
【0030】
尚、シート状の導電箔60は、所定の幅、例えば45mmでロール状に巻かれて用意され、これが後述する各工程に搬送されても良いし、所定の大きさにカットされた短冊状の導電箔60が用意され、後述する各工程に搬送されても良い。
【0031】
具体的には、図2Bに示す如く、短冊状の導電箔60に多数の搭載部が形成されるブロック62が4〜5個離間して並べられる。各ブロック62間にはスリット63が設けられ、モールド工程等での加熱処理で発生する導電箔60の応力を吸収する。また導電箔60の上下周端にはインデックス孔64が一定の間隔で設けられ、各工程での位置決めに用いられる。
【0032】
続いて、ブロック62毎の導電パターン51を形成する。
【0033】
まず、図3に示す如く、Cu箔60の上に、エッチング液に対して耐食性のある導電被膜MFをメッキにより選択的に被覆する。すなわち、導電パターン51となる領域を除いた導電箔60が露出するように導電被膜MFをパターニングする。そして、図4Aに示す如く、導電被膜MFを介して導電箔60を選択的にエッチングする。この導電被膜MFがエッチング保護膜となり、レジストを採用することなく分離溝61をエッチングできる。
【0034】
なお、この導電被膜MFとして考えられる材料は、Ag、Ni、Au、PtまたはPd等である。しかもこれら耐食性の導電被膜MFは、ダイパッド、ボンディングパッドとしてそのまま活用できる特徴を有する。例えば、Ag被膜は、Auと接着するし、ロウ材とも接着する。よってチップ裏面にAu被膜が被覆されていれば、そのまま導電パターン51上のAg被膜にチップを熱圧着でき、また半田等のロウ材を介してチップを固着できる。またAgの導電被膜にはAu細線が接着できるため、ワイヤーボンディングも可能となる。従って、これらの導電被膜MFをそのままダイパッド、ボンディングパッドとして活用できるメリットを有する。
【0035】
エッチングにより形成された分離溝61の深さは、例えば50μmであり、その側面は、粗面となるため絶縁性樹脂50との接着性が向上される。
【0036】
またこの分離溝61の側壁は、模式的にストレートで図示しているが、除去方法により異なる構造となる。この除去工程は、エッチャントとしては、塩化第二鉄または塩化第二銅が主に採用され、前記導電箔は、このエッチャントの中にディッピングされるか、このエッチャントでシャワーリングされる。ここでウェットエッチングは、一般に非異方性にエッチングされるため、側面は湾曲構造になる。
【0037】
また本工程は、本発明の特徴とする工程であり、図4Bに示す如く、導電箔60の導電パターン51を除く領域に認識パターン100を形成する。この認識パターンは前述した導電被膜MFのメッキ時に同時に形成されるので、導電パターン51との位置関係が一致する。認識パターン100の形状は十字型をしているが、正確な位置認識ができれば三角形でも、正方形でも良い。
【0038】
この認識パターン100は各ブロック62の導電パターン51を設けた導電箔60の上下周端に設けられ、各ブロック62の導電パターン51の4隅に配置される。更に、認識パターン100は横方向の組み合わせで水平方向を、縦方向の組み合わせで垂直方向を決める様に配置され、これらの方向と導電パターンの方向は完全に一致する。すなわち、認識パターン100を認識することで、間接的に各ブロック62の各導電パターンの位置の座標を自動的に決められるようになる。
【0039】
図4Bに具体的な導電パターン51を示す。本図は図2Bで示したブロック62の1個を拡大したもの対応する。黒く塗られた部分の1個が1つの搭載部65であり、導電パターン51を構成し、1つのブロック62には5行10列のマトリックス状に多数の搭載部65が配列され、各搭載部65毎に同一の導電パターン51が設けられている。各ブロックの周辺には枠状のパターン66が設けられ、それと少し離間しその内側にダイシング時の位置合わせマーク67が設けられている。枠状のパターン66はモールド金型との嵌合に使用し、また導電箔60の裏面エッチング後には絶縁性樹脂50の補強をする働きを有する。
【0040】
また、導電箔60の枠状のパターン66の外側のドットで示した残余部には分離溝61が形成されないように、導電パターン51のエッチング時にはレジスト層(図示せず)で被覆しておく。この結果、認識パターン100の周辺は最初の導電箔60のまま残り、分離溝61は形成されない。
【0041】
本発明の第2の工程は、図5に示す如く、所望の導電パターン51の各搭載部65に回路素子52を固着し、認識パターン100により間接的に導電パターン51の位置を認識してから、各搭載部65の回路素子52の電極と所望の導電パターン51とを電気的に接続する接続手段を形成することにある。
【0042】
回路素子52としては、トランジスタ、ダイオード、ICチップ等の半導体素子、チップコンデンサ、チップ抵抗等の受動素子である。また厚みが厚くはなるが、CSP、BGA等のフェイスダウンの半導体素子も実装できる。
【0043】
ここでは、ベアのトランジスタチップ52Aが導電パターン51Aにダイボンディングされ、エミッタ電極と導電パターン51B、ベース電極と導電パターン51Bが、熱圧着によるボールボンディングあるいは超音波によるウェッヂボンディング等で固着された金属細線55Aを介して接続される。また52Bは、チップコンデンサまたは受動素子であり、半田等のロウ材または導電ペースト55Bで固着される。
【0044】
続いて、本工程では認識パターン100を用いて各ブロック62の各導電パターン51の位置認識を行う。前述したように認識パターン100は導電箔60の上に導電被膜MFで形成され、その周辺に分離溝61が存在しないので、ボンディング装置のカメラで検出しても光が分離溝61の内壁で乱反射することがないのでその輪郭の区別が明瞭に行えるのである。従って、この4個の認識パターン100を正確に位置認識してから、ボンディング装置に記憶させた各導電パターン51の座標を用いてボンディングワイヤー55Aを正確に所定の導電パターン51に固着できる。勿論、半導体素子側の電極はボンディング装置のカメラで正確なパターン認識を行うことは言うまでもない。
【0045】
本工程では、各ブロック62に多数の導電パターン51が集積されているので、回路素子52の固着およびワイヤーボンディングが極めて効率的に行える利点がある。
【0046】
本発明の第3の工程は、図6に示す如く、各搭載部63の回路素子52を一括して被覆し、分離溝61に充填されるように絶縁性樹脂50で共通モールドすることにある。
【0047】
本工程では、図6Aに示すように、絶縁性樹脂50は回路素子52A、52Bおよび複数の導電パターン51A、51B、51Cを完全に被覆し、導電パターン51間の分離溝61には絶縁性樹脂50が充填されてた導電パターン51A、51B、51Cの側面の湾曲構造と嵌合して強固に結合する。そして絶縁性樹脂50により導電パターン51が支持されている。
【0048】
また本工程では、トランスファーモールド、インジェクションモールド、またはディッピングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【0049】
更に、本工程でトランスファーモールドあるいはインジェクションモールドする際に、図6Bに示すように各ブロック62は1つの共通のモールド金型に搭載部63を納め、各ブロック毎に1つの絶縁性樹脂50で共通にモールドを行う。このために従来のトランスファーモールド等の様に各搭載部を個別にモールドする方法に比べて、大幅な樹脂量の削減が図れ、モールド金型の共通化も図れる。
【0050】
導電箔60表面に被覆された絶縁性樹脂50の厚さは、回路素子52のボンディングワイヤー55Aの最頂部から約100μm程度が被覆されるように調整されている。この厚みは、強度を考慮して厚くすることも、薄くすることも可能である。
【0051】
本工程の特徴は、絶縁性樹脂50を被覆するまでは、導電パターン51となる導電箔60が支持基板となることである。従来では、図12の様に、本来必要としない支持基板5を採用して導電路7〜11を形成しているが、本発明では、支持基板となる導電箔60は、電極材料として必要な材料である。そのため、構成材料を極力省いて作業できるメリットを有し、コストの低下も実現できる。
【0052】
また分離溝61は、導電箔の厚みよりも浅く形成されているため、導電箔60が導電パターン51として個々に分離されていない。従ってシート状の導電箔60として一体で取り扱え、絶縁性樹脂50をモールドする際、金型への搬送、金型への実装の作業が非常に楽になる特徴を有する。
【0053】
本発明の第4の工程は、図7に示す如く、分離溝61を設けていない厚み部分の導電箔60のブロック62の少なくとも導電パターン51を設けた領域を除去し、ブロック62間を連結する連結部90となる導電箔60を選択的に残すことにある。
【0054】
本工程では、図7Aに示す如く、導電箔60の裏面に各ブロック62の少なくとも導電パターン51を設けた領域91を除き、且つ絶縁性樹脂50の周端部と重ねて被覆される。その後、露出された導電箔60をエッチング液をシャワーして導電パターン51を設けた領域91を選択的にウェトエッチングして、導電パター51を露出させる。
【0055】
図7Bは上記したウェトエッチング終了後の断面図を示し、導電箔60の上下周端と各ブロック62のスリット63を設けた部分は連結部90として導電箔60がエッチングされないまま残り、各ブロック62をそのままの状態で維持する働きを有する。この連結部90の働きで、各ブロック62は連結部90とともにエッチング装置から取り出せる。
【0056】
本工程では、図6に点線で示した絶縁性樹脂50が露出する手前まで、導電箔60を選択的に導電パターン51を設けた領域をウェトエッチングする。その結果、約40μmの厚さの導電パターン51となって分離され、絶縁性樹脂50に導電パターン51の裏面が露出する構造となる。すなわち、分離溝61に充填された絶縁性樹脂50の表面と導電パターン51の表面は、実質一致している構造となっている。従って、本発明の回路装置53は図12に示した従来の裏面電極10、11のように段差が設けられないため、マウント時に半田等の表面張力でそのまま水平に移動してセルフアラインできる特徴を有する。
【0057】
更に、導電パターン51の裏面処理を行い、図8に示す最終構造を得る。すなわち、必要によって露出した導電パターン51に半田等の導電材を被着して裏面電極56A、56B、56Cを形成し、回路装置として完成する。
【0058】
本発明の第5の工程は、図7Bに示す如く、ブロック62を導電箔60の連結部90から分離することにある。
【0059】
本工程では、連結部90で繋がった各ブロック62を矢印のように連結部90側から突き上げるように押圧して、連結部90と絶縁性樹脂50との接着面を機械的に剥がして各ブロック62を分離する。従って、本工程では特別な切断金型も不要であり、極めて単純な方法で作業できる利点がある。
【0060】
本発明の第6の工程は、図9に示す如く、複数個のブロック62を絶縁性樹脂を当接させて粘着シート80に貼り付けることにある。
【0061】
前工程で導電箔60の裏面エッチングをした後に、導電箔60から各ブロック62が切り離される。
【0062】
本工程では、ステンレス製のリング状の金属枠81に粘着シート80の周辺を貼り付け、粘着シート80の中央部分には4個のブロック62をダイシング時のブレードが当たらないような間隔を設けて絶縁性樹脂50を当接させて貼り付けられる。粘着シート80としてはUVシート(リンテック社製)が用いられるが、各ブロック62は絶縁性樹脂50で機械的強度があるので、安価なダイシングシートでも使用できる。
【0063】
本発明の第7の工程は、図10に示す如く、粘着シート80に貼り付けられた状態で絶縁性樹脂50で一括してモールドされた各ブロック62の各搭載部65の回路素子52の特性の測定を行うことにある。
【0064】
各ブロック62の裏面には図10に示すように導電パターン51の裏面が露出されており、各搭載部65が導電パターン51形成時と全く同一にマトリックス状に配列されている。この導電パターン51の絶縁性樹脂50から露出した裏面電極56にプローブ68を当てて、各搭載部65の回路素子52の特性パラメータ等を個別に測定して良不良の判定を行い、不良品には磁気インク等でマーキングを行う。
【0065】
本工程では、各搭載部65の回路装置53は絶縁性樹脂50でブロック62毎に一体で支持されているので、個別にバラバラに分離されていない。従って、粘着シート80に貼り付けられた複数個のブロック62をテスターの載置台に真空で吸着させ、ブロック62毎に搭載部65のサイズ分だけ矢印のように縦方向および横方向にピッチ送りをすることで、極めて早く大量にブロック62の各搭載部65の回路装置53の測定を行える。すなわち、従来必要であった回路装置の表裏の判別、電極の位置の認識等が不要にでき、更に複数個のブロック62を同時に処理するので、測定時間の大幅な短縮を図れる。
【0066】
本発明の第8の工程は、図11に示す如く、粘着シート80に貼り付けられた状態でブロック62の絶縁性樹脂50を各搭載部65毎にダイシングにより分離することにある。
【0067】
本工程では、粘着シート80に貼り付けられた複数個のブロック62をダイシング装置の載置台に真空で吸着させ、ダイシングブレード69で各搭載部65間のダイシングライン70に沿って分離溝61の絶縁性樹脂50をダイシングし、個別の回路装置53に分離する。
【0068】
本工程で、ダイシングブレード69は完全に絶縁性樹脂50を切断し粘着シートの表面に達する切削深さでダイシングを行い、完全に各搭載部65毎に分離する。ダイシング時は予め前述した第1の工程で設けた各ブロックの周辺の枠状のパターン66の内側の位置合わせマーク67を認識して、これを基準としてダイシングを行う。周知ではあるが、ダイシングは縦方向にすべてのダイシングライン70をダイシングをした後、載置台を90度回転させて横方向のダイシングライン70に従ってダイシングを行う。
【0069】
また本工程では、ダイシングライン70には分離溝61に充填された絶縁性樹脂50しか存在しないので、ダイシングブレード69の摩耗は少なく、金属バリも発生せず極めて正確な外形にダイシングできる特徴がある。
【0070】
更に本工程後でも、ダイシング後も粘着シート80の働きで個別の回路装置にバラバラにならず、その後のテーピング工程でも効率よく作業できる。すなわち、粘着シート80に一体に支持された回路装置は良品のみを識別してキャリアテープの収納孔に吸着コレットで粘着シート80から離脱させて収納できる。このために微小な回路装置であっても、テーピングまで一度もバラバラに分離されない特徴がある。
【0071】
【発明の効果】
本発明では、導電パターンの材料となる導電箔自体を支持基板として機能させ、分離溝の形成時あるいは回路素子の実装、絶縁性樹脂の被着時までは導電箔で全体を支持し、また導電箔を各導電パターンとして分離する時は、絶縁性樹脂を支持基板にして機能させている。従って、回路素子、導電箔、絶縁性樹脂の必要最小限で製造できる。従来例で説明した如く、本来回路装置を構成する上で支持基板が要らなくなり、コスト的にも安価にできる。また支持基板が不要であること、導電パターンが絶縁性樹脂に埋め込まれていること、更には絶縁性樹脂と導電箔の厚みの調整が可能であることにより、非常に薄い回路装置が形成できるメリットもある。
【0072】
また、ワイヤーボンディング工程において、導電箔の上下周端に設けた認識パターンを認識することで、間接的に各ブロックの各導電パターンの位置の座標を自動的に決められるので、直接導電パターンを認識する場合に発生する分離溝での光の乱反射による誤認識を防止できる利点がある。更に、各ブロック毎に1回の位置認識で処理できるので、極めてワイヤーボンディング工程を簡略化した大量生産を実現できる利点もある。
【0073】
更に、粘着シート80に複数個のブロックを貼り付けることで、微小な回路装置を最後までバラバラにすることなく処理でき、極めて量産効果が高い製造方法を実現できる。
【0074】
また図14から明白なように、スルーホールの形成工程、導体の印刷工程(セラミック基板の場合)等を省略できるので、従来より従来より製造工程を大幅に短縮でき、全工程を内作できる利点を有する。またフレーム金型も一切不要であり、極めて短納期となる製造方法である。
【図面の簡単な説明】
【図1】本発明の製造フローを説明する図である。
【図2】本発明の回路装置の製造方法を説明する図である。
【図3】本発明の回路装置の製造方法を説明する図である。
【図4】本発明の回路装置の製造方法を説明する図である。
【図5】本発明の回路装置の製造方法を説明する図である。
【図6】本発明の回路装置の製造方法を説明する図である。
【図7】本発明の回路装置の製造方法を説明する図である。
【図8】本発明の回路装置の製造方法を説明する図である。
【図9】本発明の回路装置の製造方法を説明する図である。
【図10】本発明の回路装置の製造方法を説明する図である。
【図11】本発明の回路装置の製造方法を説明する図である。
【図12】従来の回路装置の実装構造を説明する図である。
【図13】従来の回路装置を説明する図である。
【図14】従来の回路装置の製造方法を説明する図である。
【図15】従来の回路装置の製造方法を説明する図である。
【符号の説明】
50 絶縁性樹脂
51 導電パターン
52 回路素子
53 回路装置
61 分離溝
62 ブロック
100 認識パターン
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for manufacturing a circuit device, and more particularly to a method for manufacturing a thin circuit device using a recognition pattern that prevents diffused reflection.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, a circuit device set in an electronic device is used for a mobile phone, a portable computer, and the like, and therefore, a reduction in size, thickness, and weight is required.
[0003]
For example, taking a semiconductor device as an example of a circuit device, a general semiconductor device is a packaged semiconductor device sealed with a conventional transfer mold. This semiconductor device is mounted on a printed circuit board PS as shown in FIG.
[0004]
In this package type semiconductor device, the periphery of the semiconductor chip 2 is covered with a resin layer 3, and lead terminals 4 for external connection are led out from the side of the resin layer 3.
[0005]
However, in this package type semiconductor device 1, the lead terminals 4 are protruded from the resin layer 3, so that the overall size is large, and the size, thickness, and weight are not satisfied.
[0006]
For this reason, companies have competed to develop various structures in order to realize miniaturization, thinning and weight reduction, and recently called a CSP (chip size package), a wafer scale CSP equivalent to the chip size, or chip size A CSP with a size slightly larger than that has been developed.
[0007]
FIG. 13 shows a CSP 6 that employs a glass epoxy substrate 5 as a support substrate and is slightly larger than the chip size. Here, description will be made assuming that the transistor chip T is mounted on the glass epoxy substrate 5.
[0008]
A first electrode 7, a second electrode 8, and a die pad 9 are formed on the front surface of the glass epoxy substrate 5, and a first back electrode 10 and a second back electrode 11 are formed on the back surface. The first electrode 7 and the first back electrode 10 are electrically connected to each other, and the second electrode 8 and the second back electrode 11 are electrically connected to each other through the through hole TH. The bare transistor chip T is fixed to the die pad 9, the emitter electrode of the transistor is connected to the first electrode 7 via a thin metal wire 12, and the base electrode of the transistor and the second electrode 8 are connected to the thin metal wire 12. Connected through. Further, a resin layer 13 is provided on the glass epoxy substrate 5 so as to cover the transistor chip T.
[0009]
Although the CSP 6 employs the glass epoxy substrate 5, unlike the wafer scale CSP, the extending structure from the chip T to the back surface electrodes 10 and 11 for external connection is simple and has an advantage that it can be manufactured at low cost.
[0010]
The CSP 6 is mounted on a printed circuit board PS as shown in FIG. The printed circuit board PS is provided with electrodes and wiring constituting an electric circuit, and the CSP 6, the package type semiconductor device 1, the chip resistor CR or the chip capacitor CC and the like are electrically connected and fixed.
[0011]
The circuit formed by the printed circuit board is mounted in various sets.
[0012]
Next, a method of manufacturing the CSP will be described with reference to FIGS.
[0013]
First, a glass epoxy substrate 5 is prepared as a base material (support substrate), and Cu foils 20 and 21 are pressure-bonded to both surfaces thereof via an insulating adhesive. (See FIG. 14A above)
Subsequently, Cu foils 20 and 21 corresponding to the first electrode 7, the second electrode 8, the die pad 9, the first back surface electrode 10 and the second back surface electrode 11 are coated with an etching-resistant resist 22, The foils 20 and 21 are patterned. The patterning may be performed separately on the front and back sides. (See FIG. 14B above)
Subsequently, a hole for the through hole TH is formed in the glass epoxy substrate by using a drill or a laser, and the hole is plated to form the through hole TH. The first electrode 7 and the first back electrode 10 and the second electrode 8 and the second back electrode 10 are electrically connected by the through hole TH. (See FIG. 14C above)
Although not shown in the drawings, the first electrode 7 and the second electrode 8 serving as bonding posts are plated with Au, and the die pads 9 serving as die bonding posts are plated with Au, and the transistor chip T is die-bonded. I do.
[0014]
Finally, the emitter electrode of the transistor chip T and the first electrode 7, and the base electrode of the transistor chip T and the second electrode 8 are connected via a thin metal wire 12 and covered with a resin layer 13. (See FIG. 14D above)
By the above manufacturing method, a CSP type electric element using the support substrate 5 is completed. This manufacturing method is the same even when a flexible sheet is used as the support substrate.
[0015]
On the other hand, a manufacturing method employing a ceramic substrate is shown in the flow of FIG. After a ceramic substrate as a support substrate is prepared, through holes are formed, and thereafter, front and rear electrodes are printed and sintered using a conductive paste. After that, until the resin layer of the previous manufacturing method is covered, the manufacturing method is the same as that of FIG. 14, but the ceramic substrate is very fragile. There is a problem that can not be molded. Therefore, after potting and hardening the sealing resin, polishing for flattening the sealing resin is performed, and finally, individual separation is performed using a dicing apparatus.
[0016]
[Problems to be solved by the invention]
In FIG. 13, the transistor chip T, the connection means 7 to 12 and the resin layer 13 are necessary components for electrical connection to the outside and protection of the transistor. It has been difficult to provide a circuit element that realizes reduction in thickness, thickness, and weight.
[0017]
Further, the glass epoxy substrate 5 serving as a support substrate is not necessary as described above. However, due to the manufacturing method, the glass epoxy substrate 5 was employed as a support substrate for bonding the electrodes, and the glass epoxy substrate 5 could not be eliminated.
[0018]
Therefore, the use of the glass epoxy substrate 5 increases the cost, and further, the glass epoxy substrate 5 is thick, so that the circuit element becomes thick, and there is a limit in reducing the size, thickness, and weight.
[0019]
Further, in the case of a glass epoxy substrate or a ceramic substrate, a through-hole forming step for connecting electrodes on both sides is indispensable, and the manufacturing process becomes long, which is not suitable for mass production.
[0020]
[Means for Solving the Problems]
The present invention has been made in view of the above-mentioned many problems, prepares a conductive foil, and has a shallower than the thickness of the conductive foil on the conductive foil in a region excluding a conductive pattern that forms at least a large number of circuit element mounting portions. Forming a separation groove to form a conductive pattern for each block, forming a recognition pattern in a region of the conductive foil other than the conductive pattern, and fixing a circuit element to each of the mounting portions of the desired conductive pattern A step of indirectly recognizing the position of the conductive pattern by the recognition pattern, and a step of forming a connection means for electrically connecting an electrode of a circuit element of each mounting portion and a desired conductive pattern. A step of collectively covering the circuit elements of each mounting portion and performing a common molding with an insulating resin so as to fill the separation groove; and a step of: Ring by characterized by comprising the step of separating.
[0021]
In the present invention, the conductive foil forming the conductive pattern is the starting material, and the conductive foil has a supporting function until the insulating resin is molded, and the insulating resin has the supporting function after the molding. The substrate can be eliminated, and the conventional problem can be solved.
[0022]
Further, in the present invention, since the position of each conductive pattern is indirectly recognized by the recognition pattern, it is possible to prevent erroneous recognition due to irregular reflection of light in the separation groove which occurs when directly recognizing the conductive pattern. Since the process can be performed by performing the position recognition twice, mass production with a very simplified wire bonding process can be realized, and the conventional problem can be solved.
[0023]
BEST MODE FOR CARRYING OUT THE INVENTION
First, a method for manufacturing a circuit device according to the present invention will be described with reference to FIG.
[0024]
The present invention provides a conductive foil, and forms a separation groove shallower than the thickness of the conductive foil in the conductive foil in an area excluding at least a conductive pattern forming a large number of circuit element mounting portions, and forms a conductive pattern for each block. Forming a recognition pattern in a region of the conductive foil other than the conductive pattern, fixing a circuit element to each mounting portion of the desired conductive pattern, and indirectly by the recognition pattern A step of recognizing a position of a conductive pattern, a step of forming a connection means for electrically connecting an electrode of a circuit element of each mounting portion and a desired conductive pattern, and Applying a common mold with an insulating resin so as to fill the separation groove, separating the block from the conductive foil, and forming a plurality of blocks with the insulating resin. A step of abutting and attaching to an adhesive sheet; a step of measuring characteristics of the circuit element of each mounting portion of the block while being attached to the adhesive sheet; and a state of attaching to the adhesive sheet. And dicing the insulating resin of the block for each mounting portion by dicing.
[0025]
Although the flow shown in FIG. 1 does not coincide with the above-described steps, the formation of the conductive pattern and the recognition pattern is performed by three flows of Cu foil, Ag plating, and half etching. The bonding of the circuit element to each mounting portion is performed by the die bonding flow. In the position recognition flow, the position of each conductive pattern is recognized by detecting the recognition pattern. The electrodes of the circuit elements are connected to the conductive patterns by the wire bonding flow. In the transfer mold flow, a common mold using an insulating resin is performed. In the flow for removing the back surface Cu foil, the conductive foil in the thickness portion having no separation groove is etched. In the flow of the back surface processing, the electrode processing of the conductive pattern exposed on the back surface is performed. In the block separation flow, each block is mechanically separated from the connecting portion of the conductive foil. In the flow of the adhesive sheet, a plurality of blocks are attached to the adhesive sheet. In the measurement flow, non-defective products and characteristic ranks of circuit elements incorporated in each mounting section are determined. In the dicing flow, individual circuit elements are separated from the insulating resin by dicing.
[0026]
Hereinafter, each step of the present invention will be described with reference to FIGS.
[0027]
In the first step of the present invention, as shown in FIGS. 2 to 4, a conductive foil 60 is prepared, and a conductive foil 60 is applied to at least the conductive foil 60 in a region excluding the conductive pattern 51 where a large number of mounting portions for the circuit elements 52 are formed. The separation groove 61 shallower than the thickness of the foil 60 is formed to form the conductive pattern 51 for each block, and the recognition pattern 100 is formed in a region of the conductive foil 60 other than the conductive pattern 51.
[0028]
In this step, first, as shown in FIG. 2A, a sheet-shaped conductive foil 60 is prepared. The material of the conductive foil 60 is selected in consideration of the adhesiveness, bonding property, and plating property of the brazing material. As the material, a conductive foil mainly containing Cu, a conductive foil mainly containing Al, or Fe -A conductive foil made of an alloy such as Ni is employed.
[0029]
The thickness of the conductive foil is preferably about 10 μm to 300 μm in consideration of the later etching, and here, a copper foil of 70 μm (2 oz) was employed. However, it is basically good to be 300 μm or more and 10 μm or less. As will be described later, it is only necessary that the separation groove 61 shallower than the thickness of the conductive foil 60 can be formed.
[0030]
In addition, the sheet-shaped conductive foil 60 is prepared by being wound in a roll shape with a predetermined width, for example, 45 mm, and may be conveyed to each step described later, or may be a strip shape cut to a predetermined size. The conductive foil 60 may be prepared and transported to each step described later.
[0031]
Specifically, as shown in FIG. 2B, four or five blocks 62 on which a large number of mounting portions are formed are arranged on the strip-shaped conductive foil 60 at a distance. Slits 63 are provided between the blocks 62 to absorb the stress of the conductive foil 60 generated by a heat treatment in a molding process or the like. Index holes 64 are provided at regular intervals at the upper and lower peripheral edges of the conductive foil 60, and are used for positioning in each step.
[0032]
Subsequently, the conductive pattern 51 for each block 62 is formed.
[0033]
First, as shown in FIG. 3, a conductive film MF having corrosion resistance to an etching solution is selectively coated on the Cu foil 60 by plating. That is, the conductive film MF is patterned so that the conductive foil 60 excluding the region that becomes the conductive pattern 51 is exposed. Then, as shown in FIG. 4A, the conductive foil 60 is selectively etched via the conductive film MF. The conductive film MF serves as an etching protection film, and the separation groove 61 can be etched without using a resist.
[0034]
The material considered as the conductive film MF is Ag, Ni, Au, Pt, Pd, or the like. Moreover, these corrosion-resistant conductive films MF have a feature that they can be used as they are as die pads and bonding pads. For example, the Ag film adheres to Au and also adheres to the brazing material. Therefore, when the Au film is coated on the back surface of the chip, the chip can be thermocompression-bonded to the Ag film on the conductive pattern 51 as it is, and the chip can be fixed via a brazing material such as solder. Since the Au thin wire can be bonded to the Ag conductive film, wire bonding is also possible. Therefore, there is an advantage that these conductive films MF can be used as die pads and bonding pads as they are.
[0035]
The depth of the separation groove 61 formed by etching is, for example, 50 μm, and the side surface thereof is roughened, so that the adhesiveness to the insulating resin 50 is improved.
[0036]
The side wall of the separation groove 61 is schematically shown as a straight line, but has a different structure depending on the removing method. In this removing step, ferric chloride or cupric chloride is mainly used as an etchant, and the conductive foil is dipped in the etchant or showered with the etchant. Here, since the wet etching is generally performed non-anisotropically, the side surface has a curved structure.
[0037]
This step is a characteristic step of the present invention. As shown in FIG. 4B, the recognition pattern 100 is formed in a region other than the conductive pattern 51 of the conductive foil 60. Since this recognition pattern is formed simultaneously with the plating of the conductive film MF described above, the positional relationship with the conductive pattern 51 matches. The shape of the recognition pattern 100 is cross-shaped, but may be triangular or square as long as accurate position recognition can be performed.
[0038]
The recognition patterns 100 are provided on the upper and lower peripheral edges of the conductive foil 60 on which the conductive patterns 51 of the respective blocks 62 are provided, and are arranged at four corners of the conductive patterns 51 of the respective blocks 62. Further, the recognition patterns 100 are arranged so that the horizontal direction is determined by a combination of the horizontal directions and the vertical direction is determined by a combination of the vertical directions, and these directions completely match the directions of the conductive patterns. That is, by recognizing the recognition pattern 100, the coordinates of the position of each conductive pattern of each block 62 can be automatically determined indirectly.
[0039]
FIG. 4B shows a specific conductive pattern 51. This figure corresponds to an enlarged one of the blocks 62 shown in FIG. 2B. One of the portions painted black is one mounting portion 65, which constitutes the conductive pattern 51, and one block 62 has a large number of mounting portions 65 arranged in a matrix of 5 rows and 10 columns. The same conductive pattern 51 is provided every 65. A frame-shaped pattern 66 is provided around each block, and a positioning mark 67 at the time of dicing is provided inside the pattern 66 slightly apart therefrom. The frame-shaped pattern 66 is used for fitting with a mold and has a function of reinforcing the insulating resin 50 after the back surface etching of the conductive foil 60.
[0040]
The conductive pattern 51 is covered with a resist layer (not shown) at the time of etching the conductive pattern 51 so that the separation groove 61 is not formed in the remaining portion indicated by dots outside the frame-shaped pattern 66 of the conductive foil 60. As a result, the periphery of the recognition pattern 100 remains as the first conductive foil 60, and the separation groove 61 is not formed.
[0041]
In the second step of the present invention, as shown in FIG. 5, the circuit element 52 is fixed to each mounting portion 65 of the desired conductive pattern 51, and the position of the conductive pattern 51 is indirectly recognized by the recognition pattern 100. Another object of the present invention is to form connection means for electrically connecting the electrodes of the circuit element 52 of each mounting portion 65 and the desired conductive pattern 51.
[0042]
The circuit element 52 is a semiconductor element such as a transistor, a diode, or an IC chip, or a passive element such as a chip capacitor or a chip resistor. Although the thickness is increased, a face-down semiconductor element such as CSP or BGA can be mounted.
[0043]
Here, a bare transistor chip 52A is die-bonded to the conductive pattern 51A, and an emitter electrode and the conductive pattern 51B, and a base electrode and the conductive pattern 51B are fixed by ball bonding by thermocompression bonding or wet bonding by ultrasonic waves or the like. Connected via 55A. Reference numeral 52B denotes a chip capacitor or a passive element, which is fixed with a brazing material such as solder or a conductive paste 55B.
[0044]
Subsequently, in this step, the position of each conductive pattern 51 of each block 62 is recognized using the recognition pattern 100. As described above, since the recognition pattern 100 is formed of the conductive film MF on the conductive foil 60 and does not have the separation groove 61 around it, light is irregularly reflected on the inner wall of the separation groove 61 even when detected by the camera of the bonding apparatus. Since there is no need to do so, the outline can be clearly distinguished. Therefore, after accurately recognizing the positions of the four recognition patterns 100, the bonding wire 55A can be accurately fixed to the predetermined conductive pattern 51 using the coordinates of each conductive pattern 51 stored in the bonding apparatus. Of course, it is needless to say that the pattern of the electrode on the semiconductor element side is accurately recognized by the camera of the bonding apparatus.
[0045]
In this step, since a large number of conductive patterns 51 are integrated in each block 62, there is an advantage that the fixing of the circuit element 52 and the wire bonding can be performed very efficiently.
[0046]
In the third step of the present invention, as shown in FIG. 6, the circuit elements 52 of each mounting portion 63 are collectively covered, and are commonly molded with the insulating resin 50 so as to fill the separation grooves 61. .
[0047]
In this step, as shown in FIG. 6A, the insulating resin 50 completely covers the circuit elements 52A, 52B and the plurality of conductive patterns 51A, 51B, 51C. 50 is fitted to the curved structure on the side surface of the conductive patterns 51A, 51B, 51C filled therein, and is firmly coupled. The conductive pattern 51 is supported by the insulating resin 50.
[0048]
Also, this step can be realized by transfer molding, injection molding, or dipping. As the resin material, a thermosetting resin such as an epoxy resin can be realized by transfer molding, and a thermoplastic resin such as a polyimide resin and polyphenylene sulfide can be realized by injection molding.
[0049]
Further, when performing transfer molding or injection molding in this process, as shown in FIG. 6B, each block 62 is provided with the mounting portion 63 in one common mold, and one block of common insulating resin 50 is used for each block. Mold. For this reason, compared with the conventional method of individually molding each mounting portion such as transfer molding, the amount of resin can be significantly reduced, and a common mold can be used.
[0050]
The thickness of the insulating resin 50 coated on the surface of the conductive foil 60 is adjusted so as to cover about 100 μm from the top of the bonding wire 55A of the circuit element 52. This thickness can be increased or reduced in consideration of strength.
[0051]
The feature of this step is that the conductive foil 60 serving as the conductive pattern 51 becomes a support substrate until the insulating resin 50 is covered. Conventionally, as shown in FIG. 12, the conductive paths 7 to 11 are formed by using the support substrate 5 which is not originally required. However, in the present invention, the conductive foil 60 serving as the support substrate is required as an electrode material. Material. Therefore, there is a merit that the operation can be performed while omitting the constituent materials as much as possible, and the cost can be reduced.
[0052]
Further, since the separation grooves 61 are formed shallower than the thickness of the conductive foil, the conductive foils 60 are not individually separated as the conductive patterns 51. Therefore, it can be handled as a sheet-shaped conductive foil 60 integrally, and when the insulating resin 50 is molded, it has a feature that the work of transporting to the mold and mounting on the mold becomes very easy.
[0053]
In the fourth step of the present invention, as shown in FIG. 7, at least the region where the conductive pattern 51 is provided of the block 62 of the conductive foil 60 in the thickness portion where the separation groove 61 is not provided is removed, and the blocks 62 are connected. The purpose is to selectively leave the conductive foil 60 serving as the connecting portion 90.
[0054]
In this step, as shown in FIG. 7A, the back surface of the conductive foil 60 is covered except for at least the region 91 where the conductive pattern 51 of each block 62 is provided and overlaps with the peripheral end of the insulating resin 50. Thereafter, the exposed conductive foil 60 is showered with an etchant to selectively wet-etch the region 91 provided with the conductive pattern 51, thereby exposing the conductive pattern 51.
[0055]
FIG. 7B shows a cross-sectional view after completion of the above-described wet etching. The portions of the upper and lower peripheral edges of the conductive foil 60 and the slits 63 of each block 62 are left as the connecting portions 90 without the conductive foil 60 being etched. Has the function of maintaining as it is. By the function of the connecting portion 90, each block 62 can be taken out of the etching apparatus together with the connecting portion 90.
[0056]
In this step, the region where the conductive pattern 51 is provided is selectively wet-etched on the conductive foil 60 until the insulating resin 50 shown by the dotted line in FIG. 6 is exposed. As a result, the conductive pattern 51 is separated into a conductive pattern 51 having a thickness of about 40 μm, and the back surface of the conductive pattern 51 is exposed to the insulating resin 50. That is, the surface of the insulating resin 50 filled in the separation groove 61 and the surface of the conductive pattern 51 have a structure that substantially matches. Therefore, the circuit device 53 of the present invention does not have a step unlike the conventional back surface electrodes 10 and 11 shown in FIG. 12, so that it can be horizontally moved by the surface tension of solder or the like during mounting and can be self-aligned. Have.
[0057]
Further, the back surface treatment of the conductive pattern 51 is performed to obtain the final structure shown in FIG. That is, a conductive material such as solder is applied to the exposed conductive pattern 51 to form the back electrodes 56A, 56B and 56C, and the circuit device is completed.
[0058]
The fifth step of the present invention is to separate the block 62 from the connecting portion 90 of the conductive foil 60 as shown in FIG. 7B.
[0059]
In this step, each block 62 connected by the connecting portion 90 is pressed so as to protrude from the connecting portion 90 side as indicated by an arrow, and the adhesive surface between the connecting portion 90 and the insulating resin 50 is mechanically peeled off to form each block. Separate 62. Therefore, there is no need for a special cutting die in this step, and there is an advantage that the operation can be performed by an extremely simple method.
[0060]
In the sixth step of the present invention, as shown in FIG. 9, a plurality of blocks 62 are attached to an adhesive sheet 80 by bringing an insulating resin into contact therewith.
[0061]
After etching the back surface of the conductive foil 60 in the previous step, each block 62 is separated from the conductive foil 60.
[0062]
In this step, the periphery of the pressure-sensitive adhesive sheet 80 is attached to a stainless steel ring-shaped metal frame 81, and four blocks 62 are provided at the center portion of the pressure-sensitive adhesive sheet 80 with an interval such that a blade does not hit during dicing. The insulating resin 50 is abutted and affixed. As the adhesive sheet 80, a UV sheet (manufactured by Lintec Corporation) is used. Since each block 62 is made of the insulating resin 50 and has mechanical strength, an inexpensive dicing sheet can be used.
[0063]
In the seventh step of the present invention, as shown in FIG. 10, the characteristic of the circuit element 52 of each mounting portion 65 of each block 62 which is collectively molded with the insulating resin 50 while being attached to the adhesive sheet 80 is used. Measurement.
[0064]
The back surface of the conductive pattern 51 is exposed on the back surface of each block 62 as shown in FIG. 10, and the mounting portions 65 are arranged in a matrix exactly the same as when the conductive pattern 51 was formed. A probe 68 is applied to the back surface electrode 56 exposed from the insulating resin 50 of the conductive pattern 51, and the characteristic parameters and the like of the circuit elements 52 of each mounting portion 65 are individually measured to determine good or bad, and a defective product is determined. Performs marking with magnetic ink or the like.
[0065]
In this step, since the circuit devices 53 of the respective mounting portions 65 are integrally supported by the insulating resin 50 for each block 62, they are not individually separated. Therefore, the plurality of blocks 62 stuck on the adhesive sheet 80 are vacuum-adsorbed to the mounting table of the tester, and the pitch feed is performed for each block 62 in the vertical and horizontal directions by the size of the mounting portion 65 as indicated by arrows. By doing so, the measurement of the circuit devices 53 of the respective mounting portions 65 of the block 62 can be performed very quickly in large quantities. That is, it is not necessary to determine the front and back sides of the circuit device and to recognize the positions of the electrodes, which are required in the related art. Further, since a plurality of blocks 62 are processed at the same time, the measurement time can be greatly reduced.
[0066]
In the eighth step of the present invention, as shown in FIG. 11, the insulating resin 50 of the block 62 is separated for each mounting portion 65 by dicing while being attached to the adhesive sheet 80.
[0067]
In this step, the plurality of blocks 62 stuck on the adhesive sheet 80 are sucked in vacuum on a mounting table of a dicing device, and the dicing blade 69 is used to insulate the separation grooves 61 along the dicing lines 70 between the mounting portions 65. The conductive resin 50 is diced and separated into individual circuit devices 53.
[0068]
In this step, the dicing blade 69 completely cuts the insulating resin 50, performs dicing at a cutting depth reaching the surface of the pressure-sensitive adhesive sheet, and completely separates each mounting portion 65. At the time of dicing, the positioning mark 67 inside the frame-shaped pattern 66 around each block previously provided in the first step is recognized, and dicing is performed based on this. As is well known, in dicing, after dicing all dicing lines 70 in the vertical direction, the mounting table is rotated by 90 degrees and dicing is performed according to the dicing lines 70 in the horizontal direction.
[0069]
Further, in this process, since only the insulating resin 50 filled in the separation groove 61 is present in the dicing line 70, the dicing blade 69 has a small amount of wear and does not generate metal burrs. .
[0070]
Further, even after this step and after dicing, the adhesive sheet 80 does not disintegrate into individual circuit devices due to the function of the pressure-sensitive adhesive sheet 80, so that the subsequent taping step can be performed efficiently. In other words, the circuit device integrally supported by the adhesive sheet 80 can identify only non-defective products and can be detached from the adhesive sheet 80 and accommodated in the accommodating hole of the carrier tape. For this reason, there is a feature that even a minute circuit device is not separated into pieces even before taping.
[0071]
【The invention's effect】
In the present invention, the conductive foil itself, which is the material of the conductive pattern, functions as a support substrate, and the whole is supported by the conductive foil until the separation groove is formed, the circuit element is mounted, and the insulating resin is attached. When the foil is separated as each conductive pattern, the insulating resin functions as a supporting substrate. Therefore, the circuit element, the conductive foil, and the insulating resin can be manufactured with the minimum necessary. As described in the conventional example, a support substrate is not required for originally configuring the circuit device, and the cost can be reduced. In addition, there is no need for a supporting substrate, the conductive pattern is embedded in the insulating resin, and the thickness of the insulating resin and the conductive foil can be adjusted, so that a very thin circuit device can be formed. There is also.
[0072]
Also, in the wire bonding process, by recognizing the recognition patterns provided on the upper and lower peripheral edges of the conductive foil, the coordinates of the position of each conductive pattern of each block can be automatically determined indirectly, so that the conductive pattern is directly recognized. There is an advantage that erroneous recognition due to irregular reflection of light in the separation groove, which occurs in the case of performing the above, can be prevented. Furthermore, since the processing can be performed by one position recognition for each block, there is an advantage that mass production can be realized with a wire bonding process being extremely simplified.
[0073]
Further, by adhering a plurality of blocks to the pressure-sensitive adhesive sheet 80, a minute circuit device can be processed without falling apart, and a manufacturing method with extremely high mass production effect can be realized.
[0074]
Further, as is apparent from FIG. 14, the step of forming a through-hole, the step of printing a conductor (in the case of a ceramic substrate), and the like can be omitted. Having. In addition, no frame mold is required at all, and this is a manufacturing method with a very short delivery time.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a manufacturing flow of the present invention.
FIG. 2 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 3 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 4 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 5 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 6 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 7 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 8 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 9 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 10 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 11 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 12 is a diagram illustrating a mounting structure of a conventional circuit device.
FIG. 13 is a diagram illustrating a conventional circuit device.
FIG. 14 is a diagram illustrating a method for manufacturing a conventional circuit device.
FIG. 15 is a diagram illustrating a conventional method for manufacturing a circuit device.
[Explanation of symbols]
REFERENCE SIGNS LIST 50 insulating resin 51 conductive pattern 52 circuit element 53 circuit device 61 separation groove 62 block 100 recognition pattern

Claims (13)

シート状の導電箔を用意し、複数個のブロックを離間して配置できるように前記ブロックの周囲に残余部を設け、前記各ブロックに少なくとも回路素子の搭載部を多数個形成する導電パターンを除く領域の前記導電箔に前記導電箔の厚みよりも浅い分離溝を形成して導電パターンを形成し、前記残余部に認識パターンを形成する工程と、
各ブロックの前記導電パターンの前記各搭載部に回路素子を固着する工程と、
前記認識パターンにより間接的に前記導電パターンの位置を認識しながら、前記各搭載部の回路素子の電極と所望の前記導電パターンとを電気的に接続する接続手段を形成する工程と、
各搭載部の前記回路素子を一括して被覆し、前記分離溝に充填されるように絶縁性樹脂で共通モールドする工程と、
前記導電箔をエッチングして前記各ブロックの前記導電パターンを裏面から露出させ且つ前記導電パターンと前記残余部とを分離させる工程と、
前記共通モールドされた前記ブロックの前記絶縁性樹脂が前記導電箔の残余部と連結される部分を前記導電箔の残余部から前記導電箔の残余部を切断せずに剥ぎ取り、前記各ブロックに分離する工程と、
前記各ブロックの前記絶縁性樹脂をダイシングにより分離して個別の回路装置に分離する工程とを具備することを特徴とする回路装置の製造方法。
A sheet-shaped conductive foil is prepared , a remaining portion is provided around the block so that a plurality of blocks can be spaced apart from each other, and a conductive pattern that forms at least a large number of circuit element mounting portions in each block is excluded. Forming a conductive pattern by forming a separation groove shallower than the thickness of the conductive foil in the conductive foil in a region, and forming a recognition pattern in the remaining portion;
Fixing a circuit element to each mounting portion of the conductive pattern of each block ;
A step of forming connection means for electrically connecting the electrodes of the circuit elements of the respective mounting portions and the desired conductive pattern while indirectly recognizing the position of the conductive pattern by the recognition pattern;
A step of collectively covering the circuit elements of each mounting portion and performing a common mold with an insulating resin so as to be filled in the separation grooves;
A step of etching the conductive foil to expose the conductive pattern of each block from the back and separating the conductive pattern and the remaining portion,
A portion of the common molded block where the insulating resin is connected to the remaining portion of the conductive foil is peeled off from the remaining portion of the conductive foil without cutting the remaining portion of the conductive foil. Separating,
Separating the insulating resin of each of the blocks by dicing to separate the circuit into individual circuit devices .
前記認識パターンは前記残余部の前記各ブロックの4隅に配置されることを特徴とする請求項1に記載された回路装置の製造方法。2. The method according to claim 1, wherein the recognition patterns are arranged at four corners of each of the remaining blocks. 前記認識パターンは前記残余部の上下周端部に配置されることを特徴とする請求項2に記載された回路装置の製造方法。3. The method according to claim 2, wherein the recognition pattern is arranged at upper and lower peripheral ends of the remaining portion . 前記導電箔は銅、アルミニウム、鉄−ニッケルのいずれかで構成されることを特徴とする請求項1に記載された回路装置の製造方法。The method according to claim 1, wherein the conductive foil is made of one of copper, aluminum, and iron-nickel. 前記導電箔の表面を導電皮膜で少なくとも部分的に被覆することを特徴とする請求項1に記載された回路装置の製造方法。2. The method according to claim 1, wherein the surface of the conductive foil is at least partially covered with a conductive film. 前記導電被膜はニッケル、金あるいは銀メッキ形成されることを特徴とする請求項4に記載された回路装置の製造方法。The method according to claim 4, wherein the conductive film is formed by plating with nickel, gold, or silver. 前記認識パターンは前記導電皮膜で形成されることを特徴とする請求項5または請求項6に記載された回路装置の製造方法。7. The method according to claim 5, wherein the recognition pattern is formed of the conductive film. 前記導電箔に選択的に形成される前記分離溝は化学的あるいは物理的エッチングにより形成されることを特徴とする請求項1に記載された回路装置の製造方法。2. The method according to claim 1, wherein the separation groove selectively formed in the conductive foil is formed by chemical or physical etching. 前記認識パターンの周囲には前記分離溝を設けていないことを特徴とする請求項8に記載された回路装置の製造方法。The method according to claim 8, wherein the separation groove is not provided around the recognition pattern. 前記回路素子は半導体ベアチップ、チップ回路部品のいずれかあるいは両方を固着されることを特徴とする請求項1に記載された回路装置の製造方法。2. The method according to claim 1, wherein one or both of a semiconductor bare chip and a chip circuit component are fixed to the circuit element. 前記接続手段はワイヤーボンディングで形成されることを特徴とする請求項1に記載された回路装置の製造方法。The method according to claim 1, wherein the connection unit is formed by wire bonding. 前記絶縁性樹脂はトランスファーモールドで前記ブロック毎に共通モールドされることを特徴とする請求項1に記載された回路装置の製造方法。2. The method according to claim 1, wherein the insulating resin is commonly molded for each of the blocks by transfer molding. 前記導電箔には少なくとも回路素子の搭載部を多数個形成する導電パターンをマトリックス状に配列したブロックを複数個並べたことを特徴とする請求項1に記載された回路装置の製造方法。2. The method for manufacturing a circuit device according to claim 1, wherein a plurality of blocks in which conductive patterns for forming at least a plurality of circuit element mounting portions are arranged in a matrix on the conductive foil.
JP2000266764A 2000-09-04 2000-09-04 Circuit device manufacturing method Expired - Fee Related JP3600136B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000266764A JP3600136B2 (en) 2000-09-04 2000-09-04 Circuit device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000266764A JP3600136B2 (en) 2000-09-04 2000-09-04 Circuit device manufacturing method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2002207453A Division JP4342157B2 (en) 2002-07-16 2002-07-16 Circuit device manufacturing method

Publications (2)

Publication Number Publication Date
JP2002076173A JP2002076173A (en) 2002-03-15
JP3600136B2 true JP3600136B2 (en) 2004-12-08

Family

ID=18753801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000266764A Expired - Fee Related JP3600136B2 (en) 2000-09-04 2000-09-04 Circuit device manufacturing method

Country Status (1)

Country Link
JP (1) JP3600136B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7875988B2 (en) * 2007-07-31 2011-01-25 Seiko Epson Corporation Substrate and manufacturing method of the same, and semiconductor device and manufacturing method of the same

Also Published As

Publication number Publication date
JP2002076173A (en) 2002-03-15

Similar Documents

Publication Publication Date Title
JP3609737B2 (en) Circuit device manufacturing method
JP4618941B2 (en) Semiconductor device
JP4761662B2 (en) Circuit device manufacturing method
JP3963655B2 (en) Circuit device manufacturing method
JP3600131B2 (en) Circuit device manufacturing method
KR20030019082A (en) Manufacturing method of circuit device
JP3600136B2 (en) Circuit device manufacturing method
JP4342157B2 (en) Circuit device manufacturing method
JP3600133B2 (en) Circuit device manufacturing method
JP3600130B2 (en) Circuit device manufacturing method
JP3600137B2 (en) Circuit device manufacturing method
JP3600135B2 (en) Circuit device manufacturing method
JP3600134B2 (en) Circuit device manufacturing method
JP3600132B2 (en) Circuit device manufacturing method
JP4334187B2 (en) Circuit device manufacturing method
JP2003037345A (en) Circuit device and method of manufacturing the same
JP4393038B2 (en) Circuit device manufacturing method
JP4471559B2 (en) Circuit device manufacturing method
JP2003188333A (en) Semiconductor device and method of manufacturing the same
JP2002329739A (en) Circuit device manufacturing method
JP4708625B2 (en) Bonding apparatus and semiconductor device manufacturing method using the same
JP2005045270A (en) Circuit device manufacturing method
JP2003037214A (en) Circuit device and method of manufacturing the same
JP2003077947A (en) Circuit device manufacturing method
JP2003051576A (en) Circuit device manufacturing method

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040907

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040915

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070924

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080924

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090924

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100924

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100924

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110924

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees