JP4342157B2 - Circuit device manufacturing method - Google Patents
Circuit device manufacturing method Download PDFInfo
- Publication number
- JP4342157B2 JP4342157B2 JP2002207453A JP2002207453A JP4342157B2 JP 4342157 B2 JP4342157 B2 JP 4342157B2 JP 2002207453 A JP2002207453 A JP 2002207453A JP 2002207453 A JP2002207453 A JP 2002207453A JP 4342157 B2 JP4342157 B2 JP 4342157B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- pattern
- block
- circuit device
- conductive foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、回路装置の製造方法に関し、特に乱反射を防止した認識パターンを用いた薄型の回路装置の製造方法に関するものである。
【0002】
【従来の技術】
従来、電子機器にセットされる回路装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。
【0003】
例えば、回路装置として半導体装置を例にして述べると、一般的な半導体装置として、従来通常のトランスファーモールドで封止されたパッケージ型半導体装置がある。この半導体装置は、図12のように、プリント基板PSに実装される。
【0004】
またこのパッケージ型半導体装置は、半導体チップ2の周囲を樹脂層3で被覆し、この樹脂層3の側部から外部接続用のリード端子4が導出されたものである。
【0005】
しかしこのパッケージ型半導体装置1は、リード端子4が樹脂層3から外に出ており、全体のサイズが大きく、小型化、薄型化および軽量化を満足するものではなかった。
【0006】
そのため、各社が競って小型化、薄型化および軽量化を実現すべく、色々な構造を開発し、最近ではCSP(チップサイズパッケージ)と呼ばれる、チップのサイズと同等のウェハスケールCSP、またはチップサイズよりも若干大きいサイズのCSPが開発されている。
【0007】
図13は、支持基板としてガラスエポキシ基板5を採用した、チップサイズよりも若干大きいCSP6を示すものである。ここではガラスエポキシ基板5にトランジスタチップTが実装されたものとして説明していく。
【0008】
このガラスエポキシ基板5の表面には、第1の電極7、第2の電極8およびダイパッド9が形成され、裏面には第1の裏面電極10と第2の裏面電極11が形成されている。そしてスルーホールTHを介して、前記第1の電極7と第1の裏面電極10が、第2の電極8と第2の裏面電極11が電気的に接続されている。またダイパッド9には前記ベアのトランジスタチップTが固着され、トランジスタのエミッタ電極と第1の電極7が金属細線12を介して接続され、トランジスタのベース電極と第2の電極8が金属細線12を介して接続されている。更にトランジスタチップTを覆うようにガラスエポキシ基板5に樹脂層13が設けられている。
【0009】
前記CSP6は、ガラスエポキシ基板5を採用するが、ウェハスケールCSPと違い、チップTから外部接続用の裏面電極10、11までの延在構造が簡単であり、安価に製造できるメリットを有する。
【0010】
また前記CSP6は、図12のように、プリント基板PSに実装される。プリント基板PSには、電気回路を構成する電極、配線が設けられ、前記CSP6、パッケージ型半導体装置1、チップ抵抗CRまたはチップコンデンサCC等が電気的に接続されて固着される。
【0011】
そしてこのプリント基板で構成された回路は、色々なセットの中に取り付けられる。
【0012】
つぎに、このCSPの製造方法を図14および図15を参照しながら説明する。
【0013】
まず基材(支持基板)としてガラスエポキシ基板5を用意し、この両面に絶縁性接着剤を介してCu箔20、21を圧着する。(以上図14Aを参照)
続いて、第1の電極7,第2の電極8、ダイパッド9、第1の裏面電極10および第2の裏面電極11対応するCu箔20、21に耐エッチング性のレジスト22を被覆し、Cu箔20、21をパターニングする。尚、パターニングは、表と裏で別々にしても良い(以上図14Bを参照)
続いて、ドリルやレーザを利用してスルーホールTHのための孔を前記ガラスエポキシ基板に形成し、この孔にメッキを施し、スルーホールTHを形成する。このスルーホールTHにより第1の電極7と第1の裏面電極10、第2の電極8と第2の裏面電極10が電気的に接続される。(以上図14Cを参照)
更に、図面では省略をしたが、ボンデイングポストと成る第1の電極7,第2の電極8にAuメッキを施すと共に、ダイボンディングポストとなるダイパッド9にAuメッキを施し、トランジスタチップTをダイボンディングする。
【0014】
最後に、トランジスタチップTのエミッタ電極と第1の電極7、トランジスタチップTのベース電極と第2の電極8を金属細線12を介して接続し、樹脂層13で被覆している。(以上図14Dを参照)
以上の製造方法により、支持基板5を採用したCSP型の電気素子が完成する。この製造方法は、支持基板としてフレキシブルシートを採用しても同様である。
【0015】
一方、セラミック基板を採用した製造方法を図15のフローに示す。支持基板であるセラミック基板を用意した後、スルーホールを形成し、その後、導電ペーストを使い、表と裏の電極を印刷し、焼結している。その後、前製造方法の樹脂層を被覆するまでは図14の製造方法と同じであるが、セラミック基板は、非常にもろく、フレキシブルシートやガラスエポキシ基板と異なり、直ぐに欠けてしまうため金型を用いたモールドができない問題がある。そのため、封止樹脂をポッティングし、硬化した後、封止樹脂を平らにする研磨を施し、最後にダイシング装置を使って個別分離している。
【0016】
【発明が解決しようとする課題】
図13に於いて、トランジスタチップT、接続手段7〜12および樹脂層13は、外部との電気的接続、トランジスタの保護をする上で、必要な構成要素であるが、これだけの構成要素で小型化、薄型化、軽量化を実現する回路素子を提供するのは難しかった。
【0017】
また、支持基板となるガラスエポキシ基板5は、前述したように本来不要なものである。しかし製造方法上、電極を貼り合わせるため、支持基板として採用しており、このガラスエポキシ基板5を無くすことができなかった。
【0018】
そのため、このガラスエポキシ基板5を採用することによって、コストが上昇し、更にはガラスエポキシ基板5が厚いために、回路素子として厚くなり、小型化、薄型化、軽量化に限界があった。
【0019】
更に、ガラスエポキシ基板やセラミック基板では必ず両面の電極を接続するスルーホール形成工程が不可欠であり、製造工程も長くなり量産に向かない問題もあった。
【0020】
【課題を解決するための手段】
本発明の回路装置の製造方法は、導電箔の上面から前記導電箔よりも浅い分離溝を形成することにより凸状の導電パターンが形成され、1つの回路装置を構成する複数個の導電パターンから成る搭載部をマトリックス状に配置することによりブロックが構成され、前記ブロックよりも外側の上面に認識パターンが形成された導電箔を用意し、前記ブロックに含まれる前記搭載部の導電パターンに回路素子を固着し、前記認識パターンの位置を確認することにより間接的に前記導電パターンの位置を認識してから、前記回路素子と前記導電パターンとを金属細線を介して接続し、前記ブロックに含まれる前記導電パターン、前記回路素子および前記金属細線を被覆すると共に、前記分離溝に充填されるように絶縁性樹脂を形成し、前記分離溝に充填された前記絶縁性樹脂が露出するまで前記導電箔を裏面から除去し、前記ブロックの前記絶縁性樹脂をダイシングすることにより各回路装置に分離する、ことを特徴とする。
【0021】
本発明では、導電パターンを形成する導電箔がスタートの材料であり、絶縁性樹脂がモールドされるまでは導電箔が支持機能を有し、モールド後は絶縁性樹脂が支持機能を有することで支持基板を不要にでき、従来の課題を解決することができる。
【0022】
また本発明では、認識パターンで間接的に各導電パターンの位置を認識するので、直接導電パターンを認識する場合に発生する分離溝での光の乱反射による誤認識を防止でき、各ブロック毎に1回の位置認識で処理できるので、極めてワイヤーボンディング工程を簡略化した大量生産を実現でき、従来の課題を解決することができる。
【0023】
【発明の実施の形態】
まず本発明の回路装置の製造方法について図1を参照しながら説明する。
【0024】
本発明は、導電箔を用意し、少なくとも回路素子の搭載部を多数個形成する導電パターンを除く領域の前記導電箔に前記導電箔の厚みよりも浅い分離溝を形成してブロック毎の導電パターンを形成し、前記導電箔の前記導電パターンを除く領域に認識パターンを形成する工程と、所望の前記導電パターンの前記各搭載部に回路素子を固着する工程と、前記認識パターンにより間接的に前記導電パターンの位置を認識する工程と、前記各搭載部の回路素子の電極と所望の前記導電パターンとを電気的に接続する接続手段を形成する工程と、各搭載部の前記回路素子を一括して被覆し、前記分離溝に充填されるように絶縁性樹脂で共通モールドする工程と、前記ブロックを前記導電箔から分離する工程と、複数個の前記ブロックを前記絶縁性樹脂を当接させて粘着シートに貼り付ける工程と、前記粘着シートに貼り付けられた状態で前記ブロックの各搭載部の前記回路素子の特性の測定を行う工程と、前記粘着シートに貼り付けられた状態で前記ブロックの前記絶縁性樹脂を各搭載部毎にダイシングにより分離する工程とから構成されている。
【0025】
図1に示すフローは上述した工程とは一致していないが、Cu箔、Agメッキ、ハーフエッチングの3つのフローで導電パターンおよび認識パターンの形成が行われる。ダイボンドのフローで各搭載部への回路素子の固着が行われる。位置認識のフローでは認識パターンを検出することで各導電パターンの位置認識を行う。ワイヤーボンディングのフローで回路素子の電極と導電パターンの接続を行う。トランスファーモールドのフローでは絶縁性樹脂による共通モールドが行われる。裏面Cu箔除去のフローでは分離溝のない厚み部分の導電箔のエッチングが行われる。裏面処理のフローでは裏面に露出した導電パターンの電極処理が行われる。ブロック分離のフローでは導電箔の連結部から各ブロックを機械的に分離される。粘着シートのフローでは粘着シートに複数個のブロックが貼り付けられる。測定のフローでは各搭載部に組み込まれた回路素子の良品判別や特性ランク分けが行われる。ダイシングのフローでは絶縁性樹脂からダイシングで個別の回路素子への分離が行われる。
【0026】
以下に、本発明の各工程を図2〜図11を参照して説明する。なお、図2〜図5は、各ブロックに搭載部を構成する導電パターンを形成し、この導電パターン上に回路素子を固着する工程を示している。
【0027】
本発明の第1の工程は、図2から図4に示すように、導電箔60を用意し、少なくとも回路素子52の搭載部を多数個形成する導電パターン51を除く領域の導電箔60に導電箔60の厚みよりも浅い分離溝61を形成してブロック毎の導電パターン51を形成し、導電箔60の導電パターン51を除く領域に認識パターン100を形成することにある。
【0028】
本工程では、まず図2Aの如く、シート状の導電箔60を用意する。この導電箔60は、ロウ材の付着性、ボンディング性、メッキ性が考慮されてその材料が選択され、材料としては、Cuを主材料とした導電箔、Alを主材料とした導電箔またはFe−Ni等の合金から成る導電箔等が採用される。
【0029】
導電箔の厚さは、後のエッチングを考慮すると10μm〜300μm程度が好ましく、ここでは70μm(2オンス)の銅箔を採用した。しかし300μm以上でも10μm以下でも基本的には良い。後述するように、導電箔60の厚みよりも浅い分離溝61が形成できればよい。
【0030】
尚、シート状の導電箔60は、所定の幅、例えば45mmでロール状に巻かれて用意され、これが後述する各工程に搬送されても良いし、所定の大きさにカットされた短冊状の導電箔60が用意され、後述する各工程に搬送されても良い。
【0031】
具体的には、図2Bに示す如く、短冊状の導電箔60に多数の搭載部が形成されるブロック62が4〜5個離間して並べられる。各ブロック62間にはスリット63が設けられ、モールド工程等での加熱処理で発生する導電箔60の応力を吸収する。また導電箔60の上下周端にはインデックス孔64が一定の間隔で設けられ、各工程での位置決めに用いられる。
【0032】
続いて、ブロック62毎の導電パターン51を形成する。
【0033】
まず、図3に示す如く、Cu箔60の上に、エッチング液に対して耐食性のある導電被膜MFをメッキにより選択的に被覆する。すなわち、導電パターン51となる領域を除いた導電箔60が露出するように導電被膜MFをパターニングする。そして、図4Aに示す如く、導電被膜MFを介して導電箔60を選択的にエッチングする。この導電被膜MFがエッチング保護膜となり、レジストを採用することなく分離溝61をエッチングできる。
【0034】
なお、この導電被膜MFとして考えられる材料は、Ag、Ni、Au、PtまたはPd等である。しかもこれら耐食性の導電被膜MFは、ダイパッド、ボンディングパッドとしてそのまま活用できる特徴を有する。例えば、Ag被膜は、Auと接着するし、ロウ材とも接着する。よってチップ裏面にAu被膜が被覆されていれば、そのまま導電パターン51上のAg被膜にチップを熱圧着でき、また半田等のロウ材を介してチップを固着できる。またAgの導電被膜にはAu細線が接着できるため、ワイヤーボンディングも可能となる。従って、これらの導電被膜MFをそのままダイパッド、ボンディングパッドとして活用できるメリットを有する。
【0035】
エッチングにより形成された分離溝61の深さは、例えば50μmであり、その側面は、粗面となるため絶縁性樹脂50との接着性が向上される。
【0036】
またこの分離溝61の側壁は、模式的にストレートで図示しているが、除去方法により異なる構造となる。この除去工程は、エッチャントとしては、塩化第二鉄または塩化第二銅が主に採用され、前記導電箔は、このエッチャントの中にディッピングされるか、このエッチャントでシャワーリングされる。ここでウェットエッチングは、一般に非異方性にエッチングされるため、側面は湾曲構造になる。
【0037】
また本工程は、本発明の特徴とする工程であり、図4Bに示す如く、導電箔60の導電パターン51を除く領域に認識パターン100を形成する。この認識パターンは前述した導電被膜MFのメッキ時に同時に形成されるので、導電パターン51との位置関係が一致する。認識パターン100の形状は十字型をしているが、正確な位置認識ができれば三角形でも、正方形でも良い。
【0038】
この認識パターン100は各ブロック62の導電パターン51を設けた導電箔60の上下周端に設けられ、各ブロック62の導電パターン51の4隅に配置される。更に、認識パターン100は横方向の組み合わせで水平方向を、縦方向の組み合わせで垂直方向を決める様に配置され、これらの方向と導電パターンの方向は完全に一致する。すなわち、認識パターン100を認識することで、間接的に各ブロック62の各導電パターンの位置の座標を自動的に決められるようになる。
【0039】
図4Bに具体的な導電パターン51を示す。本図は図2Bで示したブロック62の1個を拡大したもの対応する。黒く塗られた部分の1個が1つの搭載部65であり、導電パターン51を構成し、1つのブロック62には5行10列のマトリックス状に多数の搭載部65が配列され、各搭載部65毎に同一の導電パターン51が設けられている。各ブロックの周辺には枠状のパターン66が設けられ、それと少し離間しその内側にダイシング時の位置合わせマーク67が設けられている。枠状のパターン66はモールド金型との嵌合に使用し、また導電箔60の裏面エッチング後には絶縁性樹脂50の補強をする働きを有する。
【0040】
また、導電箔60の枠状のパターン66の外側のドットで示した残余部には分離溝61が形成されないように、導電パターン51のエッチング時にはレジスト層(図示せず)で被覆しておく。この結果、認識パターン100の周辺は最初の導電箔60のまま残り、分離溝61は形成されない。
【0041】
本発明の第2の工程は、図5に示す如く、所望の導電パターン51の各搭載部65に回路素子52を固着し、認識パターン100により間接的に導電パターン51の位置を認識してから、各搭載部65の回路素子52の電極と所望の導電パターン51とを電気的に接続する接続手段を形成することにある。
【0042】
回路素子52としては、トランジスタ、ダイオード、ICチップ等の半導体素子、チップコンデンサ、チップ抵抗等の受動素子である。また厚みが厚くはなるが、CSP、BGA等のフェイスダウンの半導体素子も実装できる。
【0043】
ここでは、ベアのトランジスタチップ52Aが導電パターン51Aにダイボンディングされ、エミッタ電極と導電パターン51B、ベース電極と導電パターン51Bが、熱圧着によるボールボンディングあるいは超音波によるウェッヂボンディング等で固着された金属細線55Aを介して接続される。また52Bは、チップコンデンサまたは受動素子であり、半田等のロウ材または導電ペースト55Bで固着される。
【0044】
続いて、本工程では認識パターン100を用いて各ブロック62の各導電パターン51の位置認識を行う。前述したように認識パターン100は導電箔60の上に導電被膜MFで形成され、その周辺に分離溝61が存在しないので、ボンディング装置のカメラで検出しても光が分離溝61の内壁で乱反射することがないのでその輪郭の区別が明瞭に行えるのである。従って、この4個の認識パターン100を正確に位置認識してから、ボンディング装置に記憶させた各導電パターン51の座標を用いてボンディングワイヤー55Aを正確に所定の導電パターン51に固着できる。勿論、半導体素子側の電極はボンディング装置のカメラで正確なパターン認識を行うことは言うまでもない。
【0045】
本工程では、各ブロック62に多数の導電パターン51が集積されているので、回路素子52の固着およびワイヤーボンディングが極めて効率的に行える利点がある。
【0046】
本発明の第3の工程は、図6に示す如く、各搭載部63の回路素子52を一括して被覆し、分離溝61に充填されるように絶縁性樹脂50で共通モールドすることにある。
【0047】
本工程では、図6Aに示すように、絶縁性樹脂50は回路素子52A、52Bおよび複数の導電パターン51A、51B、51Cを完全に被覆し、導電パターン51間の分離溝61には絶縁性樹脂50が充填されてた導電パターン51A、51B、51Cの側面の湾曲構造と嵌合して強固に結合する。そして絶縁性樹脂50により導電パターン51が支持されている。
【0048】
また本工程では、トランスファーモールド、インジェクションモールド、またはディッピングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【0049】
更に、本工程でトランスファーモールドあるいはインジェクションモールドする際に、図6Bに示すように各ブロック62は1つの共通のモールド金型に搭載部63を納め、各ブロック毎に1つの絶縁性樹脂50で共通にモールドを行う。このために従来のトランスファーモールド等の様に各搭載部を個別にモールドする方法に比べて、大幅な樹脂量の削減が図れ、モールド金型の共通化も図れる。
【0050】
導電箔60表面に被覆された絶縁性樹脂50の厚さは、回路素子52のボンディングワイヤー55Aの最頂部から約100μm程度が被覆されるように調整されている。この厚みは、強度を考慮して厚くすることも、薄くすることも可能である。
【0051】
本工程の特徴は、絶縁性樹脂50を被覆するまでは、導電パターン51となる導電箔60が支持基板となることである。従来では、図12の様に、本来必要としない支持基板5を採用して導電路7〜11を形成しているが、本発明では、支持基板となる導電箔60は、電極材料として必要な材料である。そのため、構成材料を極力省いて作業できるメリットを有し、コストの低下も実現できる。
【0052】
また分離溝61は、導電箔の厚みよりも浅く形成されているため、導電箔60が導電パターン51として個々に分離されていない。従ってシート状の導電箔60として一体で取り扱え、絶縁性樹脂50をモールドする際、金型への搬送、金型への実装の作業が非常に楽になる特徴を有する。
【0053】
本発明の第4の工程は、図7に示す如く、分離溝61を設けていない厚み部分の導電箔60のブロック62の少なくとも導電パターン51を設けた領域を除去し、ブロック62間を連結する連結部90となる導電箔60を選択的に残すことにある。
【0054】
本工程では、図7Aに示す如く、導電箔60の裏面に各ブロック62の少なくとも導電パターン51を設けた領域91を除き、且つ絶縁性樹脂50の周端部と重ねて被覆される。その後、露出された導電箔60をエッチング液をシャワーして導電パターン51を設けた領域91を選択的にウェトエッチングして、導電パター51を露出させる。
【0055】
図7Bは上記したウェトエッチング終了後の断面図を示し、導電箔60の上下周端と各ブロック62のスリット63を設けた部分は連結部90として導電箔60がエッチングされないまま残り、各ブロック62をそのままの状態で維持する働きを有する。この連結部90の働きで、各ブロック62は連結部90とともにエッチング装置から取り出せる。
【0056】
本工程では、図6に点線で示した絶縁性樹脂50が露出する手前まで、導電箔60を選択的に導電パターン51を設けた領域をウェトエッチングする。その結果、約40μmの厚さの導電パターン51となって分離され、絶縁性樹脂50に導電パターン51の裏面が露出する構造となる。すなわち、分離溝61に充填された絶縁性樹脂50の表面と導電パターン51の表面は、実質一致している構造となっている。従って、本発明の回路装置53は図12に示した従来の裏面電極10、11のように段差が設けられないため、マウント時に半田等の表面張力でそのまま水平に移動してセルフアラインできる特徴を有する。
【0057】
更に、導電パターン51の裏面処理を行い、図8に示す最終構造を得る。すなわち、必要によって露出した導電パターン51に半田等の導電材を被着して裏面電極56A、56B、56Cを形成し、回路装置として完成する。
【0058】
本発明の第5の工程は、図7Bに示す如く、ブロック62を導電箔60の連結部90から分離することにある。
【0059】
本工程では、連結部90で繋がった各ブロック62を矢印のように連結部90側から突き上げるように押圧して、連結部90と絶縁性樹脂50との接着面を機械的に剥がして各ブロック62を分離する。従って、本工程では特別な切断金型も不要であり、極めて単純な方法で作業できる利点がある。
【0060】
本発明の第6の工程は、図9に示す如く、複数個のブロック62を絶縁性樹脂を当接させて粘着シート80に貼り付けることにある。
【0061】
前工程で導電箔60の裏面エッチングをした後に、導電箔60から各ブロック62が切り離される。
【0062】
本工程では、ステンレス製のリング状の金属枠81に粘着シート80の周辺を貼り付け、粘着シート80の中央部分には4個のブロック62をダイシング時のブレードが当たらないような間隔を設けて絶縁性樹脂50を当接させて貼り付けられる。粘着シート80としてはUVシート(リンテック社製)が用いられるが、各ブロック62は絶縁性樹脂50で機械的強度があるので、安価なダイシングシートでも使用できる。
【0063】
本発明の第7の工程は、図10に示す如く、粘着シート80に貼り付けられた状態で絶縁性樹脂50で一括してモールドされた各ブロック62の各搭載部65の回路素子52の特性の測定を行うことにある。
【0064】
各ブロック62の裏面には図10に示すように導電パターン51の裏面が露出されており、各搭載部65が導電パターン51形成時と全く同一にマトリックス状に配列されている。この導電パターン51の絶縁性樹脂50から露出した裏面電極56にプローブ68を当てて、各搭載部65の回路素子52の特性パラメータ等を個別に測定して良不良の判定を行い、不良品には磁気インク等でマーキングを行う。
【0065】
本工程では、各搭載部65の回路装置53は絶縁性樹脂50でブロック62毎に一体で支持されているので、個別にバラバラに分離されていない。従って、粘着シート80に貼り付けられた複数個のブロック62をテスターの載置台に真空で吸着させ、ブロック62毎に搭載部65のサイズ分だけ矢印のように縦方向および横方向にピッチ送りをすることで、極めて早く大量にブロック62の各搭載部65の回路装置53の測定を行える。すなわち、従来必要であった回路装置の表裏の判別、電極の位置の認識等が不要にでき、更に複数個のブロック62を同時に処理するので、測定時間の大幅な短縮を図れる。
【0066】
本発明の第8の工程は、図11に示す如く、粘着シート80に貼り付けられた状態でブロック62の絶縁性樹脂50を各搭載部65毎にダイシングにより分離することにある。
【0067】
本工程では、粘着シート80に貼り付けられた複数個のブロック62をダイシング装置の載置台に真空で吸着させ、ダイシングブレード69で各搭載部65間のダイシングライン70に沿って分離溝61の絶縁性樹脂50をダイシングし、個別の回路装置53に分離する。
【0068】
本工程で、ダイシングブレード69は完全に絶縁性樹脂50を切断し粘着シートの表面に達する切削深さでダイシングを行い、完全に各搭載部65毎に分離する。ダイシング時は予め前述した第1の工程で設けた各ブロックの周辺の枠状のパターン66の内側の位置合わせマーク67を認識して、これを基準としてダイシングを行う。周知ではあるが、ダイシングは縦方向にすべてのダイシングライン70をダイシングをした後、載置台を90度回転させて横方向のダイシングライン70に従ってダイシングを行う。
【0069】
また本工程では、ダイシングライン70には分離溝61に充填された絶縁性樹脂50しか存在しないので、ダイシングブレード69の摩耗は少なく、金属バリも発生せず極めて正確な外形にダイシングできる特徴がある。
【0070】
更に本工程後でも、ダイシング後も粘着シート80の働きで個別の回路装置にバラバラにならず、その後のテーピング工程でも効率よく作業できる。すなわち、粘着シート80に一体に支持された回路装置は良品のみを識別してキャリアテープの収納孔に吸着コレットで粘着シート80から離脱させて収納できる。このために微小な回路装置であっても、テーピングまで一度もバラバラに分離されない特徴がある。
【0071】
【発明の効果】
本発明では、導電パターンの材料となる導電箔自体を支持基板として機能させ、分離溝の形成時あるいは回路素子の実装、絶縁性樹脂の被着時までは導電箔で全体を支持し、また導電箔を各導電パターンとして分離する時は、絶縁性樹脂を支持基板にして機能させている。従って、回路素子、導電箔、絶縁性樹脂の必要最小限で製造できる。従来例で説明した如く、本来回路装置を構成する上で支持基板が要らなくなり、コスト的にも安価にできる。また支持基板が不要であること、導電パターンが絶縁性樹脂に埋め込まれていること、更には絶縁性樹脂と導電箔の厚みの調整が可能であることにより、非常に薄い回路装置が形成できるメリットもある。
【0072】
また、ワイヤーボンディング工程において、導電箔の上下周端に設けた認識パターンを認識することで、間接的に各ブロックの各導電パターンの位置の座標を自動的に決められるので、直接導電パターンを認識する場合に発生する分離溝での光の乱反射による誤認識を防止できる利点がある。更に、各ブロック毎に1回の位置認識で処理できるので、極めてワイヤーボンディング工程を簡略化した大量生産を実現できる利点もある。
【0073】
更に、粘着シート80に複数個のブロックを貼り付けることで、微小な回路装置を最後までバラバラにすることなく処理でき、極めて量産効果が高い製造方法を実現できる。
【0074】
また図14から明白なように、スルーホールの形成工程、導体の印刷工程(セラミック基板の場合)等を省略できるので、従来より従来より製造工程を大幅に短縮でき、全工程を内作できる利点を有する。またフレーム金型も一切不要であり、極めて短納期となる製造方法である。
【図面の簡単な説明】
【図1】本発明の製造フローを説明する図である。
【図2】本発明の回路装置の製造方法を説明する図である。
【図3】本発明の回路装置の製造方法を説明する図である。
【図4】本発明の回路装置の製造方法を説明する図である。
【図5】本発明の回路装置の製造方法を説明する図である。
【図6】本発明の回路装置の製造方法を説明する図である。
【図7】本発明の回路装置の製造方法を説明する図である。
【図8】本発明の回路装置の製造方法を説明する図である。
【図9】本発明の回路装置の製造方法を説明する図である。
【図10】本発明の回路装置の製造方法を説明する図である。
【図11】本発明の回路装置の製造方法を説明する図である。
【図12】従来の回路装置の実装構造を説明する図である。
【図13】従来の回路装置を説明する図である。
【図14】従来の回路装置の製造方法を説明する図である。
【図15】従来の回路装置の製造方法を説明する図である。
【符号の説明】
50 絶縁性樹脂
51 導電パターン
52 回路素子
53 回路装置
61 分離溝
62 ブロック
100 認識パターン[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a circuit device, and more particularly to a method for manufacturing a thin circuit device using a recognition pattern in which irregular reflection is prevented.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, a circuit device set in an electronic device is employed in a mobile phone, a portable computer, and the like, and thus, a reduction in size, thickness, and weight are required.
[0003]
For example, a semiconductor device as an example of a circuit device will be described. As a general semiconductor device, there is a package type semiconductor device sealed by a conventional transfer mold. This semiconductor device is mounted on a printed circuit board PS as shown in FIG.
[0004]
In this package type semiconductor device, the periphery of the
[0005]
However, the package
[0006]
Therefore, various companies have competed to develop various structures to achieve miniaturization, thinning, and weight reduction, and recently called CSP (chip size package), wafer scale CSP equivalent to chip size, or chip size A slightly larger CSP has been developed.
[0007]
FIG. 13 shows a
[0008]
A
[0009]
The CSP 6 employs the glass epoxy substrate 5, but unlike the wafer scale CSP, the extending structure from the chip T to the
[0010]
The CSP 6 is mounted on a printed circuit board PS as shown in FIG. The printed circuit board PS is provided with electrodes and wirings constituting an electric circuit, and the
[0011]
And the circuit comprised with this printed circuit board is attached in various sets.
[0012]
Next, a method for manufacturing the CSP will be described with reference to FIGS.
[0013]
First, a glass epoxy substrate 5 is prepared as a base material (support substrate), and
Subsequently, the
Subsequently, a hole for the through hole TH is formed in the glass epoxy substrate by using a drill or a laser, and the hole is plated to form the through hole TH. The
Further, although omitted in the drawings, the
[0014]
Finally, the emitter electrode of the transistor chip T and the
With the above manufacturing method, a CSP type electric element employing the support substrate 5 is completed. This manufacturing method is the same even if a flexible sheet is adopted as the support substrate.
[0015]
On the other hand, a manufacturing method employing a ceramic substrate is shown in the flow of FIG. After preparing the ceramic substrate as the support substrate, through holes are formed, and then the front and back electrodes are printed and sintered using a conductive paste. After that, it is the same as the manufacturing method of FIG. 14 until the resin layer of the pre-manufacturing method is coated, but the ceramic substrate is very brittle, and unlike a flexible sheet or glass epoxy substrate, it will be chipped immediately, so a mold is used. There is a problem that can not be molded. Therefore, the potting resin is potted and cured, and then polishing for flattening the sealing resin is performed, and finally, the dicing apparatus is used for individual separation.
[0016]
[Problems to be solved by the invention]
In FIG. 13, a transistor chip T, connecting means 7 to 12 and a resin layer 13 are necessary components for electrical connection with the outside and protection of the transistor. It has been difficult to provide a circuit element that can be made thinner, thinner and lighter.
[0017]
Moreover, the glass epoxy board | substrate 5 used as a support substrate is an essentially unnecessary thing as mentioned above. However, since the electrodes are bonded together in the manufacturing method, it is adopted as a support substrate, and the glass epoxy substrate 5 cannot be eliminated.
[0018]
For this reason, the use of the glass epoxy substrate 5 increases the cost. Further, since the glass epoxy substrate 5 is thick, it becomes thick as a circuit element, and there is a limit to miniaturization, thickness reduction, and weight reduction.
[0019]
Furthermore, a glass epoxy substrate or a ceramic substrate always requires a through-hole forming process for connecting electrodes on both sides, and the manufacturing process becomes long and is not suitable for mass production.
[0020]
[Means for Solving the Problems]
According to the method for manufacturing a circuit device of the present invention, a convex conductive pattern is formed by forming a separation groove shallower than the conductive foil from the upper surface of the conductive foil, and a plurality of conductive patterns constituting one circuit device are formed. A conductive foil having a recognition pattern formed on the upper surface outside the block is prepared by arranging the mounting portions in a matrix, and a circuit element is provided on the conductive pattern of the mounting portion included in the block. And the position of the conductive pattern is indirectly recognized by confirming the position of the recognition pattern, and then the circuit element and the conductive pattern are connected via a thin metal wire and included in the block. Covering the conductive pattern, the circuit element and the fine metal wire, and forming an insulating resin so as to fill the separation groove, The conductive foil is removed from the rear surface to Hama been the insulating resin is exposed, separated to each circuit device by dicing the insulating resin of said block, characterized in that.
[0021]
In the present invention, the conductive foil forming the conductive pattern is a starting material, and the conductive foil has a supporting function until the insulating resin is molded, and after the molding, the insulating resin has a supporting function. A board | substrate can be made unnecessary and the conventional subject can be solved.
[0022]
Further, in the present invention, since the position of each conductive pattern is indirectly recognized by the recognition pattern, it is possible to prevent erroneous recognition due to light irregular reflection at the separation groove, which occurs when the conductive pattern is directly recognized, and 1 for each block. Since the process can be performed by recognizing the position once, mass production with an extremely simplified wire bonding process can be realized, and the conventional problems can be solved.
[0023]
DETAILED DESCRIPTION OF THE INVENTION
First, a method for manufacturing a circuit device of the present invention will be described with reference to FIG.
[0024]
The present invention provides a conductive foil for each block by preparing a conductive foil and forming a separation groove shallower than the thickness of the conductive foil in the conductive foil in a region excluding the conductive pattern forming at least a large number of circuit element mounting portions. Forming a recognition pattern in a region excluding the conductive pattern of the conductive foil, fixing a circuit element to each mounting portion of the desired conductive pattern, and indirectly using the recognition pattern The step of recognizing the position of the conductive pattern, the step of forming a connection means for electrically connecting the electrode of the circuit element of each mounting part and the desired conductive pattern, and the circuit element of each mounting part are collectively performed. A step of forming a common mold with an insulating resin so as to fill the separation groove, a step of separating the block from the conductive foil, and a plurality of the blocks formed of the insulating resin. A process of contacting and sticking to the adhesive sheet, a process of measuring characteristics of the circuit elements of each mounting portion of the block in a state of being attached to the adhesive sheet, and a state of being attached to the adhesive sheet And the step of separating the insulating resin of the block by dicing for each mounting portion.
[0025]
Although the flow shown in FIG. 1 does not coincide with the above-described process, the conductive pattern and the recognition pattern are formed by three flows of Cu foil, Ag plating, and half etching. The circuit element is fixed to each mounting portion in the die bonding flow. In the position recognition flow, the position of each conductive pattern is recognized by detecting the recognition pattern. The electrode of the circuit element and the conductive pattern are connected in the wire bonding flow. In the transfer mold flow, a common mold using an insulating resin is performed. In the flow of removing the rear Cu foil, the conductive foil in the thickness portion without the separation groove is etched. In the back surface processing flow, electrode processing of the conductive pattern exposed on the back surface is performed. In the block separation flow, each block is mechanically separated from the connecting portion of the conductive foil. In the flow of the adhesive sheet, a plurality of blocks are attached to the adhesive sheet. In the measurement flow, non-defective product discrimination and characteristic rank classification of circuit elements incorporated in each mounting part are performed. In the dicing flow, the insulating resin is separated into individual circuit elements by dicing.
[0026]
Below, each process of this invention is demonstrated with reference to FIGS. 2 to 5 show a process of forming a conductive pattern constituting the mounting portion in each block and fixing a circuit element on the conductive pattern.
[0027]
In the first step of the present invention, as shown in FIGS. 2 to 4, a
[0028]
In this step, first, a sheet-like
[0029]
The thickness of the conductive foil is preferably about 10 μm to 300 μm in consideration of the later etching, and here, a copper foil of 70 μm (2 ounces) is employed. However, it is basically good if it is 300 μm or more and 10 μm or less. As will be described later, it is only necessary that the
[0030]
In addition, the sheet-like
[0031]
Specifically, as shown in FIG. 2B, 4 to 5
[0032]
Subsequently, the
[0033]
First, as shown in FIG. 3, on the
[0034]
In addition, the material considered as this conductive film MF is Ag, Ni, Au, Pt, Pd, or the like. In addition, these corrosion-resistant conductive films MF have a characteristic that they can be used as they are as die pads and bonding pads. For example, the Ag coating adheres to Au and also to the brazing material. Therefore, if the Au coating is coated on the back surface of the chip, the chip can be thermocompression bonded to the Ag coating on the
[0035]
The depth of the
[0036]
The side wall of the
[0037]
Further, this process is a process that is a feature of the present invention, and as shown in FIG. 4B, the
[0038]
The
[0039]
FIG. 4B shows a specific
[0040]
In addition, a resist layer (not shown) is covered when the
[0041]
In the second step of the present invention, as shown in FIG. 5, the circuit element 52 is fixed to each mounting
[0042]
The circuit element 52 is a semiconductor element such as a transistor, a diode or an IC chip, or a passive element such as a chip capacitor or a chip resistor. Although the thickness is increased, face-down semiconductor elements such as CSP and BGA can also be mounted.
[0043]
Here, a
[0044]
Subsequently, in this step, the position of each
[0045]
In this step, since a large number of
[0046]
As shown in FIG. 6, the third step of the present invention is to collectively cover the circuit elements 52 of the mounting
[0047]
In this step, as shown in FIG. 6A, the insulating
[0048]
Further, this step can be realized by transfer molding, injection molding, or dipping. As the resin material, a thermosetting resin such as an epoxy resin can be realized by transfer molding, and a thermoplastic resin such as polyimide resin or polyphenylene sulfide can be realized by injection molding.
[0049]
Furthermore, when performing transfer molding or injection molding in this step, each
[0050]
The thickness of the insulating
[0051]
The feature of this step is that the
[0052]
Further, since the
[0053]
In the fourth step of the present invention, as shown in FIG. 7, at least the region provided with the
[0054]
In this step, as shown in FIG. 7A, at least the
[0055]
FIG. 7B shows a cross-sectional view after completion of the above-described wet etching. The upper and lower circumferential ends of the
[0056]
In this step, the
[0057]
Further, the back surface treatment of the
[0058]
The fifth step of the present invention is to separate the
[0059]
In this step, each
[0060]
The sixth step of the present invention is to affix the plurality of
[0061]
After etching the back surface of the
[0062]
In this process, the periphery of the pressure-
[0063]
In the seventh step of the present invention, as shown in FIG. 10, the characteristics of the circuit element 52 of each mounting
[0064]
As shown in FIG. 10, the back surface of the
[0065]
In this step, since the circuit devices 53 of the mounting
[0066]
As shown in FIG. 11, the eighth step of the present invention is to separate the insulating
[0067]
In this step, the plurality of
[0068]
In this step, the
[0069]
Further, in this process, since only the insulating
[0070]
Further, even after this step, even after dicing, the
[0071]
【The invention's effect】
In the present invention, the conductive foil itself, which is the material of the conductive pattern, functions as a support substrate, and the whole is supported by the conductive foil until the separation groove is formed or the circuit element is mounted and the insulating resin is applied. When separating the foil as each conductive pattern, the insulating resin is used as a support substrate to function. Therefore, the circuit element, conductive foil, and insulating resin can be manufactured with the minimum necessary. As described in the conventional example, a support substrate is not necessary in constructing a circuit device originally, and the cost can be reduced. In addition, because the support substrate is not required, the conductive pattern is embedded in the insulating resin, and the thickness of the insulating resin and conductive foil can be adjusted, it is possible to form a very thin circuit device. There is also.
[0072]
Also, in the wire bonding process, by recognizing the recognition pattern provided on the upper and lower peripheral edges of the conductive foil, the coordinates of the position of each conductive pattern in each block can be automatically determined indirectly, so the direct conductive pattern is recognized. There is an advantage that misrecognition due to diffused reflection of light at the separation groove that occurs in the case of being prevented can be prevented. Furthermore, since each block can be processed by position recognition once, there is an advantage that mass production can be realized by extremely simplifying the wire bonding process.
[0073]
Furthermore, by attaching a plurality of blocks to the
[0074]
Further, as apparent from FIG. 14, the through-hole forming process, the conductor printing process (in the case of a ceramic substrate), etc. can be omitted, so that the manufacturing process can be greatly shortened compared to the prior art, and the entire process can be produced internally. Have Also, a frame mold is not required at all, and this is a manufacturing method with extremely short delivery time.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a production flow of the present invention.
FIG. 2 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 3 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 4 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 5 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 6 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 7 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 8 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 9 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 10 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 11 is a diagram illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 12 is a diagram illustrating a mounting structure of a conventional circuit device.
FIG. 13 is a diagram illustrating a conventional circuit device.
FIG. 14 is a diagram illustrating a conventional method for manufacturing a circuit device.
FIG. 15 is a diagram illustrating a conventional method for manufacturing a circuit device.
[Explanation of symbols]
50 Insulating
Claims (6)
前記ブロックに含まれる前記搭載部の導電パターンに回路素子を固着し、
前記認識パターンの位置を確認することにより間接的に前記導電パターンの位置を認識してから、前記回路素子と前記導電パターンとを金属細線を介して接続し、
前記ブロックに含まれる前記導電パターン、前記回路素子および前記金属細線を被覆すると共に、前記分離溝に充填されるように絶縁性樹脂を形成し、
前記分離溝に充填された前記絶縁性樹脂が露出するまで前記導電箔を裏面から除去し、
前記ブロックの前記絶縁性樹脂をダイシングすることにより各回路装置に分離する、
ことを特徴とする回路装置の製造方法。 A conductive film made of plating provided on the upper surface of the conductive foil is formed as an etching protective film, and etching is performed through the protective film to form a separation groove shallower than the conductive foil, thereby forming a convex conductive pattern. A block is formed by arranging a plurality of mounting portions formed of a plurality of conductive patterns constituting one circuit device in a matrix , and the separation grooves are not formed in the conductive foil outside the block. A conductive foil having a recognition pattern formed of the conductive film is formed on the upper surface of the conductive foil outside the block where the separation groove is not formed;
A circuit element is fixed to the conductive pattern of the mounting portion included in the block,
After indirectly recognizing the position of the conductive pattern by confirming the position of the recognition pattern, the circuit element and the conductive pattern are connected via a fine metal wire,
Covering the conductive pattern, the circuit element and the fine metal wire included in the block, and forming an insulating resin so as to fill the separation groove,
Removing the conductive foil from the back surface until the insulating resin filled in the separation groove is exposed;
Separating each circuit device by dicing the insulating resin of the block;
A method for manufacturing a circuit device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002207453A JP4342157B2 (en) | 2002-07-16 | 2002-07-16 | Circuit device manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002207453A JP4342157B2 (en) | 2002-07-16 | 2002-07-16 | Circuit device manufacturing method |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000266764A Division JP3600136B2 (en) | 2000-09-04 | 2000-09-04 | Circuit device manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003051577A JP2003051577A (en) | 2003-02-21 |
| JP4342157B2 true JP4342157B2 (en) | 2009-10-14 |
Family
ID=19195817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002207453A Expired - Fee Related JP4342157B2 (en) | 2002-07-16 | 2002-07-16 | Circuit device manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4342157B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6476492B2 (en) * | 2015-08-10 | 2019-03-06 | 大口マテリアル株式会社 | Lead frame aggregate substrate and semiconductor device aggregate, and lead frame aggregate substrate and semiconductor device manufacturing method |
| JP7449665B2 (en) * | 2019-09-26 | 2024-03-14 | 株式会社Kanzacc | Metal strip and method for manufacturing the metal strip |
-
2002
- 2002-07-16 JP JP2002207453A patent/JP4342157B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003051577A (en) | 2003-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3609737B2 (en) | Circuit device manufacturing method | |
| JP4618941B2 (en) | Semiconductor device | |
| JP4761662B2 (en) | Circuit device manufacturing method | |
| JP3963655B2 (en) | Circuit device manufacturing method | |
| JP3600131B2 (en) | Circuit device manufacturing method | |
| JP4342157B2 (en) | Circuit device manufacturing method | |
| JP3600136B2 (en) | Circuit device manufacturing method | |
| JP3600133B2 (en) | Circuit device manufacturing method | |
| JP3600130B2 (en) | Circuit device manufacturing method | |
| JP4698080B2 (en) | Circuit device manufacturing method | |
| JP4334187B2 (en) | Circuit device manufacturing method | |
| JP3600137B2 (en) | Circuit device manufacturing method | |
| JP4393038B2 (en) | Circuit device manufacturing method | |
| JP4803931B2 (en) | Circuit module | |
| JP2003037345A (en) | Circuit device and method of manufacturing the same | |
| JP3600135B2 (en) | Circuit device manufacturing method | |
| JP4471559B2 (en) | Circuit device manufacturing method | |
| JP3600134B2 (en) | Circuit device manufacturing method | |
| JP3600132B2 (en) | Circuit device manufacturing method | |
| JP4708625B2 (en) | Bonding apparatus and semiconductor device manufacturing method using the same | |
| JP2003188333A (en) | Semiconductor device and method of manufacturing the same | |
| JP2005045270A (en) | Circuit device manufacturing method | |
| JP2002329739A (en) | Circuit device manufacturing method | |
| JP2003037214A (en) | Circuit device and method of manufacturing the same | |
| JP2003100984A (en) | Circuit module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050706 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070411 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080930 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090408 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090609 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090707 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130717 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |