JP3602067B2

JP3602067B2 - 静電チャック

Info

Publication number: JP3602067B2
Application number: JP2001134122A
Authority: JP
Inventors: 眞助増田; 清利藤井
Original assignee: ジーイー・スペシャルティ・マテリアルズ・ジャパン株式会社
Priority date: 2000-12-11
Filing date: 2001-05-01
Publication date: 2004-12-15
Anticipated expiration: 2021-05-01
Also published as: JP2002246451A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体や液晶の製造プロセスに好適に用いられる静電チャックに関する。
【０００２】
【従来の技術】
半導体や液晶の製造プロセスにおいて、ドライエッチングやＰＶＤ（物理的気相蒸着法）等を行う際に対象物（シリコンウエハー）を固定するために静電チャックが広く用いられている。
【０００３】
静電チャックは、たとえば図１に示すように、グラファイト板１の周囲をＰＢＮ（熱分解窒化ホウ素）等の絶縁層２で被覆してなる絶縁基材上に導体電極３を所定パターンで配置し、これらを被膜層４で被覆した構成を有している。図示しないが、電極３の両端は端子を通じて電源に接続されている。
【０００４】
この構成の静電チャックにおいて、表面（チャック面）上にシリコンウエハー等の被吸着物５を載置して、電極端子間に電圧を印加するとクーロン力が発生し、被吸着物５をチャックすることができる。また、この構成では静電チャックがヒータを兼ねており、適正なチャック吸引力が発揮される最適温度に被吸着物５を均一に加熱するようにしている。
【０００５】
なお、図１は双極型静電チャックの構成例を示すものであり、単極型静電チャックにおいては、絶縁基材上に単一の導体電極を配置したものを被膜層で被覆した構成を有し、電極と、表面に載置した被吸着物との間に電圧印加することによってチャックする。
【０００６】
静電チャックにおける上記被膜層は、１０^８〜１０^１３Ω・ｃｍの範囲の電気抵抗率を持つことが好ましい。被膜層に上記範囲の電気抵抗率を持たせることにより、電極と被吸着物との間に極微弱電流が流れることを許容し、ジョンソンラーベック効果によりチャック吸引力が大幅に増大する。
【０００７】
この観点より、本出願人は、ＣＶＤ（化学的気相蒸着法）を用いてＰＢＮに微量のカーボンを含有させて被膜層４とすることにより上記範囲の電気抵抗率を与える手法を発案し、特許第２７５６９４４号を取得した。この方法によれば、ＰＢＮ成形のための反応ガス（たとえば三塩化ホウ素＋アンモニア）に加えてカーボン添加のために必要なガス（たとえばメタン）を減圧高温ＣＶＤ炉内に導入し、微量カーボンを含有するＰＢＮ成形体を得ることで、上記範囲の電気抵抗率を有する被膜層が形成される。
【０００８】
【発明が解決しようとする課題】
ところで、静電チャックの被膜層は、上記範囲の電気抵抗率を持つことが望まれるだけでなく、平滑性、薄膜性、耐摩耗性等も重要な要求性能である。また、図１に示すようにヒータを兼ねる場合には、熱伝導率、赤外線透過性等のヒータとしての要求性能も満たす必要がある。
【０００９】
特許第２７５６９４４号ではＣＶＤ法により微量のカーボンを添加したＰＢＮ（Ｃ−ＰＢＮ）で被膜層を形成しており、概ね満足すべき性能を発揮し得るものであるが、Ｃ−ＰＢＮは結晶質であるため、基材から層剥離しやすく耐久性が若干劣ること、被膜層から結晶が脱離してパーティクルの発生原因となること、複数の反応ガスによる化学反応となるためカーボン含有量を厳密にコントロールするためにはプロセス制御が複雑であり、電気抵抗率にもバラツキが生じやすいこと、膜厚が不均一になりやすいため製品化には表面研磨が必要であること、等の問題があった。
【００１０】
【課題を解決するための手段】
本発明者は、静電チャックにおける被膜層としての各種要求性能を高次元で満たすことのできる材料として、ダイアモンドライクカーボン（ＤＬＣ）と呼ばれる非晶質炭素に着目した。
【００１１】
ＤＬＣは、炭素同位体の一種としてグラファイト構造（ｓｐ２）とダイアモンド構造（ｓｐ３）とが混在した構造を有し、したがって、電気抵抗率についても、導電性のグラファイト（電気抵抗率＝１０^−３付近）と非導電性のダイアモンド（電気抵抗率＝約１０^１２〜１０^１６Ω・ｃｍ）の中間的数値である約１０^８〜１０^１３Ω・ｃｍの範囲を持たせることが容易である。さらに、ＤＬＣは平滑性、薄膜性、耐摩耗性等にも優れるため静電チャックの被膜層として好適であり、また、熱伝導率、赤外線透過性等のヒータ適性にも優れている。
【００１２】
ＤＬＣは、その耐摩耗性や硬質性を利用して切削工具や金型に用いられ、また、ハードディスクやＶＴＲ磁気テープ等の電子部品にも使用されているが、出願人の知る限り、静電チャックの被膜層として使用した例は過去にない。
【００１３】
本発明は上記知見に基づいてさらに実験と研究を重ねた結果完成したものであり、請求項１にかかる本発明は、絶縁基材上に導体電極を配置し、導体電極の表面を被膜層で被覆した構成の静電チャックにおいて、被膜層が１０^８〜１０^１３Ω・ｃｍの範囲の電気抵抗率を有する非晶質炭素を主成分とし、プラズマ化学的気相蒸着法により１５〜２６ａｔｏｍ％の水素を含有するように形成されたものであることを特徴としている。
【００１４】
請求項２にかかる本発明は、請求項１記載の静電チャックにおいて、被膜層の厚さが２．５μｍ以上であることを特徴としている。
【００１７】
請求項３にかかる本発明は、絶縁基材上に導体電極を配置し、これらを１０^８〜１０^１３Ω・ｃｍの範囲の電気抵抗率を有するセラミックよりなる被膜層で被覆し、被膜層の電気抵抗率と同等またはそれ以上の電気抵抗率を有する非晶質炭素を主成分とし、プラズマ化学的気相蒸着法により１５〜２６ａｔｏｍ％の水素を含有するように形成された表面保護膜を被膜層の表面にコーティングしてなることを特徴とする静電チャックである。
【００１９】
【発明の実施の形態】
本発明の一実施形態として、図１に示される構造の双極型静電チャックにおいて、被膜層４をＤＬＣ硬質被膜として形成した場合について、以下に説明する。
【００２０】
＜実施例１＞
厚さ１０ｍｍのグラファイト板１の表面にＣＶＤ法により３００μｍのＰＢＮ絶縁層２を形成し、さらに、同じくＣＶＤ法により５０μｍのＰＧ層を両面に形成した後、このＰＧ層のうちの導体電極３となる所定パターンの部分を残して他の部分を除去することにより、ＰＢＮ絶縁層２の両面に所定パターンの導体電極３を形成した。
【００２１】
次いで、Ｃ_２Ｈ_２（アセチレン）を原料ガスに用いてプラズマＣＶＤ法により２．５μｍ厚のＤＬＣ硬質被膜に成膜して被膜層４として、実施例１の静電チャックを得た。このときのプラズマＣＶＤ条件は、基板に印加したパルス電圧が−５０００Ｖ、圧力が６×１０^−３Ｔｏｒｒであり、得られたＤＬＣ硬質被膜の電気抵抗率を測定したところ約１０^１０Ω・ｃｍであった。
【００２２】
＜比較例１＞
被膜層４であるＤＬＣ硬質被膜の膜厚を２．０μｍとした他は実施例１と同様にして、比較例１の静電チャックを得た。
【００２３】
＜比較例２＞
導体電極３の形成までは実施例１と同様にし、その後、被膜層４として特許第２７５６９４４号記載のように微量カーボン添加されたＰＢＮをＣＶＤ法により形成して、比較例２の静電チャックを得た。このＰＢＮ被膜層４の形成は、減圧高温ＣＶＤ炉内に、ＢＣｌ_３／ＮＨ_３／ＣＨ_４を１／３／２．４のモル比で混合したガスを導入し、圧力０．５Ｔｏｒｒ、温度１８５０℃の条件でＣＶＤ処理した。形成されたＰＢＮ被膜層４の電気抵抗率を測定したところ、約１０^１０Ω・ｃｍであった。
【００２４】
＜実施例２＞
比較例２の静電チャックを得た後、さらに、Ｃ_２Ｈ_２（アセチレン）を原料ガスに用いてプラズマＣＶＤ法により２．０μｍ厚のＤＬＣ表面保護膜を形成して、実施例２の静電チャックを得た。このときのプラズマＣＶＤ条件は、基板に印加したパルス電圧が−５０００Ｖ、圧力が６×１０^−３Ｔｏｒｒであり、得られたＤＬＣ表面保護膜の電気抵抗率を測定したところ約１０^１０Ω・ｃｍであった。
【００２５】
以上により製造した実施例１，２および比較例１，２の静電チャックを１０００Ｖおよび２０００Ｖに印加したときの絶縁破壊を測定したところ、比較例１の静電チャックは１０００Ｖ印加で絶縁破壊して電気抵抗率が低下し、チャック力が急激に低下したが、実施例１の静電チャックは１０００Ｖ印加では絶縁破壊が見られなかった。
【００２６】
なお、絶縁耐力を４０００００Ｖ／ｍｍと推定すると、静電チャックに１０００Ｖの電圧を印加しても絶縁破壊しない被膜層の厚さは、（１０００×１０００）／４０００００＝２．５μｍであり、この計算結果からも、被膜層として２．５μｍ以上の厚さが必要であることが分かる。
【００２７】
また、チャック力はクーロンの法則によって支配され、下記式によって定められるため、厚さが薄いほどチャック力が大きくなることが知られている。
【００２８】
Ｆ＝（１／２）Ｓ・ε・（Ｖ／ｄ）^２
Ｆ：吸着力（ｇ／ｃｍ^２）
Ｓ：吸着面積（ｃｍ^２）
ε：被膜層の誘電率
ｄ：被膜層の厚さ（ｃｍ）
Ｖ：印加電圧
【００２９】
Ｃ−ＰＢＮを被膜層とすると膜厚が大きくならざるを得ず、このため比較例２の静電チャックの被膜層は１５０μｍもの厚さを有しており、上記式からも明らかなように、必要なチャック力を付与するためには印加電圧を２０００Ｖに上げなければならなかった。
【００３０】
また、比較例２の静電チャックはシリコンウエハー７００００枚で摩耗傷が発生し、約１μｍのパーティクルが発生したのに対し、ＤＬＣ表面保護膜を形成した実施例２の静電チャックではシリコンウエハー７００００枚に繰り返し使用しても摩耗が全く見られず、耐摩耗性が顕著に向上していることが確認された。
【００３１】
以上に述べた本発明の実施例および比較例による静電チャックの構造および試験結果をまとめて表１に示す。
【００３２】
【表１】

【００３３】
なお、上記実施例等においてＤＬＣ被膜層の形成はプラズマＣＶＤ法により行った。プラズマＣＶＤ法は、アセチレン、ベンゼン等の炭化水素ガスを真空容器内で直流放電や高周波放電（高電圧パルス）によりプラズマ化し、分解されたイオンを電気的に加速させて製品上に蒸着させる方法であり、その他ＤＬＣ成膜法としては、固体炭素源からスパッタリングする方法等も知られているが、プラズマＣＶＤ法によると炭素イオンだけでなく水素イオンも同時に蒸着されるため、若干量の水素を含むＤＬＣ硬質被膜４が形成される。このことが、ＤＬＣ硬質被膜４に１０^８〜１０^１３Ω・ｃｍの電気抵抗率を持たせる上で有効に機能しているものと考えられるので、本発明の静電チャックにおけるＤＬＣ硬質被膜４の形成はプラズマＣＶＤ法により行うことが好ましい。
【００３４】
好適な水素含有量の範囲を確認するため、実施例１におけるプラズマＣＶＤによるＤＬＣ成膜条件を様々に変えながら各種の静電チャックを製造し、得られた静電チャックの電気抵抗率と水素含有量を測定した。このときの製造条件と測定結果をまとめて表２に示す。
【００３５】
【表２】

【００３６】
なお水素含有量の測定はＥＲＤ分析法（弾性反跳検出分析）法によって行い、Ｈｅ原子を加速して検体（この場合はＤＬＣ硬質被膜４）に照射して飛び出してくるＨ原子数をカウントしたものである。
【００３７】
この試験結果より、ＤＬＣ硬質被膜４の電気抵抗率は、水素含有量が増加するにつれてほぼ比例的に減少するという相関性を持っていることが判明し、電気抵抗率を１０^８〜１０^１３Ω・ｃｍの範囲にするためには１５〜２６ａｔｏｍ％の水素含有量とすべきことが確認された。
【００３８】
【発明の効果】
本発明によれば、電気抵抗率その他静電チャックとしての要求性能をいずれも高次元で満たすことができるので、半導体やＦＰＤ（液晶等）の製造プロセスに好適に用いられる。
【図面の簡単な説明】
【図１】双極型静電チャックの構造図である。
【符号の説明】
１グラファイト板
２絶縁層
３導体電極
４被膜層（本発明では非晶質炭素を主成分とする）
５シリコンウエハー等の被吸着物

Claims

絶縁基材上に導体電極を配置し、導体電極の表面を被膜層で被覆した構成の静電チャックにおいて、被膜層が１０^８〜１０^１３Ω・ｃｍの範囲の電気抵抗率を有する非晶質炭素を主成分とし、プラズマ化学的気相蒸着法により１５〜２６ａｔｏｍ％の水素を含有するように形成されたものであることを特徴とする静電チャック。
上記被膜層の厚さが２．５μｍ以上であることを特徴とする請求項１記載の静電チャック。
絶縁基材上に導体電極を配置し、これらを１０^８〜１０^１３Ω・ｃｍの範囲の電気抵抗率を有するセラミックよりなる被膜層で被覆し、被膜層の電気抵抗率と同等またはそれ以上の電気抵抗率を有する非晶質炭素を主成分とし、プラズマ化学的気相蒸着法により１５〜２６ａｔｏｍ％の水素を含有するように形成された表面保護膜を被膜層の表面にコーティングしてなることを特徴とする静電チャック。