JP3603373B2 - Semi-custom IC test circuit - Google Patents
Semi-custom IC test circuit Download PDFInfo
- Publication number
- JP3603373B2 JP3603373B2 JP07668395A JP7668395A JP3603373B2 JP 3603373 B2 JP3603373 B2 JP 3603373B2 JP 07668395 A JP07668395 A JP 07668395A JP 7668395 A JP7668395 A JP 7668395A JP 3603373 B2 JP3603373 B2 JP 3603373B2
- Authority
- JP
- Japan
- Prior art keywords
- function
- signal
- circuit
- test mode
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 24
- 238000004519 manufacturing process Methods 0.000 claims description 17
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 13
- 239000011521 glass Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【0001】
【産業上の利用分野】
本発明は、ICの製造工程で導伝性の配線材による配線手段、若しくは半導体素子の形成手段の一部を変更する事により、複数の機能の組み合わせを実現するセミカスタムICの試験回路の機構に関する。
【0002】
【従来の技術】
従来のセミカスタムICは、機能を選択する手段としてICの製造工程上で一つ若しくはそれ以上のICチップ上の導伝性の配線材による配線手段、あるいは半導体素子の形成手段を、該製造工程上の同一工程で使用されるガラスマスクを変更する事により、実際のチップ上に形成して前記セミカスタムICが有するところのすべての機能の組み合わせを作り出して、すべての機能の組み合わせの数の完成体に対して試験を行なっていた。
【0003】
このためセミカスタムICの有する機能が多くなると、選択された機能の組み合わせの全ての条件を実現可能であるかを確認するために、すべての機能の組み合わせを試験的に製造して機能の確認や電気的な動作確認を行なう事により機能の組み合わせのすべてがICの要求される仕様を満たす事が確認される。
【0004】
さらにセミカスタムICの有する機能が多くなると、選択された機能の組み合わせは機能の数に比例して増加する傾向にあり、選択した機能の組み合わせのすべてに対して各機能切換えの有無、各機能の組み合わせの特性を試験するために必要とする時間も前記機能の増加に比例して増加する。
【0005】
セミカスタムICが有する機能が多くなると、選択された機能の組み合わせは機能の数に比例して増加する傾向にあり、各機能の組み合わせを変更して製造工程上でその機能に応じた組み合わせの完成体を作り出して、試験を行なう場合において製造工程上で管理される範囲内でのICを構成するトランジスタの特性、抵抗成分、容量誘導成分、配線材、絶縁膜などのばらつきのために、機能を組み合わせる事で得られるセミカスタムICの特性に影響を及ぼし試験結果による判定に不確実な要因を加えてしまう。
【0006】
【発明が解決しようとする課題】
本発明の目的はセミカスタムICの有する機能が増加することにより、試験を実施しなければならない対象が増加した場合において、セミカスタムICの有する機能を完成体の有する固定された機能の組み合わせによることなく、セミカスタムICの有する任意の機能の組み合わせを全ての完成体に対して同一の手順で、且つ完成体の有する機能の組み合わせに無関係で試験ができることを実施するものである。
【0007】
【課題を解決するための手段】
上記目的は、ICの製造工程で導伝性の配線材による配線手段、若しくは半導体素子の形成手段の一部を変更する事により、複数の機能の組み合わせを実現するセミカスタムICにおいて、IC内部の回路の動作状態を信号伝達経路の動作試験を行なうための状態(試験モード)に変更する一つ若しくはそれ以上の試験モード切換信号により、ひとつ若しくはそれ以上の試験モードを作り出すための試験モード信号を生成するところの試験モード生成回路と、
前記試験モード生成回路により生成される、IC内部の回路を前記試験モードによりIC内部の回路が持つ本来の状態にして、且つIC内部の回路をセミカスタムICの持つ複数の機能の中より任意の機能の組み合わせを選択するための状態(機能選択モード)にするところの一つ若しくはそれ以上の機能選択モード検出信号の状態により、前記複数の機能の組み合わせより任意の組み合わせを選択するところの一つ若しくはそれ以上の機能切換信号を、一つ若しくはそれ以上の機能切換データ信号のデータと機能切換信号生成クロック信号により生成する機能切換信号生成回路と、
製造工程上において複数の機能の組み合わせのうち少なくとも1つ以上の機能の組み合わせをガラスマスクにより選択する物理的機能切換部からの信号と前記機能切換信号生成回路より生成される機能切替信号とを、前記試験モード生成回路により生成される試験状態を表わす試験状態信号により排他的に選択する機能選択回路を備え、
前記試験状態において前記機能選択回路に入力する機能切換信号により機能を切り換える事により達成される。
【0008】
【実施例】
以下に本発明の実施例を図1、図2及び図3を用いて説明する。
【0009】
図1は本発明の一実施例である旋律自動演奏用セミカスタムICの機能切替回路のブロック図である。
【0010】
試験モード生成回路4に試験モード切換信号1を入力する事により、試験モードに対応したコードを持つ試験モード信号2が生成される。試験モード信号2が試験モード検出回路群12に入力されて、試験モード信号2の有する試験モードの切り換えコードに対応したIC内部の信号伝達経路を検査するための状態に移行する。
【0011】
試験モード生成回路4に予め設定された条件を試験モード切換信号1が作り出すと試験モード生成回路4は機能選択モード検出信号3を出力する。機能選択モード検出信号3が出力されると試験モード生成回路4は、試験モード信号2の状態を前記試験モード検出回路群12に対して試験モードから本来のICの有する信号伝達経路に復帰させるためのコードを送出する状態で保持される。機能選択モード検出信号3が生成されると試験モード生成回路4は試験モード信号2と機能選択モード検出信号3の信号を保持する。
【0012】
機能選択モード検出信号3が生成されると機能切換信号生成回路7が動作状態になり、機能切換データ信号5のデータを機能選択信号生成クロック信号13のタイミングにて任意の機能切換コードに選択して機能切換信号6を生成する。
【0013】
機能切換回路10に対して機能選択モード検出信号3が入力される事により、機能選択モードの状態が検出されなければ機能切換回路10は製造工程上において複数の機能の組み合わせのうち少なくとも1つ以上の機能の組み合わせをガラスマスクにより選択する物理的機能切換部9より与えられた組み合わせ情報を機能切換信号11としてIC内部の機能を固定する。
【0014】
又機能切換回路10に対して機能選択モード検出信号3が入力される事により、機能選択モードの状態が検出されると機能切換回路10は前記機能切換コードを有する機能切換信号6より与えられた組み合わせ情報を機能切換信号11としてIC内部の機能を任意に設定する事が可能となる。
【0015】
図2は図1の具体的な論理回路図を示し、図3に図2における各信号のタイミングを示す。
【0016】
試験モード生成回路4に試験モード切換信号1を入力する事によりICを試験モードに移行させ、試験モード切換信号1をインバータ40により反転信号としてORゲート41の一方の入力側に与え、リセット信号14により初期化され前記試験モード切換信号1の第一番目の立ち上がりに同期してリセット状態を解除されたフリップフロップ(以下DFと呼ぶ)42からDF45により構成された4ビットカウンターの入力となるDF42のデータ入力DにORゲート41の出力が与えられ、試験モード切換信号1のタイミングに同期して試験モード信号2aから2dが出力される。試験モード切換信号1がDF42から45で構成されるカウンターの出力を更新してゆき試験モード信号2aから2dが全て”1”となるタイミングでNANDゲート46の出力が機能選択モード検出信号3として”0”を発生する時に機能選択モードが設定される。インバータ47によりORゲート41のインバータ40の出力が接続されていない入力側にNANDゲート46の出力信号が反転されて伝達されるために試験モード信号2aから2dが全て”1”となった場合のNANDゲート46の出力はインバータ47により反転されてORゲート41の出力は”1”になり、DF42から45のクロック信号の状態を固定してNANDゲート46出力である機能選択モード検出信号3の状態を”0”に固定する。
【0017】
NANDゲート46は試験モード信号2aから2dの内少なくとも1つ以上の信号が”0”の状態にあればNANDゲート46の出力は”1”の状態に有り、インバータ47により反転されてORゲート41に伝達されるがインバータ47の出力が”0”であるために出力の状態は変化せずDF42から45はクロック信号を受けて試験モード信号2aから2dを更新していく。
【0018】
機能選択モード検出信号3はインバータ77により反転されて機能切換信号生成回路7のDF70からDF76で構成されるシフトレジスタ8のリセット信号となり機能選択モード検出信号3が”0”となる機能選択モード時にDF70からDF76までのリセットが解除される。機能選択モード検出信号3によりリセットが解除されるとシフトレジスタ8がデータ入力を待つ状態となり機能切換データ信号5のデータを機能選択信号生成クロック信号13のタイミングにて任意の機能切換コードに選択して機能切換信号6のデータを生成する。機能選択モード検出信号3は機能切換回路10に入力され、前記物理的機能切換部9の出力と接続されたANDゲート102の前記物理的機能切換部9の出力と接続されていない入力端子に前記機能選択モード検出信号3を入力し、機能切換信号6が接続されたANDゲート101の前記機能切換信号6が接続されていない入力端子にインバータ100で前記機能選択モード検出信号3を反転した信号を入力しする事により排他的に選択されてORゲート103により機能設定信号11として内部機能選択回路15に入力されて前記内部機能選択回路15のANDゲート150の信号線Aが接続されていない入力端子とインバーター153の入力端子に前記機能設定信号11が入力されて前記インバーター153のにより反転された前記機能設定信号11をANDゲート151の信号線Bが接続されていない入力端子に接続する事により前記物理的機能切換部9により製造工程上で固定された信号線として前記信号線A若しくは前記信号線Bが排他的に選択されてORゲート152より出力する。
【0019】
機能選択モード検出信号3が”1”の時は、前記物理的機能切換部9が選択されて機能選択信号11として内部機能選択回路15のANDゲート150側を選択して信号線AをORゲート152より出力する。機能選択モード検出信号3が”0”の時は、インバータ100により反転された機能選択モード検出信号3によりANDゲート101が選択され、機能切換信号6が機能選択信号11として内部機能選択回路15のANDゲート150とANDゲート151を機能切換信号生成回路7のシフトレジスタ8に機能切換データ5と機能切換信号生成クロック信号13を入力する事で生成されるコードによって任意に前記ANDゲート150接続された信号線Aと前記ANDゲート151に接続された信号線BをORゲート152より出力する事が可能となる。
【0020】
この結果セミカスタムICの機能の組み合わせがICの製造工程で固定された機能の組み合わせだけでなく、前記機能選択モード時に機能切換データ5と機能切換信号生成クロック信号13により任意の機能の組み合わせによる試験を可能とする。
【0021】
第一の実施例では機能の数が増加して組み合わせが増加した場合シフトレジスタに用いられるフリップフロップなどが増加し、又試験モードのモード数が増加した場合に、機能の組み合わせコードの生成や試験モードに対応したコードの生成が複雑になるため、追加記憶可能型ROMを前記機能切換信号生成回路7の部分や前記試験モード生成回路4の部分と置き換える事により前記機能の組み合わせコードの生成や試験モードに対応したコードの生成を容易にする事を可能である。
【0022】
【発明の効果】
以上に述べたように本発明によれば、セミカスタムICの複数の機能を試験モード生成回路により生成される信号により機能選択モードを生成して機能切換回路により製造上で決定されるセミカスタムICの機能の組み合わせを任意の機能の組み合わせを生成してIC内部の回路を動作させる事が可能となった。
【0023】
この事によりセミカスタムICの製造工程上で決定される複数の機能の組み合わせの内の唯一の組み合わせに固定されるという仕様上、全ての機能の組み合わせに対する導伝材によるIC上の配線ないしは素子形成上の製造条件について全てを保証するために必要とする各機能の組み合わせを実現するための複数回の試験製造期間を減少させ、
前記試験製造により作られた完成体の機能確認を行なうための機能検査のための試験回数を減少させ、
前記複数回の試験製造品の製造環境による素子特性の違いによるICの要求される仕様特性に対するばらつきによる検査データの不確定要素による機能の組み合わせ精度の低下をなくすると言う効果を有する。
【図面の簡単な説明】
【図1】本発明の実施例を示すブロック図である。
【図2】図1の一実施例であるところの旋律自動演奏用セミカスタムICの機能切り換え回路の等価回路図である。
【図3】図2の回路に対するタイミング図である。
【符号の説明】
1 試験モード切換信号
2 試験モード信号
2a、2b、2c、2d 試験モード切換信号
3 機能選択モード検出信号
4 試験モード生成回路
40、47、77、100、153 インバータ
41、103、152 ORゲート
42、43、44、45 フリップフロップ
46 NANDゲート
5 機能切換データ信号
6 機能切換信号
6a、6b、6c、6d、6e、6f、6g 機能切換信号
7 機能切換信号生成回路
70、71、72、73、74、75、76 フリップフロップ
8 シフトレジスタ
9 ガラスマスク上のデータの配置による物理的的機能切換部
10 機能切換回路
101、102、150、151 ANDゲート
11 機能設定信号
12 試験モード検出回路群
13 機能切換信号生成クロック信号
14 リセット信号
15 内部機能選択回路[0001]
[Industrial applications]
The present invention relates to a semi-custom IC test circuit mechanism that realizes a combination of a plurality of functions by changing a part of a wiring means using a conductive wiring material or a part of a semiconductor element forming means in an IC manufacturing process. About.
[0002]
[Prior art]
Conventional semi-custom ICs include a wiring means using a conductive wiring material on one or more IC chips or a semiconductor element forming means in an IC manufacturing process as a means for selecting a function. By changing the glass mask used in the same process above, the combination of all the functions of the semi-custom IC formed on the actual chip and the completion of the number of combinations of all the functions is completed. The body was being tested.
[0003]
For this reason, when the number of functions of the semi-custom IC increases, in order to confirm whether all conditions of the selected combination of functions can be realized, all combinations of functions are manufactured on a trial basis to confirm the functions, By performing electrical operation confirmation, it is confirmed that all of the combinations of functions satisfy the required specifications of the IC.
[0004]
Further, as the functions of the semi-custom IC increase, the combination of selected functions tends to increase in proportion to the number of functions. The time required to test the characteristics of the combination also increases in proportion to the increase in the function.
[0005]
When the number of functions of the semi-custom IC increases, the combination of selected functions tends to increase in proportion to the number of functions, and the combination of each function is changed to complete the combination according to the function in the manufacturing process. When the body is created and tested, the functions must be controlled due to variations in the characteristics, resistance components, capacitance induction components, wiring materials, insulating films, etc. of the transistors constituting the IC within the range controlled in the manufacturing process. The combination affects the characteristics of the semi-custom IC obtained and adds an uncertain factor to the judgment based on the test result.
[0006]
[Problems to be solved by the invention]
An object of the present invention is to combine the functions of the semi-custom IC with the fixed functions of the completed product when the number of objects to be tested increases due to the increase in the functions of the semi-custom IC. In other words, it is possible to perform a test on any combination of functions of the semi-custom IC for all the completed products by the same procedure and regardless of the combination of functions of the completed products.
[0007]
[Means for Solving the Problems]
The above object is to provide a semi-custom IC that realizes a combination of a plurality of functions by changing a part of a wiring means using a conductive wiring material or a part of a forming means of a semiconductor element in an IC manufacturing process. by one or more test mode switching signal changes the operating state of the circuit to the signal state for performing an operation test of the transfer path (test mode), the one or test mode signal for producing a further test mode A test mode generation circuit to be generated,
The circuit inside the IC, which is generated by the test mode generation circuit, is set to the original state of the circuit inside the IC by the test mode, and the circuit inside the IC is selected from a plurality of functions of the semi-custom IC. Depending on the state of one or more function selection mode detection signals for setting a state for selecting a combination of functions (function selection mode), one of the places for selecting an arbitrary combination from the combination of the plurality of functions Or more function switching signals , a function switching signal generation circuit for generating data of one or more function switching data signals and a function switching signal generation clock signal,
In the manufacturing process, a signal from a physical function switching unit that selects at least one or more function combinations among a plurality of function combinations by a glass mask and a function switching signal generated by the function switching signal generation circuit , A function selection circuit exclusively selected by a test state signal indicating a test state generated by the test mode generation circuit;
This is achieved by switching functions in the test state by a function switching signal input to the function selection circuit.
[0008]
【Example】
An embodiment of the present invention will be described below with reference to FIGS. 1, 2 and 3.
[0009]
FIG. 1 is a block diagram of a function switching circuit of a semi-custom IC for automatic melody playing according to an embodiment of the present invention.
[0010]
By inputting the test
[0011]
When the test
[0012]
When the function selection
[0013]
When the function selection
[0014]
When the state of the function selection mode is detected by inputting the function selection
[0015]
FIG. 2 shows a specific logic circuit diagram of FIG. 1, and FIG. 3 shows the timing of each signal in FIG.
[0016]
By inputting the test
[0017]
If at least one of the test mode signals 2a to 2d is in a state of "0", the output of the
[0018]
The function selection
[0019]
When the function selection
[0020]
As a result, a test using not only the combination of functions of the semi-custom IC but also the combination of functions fixed in the manufacturing process of the IC, but also the combination of arbitrary functions by the
[0021]
In the first embodiment, when the number of functions increases and the number of combinations increases, the number of flip-flops and the like used for the shift register increases. Since the generation of the code corresponding to the mode becomes complicated, the additional storage type ROM is replaced with the part of the function switching
[0022]
【The invention's effect】
As described above, according to the present invention, a plurality of functions of a semi-custom IC are generated in a function selection mode by a signal generated by a test mode generation circuit, and are determined on a manufacturing basis by a function switching circuit. It is possible to generate an arbitrary combination of the above functions and operate the circuit inside the IC.
[0023]
Due to this, it is fixed to only one of the combinations of a plurality of functions determined in the manufacturing process of the semi-custom IC, so that wiring or elements on the IC by the conductive material for all the combinations of functions are fixed. Reduce the test production period of multiple times to achieve the combination of functions required to guarantee all of the above production conditions,
Reduce the number of tests for functional inspection to confirm the function of the finished product made by the test manufacturing,
This has the effect of eliminating a decrease in the accuracy of function combination due to an uncertain element in the inspection data due to a variation in the required specification characteristics of the IC due to a difference in element characteristics due to the manufacturing environment of the test product in the plurality of times.
[Brief description of the drawings]
FIG. 1 is a block diagram showing an embodiment of the present invention.
FIG. 2 is an equivalent circuit diagram of a function switching circuit of the semi-custom IC for automatic melody playing according to the embodiment of FIG. 1;
FIG. 3 is a timing diagram for the circuit of FIG.
[Explanation of symbols]
1 Test
Claims (1)
IC内部の回路の動作状態を試験モードに変更する一つ若しくはそれ以上の試験モード切換信号により、ひとつ若しくはそれ以上の試験モードを作り出すための試験モード信号を生成するところの試験モード生成回路と、
前記試験モード生成回路により生成される、IC内部の回路を前記試験モードにより機能選択モードにするところの一つ若しくはそれ以上の機能選択モード検出信号の状態により、前記複数の機能の組み合わせより任意の組み合わせを選択するところの一つ若しくはそれ以上の機能切換信号を、一つ若しくはそれ以上の機能切換データ信号のデータと機能切換信号生成クロック信号により生成する機能切換信号生成回路と、
製造工程上において複数の機能の組み合わせのうち少なくとも1つ以上の機能の組み合わせをガラスマスクにより選択する物理的機能切換部からの信号と前記機能切換信号生成回路より生成される機能切替信号とを、前記試験モード生成回路により生成される試験状態を表わす試験状態信号により排他的に選択する機能選択回路を備え、
前記試験状態において前記機能選択回路に入力する機能切換信号により機能を切り換える事を特徴としたセミカスタムIC試験回路。In a semi-custom IC that realizes a combination of a plurality of functions by changing a part of a wiring means using a conductive wiring material or a part of a semiconductor element forming means in an IC manufacturing process,
By one or more test mode switching signal changes the operating state of the circuit within the IC to the test mode, a test mode generating circuit at which to generate the one or test mode signal for producing a further test mode,
Depending on the state of one or more function selection mode detection signals, which are generated by the test mode generation circuit and cause the circuit inside the IC to enter the function selection mode according to the test mode, any combination of the plurality of functions can be selected. one or more functional switching signal at selecting a combination, the function switching signal generator circuit for generating the one or more functional switching data signal data and functionality switching signal generated clock signal,
In the manufacturing process, a signal from a physical function switching unit that selects at least one or more function combinations among a plurality of function combinations by a glass mask and a function switching signal generated by the function switching signal generation circuit , A function selection circuit exclusively selected by a test state signal indicating a test state generated by the test mode generation circuit;
A semi-custom IC test circuit, wherein the function is switched by a function switching signal input to the function selection circuit in the test state.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07668395A JP3603373B2 (en) | 1995-03-31 | 1995-03-31 | Semi-custom IC test circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07668395A JP3603373B2 (en) | 1995-03-31 | 1995-03-31 | Semi-custom IC test circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08271594A JPH08271594A (en) | 1996-10-18 |
| JP3603373B2 true JP3603373B2 (en) | 2004-12-22 |
Family
ID=13612246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07668395A Expired - Lifetime JP3603373B2 (en) | 1995-03-31 | 1995-03-31 | Semi-custom IC test circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3603373B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19946548A1 (en) * | 1999-09-29 | 2001-05-17 | Bosch Gmbh Robert | Method and device for selecting different functions for implementation on a connection of a control unit |
-
1995
- 1995-03-31 JP JP07668395A patent/JP3603373B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08271594A (en) | 1996-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5517108A (en) | Flip-flop circuit in a scanning test apparatus | |
| EP0224004B1 (en) | Interconnected multiport flip-flop logic circuit | |
| JPS62114327A (en) | Programmable input/output cell | |
| US4942577A (en) | Logic circuit system with latch circuits for reliable scan-path testing | |
| US4933575A (en) | Electric circuit interchangeable between sequential and combination circuits | |
| JP2946658B2 (en) | Flip-flop circuit | |
| KR960016134A (en) | Electronic device with sequential logic circuit and test method thereof | |
| JPH10267994A (en) | Integrated circuit | |
| JP3603373B2 (en) | Semi-custom IC test circuit | |
| US4710898A (en) | Apparatus for performing desired logical function | |
| US5285117A (en) | Output circuit with output enabling inputs | |
| US4165540A (en) | Method for storing a binary signal in a high speed flip flop memory having controlled minimum changeover time and apparatus therefor | |
| KR19990053199A (en) | High-Speed Synchronous Memory Devices for Testing | |
| IE920706A1 (en) | Circuit arrangement for testing integrated circuits | |
| JPS59119443A (en) | Logic circuit | |
| JP2000206182A (en) | Probe card | |
| JPH02194376A (en) | Register bit slice | |
| JP2536478B2 (en) | Flip-flop circuit | |
| US6084463A (en) | Fuse circuit | |
| JP2533946B2 (en) | Integrated circuit | |
| JP2004012399A (en) | Flip-flop circuit with scan function, scan test circuit, and semiconductor integrated circuit | |
| JPH052878A (en) | Circuit for controlling reflesh | |
| JP2699355B2 (en) | Integrated circuit | |
| KR19980016801A (en) | Dual Tone Multi-Frequency Generation Circuit | |
| JPH10112504A (en) | Wiring delay adjustment circuit, semiconductor integrated circuit, and wiring delay adjustment method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040426 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040907 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040920 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 8 |