JP3603373B2 - セミカスタムｉｃ試験回路 - Google Patents
セミカスタムｉｃ試験回路 Download PDFInfo
- Publication number
- JP3603373B2 JP3603373B2 JP07668395A JP7668395A JP3603373B2 JP 3603373 B2 JP3603373 B2 JP 3603373B2 JP 07668395 A JP07668395 A JP 07668395A JP 7668395 A JP7668395 A JP 7668395A JP 3603373 B2 JP3603373 B2 JP 3603373B2
- Authority
- JP
- Japan
- Prior art keywords
- function
- signal
- circuit
- test mode
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 24
- 238000004519 manufacturing process Methods 0.000 claims description 17
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 13
- 239000011521 glass Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、ＩＣの製造工程で導伝性の配線材による配線手段、若しくは半導体素子の形成手段の一部を変更する事により、複数の機能の組み合わせを実現するセミカスタムＩＣの試験回路の機構に関する。
【０００２】
【従来の技術】
従来のセミカスタムＩＣは、機能を選択する手段としてＩＣの製造工程上で一つ若しくはそれ以上のＩＣチップ上の導伝性の配線材による配線手段、あるいは半導体素子の形成手段を、該製造工程上の同一工程で使用されるガラスマスクを変更する事により、実際のチップ上に形成して前記セミカスタムＩＣが有するところのすべての機能の組み合わせを作り出して、すべての機能の組み合わせの数の完成体に対して試験を行なっていた。
【０００３】
このためセミカスタムＩＣの有する機能が多くなると、選択された機能の組み合わせの全ての条件を実現可能であるかを確認するために、すべての機能の組み合わせを試験的に製造して機能の確認や電気的な動作確認を行なう事により機能の組み合わせのすべてがＩＣの要求される仕様を満たす事が確認される。
【０００４】
さらにセミカスタムＩＣの有する機能が多くなると、選択された機能の組み合わせは機能の数に比例して増加する傾向にあり、選択した機能の組み合わせのすべてに対して各機能切換えの有無、各機能の組み合わせの特性を試験するために必要とする時間も前記機能の増加に比例して増加する。
【０００５】
セミカスタムＩＣが有する機能が多くなると、選択された機能の組み合わせは機能の数に比例して増加する傾向にあり、各機能の組み合わせを変更して製造工程上でその機能に応じた組み合わせの完成体を作り出して、試験を行なう場合において製造工程上で管理される範囲内でのＩＣを構成するトランジスタの特性、抵抗成分、容量誘導成分、配線材、絶縁膜などのばらつきのために、機能を組み合わせる事で得られるセミカスタムＩＣの特性に影響を及ぼし試験結果による判定に不確実な要因を加えてしまう。
【０００６】
【発明が解決しようとする課題】
本発明の目的はセミカスタムＩＣの有する機能が増加することにより、試験を実施しなければならない対象が増加した場合において、セミカスタムＩＣの有する機能を完成体の有する固定された機能の組み合わせによることなく、セミカスタムＩＣの有する任意の機能の組み合わせを全ての完成体に対して同一の手順で、且つ完成体の有する機能の組み合わせに無関係で試験ができることを実施するものである。
【０００７】
【課題を解決するための手段】
上記目的は、ＩＣの製造工程で導伝性の配線材による配線手段、若しくは半導体素子の形成手段の一部を変更する事により、複数の機能の組み合わせを実現するセミカスタムＩＣにおいて、ＩＣ内部の回路の動作状態を信号伝達経路の動作試験を行なうための状態（試験モード）に変更する一つ若しくはそれ以上の試験モード切換信号により、ひとつ若しくはそれ以上の試験モードを作り出すための試験モード信号を生成するところの試験モード生成回路と、
前記試験モード生成回路により生成される、ＩＣ内部の回路を前記試験モードによりＩＣ内部の回路が持つ本来の状態にして、且つＩＣ内部の回路をセミカスタムＩＣの持つ複数の機能の中より任意の機能の組み合わせを選択するための状態（機能選択モード）にするところの一つ若しくはそれ以上の機能選択モード検出信号の状態により、前記複数の機能の組み合わせより任意の組み合わせを選択するところの一つ若しくはそれ以上の機能切換信号を、一つ若しくはそれ以上の機能切換データ信号のデータと機能切換信号生成クロック信号により生成する機能切換信号生成回路と、
製造工程上において複数の機能の組み合わせのうち少なくとも１つ以上の機能の組み合わせをガラスマスクにより選択する物理的機能切換部からの信号と前記機能切換信号生成回路より生成される機能切替信号とを、前記試験モード生成回路により生成される試験状態を表わす試験状態信号により排他的に選択する機能選択回路を備え、
前記試験状態において前記機能選択回路に入力する機能切換信号により機能を切り換える事により達成される。
【０００８】
【実施例】
以下に本発明の実施例を図１、図２及び図３を用いて説明する。
【０００９】
図１は本発明の一実施例である旋律自動演奏用セミカスタムＩＣの機能切替回路のブロック図である。
【００１０】
試験モード生成回路４に試験モード切換信号１を入力する事により、試験モードに対応したコードを持つ試験モード信号２が生成される。試験モード信号２が試験モード検出回路群１２に入力されて、試験モード信号２の有する試験モードの切り換えコードに対応したＩＣ内部の信号伝達経路を検査するための状態に移行する。
【００１１】
試験モード生成回路４に予め設定された条件を試験モード切換信号１が作り出すと試験モード生成回路４は機能選択モード検出信号３を出力する。機能選択モード検出信号３が出力されると試験モード生成回路４は、試験モード信号２の状態を前記試験モード検出回路群１２に対して試験モードから本来のＩＣの有する信号伝達経路に復帰させるためのコードを送出する状態で保持される。機能選択モード検出信号３が生成されると試験モード生成回路４は試験モード信号２と機能選択モード検出信号３の信号を保持する。
【００１２】
機能選択モード検出信号３が生成されると機能切換信号生成回路７が動作状態になり、機能切換データ信号５のデータを機能選択信号生成クロック信号１３のタイミングにて任意の機能切換コードに選択して機能切換信号６を生成する。
【００１３】
機能切換回路１０に対して機能選択モード検出信号３が入力される事により、機能選択モードの状態が検出されなければ機能切換回路１０は製造工程上において複数の機能の組み合わせのうち少なくとも１つ以上の機能の組み合わせをガラスマスクにより選択する物理的機能切換部９より与えられた組み合わせ情報を機能切換信号１１としてＩＣ内部の機能を固定する。
【００１４】
又機能切換回路１０に対して機能選択モード検出信号３が入力される事により、機能選択モードの状態が検出されると機能切換回路１０は前記機能切換コードを有する機能切換信号６より与えられた組み合わせ情報を機能切換信号１１としてＩＣ内部の機能を任意に設定する事が可能となる。
【００１５】
図２は図１の具体的な論理回路図を示し、図３に図２における各信号のタイミングを示す。
【００１６】
試験モード生成回路４に試験モード切換信号１を入力する事によりＩＣを試験モードに移行させ、試験モード切換信号１をインバータ４０により反転信号としてＯＲゲート４１の一方の入力側に与え、リセット信号１４により初期化され前記試験モード切換信号１の第一番目の立ち上がりに同期してリセット状態を解除されたフリップフロップ（以下ＤＦと呼ぶ）４２からＤＦ４５により構成された４ビットカウンターの入力となるＤＦ４２のデータ入力ＤにＯＲゲート４１の出力が与えられ、試験モード切換信号１のタイミングに同期して試験モード信号２ａから２ｄが出力される。試験モード切換信号１がＤＦ４２から４５で構成されるカウンターの出力を更新してゆき試験モード信号２ａから２ｄが全て”１”となるタイミングでＮＡＮＤゲート４６の出力が機能選択モード検出信号３として”０”を発生する時に機能選択モードが設定される。インバータ４７によりＯＲゲート４１のインバータ４０の出力が接続されていない入力側にＮＡＮＤゲート４６の出力信号が反転されて伝達されるために試験モード信号２ａから２ｄが全て”１”となった場合のＮＡＮＤゲート４６の出力はインバータ４７により反転されてＯＲゲート４１の出力は”１”になり、ＤＦ４２から４５のクロック信号の状態を固定してＮＡＮＤゲート４６出力である機能選択モード検出信号３の状態を”０”に固定する。
【００１７】
ＮＡＮＤゲート４６は試験モード信号２ａから２ｄの内少なくとも１つ以上の信号が”０”の状態にあればＮＡＮＤゲート４６の出力は”１”の状態に有り、インバータ４７により反転されてＯＲゲート４１に伝達されるがインバータ４７の出力が”０”であるために出力の状態は変化せずＤＦ４２から４５はクロック信号を受けて試験モード信号２ａから２ｄを更新していく。
【００１８】
機能選択モード検出信号３はインバータ７７により反転されて機能切換信号生成回路７のＤＦ７０からＤＦ７６で構成されるシフトレジスタ８のリセット信号となり機能選択モード検出信号３が”０”となる機能選択モード時にＤＦ７０からＤＦ７６までのリセットが解除される。機能選択モード検出信号３によりリセットが解除されるとシフトレジスタ８がデータ入力を待つ状態となり機能切換データ信号５のデータを機能選択信号生成クロック信号１３のタイミングにて任意の機能切換コードに選択して機能切換信号６のデータを生成する。機能選択モード検出信号３は機能切換回路１０に入力され、前記物理的機能切換部９の出力と接続されたＡＮＤゲート１０２の前記物理的機能切換部９の出力と接続されていない入力端子に前記機能選択モード検出信号３を入力し、機能切換信号６が接続されたＡＮＤゲート１０１の前記機能切換信号６が接続されていない入力端子にインバータ１００で前記機能選択モード検出信号３を反転した信号を入力しする事により排他的に選択されてＯＲゲート１０３により機能設定信号１１として内部機能選択回路１５に入力されて前記内部機能選択回路１５のＡＮＤゲート１５０の信号線Ａが接続されていない入力端子とインバーター１５３の入力端子に前記機能設定信号１１が入力されて前記インバーター１５３のにより反転された前記機能設定信号１１をＡＮＤゲート１５１の信号線Ｂが接続されていない入力端子に接続する事により前記物理的機能切換部９により製造工程上で固定された信号線として前記信号線Ａ若しくは前記信号線Ｂが排他的に選択されてＯＲゲート１５２より出力する。
【００１９】
機能選択モード検出信号３が”１”の時は、前記物理的機能切換部９が選択されて機能選択信号１１として内部機能選択回路１５のＡＮＤゲート１５０側を選択して信号線ＡをＯＲゲート１５２より出力する。機能選択モード検出信号３が”０”の時は、インバータ１００により反転された機能選択モード検出信号３によりＡＮＤゲート１０１が選択され、機能切換信号６が機能選択信号１１として内部機能選択回路１５のＡＮＤゲート１５０とＡＮＤゲート１５１を機能切換信号生成回路７のシフトレジスタ８に機能切換データ５と機能切換信号生成クロック信号１３を入力する事で生成されるコードによって任意に前記ＡＮＤゲート１５０接続された信号線Ａと前記ＡＮＤゲート１５１に接続された信号線ＢをＯＲゲート１５２より出力する事が可能となる。
【００２０】
この結果セミカスタムＩＣの機能の組み合わせがＩＣの製造工程で固定された機能の組み合わせだけでなく、前記機能選択モード時に機能切換データ５と機能切換信号生成クロック信号１３により任意の機能の組み合わせによる試験を可能とする。
【００２１】
第一の実施例では機能の数が増加して組み合わせが増加した場合シフトレジスタに用いられるフリップフロップなどが増加し、又試験モードのモード数が増加した場合に、機能の組み合わせコードの生成や試験モードに対応したコードの生成が複雑になるため、追加記憶可能型ＲＯＭを前記機能切換信号生成回路７の部分や前記試験モード生成回路４の部分と置き換える事により前記機能の組み合わせコードの生成や試験モードに対応したコードの生成を容易にする事を可能である。
【００２２】
【発明の効果】
以上に述べたように本発明によれば、セミカスタムＩＣの複数の機能を試験モード生成回路により生成される信号により機能選択モードを生成して機能切換回路により製造上で決定されるセミカスタムＩＣの機能の組み合わせを任意の機能の組み合わせを生成してＩＣ内部の回路を動作させる事が可能となった。
【００２３】
この事によりセミカスタムＩＣの製造工程上で決定される複数の機能の組み合わせの内の唯一の組み合わせに固定されるという仕様上、全ての機能の組み合わせに対する導伝材によるＩＣ上の配線ないしは素子形成上の製造条件について全てを保証するために必要とする各機能の組み合わせを実現するための複数回の試験製造期間を減少させ、
前記試験製造により作られた完成体の機能確認を行なうための機能検査のための試験回数を減少させ、
前記複数回の試験製造品の製造環境による素子特性の違いによるＩＣの要求される仕様特性に対するばらつきによる検査データの不確定要素による機能の組み合わせ精度の低下をなくすると言う効果を有する。
【図面の簡単な説明】
【図１】本発明の実施例を示すブロック図である。
【図２】図１の一実施例であるところの旋律自動演奏用セミカスタムＩＣの機能切り換え回路の等価回路図である。
【図３】図２の回路に対するタイミング図である。
【符号の説明】
１ 試験モード切換信号
２ 試験モード信号
２ａ、２ｂ、２ｃ、２ｄ 試験モード切換信号
３ 機能選択モード検出信号
４ 試験モード生成回路
４０、４７、７７、１００、１５３ インバータ
４１、１０３、１５２ ＯＲゲート
４２、４３、４４、４５ フリップフロップ
４６ ＮＡＮＤゲート
５ 機能切換データ信号
６ 機能切換信号
６ａ、６ｂ、６ｃ、６ｄ、６ｅ、６ｆ、６ｇ 機能切換信号
７ 機能切換信号生成回路
７０、７１、７２、７３、７４、７５、７６ フリップフロップ
８ シフトレジスタ
９ ガラスマスク上のデータの配置による物理的的機能切換部
１０ 機能切換回路
１０１、１０２、１５０、１５１ ＡＮＤゲート
１１ 機能設定信号
１２ 試験モード検出回路群
１３ 機能切換信号生成クロック信号
１４ リセット信号
１５ 内部機能選択回路
【産業上の利用分野】
本発明は、ＩＣの製造工程で導伝性の配線材による配線手段、若しくは半導体素子の形成手段の一部を変更する事により、複数の機能の組み合わせを実現するセミカスタムＩＣの試験回路の機構に関する。
【０００２】
【従来の技術】
従来のセミカスタムＩＣは、機能を選択する手段としてＩＣの製造工程上で一つ若しくはそれ以上のＩＣチップ上の導伝性の配線材による配線手段、あるいは半導体素子の形成手段を、該製造工程上の同一工程で使用されるガラスマスクを変更する事により、実際のチップ上に形成して前記セミカスタムＩＣが有するところのすべての機能の組み合わせを作り出して、すべての機能の組み合わせの数の完成体に対して試験を行なっていた。
【０００３】
このためセミカスタムＩＣの有する機能が多くなると、選択された機能の組み合わせの全ての条件を実現可能であるかを確認するために、すべての機能の組み合わせを試験的に製造して機能の確認や電気的な動作確認を行なう事により機能の組み合わせのすべてがＩＣの要求される仕様を満たす事が確認される。
【０００４】
さらにセミカスタムＩＣの有する機能が多くなると、選択された機能の組み合わせは機能の数に比例して増加する傾向にあり、選択した機能の組み合わせのすべてに対して各機能切換えの有無、各機能の組み合わせの特性を試験するために必要とする時間も前記機能の増加に比例して増加する。
【０００５】
セミカスタムＩＣが有する機能が多くなると、選択された機能の組み合わせは機能の数に比例して増加する傾向にあり、各機能の組み合わせを変更して製造工程上でその機能に応じた組み合わせの完成体を作り出して、試験を行なう場合において製造工程上で管理される範囲内でのＩＣを構成するトランジスタの特性、抵抗成分、容量誘導成分、配線材、絶縁膜などのばらつきのために、機能を組み合わせる事で得られるセミカスタムＩＣの特性に影響を及ぼし試験結果による判定に不確実な要因を加えてしまう。
【０００６】
【発明が解決しようとする課題】
本発明の目的はセミカスタムＩＣの有する機能が増加することにより、試験を実施しなければならない対象が増加した場合において、セミカスタムＩＣの有する機能を完成体の有する固定された機能の組み合わせによることなく、セミカスタムＩＣの有する任意の機能の組み合わせを全ての完成体に対して同一の手順で、且つ完成体の有する機能の組み合わせに無関係で試験ができることを実施するものである。
【０００７】
【課題を解決するための手段】
上記目的は、ＩＣの製造工程で導伝性の配線材による配線手段、若しくは半導体素子の形成手段の一部を変更する事により、複数の機能の組み合わせを実現するセミカスタムＩＣにおいて、ＩＣ内部の回路の動作状態を信号伝達経路の動作試験を行なうための状態（試験モード）に変更する一つ若しくはそれ以上の試験モード切換信号により、ひとつ若しくはそれ以上の試験モードを作り出すための試験モード信号を生成するところの試験モード生成回路と、
前記試験モード生成回路により生成される、ＩＣ内部の回路を前記試験モードによりＩＣ内部の回路が持つ本来の状態にして、且つＩＣ内部の回路をセミカスタムＩＣの持つ複数の機能の中より任意の機能の組み合わせを選択するための状態（機能選択モード）にするところの一つ若しくはそれ以上の機能選択モード検出信号の状態により、前記複数の機能の組み合わせより任意の組み合わせを選択するところの一つ若しくはそれ以上の機能切換信号を、一つ若しくはそれ以上の機能切換データ信号のデータと機能切換信号生成クロック信号により生成する機能切換信号生成回路と、
製造工程上において複数の機能の組み合わせのうち少なくとも１つ以上の機能の組み合わせをガラスマスクにより選択する物理的機能切換部からの信号と前記機能切換信号生成回路より生成される機能切替信号とを、前記試験モード生成回路により生成される試験状態を表わす試験状態信号により排他的に選択する機能選択回路を備え、
前記試験状態において前記機能選択回路に入力する機能切換信号により機能を切り換える事により達成される。
【０００８】
【実施例】
以下に本発明の実施例を図１、図２及び図３を用いて説明する。
【０００９】
図１は本発明の一実施例である旋律自動演奏用セミカスタムＩＣの機能切替回路のブロック図である。
【００１０】
試験モード生成回路４に試験モード切換信号１を入力する事により、試験モードに対応したコードを持つ試験モード信号２が生成される。試験モード信号２が試験モード検出回路群１２に入力されて、試験モード信号２の有する試験モードの切り換えコードに対応したＩＣ内部の信号伝達経路を検査するための状態に移行する。
【００１１】
試験モード生成回路４に予め設定された条件を試験モード切換信号１が作り出すと試験モード生成回路４は機能選択モード検出信号３を出力する。機能選択モード検出信号３が出力されると試験モード生成回路４は、試験モード信号２の状態を前記試験モード検出回路群１２に対して試験モードから本来のＩＣの有する信号伝達経路に復帰させるためのコードを送出する状態で保持される。機能選択モード検出信号３が生成されると試験モード生成回路４は試験モード信号２と機能選択モード検出信号３の信号を保持する。
【００１２】
機能選択モード検出信号３が生成されると機能切換信号生成回路７が動作状態になり、機能切換データ信号５のデータを機能選択信号生成クロック信号１３のタイミングにて任意の機能切換コードに選択して機能切換信号６を生成する。
【００１３】
機能切換回路１０に対して機能選択モード検出信号３が入力される事により、機能選択モードの状態が検出されなければ機能切換回路１０は製造工程上において複数の機能の組み合わせのうち少なくとも１つ以上の機能の組み合わせをガラスマスクにより選択する物理的機能切換部９より与えられた組み合わせ情報を機能切換信号１１としてＩＣ内部の機能を固定する。
【００１４】
又機能切換回路１０に対して機能選択モード検出信号３が入力される事により、機能選択モードの状態が検出されると機能切換回路１０は前記機能切換コードを有する機能切換信号６より与えられた組み合わせ情報を機能切換信号１１としてＩＣ内部の機能を任意に設定する事が可能となる。
【００１５】
図２は図１の具体的な論理回路図を示し、図３に図２における各信号のタイミングを示す。
【００１６】
試験モード生成回路４に試験モード切換信号１を入力する事によりＩＣを試験モードに移行させ、試験モード切換信号１をインバータ４０により反転信号としてＯＲゲート４１の一方の入力側に与え、リセット信号１４により初期化され前記試験モード切換信号１の第一番目の立ち上がりに同期してリセット状態を解除されたフリップフロップ（以下ＤＦと呼ぶ）４２からＤＦ４５により構成された４ビットカウンターの入力となるＤＦ４２のデータ入力ＤにＯＲゲート４１の出力が与えられ、試験モード切換信号１のタイミングに同期して試験モード信号２ａから２ｄが出力される。試験モード切換信号１がＤＦ４２から４５で構成されるカウンターの出力を更新してゆき試験モード信号２ａから２ｄが全て”１”となるタイミングでＮＡＮＤゲート４６の出力が機能選択モード検出信号３として”０”を発生する時に機能選択モードが設定される。インバータ４７によりＯＲゲート４１のインバータ４０の出力が接続されていない入力側にＮＡＮＤゲート４６の出力信号が反転されて伝達されるために試験モード信号２ａから２ｄが全て”１”となった場合のＮＡＮＤゲート４６の出力はインバータ４７により反転されてＯＲゲート４１の出力は”１”になり、ＤＦ４２から４５のクロック信号の状態を固定してＮＡＮＤゲート４６出力である機能選択モード検出信号３の状態を”０”に固定する。
【００１７】
ＮＡＮＤゲート４６は試験モード信号２ａから２ｄの内少なくとも１つ以上の信号が”０”の状態にあればＮＡＮＤゲート４６の出力は”１”の状態に有り、インバータ４７により反転されてＯＲゲート４１に伝達されるがインバータ４７の出力が”０”であるために出力の状態は変化せずＤＦ４２から４５はクロック信号を受けて試験モード信号２ａから２ｄを更新していく。
【００１８】
機能選択モード検出信号３はインバータ７７により反転されて機能切換信号生成回路７のＤＦ７０からＤＦ７６で構成されるシフトレジスタ８のリセット信号となり機能選択モード検出信号３が”０”となる機能選択モード時にＤＦ７０からＤＦ７６までのリセットが解除される。機能選択モード検出信号３によりリセットが解除されるとシフトレジスタ８がデータ入力を待つ状態となり機能切換データ信号５のデータを機能選択信号生成クロック信号１３のタイミングにて任意の機能切換コードに選択して機能切換信号６のデータを生成する。機能選択モード検出信号３は機能切換回路１０に入力され、前記物理的機能切換部９の出力と接続されたＡＮＤゲート１０２の前記物理的機能切換部９の出力と接続されていない入力端子に前記機能選択モード検出信号３を入力し、機能切換信号６が接続されたＡＮＤゲート１０１の前記機能切換信号６が接続されていない入力端子にインバータ１００で前記機能選択モード検出信号３を反転した信号を入力しする事により排他的に選択されてＯＲゲート１０３により機能設定信号１１として内部機能選択回路１５に入力されて前記内部機能選択回路１５のＡＮＤゲート１５０の信号線Ａが接続されていない入力端子とインバーター１５３の入力端子に前記機能設定信号１１が入力されて前記インバーター１５３のにより反転された前記機能設定信号１１をＡＮＤゲート１５１の信号線Ｂが接続されていない入力端子に接続する事により前記物理的機能切換部９により製造工程上で固定された信号線として前記信号線Ａ若しくは前記信号線Ｂが排他的に選択されてＯＲゲート１５２より出力する。
【００１９】
機能選択モード検出信号３が”１”の時は、前記物理的機能切換部９が選択されて機能選択信号１１として内部機能選択回路１５のＡＮＤゲート１５０側を選択して信号線ＡをＯＲゲート１５２より出力する。機能選択モード検出信号３が”０”の時は、インバータ１００により反転された機能選択モード検出信号３によりＡＮＤゲート１０１が選択され、機能切換信号６が機能選択信号１１として内部機能選択回路１５のＡＮＤゲート１５０とＡＮＤゲート１５１を機能切換信号生成回路７のシフトレジスタ８に機能切換データ５と機能切換信号生成クロック信号１３を入力する事で生成されるコードによって任意に前記ＡＮＤゲート１５０接続された信号線Ａと前記ＡＮＤゲート１５１に接続された信号線ＢをＯＲゲート１５２より出力する事が可能となる。
【００２０】
この結果セミカスタムＩＣの機能の組み合わせがＩＣの製造工程で固定された機能の組み合わせだけでなく、前記機能選択モード時に機能切換データ５と機能切換信号生成クロック信号１３により任意の機能の組み合わせによる試験を可能とする。
【００２１】
第一の実施例では機能の数が増加して組み合わせが増加した場合シフトレジスタに用いられるフリップフロップなどが増加し、又試験モードのモード数が増加した場合に、機能の組み合わせコードの生成や試験モードに対応したコードの生成が複雑になるため、追加記憶可能型ＲＯＭを前記機能切換信号生成回路７の部分や前記試験モード生成回路４の部分と置き換える事により前記機能の組み合わせコードの生成や試験モードに対応したコードの生成を容易にする事を可能である。
【００２２】
【発明の効果】
以上に述べたように本発明によれば、セミカスタムＩＣの複数の機能を試験モード生成回路により生成される信号により機能選択モードを生成して機能切換回路により製造上で決定されるセミカスタムＩＣの機能の組み合わせを任意の機能の組み合わせを生成してＩＣ内部の回路を動作させる事が可能となった。
【００２３】
この事によりセミカスタムＩＣの製造工程上で決定される複数の機能の組み合わせの内の唯一の組み合わせに固定されるという仕様上、全ての機能の組み合わせに対する導伝材によるＩＣ上の配線ないしは素子形成上の製造条件について全てを保証するために必要とする各機能の組み合わせを実現するための複数回の試験製造期間を減少させ、
前記試験製造により作られた完成体の機能確認を行なうための機能検査のための試験回数を減少させ、
前記複数回の試験製造品の製造環境による素子特性の違いによるＩＣの要求される仕様特性に対するばらつきによる検査データの不確定要素による機能の組み合わせ精度の低下をなくすると言う効果を有する。
【図面の簡単な説明】
【図１】本発明の実施例を示すブロック図である。
【図２】図１の一実施例であるところの旋律自動演奏用セミカスタムＩＣの機能切り換え回路の等価回路図である。
【図３】図２の回路に対するタイミング図である。
【符号の説明】
１ 試験モード切換信号
２ 試験モード信号
２ａ、２ｂ、２ｃ、２ｄ 試験モード切換信号
３ 機能選択モード検出信号
４ 試験モード生成回路
４０、４７、７７、１００、１５３ インバータ
４１、１０３、１５２ ＯＲゲート
４２、４３、４４、４５ フリップフロップ
４６ ＮＡＮＤゲート
５ 機能切換データ信号
６ 機能切換信号
６ａ、６ｂ、６ｃ、６ｄ、６ｅ、６ｆ、６ｇ 機能切換信号
７ 機能切換信号生成回路
７０、７１、７２、７３、７４、７５、７６ フリップフロップ
８ シフトレジスタ
９ ガラスマスク上のデータの配置による物理的的機能切換部
１０ 機能切換回路
１０１、１０２、１５０、１５１ ＡＮＤゲート
１１ 機能設定信号
１２ 試験モード検出回路群
１３ 機能切換信号生成クロック信号
１４ リセット信号
１５ 内部機能選択回路
Claims (1)
- ＩＣの製造工程で導伝性の配線材による配線手段、若しくは半導体素子の形成手段の一部分を変更する事により、複数の機能の組み合わせを実現するセミカスタムＩＣにおいて、
ＩＣ内部の回路の動作状態を試験モードに変更する一つ若しくはそれ以上の試験モード切換信号により、ひとつ若しくはそれ以上の試験モードを作り出すための試験モード信号を生成するところの試験モード生成回路と、
前記試験モード生成回路により生成される、ＩＣ内部の回路を前記試験モードにより機能選択モードにするところの一つ若しくはそれ以上の機能選択モード検出信号の状態により、前記複数の機能の組み合わせより任意の組み合わせを選択するところの一つ若しくはそれ以上の機能切換信号を、一つ若しくはそれ以上の機能切換データ信号のデータと機能切換信号生成クロック信号により生成する機能切換信号生成回路と、
製造工程上において複数の機能の組み合わせのうち少なくとも１つ以上の機能の組み合わせをガラスマスクにより選択する物理的機能切換部からの信号と前記機能切換信号生成回路より生成される機能切替信号とを、前記試験モード生成回路により生成される試験状態を表わす試験状態信号により排他的に選択する機能選択回路を備え、
前記試験状態において前記機能選択回路に入力する機能切換信号により機能を切り換える事を特徴としたセミカスタムＩＣ試験回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07668395A JP3603373B2 (ja) | 1995-03-31 | 1995-03-31 | セミカスタムｉｃ試験回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07668395A JP3603373B2 (ja) | 1995-03-31 | 1995-03-31 | セミカスタムｉｃ試験回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08271594A JPH08271594A (ja) | 1996-10-18 |
| JP3603373B2 true JP3603373B2 (ja) | 2004-12-22 |
Family
ID=13612246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07668395A Expired - Lifetime JP3603373B2 (ja) | 1995-03-31 | 1995-03-31 | セミカスタムｉｃ試験回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3603373B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19946548A1 (de) * | 1999-09-29 | 2001-05-17 | Bosch Gmbh Robert | Verfahren und Vorrichtung zur Auswahl von unterschiedlichen Funktionen zur Realisierung an einem Anschluß einer Steuereinheit |
-
1995
- 1995-03-31 JP JP07668395A patent/JP3603373B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08271594A (ja) | 1996-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5517108A (en) | Flip-flop circuit in a scanning test apparatus | |
| EP0224004B1 (en) | Interconnected multiport flip-flop logic circuit | |
| JPS62114327A (ja) | プログラム可能入力／出力セルおよびプログラム可能アレイ論理装置 | |
| US4942577A (en) | Logic circuit system with latch circuits for reliable scan-path testing | |
| US4933575A (en) | Electric circuit interchangeable between sequential and combination circuits | |
| JP2946658B2 (ja) | フリップフロップ回路 | |
| KR960016134A (ko) | 순차 논리 회로를 구비한 전자 장치 및 그것의 테스트 방법 | |
| JPH10267994A (ja) | 集積回路 | |
| JP3603373B2 (ja) | セミカスタムｉｃ試験回路 | |
| US4710898A (en) | Apparatus for performing desired logical function | |
| US5285117A (en) | Output circuit with output enabling inputs | |
| US4165540A (en) | Method for storing a binary signal in a high speed flip flop memory having controlled minimum changeover time and apparatus therefor | |
| KR19990053199A (ko) | 테스트를 위한 고속 싱크로너스 메모리 소자 | |
| IE920706A1 (en) | Circuit arrangement for testing integrated circuits | |
| JPS59119443A (ja) | 論理回路 | |
| JP2000206182A (ja) | プロ―ブカ―ド | |
| JPH02194376A (ja) | レジスタ・ビツト・スライス | |
| JP2536478B2 (ja) | フリップフロップ回路 | |
| US6084463A (en) | Fuse circuit | |
| JP2533946B2 (ja) | 集積回路 | |
| JP2004012399A (ja) | スキャン機能付きフリップフロップ回路、スキャンテスト回路および半導体集積回路 | |
| JPH052878A (ja) | リフレツシユ制御回路 | |
| JP2699355B2 (ja) | 集積回路 | |
| KR19980016801A (ko) | 이중 톤 다중 주파수 발생 회로 | |
| JPH10112504A (ja) | 配線ディレイ調整回路、半導体集積回路、及び配線ディレイ調整方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040426 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040907 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040920 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 8 |