JP3605022B2 - Phase comparison circuit - Google Patents
Phase comparison circuit Download PDFInfo
- Publication number
- JP3605022B2 JP3605022B2 JP2000303265A JP2000303265A JP3605022B2 JP 3605022 B2 JP3605022 B2 JP 3605022B2 JP 2000303265 A JP2000303265 A JP 2000303265A JP 2000303265 A JP2000303265 A JP 2000303265A JP 3605022 B2 JP3605022 B2 JP 3605022B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- terminal
- comparison circuit
- phase comparison
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
- Measuring Phase Differences (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、多安定回路を利用して2つの入力信号から両入力信号の位相差に対応する信号を取り出す位相比較回路に関するものである。
【0002】
【従来の技術】
位相比較回路として、従来から図8に示したものが使用されている。これは電界効果トランジスタQ1〜Q7と負荷抵抗RL1,RL2を用いて構成した論理EXOR回路からなるものであり、図9に示すように、2つの入力信号Vin1とVin2に対して、両信号Vin1とVin2が不一致のときハイレベル信号VHを、一致するときロウレベル信号VLを、出力信号Voutとして出力する。
【0003】
【発明が解決しようとする課題】
ところが、この回路では素子の数が多く、定電流源トランジスタQ7を使用するので消費電力が大きく、また入力信号に大きな振幅が必要となるという問題があった。
【0004】
本発明の目的は、素子の数を少なくでき、消費電力を小さくでき、また小さな入力信号でも安定して動作する位相比較回路を提供することである。
【0005】
【課題を解決するための手段】
このために第1の発明は、2つの信号を入力してその位相差に対応する信号を取り出す位相比較回路において、第1の入力端子と第2の入力端子と出力端子を有し、前記第2の入力端子の信号が第1の値のときに、前記第1の入力端子の信号としきい値との関係に応じて複数個の安定状態の内の1つの安定状態を呈すると共に該1つの安定状態に対応する値の信号を前記出力端子に出力し、且つ、前記第2の入力信号が第2の値のときに、前記第1の入力端子の信号の如何に係わらず前記複数の安定状態の内の特定の1つの安定状態を呈すると共に該特定の1つの安定状態に対応する値の信号を前記出力端子に出力するよう構成した。
【0006】
第2の発明は、第1の発明において、前記出力端子と電源端子との間に接続したトランジスタと、前記出力端子と前記第2の入力端子との間に接続した負性抵抗素子とからなり、前記トランジスタのゲート又はベースに前記第1の入力端子を接続して構成した。
【0007】
第3の発明は、第1の発明において、前記出力端子と第1の電源端子との間に接続した第1のトランジスタと、前記出力端子に一端を接続した負性抵抗素子と、該負性抵抗素子の他端と第2の電源端子との間に接続した第2のトランジスタとからなり、前記第1のトランジスタのゲート又はベースに前記第1の入力端子を接続し、前記第2のトランジスタのゲート又はベースに前記第2の入力端子を接続して構成した。
【0008】
【発明の実施の形態】
図1は本発明の実施の形態の位相比較回路のブロック図である。この位相比較回路は、第1の入力信号Vin1が入力する第1の入力端子11と、第2の入力信号Vin2が入力する第2の入力端子12とを独立に有し、かつ出力信号Voutを出力する出力端子13を有する多安定回路10からなる。
【0009】
この多安定回路10は、入力信号Vin2の値がV1かV2(V1<V2)かによって、図2(a)、(b)に示すような人出力特性を有する。すなわち、Vin2=Vlのとき、図2の(a)に示すような1つの安定状態を有する。このときは、入力信号Vin1の値によらず、出力信号VoutはロウレベルVLに固定される。一方、Vin2=V2のときには、多安定回路10は、図2の(b)に示すような特性を有する。すなわち、入力信号Vin1が一定の電圧領域(Vin1<Vt)(Vt:しきい値)で出力信号VoutがVH又はVLとなる双安定性を有し、他の電圧領域(Vin1>Vt)で出力信号VoutがVLとなる単安定状態に帰する。
【0010】
以上から、入力信号Vin1がVin1<Vtにおいて、入力信号Vin2がVlからV2に変化したとき、出力信号VoutはVLからVHに遷移する。この後、Vin2=V2において、入力信号Vin1がしきい値Vtを超えると、出力信号VoutはVLに変化し、以後は入力信号Vin1が変化してもVout=VLは変化しない。
【0011】
ここで、2つの入力信号Vin1、Vin2がパルス状の信号で、図3に示すように、位相差をもって入力される場合を考える。Vin1<Vtにおいて、Vin2がV1からV2に変化すると、VoutはVLからVHに上昇するが、この後Vin1の値がVtを超えると、VoutはVLに低下する。すなわち、2つの入力信号Vin1とVin2の位相差に応じたパルス幅をもつ出力信号Voutが得られていることが分かる。
【0012】
以上のような動作を行う多安定回路10は、例えば図4に示すような回路構成で実現できる。この多安定回路10は、共鳴トンネルダイオード、江崎ダイオード等の負性抵抗素子ND1と電界効果トランジスタTR1を第2の入力端子12と電源端子14の間に直列接続し、負性抵抗素子ND1とトランジスタTR1の共通接続点を出力端子13に接続し、トランジスタTR1のゲートを第1の入力端子11に接続したものである。なお、トランジスタTR1はバイポーラトランジスタと置換することもでき、このときはベースに第1の入力端子11を接続する。
【0013】
この多安定回路10について、図5に示した負荷曲線図を用いてその特性を説明する。Xは共鳴トンネルダイオードND1の負荷曲線である。YはトランジスタTR1の電圧−電流曲線であり、入力電圧Vin1が大きくなると上側に遷移する。なお、この図5はVin2=V2の場合である。Vin2=V1のときは負荷曲線Xが左側に遷移し、安定状態は一つになる。
【0014】
Vin2=V2の場合、Vin1<Vtのときは、この多安定回路10の出力信号VoutはVout=VL,VHの2つの値をとり得るが、Vin1>VtではVin2にかかわらず出力信号VoutはVLのみをとる。したがって、この回路の入出力特性は図6に示したようになり、図2(b)と同様になる。また、Vin2を0に十分近い値(V1)にすると、この多安定回路10は、1つの安定状態のみを有し、Vout=VLとなる。さらに、Vin2をV1からV2に上昇させるとき、Vin1<Vtであれば、出力電圧VoutはVHに遷移する。したがって、この図4に示す回路は多安定回路10として機能する。
【0015】
なお、この多安定回路10は、図7に示すように、負性抵抗素子ND1と電源端子15との間に別の電界効果トランジスタTR2を接続し、そのトランジスタTR2のゲートを第2の入力端子12に接続し、入力電圧Vin2をそのトランジスタTR2によりVin2’として供給するようにした多安定回路10’のように構成しても、同様の作用効果が得られる。ここでも、トランジスタTR1,TR2はバイポーラトランジスタと置換することができ、このときはベースに第1の入力端子11や第2の入力端子12を接続する。
【0016】
【発明の効果】
以上から本発明によれば、2個又は3個という非常に少ない素子数で位相比較回路の機能を実現できる。また、定電流源をもたないために、消費電流も小さくできる。
【図面の簡単な説明】
【図1】本発明の実施形態の位相比較回路のブロック図である。
【図2】図1の位相比較回路の動作の特性図で、(a)はVin2=V1のとき、(b)はVin2=V2のときの特性図である。
【図3】図1の位相比較回路の動作波形図である。
【図4】位相比較回路の具体的な回路図である。
【図5】図4の位相比較回路の負荷曲線図である。
【図6】図4の位相比較回路の動作の特性図である。
【図7】位相比較回路の別の具体的な回路図である。
【図8】従来の位相比較回路の回路図である。
【図9】図8の位相比較回路の動作波形図である。
【符号の説明】
10:多安定回路、11:第1の入力端子、12:第2の入力端子、13:出力端子、14:電源端子、15:電源端子[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a phase comparison circuit that extracts a signal corresponding to a phase difference between two input signals from two input signals using a multistable circuit.
[0002]
[Prior art]
Conventionally, the phase comparison circuit shown in FIG. 8 has been used. This is composed of a logic EXOR circuit constituted by using field effect transistors Q1 to Q7 and load resistors RL1 and RL2. As shown in FIG. 9, two signals Vin1 and Vin2 correspond to both signals Vin1 and Vin2. When Vin2 does not match, the high level signal VH is output, and when they match, the low level signal VL is output as the output signal Vout.
[0003]
[Problems to be solved by the invention]
However, this circuit has a problem that the number of elements is large and the constant current source transistor Q7 is used, so that the power consumption is large and the input signal requires a large amplitude.
[0004]
An object of the present invention is to provide a phase comparison circuit that can reduce the number of elements, reduce power consumption, and operate stably even with a small input signal.
[0005]
[Means for Solving the Problems]
For this purpose, a first invention is a phase comparison circuit that receives two signals and extracts a signal corresponding to a phase difference between the two signals, the first comparison terminal having a first input terminal, a second input terminal, and an output terminal. When the signal at the input terminal of the second input terminal has the first value, one of a plurality of stable states is exhibited according to the relationship between the signal of the first input terminal and the threshold value, and the one of the plurality of stable states is displayed. A signal having a value corresponding to a stable state is output to the output terminal, and when the second input signal has a second value, the plurality of stable signals are output regardless of the signal of the first input terminal. It is configured to exhibit a specific one of the stable states and output a signal having a value corresponding to the specific one of the stable states to the output terminal.
[0006]
A second invention according to the first invention, comprises a transistor connected between the output terminal and the power supply terminal, and a negative resistance element connected between the output terminal and the second input terminal. The first input terminal is connected to the gate or the base of the transistor.
[0007]
In a third aspect based on the first aspect, a first transistor connected between the output terminal and a first power supply terminal; a negative resistance element having one end connected to the output terminal; A second transistor connected between the other end of the resistance element and a second power supply terminal, wherein the first input terminal is connected to a gate or a base of the first transistor; And the second input terminal is connected to the gate or base.
[0008]
BEST MODE FOR CARRYING OUT THE INVENTION
FIG. 1 is a block diagram of a phase comparison circuit according to an embodiment of the present invention. This phase comparison circuit has a
[0009]
The
[0010]
As described above, when the input signal Vin1 changes from V1 to V2 when the input signal Vin1 is Vin1 <Vt, the output signal Vout changes from VL to VH. Thereafter, when Vin2 = V2, if the input signal Vin1 exceeds the threshold value Vt, the output signal Vout changes to VL, and thereafter, even if the input signal Vin1 changes, Vout = VL does not change.
[0011]
Here, it is assumed that the two input signals Vin1 and Vin2 are pulse signals and are input with a phase difference as shown in FIG. When Vin2 changes from V1 to V2 when Vin1 <Vt, Vout rises from VL to VH. After that, when the value of Vin1 exceeds Vt, Vout falls to VL. That is, it can be seen that an output signal Vout having a pulse width corresponding to the phase difference between the two input signals Vin1 and Vin2 is obtained.
[0012]
The
[0013]
The characteristics of the
[0014]
When Vin2 = V2, when Vin1 <Vt, the output signal Vout of the
[0015]
In this
[0016]
【The invention's effect】
As described above, according to the present invention, the function of the phase comparison circuit can be realized with a very small number of elements such as two or three. Further, since there is no constant current source, current consumption can be reduced.
[Brief description of the drawings]
FIG. 1 is a block diagram of a phase comparison circuit according to an embodiment of the present invention.
2A and 2B are characteristic diagrams of the operation of the phase comparison circuit of FIG. 1, where FIG. 2A is a characteristic diagram when Vin2 = V1, and FIG. 2B is a characteristic diagram when Vin2 = V2.
FIG. 3 is an operation waveform diagram of the phase comparison circuit of FIG. 1;
FIG. 4 is a specific circuit diagram of a phase comparison circuit.
FIG. 5 is a load curve diagram of the phase comparison circuit of FIG. 4;
FIG. 6 is a characteristic diagram of the operation of the phase comparison circuit of FIG. 4;
FIG. 7 is another specific circuit diagram of the phase comparison circuit.
FIG. 8 is a circuit diagram of a conventional phase comparison circuit.
9 is an operation waveform diagram of the phase comparison circuit of FIG. 8;
[Explanation of symbols]
10: multi-stable circuit, 11: first input terminal, 12: second input terminal, 13: output terminal, 14: power terminal, 15: power terminal
Claims (3)
第1の入力端子と第2の入力端子と出力端子を有し、
前記第2の入力端子の信号が第1の値のときに、前記第1の入力端子の信号としきい値との関係に応じて複数個の安定状態の内の1つの安定状態を呈すると共に該1つの安定状態に対応する値の信号を前記出力端子に出力し、
且つ、前記第2の入力信号が第2の値のときに、前記第1の入力端子の信号の如何に係わらず前記複数の安定状態の内の特定の1つの安定状態を呈すると共に該特定の1つの安定状態に対応する値の信号を前記出力端子に出力することを特徴とする位相比較回路。In a phase comparison circuit that receives two signals and extracts a signal corresponding to the phase difference,
A first input terminal, a second input terminal, and an output terminal;
When the signal at the second input terminal is at a first value, one of a plurality of stable states is exhibited according to the relationship between the signal at the first input terminal and a threshold value, and Outputting a signal having a value corresponding to one stable state to the output terminal;
When the second input signal has the second value, the second input signal exhibits a specific one of the plurality of stable states irrespective of the signal of the first input terminal. A phase comparison circuit for outputting a signal having a value corresponding to one stable state to the output terminal.
前記出力端子と電源端子との間に接続したトランジスタと、前記出力端子と前記第2の入力端子との間に接続した負性抵抗素子とからなり、前記トランジスタのゲート又はベースに前記第1の入力端子を接続したことを特徴とする位相比較回路。The phase comparison circuit according to claim 1,
It comprises a transistor connected between the output terminal and the power supply terminal, and a negative resistance element connected between the output terminal and the second input terminal. A phase comparison circuit to which an input terminal is connected.
前記出力端子と第1の電源端子との間に接続した第1のトランジスタと、前記出力端子に一端を接続した負性抵抗素子と、該負性抵抗素子の他端と第2の電源端子との間に接続した第2のトランジスタとからなり、前記第1のトランジスタのゲート又はベースに前記第1の入力端子を接続し、前記第2のトランジスタのゲート又はベースに前記第2の入力端子を接続したことを特徴とする位相比較回路。The phase comparison circuit according to claim 1,
A first transistor connected between the output terminal and a first power supply terminal, a negative resistance element having one end connected to the output terminal, the other end of the negative resistance element and a second power supply terminal; And the second input terminal is connected to the gate or base of the first transistor, and the second input terminal is connected to the gate or base of the second transistor. A phase comparison circuit characterized by being connected.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000303265A JP3605022B2 (en) | 2000-10-03 | 2000-10-03 | Phase comparison circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000303265A JP3605022B2 (en) | 2000-10-03 | 2000-10-03 | Phase comparison circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002111459A JP2002111459A (en) | 2002-04-12 |
| JP3605022B2 true JP3605022B2 (en) | 2004-12-22 |
Family
ID=18784485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000303265A Expired - Fee Related JP3605022B2 (en) | 2000-10-03 | 2000-10-03 | Phase comparison circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3605022B2 (en) |
-
2000
- 2000-10-03 JP JP2000303265A patent/JP3605022B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002111459A (en) | 2002-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101414828B (en) | Source driver and its digital/analog converter | |
| US20170040982A1 (en) | Latch and D Flip-Flop | |
| JP7525658B2 (en) | Current control circuit, display panel driving device and display device | |
| JP3605022B2 (en) | Phase comparison circuit | |
| US5311075A (en) | Level shifting CMOS integrated circuits | |
| JP2004015621A (en) | Low voltage differential signaling driver | |
| JPH06152341A (en) | Buffering circuit | |
| JPS60170320A (en) | Cmos output drive circuit | |
| JP2769653B2 (en) | Inverting circuit | |
| JP2009230842A (en) | Sample-hold circuit | |
| JP3967248B2 (en) | Level shift circuit | |
| JP3506986B2 (en) | Voltage comparison circuit | |
| JP4599225B2 (en) | Switching circuit | |
| JP3338355B2 (en) | Semiconductor circuit | |
| JP3546166B2 (en) | Voltage comparison circuit | |
| JP3469979B2 (en) | Flip-flop circuit | |
| JPH1079656A (en) | Current switching type switch circuit | |
| JP3824256B2 (en) | Identification circuit | |
| JP3788181B2 (en) | Information transmission circuit | |
| JP3482926B2 (en) | Multi-valued logic circuit | |
| JPH0774620A (en) | Buffer circuit | |
| JP3048684B2 (en) | Inverter | |
| JP3471564B2 (en) | Negative differential resistance element logic circuit | |
| JP2005142878A (en) | Hysteresis comparator | |
| JPH03172022A (en) | Logic circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040913 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040928 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040930 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071008 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |