JP3607319B2 - Oscillator circuit - Google Patents

Description

式（１）、（２）、（３）から次式（４）、（５）が成立する。
【００１４】
ＴＲ＝ｒ１×ｃ１ （４）
ＴＦ＝ｒ２×ｃ１ （５）
式（４）および（５）から次式（６）が成立し、発振回路の一定周期Ｔ１が得られる。
【００１５】
Ｔ１＝ＴＲ＋ＴＦ （６）
即ち、発振回路は、キャパシタＣ１およびＣ２の充放電時間ＴＲ，ＴＦだけで決まる一定周期Ｔ１で発振するので、電源電圧の変動およびトランジスタの特性の変動に影響されずに一定周期で発振することができる。
【００１６】
次に、図２を参照して第２実施例を説明する。
【００１７】
この第２実施例によると、キャパシタＣ１およびＣ２の一端が電源電圧端子１４および１５にそれぞれ接続され、他端が抵抗素子Ｒ１の一端に接続される。増幅回路１２は、キャパシタＣ１，Ｃ２と抵抗素子Ｒ１との接続点の電圧Ｖｃａｐと電源電圧端子１４、１５間に直列接続された抵抗素子Ｒ２，Ｒ３およびＲ４の接続点における電圧ＶｒｅｆＨおよびＶｒｅｆＬとを比較し、電圧Ｖｃａｐが電圧ＶｒｅｆＬに等しくなってから電圧ＶｒｅｆＨに等しくなるまで、選択回路１３のスイッチＳ１およびＳ２は、抵抗素子Ｒ１の他端を電源端子１５から切り離し、電源電圧端子１４に接続する。抵抗素子Ｒ１〜Ｒ４の抵抗値をそれぞれＲＲ１〜ＲＲ４、キャパシタＣ１およびＣ２の全キャパシタンスをＣＣ、電源電圧端子１４の電圧をＶＣＣとすると、電圧Ｖｃａｐが電圧ＶｒｅｆＨに等しくなってから電圧ＶｒｅｆＬに等しくなるまでの間には次式（７）が成立する。
【００１８】
ｄＶｃａｐ／ｄｔ＝−Ｖｃａｐ／ＲＲ１／ＣＣ （７）
電圧Ｖｃａｐが電圧ＶｒｅｆＨ＝ａＶＣＣ（ａ＝（ＲＲ３＋ＲＲ４）／（ＲＲ２＋ＲＲ３＋ＲＲ４））に等しくなってから時間ｔが経過したときの電圧Ｖｃａｐの初期条件は次式（８）で表される。
【００１９】
Ｖｃａｐ（０）＝ａＶＣＣ （８）
上記条件のもとで、次式（９）の関係が得られる。
【００２０】
Ｖｃａｐ（ｔ）＝ａＶＣＣｅｘｐ（−ｔ／ＲＲ１／ＣＣ） （９）
従って、電圧Ｖｃａｐが電圧ＶｒｅｆＬに等しくなってから電圧ＶｒｅｆＬ＝ｂＶＣＣ（ｂ＝ＲＲ４／（ＲＲ２＋ＲＲ３＋ＲＲ４））に等しくなるまでの時間ＴＲは次式（１０）で表される。
【００２１】
ＴＦ＝ＲＲ１×ＣＣ×ｌｎ（ａ／ｂ） （１０）
同様に、電圧Ｖｃａｐが電圧ＶｒｅｆＬに等しくなってから電圧ＶｒｅｆＨに等しくなるまでの時間ＴＲは次式（１１）で表される。
【００２２】
ＴＲ＝ＲＲ１×ＣＣ×ｌｎ（（１ーｂ）／（１−ａ）） （１１）
式（１０）および（１１）から次式（１２）が成立し、発振回路の一定周期Ｔ２が求められる。
【００２３】
Ｔ２＝ＴＲ＋ＴＦ （１２）
即ち、発振回路は、キャパシタＣ１およびＣ２の充放電時間ＴＲ，ＴＦだけで決まる一定周期Ｔ２で発振するので、電源電圧の変動およびトランジスタの特性の変動に影響されずに一定周期で発振することができる。
【００２４】
次に、図３および図４を参照して、本発明の第３実施例を説明する。
【００２５】
この第３実施例によると、図３に示されるように、定電圧定電流発生回路１１は、ＰチャンネルトランジスタＱＰ１１、ＱＰ１２およびＱＰ１４、ＮチャンネルトランジスタＱＮ１１、ＱＮ１２およびＱＮ１４、抵抗素子Ｒ１１並びにインバータＩ１１によって構成される。選択回路１３は、ＮＡＮＤゲートＧ１１およびＧ１２、ＰチャンネルトランジスタＱＰ１３並びにＮチャンネルトランジスタＱＮ１５によって構成される。
【００２６】
図３の回路において、入力Ｖｉｎがローレベルである間、発振回路はスタンドバイ状態となる。このとき、増幅回路１２に印加される電圧ＶｒｅｆＨおよびＶｒｅｆＬは共にハイレベルとなり、電圧Ｖｃａｐはローレベルとなるので、出力Ｖｏｕｔはローレベルとなる。入力Ｖｉｎがローレベルからハイレベルとなると、発振回路はアクティブ状態となり、図４に示すように発振を開始する。ＰチャンネルトランジスタＱＰ１１および１４並びにＮチャンネルトランジスタＱＮ１１およびＱＮ１４のトランスコンダクタンスをそれぞれβ１、β２、β３およびβ４、抵抗素子Ｒ１１の抵抗値をｒ１１、キャパシタＣ１１とＣ１２の全キャパシタンスをｃ１１、抵抗素子Ｒ１１に流れる電流をＩｒｅｆ、ＰチャンネルトランジスタＱＰ１３がオンしているときにＰチャンネルトランジスタＱＰ１４を流れる電流をＩｉｎ、ＮチャンネルトランジスタＱＮ１５がオンしているときにＮチャンネルトランジスタＱＮ１４を流れる電流をＩｏｕｔとすると、次式（１３）、（１４）および（１５）が成立する。
【００２７】
Ｉｒｅｆ＝（ＶｒｅｆＨ−ＶｒｅｆＬ）／ｒ１１ （１３）
Ｉｉｎ＝β２／β１×Ｉｒｅｆ （１４）
Ｉｏｕｔ＝β４／β３×Ｉｒｅｆ （１５）
電圧Ｖｃａｐが定電圧ＶｒｅｆＨに等しくなってから定電圧ＶｒｅｆＬに等しくなるまでは出力Ｖｏｕｔはハイレベルであり、キャパシタＣ１１、Ｃ１２に蓄えられていた電荷がＮチャンネルトランジスタＱＮ１４およびＱＮ１５を介して放電される。一方、電圧Ｖｃａｐが定電圧ＶｒｅｆＬに等しくなってから定電圧ＶｒｅｆＨに等しくなるまで、出力Ｖｏｕｔはローレベルであり、キャパシタＣ１１、Ｃ１２に蓄えられていた電荷はＰチャンネルトランジスタＱＰ１３およびＱＰ１４を介して充電される。従って、電圧Ｖｃａｐが定電圧ＶｒｅｆＨに等しくなってから定電圧ＶｒｅｆＬに等しくなるまでの時間をＴＦとし、電圧Ｖｃａｐが定電圧ＶｒｅｆＬに等しくなってから定電圧ＶｒｅｆＨに等しくなるまでの時間をＴＲとすると、次式（１６）が成立する。
【００２８】

但し、ＰチャンネルトランジスタＱＰ１３とＮチャンネルトランジスタＱＮ１５のトランスコンダクタンスは、式（１３）、（１４）が成立するようにそれぞれＰチャンネルトランジスタＱＰ１４とＮチャンネルトランジスタＱＮ１４のトランスコンダクタンスに比べて十分大きく設定される。
【００２９】
式（１７）および（１８）から次式（１９）が成立し、発振回路の一定周期Ｔ３が得られる。
【００３０】
Ｔ３＝ＴＲ＋ＴＦ （１９）
即ち、発振回路は、キャパシタＣ１１およびＣ１２の充放電時間ＴＲ，ＴＦだけで決まる一定周期Ｔ３で発振するので、電源電圧の変動およびトランジスタの特性の変動に影響されずに一定周期で発振することができる。
【００３１】
次に、図５および図６を参照して、第４実施例を説明する。
【００３２】
この第４実施例によると、図５に示されるように、選択回路１３は、ＮＯＲゲートＧ３１およびＧ３２、ＰチャンネルトランジスタＱＰ３２およびＱＰ３３、ＮチャンネルトランジスタＱＮ３１およびＱＮ３２並びにインバータい３１によって構成される。
【００３３】
この第４実施例において、入力Ｖｉｎがハイレベルである間、発振回路はスタンドバイ状態となる。このとき、２つの増幅回路１２Ｈおよび１２Ｌは非活性化されている。即ち、電圧ＶｒｅｆＨおよびＶｒｅｆＬは共にローレベルとなり、出力Ｖｏｕｔはハイレベルとなり、電圧Ｖｃａｐはローレベルとなる。入力Ｖｉｎがハイレベルからローレベルとなると、発振回路はアクティブ状態となり、図６に示すように発振を開始する。入力Ｖｉｎがハイレベルになっている間、２つの増幅回路１２Ｈおよび１２Ｌは活性化される。ここで、抵抗素子Ｒ３１〜Ｒ３４の抵抗値をそれぞれｒ３１〜ｒ３４、キャパシタＣ３１のキャパシタンスをｃ３１、そして電源電圧をＶＣＣとすると、ＰチャンネルトランジスタＱＰ３１のオン抵抗が、抵抗素子Ｒ３１〜Ｒ３３の総抵抗値に比べて十分に小さく、また、ＰチャンネルトランジスタＱＰ３３とＮチャンネルトランジスタＱＮ３２のオン抵抗が、抵抗素子Ｒ３４の抵抗値に比べ十分に小さくなるように、ＰチャンネルトランジスタＱＰ３１およびＱＰ３３とＮチャンネルトランジスタＱＮ３２のトランスコンダクタンスを大きくしておけば、次式（２０）および（２１）が成立する。
【００３４】

電圧Ｖｃａｐが定電圧ＶｒｅｆＨに等しくなってから定電圧ＶｒｅｆＬに等しくなるまでは出力Ｖｏｕｔはハイレベルであり、キャパシタＣ３１に蓄えられていた電荷はＮチャンネルトランジスタＱＮ３２を介して放電される。一方、電圧Ｖｃａｐが定電圧ＶｒｅｆＬに等しくなってから定電圧ＶｒｅｆＨに等しくなるまで出力Ｖｏｕｔはローレベルであり、キャパシタＣ３１はＰチャンネルトランジスタＱＰ３３を介して充電される。従って、電圧Ｖｃａｐが定電圧ＶｒｅｆＨに等しくなってから定電圧ＶｒｅｆＬに等しくなるまでの時間をＴＦとし、電圧Ｖｃａｐが定電圧ＶｒｅｆＬに等しくなってから定電圧ＶｒｅｆＨに等しくなるまでの時間をＴＲとすると、次式（２２）および（２３）が成立する。
【００３５】
ＴＦ＝ｒ３４×ｃ３１×Ｉｎ（ａ／ｂ） （２２）
ＴＲ＝ｒ３４×ｃ３１×Ｉｎ（（１ーｂ）／（１−ａ）） （２３）
但し、定数ａおよびｂは次式（２４）および（２５）で表される。
【００３６】
ａ＝（ｒ３２＋ｒ３３）／（ｒ３１＋ｒ３２＋ｒ３３） （２４）
ｂ＝ｒ３３／（ｒ３１＋ｒ３２＋ｒ３３） （２５）
式（２２）〜（２５）から次式（２６）が成立し、発振回路の一定周期Ｔ４が得られる。
【００３７】
Ｔ４＝ＴＲ＋ＴＦ （２６）
即ち、発振回路は、キャパシタＣ３１の充放電時間ＴＲ，ＴＦだけで決まる一定周期Ｔ４で発振するので、電源電圧の変動およびトランジスタの特性の変動に影響されずに一定周期で発振することができる。
【００３８】
次に、図７および図８を参照して、第５の実施例を説明する。
【００３９】
この第５実施例によると、図７に示されるように、定電圧定電流発生回路１２１は、ＰチャンネルトランジスタＱＰ１０１、ＱＰ１０２、ＱＰ１０３およびＱＰ１０５、ＮチャンネルトランジスタＱＮ１０１並びに抵抗素子Ｒ１０１によって構成され、１つの定電圧と２つの定電流を発生する。増幅回路１２２は、ＰチャンネルトランジスタＱＰ１０８、ＱＰ１０９、ＱＰ１１０、ＱＰ１１２、ＱＰ１１３およびＱＰ１１４、ＮチャンネルトランジスタＱＮ１０４、ＱＮ１０５、ＱＮ１０６、ＱＮ１０７、ＱＮ１０８およびＱＮ１０９並びにインバータＩ１０１によって構成される。選択回路１２３は、ＮＡＮＤゲートＧ１０１およびＧ１０２、ＰチャンネルトランジスタＱＰ１０４およびＱＰ１０６並びにＮチャンネルトランジスタＱＮ１０２およびＱＮ１０３によって構成される。
【００４０】
図７の発振回路において、入力Ｖｉｎがローレベルである間、発振回路はスタンドバイ状態となる。このとき、電圧ＶｒｅｆおよびＶｃａｐ１がハイレベル、電圧Ｖｃａｐ２がローレベル、そして出力Ｖｏｕｔがローレベルとなる。入力がローレベルからハイレベルとなると、発振回路はアクティブ状態となり、発振を開始する。ＰチャンネルトランジスタＱＰ１０２のトランスコンダクタンスをβ１、ＰチャンネルトランジスタＱＰ１０３とＱＰ１０５のトランスコンダクタンスをβ２、抵抗素子Ｒ１０１の抵抗値をｒ１０１、キャパシタＣ１０１とＣ１０２のキャパシタンスをｃ１０ｌ、抵抗素子Ｒ１０１を流れる電流をＩｒｅｆ、ＰチャンネルトランジスタＱＰ１０４またはＱＰ１０６がオンしているときにＰチャンネルトランジスタＱＰ１０３またはＱＰ１０５を流れる電流をＩｉｎと表すと、次式（２７）および（２８）が成立する。
【００４１】
Ｉｒｅｆ＝Ｖｒｅｆ／ｒ１０１ （２７）
Ｉｉｎ ＝β２／β１×Ｉｒｅｆ （２８）
電圧Ｖｃａｐ２が定電圧Ｖｒｅｆに等しくなるまでは出力Ｖｏｕｔはハイレベルであり、この間では、キャパシタＣ１０１に蓄えられていた電荷はＮチャンネルトランジスタＱＮ１０２を介して放電され、キャパシタＣ１０１は接地されることになる。電圧Ｖｃａｐ２が定電圧Ｖｒｅｆに等しくなると、出力Ｖｏｕｔは反転し、ローレベルとなる。これと同時に、ＮチャンネルトランジスタＱＮ１０２はオフし、ＰチャンネルトランジスタＱＰ１０４がオンするため、キャパシタＣ１０１はＰチャンネルトランジスタＱＰ１０４を介して充電される。また、ＮチャンネルトランジスタＱＮ１０３はオンし、ＰチャンネルトランジスタＱＰ１０６がオフするため、キャパシタＣ１０２に蓄えられていた電荷はＮチャンネルトランジスタＱＮ１０３を介して放電され、キャパシタＣ１０２は接地されることになる。このような動作を交互に繰り返されることによって発振が行われる。このようにして、第５実施例の発振回路の発振周期Ｔ５は、次式（２９）および（３０）によって表され、電圧Ｖｃａｐ１またはＶｃａｐ２が接地レベルから定電圧Ｖｒｅｆに等しくなるまでの時間の２倍に等しくなる。
【００４２】
ｃ１０１×Ｖｒｅｆ＝Ｉｉｎ×Ｔ５／２ （２９）
即ち、
Ｔ５＝２×ｒ１０１×ｃ１０１×β１／β２ （３０）
但し、ＮチャンネルトランジスタＱＮ１０１のトランスコンダクタンスは、式（２７）が成立するように、即ちＮチャンネルトランジスタＱＮ１０１のオン抵抗が抵抗素子Ｒ１０１の抵抗値に比べ無視できるように、十分大きく設定しておく。また、ＰチャンネルトランジスタＱＰ１０４およびＱＰ１０６のトランスコンダクタンスは、式（２８）が成立するようにＰチャンネルトランジスタＱＰ１０３およびＱＰ１０５のトランスコンダクタンスに比べて十分大きな値に設定する。さらに、ＮチャンネルトランジスタＱＮ１０２およびＱＮ１０３のトランスコンダクタンスは、発振周期の半分の時間内にキャパシタンスｃ１０１に蓄えられた電荷が十分放電されるような値に設定される。このようにして、第５実施例の発振回路は、電源電圧に影響されずに一定周期Ｔ５で発振する。
【００４３】
次に、図９および図１０を参照して、第６実施例を説明する。
【００４４】
この第６実施例によると、図９に示されるように、定電圧定電流発生回路１２１は、ＰチャンネルトランジスタＱＰ１１４、ＮチャンネルトランジスタＱＮ１１２、ＱＮ１１３、ＱＮ１１５およびＱＮ１２５、並びに抵抗素子Ｒ１１１によって構成され、１つの定電圧Ｖｒｅｆと２つの定電流を発生する。増幅回路１２２は、ＮチャンネルトランジスタＱＮ１１６、ＱＮ１１７、ＱＮ１１８、ＱＮ１１９、ＱＮ１２１並びにＰチャンネルトランジスタＱＰ１１３、ＱＰ１１５、ＱＰ１１６、ＱＰ１１８、ＱＰ１１９、ＱＰ１２０およびＱＰ１２１並びにインバータＩ１１１、Ｉ１１２およびＩ１１３によって構成される。選択回路１２３は、ＮＯＲゲートＧ１１１およびＧ１１２、ＰチャンネルトランジスタＱＰ１１２およびＱＰ１１７並びにＮチャンネルトランジスタＱＮ１１４およびＱＮ１２４によって構成される。
【００４５】
図９の発振回路において、入力Ｖｉｎがハイレベルである間、発振回路はスタンドバイ状態となる。このとき、電圧ＶｒｅｆおよびＶｃａｐ１がローレベル、電圧Ｖｃａｐ２がハイレベル、そして出力Ｖｏｕｔがハイレベルとなる。入力Ｖｉｎがハイレベルからローレベルとなると、発振回路はアクティブ状態となり、図１０に示すように発振を開始する。ＮチャンネルトランジスタＱＮ１１３のトランスコンダクタンスをβ３、ＮチャンネルトランジスタＱＮ１１５とＱＮ１２５のトランスコンダクタンスをβ４、抵抗素子Ｒ１１１の抵抗値をｒ１１１、キャパシタＣ１１１とＣ１１２のキャパシタンスをｃ１１ｌ、抵抗素子Ｒ１１１を流れる電流をＩｒｅｆ、ＮチャンネルトランジスタＱＮ１１４またはＱＮ１２４がオンしているときにＮチャンネルトランジスタＱＮ１１５またはＱＮ１２５を流れる電流をＩｏｕｔ、そして電源電圧をＶＣＣと表すと、次式（３１）および（３２）が成立する。
【００４６】
Ｉｒｅｆ＝（ＶＣＣ−Ｖｒｅｆ）／ｒ１１１ （３１）
Ｉｏｕｔ＝β４／β３×Ｉｒｅｆ （３２）
電圧Ｖｃａｐ２が定電圧Ｖｒｅｆに等しくなるまでは出力Ｖｏｕｔはローレベルであり、この間では、キャパシタＣ１１１はＰチャンネルトランジスタＱＰ１１２を介して電源電圧ＶＣＣまで充電される。電圧Ｖｃａｐ２が定電圧Ｖｒｅｆに等しくなると、出力Ｖｏｕｔは反転し、ハイレベルとなる。これと同時に、ＰチャンネルトランジスタＱＰ１１２はオフし、ＮチャンネルトランジスタＱＮ１１４がオンするため、キャパシタＣ１１１はＮチャンネルトランジスタＱＮ１１４を介して放電される。また、ＰチャンネルトランジスタＱＰ１１７はオンし、ＮチャンネルトランジスタＱＮ１２４がオフするため、キャパシタＣ１１２はＰチャンネルトランジスタＱＰ１１７を介して電源電圧ＶＣＣまで充電される。このような動作を交互に繰り返されることによって発振が行われる。このようにして、第６実施例の発振回路の発振周期Ｔ６は、次式（３３）および（３４）のように電圧Ｖｃａｐ１またはＶｃａｐ２が電源電圧ＶＣＣから定電圧Ｖｒｅｆに等しくなるまでの時間の２倍に等しくなる。
【００４７】
ｃ１１１×（ＶＣＣ−Ｖｒｅｆ）＝Ｉｏｕｔ×Ｔ２／２ （３３）
即ち、
Ｔ６＝２×ｒ１１１×ｃ１１１×β３／β４ （３４）
但し、ＰチャンネルトランジスタＱＰ１１４のトランスコンダクタンスは、式（３１）が成立するように、即ちＰチャンネルトランジスタＱＰ１１４のオン抵抗が抵抗素子Ｒ１１１の抵抗値に比べ無視できるように、十分大きく設定しておく。また、ＮチャンネルトランジスタＱＮ１１５およびＱＮ１２５のトランスコンダクタンスは、式（３２）が成立するようにＮチャンネルトランジスタＱＮ１１４およびＱＮ１２４のトランスコンダクタンスに比べて十分大きな値に設定する。さらに、ＰチャンネルトランジスタＱＰ１１２およびＱＰ１１７のトランスコンダクタンスは、発振周期の半分の時間内にキャパシタンスｃ１１１が電源電圧ＶＣＣまで十分充電されるような値に設定される。このようにして、第６実施例の発振回路は、電源電圧の変動およびトランジスタの特性の変動に影響されずに一定周期Ｔ６で発振する。
【００４８】
次に、図１１および図１２を参照して、第７実施例を説明する。
【００４９】
この第７実施例によると、図１１に示されるように、増幅回路１２２は、スタンドバイ時にはＰチャンネルトランジスタＱＰ１３３およびＱＰ１３６並びにＮチャンネルトランジスタＱＮ１３２およびＱＮ１３４をオフにしておくことにより非活性化される。選択回路１２３は、ＮＯＲゲートＧ１３１およびＧ１３２、ＰチャンネルトランジスタＱＰ１３２およびＱＰ１３５並びにＮチャンネルトランジスタＱＮ１３１およびＱＮ１３３によって構成される。
【００５０】
図１１の発振回路において、入力Ｖｉｎがハイレベルである間、発振回路はスタンドバイ状態となる。このとき、電圧Ｖｒｅｆがローレベル、出力Ｖｏｕｔはハイレベル、電圧Ｖｃａｐ１がローレベル、そしてＶｃａｐ２がハイレベルとなる。入力Ｖｉｎがハイレベルからローレベルとなると、発振回路はアクティブ状態となり、図１２に示すように発振を開始する。抵抗素子１３１および１３２の抵抗値をそれぞれｒ１３１およびｒ１３２、抵抗素子Ｒ１３３およびＲ１３４の抵抗値はｒ１３３、キャパシタＣ１３１とＣ１３２のキャパシタンスをｃ１３ｌ、電源電圧をＶＣＣとする。ＰチャンネルトランジスタＱＰ１３１のオン抵抗が、抵抗素子Ｒ１３１とＲ１３２の各々の抵抗値に比べ十分に小さく、また、ＰチャンネルトランジスタＱＰ１３２とＱＰ１３５のオン抵抗が、抵抗素子Ｒ１３３およびＲ１３４の抵抗値に比べ十分小さくなるように、ＰチャンネルトランジスタＱＰ１３１およびＱＰ１３３のトランスコンダクタンスを大きくしておく。さらに、発振周期の半分の時間の間にキャパシタＣ１３１およびＣ１３２に蓄えられた電荷を放電し、電圧Ｖｃａｐ１およびＶｃａｐ２が接地レベルになるようにＮチャンネルトランジスタＱＮ１３１およびＱＮ１３３のトランスコンダクタンスを十分に大きく設定する。このとき、次式（３５）が成立する。
【００５１】
Ｖｒｅｆ＝ｒ１３２／（ｒ１３２＋ｒ１３２）×ＶＣＣ （３５）
電圧Ｖｃａｐ１が定電圧Ｖｒｅｆに等しくなってから電圧Ｖｃａｐ２が定電圧Ｖｒｅｆに等しくなるまでは出力Ｖｏｕｔはハイレベルであり、キャパシタＣ１３１に蓄えられていた電荷はＮチャンネルトランジスタＱＮ１３１を介して放電される。一方、電圧Ｖｃａｐ２が定電圧Ｖｒｅｆに等しくなってから電圧Ｖｃａｐ１が定電圧Ｖｒｅｆに等しくなるまで出力Ｖｏｕｔはローレベルであり、キャパシタＣ１３２に蓄えられていた電荷はＮチャンネルトランジスタＱＮ１３３を介して放電される。従って、電圧Ｖｃａｐ１またはＶｃａｐ２が接地レベルから定電圧Ｖｒｅｆに等しくなるまでの時間は、発振周期Ｔ７の半分に等しいから次式（３６）が成立する。
【００５２】
Ｔ７＝２×ｒ１３３×ｃ１３１×ｌｎ（１／（１−ａ）） （３６）
但し、定数ａは次式（３７）で表される。
【００５３】
ａ＝ｒ１３２／（ｒ１３１＋ｒ１３２） （３７）
従って、第７実施例の発振回路は、電源電圧の変動およびトランジスタの特性の変動に影響されずに一定周期Ｔ７で発振する。
【００５４】
次に、図１３および図１４を参照して、第８実施例を説明する。
【００５５】
この第８実施例によると、図１３に示されるように、増幅回路１２２は、スタンドバイ時にはＰチャンネルトランジスタＱＰ１４３およびＱ１４５並びにＮチャンネルトランジスタＱＮ１４４およびＱＮ１４５をオフにしておくことにより非活性化される。選択回路１２３は、ＮＡＮＤゲートＧ１４１およびＧ１４２、ＰチャンネルトランジスタＱＰ１４１およびＱＰ１４２並びにＮチャンネルトランジスタＱＮ１４２およびＱＮ１４３によって構成される。
【００５６】
図１３の発振回路において、入力Ｖｉｎがローレベルである間、発振回路はスタンドバイ状態となる。このとき、電圧Ｖｒｅｆがハイレベル、出力Ｖｏｕｔはハイレベル、電圧Ｖｃａｐ１がローレベル、そしてＶｃａｐ２がハイレベルとなる。入力Ｖｉｎがローレベルからハイレベルとなると、発振回路はアクティブ状態となり、発振を開始する。抵抗素子Ｒ１４１およびＲ１４２の抵抗値をそれぞれｒ１４１およびｒ１４２、抵抗素子Ｒ１４３およびＲ１４４の抵抗値をｒ１４３、キャパシタＣ１４１とＣ１４２のキャパシタンスをｃ１４ｌ、電源電圧をＶＣＣとする。ＮチャンネルトランジスタＱＮ１４１のオン抵抗が、抵抗素子Ｒ１４１とＲ１４２の各々の抵抗値に比べ十分に小さく、また、ＮチャンネルトランジスタＱＮ１４２とＱＮ１４３のオン抵抗が、抵抗素子Ｒ１４３およびＲ１４４の抵抗値に比べ十分小さくなるように、ＮチャンネルトランジスタＱＮ１４２およびＱＮ１４３のトランスコンダクタンスを大きくしておく。さらに、発振周期の半分の時間の間にキャパシタＣ１４１およびＣ１４２を充電し、電圧Ｖｃａｐ１およびＶｃａｐ２が電源電圧ＶＣＣになるようにＰチャンネルトランジスタＱＰ１４１およびＱＰ１４２のトランスコンダクタンスを十分に大きく設定する。このとき、次式（３８）が成立する。
【００５７】
Ｖｒｅｆ＝ｒ１４２／（ｒ１４１＋ｒ１４２）×ＶＣＣ （３８）
電圧Ｖｃａｐ１が定電圧Ｖｒｅｆに等しくなってから電圧Ｖｃａｐ２が定電圧Ｖｒｅｆに等しくなるまでは出力Ｖｏｕｔはローレベルであり、キャパシタＣ１４１はＰチャンネルトランジスタＱＰ１４１によって電源電圧ＶＣＣまで充電される。一方、電圧Ｖｃａｐ２が定電圧Ｖｒｅｆに等しくなってから電圧Ｖｃａｐ１が定電圧Ｖｒｅｆに等しくなるまで出力Ｖｏｕｔはハイレベルであり、キャパシタＣ１４２はＰチャンネルトランジスタＱＰ１４２を介して電源電圧まで充電される。従って、電圧Ｖｃａｐ１またはＶｃａｐ２が電源電圧ＶＣＣから定電圧Ｖｒｅｆに等しくなるまでの時間は発振周期Ｔ８の半分に等しいから、次式（３９）が成立する。
【００５８】
Ｔ８＝２×ｒ１４３×ｃ１４１×ｌｎ（１／ｂ） （３９）
但し、定数ｂは次式（４０）で表される。
【００５９】
ｂ＝ｒ１４２／（ｒ１４１＋ｒ１４２） （４０）
従って、第８実施例の発振回路は、電源電圧の変動およびトランジスタの特性の変動に影響されずに一定周期Ｔ８で発振する。
【００６０】
【発明の効果】
上述した実施例の発振回路によると、発振周波数は電源電圧の変動およびトランジスタの特性の変動の影響を受けないで、一定の周期で発振を行うことができる。
【図面の簡単な説明】
【図１】本発明の第１実施例に従った発振回路の回路図。
【図２】本発明の第２実施例に従った発振回路の回路図。
【図３】本発明の第３実施例に従った発振回路の回路図。
【図４】第３実施例の発振回路の動作を説明するタイミングチャート図。
【図５】本発明の第４実施例に従った発振回路の回路図。
【図６】第４実施例の発振回路の動作を説明するタイミングチャート図。
【図７】本発明の第５実施例に従った発振回路の回路図。
【図８】第５実施例の発振回路の動作を説明するタイミングチャート図。
【図９】本発明の第６実施例に従った発振回路の回路図。
【図１０】第６実施例の発振回路の動作を説明するタイミングチャート図。
【図１１】本発明の第７実施例に従った発振回路の回路図。
【図１２】第７実施例の発振回路の動作を説明するタイミングチャート図。
【図１３】本発明の第８実施例に従った発振回路の回路図。
【図１４】第８実施例の発振回路の動作を説明するタイミングチャート図。
【符号の説明】
１１、２１、１２１…定電圧定電流回路、１２、２２、１２２…増幅回路、
１３、２３、１２３…選択回路、１４、１５…電源電圧端子、
ＱＰ…Ｐチャンネルトランジスタ、ＱＮ…Ｎチャンネルトランジスタ、
Ｒ…抵抗素子、Ｃ…キャパシタンス、Ｇ…ゲート回路、Ｓ…スイッチ、
Ｉ…インバータ、ＶｒｅｆＨ…高定電圧、ＶｒｅｆＬ…低定電圧、
Ｖｉｎ…入力、ＶＣＣ…電源電圧。[0001]
[Industrial application fields]
The present invention relates to an oscillation circuit, and more particularly to an oscillation circuit used in a semiconductor integrated circuit.
[0002]
[Prior art]
A conventional oscillation circuit used in a semiconductor integrated circuit has a NAND gate whose input Vin is input to a first input terminal and a plurality of NAND gates connected in series to feed back the output to the second input terminal of the NAND gate. When the input Vin is at a low level, it is in a stunt-by state and the output is at a high level. When the input Vin changes from low level to high level, oscillation starts.
[0003]
[Problems to be solved by the invention]
According to the conventional oscillation circuit as described above, there is a problem that the oscillation frequency varies not only with the power supply voltage but also due to variations in transistor characteristics.
[0004]
Accordingly, an object of the present invention is to provide an oscillation circuit whose oscillation frequency does not vary due to variations in power supply voltage and transistor characteristics.
[0005]
[Means for Solving the Problems]
According to the present invention, a voltage generation circuit that generates first and second voltages, a capacitor that charges and discharges, one voltage that changes according to the charging voltage of the capacitor, and each of the first and second voltages And an oscillation circuit constituted by a circuit that alternately charges and discharges the capacitor according to a difference between these voltages.
[0006]
Further, according to the present invention, the voltage generation circuit that generates one voltage, the first and second capacitors that charge and discharge, the voltage of the voltage generation circuit and the charge voltage of the first and second capacitors are compared. An oscillation circuit is provided that includes a circuit that alternately charges and discharges the first and second capacitors according to the difference between the voltages.
[0007]
[Action]
The voltage of the capacitor is compared with each of two different voltages, and charging and discharging of the capacitor are alternately switched according to the difference between these voltages, thereby causing oscillation. Further, one reference voltage and each of the voltages of the two capacitors are compared, and charging and discharging of the capacitor are alternately switched in accordance with the difference between these voltages, whereby oscillation is performed.
[0008]
【Example】
The block circuit of the oscillation circuit according to the first embodiment of the present invention will be described with reference to FIG.
[0009]
In FIG. 1, a constant voltage and constant current generating circuit 11 outputs two different constant voltages VrefH and VrefL and two constant currents IrefH and IrefL which are proportional to the difference between them. That is, these constant currents are expressed by the following equations (1) and (2).
[0010]
IrefH = (VrefH−VrefL) / r1 (1)
IrefL = (VrefH−VrefL) / r2 (2)
However, VrefH> VrefL and r1 and r2 are proportional coefficients.
[0011]
The constant voltage / constant current generating circuit 11 is connected to an amplifier circuit 12 and a selection circuit 13. That is, the constant voltage (VrefH, VrefL) terminal of the constant voltage constant current circuit 11 is connected to the non-inverting input terminal and the inverting input terminal of the amplifier circuits 12H and 12L, respectively, and the constant current (IrefH, IrefL) terminal is connected to the selection circuit 13. Connected to switches S1 and S2, respectively. The inverting input terminal and the non-inverting input terminal of the amplifier circuits 12H and 12L are connected to each other, connected to the connection node of the switches S1 and S2, and further connected to the Vcap terminal. Capacitors C1 and C2 are connected in series between power supply terminals 14 and 15, and a Vcap terminal is connected to a connection node of these capacitors C1 and C2.
[0012]
The amplifier circuit 12 compares the voltage Vcap with the constant voltages VrefH and VrefL, and the selection circuit 13 opens the switch S1 until the voltage Vcap becomes equal to the constant voltage VrefH and then becomes equal to the constant voltage VrefL, and closes the switch S2. By discharging the capacitors C1 and C2 with the constant current IrefL, the switch S1 is closed until the voltage Vcap is equal to the constant voltage VrefL and then equal to the constant voltage VrefH, and the switch S2 is opened, Capacitors C1 and C2 are charged with a constant current IrefH. The total capacitance of the capacitors C1 and C2 is c1, the time from when the voltage Vcap is equal to the constant voltage VrefH to the constant voltage VrefL is TF, and after the voltage Vcap is equal to the constant voltage VrefL, the constant voltage VrefH is reached. When the time until equality is TR, the following equation (3) is established.
[0013]

The following expressions (4) and (5) are established from the expressions (1), (2), and (3).
[0014]
TR = r1 × c1 (4)
TF = r2 × c1 (5)
From the equations (4) and (5), the following equation (6) is established, and a constant period T1 of the oscillation circuit is obtained.
[0015]
T1 = TR + TF (6)
That is, the oscillation circuit oscillates at a constant period T1 determined only by the charge / discharge times TR and TF of the capacitors C1 and C2, and therefore can oscillate at a constant period without being affected by fluctuations in the power supply voltage and transistor characteristics. it can.
[0016]
Next, a second embodiment will be described with reference to FIG.
[0017]
According to the second embodiment, one ends of the capacitors C1 and C2 are connected to the power supply voltage terminals 14 and 15, respectively, and the other end is connected to one end of the resistance element R1. The amplifier circuit 12 obtains the voltage Vcap at the connection point between the capacitors C1 and C2 and the resistance element R1 and the voltages VrefH and VrefL at the connection point between the resistance elements R2, R3 and R4 connected in series between the power supply voltage terminals 14 and 15. In comparison, until the voltage Vcap becomes equal to the voltage VrefL until the voltage Vcap becomes equal to the voltage VrefH, the switches S1 and S2 of the selection circuit 13 disconnect the other end of the resistance element R1 from the power supply terminal 15 and connect it to the power supply voltage terminal 14. . When the resistance values of the resistance elements R1 to R4 are RR1 to RR4, the total capacitance of the capacitors C1 and C2 is CC, and the voltage of the power supply voltage terminal 14 is VCC, the voltage Vcap becomes equal to the voltage VrefH and then equals to the voltage VrefL. In the meantime, the following equation (7) is established.
[0018]
dVcap / dt = −Vcap / RR1 / CC (7)
The initial condition of the voltage Vcap when the time t elapses after the voltage Vcap becomes equal to the voltage VrefH = aVCC (a = (RR3 + RR4) / (RR2 + RR3 + RR4)) is expressed by the following equation (8).
[0019]
Vcap (0) = aVCC (8)
Under the above conditions, the relationship of the following formula (9) is obtained.
[0020]
Vcap (t) = aVCCexp (−t / RR1 / CC) (9)
Therefore, a time TR from when the voltage Vcap becomes equal to the voltage VrefL until it becomes equal to the voltage VrefL = bVCC (b = RR4 / (RR2 + RR3 + RR4)) is expressed by the following equation (10).
[0021]
TF = RR1 × CC × ln (a / b) (10)
Similarly, a time TR from when the voltage Vcap becomes equal to the voltage VrefL until it becomes equal to the voltage VrefH is expressed by the following equation (11).
[0022]
TR = RR1 * CC * ln ((1-b) / (1-a)) (11)
From the equations (10) and (11), the following equation (12) is established, and the constant period T2 of the oscillation circuit is obtained.
[0023]
T2 = TR + TF (12)
That is, the oscillation circuit oscillates at a constant period T2 determined only by the charge and discharge times TR and TF of the capacitors C1 and C2, and therefore can oscillate at a constant period without being affected by fluctuations in the power supply voltage and transistor characteristics. it can.
[0024]
Next, a third embodiment of the present invention will be described with reference to FIGS.
[0025]
According to the third embodiment, as shown in FIG. 3, the constant voltage constant current generating circuit 11 includes P channel transistors QP11, QP12 and QP14, N channel transistors QN11, QN12 and QN14, a resistance element R11 and an inverter I11. Composed. The selection circuit 13 includes NAND gates G11 and G12, a P channel transistor QP13, and an N channel transistor QN15.
[0026]
In the circuit of FIG. 3, while the input Vin is at a low level, the oscillation circuit is in a standby state. At this time, the voltages VrefH and VrefL applied to the amplifier circuit 12 are both at a high level, and the voltage Vcap is at a low level, so that the output Vout is at a low level. When the input Vin changes from the low level to the high level, the oscillation circuit becomes active and starts oscillating as shown in FIG. P-channel transistors QP11 and 14 and N-channel transistors QN11 and QN14 have transconductances β1, β2, β3, and β4, respectively, resistance value of resistance element R11 is r11, all capacitances of capacitors C11 and C12 flow to c11, resistance element R11 When the current is Iref, the current flowing through the P-channel transistor QP14 when the P-channel transistor QP13 is on is Iin, and the current flowing through the N-channel transistor QN14 when the N-channel transistor QN15 is on is Iout, (13), (14) and (15) hold.
[0027]
Iref = (VrefH−VrefL) / r11 (13)
Iin = β2 / β1 × Iref (14)
Iout = β4 / β3 × Iref (15)
Until the voltage Vcap becomes equal to the constant voltage VrefH until the voltage Vcap becomes equal to the constant voltage VrefL, the output Vout is at a high level, and the charges stored in the capacitors C11 and C12 are discharged through the N-channel transistors QN14 and QN15. . On the other hand, until the voltage Vcap becomes equal to the constant voltage VrefL until the voltage Vcap becomes equal to the constant voltage VrefH, the output Vout is at a low level, and the charge stored in the capacitors C11 and C12 is charged via the P-channel transistors QP13 and QP14. Is done. Therefore, if the time from when the voltage Vcap becomes equal to the constant voltage VrefH until it becomes equal to the constant voltage VrefL is TF, and the time until the voltage Vcap becomes equal to the constant voltage VrefL until it becomes equal to the constant voltage VrefH is TR. The following equation (16) is established.
[0028]

However, the transconductances of the P-channel transistor QP13 and the N-channel transistor QN15 are set sufficiently larger than the transconductances of the P-channel transistor QP14 and the N-channel transistor QN14, respectively, so that the expressions (13) and (14) are satisfied. .
[0029]
From the equations (17) and (18), the following equation (19) is established, and a constant period T3 of the oscillation circuit is obtained.
[0030]
T3 = TR + TF (19)
That is, the oscillation circuit oscillates at a constant period T3 determined only by the charge / discharge times TR and TF of the capacitors C11 and C12, and therefore can oscillate at a constant period without being affected by fluctuations in the power supply voltage and transistor characteristics. it can.
[0031]
Next, a fourth embodiment will be described with reference to FIGS.
[0032]
According to the fourth embodiment, as shown in FIG. 5, the selection circuit 13 includes NOR gates G31 and G32, P channel transistors QP32 and QP33, N channel transistors QN31 and QN32, and an inverter 31.
[0033]
In the fourth embodiment, the oscillation circuit is in a standby state while the input Vin is at a high level. At this time, the two amplifier circuits 12H and 12L are inactivated. That is, the voltages VrefH and VrefL are both low level, the output Vout is high level, and the voltage Vcap is low level. When the input Vin changes from the high level to the low level, the oscillation circuit becomes active and starts oscillating as shown in FIG. While the input Vin is at a high level, the two amplifier circuits 12H and 12L are activated. Here, assuming that the resistance values of the resistance elements R31 to R34 are r31 to r34, the capacitance of the capacitor C31 is c31, and the power supply voltage is VCC, the on-resistance of the P-channel transistor QP31 is the total resistance value of the resistance elements R31 to R33. Of the P channel transistors QP31 and QP33 and the N channel transistor QN32 so that the ON resistances of the P channel transistor QP33 and the N channel transistor QN32 are sufficiently smaller than the resistance value of the resistor element R34. If the transconductance is increased, the following equations (20) and (21) are established.
[0034]

Until the voltage Vcap becomes equal to the constant voltage VrefH until the voltage Vcap becomes equal to the constant voltage VrefL, the output Vout is at a high level, and the electric charge stored in the capacitor C31 is discharged through the N-channel transistor QN32. On the other hand, the output Vout is at a low level until the voltage Vcap becomes equal to the constant voltage VrefL until it becomes equal to the constant voltage VrefH, and the capacitor C31 is charged via the P-channel transistor QP33. Therefore, if the time from when the voltage Vcap becomes equal to the constant voltage VrefH until it becomes equal to the constant voltage VrefL is TF, and the time until the voltage Vcap becomes equal to the constant voltage VrefL until it becomes equal to the constant voltage VrefH is TR. The following expressions (22) and (23) are established.
[0035]
TF = r34 × c31 × In (a / b) (22)
TR = r34 * c31 * In ((1-b) / (1-a)) (23)
However, the constants a and b are expressed by the following equations (24) and (25).
[0036]
a = (r32 + r33) / (r31 + r32 + r33) (24)
b = r33 / (r31 + r32 + r33) (25)
From the expressions (22) to (25), the following expression (26) is established, and the constant period T4 of the oscillation circuit is obtained.
[0037]
T4 = TR + TF (26)
In other words, the oscillation circuit oscillates at a constant period T4 determined only by the charge / discharge times TR and TF of the capacitor C31, so that it can oscillate at a constant period without being affected by fluctuations in power supply voltage and transistor characteristics.
[0038]
Next, a fifth embodiment will be described with reference to FIGS.
[0039]
According to the fifth embodiment, as shown in FIG. 7, the constant voltage / constant current generating circuit 121 includes P channel transistors QP101, QP102, QP103 and QP105, an N channel transistor QN101, and a resistance element R101. A constant voltage and two constant currents are generated. The amplifier circuit 122 includes P-channel transistors QP108, QP109, QP110, QP112, QP113 and QP114, N-channel transistors QN104, QN105, QN106, QN107, QN108 and QN109, and an inverter I101. The selection circuit 123 includes NAND gates G101 and G102, P channel transistors QP104 and QP106, and N channel transistors QN102 and QN103.
[0040]
In the oscillation circuit of FIG. 7, the oscillation circuit is in a standby state while the input Vin is at a low level. At this time, the voltages Vref and Vcap1 are at a high level, the voltage Vcap2 is at a low level, and the output Vout is at a low level. When the input changes from low level to high level, the oscillation circuit becomes active and starts oscillating. The transconductance of the P-channel transistor QP102 is β1, the transconductance of the P-channel transistors QP103 and QP105 is β2, the resistance value of the resistor element R101 is r101, the capacitance of the capacitors C101 and C102 is c10l, and the current flowing through the resistor element R101 is Iref, P When the current flowing through the P-channel transistor QP103 or QP105 when the channel transistor QP104 or QP106 is turned on is expressed as Iin, the following expressions (27) and (28) are established.
[0041]
Iref = Vref / r101 (27)
Iin = β2 / β1 × Iref (28)
The output Vout is at a high level until the voltage Vcap2 becomes equal to the constant voltage Vref. During this time, the charge stored in the capacitor C101 is discharged through the N-channel transistor QN102, and the capacitor C101 is grounded. . When the voltage Vcap2 becomes equal to the constant voltage Vref, the output Vout is inverted and becomes a low level. At the same time, the N-channel transistor QN102 is turned off and the P-channel transistor QP104 is turned on, so that the capacitor C101 is charged via the P-channel transistor QP104. Further, since the N channel transistor QN103 is turned on and the P channel transistor QP106 is turned off, the charge stored in the capacitor C102 is discharged through the N channel transistor QN103, and the capacitor C102 is grounded. Oscillation is performed by repeating such operations alternately. In this way, the oscillation period T5 of the oscillation circuit of the fifth embodiment is expressed by the following equations (29) and (30), and is 2 times of the time until the voltage Vcap1 or Vcap2 becomes equal to the constant voltage Vref from the ground level. Equals twice.
[0042]
c101 × Vref = Iin × T5 / 2 (29)
That is,
T5 = 2 × r101 × c101 × β1 / β2 (30)
However, the transconductance of the N-channel transistor QN101 is set sufficiently large so that the equation (27) is satisfied, that is, the on-resistance of the N-channel transistor QN101 is negligible compared to the resistance value of the resistance element R101. Further, the transconductances of P channel transistors QP104 and QP106 are set to a sufficiently large value as compared with the transconductances of P channel transistors QP103 and QP105 so that equation (28) is satisfied. Further, the transconductance of N-channel transistors QN102 and QN103 is set to a value such that the charge stored in capacitance c101 is sufficiently discharged within half the oscillation period. In this way, the oscillation circuit of the fifth embodiment oscillates at a constant period T5 without being affected by the power supply voltage.
[0043]
Next, a sixth embodiment will be described with reference to FIGS.
[0044]
According to the sixth embodiment, as shown in FIG. 9, the constant voltage and constant current generating circuit 121 includes a P channel transistor QP114, N channel transistors QN112, QN113, QN115 and QN125, and a resistance element R111. One constant voltage Vref and two constant currents are generated. The amplifier circuit 122 includes N-channel transistors QN116, QN117, QN118, QN119, and QN121, P-channel transistors QP113, QP115, QP116, QP118, QP119, QP120, and QP121, and inverters I111, I112, and I113. The selection circuit 123 includes NOR gates G111 and G112, P channel transistors QP112 and QP117, and N channel transistors QN114 and QN124.
[0045]
In the oscillation circuit of FIG. 9, while the input Vin is at a high level, the oscillation circuit is in a standby state. At this time, the voltages Vref and Vcap1 are at a low level, the voltage Vcap2 is at a high level, and the output Vout is at a high level. When the input Vin changes from the high level to the low level, the oscillation circuit becomes active and starts oscillating as shown in FIG. The transconductance of the N-channel transistor QN113 is β3, the transconductance of the N-channel transistors QN115 and QN125 is β4, the resistance value of the resistor element R111 is r111, the capacitances of the capacitors C111 and C112 are c11l, and the current flowing through the resistor element R111 is Iref, N When the current flowing through the N-channel transistor QN115 or QN125 is expressed as Iout and the power supply voltage is expressed as VCC when the channel transistor QN114 or QN124 is on, the following equations (31) and (32) are satisfied.
[0046]
Iref = (VCC-Vref) / r111 (31)
Iout = β4 / β3 × Iref (32)
Until the voltage Vcap2 becomes equal to the constant voltage Vref, the output Vout is at a low level. During this time, the capacitor C111 is charged to the power supply voltage VCC via the P-channel transistor QP112. When the voltage Vcap2 becomes equal to the constant voltage Vref, the output Vout is inverted and becomes a high level. At the same time, since the P-channel transistor QP112 is turned off and the N-channel transistor QN114 is turned on, the capacitor C111 is discharged via the N-channel transistor QN114. Further, since the P-channel transistor QP117 is turned on and the N-channel transistor QN124 is turned off, the capacitor C112 is charged to the power supply voltage VCC through the P-channel transistor QP117. Oscillation is performed by repeating such operations alternately. Thus, the oscillation period T6 of the oscillation circuit of the sixth embodiment is equal to 2 of the time until the voltage Vcap1 or Vcap2 becomes equal to the constant voltage Vref from the power supply voltage VCC as shown in the following equations (33) and (34). Equals twice.
[0047]
c111 × (VCC−Vref) = Iout × T2 / 2 (33)
That is,
T6 = 2 × r111 × c111 × β3 / β4 (34)
However, the transconductance of the P-channel transistor QP114 is set sufficiently large so that the equation (31) is satisfied, that is, the on-resistance of the P-channel transistor QP114 is negligible compared to the resistance value of the resistance element R111. Further, the transconductances of N channel transistors QN115 and QN125 are set to a sufficiently large value as compared with the transconductances of N channel transistors QN114 and QN124 so that the equation (32) is satisfied. Further, the transconductance of P-channel transistors QP112 and QP117 is set to a value such that capacitance c111 is sufficiently charged to power supply voltage VCC within half the oscillation period. In this way, the oscillation circuit of the sixth embodiment oscillates at a constant period T6 without being affected by fluctuations in the power supply voltage and transistor characteristics.
[0048]
Next, a seventh embodiment will be described with reference to FIGS. 11 and 12.
[0049]
According to the seventh embodiment, as shown in FIG. 11, the amplification circuit 122 is deactivated by turning off the P-channel transistors QP133 and QP136 and the N-channel transistors QN132 and QN134 during standby. The selection circuit 123 includes NOR gates G131 and G132, P channel transistors QP132 and QP135, and N channel transistors QN131 and QN133.
[0050]
In the oscillation circuit of FIG. 11, while the input Vin is at a high level, the oscillation circuit is in a standby state. At this time, the voltage Vref is low, the output Vout is high, the voltage Vcap1 is low, and Vcap2 is high. When the input Vin changes from the high level to the low level, the oscillation circuit becomes active and starts oscillating as shown in FIG. The resistance values of the resistance elements 131 and 132 are r131 and r132, the resistance values of the resistance elements R133 and R134 are r133, the capacitances of the capacitors C131 and C132 are c13l, and the power supply voltage is VCC. The on-resistance of P-channel transistor QP131 is sufficiently smaller than the resistance values of resistance elements R131 and R132, and the on-resistance of P-channel transistors QP132 and QP135 is sufficiently smaller than the resistance values of resistance elements R133 and R134. Thus, the transconductances of the P channel transistors QP131 and QP133 are increased. Furthermore, the charges stored in capacitors C131 and C132 are discharged during half the oscillation period, and the transconductances of N-channel transistors QN131 and QN133 are set sufficiently large so that voltages Vcap1 and Vcap2 are at the ground level. . At this time, the following equation (35) is established.
[0051]
Vref = r132 / (r132 + r132) × VCC (35)
The output Vout is at a high level until the voltage Vcap2 becomes equal to the constant voltage Vref after the voltage Vcap1 becomes equal to the constant voltage Vref, and the charge stored in the capacitor C131 is discharged via the N-channel transistor QN131. On the other hand, the output Vout is at a low level until the voltage Vcap1 becomes equal to the constant voltage Vref after the voltage Vcap2 becomes equal to the constant voltage Vref, and the electric charge stored in the capacitor C132 is discharged through the N-channel transistor QN133. . Therefore, since the time until the voltage Vcap1 or Vcap2 becomes equal to the constant voltage Vref from the ground level is equal to half of the oscillation period T7, the following expression (36) is established.
[0052]
T7 = 2 × r133 × c131 × ln (1 / (1-a)) (36)
However, the constant a is expressed by the following equation (37).
[0053]
a = r132 / (r131 + r132) (37)
Therefore, the oscillation circuit of the seventh embodiment oscillates at a constant period T7 without being affected by fluctuations in the power supply voltage and transistor characteristics.
[0054]
Next, an eighth embodiment will be described with reference to FIGS.
[0055]
According to the eighth embodiment, as shown in FIG. 13, the amplifier circuit 122 is deactivated by turning off the P-channel transistors QP143 and Q145 and the N-channel transistors QN144 and QN145 during standby. The selection circuit 123 includes NAND gates G141 and G142, P channel transistors QP141 and QP142, and N channel transistors QN142 and QN143.
[0056]
In the oscillation circuit of FIG. 13, while the input Vin is at a low level, the oscillation circuit is in a standby state. At this time, the voltage Vref is high, the output Vout is high, the voltage Vcap1 is low, and Vcap2 is high. When the input Vin changes from low level to high level, the oscillation circuit becomes active and starts oscillation. The resistance values of the resistance elements R141 and R142 are r141 and r142, the resistance values of the resistance elements R143 and R144 are r143, the capacitances of the capacitors C141 and C142 are c141, and the power supply voltage is VCC. The on resistance of N channel transistor QN141 is sufficiently smaller than the resistance values of resistance elements R141 and R142, and the on resistance of N channel transistors QN142 and QN143 is sufficiently smaller than the resistance values of resistance elements R143 and R144. Thus, the transconductance of N channel transistors QN142 and QN143 is increased. Further, capacitors C141 and C142 are charged during half the oscillation period, and the transconductances of P channel transistors QP141 and QP142 are set sufficiently large so that voltages Vcap1 and Vcap2 become power supply voltage VCC. At this time, the following equation (38) is established.
[0057]
Vref = r142 / (r141 + r142) × VCC (38)
The output Vout is at a low level until the voltage Vcap2 becomes equal to the constant voltage Vref after the voltage Vcap1 becomes equal to the constant voltage Vref, and the capacitor C141 is charged to the power supply voltage VCC by the P channel transistor QP141. On the other hand, the output Vout is high until the voltage Vcap1 becomes equal to the constant voltage Vref after the voltage Vcap2 becomes equal to the constant voltage Vref, and the capacitor C142 is charged to the power supply voltage via the P-channel transistor QP142. Accordingly, since the time until the voltage Vcap1 or Vcap2 becomes equal to the constant voltage Vref from the power supply voltage VCC is equal to half of the oscillation period T8, the following equation (39) is established.
[0058]
T8 = 2 × r143 × c141 × ln (1 / b) (39)
However, the constant b is expressed by the following equation (40).
[0059]
b = r142 / (r141 + r142) (40)
Accordingly, the oscillation circuit of the eighth embodiment oscillates at a constant period T8 without being affected by fluctuations in the power supply voltage and transistor characteristics.
[0060]
【The invention's effect】
According to the oscillation circuit of the above-described embodiment, the oscillation frequency can be oscillated at a constant period without being affected by fluctuations in the power supply voltage and transistor characteristics.
[Brief description of the drawings]
FIG. 1 is a circuit diagram of an oscillation circuit according to a first embodiment of the present invention.
FIG. 2 is a circuit diagram of an oscillation circuit according to a second embodiment of the present invention.
FIG. 3 is a circuit diagram of an oscillation circuit according to a third embodiment of the present invention.
FIG. 4 is a timing chart illustrating the operation of the oscillation circuit according to the third embodiment.
FIG. 5 is a circuit diagram of an oscillation circuit according to a fourth embodiment of the present invention.
FIG. 6 is a timing chart illustrating the operation of the oscillation circuit according to the fourth embodiment.
FIG. 7 is a circuit diagram of an oscillation circuit according to a fifth embodiment of the present invention.
FIG. 8 is a timing chart illustrating the operation of the oscillation circuit according to the fifth embodiment.
FIG. 9 is a circuit diagram of an oscillation circuit according to a sixth embodiment of the present invention.
FIG. 10 is a timing chart illustrating the operation of the oscillation circuit according to the sixth embodiment.
FIG. 11 is a circuit diagram of an oscillation circuit according to a seventh embodiment of the present invention.
FIG. 12 is a timing chart illustrating the operation of the oscillation circuit according to the seventh embodiment.
FIG. 13 is a circuit diagram of an oscillation circuit according to an eighth embodiment of the present invention.
FIG. 14 is a timing chart illustrating the operation of the oscillation circuit according to the eighth embodiment.
[Explanation of symbols]
11, 21, 121 ... constant voltage constant current circuit, 12, 22, 122 ... amplifier circuit,
13, 23, 123 ... selection circuit, 14, 15 ... power supply voltage terminal,
QP ... P channel transistor, QN ... N channel transistor,
R: resistance element, C: capacitance, G: gate circuit, S: switch,
I: Inverter, VrefH: High constant voltage, VrefL: Low constant voltage,
Vin: input, VCC: power supply voltage.

Claims (4)

A voltage dividing circuit connected between power supply terminals and generating first and second divided voltages according to the power supply voltage;
  A capacitor that is charged and charged / discharged by a power supply voltage;
  A resistor connected to the capacitor;
  An amplifying circuit that compares the voltage of the capacitor and the first and second divided voltages, respectively, and outputs a first and second differential voltage;
  An oscillation circuit comprising: a selection circuit that forms a charging path and a discharging path of the capacitor via the resistor in accordance with the first and second differential voltages. A voltage generation circuit for generating one voltage;
  First and second capacitors for charging and discharging;
  A circuit for comparing the voltage and the charging voltage of the first and second capacitors, respectively, and alternately charging and discharging the first and second capacitors according to the difference between the voltages; Oscillator circuit to perform. A constant voltage constant current generating circuit for outputting one constant voltage and a constant current according to the constant voltage;
  First and second capacitors for charging and discharging;
  An amplifying circuit that compares the constant voltage with each of the voltages of the first and second capacitors and outputs a first and second differential voltage;
  An oscillation circuit, comprising: a selection circuit for causing the first and second constant currents to flow alternately through the capacitor according to the first and second differential voltages. A voltage dividing circuit for generating one reference voltage according to the power supply voltage;
  First and second capacitors charged and discharged by a power supply voltage;
  First and second resistors connected to the first and second capacitors, respectively;
  An amplifier circuit that compares each of the voltages of the first and second capacitors with the reference voltage and outputs a first and second differential voltage;
  And a selection circuit for forming a charging path and a discharging path for the first and second capacitors selectively through the first and second resistors according to the first and second differential voltages. An oscillation circuit.

Images