JP3614079B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP3614079B2 JP3614079B2 JP2000088579A JP2000088579A JP3614079B2 JP 3614079 B2 JP3614079 B2 JP 3614079B2 JP 2000088579 A JP2000088579 A JP 2000088579A JP 2000088579 A JP2000088579 A JP 2000088579A JP 3614079 B2 JP3614079 B2 JP 3614079B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- conductor
- members
- solder member
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/381—Auxiliary members
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Die Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
本発明は、一対の導体部材により半導体素子の両面を半田部材を介して挟んでなる半導体装置及びその製造方法に関する。
【0002】
【従来の技術】
この種の半導体装置としては、例えば、半導体素子の両面に放熱部材(銅やアルミ等)を半田接合したものや、半導体素子の両面に電極部材(銅等)を半田接合したものが、一般に知られている。
【0003】
【発明が解決しようとする課題】
しかしながら、このような一対の導体部材により半導体素子を挟む構成においては、両導体部材の平行度が出しにくく傾いてしまう(例えば傾きが0.5〜1mm程度)ため、半導体素子と導体部材との間に隙間が発生し、接触面積の不足、接合性の悪化といった不具合が発生する。また、放熱部材としての導体部材の外側に更に冷却部材を設ける場合、導体部材と冷却部材との間に隙間が発生し、放熱性が悪化する等の不具合も発生する。
【0004】
本発明は上記問題に鑑み、一対の導体部材により半導体素子の両面を半田部材を介して挟んでなる半導体装置において、両導体部材の平行度を適切に確保できるようにすることを目的とする。
【0005】
【課題を解決するための手段】
上記目的を達成するため、請求項1記載の発明では、第1の導体部材(3)の上に、第1の半田部材(4)を介して半導体素子(1、2)を接合する工程と、半導体素子の上に、第1の半田部材よりも融点の低い第2の半田部材(6)を介して第2の導体部材(7)を接合する工程と、しかる後、第2の半田部材のみをリフローさせた状態で、第2の導体部材の上方から加圧することにより、第1の導体部材と第2の導体部材との平行度を調整する工程とを備えることを特徴としている。
【0006】
本製造方法によれば、半導体素子の両面を第1及び第2の半田部材を介して第1及び第2の導体部材により挟んだワークにおいて、第2の半田部材は、第1の半田部材よりも融点が低いため、第2の半田部材のみをリフローさせることができる。この状態で、第2の導体部材の上方から加圧すれば、半導体素子が第1の半田部材に支持された状態で第2の半田部材が変形することにより、両導体部材の平行度を調整することができる。
【0007】
よって、本発明によれば、両導体部材の平行度を適切に確保できる半導体装置の製造方法を提供することができる。ここで、請求項2の発明のように、第2の半田部材(6)としては、Sn(すず)を90wt%以上含有してなるものを用いることができる。
【0008】
また、請求項3〜請求項6の発明は、一対の導体部材(3、7)により、半導体素子(1、2)の両面を半田部材(4、6)を介して挟んでなる半導体装置において、一対の導体部材のうち一方側に位置する半田部材(6)を、他方側に位置する半田部材(4)よりも融点が低いものとしたことを特徴としている。
【0009】
本半導体装置によれば、上記した請求項1の製造方法に述べたように、融点の低い方の半田部材のみをリフローさせつつ加圧することができ、それによって、リフローされた半田部材側の導体部材の位置を容易に調整することができる。よって、本発明によれば、両導体部材の平行度を適切に確保できる半導体装置を提供することができる。
【0010】
ここで、請求項5の発明のように、融点の低い方の半田部材(6)が配設される方の導体部材(7)に、凹部(7c)を形成し、この凹部内に融点の低い方の半田部材を配設するようにすれば、この低融点半田部材をリフロー、加圧する際に、半田の這い上がりを防止することができ、好ましい。
【0011】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【0012】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。図1は、本発明の実施形態に係る半導体装置の概略断面図である。1はIGBT(Insulated Gate Bipolar Transistor)素子であり、2はダイオードである。本実施形態では、これらIGBT素子1及びダイオード2が、ペアで回路を構成し、本発明でいう半導体素子に相当する。
【0013】
これら半導体素子1、2は、例えば銅よりなる板状の第1のリード部材(第1の導体部材)3の一面3a上に、例えばSn10wt%、Pb(鉛)90wt%よりなる融点が320℃である第1の半田部材4を介して、それぞれ接合されている。また、各半導体素子1、2の上には、第1の半田部材4を介して、例えば銅よりなるブロック状のヒートシンク5が接合されている。
【0014】
各ヒートシンク5の上には、第1の半田部材4よりも融点が低い第2の半田部材6を介して、例えば銅よりなる第2のリード部材(第2の導体部材)7の一面7aが接合されている。この第2の半田部材6は、例えばSnが90wt%以上含有されてなり融点が240℃のものを採用できる。
【0015】
そして、半導体素子1、2の両面を挟んで対向する第1のリード部材3と第2のリード部材7においては、互いに対向する各々の一面3a、7aが略平行(例えば両リード部材3、7の傾きが0.1mm以下)となっている。また、この半導体装置においては、外部の部材と電気的に接続するための外部リード8とIGBT素子1とは、AuやAl等のボンディングワイヤ9により結線され、電気的に接続されている。
【0016】
また、上記のように組み付けられた各部材1〜9は、例えばエポキシ樹脂等よりなるモールド樹脂10により、包み込まれるように封止されており、外部環境から保護されている。また、両リード部材3、7の他面3b、7bは、モールド樹脂10より露出しており、この露出面3b、7bが放熱面となっている。
【0017】
こうして、本半導体装置では、両半導体素子1、2により回路が構成され、また、両リード部材3、7は電極としての機能も有する。従って、半導体素子1、2と外部との信号のやり取りは、各リード部材3、7、ワイヤ9及び外部リード8を介して行われる。また、両リード部材3、7は、半導体素子1、2の放熱を図る放熱部材としても機能し、例えば、図示しないが、両リード部材3、7の他面3b、7bに、絶縁部材を介して冷却部材を配置する等により、放熱を促進するようになっている。
【0018】
次に、上記構成に基づき、本実施形態における半導体装置の製造方法を説明する。図2は、本製造方法を図1に沿った断面にて示す工程図である。まず、第1のリード部材3の一面3a上に、第1の半田部材4を介して半導体素子1、2を接合する。次に、各半導体素子1、2の上に、第1の半田部材4を介してヒートシンク5を接合する。ここまでの状態が図2(a)であり、このものをワーク50とする。
【0019】
次に、ヒートシンク5が接合された半導体素子1、2の上に、低融点の第2の半田部材6を介して第2のリード部材7の一面7aを接合する。具体的には、図2(b)に示す様に、第2のリード部材7を、その一面7aを上にして、治具100上に搭載し、第2のリード部材7の一面7a上の所望の部位に、第2の半田部材6を配設し、図2(a)に示すワーク50を裏返しにして、第2のリード部材7の一面7a上に搭載する。
【0020】
さらに、第1のリード部材3の他面3b上に、例えばステンレス等よりなる板状の重り101を載せる。また、治具100には、両リード部材3、7の間隔を規定するために一定の所定高さ(例えば1mm)を持ったカーボン等よりなるスペーサ102が備えられている。この状態が図2(b)に示す状態である。そして、この状態で加熱炉等に入れ、第2の半田部材6のみをリフローさせる。
【0021】
すると、重り101により、ワーク50が加圧され、図2(c)に示す様に、第2の半田部材6が押しつぶされ、スペーサ102の高さまで押し下げられる。これにより、両リード部材3、7間の平行度が調整される。ちなみに、例えば、第1の半田部材4、第2の半田部材6の融点が各々、320℃、240℃の場合、リフロー温度は250℃、重り101によるワーク50への荷重は、0.08g/mm2とできる。
【0022】
また、低融点である第2の半田部材6の厚さは、100μm〜300μm程度が好ましい。これは、薄すぎると、平行度の調整をするための厚さが不足することと、厚すぎると、半導体素子とリード部材との熱伝導性が不足することから、このような範囲が好ましい。さらに、上記のように第2の半田部材6にSnが90wt%以上含有されてなるものを用いることは、熱伝導率の確保という点でも有利である。なお、この後、外部リード8とのワイヤボンディング及び樹脂モールド等を行い、図1に示す半導体装置が完成する。
【0023】
以上のように、本製造方法によれば、半導体素子1、2の両面を第1及び第2の半田部材4、6を介して第1及び第2のリード部材(導体部材)3、7により挟んだワーク50において、第2の半田部材6は、第1の半田部材4よりも融点が低いため、第2の半田部材6のみをリフローさせることができる。
【0024】
そして、この状態で、第2のリード部材7の上方から加圧し、半導体素子1、2が第1の半田部材4に支持された状態で第2の半田部材6を変形させることにより、両リード部材3、7の平行度を調整することができる。例えば、この平行度の調整によって、両リード部材3、7の平行度は0.1mm以下にすることができた。
【0025】
このように、本実施形態によれば、両導体部材3、7の平行度を適切に確保できる半導体装置の製造方法を提供することができる。また、図1に示す半導体装置において、モールド樹脂10が無い状態のものは、一対のリード部材(導体部材)3、7により、半導体素子1、2の両面を半田部材4、6を介して挟んでなる半導体装置であり、且つ、第2のリード部材7側に位置する第2の半田部材6を、他方側の第1の半田部材4よりも融点が低いものとした半導体装置となっている。
【0026】
この半導体装置によれば、上記製造方法に述べたように、融点の低い方の第2の半田部材6のみをリフローさせることができ、それによって、リフローされた第2の半田部材6側の第2のリード部材7の位置を容易に調整することができる。よって、本実施形態によれば、両リード部材3、7の平行度を適切に確保できる半導体装置をも提供することができる。
【0027】
また、本実施形態においては、図3に示す様に、第2のリード部材7の一面7aにおける第2の半田部材6を配設する部位に、凹部7cを形成し(例えば深さ0.1mm程度)、この凹部7c内に第2の半田部材6を配設するようにしても良い。
【0028】
この凹部7cにより、第2の半田部材6をリフローして加圧し、第2の半田部材6が押しつぶされた際に、該半田部材6がはみ出してきたとき、半田の這い上がりを防止することができ、好ましい。また、半田部材6を箔(はんだ箔)として配設する際の位置決めが容易となる。
【0029】
(他の実施形態)
なお、ヒートシンク5を設けずに、半導体素子1、2と第2のリード部材7とを直接第2の半田部材6にて接合するようにしても良い。また、本発明は、一対の導体部材により、半導体素子の両面を半田部材を介して挟んでなる半導体装置に係るものであり、一対の導体部材は、放熱部材のみの機能を有するものでも、電極のみの機能を有するものであっても良い。
【図面の簡単な説明】
【図1】本発明の実施形態に係る半導体装置の概略断面図である。
【図2】上記実施形態における半導体装置の製造方法を示す工程図である。
【図3】第2の導体部材における半田部材の配設部位に凹部を形成した部分を示す断面図である。
【符号の説明】
1…IGBT素子、2…ダイオード、3…第1のリード部材、4…第1の半田部材、6…第2の半田部材、7…第2のリード部材、7c…凹部。
Claims (6)
- 第1の導体部材(3)の上に、第1の半田部材(4)を介して半導体素子(1、2)を接合する工程と、
前記半導体素子の上に、前記第1の半田部材よりも融点の低い第2の半田部材(6)を介して第2の導体部材(7)を接合する工程と、
しかる後、前記第2の半田部材のみをリフローさせた状態で、前記第2の導体部材の上方から加圧することにより、前記第1の導体部材と前記第2の導体部材との平行度を調整する工程とを備えることを特徴とする半導体装置の製造方法。 - 前記第2の半田部材(6)として、Snを90wt%以上含有してなるものを用いることを特徴とする請求項1に記載の半導体装置の製造方法。
- 一対の導体部材(3、7)により、半導体素子(1、2)の両面を半田部材(4、6)を介して挟んでなる半導体装置において、
前記半導体素子は、2種類の半導体素子からなり、これら2種類の半導体素子のそれぞれの両面を前記半田部材を介して前記一対の導体部材により共通に挟んだ構成となっており、
前記一対の導体部材のうち一方側に位置する半田部材(6)は、他方側に位置する半田部材(4)よりも、融点が低いことを特徴とする半導体装置。 - 一対の導体部材(3、7)により、半導体素子(1、2)の両面を半田部材(4、6)を介して挟んでなる半導体装置において、
前記一対の導体部材のうち一方側に位置する半田部材(6)は、他方側に位置する半田部材(4)よりも、融点が低く、この融点の低い方の半田部材(6)は、Snを90wt%以上含有してなるものであることを特徴とする半導体装置。 - 一対の導体部材(3、7)により、半導体素子(1、2)の両面を半田部材(4、6)を介して挟んでなる半導体装置において、
前記一対の導体部材のうち一方側に位置する半田部材(6)は、他方側に位置する半田部材(4)よりも、融点が低く、この融点の低い方の半田部材(6)が配設される方の前記導体部材(7)には、凹部(7c)が形成され、この凹部内に前記融点の低い方の半田部材が配設されていることを特徴とする半導体装置。 - 前記一対の導体部材(3、7)は、前記半導体素子(1、2)の電極として機能するとともに、前記半導体素子の放熱を行う放熱部材の機能を有するものであることを特徴とする請求項3ないし5のいずれか1つに記載の半導体装置。
Priority Applications (18)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000088579A JP3614079B2 (ja) | 2000-03-24 | 2000-03-24 | 半導体装置及びその製造方法 |
| US09/717,227 US6703707B1 (en) | 1999-11-24 | 2000-11-22 | Semiconductor device having radiation structure |
| FR0015130A FR2801423B1 (fr) | 1999-11-24 | 2000-11-23 | Dispositif semi-conducteur a structure rayonnante, procede de fabrication d'un dispositif semi-conducteur et procede de fabrication d'un instrument electronique |
| DE10066441A DE10066441B4 (de) | 1999-11-24 | 2000-11-24 | Halbleitervorrichtung mit Abstrahlungsbauteilen |
| DE10066442A DE10066442B4 (de) | 1999-11-24 | 2000-11-24 | Halbleitervorrichtung mit Abstrahlungs-Struktur |
| DE10058446A DE10058446B8 (de) | 1999-11-24 | 2000-11-24 | Halbleitervorrichtung mit Abstrahlungsbauteilen |
| DE10066445A DE10066445B4 (de) | 1999-11-24 | 2000-11-24 | Halbleitervorrichtung mit Abstrahlungs-Struktur |
| DE10066443A DE10066443B8 (de) | 1999-11-24 | 2000-11-24 | Halbleitervorrichtung mit Abstrahlungsbauteilen |
| DE10066446A DE10066446B4 (de) | 1999-11-24 | 2000-11-24 | Verfahren zur Herstellung eines elektronischen Bauteils mit zwei Abstrahlungsbauteilen |
| US10/321,365 US6693350B2 (en) | 1999-11-24 | 2002-12-18 | Semiconductor device having radiation structure and method for manufacturing semiconductor device having radiation structure |
| US10/699,837 US6960825B2 (en) | 1999-11-24 | 2003-11-04 | Semiconductor device having radiation structure |
| US10/699,746 US6998707B2 (en) | 1999-11-24 | 2003-11-04 | Semiconductor device having radiation structure |
| US10/699,828 US6992383B2 (en) | 1999-11-24 | 2003-11-04 | Semiconductor device having radiation structure |
| US10/699,954 US6967404B2 (en) | 1999-11-24 | 2003-11-04 | Semiconductor device having radiation structure |
| US10/699,838 US6798062B2 (en) | 1999-11-24 | 2003-11-04 | Semiconductor device having radiation structure |
| US10/699,785 US6891265B2 (en) | 1999-11-24 | 2003-11-04 | Semiconductor device having radiation structure |
| US10/699,744 US20040089940A1 (en) | 1999-11-24 | 2003-11-04 | Semiconductor device having radiation structure |
| US10/699,784 US20040089941A1 (en) | 1999-11-24 | 2003-11-04 | Semiconductor device having radiation structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000088579A JP3614079B2 (ja) | 2000-03-24 | 2000-03-24 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001274177A JP2001274177A (ja) | 2001-10-05 |
| JP3614079B2 true JP3614079B2 (ja) | 2005-01-26 |
Family
ID=18604439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000088579A Expired - Fee Related JP3614079B2 (ja) | 1999-11-24 | 2000-03-24 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3614079B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3719506B2 (ja) * | 2001-12-19 | 2005-11-24 | 株式会社デンソー | 半導体装置及びその製造方法 |
| JP4559777B2 (ja) * | 2003-06-26 | 2010-10-13 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP2005136332A (ja) * | 2003-10-31 | 2005-05-26 | Toyota Motor Corp | 半導体装置 |
| JP2006140403A (ja) * | 2004-11-15 | 2006-06-01 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法および製造装置 |
| JP4730181B2 (ja) * | 2006-04-10 | 2011-07-20 | 株式会社デンソー | 半導体装置 |
| JP2008159878A (ja) * | 2006-12-25 | 2008-07-10 | Nippon Mektron Ltd | 高さ制御機能を備えたノーフローアンダーフィルによるフリップチップ実装方法 |
| JP5486990B2 (ja) * | 2010-04-01 | 2014-05-07 | 日立オートモティブシステムズ株式会社 | パワーモジュール及びそれを用いた電力変換装置 |
| JP2012015220A (ja) | 2010-06-30 | 2012-01-19 | Toyota Industries Corp | 素子の接合構造および接合方法 |
| JP5589950B2 (ja) * | 2011-05-06 | 2014-09-17 | 株式会社デンソー | 電子装置 |
| JP2013115175A (ja) * | 2011-11-28 | 2013-06-10 | Nissan Motor Co Ltd | 半導体装置、半導体装置の製造装置、および半導体装置の製造方法 |
| JP5895549B2 (ja) * | 2012-01-19 | 2016-03-30 | 株式会社デンソー | 半導体装置及びその製造方法 |
| JP6512231B2 (ja) * | 2017-01-27 | 2019-05-15 | トヨタ自動車株式会社 | 半導体装置 |
| JP6586970B2 (ja) * | 2017-03-09 | 2019-10-09 | トヨタ自動車株式会社 | 半導体装置 |
| JP7000871B2 (ja) * | 2018-01-16 | 2022-01-19 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
| JP7149907B2 (ja) | 2019-09-04 | 2022-10-07 | 三菱電機株式会社 | 半導体装置および半導体素子 |
| US20260053049A1 (en) * | 2022-10-28 | 2026-02-19 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor apparatus |
-
2000
- 2000-03-24 JP JP2000088579A patent/JP3614079B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001274177A (ja) | 2001-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3614079B2 (ja) | 半導体装置及びその製造方法 | |
| US12057375B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP5241177B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP4635564B2 (ja) | 半導体装置 | |
| WO2015111691A1 (ja) | 電極端子、電力用半導体装置、および電力用半導体装置の製造方法 | |
| JP2001156219A (ja) | 半導体装置 | |
| JP2005136018A (ja) | 半導体装置 | |
| JP6834436B2 (ja) | 半導体装置 | |
| JP2004047883A (ja) | 電力半導体装置 | |
| JP2013021371A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2005167075A (ja) | 半導体装置 | |
| JP5218009B2 (ja) | 半導体装置 | |
| JP5899952B2 (ja) | 半導体モジュール | |
| JP3841007B2 (ja) | 半導体装置 | |
| JP3719506B2 (ja) | 半導体装置及びその製造方法 | |
| EP1729343B1 (en) | A power semiconductor device | |
| JP2006190728A (ja) | 電力用半導体装置 | |
| JP4586508B2 (ja) | 半導体装置およびその製造方法 | |
| JP4356494B2 (ja) | 半導体装置 | |
| JP4339660B2 (ja) | 半導体装置 | |
| JP2004296837A (ja) | 半導体装置 | |
| JP2014027324A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP4888085B2 (ja) | 半導体装置の製造方法 | |
| JP2005116963A (ja) | 半導体装置 | |
| JP2020088030A (ja) | 板はんだおよび半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040607 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20040607 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20040709 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040720 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040906 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041012 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041025 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |