JP3619983B2 - 信号切換回路及びこれを用いたバス・アナライザ - Google Patents
信号切換回路及びこれを用いたバス・アナライザ Download PDFInfo
- Publication number
- JP3619983B2 JP3619983B2 JP15915299A JP15915299A JP3619983B2 JP 3619983 B2 JP3619983 B2 JP 3619983B2 JP 15915299 A JP15915299 A JP 15915299A JP 15915299 A JP15915299 A JP 15915299A JP 3619983 B2 JP3619983 B2 JP 3619983B2
- Authority
- JP
- Japan
- Prior art keywords
- physical layer
- signal
- circuit
- external communication
- communication circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Information Transfer Systems (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、信号切換回路に関し、特に物理層／リンク層インターフェースの信号を外部通信回路に取り出すことが可能な信号切換回路及びこれを用いたＩＥＥＥＥ１３９４バス・アナライザに関する。
【０００２】
【従来の技術】
動画像、静止画像、音声及び文字等のマルチメディア情報をコンピュータ、周辺機器及びデジタルビデオカメラ等の一般向けのＡＶ機器との間で高速に通信するための新しい通信プロトコルがＩＥＥＥ（Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｅｌｅｃｔｒｉｃａｌ ａｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｅｎｇｉｎｅｅｒｓ）で国際標準化されつつある。
【０００３】
前記通信プロトコルはＩＥＥＥ１３９４シリアルバス（以下、単に１３９４シリアルバスと呼ぶ。）により通信が行われ、１３９４シリアルバスに新たにノードを接続したり、１３９４シリアルバスからノードを切り離したり自由にトポロジーを変更することが可能である。
【０００４】
また、このような１３９４シリアルバスに接続する端末のノードでは１３９４シリアルバスに接続される物理層ＩＣと、この物理層ＩＣに対して物理層／リンク層インターフェースを介して信号を送受信するリンク層ＩＣとが一般に用いられる。
【０００５】
図６はこのような従来のノードの物理層ＩＣ及びリンク層ＩＣの部分の一例を示す構成ブロック図である。図６において１は物理層ＩＣ，２はリンク層ＩＣ、１００はＩＥＥＥ１３９４シリアルバス（以下、単に１３９４シリアルバスと呼ぶ。）、１０１は物理層／リンク層インターフェース（以下、単にインターフェースと呼ぶ。）である。
【０００６】
１３９４シリアルバス１００は物理層ＩＣ１に接続され、物理層ＩＣ１とリンク層ＩＣ２はインターフェース１０１により相互に接続される。
【０００７】
また、インターフェース１０１の詳細を図７を用いて説明する。図７はインターフェース１０１の信号の名称及びその意味を説明する表である。
【０００８】
図７中”ＳＣＬＫ”は５０ＭＨｚのクロック信号、図７中”ＬＲｅｑ”はリンク層ＩＣ２から物理層ＩＣ１への送信要求信号、図７中”ＣＴＬ［０：１］”はインターフェース１０１の制御信号である。
【０００９】
また、図７中”Ｄ［０：ｎ］”はインターフェース１０１のデータ信号であり、例えば、転送速度が”１００Ｍｂｐｓ”の場合は”ｎ＝１”で２本のデータ信号となる。また、転送速度が”２００Ｍｂｐｓ”及び”４００Ｍｂｐｓ”の場合には”ｎ＝３”及び”ｎ＝７”となり、それぞれ４本及び８本のデータ信号となる。
【００１０】
ここで、図６に示す従来例の動作を説明する。物理層ＩＣ１は１３９４シリアルバス１００上のアナログ信号を制御して、ディジタル送受信データを変換して１３９４シリアルバス１００上に送受信する。
【００１１】
また、リンク層ＩＣ２はディジタル送受信データを制御して、インターフェース１０１を介して物理層ＩＣ１とのデータ通信を行う。また、リンク層ＩＣ２は送受信データの冗長符号によるエラーチェックであるＣＲＣ（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）演算等を行う。
【００１２】
すなわち、１３９４シリアルバス１００上の信号は物理層ＩＣ１により受信されて、受信データはリンク層ＩＣ２に送信されて受信処理が行われて制御回路等の上位機器（図示せず。）に対して受信データを送信する。一方、リンク層ＩＣ２からの送信データは物理層ＩＣ１に送信されて１３９４シリアルバス１００上に送信される。
【００１３】
また、ここで、図７中”ＣＴＬ［０：１］”に示すインターフェース１０１の制御信号の詳細を図８、図９、図１０及び図１１を用いて説明する。
【００１４】
図８及び図１０はインターフェース１０１の制御権が物理層ＩＣ１及びリンク層ＩＣ２側にある場合の制御信号の詳細を説明する表、図９は物理層ＩＣ１からリンク層ＩＣ２へインターフェース１０１の制御権が移る場合のアルゴリズムを示すフロー図、図１１はリンク層ＩＣ２から物理層ＩＣ１へインターフェース１０１の制御権が移る場合のアルゴリズムを示すフロー図である。
【００１５】
初期状態ではインターフェース１０１の制御権は物理層ＩＣ１側にあり、制御信号は図８に示すような意味を有する。すなわち、”ＣＴＬ［０：１］＝００”の場合には待機中”Ｉｄｌｅ”を示し、”ＣＴＬ［０：１］＝０１”の場合には物理層ＩＣ１からリンク層ＩＣ２へステータス情報が送信”Ｓｔａｔｕｓ”されていることを示す。
【００１６】
また、”ＣＴＬ［０：１］＝１０”の場合には物理層ＩＣ１からリンク層ＩＣ２へパケット転送”Ｒｅｃｅｉｖｅ”が行われていることを示し、”ＣＴＬ［０：１］＝１１”の場合にはリンク層ＩＣ２に対して送信許可”Ｇｒａｎｔ”、言い換えれば、インターフェース１０１の制御権の譲渡が許可されることを示す。
【００１７】
ここで、物理層ＩＣ１からリンク層ＩＣ２へインターフェース１０１の制御権が移る場合のリンク層ＩＣ２の動作を図９を用いて説明する。図９中”Ｓ００１”においてリンク層ＩＣ２は送信要求信号”ＬＲｅｑ”をアクティブにしてインターフェース１０１の制御権の委譲を要求する。
【００１８】
この送信要求信号”ＬＲｅｑ”に対して物理層ＩＣ１が送信を許可する場合には物理層ＩＣ１は制御信号を”ＣＴＬ［０：１］＝１１”とするので、図９中”Ｓ００２”においてリンク層ＩＣ２は物理層ＩＣ１が送信許可をしたか否かを判断して、もし、送信許可であれば図９中”Ｓ００３”においてリンク層ＩＣ２はインターフェース１０１の制御権が自分に委譲されたことを確認する。
【００１９】
このように、物理層ＩＣ１からリンク層ＩＣ２へインターフェース１０１の制御権が移った場合には制御信号は図１０に示すような意味に変更される。すなわち、”ＣＴＬ［０：１］＝００”の場合にはリンク層ＩＣ２が転送完了若しくは制御権の開放”Ｉｄｌｅ”を示し、”ＣＴＬ［０：１］＝０１”の場合にはリンク層ＩＣ２が制御権を保持”Ｈｏｌｄ”していることを示す。
【００２０】
また、”ＣＴＬ［０：１］＝１０”の場合にはリンク層ＩＣ２から物理層ＩＣ１へパケット転送”Ｔｒａｎｓｍｉｔ”が行われていることを示し、”ＣＴＬ［０：１］＝１１”は未使用である。
【００２１】
一方、リンク層ＩＣ２から物理層ＩＣ１へインターフェース１０１の制御権が移る場合の物理層ＩＣ１の動作を図１１を用いて説明する。図１１中”Ｓ１０１”において物理層ＩＣ１はリンク層ＩＣ２が”ＣＴＬ［０：１］＝００、Ｉｄｌｅ”を２回続けて送信したか否かを判断する。
【００２２】
図１１中”Ｓ１０１”において前記送信が確認されない場合、図１１中”Ｓ１０２”において物理層ＩＣ１はリンク層ＩＣ２が”ＣＴＬ［０：１］＝０１、Ｈｏｌｄ”、”ＣＴＬ［０：１］＝００、Ｉｄｌｅ”の順番で送信したか否かを判断する。
【００２３】
もし、図１１中”Ｓ１０１”及び”Ｓ１０２”において当該送信が確認された場合、図１１中”Ｓ１０３”において物理層ＩＣ１はインターフェース１０１の制御権が自分に委譲されたことを確認する。
【００２４】
【発明が解決しようとする課題】
しかし、図６に示すような従来例では物理層ＩＣ１との通信はインターフェース１０１にのみであり、データの送受信にはリンク層ＩＣ２を介してデータの授受を行う必要がある。
【００２５】
一方、リンク層ＩＣ２は一般にエラーを含むパケット送信することができないのでＩＥＥＥ１３９４バス・アナライザとして要求のあるエラーパケットの発生や、エラーパケットの検出等をこのような汎用のリンク層ＩＣを用いて行うことはできないと言った問題点があった。但し、ＲＡＷパケットと呼ばれる動作モードでエラーパケットを送信することが可能なリンク層ＩＣもあるが転送速度が遅いと言った問題点があった。
【００２６】
また、汎用のリンク層ＩＣではコスト低減のためにＩＣ内のバッファメモリの容量を制限しているものが多く、このため、ＩＥＥＥ１３９４で規定されている最大転送サイズよりも前記容量が小さい場合がある。
【００２７】
この場合、例えば、物理層ＩＣ１が最大転送サイズのデータを受信した場合であってもリンク層ＩＣ２のバッファメモリがあふれてしまい、ＩＥＥＥ１３９４で規定されている性能を最大限利用することができない場合があると言った問題点があった。
従って本発明が解決しようとする課題は、物理層／リンク層インターフェースの信号を外部通信回路に取り出すことが可能な信号切換回路及びこれを用いたＩＥＥＥ１３９４バス・アナライザを実現することにある。
【００２８】
【課題を解決するための手段】
このような課題を達成するために、本発明のうち請求項１記載の発明は、
物理層／リンク層インターフェースの信号を外部通信回路に取り出す信号切換回路において、
前記物理層／リンク層インターフェースからリンク層ＩＣを切断すると共に物理層ＩＣと外部通信回路とを接続することにより、外部通信回路がリンク層ＩＣを介することなしに、物理層ＩＣとの送受信が可能になる。
【００２９】
請求項２記載の発明は、
請求項１記載の発明である信号切換回路において、
前記外部通信回路からの切断信号により前記物理層／リンク層インターフェースから前記リンク層ＩＣを切断する切断回路と、前記外部通信回路からの信号を前記物理層ＩＣに接続する外部接続回路とから構成されることにより、外部通信回路がリンク層ＩＣを介することなしに、物理層ＩＣとの送受信が可能になる。
【００３０】
請求項３記載の発明は、
請求項２記載の発明である信号切換回路において、
前記切断回路が、
前記リンク層ＩＣに一端が接続された各抵抗の他端に前記外部通信回路の切断信号が印加されることにより、外部通信回路がリンク層ＩＣを介することなしに、物理層ＩＣとの送受信が可能になる。
【００３１】
請求項４記載の発明は、
請求項２記載の発明である信号切換回路において、
前記外部接続回路が、
前記物理層ＩＣと前記外部通信回路の送信要求信号、制御信号及びデータ信号とが一端に接続された各抵抗の他端に前記外部通信回路の切断信号が印加されることにより、外部通信回路がリンク層ＩＣを介することなしに、物理層ＩＣとの送受信が可能になる。
【００３２】
請求項５記載の発明は、
ＩＥＥＥ１３９４シリアルバスのバス・アナライザにおいて、
前記ＩＥＥＥ１３９４シリアルバス上にデータを送受信する物理層ＩＣと、送受信データを制御して、物理層／リンク層インターフェースを介して前記物理層ＩＣとのデータ通信を行うリンク層ＩＣと、前記物理層ＩＣとの送受信を行う外部通信回路と、前記物理層／リンク層インターフェースからリンク層ＩＣを切断すると共に前記物理層ＩＣと前記外部通信回路とを接続する信号切換回路とを備えたことにより、外部通信回路がリンク層ＩＣを介することなしに、物理層ＩＣとの送受信が可能になる。
【００３３】
請求項６記載の発明は、
請求項５記載の発明であるバス・アナライザにおいて、
前記信号切換回路が、
前記外部通信回路からの切断信号により前記物理層／リンク層インターフェースから前記リンク層ＩＣを切断する切断回路と、前記外部通信回路からの信号を前記物理層ＩＣに接続する外部接続回路とから構成されることにより、外部通信回路がリンク層ＩＣを介することなしに、物理層ＩＣとの送受信が可能になる。
【００３４】
請求項７記載の発明は、
請求項６記載の発明であるバス・アナライザにおいて、
前記切断回路が、
前記リンク層ＩＣに一端が接続された各抵抗の他端に前記外部通信回路の切断信号が印加されることにより、外部通信回路がリンク層ＩＣを介することなしに、物理層ＩＣとの送受信が可能になる。
【００３５】
請求項８記載の発明は、
請求項６記載の発明であるバス・アナライザにおいて、
前記外部接続回路が、
前記物理層ＩＣと前記外部通信回路の送信要求信号、制御信号及びデータ信号とが一端に接続された各抵抗の他端に前記外部通信回路の切断信号が印加されることにより、外部通信回路がリンク層ＩＣを介することなしに、物理層ＩＣとの送受信が可能になる。
【００３６】
請求項９記載の発明は、
請求項５乃至請求項８記載の発明であるバス・アナライザにおいて、
前記外部通信回路が、
前記物理層ＩＣと前記リンク層ＩＣとの間の送信要求信号の回路接続を切断しておき、送信要求信号を用いて前記物理層ＩＣに対して送信の許可を要求し、前記物理層ＩＣから送信許可が得られた場合に前記物理層ＩＣと前記リンク層ＩＣとの間の制御信号及びデータ信号の回路接続を切断し、前記制御信号及び前記データ信号を用いて前記物理層ＩＣに対してデータ送信を行い、データ送信が完了時に全ての信号をハイインピーダンスにすることにより、外部通信回路がリンク層ＩＣを介することなしに、物理層ＩＣに対する送信が可能になる。
【００３７】
請求項１０記載の発明は、
請求項５乃至請求項８記載の発明であるバス・アナライザにおいて、
前記外部通信回路が、
前記リンク層ＩＣが待機中である場合に前記物理層ＩＣと前記リンク層ＩＣとの間の制御信号及びデータ信号の回路接続を切断し、前記制御信号及び前記データ信号を用いて前記物理層ＩＣからのデータを受信し処理を行い、受信完了時に全ての信号をハイインピーダンスにすることにより、外部通信回路がリンク層ＩＣを介することなしに、物理層ＩＣからのデータを受信することが可能になる。
【００３８】
請求項１１記載の発明は、
請求項５乃至請求項８記載の発明であるバス・アナライザにおいて、
前記外部通信回路が、
エラーを含むパケットを前記物理層ＩＣを介してＩＥＥＥ１３９４シリアルバス上に送信することにより、エラーパケットの送受信が可能になる。
【００３９】
請求項１２記載の発明は、
請求項５乃至請求項８記載の発明であるバス・アナライザにおいて、
前記外部通信回路が、
最大転送サイズのデータの送受信を行う場合に前記外部通信回路のバッファメモリから直接送信、若しくは、受信データを直接蓄積することにより、ＩＥＥＥ１３９４で規定されている性能を最大限利用することができる。
【００４０】
【発明の実施の形態】
以下本発明を図面を用いて詳細に説明する。図１は本発明に係る信号切換回路を用いたバスアナライザの一実施例を示す構成ブロック図である。図１において１，２，１００及び１０１は図６と同一符号を付してあり、３は外部接続回路、４は切断回路、５は外部通信回路である。また、３及び４は信号切換回路５０を構成している。
【００４１】
１３９４シリアルバス１００は物理層ＩＣ１に接続され、インターフェース１０１のうちクロック信号”ＳＣＬＫ”はリンク層ＩＣ２に接続され、インターフェース１０１の残りである送信要求信号”ＬＲｅｑ”、制御信号”ＣＴＬ［０：１］”及びデータ信号”Ｄ［０：ｎ］”は外部接続回路３及び切断回路４を介してリンク層ＩＣ２に接続される。
【００４２】
また、外部通信回路５からの送信要求信号、制御信号及びデータ信号が外部接続回路３に接続され、外部通信回路５からの各種切断信号が切断回路４に接続される。
【００４３】
また、外部通信回路５からの信号の詳細を図２を用いて説明する。図２はインターフェース１０１及び外部通信回路５の信号の名称及びその意味を説明する表である。
【００４４】
図２中”ＬＲｅｑ”、”ＣＴＬ［０：１］”及び”Ｄ［０：ｎ］”は図７における説明と同様であるので説明は省略する。図２中”ＬＲｅｑ＿Ａ”は外部通信回路５から物理層ＩＣ１への送信要求信号、図２中”ＣＴＬ＿Ａ［０：１］”は物理層／外部通信回路インターフェースの制御信号、図２中”Ｄ＿Ａ［０：ｎ］”は物理層ＩＣ１と外部通信回路５との間のデータ信号である。
【００４５】
また、図２中”ＬＲｅｑ＿Ｂ”、”ＣＴＬ＿Ｂ［０：１］”及び”Ｄ＿Ｂ［０：ｎ］”は物理層ＩＣ１とリンク層ＩＣ２との回路を切断するための切断信号である。
【００４６】
ここで、図１に示す実施例の動作を説明する。但し、図６に示す従来例と同様動作に関しては説明は省略する。切断回路４は外部通信回路５からの切断信号に基づきクロック信号”ＳＣＬＫ”以外の物理層ＩＣ１とリンク層ＩＣ２との間の回路接続を切断する。この時、切断されたリンク層ＩＣ２側の信号入力端子は”ローレベル”となる。
【００４７】
例えば、図１中”ＬＲｅｑ＿Ｂ”に示す切断信号が”ローレベル”になると、切断回路４はインターフェース１０１のうち送信要求信号”ＬＲｅｑ”の回路接続を切断する。
【００４８】
また、例えば、図１中”Ｄ＿Ｂ［ｎ］”に示す切断信号が”ローレベル”になると、切断回路４はインターフェース１０１のうちデータ信号”Ｄ［ｎ］”の回路接続のみを切断する。
【００４９】
すなわち、外部通信回路５からの切断信号によりインターフェース１０１の各種信号を任意に切断することができる。
【００５０】
一方、外部接続回路３は外部通信回路５から物理層ＩＣ１への送信要求信号”ＬＲｅｑ＿Ａ”、物理層／外部通信回路インターフェースの制御信号”ＣＴＬ＿Ａ［０：１］”及び物理層ＩＣ１と外部通信回路５との間のデータ信号”Ｄ＿Ａ［０：ｎ］”をそれぞれインターフェース１０１の送信要求信号”ＬＲｅｑ”、制御信号”ＣＴＬ＿Ａ［０：１］”及びデータ信号”Ｄ＿Ａ［０：ｎ］”に接続する。
【００５１】
外部通信回路５は通常状態では全ての信号を”ハイインピーダンス”にして、外部接続回路３の接続を停止し、また、切断回路４の切断動作を停止させている。
【００５２】
そして、外部通信回路５がリンク層ＩＣ２を介さないで物理層ＩＣ１と送受信をする場合は、外部通信回路５は切断信号により切断回路４を制御して物理層ＩＣ１とリンク層ＩＣ２との間の回路接続を切断した上で、外部接続回路３により外部通信回路５からの各種信号をインターフェース１０１に接続して物理層ＩＣ１との間で送受信を行う。
【００５３】
この結果、インターフェース１０１からリンク層ＩＣ２を切断して、物理層ＩＣ１と外部通信回路５とを接続して送受信を行うことにより、リンク層ＩＣ２を介することなしに、物理層ＩＣ１との送受信が可能になる。また、外部通信回路５で送信したエラーを含むパケットを物理層ＩＣ１を介して１３９４シリアルバス１００上に送信することが可能になる。
【００５４】
また、ＩＥＥＥ１３９４で規定されている最大転送サイズのデータの送受信を行う場合にはリンク層ＩＣ２を介さないで外部通信回路５のバッファメモリから直接送信、若しくは、受信データを直接蓄積することが可能になるので、ＩＥＥＥ１３９４で規定されている性能を最大限利用することができる。
【００５５】
ここで、さらに、外部通信回路５の送受信の動作を図３及び図４を用いて説明する。図３及び図４は外部通信回路５のデータ送信及びデータ受信の動作を説明するフロー図である。
【００５６】
先ず、リンク層ＩＣ２の送信を停止しデータを送信する場合、図３中”Ｓ２０１”において外部通信回路５は切断信号”ＬＲｅｑ＿Ｂ”を”ローレベル”にし、切断回路４によって物理層ＩＣ１とリンク層ＩＣ２との間の送信要求信号”ＬＲｅｑ”の回路接続を切断する。
【００５７】
この時、リンク層ＩＣ２は物理層ＩＣ１からの受信を継続、言い換えれば、他のノードからのデータ受信やデータ書込みに対する応答等をしているので、制御信号”ＣＴＬ［０：１］”及びデータ信号”Ｄ［０：ｎ］”の回路接続の切断はしない。
【００５８】
そして、図３中”Ｓ２０２”において外部通信回路５は送信要求信号”ＬＲｅｑ＿Ａ”を用いて物理層ＩＣ１に対して送信の許可を要求する。
【００５９】
図３中”Ｓ２０３”において外部通信回路５は物理層ＩＣ１からの送信許可である制御信号”ＣＴＬ［０：１］＝１１、Ｇｒａｎｔ”を検出した否かを判断し、物理層ＩＣ１から送信許可が得られた場合には、図３中”Ｓ２０４”において外部通信回路５は切断信号”ＣＴＬ＿Ｂ［０：１］”及び”Ｄ＿Ｂ［０：ｎ］”を”ローレベル”にし、切断回路４によって物理層ＩＣ１とリンク層ＩＣ２との間の制御信号”ＣＴＬ［０：１］”及びデータ信号”Ｄ［０：ｎ］”の回路接続を切断する。
【００６０】
この時、リンク層ＩＣ２は自ら送信要求信号を出力していないので、本来受信するはずのない物理層ＩＣ１からの送信許可を受信しても何らデータ送信動作を行うことはない。
【００６１】
また、切断回路４により回路接続が切断された場合、リンク層ＩＣ２の制御信号”ＣＴＬ［０：１］”の信号が全て”ローレベル（００）”となるので、リンク層ＩＣ２は”Ｉｄｌｅ”状態を保持したまま物理層ＩＣ１から切断される。
【００６２】
そして、図３中”Ｓ２０５”において外部通信回路５は制御信号”ＣＴＬ＿Ａ［０：１］”及びデータ信号”Ｄ＿Ａ［０：ｎ］”を用いて物理層ＩＣ１に対してＩＥＥＥ１３９４で規定されているプロトコルに従ってデータ送信を行う。
【００６３】
図３中”Ｓ２０６”において外部通信回路５はデータ送信が完了したと判断した場合、図３中”Ｓ２０７”において全ての信号”ＬＲｅｑ＿Ａ”、”ＣＴＬ＿Ａ［０：１］”、”Ｄ＿Ａ［０：ｎ］”、”ＬＲｅｑ＿Ｂ”、”ＣＴＬ＿Ｂ［０：１］”及び”Ｄ＿Ｂ［０：ｎ］”を”ハイインピーダンス”にする。
【００６４】
これにより、外部接続回路３の接続が停止し、また、切断回路４の切断動作が停止するので、物理層ＩＣ１とリンク層ＩＣ２とはインターフェース１０１によって従来例と同様の回路接続に回復する。
【００６５】
この結果、リンク層ＩＣ２に影響を与えることなく回路接続を切断して、外部通信回路５から物理層ＩＣ１に対してデータ送信を行うことが可能になる。
【００６６】
一方、リンク層ＩＣ２の受信を停止しデータを受信する場合、図４中”Ｓ３０１”において外部通信回路５はリンク層ＩＣ２が待機中であるかどうかを制御信号”ＣＴＬ［０：１］＝００、Ｉｄｌｅ”が否かに基づき判断して、もし、待機中であれば図４中”Ｓ３０２”の処理を行う。
【００６７】
図４中”Ｓ３０２”において外部通信回路５は切断信号”ＣＴＬ＿Ｂ［０：１］”及び”Ｄ＿Ｂ［０：ｎ］”を”ローレベル”にし、切断回路４によって物理層ＩＣ１とリンク層ＩＣ２との間の制御信号”ＣＴＬ［０：１］”及びデータ信号”Ｄ［０：ｎ］”の回路接続を切断する。
【００６８】
そして、図４中”Ｓ３０３”において外部通信回路５は制御信号”ＣＴＬ＿Ａ［０：１］”及びデータ信号”Ｄ＿Ａ［０：ｎ］”を用いて物理層ＩＣ１からのデータをＩＥＥＥ１３９４で規定されているプロトコルに従って受信する。
【００６９】
また、図４中”Ｓ３０４”において外部通信回路５は受信したデータに対してＣＲＣ演算を行ったり、切断されたリンク層ＩＣ２へのＣＳＲ（Ｃｏｎｔｒｏｌ Ａｎｄ Ｓｔａｔｕｓ Ｒｅｇｉｓｔｅｒ）アクセスに応答する等の処理を行う。
【００７０】
図４中”Ｓ３０５”において外部通信回路５はデータの受信が完了したか否かを判断し、受信完了の場合はさらに、図４中”Ｓ３０６”において物理層ＩＣ１が待機中であるかどうかを制御信号”ＣＴＬ［０：１］＝００、Ｉｄｌｅ”が否かに基づき判断して、もし、待機中であれば図４中”Ｓ３０７”の処理を行う。
【００７１】
図４中”Ｓ３０５”及び”Ｓ３０６”において外部通信回路５はデータ受信完了且つ物理層ＩＣが待機中と判断した場合、図４中”Ｓ３０７”において全ての信号”ＬＲｅｑ＿Ａ”、”ＣＴＬ＿Ａ［０：１］”、”Ｄ＿Ａ［０：ｎ］”、”ＬＲｅｑ＿Ｂ”、”ＣＴＬ＿Ｂ［０：１］”及び”Ｄ＿Ｂ［０：ｎ］”を”ハイインピーダンス”にする。
【００７２】
これにより、外部接続回路３の接続が停止し、また、切断回路４の切断動作が停止するので、物理層ＩＣ１とリンク層ＩＣ２とはインターフェース１０１によって従来例と同様の回路接続に回復する。
【００７３】
この結果、リンク層ＩＣ２に影響を与えることなく回路接続を切断して、外部通信回路５が物理層ＩＣ１からのデータの受信を行うことが可能になる。
【００７４】
また、図５は外部接続回路３及び切断回路４の具体例を示すバスアナライザの一実施例を示す構成ブロック図である。図５において１〜５，５０，１００及び１０１は図１と同一符号を付してあり、６ａ，６ｂ，６ｃ，６ｄ，６ｅ，６ｆ，７ａ，７ｂ，７ｃ，７ｄ，７ｅ及び７ｆは抵抗である。また、６ａ〜６ｆは外部接続回路３を、７ａ〜７ｆは切断回路４をそれぞれ構成している。
【００７５】
１３９４シリアルバス１００は物理層ＩＣ１に接続され、インターフェース１０１のうちクロック信号”ＳＣＬＫ”はリンク層ＩＣ２に接続され、インターフェース１０１の送信要求信号”ＬＲｅｑ”は外部通信回路５の送信要求信号”ＬＲｅｑ＿Ａ”に接続されると共に抵抗６ａの一端に接続される。
【００７６】
同様に、制御信号”ＣＴＬ［０］”及び”ＣＴＬ［１］”はそれぞれ外部通信回路５の制御信号”ＣＴＬ＿Ａ［０］”及び”ＣＴＬ＿Ａ［１］”に接続されると共に抵抗６ｂ及び６ｃの一端に接続される。
【００７７】
また、データ信号”Ｄ［０］”、”Ｄ［１］”〜”Ｄ［ｎ］”はそれぞれ外部通信回路５のデータ信号”Ｄ＿Ａ［０］”、”Ｄ＿Ａ［１］”〜”Ｄ＿Ａ［ｎ］”に接続されると共に抵抗６ｄ，６ｅ及び６ｆの一端に接続される。
【００７８】
抵抗６ａの他端は外部通信回路５の切断信号”ＬＲｅｑ＿Ｂ”に接続されると共に抵抗７ａの一端に接続される。
【００７９】
同様に、抵抗６ｂ及び６ｃの他端はそれぞれ外部通信回路５の切断信号”ＣＴＬ＿Ｂ［０］”及び”ＣＴＬ＿Ｂ［１］”に接続されると共に抵抗７ｂ及び７ｃの一端に接続される。
【００８０】
また、抵抗６ｄ，６ｅ及び６ｆの他端はそれぞれ外部通信回路５の切断信号”Ｄ＿Ｂ［０］”、”Ｄ＿Ｂ［１］”〜”Ｄ＿Ｂ［ｎ］”に接続されると共に抵抗７ｄ，７ｅ及び７ｆの一端に接続される。
【００８１】
最後に、抵抗７ａ，７ｂ，７ｃ，７ｄ，７ｅ及び７ｆの他端はそれぞれリンク層ＩＣ２の送信要求信号”ＬＲｅｑ”、制御信号”ＣＴＬ［０］”及び”ＣＴＬ［１］”、データ信号”Ｄ［０］”、”Ｄ［１］”〜”Ｄ［ｎ］”に接続される。
【００８２】
ここで、図５に示す実施例の動作を説明する。但し、基本動作は図１に示す実施例と同様であるのでその部分の説明は省略する。
【００８３】
外部通信回路５の全ての信号”ＬＲｅｑ＿Ａ”、”ＣＴＬ＿Ａ［０：１］”、”Ｄ＿Ａ［０：ｎ］”、”ＬＲｅｑ＿Ｂ”、”ＣＴＬ＿Ｂ［０：１］”及び”Ｄ＿Ｂ［０：ｎ］”を”ハイインピーダンス”にすると、インターフェース１０１と外部通信回路５との回路接続はなくなるので、インターフェース１０１には抵抗６ａと抵抗７ａとの直列抵抗等がそれぞれの信号に挿入された状態になる。
【００８４】
すなわち、外部接続回路３の接続が停止し、また、切断回路４の切断動作も停止するので、物理層ＩＣ１とリンク層ＩＣ２とはインターフェース１０１によって接続される。
【００８５】
一方、外部通信回路５からの切断信号を”ローレベル”にすると抵抗７ａ等がプルダウンされてリンク層ＩＣ２には物理層ＩＣ１等の出力に関わりなく”ローレベル”が印加されることになり、物理層ＩＣ１からの回路接続が切断される。
【００８６】
一方、この状態において、外部通信回路５からの送信要求信号”ＬＲｅｑ＿Ａ”、制御信号”ＣＴＬ＿Ａ［０：１］”及びデータ信号”Ｄ＿Ａ［０：ｎ］”は直接物理層ＩＣ１に接続され抵抗６ａ等によってプルダウンされているので物理層ＩＣ１と外部通信回路５との間の送受信が可能になる。
【００８７】
この結果、リンク層ＩＣ２に一端が接続された各抵抗の他端に外部通信回路５の切断信号が印加される切断回路４と、物理層ＩＣ１と外部通信回路５の送信要求信号、制御信号及びデータ信号とが一端に接続された各抵抗の他端に外部通信回路５の切断信号が印加される外部接続回路３を設けることより、インターフェース１０１の信号を外部通信回路に取り出すことが可能になる。
【００８８】
すなわち、外部通信回路５の全ての信号を”ハイインピーダンス”にすることにより、物理層ＩＣ１とリンク層ＩＣ２とはインターフェース１０１によって接続され、また、外部通信回路５からの切断信号を”ローレベル”にすることにより、リンク層ＩＣ２と物理層ＩＣ１との回路接続が切断される。
【００８９】
さらに、この状態で外部通信回路５からの送信要求信号”ＬＲｅｑ＿Ａ”、制御信号”ＣＴＬ＿Ａ［０：１］”及びデータ信号”Ｄ＿Ａ［０：ｎ］”は物理層ＩＣ１に対して接続されることになる。
【００９０】
なお、図５に示す実施例ではハイインピーダンスによって外部通信回路５との回路接続を切断しているが、抵抗以外の素子、例えば、ＦＥＴやトランジスタ等を利用した切断回路を用いても構わない。
【００９１】
この場合には”ＣＴＬ＿Ｂ”、”Ｄ＿Ｂ”や”ＬＲｅｑ＿Ｂ”と言った信号を”ハイレベル”にすることによって回路接続を切断することが可能になり、また、逆に”ローレベル”にすることにより回路接続を切断することも可能になる。
【００９２】
【発明の効果】
以上説明したことから明らかなように、本発明によれば次のような効果がある。
請求項１乃至請求項１０の発明によれば、物理層／リンク層インターフェースからリンク層ＩＣを切断して、物理層ＩＣと外部通信回路とを接続して送受信を行うことにより、外部通信回路がリンク層ＩＣを介することなしに、物理層ＩＣとの送受信が可能になる。
【００９３】
また、請求項１１の発明によれば、外部通信回路が、エラーを含むパケットを前記物理層ＩＣを介してＩＥＥＥ１３９４シリアルバス上に送信することにより、エラーパケットの送受信が可能になる。
【００９４】
また、請求項１２の発明によれば、外部通信回路が、最大転送サイズのデータの送受信を行う場合に外部通信回路のバッファメモリから直接送信、若しくは、受信データを直接蓄積することにより、ＩＥＥＥ１３９４で規定されている性能を最大限利用することができる。
【図面の簡単な説明】
【図１】本発明に係る信号切換回路を用いたバスアナライザの一実施例を示す構成ブロック図である。
【図２】信号の名称及びその意味を説明する表である。
【図３】外部通信回路のデータ送信の動作を説明するフロー図である。
【図４】外部通信回路のデータ受信の動作を説明するフロー図である。
【図５】外部接続回路及び切断回路の具体例を示すバスアナライザの一実施例を示す構成ブロック図である。
【図６】従来のノードの物理層ＩＣ及びリンク層ＩＣの部分の一例を示す構成ブロック図である。
【図７】信号の名称及びその意味を説明する表である。
【図８】制御信号の詳細を説明する表である。
【図９】物理層ＩＣからリンク層ＩＣへインターフェースの制御権が移る場合のアルゴリズムを示すフロー図である。
【図１０】制御信号の詳細を説明する表である。
【図１１】リンク層ＩＣから物理層ＩＣへインターフェースの制御権が移る場合のアルゴリズムを示すフロー図である。
【符号の説明】
１ 物理層ＩＣ
２ リンク層ＩＣ
３ 外部接続回路
４ 切断回路
５ 外部通信回路
６ａ，６ｂ，６ｃ，６ｄ，６ｅ，６ｆ，７ａ，７ｂ，７ｃ，７ｄ，７ｅ，７ｆ抵抗
５０ 信号切換回路
１００ ＩＥＥＥ１３９４シリアルバス
１０１ 物理層／リンク層インターフェース
【発明の属する技術分野】
本発明は、信号切換回路に関し、特に物理層／リンク層インターフェースの信号を外部通信回路に取り出すことが可能な信号切換回路及びこれを用いたＩＥＥＥＥ１３９４バス・アナライザに関する。
【０００２】
【従来の技術】
動画像、静止画像、音声及び文字等のマルチメディア情報をコンピュータ、周辺機器及びデジタルビデオカメラ等の一般向けのＡＶ機器との間で高速に通信するための新しい通信プロトコルがＩＥＥＥ（Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｅｌｅｃｔｒｉｃａｌ ａｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｅｎｇｉｎｅｅｒｓ）で国際標準化されつつある。
【０００３】
前記通信プロトコルはＩＥＥＥ１３９４シリアルバス（以下、単に１３９４シリアルバスと呼ぶ。）により通信が行われ、１３９４シリアルバスに新たにノードを接続したり、１３９４シリアルバスからノードを切り離したり自由にトポロジーを変更することが可能である。
【０００４】
また、このような１３９４シリアルバスに接続する端末のノードでは１３９４シリアルバスに接続される物理層ＩＣと、この物理層ＩＣに対して物理層／リンク層インターフェースを介して信号を送受信するリンク層ＩＣとが一般に用いられる。
【０００５】
図６はこのような従来のノードの物理層ＩＣ及びリンク層ＩＣの部分の一例を示す構成ブロック図である。図６において１は物理層ＩＣ，２はリンク層ＩＣ、１００はＩＥＥＥ１３９４シリアルバス（以下、単に１３９４シリアルバスと呼ぶ。）、１０１は物理層／リンク層インターフェース（以下、単にインターフェースと呼ぶ。）である。
【０００６】
１３９４シリアルバス１００は物理層ＩＣ１に接続され、物理層ＩＣ１とリンク層ＩＣ２はインターフェース１０１により相互に接続される。
【０００７】
また、インターフェース１０１の詳細を図７を用いて説明する。図７はインターフェース１０１の信号の名称及びその意味を説明する表である。
【０００８】
図７中”ＳＣＬＫ”は５０ＭＨｚのクロック信号、図７中”ＬＲｅｑ”はリンク層ＩＣ２から物理層ＩＣ１への送信要求信号、図７中”ＣＴＬ［０：１］”はインターフェース１０１の制御信号である。
【０００９】
また、図７中”Ｄ［０：ｎ］”はインターフェース１０１のデータ信号であり、例えば、転送速度が”１００Ｍｂｐｓ”の場合は”ｎ＝１”で２本のデータ信号となる。また、転送速度が”２００Ｍｂｐｓ”及び”４００Ｍｂｐｓ”の場合には”ｎ＝３”及び”ｎ＝７”となり、それぞれ４本及び８本のデータ信号となる。
【００１０】
ここで、図６に示す従来例の動作を説明する。物理層ＩＣ１は１３９４シリアルバス１００上のアナログ信号を制御して、ディジタル送受信データを変換して１３９４シリアルバス１００上に送受信する。
【００１１】
また、リンク層ＩＣ２はディジタル送受信データを制御して、インターフェース１０１を介して物理層ＩＣ１とのデータ通信を行う。また、リンク層ＩＣ２は送受信データの冗長符号によるエラーチェックであるＣＲＣ（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）演算等を行う。
【００１２】
すなわち、１３９４シリアルバス１００上の信号は物理層ＩＣ１により受信されて、受信データはリンク層ＩＣ２に送信されて受信処理が行われて制御回路等の上位機器（図示せず。）に対して受信データを送信する。一方、リンク層ＩＣ２からの送信データは物理層ＩＣ１に送信されて１３９４シリアルバス１００上に送信される。
【００１３】
また、ここで、図７中”ＣＴＬ［０：１］”に示すインターフェース１０１の制御信号の詳細を図８、図９、図１０及び図１１を用いて説明する。
【００１４】
図８及び図１０はインターフェース１０１の制御権が物理層ＩＣ１及びリンク層ＩＣ２側にある場合の制御信号の詳細を説明する表、図９は物理層ＩＣ１からリンク層ＩＣ２へインターフェース１０１の制御権が移る場合のアルゴリズムを示すフロー図、図１１はリンク層ＩＣ２から物理層ＩＣ１へインターフェース１０１の制御権が移る場合のアルゴリズムを示すフロー図である。
【００１５】
初期状態ではインターフェース１０１の制御権は物理層ＩＣ１側にあり、制御信号は図８に示すような意味を有する。すなわち、”ＣＴＬ［０：１］＝００”の場合には待機中”Ｉｄｌｅ”を示し、”ＣＴＬ［０：１］＝０１”の場合には物理層ＩＣ１からリンク層ＩＣ２へステータス情報が送信”Ｓｔａｔｕｓ”されていることを示す。
【００１６】
また、”ＣＴＬ［０：１］＝１０”の場合には物理層ＩＣ１からリンク層ＩＣ２へパケット転送”Ｒｅｃｅｉｖｅ”が行われていることを示し、”ＣＴＬ［０：１］＝１１”の場合にはリンク層ＩＣ２に対して送信許可”Ｇｒａｎｔ”、言い換えれば、インターフェース１０１の制御権の譲渡が許可されることを示す。
【００１７】
ここで、物理層ＩＣ１からリンク層ＩＣ２へインターフェース１０１の制御権が移る場合のリンク層ＩＣ２の動作を図９を用いて説明する。図９中”Ｓ００１”においてリンク層ＩＣ２は送信要求信号”ＬＲｅｑ”をアクティブにしてインターフェース１０１の制御権の委譲を要求する。
【００１８】
この送信要求信号”ＬＲｅｑ”に対して物理層ＩＣ１が送信を許可する場合には物理層ＩＣ１は制御信号を”ＣＴＬ［０：１］＝１１”とするので、図９中”Ｓ００２”においてリンク層ＩＣ２は物理層ＩＣ１が送信許可をしたか否かを判断して、もし、送信許可であれば図９中”Ｓ００３”においてリンク層ＩＣ２はインターフェース１０１の制御権が自分に委譲されたことを確認する。
【００１９】
このように、物理層ＩＣ１からリンク層ＩＣ２へインターフェース１０１の制御権が移った場合には制御信号は図１０に示すような意味に変更される。すなわち、”ＣＴＬ［０：１］＝００”の場合にはリンク層ＩＣ２が転送完了若しくは制御権の開放”Ｉｄｌｅ”を示し、”ＣＴＬ［０：１］＝０１”の場合にはリンク層ＩＣ２が制御権を保持”Ｈｏｌｄ”していることを示す。
【００２０】
また、”ＣＴＬ［０：１］＝１０”の場合にはリンク層ＩＣ２から物理層ＩＣ１へパケット転送”Ｔｒａｎｓｍｉｔ”が行われていることを示し、”ＣＴＬ［０：１］＝１１”は未使用である。
【００２１】
一方、リンク層ＩＣ２から物理層ＩＣ１へインターフェース１０１の制御権が移る場合の物理層ＩＣ１の動作を図１１を用いて説明する。図１１中”Ｓ１０１”において物理層ＩＣ１はリンク層ＩＣ２が”ＣＴＬ［０：１］＝００、Ｉｄｌｅ”を２回続けて送信したか否かを判断する。
【００２２】
図１１中”Ｓ１０１”において前記送信が確認されない場合、図１１中”Ｓ１０２”において物理層ＩＣ１はリンク層ＩＣ２が”ＣＴＬ［０：１］＝０１、Ｈｏｌｄ”、”ＣＴＬ［０：１］＝００、Ｉｄｌｅ”の順番で送信したか否かを判断する。
【００２３】
もし、図１１中”Ｓ１０１”及び”Ｓ１０２”において当該送信が確認された場合、図１１中”Ｓ１０３”において物理層ＩＣ１はインターフェース１０１の制御権が自分に委譲されたことを確認する。
【００２４】
【発明が解決しようとする課題】
しかし、図６に示すような従来例では物理層ＩＣ１との通信はインターフェース１０１にのみであり、データの送受信にはリンク層ＩＣ２を介してデータの授受を行う必要がある。
【００２５】
一方、リンク層ＩＣ２は一般にエラーを含むパケット送信することができないのでＩＥＥＥ１３９４バス・アナライザとして要求のあるエラーパケットの発生や、エラーパケットの検出等をこのような汎用のリンク層ＩＣを用いて行うことはできないと言った問題点があった。但し、ＲＡＷパケットと呼ばれる動作モードでエラーパケットを送信することが可能なリンク層ＩＣもあるが転送速度が遅いと言った問題点があった。
【００２６】
また、汎用のリンク層ＩＣではコスト低減のためにＩＣ内のバッファメモリの容量を制限しているものが多く、このため、ＩＥＥＥ１３９４で規定されている最大転送サイズよりも前記容量が小さい場合がある。
【００２７】
この場合、例えば、物理層ＩＣ１が最大転送サイズのデータを受信した場合であってもリンク層ＩＣ２のバッファメモリがあふれてしまい、ＩＥＥＥ１３９４で規定されている性能を最大限利用することができない場合があると言った問題点があった。
従って本発明が解決しようとする課題は、物理層／リンク層インターフェースの信号を外部通信回路に取り出すことが可能な信号切換回路及びこれを用いたＩＥＥＥ１３９４バス・アナライザを実現することにある。
【００２８】
【課題を解決するための手段】
このような課題を達成するために、本発明のうち請求項１記載の発明は、
物理層／リンク層インターフェースの信号を外部通信回路に取り出す信号切換回路において、
前記物理層／リンク層インターフェースからリンク層ＩＣを切断すると共に物理層ＩＣと外部通信回路とを接続することにより、外部通信回路がリンク層ＩＣを介することなしに、物理層ＩＣとの送受信が可能になる。
【００２９】
請求項２記載の発明は、
請求項１記載の発明である信号切換回路において、
前記外部通信回路からの切断信号により前記物理層／リンク層インターフェースから前記リンク層ＩＣを切断する切断回路と、前記外部通信回路からの信号を前記物理層ＩＣに接続する外部接続回路とから構成されることにより、外部通信回路がリンク層ＩＣを介することなしに、物理層ＩＣとの送受信が可能になる。
【００３０】
請求項３記載の発明は、
請求項２記載の発明である信号切換回路において、
前記切断回路が、
前記リンク層ＩＣに一端が接続された各抵抗の他端に前記外部通信回路の切断信号が印加されることにより、外部通信回路がリンク層ＩＣを介することなしに、物理層ＩＣとの送受信が可能になる。
【００３１】
請求項４記載の発明は、
請求項２記載の発明である信号切換回路において、
前記外部接続回路が、
前記物理層ＩＣと前記外部通信回路の送信要求信号、制御信号及びデータ信号とが一端に接続された各抵抗の他端に前記外部通信回路の切断信号が印加されることにより、外部通信回路がリンク層ＩＣを介することなしに、物理層ＩＣとの送受信が可能になる。
【００３２】
請求項５記載の発明は、
ＩＥＥＥ１３９４シリアルバスのバス・アナライザにおいて、
前記ＩＥＥＥ１３９４シリアルバス上にデータを送受信する物理層ＩＣと、送受信データを制御して、物理層／リンク層インターフェースを介して前記物理層ＩＣとのデータ通信を行うリンク層ＩＣと、前記物理層ＩＣとの送受信を行う外部通信回路と、前記物理層／リンク層インターフェースからリンク層ＩＣを切断すると共に前記物理層ＩＣと前記外部通信回路とを接続する信号切換回路とを備えたことにより、外部通信回路がリンク層ＩＣを介することなしに、物理層ＩＣとの送受信が可能になる。
【００３３】
請求項６記載の発明は、
請求項５記載の発明であるバス・アナライザにおいて、
前記信号切換回路が、
前記外部通信回路からの切断信号により前記物理層／リンク層インターフェースから前記リンク層ＩＣを切断する切断回路と、前記外部通信回路からの信号を前記物理層ＩＣに接続する外部接続回路とから構成されることにより、外部通信回路がリンク層ＩＣを介することなしに、物理層ＩＣとの送受信が可能になる。
【００３４】
請求項７記載の発明は、
請求項６記載の発明であるバス・アナライザにおいて、
前記切断回路が、
前記リンク層ＩＣに一端が接続された各抵抗の他端に前記外部通信回路の切断信号が印加されることにより、外部通信回路がリンク層ＩＣを介することなしに、物理層ＩＣとの送受信が可能になる。
【００３５】
請求項８記載の発明は、
請求項６記載の発明であるバス・アナライザにおいて、
前記外部接続回路が、
前記物理層ＩＣと前記外部通信回路の送信要求信号、制御信号及びデータ信号とが一端に接続された各抵抗の他端に前記外部通信回路の切断信号が印加されることにより、外部通信回路がリンク層ＩＣを介することなしに、物理層ＩＣとの送受信が可能になる。
【００３６】
請求項９記載の発明は、
請求項５乃至請求項８記載の発明であるバス・アナライザにおいて、
前記外部通信回路が、
前記物理層ＩＣと前記リンク層ＩＣとの間の送信要求信号の回路接続を切断しておき、送信要求信号を用いて前記物理層ＩＣに対して送信の許可を要求し、前記物理層ＩＣから送信許可が得られた場合に前記物理層ＩＣと前記リンク層ＩＣとの間の制御信号及びデータ信号の回路接続を切断し、前記制御信号及び前記データ信号を用いて前記物理層ＩＣに対してデータ送信を行い、データ送信が完了時に全ての信号をハイインピーダンスにすることにより、外部通信回路がリンク層ＩＣを介することなしに、物理層ＩＣに対する送信が可能になる。
【００３７】
請求項１０記載の発明は、
請求項５乃至請求項８記載の発明であるバス・アナライザにおいて、
前記外部通信回路が、
前記リンク層ＩＣが待機中である場合に前記物理層ＩＣと前記リンク層ＩＣとの間の制御信号及びデータ信号の回路接続を切断し、前記制御信号及び前記データ信号を用いて前記物理層ＩＣからのデータを受信し処理を行い、受信完了時に全ての信号をハイインピーダンスにすることにより、外部通信回路がリンク層ＩＣを介することなしに、物理層ＩＣからのデータを受信することが可能になる。
【００３８】
請求項１１記載の発明は、
請求項５乃至請求項８記載の発明であるバス・アナライザにおいて、
前記外部通信回路が、
エラーを含むパケットを前記物理層ＩＣを介してＩＥＥＥ１３９４シリアルバス上に送信することにより、エラーパケットの送受信が可能になる。
【００３９】
請求項１２記載の発明は、
請求項５乃至請求項８記載の発明であるバス・アナライザにおいて、
前記外部通信回路が、
最大転送サイズのデータの送受信を行う場合に前記外部通信回路のバッファメモリから直接送信、若しくは、受信データを直接蓄積することにより、ＩＥＥＥ１３９４で規定されている性能を最大限利用することができる。
【００４０】
【発明の実施の形態】
以下本発明を図面を用いて詳細に説明する。図１は本発明に係る信号切換回路を用いたバスアナライザの一実施例を示す構成ブロック図である。図１において１，２，１００及び１０１は図６と同一符号を付してあり、３は外部接続回路、４は切断回路、５は外部通信回路である。また、３及び４は信号切換回路５０を構成している。
【００４１】
１３９４シリアルバス１００は物理層ＩＣ１に接続され、インターフェース１０１のうちクロック信号”ＳＣＬＫ”はリンク層ＩＣ２に接続され、インターフェース１０１の残りである送信要求信号”ＬＲｅｑ”、制御信号”ＣＴＬ［０：１］”及びデータ信号”Ｄ［０：ｎ］”は外部接続回路３及び切断回路４を介してリンク層ＩＣ２に接続される。
【００４２】
また、外部通信回路５からの送信要求信号、制御信号及びデータ信号が外部接続回路３に接続され、外部通信回路５からの各種切断信号が切断回路４に接続される。
【００４３】
また、外部通信回路５からの信号の詳細を図２を用いて説明する。図２はインターフェース１０１及び外部通信回路５の信号の名称及びその意味を説明する表である。
【００４４】
図２中”ＬＲｅｑ”、”ＣＴＬ［０：１］”及び”Ｄ［０：ｎ］”は図７における説明と同様であるので説明は省略する。図２中”ＬＲｅｑ＿Ａ”は外部通信回路５から物理層ＩＣ１への送信要求信号、図２中”ＣＴＬ＿Ａ［０：１］”は物理層／外部通信回路インターフェースの制御信号、図２中”Ｄ＿Ａ［０：ｎ］”は物理層ＩＣ１と外部通信回路５との間のデータ信号である。
【００４５】
また、図２中”ＬＲｅｑ＿Ｂ”、”ＣＴＬ＿Ｂ［０：１］”及び”Ｄ＿Ｂ［０：ｎ］”は物理層ＩＣ１とリンク層ＩＣ２との回路を切断するための切断信号である。
【００４６】
ここで、図１に示す実施例の動作を説明する。但し、図６に示す従来例と同様動作に関しては説明は省略する。切断回路４は外部通信回路５からの切断信号に基づきクロック信号”ＳＣＬＫ”以外の物理層ＩＣ１とリンク層ＩＣ２との間の回路接続を切断する。この時、切断されたリンク層ＩＣ２側の信号入力端子は”ローレベル”となる。
【００４７】
例えば、図１中”ＬＲｅｑ＿Ｂ”に示す切断信号が”ローレベル”になると、切断回路４はインターフェース１０１のうち送信要求信号”ＬＲｅｑ”の回路接続を切断する。
【００４８】
また、例えば、図１中”Ｄ＿Ｂ［ｎ］”に示す切断信号が”ローレベル”になると、切断回路４はインターフェース１０１のうちデータ信号”Ｄ［ｎ］”の回路接続のみを切断する。
【００４９】
すなわち、外部通信回路５からの切断信号によりインターフェース１０１の各種信号を任意に切断することができる。
【００５０】
一方、外部接続回路３は外部通信回路５から物理層ＩＣ１への送信要求信号”ＬＲｅｑ＿Ａ”、物理層／外部通信回路インターフェースの制御信号”ＣＴＬ＿Ａ［０：１］”及び物理層ＩＣ１と外部通信回路５との間のデータ信号”Ｄ＿Ａ［０：ｎ］”をそれぞれインターフェース１０１の送信要求信号”ＬＲｅｑ”、制御信号”ＣＴＬ＿Ａ［０：１］”及びデータ信号”Ｄ＿Ａ［０：ｎ］”に接続する。
【００５１】
外部通信回路５は通常状態では全ての信号を”ハイインピーダンス”にして、外部接続回路３の接続を停止し、また、切断回路４の切断動作を停止させている。
【００５２】
そして、外部通信回路５がリンク層ＩＣ２を介さないで物理層ＩＣ１と送受信をする場合は、外部通信回路５は切断信号により切断回路４を制御して物理層ＩＣ１とリンク層ＩＣ２との間の回路接続を切断した上で、外部接続回路３により外部通信回路５からの各種信号をインターフェース１０１に接続して物理層ＩＣ１との間で送受信を行う。
【００５３】
この結果、インターフェース１０１からリンク層ＩＣ２を切断して、物理層ＩＣ１と外部通信回路５とを接続して送受信を行うことにより、リンク層ＩＣ２を介することなしに、物理層ＩＣ１との送受信が可能になる。また、外部通信回路５で送信したエラーを含むパケットを物理層ＩＣ１を介して１３９４シリアルバス１００上に送信することが可能になる。
【００５４】
また、ＩＥＥＥ１３９４で規定されている最大転送サイズのデータの送受信を行う場合にはリンク層ＩＣ２を介さないで外部通信回路５のバッファメモリから直接送信、若しくは、受信データを直接蓄積することが可能になるので、ＩＥＥＥ１３９４で規定されている性能を最大限利用することができる。
【００５５】
ここで、さらに、外部通信回路５の送受信の動作を図３及び図４を用いて説明する。図３及び図４は外部通信回路５のデータ送信及びデータ受信の動作を説明するフロー図である。
【００５６】
先ず、リンク層ＩＣ２の送信を停止しデータを送信する場合、図３中”Ｓ２０１”において外部通信回路５は切断信号”ＬＲｅｑ＿Ｂ”を”ローレベル”にし、切断回路４によって物理層ＩＣ１とリンク層ＩＣ２との間の送信要求信号”ＬＲｅｑ”の回路接続を切断する。
【００５７】
この時、リンク層ＩＣ２は物理層ＩＣ１からの受信を継続、言い換えれば、他のノードからのデータ受信やデータ書込みに対する応答等をしているので、制御信号”ＣＴＬ［０：１］”及びデータ信号”Ｄ［０：ｎ］”の回路接続の切断はしない。
【００５８】
そして、図３中”Ｓ２０２”において外部通信回路５は送信要求信号”ＬＲｅｑ＿Ａ”を用いて物理層ＩＣ１に対して送信の許可を要求する。
【００５９】
図３中”Ｓ２０３”において外部通信回路５は物理層ＩＣ１からの送信許可である制御信号”ＣＴＬ［０：１］＝１１、Ｇｒａｎｔ”を検出した否かを判断し、物理層ＩＣ１から送信許可が得られた場合には、図３中”Ｓ２０４”において外部通信回路５は切断信号”ＣＴＬ＿Ｂ［０：１］”及び”Ｄ＿Ｂ［０：ｎ］”を”ローレベル”にし、切断回路４によって物理層ＩＣ１とリンク層ＩＣ２との間の制御信号”ＣＴＬ［０：１］”及びデータ信号”Ｄ［０：ｎ］”の回路接続を切断する。
【００６０】
この時、リンク層ＩＣ２は自ら送信要求信号を出力していないので、本来受信するはずのない物理層ＩＣ１からの送信許可を受信しても何らデータ送信動作を行うことはない。
【００６１】
また、切断回路４により回路接続が切断された場合、リンク層ＩＣ２の制御信号”ＣＴＬ［０：１］”の信号が全て”ローレベル（００）”となるので、リンク層ＩＣ２は”Ｉｄｌｅ”状態を保持したまま物理層ＩＣ１から切断される。
【００６２】
そして、図３中”Ｓ２０５”において外部通信回路５は制御信号”ＣＴＬ＿Ａ［０：１］”及びデータ信号”Ｄ＿Ａ［０：ｎ］”を用いて物理層ＩＣ１に対してＩＥＥＥ１３９４で規定されているプロトコルに従ってデータ送信を行う。
【００６３】
図３中”Ｓ２０６”において外部通信回路５はデータ送信が完了したと判断した場合、図３中”Ｓ２０７”において全ての信号”ＬＲｅｑ＿Ａ”、”ＣＴＬ＿Ａ［０：１］”、”Ｄ＿Ａ［０：ｎ］”、”ＬＲｅｑ＿Ｂ”、”ＣＴＬ＿Ｂ［０：１］”及び”Ｄ＿Ｂ［０：ｎ］”を”ハイインピーダンス”にする。
【００６４】
これにより、外部接続回路３の接続が停止し、また、切断回路４の切断動作が停止するので、物理層ＩＣ１とリンク層ＩＣ２とはインターフェース１０１によって従来例と同様の回路接続に回復する。
【００６５】
この結果、リンク層ＩＣ２に影響を与えることなく回路接続を切断して、外部通信回路５から物理層ＩＣ１に対してデータ送信を行うことが可能になる。
【００６６】
一方、リンク層ＩＣ２の受信を停止しデータを受信する場合、図４中”Ｓ３０１”において外部通信回路５はリンク層ＩＣ２が待機中であるかどうかを制御信号”ＣＴＬ［０：１］＝００、Ｉｄｌｅ”が否かに基づき判断して、もし、待機中であれば図４中”Ｓ３０２”の処理を行う。
【００６７】
図４中”Ｓ３０２”において外部通信回路５は切断信号”ＣＴＬ＿Ｂ［０：１］”及び”Ｄ＿Ｂ［０：ｎ］”を”ローレベル”にし、切断回路４によって物理層ＩＣ１とリンク層ＩＣ２との間の制御信号”ＣＴＬ［０：１］”及びデータ信号”Ｄ［０：ｎ］”の回路接続を切断する。
【００６８】
そして、図４中”Ｓ３０３”において外部通信回路５は制御信号”ＣＴＬ＿Ａ［０：１］”及びデータ信号”Ｄ＿Ａ［０：ｎ］”を用いて物理層ＩＣ１からのデータをＩＥＥＥ１３９４で規定されているプロトコルに従って受信する。
【００６９】
また、図４中”Ｓ３０４”において外部通信回路５は受信したデータに対してＣＲＣ演算を行ったり、切断されたリンク層ＩＣ２へのＣＳＲ（Ｃｏｎｔｒｏｌ Ａｎｄ Ｓｔａｔｕｓ Ｒｅｇｉｓｔｅｒ）アクセスに応答する等の処理を行う。
【００７０】
図４中”Ｓ３０５”において外部通信回路５はデータの受信が完了したか否かを判断し、受信完了の場合はさらに、図４中”Ｓ３０６”において物理層ＩＣ１が待機中であるかどうかを制御信号”ＣＴＬ［０：１］＝００、Ｉｄｌｅ”が否かに基づき判断して、もし、待機中であれば図４中”Ｓ３０７”の処理を行う。
【００７１】
図４中”Ｓ３０５”及び”Ｓ３０６”において外部通信回路５はデータ受信完了且つ物理層ＩＣが待機中と判断した場合、図４中”Ｓ３０７”において全ての信号”ＬＲｅｑ＿Ａ”、”ＣＴＬ＿Ａ［０：１］”、”Ｄ＿Ａ［０：ｎ］”、”ＬＲｅｑ＿Ｂ”、”ＣＴＬ＿Ｂ［０：１］”及び”Ｄ＿Ｂ［０：ｎ］”を”ハイインピーダンス”にする。
【００７２】
これにより、外部接続回路３の接続が停止し、また、切断回路４の切断動作が停止するので、物理層ＩＣ１とリンク層ＩＣ２とはインターフェース１０１によって従来例と同様の回路接続に回復する。
【００７３】
この結果、リンク層ＩＣ２に影響を与えることなく回路接続を切断して、外部通信回路５が物理層ＩＣ１からのデータの受信を行うことが可能になる。
【００７４】
また、図５は外部接続回路３及び切断回路４の具体例を示すバスアナライザの一実施例を示す構成ブロック図である。図５において１〜５，５０，１００及び１０１は図１と同一符号を付してあり、６ａ，６ｂ，６ｃ，６ｄ，６ｅ，６ｆ，７ａ，７ｂ，７ｃ，７ｄ，７ｅ及び７ｆは抵抗である。また、６ａ〜６ｆは外部接続回路３を、７ａ〜７ｆは切断回路４をそれぞれ構成している。
【００７５】
１３９４シリアルバス１００は物理層ＩＣ１に接続され、インターフェース１０１のうちクロック信号”ＳＣＬＫ”はリンク層ＩＣ２に接続され、インターフェース１０１の送信要求信号”ＬＲｅｑ”は外部通信回路５の送信要求信号”ＬＲｅｑ＿Ａ”に接続されると共に抵抗６ａの一端に接続される。
【００７６】
同様に、制御信号”ＣＴＬ［０］”及び”ＣＴＬ［１］”はそれぞれ外部通信回路５の制御信号”ＣＴＬ＿Ａ［０］”及び”ＣＴＬ＿Ａ［１］”に接続されると共に抵抗６ｂ及び６ｃの一端に接続される。
【００７７】
また、データ信号”Ｄ［０］”、”Ｄ［１］”〜”Ｄ［ｎ］”はそれぞれ外部通信回路５のデータ信号”Ｄ＿Ａ［０］”、”Ｄ＿Ａ［１］”〜”Ｄ＿Ａ［ｎ］”に接続されると共に抵抗６ｄ，６ｅ及び６ｆの一端に接続される。
【００７８】
抵抗６ａの他端は外部通信回路５の切断信号”ＬＲｅｑ＿Ｂ”に接続されると共に抵抗７ａの一端に接続される。
【００７９】
同様に、抵抗６ｂ及び６ｃの他端はそれぞれ外部通信回路５の切断信号”ＣＴＬ＿Ｂ［０］”及び”ＣＴＬ＿Ｂ［１］”に接続されると共に抵抗７ｂ及び７ｃの一端に接続される。
【００８０】
また、抵抗６ｄ，６ｅ及び６ｆの他端はそれぞれ外部通信回路５の切断信号”Ｄ＿Ｂ［０］”、”Ｄ＿Ｂ［１］”〜”Ｄ＿Ｂ［ｎ］”に接続されると共に抵抗７ｄ，７ｅ及び７ｆの一端に接続される。
【００８１】
最後に、抵抗７ａ，７ｂ，７ｃ，７ｄ，７ｅ及び７ｆの他端はそれぞれリンク層ＩＣ２の送信要求信号”ＬＲｅｑ”、制御信号”ＣＴＬ［０］”及び”ＣＴＬ［１］”、データ信号”Ｄ［０］”、”Ｄ［１］”〜”Ｄ［ｎ］”に接続される。
【００８２】
ここで、図５に示す実施例の動作を説明する。但し、基本動作は図１に示す実施例と同様であるのでその部分の説明は省略する。
【００８３】
外部通信回路５の全ての信号”ＬＲｅｑ＿Ａ”、”ＣＴＬ＿Ａ［０：１］”、”Ｄ＿Ａ［０：ｎ］”、”ＬＲｅｑ＿Ｂ”、”ＣＴＬ＿Ｂ［０：１］”及び”Ｄ＿Ｂ［０：ｎ］”を”ハイインピーダンス”にすると、インターフェース１０１と外部通信回路５との回路接続はなくなるので、インターフェース１０１には抵抗６ａと抵抗７ａとの直列抵抗等がそれぞれの信号に挿入された状態になる。
【００８４】
すなわち、外部接続回路３の接続が停止し、また、切断回路４の切断動作も停止するので、物理層ＩＣ１とリンク層ＩＣ２とはインターフェース１０１によって接続される。
【００８５】
一方、外部通信回路５からの切断信号を”ローレベル”にすると抵抗７ａ等がプルダウンされてリンク層ＩＣ２には物理層ＩＣ１等の出力に関わりなく”ローレベル”が印加されることになり、物理層ＩＣ１からの回路接続が切断される。
【００８６】
一方、この状態において、外部通信回路５からの送信要求信号”ＬＲｅｑ＿Ａ”、制御信号”ＣＴＬ＿Ａ［０：１］”及びデータ信号”Ｄ＿Ａ［０：ｎ］”は直接物理層ＩＣ１に接続され抵抗６ａ等によってプルダウンされているので物理層ＩＣ１と外部通信回路５との間の送受信が可能になる。
【００８７】
この結果、リンク層ＩＣ２に一端が接続された各抵抗の他端に外部通信回路５の切断信号が印加される切断回路４と、物理層ＩＣ１と外部通信回路５の送信要求信号、制御信号及びデータ信号とが一端に接続された各抵抗の他端に外部通信回路５の切断信号が印加される外部接続回路３を設けることより、インターフェース１０１の信号を外部通信回路に取り出すことが可能になる。
【００８８】
すなわち、外部通信回路５の全ての信号を”ハイインピーダンス”にすることにより、物理層ＩＣ１とリンク層ＩＣ２とはインターフェース１０１によって接続され、また、外部通信回路５からの切断信号を”ローレベル”にすることにより、リンク層ＩＣ２と物理層ＩＣ１との回路接続が切断される。
【００８９】
さらに、この状態で外部通信回路５からの送信要求信号”ＬＲｅｑ＿Ａ”、制御信号”ＣＴＬ＿Ａ［０：１］”及びデータ信号”Ｄ＿Ａ［０：ｎ］”は物理層ＩＣ１に対して接続されることになる。
【００９０】
なお、図５に示す実施例ではハイインピーダンスによって外部通信回路５との回路接続を切断しているが、抵抗以外の素子、例えば、ＦＥＴやトランジスタ等を利用した切断回路を用いても構わない。
【００９１】
この場合には”ＣＴＬ＿Ｂ”、”Ｄ＿Ｂ”や”ＬＲｅｑ＿Ｂ”と言った信号を”ハイレベル”にすることによって回路接続を切断することが可能になり、また、逆に”ローレベル”にすることにより回路接続を切断することも可能になる。
【００９２】
【発明の効果】
以上説明したことから明らかなように、本発明によれば次のような効果がある。
請求項１乃至請求項１０の発明によれば、物理層／リンク層インターフェースからリンク層ＩＣを切断して、物理層ＩＣと外部通信回路とを接続して送受信を行うことにより、外部通信回路がリンク層ＩＣを介することなしに、物理層ＩＣとの送受信が可能になる。
【００９３】
また、請求項１１の発明によれば、外部通信回路が、エラーを含むパケットを前記物理層ＩＣを介してＩＥＥＥ１３９４シリアルバス上に送信することにより、エラーパケットの送受信が可能になる。
【００９４】
また、請求項１２の発明によれば、外部通信回路が、最大転送サイズのデータの送受信を行う場合に外部通信回路のバッファメモリから直接送信、若しくは、受信データを直接蓄積することにより、ＩＥＥＥ１３９４で規定されている性能を最大限利用することができる。
【図面の簡単な説明】
【図１】本発明に係る信号切換回路を用いたバスアナライザの一実施例を示す構成ブロック図である。
【図２】信号の名称及びその意味を説明する表である。
【図３】外部通信回路のデータ送信の動作を説明するフロー図である。
【図４】外部通信回路のデータ受信の動作を説明するフロー図である。
【図５】外部接続回路及び切断回路の具体例を示すバスアナライザの一実施例を示す構成ブロック図である。
【図６】従来のノードの物理層ＩＣ及びリンク層ＩＣの部分の一例を示す構成ブロック図である。
【図７】信号の名称及びその意味を説明する表である。
【図８】制御信号の詳細を説明する表である。
【図９】物理層ＩＣからリンク層ＩＣへインターフェースの制御権が移る場合のアルゴリズムを示すフロー図である。
【図１０】制御信号の詳細を説明する表である。
【図１１】リンク層ＩＣから物理層ＩＣへインターフェースの制御権が移る場合のアルゴリズムを示すフロー図である。
【符号の説明】
１ 物理層ＩＣ
２ リンク層ＩＣ
３ 外部接続回路
４ 切断回路
５ 外部通信回路
６ａ，６ｂ，６ｃ，６ｄ，６ｅ，６ｆ，７ａ，７ｂ，７ｃ，７ｄ，７ｅ，７ｆ抵抗
５０ 信号切換回路
１００ ＩＥＥＥ１３９４シリアルバス
１０１ 物理層／リンク層インターフェース
Claims (12)
- 物理層／リンク層インターフェースの信号を外部通信回路に取り出す信号切換回路において、
前記物理層／リンク層インターフェースからリンク層ＩＣを切断すると共に物理層ＩＣと外部通信回路とを接続することを特徴とする
信号切換回路。 - 前記外部通信回路からの切断信号により前記物理層／リンク層インターフェースから前記リンク層ＩＣを切断する切断回路と、
前記外部通信回路からの信号を前記物理層ＩＣに接続する外部接続回路と
から構成されることを特徴とする
請求項１記載の信号切換回路。 - 前記切断回路が、
前記リンク層ＩＣに一端が接続された各抵抗の他端に前記外部通信回路の切断信号が印加されることを特徴とする
請求項２記載の信号切換回路。 - 前記外部接続回路が、
前記物理層ＩＣと前記外部通信回路の送信要求信号、制御信号及びデータ信号とが一端に接続された各抵抗の他端に前記外部通信回路の切断信号が印加されることを特徴とする
請求項２記載の信号切換回路。 - ＩＥＥＥ１３９４シリアルバスのバス・アナライザにおいて、
前記ＩＥＥＥ１３９４シリアルバス上にデータを送受信する物理層ＩＣと、
送受信データを制御して、物理層／リンク層インターフェースを介して前記物理層ＩＣとのデータ通信を行うリンク層ＩＣと、
前記物理層ＩＣとの送受信を行う外部通信回路と、
前記物理層／リンク層インターフェースからリンク層ＩＣを切断すると共に前記物理層ＩＣと前記外部通信回路とを接続する信号切換回路と
を備えたことを特徴とするバス・アナライザ。 - 前記信号切換回路が、
前記外部通信回路からの切断信号により前記物理層／リンク層インターフェースから前記リンク層ＩＣを切断する切断回路と、
前記外部通信回路からの信号を前記物理層ＩＣに接続する外部接続回路と
から構成されることを特徴とする
請求項５記載のバス・アナライザ。 - 前記切断回路が、
前記リンク層ＩＣに一端が接続された各抵抗の他端に前記外部通信回路の切断信号が印加されることを特徴とする
請求項６記載のバス・アナライザ。 - 前記外部接続回路が、
前記物理層ＩＣと前記外部通信回路の送信要求信号、制御信号及びデータ信号とが一端に接続された各抵抗の他端に前記外部通信回路の切断信号が印加されることを特徴とする
請求項６記載のバス・アナライザ。 - 前記外部通信回路が、
前記物理層ＩＣと前記リンク層ＩＣとの間の送信要求信号の回路接続を切断しておき、
送信要求信号を用いて前記物理層ＩＣに対して送信の許可を要求し、
前記物理層ＩＣから送信許可が得られた場合に前記物理層ＩＣと前記リンク層ＩＣとの間の制御信号及びデータ信号の回路接続を切断し、
前記制御信号及び前記データ信号を用いて前記物理層ＩＣに対してデータ送信を行い、
データ送信が完了時に全ての信号をハイインピーダンスにする
ことを特徴とする
請求項５乃至請求項８記載のバス・アナライザ。 - 前記外部通信回路が、
前記リンク層ＩＣが待機中である場合に前記物理層ＩＣと前記リンク層ＩＣとの間の制御信号及びデータ信号の回路接続を切断し、
前記制御信号及び前記データ信号を用いて前記物理層ＩＣからのデータを受信し処理を行い、
受信完了時に全ての信号をハイインピーダンスにする
ことを特徴とする
請求項５乃至請求項８記載のバス・アナライザ。 - 前記外部通信回路が、
エラーを含むパケットを前記物理層ＩＣを介してＩＥＥＥ１３９４シリアルバス上に送信することを特徴とする
請求項５乃至請求項８記載のバス・アナライザ。 - 前記外部通信回路が、
最大転送サイズのデータの送受信を行う場合に前記外部通信回路のバッファメモリから直接送信、若しくは、受信データを直接蓄積することを特徴とする
請求項５乃至請求項８記載のバス・アナライザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15915299A JP3619983B2 (ja) | 1999-06-07 | 1999-06-07 | 信号切換回路及びこれを用いたバス・アナライザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15915299A JP3619983B2 (ja) | 1999-06-07 | 1999-06-07 | 信号切換回路及びこれを用いたバス・アナライザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000349858A JP2000349858A (ja) | 2000-12-15 |
| JP3619983B2 true JP3619983B2 (ja) | 2005-02-16 |
Family
ID=15687412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15915299A Expired - Fee Related JP3619983B2 (ja) | 1999-06-07 | 1999-06-07 | 信号切換回路及びこれを用いたバス・アナライザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3619983B2 (ja) |
-
1999
- 1999-06-07 JP JP15915299A patent/JP3619983B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000349858A (ja) | 2000-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6247083B1 (en) | Method and apparatus for bi-directionally transferring data between an IEEE 1394 bus and a device to be controlled by a control signal transmitted via the bus | |
| CN1770771B (zh) | 管理消费性电子产品控制命令的方法 | |
| TW384611B (en) | Data communication apparatus and method | |
| US5919261A (en) | Methods and apparatus for controlling operation of a link layer controller based upon a state of connection between multiple electronic apparatus | |
| CA2247341C (en) | Asynchronous data pipe for automatically managing asynchronous data transfers between an application and a bus structure | |
| US6928563B2 (en) | System for controlling power supplies of a device connected to a network depends on communication mode | |
| JPH10164107A (ja) | データ通信方法、電子機器、及び物理層集積回路 | |
| US20020010824A1 (en) | Electronic equipment and method for processing digital serial data at bus initialization phase in interface unit | |
| AU751233B2 (en) | Parallel backplane physical layer interface with scalable data bandwidth | |
| JP4949816B2 (ja) | 双方向通信回路、双方向通信システム及び双方向通信回路の通信方法 | |
| KR101351929B1 (ko) | 사용중인 매체 신호를 또다른 디바이스에 송신하기 위한방법 및 디바이스 | |
| CN115632900A (zh) | 一种计算设备 | |
| JPH10229410A (ja) | データ処理装置、電子機器および通信システム | |
| JP3619983B2 (ja) | 信号切換回路及びこれを用いたバス・アナライザ | |
| EP1384355B1 (en) | Interface circuit | |
| JP3640844B2 (ja) | エラー処理機能を備えた伝送装置及びエラー処理方法 | |
| CN100433623C (zh) | 串行高级技术附件（sata）交换机 | |
| US20100088709A1 (en) | Transmission Method and Circuit Device Capable of Automatic Transmission Interface Selection | |
| JPH11145995A (ja) | バスのデータ伝送方式 | |
| EP0932104B1 (en) | Method and apparatus for transferring bi-directionally data between an IEEE 1394 bus and a device | |
| US7167940B2 (en) | Data processing method, data processing apparatus, communications device, communications method, communications protocol and program | |
| EP4280487B1 (en) | Communication device and data transmission method | |
| KR100364744B1 (ko) | 동기전송모듈(ｓｔｍ) 링크 포트 이중화 장치 | |
| JP2001086131A (ja) | 情報処理装置 | |
| US20120151096A1 (en) | Communication device, network system, and communication method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040712 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040714 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041022 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041104 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071126 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |