JP3620964B2 - Phase adjustment device - Google Patents
Phase adjustment device Download PDFInfo
- Publication number
- JP3620964B2 JP3620964B2 JP15102098A JP15102098A JP3620964B2 JP 3620964 B2 JP3620964 B2 JP 3620964B2 JP 15102098 A JP15102098 A JP 15102098A JP 15102098 A JP15102098 A JP 15102098A JP 3620964 B2 JP3620964 B2 JP 3620964B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- voltage
- input
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Radio Transmission System (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、たとえば、スペースダイバーシティ受信装置に係わり、特に空間的に離間した2つのアンテナで信号を受信し一方のアンテナで受信した信号の位相を制御し、該位相制御された信号と他方のアンテナで受信した信号を合成することにより無線通信回路で発生するフェージングの影響を軽減するスペースダイバーシティ受信装置に関する。
【0002】
【従来の技術】
無線通信回路で発生するフェージングの頻度、深さ、発生時間などは受信アンテナの設置場所によって異なる。スペースダイバーシティ受信方式は、かかる性質を利用して2つのアンテナをフェージング相関性の少ない位置に設置し、各アンテナで受信した信号を合成あるいは切り替えることによりフェージングを軽減するものである。
【0003】
図5に特開平2−237325号公報に示された同相合成方式の従来のスペースダイバーシティ受信装置の構成図を示す。同図において、入力信号S2はベクトル合成形無限移相器(EPS)1によって位相が制御され、移相された信号S2aが出力される。信号S2aは、電力合成器7に入力され、電力合成器7において入力信号S1と常に同相で合成が行われる。この合成信号S3は図外の復調器(DEM)へ送られてベースバンド信号に復調される。ベクトル合成形無限移相器1は、電力分配器2、電力合成器3、90°移相器4、乗算器5、6で構成される。
【0004】
一方、前記電力合成器7への2つの入力信号はともに分岐されて各々バンドパスフィルタ8、9及び自動利得制御(AGC)増幅器10、11を通った後さらに各々分岐されて第1の位相比較器12とこの位相比較器とはその入力の位相差に対する位相比較特性が90°異なる第2の位相比較器に入力される。前記バンドパスフィルタ8、9は変調波の中心周波数付近の成分のみを取り出すための狭帯域バンドパスフィルタ(BPF)であり、自動利得制御増幅器10、11は信号レベルを常に一定に保つように機能する。
【0005】
また、これら2つの位相比較器12、14の出力を平滑化し入力位相の急峻な変化に追従することを防ぐため、及び、位相比較器から出力される搬送波の2倍高調波成分を除去するために、低域フィルタ15、16を設けている。また、ベクトル合成形無限移相器1の乗算器5、6の制御電圧に対する振幅変化量を線形にするためのリニアライザ17、18を設けている。
【0006】
このように構成することにより、位相比較器12、14の出力は、各々ベクトル合成形無限移相器1を構成している位相平面上で直交する信号の振幅を制御する2つの乗算器5、6の制御電圧として加えられ、直交検波器の出力を直交変調器の制御入力とする形で位相変調をかけてベクトル合成形無限移相器1の位相量を制御している。
【0007】
即ち、図6のように第1の位相比較器12の位相比較特性に対して第2の位相比較器14の位相比較特性は90°異なっている。またベクトル合成形無限移相器1は、直交する2つのベクトルAcosΔφおよびAsinΔφを制御電圧ととしてベクトル合成形無限移相器1の2つの乗算器5、6に入力することで、入力信号の位相をΔφだけシフトすることができる。
【0008】
そこで、受信入力位相差Δθに対してベクトル合成形無限移相器1の移相量Δφを同じにし、かつ受信入力間の位相差を0とするような移相方向を選んでやれば、ベクトル合成形無限移相器1は常に同相合成を行うように制御されることとなる。
つまり、位相差Δθに対してVmcosΔθなる電圧を生じる第1の位相比較器12の出力をリニアライザ18を経て移相量Δφに対してVacosΔφなる制御電圧が必要な乗算器6に加え、位相差Δθに対してVmsinΔθなる電圧を生じる第2の位相比較器14の出力をリニアライザ17を経て移相量Δφに対してVasinΔφなる制御電圧が必要な乗算器5に加えることにより、移相量Δφ=Δθとなるようにベクトル合成形無限移相器1が制御され同相合成を行っている。
【0009】
【発明が解決しようとする課題】
上述した同相合成スペースダイバーシティ受信装置では、ベクトル合成形無限移相器1は位相比較器12、14、バンドパスフィルタ8、9、自動利得制御増幅器10、11、リニアライザ17、18とでループを構成しており、ベクトル合成形ベクトル合成形無限移相器1で移相された信号2Saを基に位相差検出を行っているため、このベクトル合成形無限移相器1において2つの入力信号の位相差Δθに対して移相量Δφ=Δθなる制御を行っても入力信号位相差Δθの半分しか移相できないという問題点がある。また、そのため2つの入力信号が逆相状態にあるときには、入力信号S2を移相した後の信号S2aの位相は入力信号S1に対して+90°付近または−90°付近の状態を往復するなど不安定になり、同相で合成されないばかりか、2つの信号の合成波S3に位相の揺らぎを生じ受信装置全体の誤り率特性を劣化させる。
【0010】
【課題を解決するための手段】
この発明に係る位相調整装置は、2つの入力信号を入力し、2つの入力信号の位相を比較する第1の位相比較器と、上記2つの入力信号を入力し、第1の位相比較器とは異なる位相比較特性で2つの入力信号の位相を比較する第2の位相比較器と、上記2つの入力信号のうちの一方の入力信号を入力し、入力した信号の振幅を制御する2つの乗算器を有し、上記第1と第2の位相比較器の出力を、上記2つの乗算器に各々加えて、入力した信号の位相を移相し2つの入力信号の位相差を制御する移相器とを備えたことを特徴とする。
【0011】
上記位相調整装置は、さらに、2つの入力信号の位相差が所定の範囲内にあるときには上記移相器による前記位相差の制御を停止する位相制御器を備えることを特徴とする。
【0012】
【発明の実施の形態】
実施の形態1.
図1は、本発明の第1の実施の形態を示すブロック図である。図5に示した従来装置と同一部分には同一符号を付し、その詳細な説明は省略している。
この装置では入力信号S2側の位相比較入力をベクトル合成形無限移相器1の入力側から取っている。
【0013】
入力信号S1と位相比較する入力信号S2をベクトル合成形無限移相器1の入力側からとることで、位相比較器12と位相比較器14の出力信号は、ベクトル合成形無限移相器1の位相制御結果に左右されることなく常に2つの入力信号の位相差に応じた信号とすることができる。
このように構成することにより位相比較器12、14の出力は、各々ベクトル合成形無限移相器1を構成している位相平面上で直交する信号の振幅を制御する2つの乗算器5、6の制御電圧として加えられ、直交変調器の制御入力に位相比較器の出力で位相変調をかける形でベクトル合成形無限移相器の移相量を制御している。
【0014】
入力信号S1をAcosωt、入力信号S2をBcos(ωt+φ)とすると第1の位相比較器12の出力は(AB/2)[sin(2ωt+φ)+sinφ]となり、
第2の位相比較器14の出力は(AB/2)[cos(2ωt+φ)+cosφ]となる。
各々の出力を低域フィルタ15、16で平滑してそれぞれ
Ksinφ、Kcosφを得る。ただし、K=AB/2である。
図2に示すように第1の位相比較器12の位相比較特性に対して第2の位相比較器14の位相比較特性は90°異なっている。第1の位相比較器12の出力は2つの入力信号の位相差の方向を示しており、一方第2の位相比較器14の出力は2つの入力信号の位相差の量を示している。
【0015】
また、ベクトル合成形無限移相器1の乗算器5、6の制御入力に上記2信号(Ksinφ、Kcosφ)を入力する出力信号S2aは、
Kcosφ・Bcos(ωt+φ)+Ksinφ・Bcos(ωt+φ+π/2)=KBcosωt
となり、入力信号S1と同相にすることができる。
すなわち、ベクトル合成形無限移相器1の入力側で2つの入力信号の位相差を検出し、その検出信号をベクトル合成形無限移相器1の制御入力に加えることによって簡単な制御回路で、位相制御の追従速度が入力位相差に無関係に高速で、どのような入力の位相関係であっても安定して同相になるような制御を行うことができる。
【0016】
実施の形態2.
図3は、本発明の第2の実施の形態を示すブロック図であり、図1の第1の実施の形態と同一部分には同一符号を付している。第2の実施の形態において、第1の実施の形態と異なる点は、2つの入力信号S1とS2の位相差が位相差0゜の近傍において位相制御を停止することで、微小な位相制御によって合成信号S3に位相の揺らぎが生じるのを防止する位相制御器29を有することである。他は第1の実施の形態と同一構成を有している。位相制御器29の構成を図4に示す。位相制御器29は第1の実施の形態と同様のローパスフィルタ15、16、リニアライザ17、18と電圧コンパレータ30とスイッチ31、32から構成されている。
【0017】
2つの入力信号S1とS2の位相差が0°に近づいてくると第1の位相比較器12の出力信号aの電圧Vaは0に近くなる。また、第2の位相比較器14の出力信号bの電圧Vbは一定値V2に近づいてくる。ここで図4に示す様に、電圧コンパレータ30は出力信号bの電圧Vbとあらかじめ設定されている基準レベルVr(Vr<V2)を比較し、Vr<Vbのときにスイッチ31、32をトグル動作させる。するとベクトル合成形無限移相器1の制御入力はあらかじめ設定されているレベルV2と0Vに固定されるため、位相制御が停止する。Vr≧Vbになったときは、スイッチ31、32を図4に示す状態に戻し、位相制御を再開する。
これにより、2つの入力信号の位相差が所定の範囲内にないときは、位相制御の追従速度が入力位相差に無関係に高速な同相合成制御を行い、位相差0°の近傍においては不要な位相制御を停止し、安定した合成出力を得ることができる。
【0018】
【発明の効果】
以上説明したように本発明は、移相器の入力側で常に2つの入力信号の位相差を検出し、その検出信号を移相器の制御入力に加えるという簡単な制御回路によって、位相制御の追従速度が入力位相差に無関係で高速で、どのような入力の位相関係であっても安定して同相になるような制御を行うことができる。
【0019】
また、本発明は、位相制御器を備えたので、位相差0°の近傍においては不要な位相制御を停止し、安定した合成出力を得ることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る位相調整装置を適用して構成されたスペースダイバーシティ装置の要部構成を示すブロック図。
【図2】第1の位相比較器と第2の位相比較器の位相比較特性図。
【図3】本発明の第2の実施の形態に係る位相調整装置を適用して構成されたスペースダイバーシティ装置の要部構成を示すブロック図。
【図4】図2中の位相制御器の構成を示すブロック図。
【図5】従来技術を説明する図。
【図6】第1の位相比較器と第2の位相比較器の位相比較特性図。
【符号の説明】
1 ベクトル合成無限移相器、2 電力分配器、3 電力合成器、4 90°移相器、5、6 乗算器、7 電力合成器、8、9 バンドパスフィルタ、10、11 自動利得制御増幅器、12 位相比較器、13 移相器、14 位相比較器、15、16 ローパスフィルタ、17、18 リニアライザ、29 位相制御器、30 電圧コンパレータ、31、32 スイッチ。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to, for example, a space diversity receiver, and in particular, receives signals with two spatially separated antennas, controls the phase of a signal received with one antenna, and controls the phase-controlled signal and the other antenna. The present invention relates to a space diversity receiver that reduces the influence of fading that occurs in a wireless communication circuit by synthesizing the signals received by the wireless communication circuit.
[0002]
[Prior art]
The frequency, depth, generation time, and the like of fading generated in the wireless communication circuit vary depending on the place where the receiving antenna is installed. The space diversity reception system uses such a property to install two antennas at a position with little fading correlation, and reduce or reduce fading by combining or switching signals received by the respective antennas.
[0003]
FIG. 5 shows a configuration diagram of a conventional space diversity receiving apparatus of the in-phase synthesis method disclosed in Japanese Patent Laid-Open No. 2-237325. In the figure, the phase of an input signal S2 is controlled by a vector synthesis infinite phase shifter (EPS) 1 and a phase-shifted signal S2a is output. The signal S2a is input to the power combiner 7, and the
[0004]
On the other hand, the two input signals to the
[0005]
Further, in order to prevent the output of these two
[0006]
By configuring in this way, the outputs of the
[0007]
That is, as shown in FIG. 6, the phase comparison characteristic of the
[0008]
Therefore, if the phase shift amount Δφ of the vector combined
That is, the output of the
[0009]
[Problems to be solved by the invention]
In the above-described in-phase synthesis space diversity receiver, the vector synthesis
[0010]
[Means for Solving the Problems]
The phase adjustment apparatus according to the present invention receives a first phase comparator that inputs two input signals and compares the phases of the two input signals, and receives the two input signals, and a first phase comparator Is a second phase comparator for comparing the phases of two input signals with different phase comparison characteristics, and two multiplications for inputting one of the two input signals and controlling the amplitude of the input signal. A phase shifter for adding the outputs of the first and second phase comparators to the two multipliers to shift the phase of the input signal and to control the phase difference between the two input signals. And a vessel.
[0011]
The phase adjusting device further includes a phase controller that stops control of the phase difference by the phase shifter when a phase difference between two input signals is within a predetermined range.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a block diagram showing a first embodiment of the present invention. The same parts as those of the conventional apparatus shown in FIG. 5 are denoted by the same reference numerals, and detailed description thereof is omitted.
In this apparatus, the phase comparison input on the input signal S2 side is taken from the input side of the vector synthesis type
[0013]
By taking the input signal S2 for phase comparison with the input signal S1 from the input side of the vector synthesis
With this configuration, the outputs of the
[0014]
When the input signal S1 is Acos ωt and the input signal S2 is Bcos (ωt + φ), the output of the
The output of the
The respective outputs are smoothed by the low-pass filters 15 and 16 to obtain Ksinφ and Kcosφ, respectively. However, K = AB / 2.
As shown in FIG. 2, the phase comparison characteristic of the
[0015]
An output signal S2a for inputting the two signals (Ksinφ, Kcosφ) to the control inputs of the
Kcosφ · Bcos (ωt + φ) + Ksinφ · Bcos (ωt + φ + π / 2) = KBcosωt
Thus, it can be in phase with the input signal S1.
That is, by detecting a phase difference between two input signals on the input side of the vector synthesis
[0016]
FIG. 3 is a block diagram showing a second embodiment of the present invention, and the same reference numerals are given to the same parts as those of the first embodiment of FIG. The second embodiment is different from the first embodiment in that the phase control is stopped when the phase difference between the two input signals S1 and S2 is in the vicinity of the phase difference of 0 °. The
[0017]
When the phase difference between the two input signals S1 and S2 approaches 0 °, the voltage Va of the output signal a of the
As a result, when the phase difference between the two input signals is not within the predetermined range, the phase control follow-up speed performs high-speed in-phase synthesis control regardless of the input phase difference, and is unnecessary in the vicinity of the phase difference of 0 °. Phase control can be stopped and a stable combined output can be obtained.
[0018]
【The invention's effect】
As described above, the present invention can detect the phase difference between two input signals on the input side of the phase shifter, and add the detection signal to the control input of the phase shifter. The follow-up speed is high regardless of the input phase difference, and control can be performed so that the phase is stably in phase regardless of the phase relationship of any input.
[0019]
In addition, since the present invention includes the phase controller, unnecessary phase control is stopped near the phase difference of 0 °, and a stable combined output can be obtained.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a main configuration of a space diversity device configured by applying a phase adjustment device according to a first embodiment of the present invention.
FIG. 2 is a phase comparison characteristic diagram of a first phase comparator and a second phase comparator.
FIG. 3 is a block diagram showing a main configuration of a space diversity device configured by applying a phase adjustment device according to a second embodiment of the present invention.
4 is a block diagram showing a configuration of a phase controller in FIG. 2. FIG.
FIG. 5 is a diagram illustrating a conventional technique.
FIG. 6 is a phase comparison characteristic diagram of the first phase comparator and the second phase comparator.
[Explanation of symbols]
1 vector synthesis infinite phase shifter, 2 power distributor, 3 power synthesizer, 4 90 ° phase shifter, 5, 6 multiplier, 7 power synthesizer, 8, 9 bandpass filter, 10, 11 automatic gain control amplifier , 12 phase comparator, 13 phase shifter, 14 phase comparator, 15, 16 low pass filter, 17, 18 linearizer, 29 phase controller, 30 voltage comparator, 31, 32 switch.
Claims (1)
上記2つの入力信号を入力し、第1の位相比較器とは異なる位相比較特性で2つの入力信号の位相を比較する第2の位相比較器と、
上記第1の位相比較器の出力信号と上記第2の位相比較器の出力信号とを入力し、所定の第1電圧を持つ信号と上記第1の位相比較器の出力信号とを切り換えていずれか一方の信号を第1の制御信号として出力する第1のスイッチと、電圧が0ボルトである信号と上記第2の位相比較器の出力信号とを切り換えていずれか一方の信号を第2の制御信号として出力する第2のスイッチと、上記第1の位相比較器の出力信号の電圧と所定の第2電圧とを比較し、上記第1の位相比較器の出力信号の電圧が所定の第2電圧より大きい電圧である場合、所定の第1電圧を持つ信号を第1の制御信号として出力する第1のスイッチに対する切り換え制御と、電圧が0ボルトである信号を第2の制御信号として出力する第2のスイッチに対する切り換え制御とを行い、上記第1の位相比較器の出力信号の電圧が所定の第2電圧以下の電圧である場合、上記第1の位相比較器の出力信号を第1の制御信号として出力する第1のスイッチに対する切り換え制御と、上記第2の位相比較器の出力信号を第2の制御信号として出力する第2のスイッチに対する切り換え制御とを行う電圧コンバータとを有し、第1と第2の制御信号を出力する位相制御器と
上記2つの入力信号のうちの一方の入力信号を入力し、入力した信号の振幅を制御する2つの乗算器を有し、上記位相制御器が出力した第1と第2の制御信号を、上記2つの乗算器に各々加えて、入力した信号の位相を移相し2つの入力信号の位相差を制御する移相器と
を備えることを特徴とする位相調整装置。A first phase comparator for inputting two input signals and comparing the phases of the two input signals;
A second phase comparator that inputs the two input signals and compares the phases of the two input signals with a phase comparison characteristic different from that of the first phase comparator;
The output signal of the first phase comparator and the output signal of the second phase comparator are input, and the signal having a predetermined first voltage and the output signal of the first phase comparator are switched to whichever A first switch that outputs one of the signals as a first control signal, a signal having a voltage of 0 volts, and an output signal of the second phase comparator to switch one of the signals to the second The second switch output as the control signal, the voltage of the output signal of the first phase comparator is compared with a predetermined second voltage, and the voltage of the output signal of the first phase comparator is the predetermined first voltage. When the voltage is higher than two voltages, switching control for the first switch that outputs a signal having a predetermined first voltage as the first control signal, and a signal having a voltage of 0 volts is output as the second control signal. Switching system for the second switch And when the voltage of the output signal of the first phase comparator is equal to or lower than a predetermined second voltage, the first phase comparator outputs the first control signal as the first control signal. And a voltage converter that performs switching control for the second switch that outputs the output signal of the second phase comparator as a second control signal. A phase controller that outputs a signal, and two multipliers that input one of the two input signals and control the amplitude of the input signal, and the phase controller outputs And a phase shifter that adds the first and second control signals to the two multipliers to control the phase difference between the two input signals by shifting the phase of the input signal. Phase adjustment device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15102098A JP3620964B2 (en) | 1998-06-01 | 1998-06-01 | Phase adjustment device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15102098A JP3620964B2 (en) | 1998-06-01 | 1998-06-01 | Phase adjustment device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11346179A JPH11346179A (en) | 1999-12-14 |
| JP3620964B2 true JP3620964B2 (en) | 2005-02-16 |
Family
ID=15509555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15102098A Expired - Fee Related JP3620964B2 (en) | 1998-06-01 | 1998-06-01 | Phase adjustment device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3620964B2 (en) |
-
1998
- 1998-06-01 JP JP15102098A patent/JP3620964B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11346179A (en) | 1999-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7010059B2 (en) | Quadrature demodulator for compensating for gain and phase imbalances between in-phase and quadrature-phase components | |
| US7319716B2 (en) | Transmitter image suppression in TDD transceivers | |
| KR20060024309A (en) | Orthogonal Detector and Orthogonal Demodulator and Sampling Orthogonal Demodulator Using the Orthogonal Detector | |
| US5703527A (en) | Frequency modulated signal demodulator circuit and communication terminal equipment | |
| RU2216113C2 (en) | Digital sound broadcasting signal receiver | |
| US20030031273A1 (en) | Quadrature gain and phase imbalance correction in a receiver | |
| WO1992002093A1 (en) | Programmable digital frequency-phase discriminators | |
| EP0570979B1 (en) | Quadrature modulation circuit | |
| JP3620964B2 (en) | Phase adjustment device | |
| US5893029A (en) | Baseband phase-locked direct conversion receiver with frequency offset | |
| EP1193860B1 (en) | Feedforward type linearizer | |
| JP2572141B2 (en) | Phased array antenna | |
| US5060311A (en) | Method and apparatus for obtaining phase or polarization insensitive optical heterodyne reception for dpsk or ask-modulated transmission signal | |
| US7224748B2 (en) | Method for reducing out-of-band and spurious emissions of AM transmitters in digital operation | |
| JP4372713B2 (en) | Phase control method and composite receiver | |
| JP3279907B2 (en) | Digital receiver | |
| JP3596973B2 (en) | Direct conversion AM receiver | |
| JP2967658B2 (en) | Tracking receiver | |
| JP2851349B2 (en) | Array antenna in-phase synthesizer | |
| JPS61225905A (en) | Output phase variable type phase locked oscillator | |
| JP2951704B2 (en) | Interference compensator | |
| JPH0630072A (en) | Carrier recovery circuit for quadrature amplitude modulated wave | |
| JPH0211047A (en) | Carrier regeneration circuit | |
| JPH02237325A (en) | In-phase synthesis space diversity receiver | |
| JPH07123038A (en) | Space diversity in-phase synthesis circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040817 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041013 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041116 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071126 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111126 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |