JP3630741B2 - データ処理装置 - Google Patents
データ処理装置 Download PDFInfo
- Publication number
- JP3630741B2 JP3630741B2 JP31828894A JP31828894A JP3630741B2 JP 3630741 B2 JP3630741 B2 JP 3630741B2 JP 31828894 A JP31828894 A JP 31828894A JP 31828894 A JP31828894 A JP 31828894A JP 3630741 B2 JP3630741 B2 JP 3630741B2
- Authority
- JP
- Japan
- Prior art keywords
- filter
- circuit
- frequency
- output
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【０００１】
【産業上の利用分野】
本発明はデータ処理装置に関し、特にはデジタルＶＴＲ等のデジタル信号を再生し、処理を施す装置に関する。
【０００２】
【従来の技術】
従来より、この種の装置として、例えば、ビデオ信号をデジタル信号として磁気テープに記録・再生するデジタルＶＴＲが知られている。
【０００３】
以下、従来のデジタルＶＴＲについて説明する。
【０００４】
図６はこの様な従来のデジタルＶＴＲにおける再生系のブロック図である。
【０００５】
図６において、１は磁気テープ、２は記録再生用の磁気ヘッド、３は磁気ヘッドの再生信号を増幅するヘッドアンプ、４はヘッドアンプの出力を等化するための所定の周波数特性を有するＬＣネットワーク等で構成された再生イコライザ、５は再生イコライザ４の出力のアナログ信号を再びディジタル信号にするデータ検出回路、６はデータ検出回路６の出力と発振器８の出力との位相差を検出する位相検波器、７は位相検波器６の出力の位相誤差電圧をフィルタ処理して発振器８に負帰還するループフィルタで、位相検波器６とループフィルタ７と発振器８でデータ検出用ＰＬＬ回路を構成している。
【０００６】
９は発振器８の出力をクロックパルスとしてデータ検出回路５の出力をラッチするＤフリップフロップ、１０はＤフリップフロップ９でラッチされたデータをデジタル復調する復調器、１１は復調した再生データに含まれたエラーを検出してエラー訂正を行うエラー訂正復号回路、１２はエラー訂正されたデータに対して記録時の信号処理とほぼ逆の信号処理を行う再生信号処理回路である。
【０００７】
次に動作について説明する。画像データ等のデータが記録された磁気テープ１をトレースして磁気ヘッド２から得られる微小な再生信号は、ヘッドアンプ３で５０〜６０ｄＢ増幅される。磁気ヘッド２の再生信号の振幅について周波数特性は図７に示すように、低域では微分特性、高域では各種の損失により減衰特性となっている。そこで再生イコライザ４において、図８に示すような図７の逆特性を用いて再生信号の振幅を補正するようにしている。これは積分方式と呼ばれる等化方法である。
【０００８】
この再生イコライザ４出力のアナログ信号を、データ検出回路５において、図９のようなスレッショルドレベルでコンパレータ等を用いて波形変換することにより再生ディジタルデータとする。
【０００９】
位相検波器６は、データ検出回路５の出力と発振器８の出力の位相差を位相誤差電圧として発生し、ループフィルタ７でフィルタ処理して発振器８の制御入力に負帰還するので、発振器８の出力は再生ディジタルデータに同期したクロック信号となる。
【００１０】
Ｄフリップフロップ９はこのクロック信号でデータ検出回路５の出力をラッチし、復調器１０でＤフリップフロップ９の出力のデジタルデータに対して逆Ｉ−ＮＲＺＩ等のデジタル復調処理を施す。さらにエラー訂正復号回路１１において、記録時に付加されたエラー訂正パリティを用いてエラー訂正を行い、再生信号処理回路１２で記録時の逆の信号処理をすると、再生画像信号が得られる。
【００１１】
つぎに、再生イコライザ４と発振器８についてさらに説明する。再生イコライザ４の周波数特性は図８に示したように、単調増加あるいは単調減少などの一次フィルタ特性ではない。そこで従来では、たとえば図１０に示すように、インダクタＬとコンデンサＣを組み合わせた二次フィルタをバッファで接続し、各二次フィルタの遮断周波数やＱを異なるものとして合成した特性で図８の特性としていた。
【００１２】
また、発振器は図１１に一例を示すような回路構成が用いられている。電圧制御電流源１３でＬとＣによる二次フィルタ（共振回路）を駆動し、その二次フィルタの共振周波数
【００１３】
【外１】
で発振する。コンデンサにバリキャップダイオードを用いて、制御電圧でバリキャップダイオードの容量を変化させて発振周波数を制御することができる。
【００１４】
つぎに、再生イコライザ４を集積回路上に構成する方法について説明する。図１２は「Ｎａｔｉｏｎａｌ Ｔｅｃｈｎｉｃａｌ ＲｅｐｏｒｔＶｏｌ．３９ Ｎｏ．６ Ｄｅｃ１９９３ビデオムービー用Ｙ／Ｃ １チップＩＣ ＡＮ ２４００」に示されるジャイレータと呼ばれる回路の一例で、端子Ａから端子Ａ′間を流れる電流ｉ１ と両端子間の電圧Ｖ１ の関係は次式となる。
【００１５】
【外２】
ここで、Ｉ１ 、Ｉ３ は直流電流ｉ１ は交流電流
これより
【００１６】
【外３】
となり、ＲとＣを用いてインダクタを集積回路上に実現できることになる。そして、Ｉ３ を固定し、Ｉ１ を可変すればＬ値を変化させることが可能である。
【００１７】
つぎに、Ｒ値、Ｃ値のバラつきによるフィルタ特性の変動を抑圧する方法について図１３を用いて説明する。
【００１８】
図１３は二次フィルタの特性を制御する回路の構成を示す図で、図中、点線で示した二次ローパスフィルタの目標とする遮断周波数を、水晶発振器１４の発振周波数と同じとする。そして遮断周波数において９０°遅れた信号と、水晶発振器１４出力との位相差が９０°となるように図１２及び式（２）における基準電流Ｉ１ を変化させ、目標のしゃ断周波数となるようにＬ値を調整するフィードバックループを形成している。
【００１９】
集積回路の特徴として、各抵抗間、各コンデンサ間の相対値のバラつきは極めて小さく、図１０中のインダクタをジャイレータで構成し、すべてのジャイレータの基準電流Ｉ１ を同時に制御することによりイコライザ特性を正規の特性に調整できるものである。
【００２０】
【発明が解決しようとする課題】
この様なデジタルＶＴＲにおいては早送り、スロー発生などの特殊再生モードにおいて、磁気デープ上を磁気ヘッドが走査する速度（ヘッド相対速度）が変化し、これに伴って再生信号の周波数が変動してしまう。
【００２１】
従って再生イコライザの特性が固定のままであると最適な特性とはならず、再生デジタルデータに含まれるエラーが多くなり、画面に白点が出るなど見苦しい再生画像となる欠点があった。
【００２２】
このため、イコライザが特性とクロック生成用ＰＬＬの特性を制御する必要があるが、この場合にはクロック生成のためのＰＬＬ回路を構成する位相検波器及び発振器のほかに再生イコライザを調整するためにさらに一系統の位相検波器と発振器が必要であった。従って、回路が複雑になりコストが高くなるなどの問題点があった。
【００２３】
本発明は上記のような問題を解決するためになされたもので、とくに集積回路上に再生系回路を構成する際にＲ、Ｃ等の回路素子のバラつきの影響を少ない回路構成で吸収し、かつヘッド相対速度の変化に応じて最適に再生イコライザ、クロック生成回路を制御することのできる装置を提供することを目的としている。
【００２４】
【課題を解決するための手段】
前述課題を考慮して、本願発明は、遮断周波数の制御可能な二次以上の次数を有する第一のフィルタ回路を有し、入力データを等化する等化手段と、前記等化手段の出力信号から検出されたデジタルデータとクロックとの位相差を検出する位相検出手段と、遮断周波数の制御可能な二次以上の次数を有する第二のフィルタによりその発振周波数が制御され、前記位相検出手段の出力を入力として前記入力データに位相同期した前記クロックを発生する発振手段とを備え、前記位相検出手段の出力に基づいて前記第一のフィルタ回路の遮断周波数を制御することにより前記等化手段の等化特性を調整すると共に、前記位相検出手段の出力に基づいて前記第二のフィルタ回路の遮断周波数を制御することにより前記発振手段の発振周波数を調整する構成とした。
【００２５】
【作用】
本発明は前述のように構成したので、回路規模を大型化することなく等化特性を最適に制御することができ、また、入力データに正確に同期したクロックを発生することができる。
【００２６】
【実施例】
図１は本発明の実施例としてのデジタルＶＴＲのブロック図であり、特に再生イコライザと発振器の周辺を示している。
【００２７】
図１において、Ｒ１ 、Ｒ２ 、Ｒ３ 、Ｌ１ とアンプ１で一次のフィルタ１、Ｒ４ 、Ｌ２ 、Ｃ２ とアンプ２で二次のフィルタ２、Ｒ５ 、Ｌ３ 、Ｃ３ とアンプ３で二次のフィルタ３、この３つのフィルタで再生イコライザを構成している。
【００２８】
またＬ４ 、Ｃ４ とアンプ４で発振器８の発振周波数を決定する二次のフィルタ４を構成し、発振器の出力を逓倍回路１６に出力して周波数を２倍し、位相検波器６、Ｄフリップフロップ９等再生系の各デジタル回路へクロック信号として供給している。
【００２９】
次に動作について説明する。本実施例においては、集積回路上に同様の回路形式、マスク構成で作られたジャイレータを用いて等化インダクタとされたＬ１ 、Ｌ２ 、Ｌ３ 、Ｌ４ がほぼ同じインダクタンスになるようにジャイレータ負荷となるコンデンサＣ０ （図１２）が等しく選ばれているとする。
【００３０】
そして、フィルタ１、フィルタ２、フィルタ３それぞれの周波数特性は、ジャイレータの基準電流が中心値であると図２（ａ）、図２（ｂ）、図２（ｃ）のような遮断周波数、Ｑとなるように抵抗、コンデンサの値が選ばれている。
【００３１】
ここで、再生イコライザの伝送帯域は、信号伝送理論として知られるナイキスト基準を満足する信号伝送速度（再生クロック周波数）ｆｂの１／２程度としている。
【００３２】
一方、発振器８の発振周波数を決めるフィルタ４の周波数特性は、ジャイレータの基準電流が中心値であると図３のようにｆｂ／２に鋭いピークを持つ特性であるのでｆｂ／２を中心周波数として発振することがわかる。そして、発振器８の出力を逓倍器１６で周波数を２倍して周波数ｆｂのクロックとして再生系デジタル回路へ供給している。
【００３３】
次にデジタルＶＴＲが通常再生されている場合について説明する。ヘッドアンプより供給された再生信号は、当初、最適な特性ではない再生イコライザで、ＰＬＬループが動く程度には等化される。この再生イコライザ４出力のアナログ信号をデータ検出回路５でデジタル化し、位相検波器６に供給する。位相検波器６ではデータ検出回路５出力の再生デジタルデータと逓倍器１６出力であるクロックとの位相検波を行い、その位相差信号をループフィルタ７を通して各ジャイレータに基準電流として負帰還するので、フィルタ４の遮断周波数により決まる発振器８の発振周波数はｆｂ／２に自動調整される。
【００３４】
ここで、フィルタ３とフィルタ４それぞれで用いるコンデンサの値（Ｃ３ とＣ４ ）を同じものにすれば、ジャイレータの浮遊容量も含めてフィルタ３のしゃ断周波数を常にｆｂ／２とすることができ、このフィルタ３を基準としてフィルタ２で使うコンデンサの値（Ｃ２ ）を容易に求めることができる。
【００３５】
本実施例ではこの様に集積回路のＲ値、Ｃ値の絶対値の変動量を、データ検出用のＰＬＬ回路から得られる発振器の制御信号であるジャイレータの基準電流で検出し、同じ基準電流で再生イコライザの各ジャイレータを制御してしゃ断周波数を正規の周波数に調整することによって再生イコライザ特性の変化を小さくできるものである。
【００３６】
即ち、特殊再生モードにおいては、前述の様にヘッド相対速度の変化により信号伝送速度ｆｂが変化するが、本実施例ではデータ検出用のＰＬＬ回路がこの変化に追従し、又、これに伴い再生イコライザの伝送帯域も制御し図４に示すように最適なものとすることができる。
【００３７】
なお、前述の実施例では遮断周波数が制御可能なフィルタ回路としてジャイレータを用いた例について説明したが、図５に示すようなトランスコンダクタンス回路と呼ばれる電圧−電流変換特性（ｇｍ）が制御可能な素子を用いたアクティブフィルタなど、集積回路上に実現でき、かつしゃ断周波数の制御可能なフィルタであれば、前述の実施例と同様の動作が期待できる。
【００３８】
また。前述の実施例では、発振器のジャイレータの基準電流を直接再生イコライザのジャイレータにも供給する構成について説明したが、デジタルＶＴＲにおける再生デジタルデータの時間軸変動は数ＫＨｚにわたっているので、発振器のジャイレータの基準電流をフィルタにより平滑化して低周波成分を再生イコライザのジャイレータの基準電流とすればなお一層の動作の安定化が図れる。
【００３９】
また、前述の実施例ではデジタルＶＴＲを一例にして説明したが、無線光ファイバー通信等、他の伝送路を用いる場合であっても同様の動作が期待できる。
【００４０】
【発明の効果】
以上の説明から明らかなように、本発明では、入力データから検出されたデジタルデータとクロックとの位相差の検出出力に基づいて等化手段のフィルタ回路の遮断周波数と発信手段のフィルタ回路の遮断周波数とを制御することにより等化手段の等化特性と発振手段の発振周波数とを制御しているので、回路規模を大型化することなく、入力データの周波数変動に応じて最適な等化を行うことができると共に入力データに同期したクロックを得ることができる。
【図面の簡単な説明】
【図１】本発明の実施例としてのデジタルＶＴＲの構成を示すブロック図である。
【図２】図１の等化回路における各フィルタの特性を示す図である。
【図３】図１の発振器におけるフィルタの周波数特性を示す図である。
【図４】図１の等化回路の等化特性を示す図である。
【図５】本発明の実施例で用いられるトランスコンダクタンス回路の構成を示す図である。
【図６】従来のデジタルＶＴＲの構成を示すブロック図である。
【図７】本発明の実施例における再生データの周波数特性を示す図である。
【図８】図６の等化回路の等化特性を示す図である。
【図９】本発明の実施例におけるデータ検出回路の動作を説明するための図である。
【図１０】本発明の実施例における等化回路の構成例を示す図である。
【図１１】本発明の実施例における発振器の構成を示す図である。
【図１２】本発明の実施例で用いられるジャイレータの構成を示す図である。
【図１３】従来のフィルタの周波数特性の制御回路の構成を示す図である。
【符号の説明】
４ 等化回路
５ データ検出回路
７ ループフィルタ
８ 発振器
【産業上の利用分野】
本発明はデータ処理装置に関し、特にはデジタルＶＴＲ等のデジタル信号を再生し、処理を施す装置に関する。
【０００２】
【従来の技術】
従来より、この種の装置として、例えば、ビデオ信号をデジタル信号として磁気テープに記録・再生するデジタルＶＴＲが知られている。
【０００３】
以下、従来のデジタルＶＴＲについて説明する。
【０００４】
図６はこの様な従来のデジタルＶＴＲにおける再生系のブロック図である。
【０００５】
図６において、１は磁気テープ、２は記録再生用の磁気ヘッド、３は磁気ヘッドの再生信号を増幅するヘッドアンプ、４はヘッドアンプの出力を等化するための所定の周波数特性を有するＬＣネットワーク等で構成された再生イコライザ、５は再生イコライザ４の出力のアナログ信号を再びディジタル信号にするデータ検出回路、６はデータ検出回路６の出力と発振器８の出力との位相差を検出する位相検波器、７は位相検波器６の出力の位相誤差電圧をフィルタ処理して発振器８に負帰還するループフィルタで、位相検波器６とループフィルタ７と発振器８でデータ検出用ＰＬＬ回路を構成している。
【０００６】
９は発振器８の出力をクロックパルスとしてデータ検出回路５の出力をラッチするＤフリップフロップ、１０はＤフリップフロップ９でラッチされたデータをデジタル復調する復調器、１１は復調した再生データに含まれたエラーを検出してエラー訂正を行うエラー訂正復号回路、１２はエラー訂正されたデータに対して記録時の信号処理とほぼ逆の信号処理を行う再生信号処理回路である。
【０００７】
次に動作について説明する。画像データ等のデータが記録された磁気テープ１をトレースして磁気ヘッド２から得られる微小な再生信号は、ヘッドアンプ３で５０〜６０ｄＢ増幅される。磁気ヘッド２の再生信号の振幅について周波数特性は図７に示すように、低域では微分特性、高域では各種の損失により減衰特性となっている。そこで再生イコライザ４において、図８に示すような図７の逆特性を用いて再生信号の振幅を補正するようにしている。これは積分方式と呼ばれる等化方法である。
【０００８】
この再生イコライザ４出力のアナログ信号を、データ検出回路５において、図９のようなスレッショルドレベルでコンパレータ等を用いて波形変換することにより再生ディジタルデータとする。
【０００９】
位相検波器６は、データ検出回路５の出力と発振器８の出力の位相差を位相誤差電圧として発生し、ループフィルタ７でフィルタ処理して発振器８の制御入力に負帰還するので、発振器８の出力は再生ディジタルデータに同期したクロック信号となる。
【００１０】
Ｄフリップフロップ９はこのクロック信号でデータ検出回路５の出力をラッチし、復調器１０でＤフリップフロップ９の出力のデジタルデータに対して逆Ｉ−ＮＲＺＩ等のデジタル復調処理を施す。さらにエラー訂正復号回路１１において、記録時に付加されたエラー訂正パリティを用いてエラー訂正を行い、再生信号処理回路１２で記録時の逆の信号処理をすると、再生画像信号が得られる。
【００１１】
つぎに、再生イコライザ４と発振器８についてさらに説明する。再生イコライザ４の周波数特性は図８に示したように、単調増加あるいは単調減少などの一次フィルタ特性ではない。そこで従来では、たとえば図１０に示すように、インダクタＬとコンデンサＣを組み合わせた二次フィルタをバッファで接続し、各二次フィルタの遮断周波数やＱを異なるものとして合成した特性で図８の特性としていた。
【００１２】
また、発振器は図１１に一例を示すような回路構成が用いられている。電圧制御電流源１３でＬとＣによる二次フィルタ（共振回路）を駆動し、その二次フィルタの共振周波数
【００１３】
【外１】
【００１４】
つぎに、再生イコライザ４を集積回路上に構成する方法について説明する。図１２は「Ｎａｔｉｏｎａｌ Ｔｅｃｈｎｉｃａｌ ＲｅｐｏｒｔＶｏｌ．３９ Ｎｏ．６ Ｄｅｃ１９９３ビデオムービー用Ｙ／Ｃ １チップＩＣ ＡＮ ２４００」に示されるジャイレータと呼ばれる回路の一例で、端子Ａから端子Ａ′間を流れる電流ｉ１ と両端子間の電圧Ｖ１ の関係は次式となる。
【００１５】
【外２】
これより
【００１６】
【外３】
【００１７】
つぎに、Ｒ値、Ｃ値のバラつきによるフィルタ特性の変動を抑圧する方法について図１３を用いて説明する。
【００１８】
図１３は二次フィルタの特性を制御する回路の構成を示す図で、図中、点線で示した二次ローパスフィルタの目標とする遮断周波数を、水晶発振器１４の発振周波数と同じとする。そして遮断周波数において９０°遅れた信号と、水晶発振器１４出力との位相差が９０°となるように図１２及び式（２）における基準電流Ｉ１ を変化させ、目標のしゃ断周波数となるようにＬ値を調整するフィードバックループを形成している。
【００１９】
集積回路の特徴として、各抵抗間、各コンデンサ間の相対値のバラつきは極めて小さく、図１０中のインダクタをジャイレータで構成し、すべてのジャイレータの基準電流Ｉ１ を同時に制御することによりイコライザ特性を正規の特性に調整できるものである。
【００２０】
【発明が解決しようとする課題】
この様なデジタルＶＴＲにおいては早送り、スロー発生などの特殊再生モードにおいて、磁気デープ上を磁気ヘッドが走査する速度（ヘッド相対速度）が変化し、これに伴って再生信号の周波数が変動してしまう。
【００２１】
従って再生イコライザの特性が固定のままであると最適な特性とはならず、再生デジタルデータに含まれるエラーが多くなり、画面に白点が出るなど見苦しい再生画像となる欠点があった。
【００２２】
このため、イコライザが特性とクロック生成用ＰＬＬの特性を制御する必要があるが、この場合にはクロック生成のためのＰＬＬ回路を構成する位相検波器及び発振器のほかに再生イコライザを調整するためにさらに一系統の位相検波器と発振器が必要であった。従って、回路が複雑になりコストが高くなるなどの問題点があった。
【００２３】
本発明は上記のような問題を解決するためになされたもので、とくに集積回路上に再生系回路を構成する際にＲ、Ｃ等の回路素子のバラつきの影響を少ない回路構成で吸収し、かつヘッド相対速度の変化に応じて最適に再生イコライザ、クロック生成回路を制御することのできる装置を提供することを目的としている。
【００２４】
【課題を解決するための手段】
前述課題を考慮して、本願発明は、遮断周波数の制御可能な二次以上の次数を有する第一のフィルタ回路を有し、入力データを等化する等化手段と、前記等化手段の出力信号から検出されたデジタルデータとクロックとの位相差を検出する位相検出手段と、遮断周波数の制御可能な二次以上の次数を有する第二のフィルタによりその発振周波数が制御され、前記位相検出手段の出力を入力として前記入力データに位相同期した前記クロックを発生する発振手段とを備え、前記位相検出手段の出力に基づいて前記第一のフィルタ回路の遮断周波数を制御することにより前記等化手段の等化特性を調整すると共に、前記位相検出手段の出力に基づいて前記第二のフィルタ回路の遮断周波数を制御することにより前記発振手段の発振周波数を調整する構成とした。
【００２５】
【作用】
本発明は前述のように構成したので、回路規模を大型化することなく等化特性を最適に制御することができ、また、入力データに正確に同期したクロックを発生することができる。
【００２６】
【実施例】
図１は本発明の実施例としてのデジタルＶＴＲのブロック図であり、特に再生イコライザと発振器の周辺を示している。
【００２７】
図１において、Ｒ１ 、Ｒ２ 、Ｒ３ 、Ｌ１ とアンプ１で一次のフィルタ１、Ｒ４ 、Ｌ２ 、Ｃ２ とアンプ２で二次のフィルタ２、Ｒ５ 、Ｌ３ 、Ｃ３ とアンプ３で二次のフィルタ３、この３つのフィルタで再生イコライザを構成している。
【００２８】
またＬ４ 、Ｃ４ とアンプ４で発振器８の発振周波数を決定する二次のフィルタ４を構成し、発振器の出力を逓倍回路１６に出力して周波数を２倍し、位相検波器６、Ｄフリップフロップ９等再生系の各デジタル回路へクロック信号として供給している。
【００２９】
次に動作について説明する。本実施例においては、集積回路上に同様の回路形式、マスク構成で作られたジャイレータを用いて等化インダクタとされたＬ１ 、Ｌ２ 、Ｌ３ 、Ｌ４ がほぼ同じインダクタンスになるようにジャイレータ負荷となるコンデンサＣ０ （図１２）が等しく選ばれているとする。
【００３０】
そして、フィルタ１、フィルタ２、フィルタ３それぞれの周波数特性は、ジャイレータの基準電流が中心値であると図２（ａ）、図２（ｂ）、図２（ｃ）のような遮断周波数、Ｑとなるように抵抗、コンデンサの値が選ばれている。
【００３１】
ここで、再生イコライザの伝送帯域は、信号伝送理論として知られるナイキスト基準を満足する信号伝送速度（再生クロック周波数）ｆｂの１／２程度としている。
【００３２】
一方、発振器８の発振周波数を決めるフィルタ４の周波数特性は、ジャイレータの基準電流が中心値であると図３のようにｆｂ／２に鋭いピークを持つ特性であるのでｆｂ／２を中心周波数として発振することがわかる。そして、発振器８の出力を逓倍器１６で周波数を２倍して周波数ｆｂのクロックとして再生系デジタル回路へ供給している。
【００３３】
次にデジタルＶＴＲが通常再生されている場合について説明する。ヘッドアンプより供給された再生信号は、当初、最適な特性ではない再生イコライザで、ＰＬＬループが動く程度には等化される。この再生イコライザ４出力のアナログ信号をデータ検出回路５でデジタル化し、位相検波器６に供給する。位相検波器６ではデータ検出回路５出力の再生デジタルデータと逓倍器１６出力であるクロックとの位相検波を行い、その位相差信号をループフィルタ７を通して各ジャイレータに基準電流として負帰還するので、フィルタ４の遮断周波数により決まる発振器８の発振周波数はｆｂ／２に自動調整される。
【００３４】
ここで、フィルタ３とフィルタ４それぞれで用いるコンデンサの値（Ｃ３ とＣ４ ）を同じものにすれば、ジャイレータの浮遊容量も含めてフィルタ３のしゃ断周波数を常にｆｂ／２とすることができ、このフィルタ３を基準としてフィルタ２で使うコンデンサの値（Ｃ２ ）を容易に求めることができる。
【００３５】
本実施例ではこの様に集積回路のＲ値、Ｃ値の絶対値の変動量を、データ検出用のＰＬＬ回路から得られる発振器の制御信号であるジャイレータの基準電流で検出し、同じ基準電流で再生イコライザの各ジャイレータを制御してしゃ断周波数を正規の周波数に調整することによって再生イコライザ特性の変化を小さくできるものである。
【００３６】
即ち、特殊再生モードにおいては、前述の様にヘッド相対速度の変化により信号伝送速度ｆｂが変化するが、本実施例ではデータ検出用のＰＬＬ回路がこの変化に追従し、又、これに伴い再生イコライザの伝送帯域も制御し図４に示すように最適なものとすることができる。
【００３７】
なお、前述の実施例では遮断周波数が制御可能なフィルタ回路としてジャイレータを用いた例について説明したが、図５に示すようなトランスコンダクタンス回路と呼ばれる電圧−電流変換特性（ｇｍ）が制御可能な素子を用いたアクティブフィルタなど、集積回路上に実現でき、かつしゃ断周波数の制御可能なフィルタであれば、前述の実施例と同様の動作が期待できる。
【００３８】
また。前述の実施例では、発振器のジャイレータの基準電流を直接再生イコライザのジャイレータにも供給する構成について説明したが、デジタルＶＴＲにおける再生デジタルデータの時間軸変動は数ＫＨｚにわたっているので、発振器のジャイレータの基準電流をフィルタにより平滑化して低周波成分を再生イコライザのジャイレータの基準電流とすればなお一層の動作の安定化が図れる。
【００３９】
また、前述の実施例ではデジタルＶＴＲを一例にして説明したが、無線光ファイバー通信等、他の伝送路を用いる場合であっても同様の動作が期待できる。
【００４０】
【発明の効果】
以上の説明から明らかなように、本発明では、入力データから検出されたデジタルデータとクロックとの位相差の検出出力に基づいて等化手段のフィルタ回路の遮断周波数と発信手段のフィルタ回路の遮断周波数とを制御することにより等化手段の等化特性と発振手段の発振周波数とを制御しているので、回路規模を大型化することなく、入力データの周波数変動に応じて最適な等化を行うことができると共に入力データに同期したクロックを得ることができる。
【図面の簡単な説明】
【図１】本発明の実施例としてのデジタルＶＴＲの構成を示すブロック図である。
【図２】図１の等化回路における各フィルタの特性を示す図である。
【図３】図１の発振器におけるフィルタの周波数特性を示す図である。
【図４】図１の等化回路の等化特性を示す図である。
【図５】本発明の実施例で用いられるトランスコンダクタンス回路の構成を示す図である。
【図６】従来のデジタルＶＴＲの構成を示すブロック図である。
【図７】本発明の実施例における再生データの周波数特性を示す図である。
【図８】図６の等化回路の等化特性を示す図である。
【図９】本発明の実施例におけるデータ検出回路の動作を説明するための図である。
【図１０】本発明の実施例における等化回路の構成例を示す図である。
【図１１】本発明の実施例における発振器の構成を示す図である。
【図１２】本発明の実施例で用いられるジャイレータの構成を示す図である。
【図１３】従来のフィルタの周波数特性の制御回路の構成を示す図である。
【符号の説明】
４ 等化回路
５ データ検出回路
７ ループフィルタ
８ 発振器
Claims (6)
- 遮断周波数の制御可能な二次以上の次数を有する第一のフィルタ回路を有し、入力データを等化する等化手段と、
前記等化手段の出力信号から検出されたデジタルデータとクロックとの位相差を検出する位相検出手段と、
遮断周波数の制御可能な二次以上の次数を有する第二のフィルタによりその発振周波数が制御され、前記位相検出手段の出力を入力として前記入力データに位相同期した前記クロックを発生する発振手段とを備え、
前記位相検出手段の出力に基づいて前記第一のフィルタ回路の遮断周波数を制御することにより前記等化手段の等化特性を調整すると共に、前記位相検出手段の出力に基づいて前記第二のフィルタ回路の遮断周波数を制御することにより前記発振手段の発振周波数を調整するデータ処理装置。 - 前記位相検出手段の出力を入力とするループフィルタを備え、前記ループフィルタの出力に基づいて前記第一のフィルタ回路の遮断周波数と前記第二のフィルタ回路の遮断周波数を制御することを特徴とする請求項１記載のデータ処理装置。
- 第一のフィルタ手段を有し、入力データの周波数特性を制御するイコライザと、
前記イコライザの出力信号から検出されたデジタルデータとクロックとの位相差を検出する位相検出手段と、
第二のフィルタ手段を有し、前記入力データに同期した前記クロックを発生する発振手段とを備え、
前記位相検出手段の出力信号により前記第一のフィルタと前記第二のフィルタの遮断周波数を共に制御することにより、前記イコライザの等化特性と前記クロックの周波数とを調整するデータ処理装置。 - 前記第一のフィルタ手段はそれぞれ二次以上の次数を有する複数のフィルタを有し、前記複数のフィルタ及び前記第二のフィルタ手段の遮断周波数が近接していることを特徴とする請求項３記載のデータ処理装置。
- 前記第一のフィルタ手段及び前記第二のフィルタ手段はそれぞれ、ジャイレータ回路を用いた等化インダクタンス及びコンデンサからなるフィルタ回路を有し、前記第一のフィルタ手段及び前記第二のフィルタ手段の各ジャイレータ回路を前記位相差検出手段の出力信号に基づく同じ基準電流で制御することにより前記イコライザの等化特性と前記クロックの周波数とを調整することを特徴とする請求項３記載のデータ処理装置。
- 前記第一のフィルタ手段及び前記第二のフィルタ手段はトランスコンダクタンス回路を含むことを特徴とする請求項３記載のデータ処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31828894A JP3630741B2 (ja) | 1994-12-21 | 1994-12-21 | データ処理装置 |
| US08/574,350 US5887030A (en) | 1994-12-21 | 1995-12-18 | Data reproducing apparatus having equalization characteristics which can be controlled |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31828894A JP3630741B2 (ja) | 1994-12-21 | 1994-12-21 | データ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08180589A JPH08180589A (ja) | 1996-07-12 |
| JP3630741B2 true JP3630741B2 (ja) | 2005-03-23 |
Family
ID=18097534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31828894A Expired - Fee Related JP3630741B2 (ja) | 1994-12-21 | 1994-12-21 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3630741B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10188482A (ja) * | 1996-10-29 | 1998-07-21 | Sony Corp | デジタル信号再生回路およびデジタル信号再生方法 |
-
1994
- 1994-12-21 JP JP31828894A patent/JP3630741B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08180589A (ja) | 1996-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0787332B2 (ja) | フイルタ回路の時定数自動調整回路 | |
| JPH02278502A (ja) | デジタル信号の再生回路 | |
| JP3630741B2 (ja) | データ処理装置 | |
| US4247866A (en) | Nested loop video disc servo system | |
| US5887030A (en) | Data reproducing apparatus having equalization characteristics which can be controlled | |
| US5323242A (en) | Carrier signal generating circuit in video signal recording/reproducing apparatus | |
| JPS62635B2 (ja) | ||
| JPH05242408A (ja) | 電気信号再生装置 | |
| JPH03130967A (ja) | 磁気再生ヘッドアンプ | |
| JP3630742B2 (ja) | 再生装置 | |
| JP3530596B2 (ja) | 再生装置 | |
| KR940003664B1 (ko) | 디지틀 신호 검출장치 | |
| JPH0896516A (ja) | クロック発生装置 | |
| US6222694B1 (en) | Reproduction apparatus having reduced decoding error rate | |
| JP3880129B2 (ja) | インダクタ回路及びフィルタ | |
| JP3576675B2 (ja) | 再生装置 | |
| JPS5870407A (ja) | アパ−チヤ補正回路 | |
| JPH10313230A (ja) | フィルタ | |
| JPS62219806A (ja) | 波形等価器 | |
| JP2811133B2 (ja) | くし形ｙ・ｃ分離回路 | |
| JPH06251303A (ja) | アナログ信号処理回路 | |
| JPS6042646B2 (ja) | 前置増幅器 | |
| JPH0378164A (ja) | 磁気記録再生装置 | |
| JPH0677760A (ja) | フィルタ回路の自動周波数調整回路 | |
| JPH11154304A (ja) | 磁気再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040407 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040706 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040831 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041215 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |