JP3637779B2 - 誘電体バリア放電ランプ光源装置 - Google Patents
誘電体バリア放電ランプ光源装置 Download PDFInfo
- Publication number
- JP3637779B2 JP3637779B2 JP20938798A JP20938798A JP3637779B2 JP 3637779 B2 JP3637779 B2 JP 3637779B2 JP 20938798 A JP20938798 A JP 20938798A JP 20938798 A JP20938798 A JP 20938798A JP 3637779 B2 JP3637779 B2 JP 3637779B2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric barrier
- barrier discharge
- transformer
- discharge lamp
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
Description
【０００１】
【発明の属する技術分野】
光化学反応用の紫外線光源として使用される放電ランプの一種として、誘電体バリア放電によってエキシマ分子を形成し、前記エキシマ分子から放射される光を利用するいわゆる誘電体バリア放電ランプが知られている。
本発明は、上記誘電体バリア放電ランプ光源装置に関し、特に本発明は、蛍光体の残光特性を測定するのに好適な誘電体バリア放電ランプ光源装置に関するものである。
【０００２】
【従来の技術】
誘電体バリア放電ランプは、放電容器にエキシマ分子を形成する放電用ガスを充填し、誘電体バリア放電によってエキシマ分子を形成させ、前記エキシマ分子から放射される光を利用する（誘電体バリア放電ランプおよびその点灯装置につては、例えば本出願人が先に提案した特願平１０−１２０３３６号等を参照されたい）。
図９は誘電体バリア放電ランプ光源装置の原理構成を示す図であり、同図は２枚の誘電体５，６が存在する誘電体バリア放電ランプを示している。同図に示すように、誘電体バリア放電ランプ１には、放電プラズマ空間を挟んで電極の間に、１枚または２枚の誘電体が存在する。なお、同図のものはランプ封体７が、誘電体５，６を兼ねている。
【０００３】
上記誘電体バリア放電ランプ１を点灯させる際は、その両極の電極３，４に、給電装置８の高周波電源９から、昇圧トランスＴｒを介して例えば１０ｋＨｚ〜２００ｋＨｚ、２ｋＶ〜１０ｋＶの高周波の交流電圧を印加する。これにより、各誘電体５，６の放電プラズマ空間２側の面に、各電極３，４側の面と等量逆符号の電荷が誘電体の分極により誘起され、放電プラズマ空間２を挟んで対向する誘電体５，６の面の間で放電する。
そして、放電が生じた部分では、誘電体５，６の放電プラズマ空間２側の面に誘起された電荷は、放電により移動した電荷により中和され、放電プラズマ空間２の電界が減少する。このため、電極３，４への電圧印加が継続されていても、放電電流はやがて停止してしまう。ただし、電極３，４への印加電圧がさらに上昇する場合は、放電電流は持続する。
１度放電が生じた後、放電が停止した場合は、電極３，４に印加される電圧の極性が反転するまで、再放電しない。
【０００４】
例えばキセノンガスを封入した誘電体バリア放電ランプの場合、キセノンガスは、放電によりイオンと電子に分離し、キセノンプラズマとなる。このプラズマ中で、特定のエネルギー準位に励起されたキセノンが結合し、エキシマ分子が形成される。キセノンエキシマは、ある寿命時間を経過すると解離してしまうが、このときに開放されるエネルギーが真空紫外波長の光子として放出される。
【０００５】
【発明が解決しようとする課題】
誘電体バリア放電ランプ（以下必要に応じてランプと略記する）は、上記のように電圧印加が継続されていても、しばらくしてから放電は停止してしまい電圧の極性が反転するまで再放電しない。このため、ランプは電圧が印加される毎にパルス的に発光し、連続的に発光しない。
したがって、誘電体バリア放電ランプを蛍光体の残光特性測定等の光源に利用する場合には、誘電体バリア放電ランプの発光パルス列の発生を必要期間だけ停止するとともに、発光パルス列の最後の発光パルスを、それ以前の発光パルス列の各発光パルスと略同じとすることが必要である。
【０００６】
すなわち、図１０（ａ）、図１１（ａ）に示すように、発光パルス列の最後の発光パルスを、それ以前の発光パルス列と略同じとすれば、発光パルスが停止した後、蛍光体の発光強度は図１０（ｂ）、図１１（ｂ）に示すようにその残光特性にしたがって低下し、蛍光体の残光特性を正確に測定することができる。
しかしながら、上記ランプを点灯させるための高周波電源として用いられるフライバック方式、フルブリッジ方式、あるいはハーフブリッジ方式等の給電回路は、給電回路の電源を遮断したり、スイッチング素子へのゲート信号を停止した後も、しばらくの間リンギング等により振動電圧を発生し、ランプに振動電圧が印加される。このため、ランプは直ちに発光を停止しない。
【０００７】
図１２はフライバック方式の給電回路により誘電体バリア放電ランプを点灯させる場合において、給電回路のスイッチング素子へのゲート信号をオフにしてスイッチング素子を遮断したときの、ランプ印加電圧波形とランプの発光強度信号を示す図である。同図において、横軸は時間（ｍｓ）を示し、同図の「点灯停止」がスイッチング素子へのゲート信号を遮断した時点を示している。
同図（ａ）に示すように、給電回路のスイッチング素子へのゲート信号を遮断した後も、ランプに電圧が印加され同図（ｂ）に示すようにランプは発光する。また、発光パルス列の最後の発光パルスは小さくなり、それ以前の発光パルスと同じにならない。
一般に、給電回路のスイッチング素子のゲート信号を遮断する等してランプの発光を停止した場合、図１３（ａ）（ｂ）に示すようにランプ発光強度の低下に応じて蛍光体の発光強度も次第に小さくなり、蛍光体の残光特性を正確に測定することができない。
【０００８】
また、上記したフライバック方式、フルブリッジ方式、あるいはハーフブリッジ方式等の給電回路は、出力端には前記図９に示したように昇圧トランスＴｒが設けられ、昇圧トランスの２次側にランプが接続されている。また、蛍光体の残光特性を測定するために給電回路の動作を停止させる期間は、昇圧トランスの２次側に発生する電圧の繰り返し周期よりはるかに長い。
このため、ランプの発光を停止させるため、昇圧トランスの一次側に電圧が印加されている状態で回路動作を停止させると、昇圧トランスが飽和する。昇圧トランスの飽和は、給電回路のスイッチング素子の破壊を招くこととなるので避けなければならない。
すなわち、誘電体バリア放電ランプを蛍光体の残光特性測定の光源として用いるためには、昇圧トランスの飽和を回避しつつ、前記図１０、図１１に示したように発光パルス列の最後の発光パルスが、それ以前の発光パルス列と略同じとなるようにランプの発光を停止させる必要がある。
【０００９】
本発明は上記した事情に鑑みなされたものであって、昇圧トランスを飽和させることなく、蛍光体の残光特性を測定するに必要な期間、光源装置の発光を停止させることができ、かつ、蛍光体の残光特性を正確に測定することができる誘電体バリア放電ランプ光源装置を提供することである。
【００１０】
【課題を解決するための手段】
本発明においては、前記した誘電体バリア放電ランプと、この誘電体バリア放電ランプの電極に高電圧を印加するための給電装置とを有する誘電体バリア放電ランプ光源装置を次のように構成する。
(1) 昇圧トランスを介して前記誘電体バリア放電ランプに休止期間をもって周期的な波形の高電圧を印加する給電装置を設け、上記周期的な波形の高電圧により誘電体バリア放電ランプを点灯させる。
(2) 上記誘電体バリア放電ランプの点灯させるための前記スイッチング素子の駆動を停止させた後に、上記昇圧トランスの一次側を短絡する手段を設け、蛍光体の残光特性を測定するため誘電体バリア放電ランプの点灯を停止させるとき、上記短絡手段により、昇圧トランスの一次側を短絡する。
本発明においては、上記のように誘電体バリア放電ランプに休止期間をもって周期的な波形の高電圧を印加して点灯させ、前記スイッチング素子の駆動を停止させた後に、昇圧トランスの一次側を短絡して、昇圧トランス等に蓄積されたエネルギーを解放し誘電体バリア放電ランプの点灯を停止するようにしたので、発光パルス列の最後の発光パルスがそれ以前の発光パルス列と略同じとなるようにランプの発光を停止させることができる。また、誘電体バリア放電ランプの点灯停止期間中に昇圧トランスが飽和することもない。
【００１１】
【発明の実施の形態】
図１は本発明の誘電体バリア放電ランプ光源装置の第１の実施例を示す図であり、同図はフライバック方式の給電回路を用いた場合の実施例を示している。
同図において、１は誘電体バリア放電ランプ、１１は昇圧トランス、１２は第１のスイッチング素子であり、例えば、駆動用パワーＭＯＳＦＥＴを使用することができる。１３はクロック信号ＣＫ０を出力する発振器、１４は上記第１のスイッチング素子１２を駆動するためのゲート信号を発生するゲート信号生成回路である。
ゲート信号生成回路１４は、クロック信号ＣＫ０が立ち上がったとき、Ｄ−ＦＦ１５ｂが出力する禁止信号ＥＮ１がハイレベル（以下Ｈレベルという）であれば所定時間幅のゲート信号Ｇを出力する。
【００１２】
１５は点灯／消灯制御回路であり、遅延回路１５ａとＤ−フリップフロップ１５ｂ（以下Ｄ−ＦＦと略記する）から構成され、Ｄ−ＦＦ１５ｂは許可／禁止信号ＥＮ０がローレベル（以下Ｌレベルという）になると、クロックＣＫ０を所定時間遅延させたクロックＣＫ１の立ち上がりのタイミングで、禁止信号ＥＮ１をＬレベルとする。
１６は単安定マルチマルチバイブレータ（以下ＭＭと略記する）であり、禁止信号ＥＮ１の立ち下がりのタイミングで所定時間幅のダンプ信号ＤＭＰを出力する。１７はダンパ回路、１８はパワートランジスタ等から構成される第２のスイッチング素子であり、ダンパ回路１７はダンプ信号ＤＭＰが出力されている間、第２のスイッチング素子１８をオンにして、昇圧トランス１１の一次側を短絡する。また、１９はコンデンサ、２０は抵抗である。
【００１３】
図２は図１に示した光源装置の各部の波形を示す図であり、同図を参照しながら本実施例の光源装置の動作を説明する。
まず、許可／禁止信号ＥＮ０がＨレベルであり、誘電体バリア放電ランプが点灯している状態における動作を説明する。
発振器１３が出力するクロック信号ＣＫ０（図２のＣＫ０参照）はゲート信号生成回路１４に与えられ、ゲート信号生成回路１４はクロック信号ＣＫ０の立ち上がりタイミングで所定幅のゲート信号Ｇを発生する（図２のＧ参照）。
ゲート信号ＧがＨレベルになると、第１のスイッチング素子１２がオンになり、直流電源＋→昇圧トランス１１の一次巻線、スイッチング素子１２の経路で電流が流れ、昇圧トランス１１にエネルギーが蓄えられる。
【００１４】
次いで、スイッチング素子１２がオフになると、昇圧トランス１１に流れていた電流が遮断されるため、昇圧トランス１１に蓄えられていたエネルギーが放出され、図２に示すように（図２のＶｓ参照）、昇圧トランス１１の２次側に急峻な立ち上がりを持つ電圧波形が発生する。この電圧波形は時間とともに減衰し、次のスイッチング素子１２がオンになった後、オフになると上記と同様に再び急峻な立ち上がりを持つ電圧波形が発生する。すなわち、スイッチング素子１２をオン／オフする毎に急峻な立ち上がりを持つ電圧波形が発生し、誘電体バリア放電ランプ１には正負に変化する高周波電圧が印加される。誘電体バリア放電ランプ１は、電圧が印加されたとき発光するので、上記高周波電圧の立ち上がり、立ち下がりの時点で前記図１０（ａ）あるいは図１１（ｂ）に示したようにパルス的に発光する。
なお、この状態では、許可／禁止信号ＥＮ０はＨレベルであり、Ｄ−ＦＦ１５ｂ、ＭＭ１６、ダンパ回路１７の出力はともにＬレベルのため、第２のスイッチング素子１８はオフである。
【００１５】
次に、上記のようにランプ１が発光しているときに、図２に示すように許可／禁止信号ＥＮ０がＬレベルになった場合の動作について説明する。
点灯／消灯制御回路１５の遅延回路１５ａは、クロック信号ＣＫ０を所定時間遅延させた図２に示すクロック信号ＣＫ１を発生しており、許可／禁止信号ＥＮ０がＬレベルになると、クロック信号ＣＫ１の立ち上がりタイミングで、Ｄ−ＦＦ１５ｂがセットされ、その出力ＥＮ１がＬレベルとなる（図２のＥＮ１参照）。
これにより、ゲート信号生成回路１４の動作が禁止され、ゲート信号Ｇの発生は停止する（図２のＧ参照）。また、ＭＭ１６が動作し、図２に示すように所定時間幅のダンプ信号ＤＭＰを発生する。このダンプ信号ＤＭＰはダンパ回路１７に与えられ、ダンパ回路１７は第２のスイッチング素子１８をオンにする。このため、昇圧トランス１１の一次側がスイッチング素子１８、抵抗２０を介して短絡され、昇圧トランス１１の二次側の電圧は図２のＶｓに示すように０となる。このため、ランプ１は直ちに発光を停止する。
【００１６】
ついで、ＭＭ１６の出力がＬレベルとなり、図２に示すようにダンプ信号ＤＭＰがＬレベルとなると、スイッチング素子１８はオフとなる。この状態では、昇圧トランス１１等に蓄えられていたエネルギーはスイッチング素子１８を介して放出されているので、図２に示すように昇圧トランス１１の２次側にはランプ１を発光させるような電圧は発生しない。
この状態で再び許可／禁止信号ＥＮ０がＨレベルとなると、Ｄ−ＦＦ１５ｂの出力がＨレベルになり、ゲート信号生成回路１４がゲート信号Ｇの発生を開始し、前記したようにランプ１は発光を開始する。
【００１７】
なお、昇圧トランス１１の一次側を短絡するタイミングは、遅延回路１５ａによりクロック信号ＣＫ０に対するクロック信号ＣＫ１の遅延時間を選定することにより任意に定めることができ、クロック信号ＣＫ１の立ち上がりタイミングを、昇圧トランス１１の出力電圧が略０になったときに設定することにより、図２のＶｓに示すような出力波形とすることができる。
また、フライバック方式の回路を用いた場合には、図２のＶｓに示すように許可／禁止信号ＥＮ０がＨレベルになった後の昇圧トランス１１の２次側電圧変化は、正のピーク値から０レベルまでで、通常点灯時の電圧変化より小さくなる。このため、このときの発光パルス強度は通常点灯時の発光パルス強度より若干小さくなるが、残光特性を測定する上では実用上支障がない。
【００１８】
図３は上記した許可／禁止信号ＥＮ０を発生する許可／禁止信号発生回路の一例を示す図である。同図において、２１はパルス信号を発生する発振器、２２は上記発振器の発振周波数を設定する周波数設定手段、２３は単安定マルチバイブレータ（ＭＭと略記する）、２４はＭＭ２３が出力するパルス幅を設定するパルス幅設定手段である。
同図において、発振器２１は周波数設定手段２２により設定される周波数でパルス信号を発生する。ＭＭ２３は発振器２１の出力パルスが立ち上がると、パルス幅設定手段２４により設定されるパルス幅のパルスを発生し、この信号が許可／禁止信号ＥＮ０として、図１に示した点灯／消灯制御回路１５に与えられる。
図３に示す点灯／禁止信号発生回路を用いることにより、許可／禁止信号ＥＮ０のＨレベルの期間、およびＬレベルの期間を周波数設定手段２２、パルス幅設定手段２４により任意に設定することができ、誘電体バリア放電ランプ１の点灯時間、消灯時間を任意に制御することができる。
【００１９】
図４は本実施例の光源装置のランプ印加電圧波形およびランプの発光強度信号波形の実測データを示す図である。
同図において、横軸は時間（ｍｓ）であり、「点灯停止」が禁止信号ＥＮ１がＬレベルになった時点を示している。同図から明らかなように、本実施例の光源装置においては「点灯停止」時点でランプの発光をほぼ完全に停止させることができ、蛍光体の残光特性を正確に測定することが可能となった。また、昇圧トランス１１に印加される電圧が０の状態でランプの点灯を停止させているので、昇圧トランス１１が飽和することもない。
【００２０】
次に、本発明をフルブリッジ方式の給電回路に適用した場合の実施例について説明する。
図５は、フルブリッジ方式の給電回路の主回路構成を示す図である。同図において、１は誘電体バリア放電ランプ、１１は昇圧トランス、３１ａ〜３１ｄは駆動用パワーＭＯＳＦＥＴ等からなるスイッチング素子、３２ａ〜３２ｄはゲート駆動回路、３３ａ〜３３ｄはダイオード、３４は直流電源である。
本実施例のフルブリッジ方式の主回路は、同図に示すように、スイッチング素子３１ａ〜３１ｄをブリッジ状に接続し、スイッチング素子３１ａ，３１ｄ、スイッチング素子３１ｃ，３１ｂの接続点に昇圧トランス１１の１次側巻線を接続したものであり、スイッチング素子３１ａ〜３１ｄを次の▲１▼〜▲５▼のように動作させることにより、昇圧トランス１１の２次側巻線に交流電圧を発生させランプ１を発光させる。
【００２１】
▲１▼ スイッチング素子３１ｃがオン、３１ｄがオフになっている状態で、スイッチング素子３１ａをオンにする。これにより、スイッチング素子３１ａ→昇圧トランス１１の１次巻線→スイッチング素子３１ｃの経路が形成され、昇圧トランス１１の１次巻線が短絡状態となる。これにより、昇圧トランス１１等に蓄えられていたエネルギーが解放される。
▲２▼ スイッチング素子３１ａをオンにしたまま、スイッチング素子３１ｃをオフにし、スイッチング素子３１ｂをオンにする。これにより、直流電源３４→スイッチング素子３１ａ→昇圧トランス１１の１次巻線→スイッチング素子３１ｂ→直流電源３４の経路で形成され、昇圧トランス１１の１次巻線に電圧が印加される。
▲３▼ スイッチング素子３１ｂをオンにしたまま、スイッチング素子３１ａをオフにし、スイッチング素子３１ｄをオンにする。これにより、スイッチング素子３１ｂ→昇圧トランス１１の１次巻線→スイッチング素子３１ｄの経路が形成され、昇圧トランス１１の一次巻線が短絡状態となる。
▲４▼ スイッチング素子３１ｄをオンにしたまま、スイッチング素子３１ｂをオフにし、スイッチング素子３１ｃをオンにする。これにより、直流電源３４→スイッチング素子３１ｃ→昇圧トランス１１の１次巻線→スイッチング素子３１ｄ→直流電源３４の経路で形成され、昇圧トランス１１の１次巻線に上記▲２▼とは逆方向の電圧が印加される。
▲５▼ スイッチング素子３１ｃをオンにしたまま、スイッチング素子３１ｄをオフにし、スイッチング素子３１ａをオンにして上記▲１▼に戻る。
【００２２】
図６は図５に示すスイッチング素子３１ａ〜３１ｄを駆動するゲート信号生成回路の構成を示す図である。
同図において、４１はクロック信号ＣＫＡを発生する発振器であり、発振器４１が発生するクロック信号ＣＫＡはＤ−ＦＦ４３のクロック入力端子およびオアゲート４２に入力される。オアゲート４２の他方の入力には、Ｄ−ＦＦ４３の出力が入力される。Ｄ−ＦＦ４３はクロック信号ＣＫＡが入力されたときＤ入力端子の状態にセットされ、例えばクロック信号ＣＫＡが入力されたときＤ入力端子がＨレベルであれば、Ｑ出力にＨレベルの信号を出力する。
Ｄ−ＦＦ４３の出力は通常動作時（許可／禁止信号ＥＮＡがＬレベルで、ランプの点灯が許可されているとき）、Ｌレベルでありオアゲート４２はクロック信号ＣＫＡと同位相のクロック信号ＣＫＢを発生し、このクロック信号ＣＫＢはカウンタ４７、Ｄ−ＦＦ４４およびＤ−ＦＦ４９ａ〜４９ｄのクロック入力端子に入力される。
【００２３】
Ｄ−ＦＦ４４はクロック信号ＣＫＢが入力されたときＤ入力端子の状態にセットされ、例えばカウンタ４７の出力端子ＱＤがＨレベルであれば、反転出力ＱにＬレベルの信号を出力する。Ｄ−ＦＦ４４の出力はアンドゲート４５に入力され、アンドゲート４５はＤ−ＦＦ４４の出力がＨレベルであり、かつ、カウンタ４７の出力ＱＤがＨレベルのときＨレベルの出力を発生する。
アンドゲート４５の出力はアンドゲート４６に入力され、アンドゲート４６の他方の入力端には、ランプの点灯を許可／禁止する許可／禁止信号ＥＮＡが入力される。なお、許可／禁止信号ＥＮＡは前記図３に示した許可／禁止信号発生回路を用いて発生させることができる。
【００２４】
アンドゲート４６は、許可／禁止信号ＥＮＡがＬレベルのときは、Ｌレベルの出力を発生するので、許可／禁止信号ＥＮＡがＬレベルであれば前記Ｄ−ＦＦ４３の出力ＩＮＨはＬレベルであり、前記したオアゲート４２はクロック信号ＣＫＢを発生し続ける。
カウンタ４７は例えば４ビットのバイナリーカウンタであり、上記クロック信号ＣＫＢをカウントし、クロック信号ＣＫＢが８個入力したとき、その出力ＱＤがＨレベルとなり、次の８個のクロックが入力したとき出力ＱＤがＬレベルになる動作を繰り返す。
カウンタ４７の出力は、ゲート信号Ｇ１を発生する下端遅延回路５１ａに与えられるとともに、反転回路４８により反転されてゲート信号Ｇ３を発生する下端遅延回路５１ｂおよびＤ−ＦＦ４９ａに与えられる。
【００２５】
Ｄ−ＦＦ４９ａ〜４９ｄは遅延回路を構成しており、最初のクロック信号ＣＫＢが入力されたときＤ−ＦＦ４９ａがセットされ、次のクロック信号ＣＫＢが入力されたとき、Ｄ−ＦＦ４９ａの出力が次のＤ−ＦＦ４９ｂにセットされる。同様に、クロック信号ＣＫＢが入力される毎に順次Ｄ−ＦＦ４９ｃ、Ｄ−ＦＦ４９ｄがセットされる。
すなわち、Ｄ−ＦＦ４９ａ、Ｄ−ＦＦ４９ｂ、Ｄ−ＦＦ４９ｃ、Ｄ−ＦＦ４９ｄは、それぞれ１，２，３，４クロック信号分遅延した信号を出力する。したがって、ジャンパー線Ｊにより端子Ｓ１〜Ｓ４のいずれかを接続することにより、必要な遅延信号を取り出すことができる。
【００２６】
図６では、Ｄ−ＦＦ４９ｂの出力が取り出され、ゲート信号Ｇ４を発生する下端遅延回路５１ｃおよび反転回路５０に与えられる。反転回路５０は、Ｄ−ＦＦ４９ｂの出力を反転し、ゲート信号Ｇ２を発生する下端遅延回路５１ｄに出力する。
下端遅延回路５１ａ〜５１ｄは、ゲート信号Ｇ１〜Ｇ４の立ち上がりのタイミングを調整するために設けられた遅延回路であり、下端遅延回路５１ａ〜５１ｄの出力は反転回路５２ａ〜５２ｄを介してゲート信号Ｇ１〜Ｇ４として出力される。
【００２７】
図７、図８は本実施例のゲート信号生成回路の動作を説明する図である。図８は図７の続きであり、図８の点線は、図７のクロツク信号ＣＫＡ，ＣＫＢのタイミングを示している。
以下、前記図５、図６を参照しながら、図７、図８により本実施例の動作について説明する。
まず、許可／禁止信号ＥＮＡがＬレベルであり、誘電体バリア放電ランプが点灯している状態における動作を説明する。
許可／禁止信号がＥＮＡがＬレベルのとき、前記したようにＤ−ＦＦ４３の出力はＬレベルであり、発振器４１が出力するクロック信号ＣＫＡ（図７参照）はオアゲート４２を通過し、クロック信号ＣＫＢ（図７参照）として、カウンタ４７、Ｄ−ＦＦ４９ａ、および、Ｄ−ＦＦ４４に与えられる。
カウンタ４７は上記クロック信号ＣＫＢをカウントし、その結果、カウンタ４７の出力ＱＤは図７に示すように変化する。
【００２８】
カウンタ４７の出力ＱＤは下降端遅延回路５１ａに与えられ、パルスの立ち下がり時に所定時間遅延され、反転回路５２ａで反転され図８に示すようにゲート信号Ｇ１として出力される。
すなわち、反転回路５２ａの出力は、信号ＱＤがＬレベルになってから所定の遅延時間後にＨレベルになり、信号ＱＤがＨレベルになるのと同時にＬレベルとなる。このため、図８に示すような立ち上がりのタイミングが遅延したゲート信号Ｇ１が発生する。
また、カウンタ４７の出力ＱＤは反転回路４８を介して下降端遅延回路５１ｂおよびＤ−ＦＦ４９ａに与えられる。下降端遅延回路５１ｂは上記反転回路４８の出力の立ち下がりを所定時間遅延させる。下降端遅延回路５１ｂの出力は反転回路５２ｂで反転され、図８に示すように立ち上がりのタイミングが遅延したゲート信号Ｇ３として出力される。
【００２９】
Ｄ−ＦＦ４９ａに入力された反転回路４８の出力は、Ｄ−ＦＦ４９ａ、Ｄ−ＦＦ４９ｂにより２クロック信号分遅延され、下降端遅延回路５１ｃおよび反転回路５０に与えられる。下降端遅延回路５１ｃはＤ−ＦＦ４９ｂの出力の立ち下がりを所定時間遅延させ、この出力は反転回路５２ｃで反転され図８に示すように立ち上がりのタイミングが遅延したゲート信号Ｇ４として出力される。
また、反転回路５０の出力は、下降端遅延回路５１ｄに与えられる。下降端遅延回路５１ｄは反転回路５０の出力の立ち下がりを所定時間遅延させ、この出力は反転回路５２ｄで反転され、図８に示すように立ち上がりのタイミングが遅延したゲート信号Ｇ２として出力される。
【００３０】
上記下降端遅延回路５１ａ〜５１ｄを設けることにより、スイッチング素子３１ａ，３１ｄあるいはスイッチング素子３１ｃ，３１ｄが同時導通し、短絡回路が形成されるのを防止することができる。
また、図８の電圧Ｖｓが０の期間は、前記したＤ−ＦＦ４９ａ〜Ｄ−ＦＦ４９ｄから構成される遅延回路のジャンパー線Ｊの接続位置を変えることにより変えることができ、例えば、ジャンパー線ＪをＤ−ＦＦ４９ｃの端子Ｓ３に接続することにより、電圧Ｖｓが０の期間を１クロック分長くすることができる。
【００３１】
上記ゲート信号Ｇ１〜Ｇ４により前記図５に示した主回路のスイッチング素子３１ａ〜３１ｄが駆動され、昇圧トランス１１に高周波電圧が印加される。
すなわち、ゲート信号Ｇ１、ゲート信号Ｇ４がＨレベルになると、スイッチング素子３１ａ，３１ｃがオンとなり、この状態では昇圧トランス１１の１次巻線が短絡状態になる。
ついで、ゲート信号Ｇ４がＬレベルとなり、所定の遅延時間後、ゲート信号Ｇ２がＨレベルになると、スイッチング素子３１ｂがオンになり、直流電源３４→スイッチング素子３１ａ→昇圧トランス１１の１次巻線→スイッチング素子３１ｂ→直流電源３４の経路が形成され、昇圧トランス１１の１次巻線に電圧が印加される。
次に、ゲート信号Ｇ１がＬレベルとなり、所定遅延時間後に、ゲート信号Ｇ３がＨレベルとなると、スイッチング素子３１ｄがオンになり、スイッチング素子３１ｂ→昇圧トランス１１の１次巻線→スイッチング素子３１ｄの経路が形成され、昇圧トランス１１の一次巻線が短絡状態となる。
【００３２】
ついで、ゲート信号Ｇ２がＬレベルとなり、所定時間後にゲート信号Ｇ４がＨレベルになると、スイッチング素子３１ｃがオンになり、直流電源３４→スイッチング素子３１ｃ→昇圧トランス１１の１次巻線→スイッチング素子３１ｄ→直流電源３４の経路で形成され、昇圧トランス１１の１次巻線に電圧が印加される。
上記動作を繰り返すことにより、昇圧トランス１１の１次巻線に高周波電圧が印加され、昇圧トランス１１の２次側電圧には図８に示す電圧Ｖｓが発生する。これにより、誘電体バリア放電ランプ１は印加電圧が０から正、０から負に変化するとき発光し、前記したようにパルス的な発光を繰り返す。
【００３３】
次に、上記のようにランプ１が点灯している状態で、許可／禁止信号がＥＮＡがＨレベルとなった場合の動作について説明する。
許可／禁止信号ＥＮＡがＨレベルになると、アンドゲート４６の一方の入力端がＨレベルとなる。アンドゲート４６の他方の入力端には、アンドゲート４５の出力が入力されており、アンドゲート４５は、Ｄ−ＦＦ４４の出力ＱＩおよびカウンタ４７の出力ＱＤがともにＨレベルになったとき、出力がＨレベルになる。
したがって、図７に示すようにＱＤ、ＱＩがともにＨレベルになったとき、アンドゲート４６の他方の入力端がＨレベルとなり、アンドゲート４６はＨレベルの出力を発生する。アンドゲート４６の出力はＤ−ＦＦ４３に入力され、Ｄ−ＦＦ４３の出力ＩＮＨはクロック信号ＣＫＡが入力されたとき、Ｈレベルとなる（図７のＩＮＨ参照）。
【００３４】
信号ＩＮＨがＨレベルとなると、オアゲート４２の出力はＨレベルとなり、クロック信号ＣＫＢは停止する（図７のＣＫＢ参照）。
このため、カウンタ４７は動作せず、図８に示すように、ゲート信号Ｇ１，Ｇ４がＬレベル、ゲート信号Ｇ２，Ｇ３がＨレベルの状態で回路の動作が停止する。これにより、図５に示す主回路のスイッチング素子３１ａ，３１ｃがオフ、スイッチング素子３１ｂ，３１ｄがオン状態となり、昇圧トランス１１の１次側が短絡された状態となる。また、昇圧トランス１１の２次側には電圧が発生せず、誘電体バリア放電ランプは発光を停止する。
そして、再び、許可／禁止信号ＥＮＡがＬレベルになると、Ｄ−ＦＦ４３の出力はＬレベルとなり、前記した動作を開始し、誘電体バリア放電ランプ１は発光を開始する。
【００３５】
本実施例においては、上記のように昇圧トランス１１の１次側が短絡された状態で回路動作を停止させるようにしているので、前記第１の実施例と同様、前記図１０，図１１に示したようにランプの点灯を完全に停止させることができ、また、ランプの点灯を禁止しているとき、昇圧トランス１１に電圧が印加されることがない。このため、昇圧トランスの飽和を回避することができる。
なお、上記実施例では、スイッチング素子３１ｂ，３１ｄがオン状態でランプの点灯を停止するようにしているが、論理回路を適宜構成することにより、スイッチング素子３１ａ，３１ｃがオン状態でランプの点灯を停止するようにすることもできる。
【００３６】
【発明の効果】
以上説明したように本発明においては、誘電体バリア放電ランプに休止期間をもって周期的な波形の高電圧を印加して点灯させ、誘電体バリア放電ランプの点灯させるための前記スイッチング素子の駆動を停止させた後に、昇圧トランスの一次側を短絡して、誘電体バリア放電ランプの点灯を禁止するようにしたので、昇圧トランスを飽和させることなく蛍光体の残光特性を測定するに必要な期間、光源装置の発光を停止させることができる。
また、発光パルス列の最後の発光パルスが、それ以前の発光パルス列と略同じとなるようにランプの発光を停止させることができるので、蛍光体の残光特性を正確に測定することができる。
【図面の簡単な説明】
【図１】本発明の誘電体バリア放電ランプ光源装置の第１の実施例を示す図である。
【図２】図１に示した光源装置の各部の波形を示す図である。
【図３】許可／禁止信号発生回路の一例を示す図である。
【図４】第１の実施例の光源装置のランプ印加電圧波形およびランプの発光強度信号波形の実測データを示す図である。
【図５】本発明の第２の実施例のフルブリッジ方式給電回路の主回路構成を示す図である。
【図６】本発明の第２の実施例のゲート信号生成回路の構成を示す図である。
【図７】本発明の第２の実施例の各部の波形を示す図（１）である。
【図８】本発明の第２の実施例の各部の波形を示す図（２）である。
【図９】誘電体バリア放電ランプ光源装置の原理構成を示す図である。
【図１０】蛍光体の残光特性を測定することが可能なランプの発光強度と蛍光体の発光強度（理想的な波形）を示す図である。
【図１１】蛍光体の残光特性を測定することが可能なランプの発光強度と蛍光体の発光強度（理想的ではないが実用上問題がない波形）を示す図である。
【図１２】給電回路のスイッチング素子を遮断したときのランプ印加電圧波形とランプの発光強度信号の実測データを示す図である。
【図１３】ランプの発光強度が次第に小さくなる場合の蛍光体の発光強度を示す図である。
【符号の説明】
１ 誘電体バリア放電ランプ
１１ 昇圧トランス
１２ スイッチング素子
１３ 発振器
１４ ゲート信号生成回路
１５ 点灯／消灯制御回路
１５ａ 遅延回路
１５ｂ Ｄ−フリップフロップ
１６ 単安定マルチマルチバイブレータ
１７ ダンパ回路
１８ スイッチング素子
１９ コンデンサ
２０ 抵抗である。
２１ 発振器
２２ 周波数設定手段
２３ 単安定マルチバイブレータ
２４ パルス幅設定手段
３１ａ〜３１ｄ スイッチング素子
３２ａ〜３２ｄ ゲート駆動回路
３３ａ〜３３ｄ ダイオード
３４ 直流電源
４１ 発振器
４２ オアゲート
４３，４４ Ｄ−フリップフロップ
４５，４６ アンドゲート
４７ カウンタ
４８，５０ 反転回路
４９ａ〜４９ｄ Ｄ−フリップフロップ
５１ａ〜５１ｄ 下端遅延回路
５２ａ〜５２ｄ 反転回路
【発明の属する技術分野】
光化学反応用の紫外線光源として使用される放電ランプの一種として、誘電体バリア放電によってエキシマ分子を形成し、前記エキシマ分子から放射される光を利用するいわゆる誘電体バリア放電ランプが知られている。
本発明は、上記誘電体バリア放電ランプ光源装置に関し、特に本発明は、蛍光体の残光特性を測定するのに好適な誘電体バリア放電ランプ光源装置に関するものである。
【０００２】
【従来の技術】
誘電体バリア放電ランプは、放電容器にエキシマ分子を形成する放電用ガスを充填し、誘電体バリア放電によってエキシマ分子を形成させ、前記エキシマ分子から放射される光を利用する（誘電体バリア放電ランプおよびその点灯装置につては、例えば本出願人が先に提案した特願平１０−１２０３３６号等を参照されたい）。
図９は誘電体バリア放電ランプ光源装置の原理構成を示す図であり、同図は２枚の誘電体５，６が存在する誘電体バリア放電ランプを示している。同図に示すように、誘電体バリア放電ランプ１には、放電プラズマ空間を挟んで電極の間に、１枚または２枚の誘電体が存在する。なお、同図のものはランプ封体７が、誘電体５，６を兼ねている。
【０００３】
上記誘電体バリア放電ランプ１を点灯させる際は、その両極の電極３，４に、給電装置８の高周波電源９から、昇圧トランスＴｒを介して例えば１０ｋＨｚ〜２００ｋＨｚ、２ｋＶ〜１０ｋＶの高周波の交流電圧を印加する。これにより、各誘電体５，６の放電プラズマ空間２側の面に、各電極３，４側の面と等量逆符号の電荷が誘電体の分極により誘起され、放電プラズマ空間２を挟んで対向する誘電体５，６の面の間で放電する。
そして、放電が生じた部分では、誘電体５，６の放電プラズマ空間２側の面に誘起された電荷は、放電により移動した電荷により中和され、放電プラズマ空間２の電界が減少する。このため、電極３，４への電圧印加が継続されていても、放電電流はやがて停止してしまう。ただし、電極３，４への印加電圧がさらに上昇する場合は、放電電流は持続する。
１度放電が生じた後、放電が停止した場合は、電極３，４に印加される電圧の極性が反転するまで、再放電しない。
【０００４】
例えばキセノンガスを封入した誘電体バリア放電ランプの場合、キセノンガスは、放電によりイオンと電子に分離し、キセノンプラズマとなる。このプラズマ中で、特定のエネルギー準位に励起されたキセノンが結合し、エキシマ分子が形成される。キセノンエキシマは、ある寿命時間を経過すると解離してしまうが、このときに開放されるエネルギーが真空紫外波長の光子として放出される。
【０００５】
【発明が解決しようとする課題】
誘電体バリア放電ランプ（以下必要に応じてランプと略記する）は、上記のように電圧印加が継続されていても、しばらくしてから放電は停止してしまい電圧の極性が反転するまで再放電しない。このため、ランプは電圧が印加される毎にパルス的に発光し、連続的に発光しない。
したがって、誘電体バリア放電ランプを蛍光体の残光特性測定等の光源に利用する場合には、誘電体バリア放電ランプの発光パルス列の発生を必要期間だけ停止するとともに、発光パルス列の最後の発光パルスを、それ以前の発光パルス列の各発光パルスと略同じとすることが必要である。
【０００６】
すなわち、図１０（ａ）、図１１（ａ）に示すように、発光パルス列の最後の発光パルスを、それ以前の発光パルス列と略同じとすれば、発光パルスが停止した後、蛍光体の発光強度は図１０（ｂ）、図１１（ｂ）に示すようにその残光特性にしたがって低下し、蛍光体の残光特性を正確に測定することができる。
しかしながら、上記ランプを点灯させるための高周波電源として用いられるフライバック方式、フルブリッジ方式、あるいはハーフブリッジ方式等の給電回路は、給電回路の電源を遮断したり、スイッチング素子へのゲート信号を停止した後も、しばらくの間リンギング等により振動電圧を発生し、ランプに振動電圧が印加される。このため、ランプは直ちに発光を停止しない。
【０００７】
図１２はフライバック方式の給電回路により誘電体バリア放電ランプを点灯させる場合において、給電回路のスイッチング素子へのゲート信号をオフにしてスイッチング素子を遮断したときの、ランプ印加電圧波形とランプの発光強度信号を示す図である。同図において、横軸は時間（ｍｓ）を示し、同図の「点灯停止」がスイッチング素子へのゲート信号を遮断した時点を示している。
同図（ａ）に示すように、給電回路のスイッチング素子へのゲート信号を遮断した後も、ランプに電圧が印加され同図（ｂ）に示すようにランプは発光する。また、発光パルス列の最後の発光パルスは小さくなり、それ以前の発光パルスと同じにならない。
一般に、給電回路のスイッチング素子のゲート信号を遮断する等してランプの発光を停止した場合、図１３（ａ）（ｂ）に示すようにランプ発光強度の低下に応じて蛍光体の発光強度も次第に小さくなり、蛍光体の残光特性を正確に測定することができない。
【０００８】
また、上記したフライバック方式、フルブリッジ方式、あるいはハーフブリッジ方式等の給電回路は、出力端には前記図９に示したように昇圧トランスＴｒが設けられ、昇圧トランスの２次側にランプが接続されている。また、蛍光体の残光特性を測定するために給電回路の動作を停止させる期間は、昇圧トランスの２次側に発生する電圧の繰り返し周期よりはるかに長い。
このため、ランプの発光を停止させるため、昇圧トランスの一次側に電圧が印加されている状態で回路動作を停止させると、昇圧トランスが飽和する。昇圧トランスの飽和は、給電回路のスイッチング素子の破壊を招くこととなるので避けなければならない。
すなわち、誘電体バリア放電ランプを蛍光体の残光特性測定の光源として用いるためには、昇圧トランスの飽和を回避しつつ、前記図１０、図１１に示したように発光パルス列の最後の発光パルスが、それ以前の発光パルス列と略同じとなるようにランプの発光を停止させる必要がある。
【０００９】
本発明は上記した事情に鑑みなされたものであって、昇圧トランスを飽和させることなく、蛍光体の残光特性を測定するに必要な期間、光源装置の発光を停止させることができ、かつ、蛍光体の残光特性を正確に測定することができる誘電体バリア放電ランプ光源装置を提供することである。
【００１０】
【課題を解決するための手段】
本発明においては、前記した誘電体バリア放電ランプと、この誘電体バリア放電ランプの電極に高電圧を印加するための給電装置とを有する誘電体バリア放電ランプ光源装置を次のように構成する。
(1) 昇圧トランスを介して前記誘電体バリア放電ランプに休止期間をもって周期的な波形の高電圧を印加する給電装置を設け、上記周期的な波形の高電圧により誘電体バリア放電ランプを点灯させる。
(2) 上記誘電体バリア放電ランプの点灯させるための前記スイッチング素子の駆動を停止させた後に、上記昇圧トランスの一次側を短絡する手段を設け、蛍光体の残光特性を測定するため誘電体バリア放電ランプの点灯を停止させるとき、上記短絡手段により、昇圧トランスの一次側を短絡する。
本発明においては、上記のように誘電体バリア放電ランプに休止期間をもって周期的な波形の高電圧を印加して点灯させ、前記スイッチング素子の駆動を停止させた後に、昇圧トランスの一次側を短絡して、昇圧トランス等に蓄積されたエネルギーを解放し誘電体バリア放電ランプの点灯を停止するようにしたので、発光パルス列の最後の発光パルスがそれ以前の発光パルス列と略同じとなるようにランプの発光を停止させることができる。また、誘電体バリア放電ランプの点灯停止期間中に昇圧トランスが飽和することもない。
【００１１】
【発明の実施の形態】
図１は本発明の誘電体バリア放電ランプ光源装置の第１の実施例を示す図であり、同図はフライバック方式の給電回路を用いた場合の実施例を示している。
同図において、１は誘電体バリア放電ランプ、１１は昇圧トランス、１２は第１のスイッチング素子であり、例えば、駆動用パワーＭＯＳＦＥＴを使用することができる。１３はクロック信号ＣＫ０を出力する発振器、１４は上記第１のスイッチング素子１２を駆動するためのゲート信号を発生するゲート信号生成回路である。
ゲート信号生成回路１４は、クロック信号ＣＫ０が立ち上がったとき、Ｄ−ＦＦ１５ｂが出力する禁止信号ＥＮ１がハイレベル（以下Ｈレベルという）であれば所定時間幅のゲート信号Ｇを出力する。
【００１２】
１５は点灯／消灯制御回路であり、遅延回路１５ａとＤ−フリップフロップ１５ｂ（以下Ｄ−ＦＦと略記する）から構成され、Ｄ−ＦＦ１５ｂは許可／禁止信号ＥＮ０がローレベル（以下Ｌレベルという）になると、クロックＣＫ０を所定時間遅延させたクロックＣＫ１の立ち上がりのタイミングで、禁止信号ＥＮ１をＬレベルとする。
１６は単安定マルチマルチバイブレータ（以下ＭＭと略記する）であり、禁止信号ＥＮ１の立ち下がりのタイミングで所定時間幅のダンプ信号ＤＭＰを出力する。１７はダンパ回路、１８はパワートランジスタ等から構成される第２のスイッチング素子であり、ダンパ回路１７はダンプ信号ＤＭＰが出力されている間、第２のスイッチング素子１８をオンにして、昇圧トランス１１の一次側を短絡する。また、１９はコンデンサ、２０は抵抗である。
【００１３】
図２は図１に示した光源装置の各部の波形を示す図であり、同図を参照しながら本実施例の光源装置の動作を説明する。
まず、許可／禁止信号ＥＮ０がＨレベルであり、誘電体バリア放電ランプが点灯している状態における動作を説明する。
発振器１３が出力するクロック信号ＣＫ０（図２のＣＫ０参照）はゲート信号生成回路１４に与えられ、ゲート信号生成回路１４はクロック信号ＣＫ０の立ち上がりタイミングで所定幅のゲート信号Ｇを発生する（図２のＧ参照）。
ゲート信号ＧがＨレベルになると、第１のスイッチング素子１２がオンになり、直流電源＋→昇圧トランス１１の一次巻線、スイッチング素子１２の経路で電流が流れ、昇圧トランス１１にエネルギーが蓄えられる。
【００１４】
次いで、スイッチング素子１２がオフになると、昇圧トランス１１に流れていた電流が遮断されるため、昇圧トランス１１に蓄えられていたエネルギーが放出され、図２に示すように（図２のＶｓ参照）、昇圧トランス１１の２次側に急峻な立ち上がりを持つ電圧波形が発生する。この電圧波形は時間とともに減衰し、次のスイッチング素子１２がオンになった後、オフになると上記と同様に再び急峻な立ち上がりを持つ電圧波形が発生する。すなわち、スイッチング素子１２をオン／オフする毎に急峻な立ち上がりを持つ電圧波形が発生し、誘電体バリア放電ランプ１には正負に変化する高周波電圧が印加される。誘電体バリア放電ランプ１は、電圧が印加されたとき発光するので、上記高周波電圧の立ち上がり、立ち下がりの時点で前記図１０（ａ）あるいは図１１（ｂ）に示したようにパルス的に発光する。
なお、この状態では、許可／禁止信号ＥＮ０はＨレベルであり、Ｄ−ＦＦ１５ｂ、ＭＭ１６、ダンパ回路１７の出力はともにＬレベルのため、第２のスイッチング素子１８はオフである。
【００１５】
次に、上記のようにランプ１が発光しているときに、図２に示すように許可／禁止信号ＥＮ０がＬレベルになった場合の動作について説明する。
点灯／消灯制御回路１５の遅延回路１５ａは、クロック信号ＣＫ０を所定時間遅延させた図２に示すクロック信号ＣＫ１を発生しており、許可／禁止信号ＥＮ０がＬレベルになると、クロック信号ＣＫ１の立ち上がりタイミングで、Ｄ−ＦＦ１５ｂがセットされ、その出力ＥＮ１がＬレベルとなる（図２のＥＮ１参照）。
これにより、ゲート信号生成回路１４の動作が禁止され、ゲート信号Ｇの発生は停止する（図２のＧ参照）。また、ＭＭ１６が動作し、図２に示すように所定時間幅のダンプ信号ＤＭＰを発生する。このダンプ信号ＤＭＰはダンパ回路１７に与えられ、ダンパ回路１７は第２のスイッチング素子１８をオンにする。このため、昇圧トランス１１の一次側がスイッチング素子１８、抵抗２０を介して短絡され、昇圧トランス１１の二次側の電圧は図２のＶｓに示すように０となる。このため、ランプ１は直ちに発光を停止する。
【００１６】
ついで、ＭＭ１６の出力がＬレベルとなり、図２に示すようにダンプ信号ＤＭＰがＬレベルとなると、スイッチング素子１８はオフとなる。この状態では、昇圧トランス１１等に蓄えられていたエネルギーはスイッチング素子１８を介して放出されているので、図２に示すように昇圧トランス１１の２次側にはランプ１を発光させるような電圧は発生しない。
この状態で再び許可／禁止信号ＥＮ０がＨレベルとなると、Ｄ−ＦＦ１５ｂの出力がＨレベルになり、ゲート信号生成回路１４がゲート信号Ｇの発生を開始し、前記したようにランプ１は発光を開始する。
【００１７】
なお、昇圧トランス１１の一次側を短絡するタイミングは、遅延回路１５ａによりクロック信号ＣＫ０に対するクロック信号ＣＫ１の遅延時間を選定することにより任意に定めることができ、クロック信号ＣＫ１の立ち上がりタイミングを、昇圧トランス１１の出力電圧が略０になったときに設定することにより、図２のＶｓに示すような出力波形とすることができる。
また、フライバック方式の回路を用いた場合には、図２のＶｓに示すように許可／禁止信号ＥＮ０がＨレベルになった後の昇圧トランス１１の２次側電圧変化は、正のピーク値から０レベルまでで、通常点灯時の電圧変化より小さくなる。このため、このときの発光パルス強度は通常点灯時の発光パルス強度より若干小さくなるが、残光特性を測定する上では実用上支障がない。
【００１８】
図３は上記した許可／禁止信号ＥＮ０を発生する許可／禁止信号発生回路の一例を示す図である。同図において、２１はパルス信号を発生する発振器、２２は上記発振器の発振周波数を設定する周波数設定手段、２３は単安定マルチバイブレータ（ＭＭと略記する）、２４はＭＭ２３が出力するパルス幅を設定するパルス幅設定手段である。
同図において、発振器２１は周波数設定手段２２により設定される周波数でパルス信号を発生する。ＭＭ２３は発振器２１の出力パルスが立ち上がると、パルス幅設定手段２４により設定されるパルス幅のパルスを発生し、この信号が許可／禁止信号ＥＮ０として、図１に示した点灯／消灯制御回路１５に与えられる。
図３に示す点灯／禁止信号発生回路を用いることにより、許可／禁止信号ＥＮ０のＨレベルの期間、およびＬレベルの期間を周波数設定手段２２、パルス幅設定手段２４により任意に設定することができ、誘電体バリア放電ランプ１の点灯時間、消灯時間を任意に制御することができる。
【００１９】
図４は本実施例の光源装置のランプ印加電圧波形およびランプの発光強度信号波形の実測データを示す図である。
同図において、横軸は時間（ｍｓ）であり、「点灯停止」が禁止信号ＥＮ１がＬレベルになった時点を示している。同図から明らかなように、本実施例の光源装置においては「点灯停止」時点でランプの発光をほぼ完全に停止させることができ、蛍光体の残光特性を正確に測定することが可能となった。また、昇圧トランス１１に印加される電圧が０の状態でランプの点灯を停止させているので、昇圧トランス１１が飽和することもない。
【００２０】
次に、本発明をフルブリッジ方式の給電回路に適用した場合の実施例について説明する。
図５は、フルブリッジ方式の給電回路の主回路構成を示す図である。同図において、１は誘電体バリア放電ランプ、１１は昇圧トランス、３１ａ〜３１ｄは駆動用パワーＭＯＳＦＥＴ等からなるスイッチング素子、３２ａ〜３２ｄはゲート駆動回路、３３ａ〜３３ｄはダイオード、３４は直流電源である。
本実施例のフルブリッジ方式の主回路は、同図に示すように、スイッチング素子３１ａ〜３１ｄをブリッジ状に接続し、スイッチング素子３１ａ，３１ｄ、スイッチング素子３１ｃ，３１ｂの接続点に昇圧トランス１１の１次側巻線を接続したものであり、スイッチング素子３１ａ〜３１ｄを次の▲１▼〜▲５▼のように動作させることにより、昇圧トランス１１の２次側巻線に交流電圧を発生させランプ１を発光させる。
【００２１】
▲１▼ スイッチング素子３１ｃがオン、３１ｄがオフになっている状態で、スイッチング素子３１ａをオンにする。これにより、スイッチング素子３１ａ→昇圧トランス１１の１次巻線→スイッチング素子３１ｃの経路が形成され、昇圧トランス１１の１次巻線が短絡状態となる。これにより、昇圧トランス１１等に蓄えられていたエネルギーが解放される。
▲２▼ スイッチング素子３１ａをオンにしたまま、スイッチング素子３１ｃをオフにし、スイッチング素子３１ｂをオンにする。これにより、直流電源３４→スイッチング素子３１ａ→昇圧トランス１１の１次巻線→スイッチング素子３１ｂ→直流電源３４の経路で形成され、昇圧トランス１１の１次巻線に電圧が印加される。
▲３▼ スイッチング素子３１ｂをオンにしたまま、スイッチング素子３１ａをオフにし、スイッチング素子３１ｄをオンにする。これにより、スイッチング素子３１ｂ→昇圧トランス１１の１次巻線→スイッチング素子３１ｄの経路が形成され、昇圧トランス１１の一次巻線が短絡状態となる。
▲４▼ スイッチング素子３１ｄをオンにしたまま、スイッチング素子３１ｂをオフにし、スイッチング素子３１ｃをオンにする。これにより、直流電源３４→スイッチング素子３１ｃ→昇圧トランス１１の１次巻線→スイッチング素子３１ｄ→直流電源３４の経路で形成され、昇圧トランス１１の１次巻線に上記▲２▼とは逆方向の電圧が印加される。
▲５▼ スイッチング素子３１ｃをオンにしたまま、スイッチング素子３１ｄをオフにし、スイッチング素子３１ａをオンにして上記▲１▼に戻る。
【００２２】
図６は図５に示すスイッチング素子３１ａ〜３１ｄを駆動するゲート信号生成回路の構成を示す図である。
同図において、４１はクロック信号ＣＫＡを発生する発振器であり、発振器４１が発生するクロック信号ＣＫＡはＤ−ＦＦ４３のクロック入力端子およびオアゲート４２に入力される。オアゲート４２の他方の入力には、Ｄ−ＦＦ４３の出力が入力される。Ｄ−ＦＦ４３はクロック信号ＣＫＡが入力されたときＤ入力端子の状態にセットされ、例えばクロック信号ＣＫＡが入力されたときＤ入力端子がＨレベルであれば、Ｑ出力にＨレベルの信号を出力する。
Ｄ−ＦＦ４３の出力は通常動作時（許可／禁止信号ＥＮＡがＬレベルで、ランプの点灯が許可されているとき）、Ｌレベルでありオアゲート４２はクロック信号ＣＫＡと同位相のクロック信号ＣＫＢを発生し、このクロック信号ＣＫＢはカウンタ４７、Ｄ−ＦＦ４４およびＤ−ＦＦ４９ａ〜４９ｄのクロック入力端子に入力される。
【００２３】
Ｄ−ＦＦ４４はクロック信号ＣＫＢが入力されたときＤ入力端子の状態にセットされ、例えばカウンタ４７の出力端子ＱＤがＨレベルであれば、反転出力ＱにＬレベルの信号を出力する。Ｄ−ＦＦ４４の出力はアンドゲート４５に入力され、アンドゲート４５はＤ−ＦＦ４４の出力がＨレベルであり、かつ、カウンタ４７の出力ＱＤがＨレベルのときＨレベルの出力を発生する。
アンドゲート４５の出力はアンドゲート４６に入力され、アンドゲート４６の他方の入力端には、ランプの点灯を許可／禁止する許可／禁止信号ＥＮＡが入力される。なお、許可／禁止信号ＥＮＡは前記図３に示した許可／禁止信号発生回路を用いて発生させることができる。
【００２４】
アンドゲート４６は、許可／禁止信号ＥＮＡがＬレベルのときは、Ｌレベルの出力を発生するので、許可／禁止信号ＥＮＡがＬレベルであれば前記Ｄ−ＦＦ４３の出力ＩＮＨはＬレベルであり、前記したオアゲート４２はクロック信号ＣＫＢを発生し続ける。
カウンタ４７は例えば４ビットのバイナリーカウンタであり、上記クロック信号ＣＫＢをカウントし、クロック信号ＣＫＢが８個入力したとき、その出力ＱＤがＨレベルとなり、次の８個のクロックが入力したとき出力ＱＤがＬレベルになる動作を繰り返す。
カウンタ４７の出力は、ゲート信号Ｇ１を発生する下端遅延回路５１ａに与えられるとともに、反転回路４８により反転されてゲート信号Ｇ３を発生する下端遅延回路５１ｂおよびＤ−ＦＦ４９ａに与えられる。
【００２５】
Ｄ−ＦＦ４９ａ〜４９ｄは遅延回路を構成しており、最初のクロック信号ＣＫＢが入力されたときＤ−ＦＦ４９ａがセットされ、次のクロック信号ＣＫＢが入力されたとき、Ｄ−ＦＦ４９ａの出力が次のＤ−ＦＦ４９ｂにセットされる。同様に、クロック信号ＣＫＢが入力される毎に順次Ｄ−ＦＦ４９ｃ、Ｄ−ＦＦ４９ｄがセットされる。
すなわち、Ｄ−ＦＦ４９ａ、Ｄ−ＦＦ４９ｂ、Ｄ−ＦＦ４９ｃ、Ｄ−ＦＦ４９ｄは、それぞれ１，２，３，４クロック信号分遅延した信号を出力する。したがって、ジャンパー線Ｊにより端子Ｓ１〜Ｓ４のいずれかを接続することにより、必要な遅延信号を取り出すことができる。
【００２６】
図６では、Ｄ−ＦＦ４９ｂの出力が取り出され、ゲート信号Ｇ４を発生する下端遅延回路５１ｃおよび反転回路５０に与えられる。反転回路５０は、Ｄ−ＦＦ４９ｂの出力を反転し、ゲート信号Ｇ２を発生する下端遅延回路５１ｄに出力する。
下端遅延回路５１ａ〜５１ｄは、ゲート信号Ｇ１〜Ｇ４の立ち上がりのタイミングを調整するために設けられた遅延回路であり、下端遅延回路５１ａ〜５１ｄの出力は反転回路５２ａ〜５２ｄを介してゲート信号Ｇ１〜Ｇ４として出力される。
【００２７】
図７、図８は本実施例のゲート信号生成回路の動作を説明する図である。図８は図７の続きであり、図８の点線は、図７のクロツク信号ＣＫＡ，ＣＫＢのタイミングを示している。
以下、前記図５、図６を参照しながら、図７、図８により本実施例の動作について説明する。
まず、許可／禁止信号ＥＮＡがＬレベルであり、誘電体バリア放電ランプが点灯している状態における動作を説明する。
許可／禁止信号がＥＮＡがＬレベルのとき、前記したようにＤ−ＦＦ４３の出力はＬレベルであり、発振器４１が出力するクロック信号ＣＫＡ（図７参照）はオアゲート４２を通過し、クロック信号ＣＫＢ（図７参照）として、カウンタ４７、Ｄ−ＦＦ４９ａ、および、Ｄ−ＦＦ４４に与えられる。
カウンタ４７は上記クロック信号ＣＫＢをカウントし、その結果、カウンタ４７の出力ＱＤは図７に示すように変化する。
【００２８】
カウンタ４７の出力ＱＤは下降端遅延回路５１ａに与えられ、パルスの立ち下がり時に所定時間遅延され、反転回路５２ａで反転され図８に示すようにゲート信号Ｇ１として出力される。
すなわち、反転回路５２ａの出力は、信号ＱＤがＬレベルになってから所定の遅延時間後にＨレベルになり、信号ＱＤがＨレベルになるのと同時にＬレベルとなる。このため、図８に示すような立ち上がりのタイミングが遅延したゲート信号Ｇ１が発生する。
また、カウンタ４７の出力ＱＤは反転回路４８を介して下降端遅延回路５１ｂおよびＤ−ＦＦ４９ａに与えられる。下降端遅延回路５１ｂは上記反転回路４８の出力の立ち下がりを所定時間遅延させる。下降端遅延回路５１ｂの出力は反転回路５２ｂで反転され、図８に示すように立ち上がりのタイミングが遅延したゲート信号Ｇ３として出力される。
【００２９】
Ｄ−ＦＦ４９ａに入力された反転回路４８の出力は、Ｄ−ＦＦ４９ａ、Ｄ−ＦＦ４９ｂにより２クロック信号分遅延され、下降端遅延回路５１ｃおよび反転回路５０に与えられる。下降端遅延回路５１ｃはＤ−ＦＦ４９ｂの出力の立ち下がりを所定時間遅延させ、この出力は反転回路５２ｃで反転され図８に示すように立ち上がりのタイミングが遅延したゲート信号Ｇ４として出力される。
また、反転回路５０の出力は、下降端遅延回路５１ｄに与えられる。下降端遅延回路５１ｄは反転回路５０の出力の立ち下がりを所定時間遅延させ、この出力は反転回路５２ｄで反転され、図８に示すように立ち上がりのタイミングが遅延したゲート信号Ｇ２として出力される。
【００３０】
上記下降端遅延回路５１ａ〜５１ｄを設けることにより、スイッチング素子３１ａ，３１ｄあるいはスイッチング素子３１ｃ，３１ｄが同時導通し、短絡回路が形成されるのを防止することができる。
また、図８の電圧Ｖｓが０の期間は、前記したＤ−ＦＦ４９ａ〜Ｄ−ＦＦ４９ｄから構成される遅延回路のジャンパー線Ｊの接続位置を変えることにより変えることができ、例えば、ジャンパー線ＪをＤ−ＦＦ４９ｃの端子Ｓ３に接続することにより、電圧Ｖｓが０の期間を１クロック分長くすることができる。
【００３１】
上記ゲート信号Ｇ１〜Ｇ４により前記図５に示した主回路のスイッチング素子３１ａ〜３１ｄが駆動され、昇圧トランス１１に高周波電圧が印加される。
すなわち、ゲート信号Ｇ１、ゲート信号Ｇ４がＨレベルになると、スイッチング素子３１ａ，３１ｃがオンとなり、この状態では昇圧トランス１１の１次巻線が短絡状態になる。
ついで、ゲート信号Ｇ４がＬレベルとなり、所定の遅延時間後、ゲート信号Ｇ２がＨレベルになると、スイッチング素子３１ｂがオンになり、直流電源３４→スイッチング素子３１ａ→昇圧トランス１１の１次巻線→スイッチング素子３１ｂ→直流電源３４の経路が形成され、昇圧トランス１１の１次巻線に電圧が印加される。
次に、ゲート信号Ｇ１がＬレベルとなり、所定遅延時間後に、ゲート信号Ｇ３がＨレベルとなると、スイッチング素子３１ｄがオンになり、スイッチング素子３１ｂ→昇圧トランス１１の１次巻線→スイッチング素子３１ｄの経路が形成され、昇圧トランス１１の一次巻線が短絡状態となる。
【００３２】
ついで、ゲート信号Ｇ２がＬレベルとなり、所定時間後にゲート信号Ｇ４がＨレベルになると、スイッチング素子３１ｃがオンになり、直流電源３４→スイッチング素子３１ｃ→昇圧トランス１１の１次巻線→スイッチング素子３１ｄ→直流電源３４の経路で形成され、昇圧トランス１１の１次巻線に電圧が印加される。
上記動作を繰り返すことにより、昇圧トランス１１の１次巻線に高周波電圧が印加され、昇圧トランス１１の２次側電圧には図８に示す電圧Ｖｓが発生する。これにより、誘電体バリア放電ランプ１は印加電圧が０から正、０から負に変化するとき発光し、前記したようにパルス的な発光を繰り返す。
【００３３】
次に、上記のようにランプ１が点灯している状態で、許可／禁止信号がＥＮＡがＨレベルとなった場合の動作について説明する。
許可／禁止信号ＥＮＡがＨレベルになると、アンドゲート４６の一方の入力端がＨレベルとなる。アンドゲート４６の他方の入力端には、アンドゲート４５の出力が入力されており、アンドゲート４５は、Ｄ−ＦＦ４４の出力ＱＩおよびカウンタ４７の出力ＱＤがともにＨレベルになったとき、出力がＨレベルになる。
したがって、図７に示すようにＱＤ、ＱＩがともにＨレベルになったとき、アンドゲート４６の他方の入力端がＨレベルとなり、アンドゲート４６はＨレベルの出力を発生する。アンドゲート４６の出力はＤ−ＦＦ４３に入力され、Ｄ−ＦＦ４３の出力ＩＮＨはクロック信号ＣＫＡが入力されたとき、Ｈレベルとなる（図７のＩＮＨ参照）。
【００３４】
信号ＩＮＨがＨレベルとなると、オアゲート４２の出力はＨレベルとなり、クロック信号ＣＫＢは停止する（図７のＣＫＢ参照）。
このため、カウンタ４７は動作せず、図８に示すように、ゲート信号Ｇ１，Ｇ４がＬレベル、ゲート信号Ｇ２，Ｇ３がＨレベルの状態で回路の動作が停止する。これにより、図５に示す主回路のスイッチング素子３１ａ，３１ｃがオフ、スイッチング素子３１ｂ，３１ｄがオン状態となり、昇圧トランス１１の１次側が短絡された状態となる。また、昇圧トランス１１の２次側には電圧が発生せず、誘電体バリア放電ランプは発光を停止する。
そして、再び、許可／禁止信号ＥＮＡがＬレベルになると、Ｄ−ＦＦ４３の出力はＬレベルとなり、前記した動作を開始し、誘電体バリア放電ランプ１は発光を開始する。
【００３５】
本実施例においては、上記のように昇圧トランス１１の１次側が短絡された状態で回路動作を停止させるようにしているので、前記第１の実施例と同様、前記図１０，図１１に示したようにランプの点灯を完全に停止させることができ、また、ランプの点灯を禁止しているとき、昇圧トランス１１に電圧が印加されることがない。このため、昇圧トランスの飽和を回避することができる。
なお、上記実施例では、スイッチング素子３１ｂ，３１ｄがオン状態でランプの点灯を停止するようにしているが、論理回路を適宜構成することにより、スイッチング素子３１ａ，３１ｃがオン状態でランプの点灯を停止するようにすることもできる。
【００３６】
【発明の効果】
以上説明したように本発明においては、誘電体バリア放電ランプに休止期間をもって周期的な波形の高電圧を印加して点灯させ、誘電体バリア放電ランプの点灯させるための前記スイッチング素子の駆動を停止させた後に、昇圧トランスの一次側を短絡して、誘電体バリア放電ランプの点灯を禁止するようにしたので、昇圧トランスを飽和させることなく蛍光体の残光特性を測定するに必要な期間、光源装置の発光を停止させることができる。
また、発光パルス列の最後の発光パルスが、それ以前の発光パルス列と略同じとなるようにランプの発光を停止させることができるので、蛍光体の残光特性を正確に測定することができる。
【図面の簡単な説明】
【図１】本発明の誘電体バリア放電ランプ光源装置の第１の実施例を示す図である。
【図２】図１に示した光源装置の各部の波形を示す図である。
【図３】許可／禁止信号発生回路の一例を示す図である。
【図４】第１の実施例の光源装置のランプ印加電圧波形およびランプの発光強度信号波形の実測データを示す図である。
【図５】本発明の第２の実施例のフルブリッジ方式給電回路の主回路構成を示す図である。
【図６】本発明の第２の実施例のゲート信号生成回路の構成を示す図である。
【図７】本発明の第２の実施例の各部の波形を示す図（１）である。
【図８】本発明の第２の実施例の各部の波形を示す図（２）である。
【図９】誘電体バリア放電ランプ光源装置の原理構成を示す図である。
【図１０】蛍光体の残光特性を測定することが可能なランプの発光強度と蛍光体の発光強度（理想的な波形）を示す図である。
【図１１】蛍光体の残光特性を測定することが可能なランプの発光強度と蛍光体の発光強度（理想的ではないが実用上問題がない波形）を示す図である。
【図１２】給電回路のスイッチング素子を遮断したときのランプ印加電圧波形とランプの発光強度信号の実測データを示す図である。
【図１３】ランプの発光強度が次第に小さくなる場合の蛍光体の発光強度を示す図である。
【符号の説明】
１ 誘電体バリア放電ランプ
１１ 昇圧トランス
１２ スイッチング素子
１３ 発振器
１４ ゲート信号生成回路
１５ 点灯／消灯制御回路
１５ａ 遅延回路
１５ｂ Ｄ−フリップフロップ
１６ 単安定マルチマルチバイブレータ
１７ ダンパ回路
１８ スイッチング素子
１９ コンデンサ
２０ 抵抗である。
２１ 発振器
２２ 周波数設定手段
２３ 単安定マルチバイブレータ
２４ パルス幅設定手段
３１ａ〜３１ｄ スイッチング素子
３２ａ〜３２ｄ ゲート駆動回路
３３ａ〜３３ｄ ダイオード
３４ 直流電源
４１ 発振器
４２ オアゲート
４３，４４ Ｄ−フリップフロップ
４５，４６ アンドゲート
４７ カウンタ
４８，５０ 反転回路
４９ａ〜４９ｄ Ｄ−フリップフロップ
５１ａ〜５１ｄ 下端遅延回路
５２ａ〜５２ｄ 反転回路
Claims (1)
- 誘電体バリア放電によってエキシマ分子を生成する放電用ガスが充填された放電プラズマ空間があって、この放電用ガスに放電現象を誘起せしめるための両極の電極のうち少なくとも一方と前記放電用ガスの間に誘電体が介在する構造を有する誘電体バリア放電ランプと、この誘電体バリア放電ランプの前記電極に高電圧を印加するための給電装置とを有する誘電体バリア放電ランプ光源装置において、
前記給電装置は、スイッチング素子によって昇圧トランスを介して前記誘電体バリア放電ランプに休止期間をもって周期的な波形の高電圧を印加するものであって、
この誘電体バリア放電ランプの点灯させるための前記スイッチング素子の駆動を停止させた後に、前記昇圧トランスの一次側を短絡する手段を有する
ことを特徴とする誘電体バリア放電ランプ光源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20938798A JP3637779B2 (ja) | 1998-07-24 | 1998-07-24 | 誘電体バリア放電ランプ光源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20938798A JP3637779B2 (ja) | 1998-07-24 | 1998-07-24 | 誘電体バリア放電ランプ光源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000040598A JP2000040598A (ja) | 2000-02-08 |
| JP3637779B2 true JP3637779B2 (ja) | 2005-04-13 |
Family
ID=16572073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20938798A Expired - Fee Related JP3637779B2 (ja) | 1998-07-24 | 1998-07-24 | 誘電体バリア放電ランプ光源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3637779B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104838728A (zh) * | 2012-12-21 | 2015-08-12 | 优志旺电机株式会社 | 放电灯点灯装置 |
| WO2022215333A1 (ja) * | 2021-04-07 | 2022-10-13 | ウシオ電機株式会社 | 紫外線照射装置、紫外線照射装置の使用方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007200901A (ja) * | 2002-05-31 | 2007-08-09 | Matsushita Electric Ind Co Ltd | 放電灯点灯装置 |
-
1998
- 1998-07-24 JP JP20938798A patent/JP3637779B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104838728A (zh) * | 2012-12-21 | 2015-08-12 | 优志旺电机株式会社 | 放电灯点灯装置 |
| WO2022215333A1 (ja) * | 2021-04-07 | 2022-10-13 | ウシオ電機株式会社 | 紫外線照射装置、紫外線照射装置の使用方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000040598A (ja) | 2000-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7208882B2 (en) | Lighting device for discharge lamp | |
| EP0477621A1 (en) | A lighting device of discharge lamp | |
| US6788006B2 (en) | Discharge lamp ballast with dimming | |
| TW200901831A (en) | Discharge lamp lighting apparatus and projector | |
| US6483253B1 (en) | Light source | |
| JP3637779B2 (ja) | 誘電体バリア放電ランプ光源装置 | |
| US8823288B2 (en) | Discharge lamp ballast apparatus | |
| JPH11251083A (ja) | 放電灯点灯装置 | |
| JPH09180880A (ja) | Ｅｌ素子駆動回路およびこれを用いるｅｌ素子照明装置 | |
| US7531965B2 (en) | Discharge centering lamp lighting device | |
| US5046152A (en) | Ignition circuit for a gas discharge lamp | |
| US20060152169A1 (en) | Electronic circuit for supplying a high-pressure discharge arc lamp | |
| JPH0582277A (ja) | 放電灯点灯装置 | |
| JPH0992481A (ja) | 放電灯点灯装置 | |
| JP3150998B2 (ja) | 放電灯点灯装置 | |
| CN101669407A (zh) | 用于点燃和起动高压放电灯的方法 | |
| JP4116091B2 (ja) | トランスの２次回路に配置されている蛍光灯の調光方法およびこの方法を実施するための装置 | |
| JP2003133092A5 (ja) | ||
| JP2839818B2 (ja) | 放電灯点灯装置 | |
| JPH05266984A (ja) | 放電ランプ点灯装置 | |
| JPS59163796A (ja) | 高圧放電ランプの点灯方法 | |
| JP2882020B2 (ja) | 放電灯点灯装置 | |
| JP2000306688A (ja) | 高圧放電灯点灯装置 | |
| US7990069B2 (en) | Method and circuit for driving a gas discharge lamp | |
| JPS5820478B2 (ja) | クセノン放電管の発光方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040910 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040921 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041221 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050103 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080121 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100121 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |