JP3655892B2

JP3655892B2 - Constant current circuit, constant voltage circuit and differential amplifier circuit

Info

Publication number: JP3655892B2
Application number: JP2002157998A
Authority: JP
Inventors: 朋彦伊藤; 博之井辺
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2002-05-30
Filing date: 2002-05-30
Publication date: 2005-06-02
Anticipated expiration: 2022-05-30
Also published as: JP2004005048A

Description

【０００１】
【発明の属する技術分野】
本発明は、環境変動や製造ばらつきに対しても安定して定電流を供給可能な定電流回路に関し、特に、この定電流回路を用いた定電圧回路及び差動増幅回路に関する。
【０００２】
【従来の技術】
一般に、半導体集積回路の同種の素子間には、密接な整合性と環境変動に対する高い追従性が備わっている。例えば、抵抗値の変化率は、半導体集積回路内のすべての抵抗素子で等しいと言える。図７に従来の定電流回路２００を用いた差動増幅回路５００を示す。図７に示す定電流回路２００は、第１の基準電位１２１と第２の基準電位１２０の間に直列接続された抵抗器Ｒｋ_１と抵抗器Ｒｋ_２、第１の基準電位端子１２１に一端が接続された抵抗器Ｒ_３、抵抗器Ｒｋ_１と抵抗器Ｒｋ_２との接続点Ｐ_１にゲートが接続され、抵抗器Ｒ_３にソースが接続された電界効果トランジスタＴｒ_１からなる（以下において「第１の従来技術」という）。
【０００３】
従来の差動増幅回路５００について、以下その動作を説明する。まず、接続点Ｐ_１の電圧をＶ_Ａとする。電界効果トランジスタＴｒ_１、Ｔｒ_２、Ｔｒ_３のドレインに流れる電流をそれぞれＩ_３、Ｉ_４、Ｉ_５とする。Ｖ_Ａは第２の基準電位１２０と第１の基準電位１２１間の電位差と抵抗器Ｒｋ_１とＲｋ_２との抵抗比の２つによって決定され：
Ｖ_Ａ＝（Ｒｋ_１／Ｒｋ_１＋Ｒｋ_２）× （Ｖ_cc−Ｖ_ss）・・・（１）
が成り立つ。環境変動等に伴って抵抗器Ｒｋ_１の抵抗値がΔＲｋ_１、また抵抗器Ｒｋ_２の抵抗値がΔＲｋ_２変動したとする。この場合の接続点Ｐ_１における電圧をＶ_Ａ´とすると、式（１）より：
Ｖ_Ａ´＝［（Ｒｋ_１＋ΔＲｋ_１）／｛（Ｒｋ_１＋ΔＲｋ_１）＋（Ｒｋ_２＋ΔＲｋ_２）｝］× （Ｖ_cc−Ｖ_ss）・・・（２）
が成り立つ。同一半導体基板上に集積化されているので、抵抗器Ｒｋ_１と抵抗器Ｒｋ_２のそれぞれの抵抗値の変化率は等しいので：
ΔＲｋ_１／Ｒｋ_１＝ΔＲｋ_２／Ｒｋ_２・・・（３）
が成り立つ。式（３）を式（２）に代入すると：
Ｖ_Ａ´＝Ｖ_Ａ・・・（４）
が成り立つ。よって、抵抗器Ｒｋ_１と抵抗器Ｒｋ_２の抵抗値が変動しても、接続点Ｐ_１の電位は一定に保たれる。
【０００４】
次に、電界効果トランジスタＴｒ_１のゲ−ト−ソ−ス間電圧をＶ_gs _１とする。Ｖ_toは回路内にある電界効果トランジスタの閾値電圧、β_１はゲ−ト幅に依存した定数とする。電界効果トランジスタの関係式から、ゲ−ト−ソ−ス電極間電圧Ｖ_gs _１とドレイン電流Ｉ_３について：
Ｉ_３≒β_１（Ｖ_gs _１− Ｖ_to）^２・・・（５）
が成立する。抵抗器Ｒｋ_１と抵抗器Ｒｋ_２の接続点Ｐ_１は、電界効果トランジスタＴｒ_１のゲ−トと接続している。よって、接続点Ｐ_１の電位Ｖ_Ａは電界効果トランジスタＴｒ_１のゲ−ト電圧に等しい。
【０００５】
通常、差動増幅回路５００の出力電圧Ｖ_out _１、Ｖ_out _２のダイナミックレンジを大きくとるため、電界効果トランジスタＴｒ_２、Ｔｒ_３のゲ−ト電圧は低く設計される。そのため、接続点Ｐ_１の電位を低くするとともに、抵抗器Ｒ_３の抵抗値も小さくしている。したがって、抵抗器Ｒ_３において両端間の電位差は小さいので：
Ｖ_gs _１≒Ｖ_Ａ・・・（６）
が成立する。式（６）を式（５）に代入すると：
Ｉ_３≒β_１（Ｖ_Ａ − Ｖ_to）^２・・・（７）
となる。従来の差動増幅回路５００において、電流Ｉ_４とＩ_５の和は電界効果トランジスタＴｒ_１のドレイン電流Ｉ_３に等しく：
Ｉ_３＝Ｉ_４＋Ｉ_５・・・（８）
が成り立つ。また、電流Ｉ_４、Ｉ_５は、電界効果トランジスタＴｒ_２、Ｔｒ_３のそれぞれのゲ−ト入力電圧Ｖ_Ｉ _n、Ｖ_Ｒ _efの差により決められる。式（８）を考慮に入れると、αをＶ_Ｉ _nとＶ_Ｒ _efの差に依存し、且つ、０≦α≦１を満たすパラメ−タとして：
Ｉ_４＝αＩ_３・・・（９）
Ｉ_５＝（１−α）×Ｉ_３・・・（１０）
と書ける。図７において、出力端子１３３の電圧Ｖ_out _１は、第２の基準電位１２０の電圧Ｖ_ccから抵抗器Ｒ_１における電圧降下分を引いたものに等しく：
Ｖ_out _１＝Ｖ_cc−Ｒ_１×Ｉ_４・・・（１１）
と書ける。また、出力端子１３４の電圧Ｖ_out _２は、第２の基準電位１２０の電圧Ｖ_ccから抵抗器Ｒ_２における電圧降下分を引いたものに等しく：
Ｖ_out _２＝Ｖ_cc−Ｒ_２×Ｉ_５・・・（１２）
とかける。式（１１）に式（９）、式（７）を代入すると、出力端子１３３の電圧Ｖ_out _１は：
Ｖ_out _１＝Ｖ_cc−Ｒ_１αβ_１（Ｖ_Ａ − Ｖ_to）^２・・・（１３）
となる。また、式（１２）に式（１０）、式（７）を代入すると、出力端子１３４の電圧Ｖ_ｏｕｔ２は：
Ｖ_out _２＝Ｖ_cc−Ｒ_２（１−α）β_１（Ｖ_Ａ − Ｖ_to）^２・・・（１４）
となる。
【０００６】
また、特開平１０−６５４６２号公報には、定電流回路として電界効果トランジスタとショットキーダイオードを直列接続したものを用いる技術が開示されている（以下において「第２の従来技術」という）。
【０００７】
【発明が解決しようとする課題】
集積化された差動増幅回路では、温度などの環境変動により各素子のパラメータの固体差が生じることがある。また、回路を構成する各素子が有する製造ばらつきによってもパラメータの個体差は発生する。よって、このような各素子のパラメ−タの個体差を補償可能な差動増幅回路を設計することが必要となる。
【０００８】
図７に示す入力端子１３１、１３２のそれぞれの入力電圧Ｖ_Ｉ _n、Ｖ_Ｒ _efの差が一定であると仮定する。温度等の環境変動により抵抗器Ｒ_１、Ｒ_２の抵抗値が変動すると、第１の従来技術においては、式（１３）、式（１４）から明らかなように、出力端子１３３、１３４のそれぞれの電圧Ｖ_out _１、Ｖ_out _２が大きく変動してしまう。更に、電界効果トランジスタの閾値電圧Ｖ_toが製造ばらつき等により変動すると、第２の従来技術においても十分に補償できず、出力電圧は安定しないという問題があった。
【０００９】
上記問題点を鑑み、本発明は、温度などの環境変動及び製造ばらつき等に起因した出力電流の変動を抑制した定電流回路、およびこの定電流回路を用いた定電圧回路及び差動増幅回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成する為に、本発明の第１の特徴は、（イ）第１の基準電位端子にソースとゲートを接続した第１の電界効果トランジスタ；（ロ）第１の基準電位端子にそれぞれの一端を接続し、互いに並列に接続された第１及び第２の抵抗器；（ハ）この第１及び第２の抵抗器にそれぞれソースを接続し、それぞれのゲートを第１の電界効果トランジスタのドレインに接続した第２及び第４の電界効果トランジスタ；（ニ）第２の基準電位端子に一端を接続した第３の抵抗器；（ホ）第２の基準電位端子にドレインを接続し、第３の抵抗器と第２の電界効果トランジスタのドレインとの接続点にゲートを接続した第３の電界効果トランジスタ；（ヘ）この第３の電界効果トランジスタのソースと第１の電界効果トランジスタのドレインとの間に接続された第４の抵抗器とを備え、第１の抵抗器に対する第２の抵抗器の抵抗値比と第４の電界効果トランジスタに対する第２の電界効果トランジスタのゲート幅比とが略一致することを特徴とする定電流回路であることを要旨とする。ここで「略一致する」とは、例えば、第１の抵抗器に対する第２の抵抗器の抵抗値比と第４の電界効果トランジスタに対する第２の電界効果トランジスタのゲート幅比とが、±１０％程度のばらつきを許容する範囲内で一致することを意味する。
【００１１】
第１の特徴に係る定電流回路によれば、第１の抵抗器及び第２の電界効果トランジスタと、第２の抵抗器及び第４の電界効果トランジスタとは対称な構造となっている。よって、第２の電界効果トランジスタのドレイン電流と第４の電界効果トランジスタのドレイン電流の変化率は等しくなる。第１の抵抗器、第３の抵抗器、第４の抵抗器、第１の電界効果トランジスタ、第３の電界効果トランジスタは、第２の電界効果トランジスタのドレイン電流を一定に保つように動作する。したがって、第４の電界効果トランジスタのドレイン電流も一定に保たれる。この第４の電界効果トランジスタのドレイン電流は、第１の特徴に係る定電流回路の出力電流として用いられる。
【００１２】
本発明の第２の特徴は、第１の特徴に係る定電流回路と、（イ）第４の電界効果トランジスタのドレインと第２の基準電位端子との間に接続された第５の抵抗器（ロ）この第５の抵抗器と第４の電界効果トランジスタのドレインとの接続点に接続された電圧出力端子とを備える定電圧回路であることを要旨とする。
【００１３】
第２の特徴に係る定電圧回路によれば、第１の特徴に係る定電流回路を電流源として定電圧回路を構成している。また、温度変化等の環境変動が生じても第５の抵抗器と第２の抵抗器は抵抗値の変動率が等しくなる。これにより、温度変化に対して安定な定電圧回路を提供することができる。更に、第１の特徴に係る定電流回路は環境変動および製造ばらつきに対して安定であるため、非常に信頼性の高い定電圧回路を提供することができる。
【００１４】
本発明の第３の特徴は、第１の特徴に係る定電流回路と、（イ）第２の基準電位端子に一端を接続し、互いに並列に接続された第５および第６の抵抗器；（ロ）この第５及び第６の抵抗器にそれぞれドレインを接続し、第４の電界効果トランジスタのドレインにそれぞれソースを接続した第５及び第６の電界効果トランジスタとを備える差動増幅回路であることを要旨とする。
【００１５】
第３の特徴に係る差動増幅回路によれば、第２の特徴に係る定電圧回路と同様に第１の特徴に係る定電流回路を電流源として用いている。よって、環境変動及び製造ばらつきに対して安定な差動増幅回路を提供できる。
【００１６】
【発明の実施の形態】
次に、図面を参照して、本発明の実施の形態を説明する。この第１乃至第６の実施の形態における図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【００１７】
（第１の実施の形態）
図１に示すように、本発明の第１の実施の形態に係る定電圧回路３００は、定電流回路１００と負荷Ｒ_５とからなる。定電流回路１００は、第１の基準電位端子１２１にソースとゲートを接続した第１の電界効果トランジスタＴｒ_１、第１の基準電位端子１２１にそれぞれの一端を接続し、互いに並列に接続された第１及び第２の抵抗器Ｒ_１、Ｒ_２、第１及び第２の抵抗器Ｒ_１、Ｒ_２にそれぞれソースを接続し、それぞれのゲートを第１の電界効果トランジスタＴｒ_１のドレインに接続した第２及び第４の電界効果トランジスタＴｒ_２、Ｔｒ_４、第２の基準電位端子１２０に一端を接続した第３の抵抗器Ｒ_３、第２の基準電位端子１２０にドレインを接続し、第３の抵抗器Ｒ_３と第２の電界効果トランジスタＴｒ_２のドレインとの接続点Ｐ_１にゲートを接続した第３の電界効果トランジスタＴｒ_３、第３の電界効果トランジスタＴｒ_３のソースと第１の電界効果トランジスタＴｒ_１とのドレインとの間に接続された第４の抵抗器Ｒ_４を備える。尚、電界効果トランジスタとしては、ｎチャンネルの接合型電界効果トランジスタ（ＪＦＥＴ）を利用できる。第２の基準電位端子１２０には、電流出力端子１２９が接続されている。第４の電界効果トランジスタＴｒ_４のドレインには、電流入力端子１２８が接続されている。電流出力端子１２９と電流入力端子１２８間を流れる電流Ｉ_３は常に一定に保たれる。第２の基準電位端子１２０と第４の電界効果トランジスタＴｒ_４のドレインとの間に第５の抵抗器（負荷）Ｒ_５が接続されている。更に、第５の抵抗器（負荷）Ｒ_５と第４の電界効果トランジスタＴｒ_４のドレインとの接続点に電圧出力端子１２２が接続されている。電圧出力端子１２２からは一定の出力電圧Ｖ_ｏｕｔが出力される。ここで、第５の抵抗器Ｒ_５に替えて様々な負荷が利用できる。負荷としては抵抗器を始め、インピーダンスを有する素子、或いはこれらの組み合わせが利用可能である。
【００１８】
第１の実施の形態に係る定電流回路１００においては、第４の電界効果トランジスタＴｒ_４のゲート幅Ｗ_４、第２の電界効果トランジスタＴｒ_２のゲ−ト幅Ｗ_２、第２の抵抗器Ｒ_２、第１の抵抗器Ｒ_１に関して：
Ｗ_４／Ｗ_２＝Ｒ_１／Ｒ_２・・・（１５）
の関係が成り立つように設計する。即ち、第４の電界効果トランジスタＴｒ_４に対する第２の電界効果トランジスタＴｒ_２のゲート幅比Ｗ_４／Ｗ_２が、第１の抵抗器Ｒ_１に対する第２の抵抗器Ｒ_２の抵抗値比Ｒ_１／Ｒ_２に略等しくなるように設計する。例えば、第４の電界効果トランジスタＴｒ_４に対する第２の電界効果トランジスタＴｒ_２のゲート幅比Ｗ_４／Ｗ_２が、第１の抵抗器Ｒ_１に対する第２の抵抗器Ｒ_２の抵抗値比Ｒ_１／Ｒ_２と±１０％程度のばらつきを許容する範囲内で一致するように設計する。また、第３の抵抗器Ｒ_３の抵抗値が第１の抵抗器Ｒ_１の抵抗値の２倍以上に設計されていることが好ましい。更に、第４の抵抗器Ｒ_４の抵抗値が第１の抵抗器Ｒ_１の抵抗値以下に設計されていることが好ましい。これにより、第２の電界効果トランジスタＴｒ_２の安定動作と第３の電界効果トランジスタＴｒ_３におけるゲート電圧の増幅が確保される。
【００１９】
図１に示す回路素子（Ｔｒ_１、Ｔｒ_２、Ｔｒ_３、Ｔｒ_４、Ｒ_１、Ｒ_２、Ｒ_３、Ｒ_４、Ｒ_５）は、実際には、同一半導体基板（同一半導体チップ）上にモノリシックに集積化されている。定電圧回路３００内のすべての電界効果トランジスタ（Ｔｒ_１、Ｔｒ_２、Ｔｒ_３、Ｔｒ_４）の閾値電圧は等しく設計されている。また、集積化により定電圧回路３００内のすべての抵抗器（Ｒ_１、Ｒ_２、Ｒ_３、Ｒ_４、Ｒ_５）の抵抗値の変化率は等しい。半導体基板としては、シリコン（Ｓｉ）等の単元素半導体基板、或いはガリウム砒素（ＧａＡｓ）等の化合物半導体基板を使用できる。
【００２０】
第１の電界効果トランジスタＴｒ_１のドレインに流れる電流をＩ_１とする。第２の電界効果トランジスタＴｒ_２のゲートと第３の電界効果トランジスタＴｒ_３のゲ−トには電流は流れない。よって、電流Ｉ_１は直列接続している第３の電界効果トランジスタＴｒ_３と第４の抵抗器Ｒ_４と第１の電界効果トランジスタＴｒ_１に流れる。第１の電界効果トランジスタＴｒ_１は第１の基準電位端子１２１にソ−スとゲ−トの両方が接続され、ゲ−ト−ソ−ス間電圧は常に０［Ｖ］である。また、集積化により第１の電界効果トランジスタＴｒ_１と第３の電界効果トランジスタＴｒ_３の閾値電圧はほぼ等しいとみなせる。よって、第３の電界効果トランジスタＴｒ_３のゲ−ト−ソ−ス間電圧もほぼ０［Ｖ］で一定である。一方、第２の電界効果トランジスタＴｒ_２のドレインに流れる電流をＩ_２とする。電流Ｉ_２は直列に接続された第３の抵抗器Ｒ_３と第２の電界効果トランジスタＴｒ_２と第１の抵抗器Ｒ_１とを流れる。第２の電界効果トランジスタＴｒ_２のドレインと第３の抵抗器Ｒ_３の一端と第３の電界効果トランジスタＴｒ_３のゲ−トは、それぞれ接続点Ｐ_１で共通に接続しており電圧は一定である。また、図１に示すように、第１の抵抗器Ｒ_１及び第２の電界効果トランジスタＴｒ_２と、第２の抵抗器Ｒ_２及び第４の電界効果トランジスタＴｒ_４とは互いに対称な構造になっている。よって、接続点Ｐ_１における電圧が安定であれば、対称に位置する電流入力端子１２８の電圧も安定に保たれる。よって、電流出力端子１２９と電流入力端子１２８間を流れる電流Ｉ_３も安定となる。
【００２１】
一般に、電界効果トランジスタのゲ−ト−ソ−ス電極間の電圧をＶ_gs、ドレイン電流をＩ、閾値電圧をＶ_to、βは電界効果トランジスタのゲ−ト幅で決まる定数とすると：
Ｉ≒β（Ｖ_gs−Ｖ_to）^２・・・（１６）
の関係がある。第１の電界効果トランジスタＴｒ₁と第３の電界効果トランジスタＴｒ₃のゲ−ト−ソ−ス間電圧をそれぞれＶ_gs1、Ｖ_gs3とおく。また、第１の電界効果トランジスタＴｒ₁と第３の電界効果トランジスタＴｒ₃のゲ−ト幅で決まる定数をそれぞれβ₁、β₃とする。式（１６）の関係を第１の電界効果トランジスタＴｒ₁と第３の電界効果トランジスタＴｒ₃についてそれぞれ用いると：
Ｉ₁≒β₁（Ｖ_gs1−Ｖ_to）^２・・・（１７）
Ｉ₁≒β₃（Ｖ_gs3−Ｖ_to）^２・・・（１８）
が成立する。ここで：
β₁＝β₃ ・・・（１９）
が成り立つように、第１の電界効果トランジスタＴｒ₁、第３の電界効果トランジスタＴｒ₃のゲ−ト幅を等しく設計すると、式（１７）、式（１８）より：
Ｖ_gs1＝Ｖ_gs3 ・・・（２０）
が成立する。すなわち、第１の電界効果トランジスタＴｒ₁と第３の電界効果トランジスタＴｒ₃のゲ−ト−ソ−ス間電圧は常に一定となる。第１の電界効果トランジスタＴｒ₁のゲ−トとソ−スはいずれも第１の基準電位端子１２１に接続されているから、ゲ−ト−ソ−ス間電圧Ｖ_gs1は０［Ｖ］である。よって式（２０）より：
Ｖ_gs3＝０［Ｖ］・・・（２１）
となり、第３の電界効果トランジスタＴｒ₃のゲ−ト−ソ−ス間電圧も０［Ｖ］となる。
また式（２１）を式（１８）に代入すると：
Ｉ₁≒β₃Ｖ_to ² ・・・（２２）
が成り立つ。電界効果トランジスタＴｒ₂のゲ−ト−ソ−ス間電圧をＶ_gs2とする。第２の基準電位端子１２０から第１の基準電位端子１２１に到る電流経路について、第３の抵抗Ｒ₃、第３の電界効果トランジスタＴｒ₃のゲ−ト−ソ−ス間電圧、第１の抵抗Ｒ₁、第２の電界効果トランジスタＴｒ₂のゲ−ト−ソ−ス間電圧、第４の抵抗Ｒ₄から次式が成り立つ：
Ｖ_cc−Ｖ_ss＝Ｒ₃Ｉ₂＋Ｖ_gs3＋Ｒ₄Ｉ₁＋Ｖ_gs2＋Ｒ₁Ｉ₂ ・・・（２３）
更に、式（２１）、式（２２）を式（２３）に代入すると：
Ｖ_cc−Ｖ_ss＝Ｒ₃Ｉ₂＋Ｒ₄β₃Ｖ_to ^２＋Ｖ_gs2＋Ｒ₁Ｉ₂ ・・・（２４）
となる。第２の電界効果トランジスタＴｒ₂のドレイン電流Ｉ₂とゲ−ト−ソ−ス間電圧Ｖ_gs2に式（１６）の関係を用いる。また、電界効果トランジスタＴｒ₂のゲ−ト幅で決まる定数をβ₂として：
Ｉ₂≒β₂（Ｖ_gs2−Ｖ_to）² ・・・（２５）
が成立する。一般に、動作範囲にある電界効果トランジスタのゲ−ト−ソ−ス間電圧はほぼ０［Ｖ］と見なせる。ここで、電界効果トランジスタＴｒ₂のゲート−ソース間電圧Ｖ_gs2の０［Ｖ］近傍で式（２４）をテイラ−展開し、一次までで近似すると：
Ｉ₂≒β₂（Ｖ_to ^２−２Ｖ_toＶ_gs2）・・・（２６）
となる。式（２６）をＶ_gs2について書き直すと：
Ｖ_gs2 ≒Ｖ_to／２−Ｉ₂／（２β₂Ｖ_to）・・・（２７）
となる。式（２７）を式（２４）に代入しＩ₂に関して整理すると：
Ｉ₂＝（Ｖ_cc−Ｖ_ss−Ｒ₄β₃Ｖ_to ^２−Ｖ_to／２）／〔（Ｒ₁＋Ｒ₃）−１／（２β₂Ｖ_to）〕・・・（２８）
となる。
【００２２】
次に、図１を用いて、第１の実施の形態に係る定電圧回路３００に用いられる定電流回路１００の動作を説明する。
【００２３】
（ａ）環境変動等による抵抗値のばらつきに起因し、定電流回路１００内のすべての抵抗器（Ｒ_１、Ｒ_２、Ｒ_３、Ｒ_４）の抵抗値が同じ変動率で増加した場合：
（イ）環境変動等による抵抗値のばらつきに起因し、先ず、第３の抵抗器Ｒ_３の抵抗値が増加したとする。第３の抵抗器Ｒ_３の抵抗値が増加すると、第３の抵抗器Ｒ_３の両端間における電位差が増加する。第３の抵抗器Ｒ_３の両端間における電位差が増加すると、式（２８）からドレイン電流Ｉ_２が増加する。ドレイン電流Ｉ_２が増加すると、第３の抵抗器Ｒ_３の両端間電圧増加に伴って接続点Ｐ_１の電位が低下する。接続点Ｐ_１の電位が低下すると、接続点Ｐ_１と接続された第３の電界効果トランジスタＴｒ_３のゲ−ト電位が低下する。第３の電界効果トランジスタＴｒ_３のゲ−ト電位が低下すると、連動して第３の電界効果トランジスタＴｒ_３のソ−スの電位も低下する。
【００２４】
（ロ）第３の電界効果トランジスタＴｒ_３のソースの電位が低下すると、第４の抵抗器Ｒ_４を介して接続点Ｐ_２の電位が更に低下する。接続点Ｐ_２の電位が低下すると、第２の電界効果トランジスタＴｒ_２のゲ−ト電位が低下する。第２の電界効果トランジスタＴｒ_２のゲ−ト電位が低下すると、第２の電界効果トランジスタＴｒ_２のゲ−ト−ソ−ス間電圧も低下して電流Ｉ_２は減少する。電流Ｉ_２が減少すると、第３の抵抗器Ｒ_３の両端間電圧が減少する。この結果、第３の抵抗器Ｒ_３の両端間における電位差の増加分と減少分が相殺する。
【００２５】
（ハ）一方、第４の電界効果トランジスタＴｒ_４に流れる電流をＩ_３とする。式（１６）に示すように、電界効果トランジスタのドレイン電流はゲ−ト幅に比例する。また、第４の電界効果トランジスタＴｒ_４と第２の電界効果トランジスタＴｒ_２のゲ−ト電圧は一致している。よって、電流Ｉ_２と電流Ｉ_３の大きさは、第２の電界効果トランジスタＴｒ_２のゲート幅Ｗ_２と第４の電界効果トランジスタＴｒ_４のゲ−ト幅Ｗ_４の大きさにそれぞれ比例する。即ち、第２の電界効果トランジスタＴｒ_２のドレイン電流Ｉ_２、第４の電界効果トランジスタＴｒ_４のドレイン電流Ｉ_３、第４の電界効果トランジスタＴｒ_４のゲート幅Ｗ_４、第２の電界効果トランジスタＴｒ_２のゲ−ト幅Ｗ_２について：
Ｉ_３＝（Ｗ_４／Ｗ_２）×Ｉ_２・・・（２９）
の関係が成立する。
【００２６】
式（２９）に式（１５）を代入すると：
Ｉ_３＝（Ｒ_１／Ｒ_２）×Ｉ_２・・・（３０）
が成立する。これにより、第２の電界効果トランジスタＴｒ_２と第４の電界効果トランジスタＴｒ_４のソース電位が略一致する。第２の電界効果トランジスタＴｒ_２と第４の電界効果トランジスタＴｒ_４のソース電位が略一致するので、第４の電界効果トランジスタＴｒ_４のドレイン電流Ｉ_３も一定となる。すなわち、電流出力端子１２９と電流入力端子１２８間には常に一定の電流が流れる。また、第１の抵抗器Ｒ_１、第２の抵抗器Ｒ_２、第４の抵抗器Ｒ_４の抵抗値が変動した場合においても、電流出力端子１２９と電流入力端子１２８間を流れる電流Ｉ_３は一定である。
【００２７】
（ｂ）製造ばらつきにより定電圧回路１００内の電界効果トランジスタ（Ｔｒ_１、Ｔｒ_２、Ｔｒ_３、Ｔｒ_４）の閾値電圧が低下した場合：
（イ）製造ばらつきにより、第２の電界効果トランジスタＴｒ_２の閾値電圧が低下したと仮定する。式（２８）から、第１の抵抗器Ｒ_１と第２の電界効果トランジスタＴｒ_２と第３の抵抗器Ｒ_３とを流れる電流Ｉ_２が増加する。電流Ｉ_２が増加すると、第３の抵抗器Ｒ_３の両端間電圧増加に伴って接続点Ｐ_１の電位が低下する。接続点Ｐ_１の電位が低下すると、接続点Ｐ_１と接続された第３の電界効果トランジスタＴｒ_３のゲ−ト電位が低下する。第３の電界効果トランジスタＴｒ_３のゲ−ト電位が低下すると、連動して第３の電界効果トランジスタＴｒ_３のソ−スの電位も低下する。第３の電界効果トランジスタＴｒ_３のソ−スの電位が低下すると、第４の抵抗器Ｒ_４を介して接続点Ｐ_２の電位も低下する。
【００２８】
（ロ）接続点Ｐ_２の電位が低下すると、ゲートを共通接続している第２及び第４の電界効果トランジスタＴｒ_２、Ｔｒ_４のそれぞれのゲート電位が低下する。第２及び第４の電界効果トランジスタＴｒ_２、Ｔｒ_４のそれぞれのゲート電位が低下すると、ゲ−ト−ソ−ス間電圧の低下により電流Ｉ_２と電流Ｉ_３が減少する。電流Ｉ_２が減少すると、第３の抵抗器Ｒ_３により接続点Ｐ_１の電位は増加する。
【００２９】
（ハ）第２の電界効果トランジスタＴｒ_２のゲ−ト−ソ−ス間電圧の減少量と閾値電圧の減少量が等しくなると、接続点Ｐ_１の電位の増減が相殺され閾値電圧変動前と等しくなる。さらに電流Ｉ_２も閾値電圧変動前と等しくなる。ここで、第３の抵抗器Ｒ_３の抵抗値が第１の抵抗器Ｒ_１の抵抗値の２倍以上であり、第４の抵抗器Ｒ_４の抵抗値が第１の抵抗器Ｒ_１の抵抗値以下になるように設計されている。したがって、接続点Ｐ_１における電圧変動の利得が、第２の電界効果トランジスタＴｒ_２におけるゲ−ト電圧の変動に対して十分に確保できる状態になる。故に、第２の電界効果トランジスタＴｒ_２のドレイン電流Ｉ_２の安定性が一層増す。
【００３０】
（ニ）また、式（３０）から、第２の電界効果トランジスタＴｒ_２と第４の電界効果トランジスタＴｒ_４のソ−ス電位は略一定になる。このようなフィ−ドバックにより、接続点Ｐ_２が上記の閾値電圧の変動分だけ低下すると、第４の電界効果トランジスタＴｒ_４のゲ−ト電圧の減少も製造ばらつきによる閾値電圧の低下分に相当する。この結果、ドレイン電流Ｉ_３はドレイン電流Ｉ_２同様ほぼ一定に保たれる。また、第２の電界効果トランジスタＴｒ_２の閾値電圧が上昇し、ドレイン電流Ｉ_２が減少した場合も同様に電流Ｉ_３はほぼ一定になる。また、第１の電界効果トランジスタＴｒ_１、第３の電界効果トランジスタＴｒ_３、第４の電界効果トランジスタＴｒ_４の閾値電圧が変動した場合においても、電流出力端子１２９と電流出力端子１２８間を流れる電流Ｉ_３は一定に保たれる。
【００３１】
次に、図１を用いて、第１の実施の形態に係る定電圧回路３００の動作を説明する。
【００３２】
（イ）定電圧回路３００は、定電流回路１００の供給する一定の電流Ｉ_３を負荷（第５の抵抗器）Ｒ_５により電圧に変換して出力する。定電流回路１００は、定電流回路１００内の抵抗器（Ｒ_１、Ｒ_２、Ｒ_３、Ｒ_４）の環境変動等による抵抗値の変動が生じても安定して定電流Ｉ_３を出力する。尚、集積化により定電圧回路３００内の抵抗（Ｒ_１、Ｒ_２、Ｒ_３、Ｒ_４、Ｒ_５）の変動率は等しい。よって、第５の抵抗器Ｒ_５の抵抗値が変動した場合、第３の抵抗器Ｒ_３が第５の抵抗器Ｒ_５と同じ変動率で変動する。第５の抵抗器Ｒ_５と第６の抵抗器Ｒ_６の変動率が等しいので出力電圧Ｖ_ｏｕｔは変動しない。
【００３３】
（ロ）また、定電流回路１００内の電界効果トランジスタ（Ｔｒ_１、Ｔｒ_２、Ｔｒ_３、Ｔｒ_４）の製造ばらつき等による閾値電圧の変動が生じても、定電流回路１００は安定して定電流Ｉ_３を出力する。定電圧回路３００の電圧出力端子１２２の電圧をＶ_ｏｕｔとする。Ｖ_ｏｕｔは第２の基準電位端子１２０の電圧Ｖ_ｃｃから第５の抵抗器Ｒ_５における電圧降下分を引いたものに等しく：
Ｖ_ｏｕｔ＝Ｖ_ｃｃ−Ｒ_５×Ｉ_３・・・（３１）
となる。電流出力端子１２９と電流入力端子１２８間を流れる電流Ｉ_３は常に一定である。したがって、定電圧回路３００の出力電圧Ｖ_ｏｕｔも常に一定となる。
【００３４】
このように第１の実施の形態によれば、環境変動及び製造ばらつきに対して安定して定電流を出力可能な定電流回路１００を提供できる。更に、定電流回路１００の供給電流を利用し、非常に信頼性の高い定電圧回路３００を提供できる。
【００３５】
（第２の実施の形態）
図２（ａ）に示すように、本発明の第２の実施の形態に係るレベルシフト回路３０１は、第２の基準電位端子１２０にドレインを接続し、第５の抵抗器Ｒ_５にソ−スを接続し、ゲ−トに入力端子１２３を接続した第５の電界効果トランジスタＴｒ_５を更に備える点が図１と異なる。第５の電界効果トランジスタＴｒ_５のドレインは、定電流回路１００の外部の第２の基準電位端子１２０に接続されているが、定電流回路１００内の第２の基準電位端子１２０に接続されていてもよい。第５の電界効果トランジスタＴｒ_５は、出力電圧Ｖ_ｏｕｔを入力電圧Ｖ_ｉｎにより制御する。よって、第５の電界効果トランジスタＴｒ_５の閾値電圧は、定電流回路１００内の電界効果トランジスタ（Ｔｒ_１、Ｔｒ_２、Ｔｒ_３、Ｔｒ_４）の閾値電圧と異なっていてもよい。図２（ａ）に示すレベルシフト回路３０１は、実際には、同一半導体基板上にモノリシックに集積化されている。或いは、定電圧回路３００のみを同一半導体基板上にモノリシックに集積化し、第５の電界効果トランジスタＴｒ_５を外付けとする構造でもよい。他の構造については、第１の実施の形態に係る定電圧回路３００と同様である。
【００３６】
次に、図２（ａ）を用いて、本発明の第２の実施の形態に係るレベルシフト回路３０１の動作を説明する。
【００３７】
（イ）入力端子１２３に入力電圧Ｖ_ｉｎを印加する。入力電圧Ｖ_ｉｎを印加すると、電界効果トランジスタＴｒ_５のゲート電位が定まる。すると、電界効果トランジスタＴｒ_５のソース電位は、ゲート電位からゲート―ソース間電圧分だけ低い所に定まる。電界効果トランジスタＴｒ_５のゲート―ソース間電圧は、定電流回路１００の電流入力端子１２８に流れる電流I_３と電界効果トランジスタＴｒ_５のゲート幅を設定すると、式（１６）の関係から定まる。定電流回路１００は、製造ばらつき及び環境変動等に関しても安定して定電流Ｉ_３を供給する。よって、入力電圧Ｖ_ｉｎの電圧が一定量増加・減少すると、同じ電圧値だけ第５の電界効果トランジスタＴｒ_５のソース電位も同じ電圧だけ増加・減少する。
【００３８】
（ロ）第５の抵抗器Ｒ_５において生じる電圧降下も、定電流Ｉ_３が安定しているため常に一定であるので、第５の電界効果トランジスタＴｒ_５のソース電位が増加・減少すると、同量だけ出力電圧Ｖ_ｏｕｔも増加・減少する。この結果、入力電圧Ｖ_ｉｎが一定量だけ増加・減少した電圧を、出力電圧Ｖ_ｏｕｔとして出力する所謂レベルシフトを行う。
【００３９】
第２の実施の形態によれば、製造ばらつきに起因する電界効果トランジスタの閾値電圧の変動に対しても、安定して直流電位のレベルシフトを行うことができる。また、環境変動等による抵抗ばらつきに対しても同様に安定である。
【００４０】
（第３の実施の形態）
図２（ｂ）に示すように、本発明の第３の実施の形態に係る定電圧回路３０２は、定電流回路１００の電流出力端子（図示せず）にソースを接続し、入力端子１２３にゲートを接続した第５の電界効果トランジスタＴｒ_５、第５の抵抗器Ｒ_５にドレインを接続し、第５の電界効果トランジスタＴｒ_５のドレインにソースを接続した第６の電界効果トランジスタＴｒ_６、第６の電界効果トランジスタＴｒ_６のゲートに接続された電圧源回路１０１を更に備える点が図１と異なる。更に、第６の電界効果トランジスタＴｒ_６のドレインと第５の抵抗器Ｒ_５との接続点に電圧出力端子１２２が接続されている。図２（ｂ）に示す定電圧回路３０２は、同一半導体基板上にモノリシックに集積化されている。高周波領域において定電圧回路３０２を動作させる場合に、第５の電界効果トランジスタＴｒ_５のミラー効果が問題となる。このミラー効果は、第５の電界効果トランジスタＴｒ_５内部の寄生容量等に起因して生じる。よって、高周波領域において第５の電界効果トランジスタＴｒ_５の増幅率が低下する。この為、第６の電界効果トランジスタＴｒ_６を、第５の電界効果トランジスタＴｒ_５にカスコ−ド接続することによりミラー効果の発生を防止する。尚、第３の実施の形態に係る第５の電界効果トランジスタＴｒ_５は、高周波動作が可能な電界効果トランジスタを用いることが望ましい。第５の抵抗器Ｒ_５、第６の電界効果トランジスタＴｒ_６、第５の電界効果トランジスタＴｒ_５には電流Ｉ_３が流れる。
次に、図２（ｂ）を用いて、本発明の第３の実施の形態に係る定電圧回路３０２の動作を説明する。
【００４１】
（イ）入力端子１２３には、高周波の交流電圧が入力電圧Ｖ_ｉｎとして印加される。入力電圧Ｖ_ｉｎが第５の電界効果トランジスタＴｒ_５のゲートに印加されると、第５の電界効果トランジスタＴｒ_５が、入力電圧Ｖ_ｉｎの交流電圧値に応じてターン・オンとターン・オフとを交互に繰り返す。また、第６の電界効果トランジスタＴｒ_６は、ゲートが電圧源回路１０１に接続され、常に導通状態となっている。
【００４２】
（ロ）第２の基準電位端子１２０の電圧値Ｖ_ｃｃは、先ず第５の抵抗器Ｒ_５で電圧降下する。次に第６の電界効果トランジスタＴｒ_６を介して第５の電界効果トランジスタＴｒ_５のドレインに印加される。第５の電界効果トランジスタＴｒ_５はターン・オンとターン・オフとを交互に繰り返しているので、電圧出力端子１２２からは入力電圧Ｖ_ｉｎと逆相の交流電圧が出力される。電流Ｉ_３は定電流回路１００により一定に保たれるので、出力電圧Ｖ_ｏｕｔも一定に保たれる。
【００４３】
第３の実施の形態によれば、高周波動作時においても安定して定電圧を出力可能な定電圧回路３０２を提供する事ができる。第３の実施の形態に係る定電圧回路３０２は、環境変動や製造ばらつきに対する安定性が特に高い。
【００４４】
（第４の実施の形態）
図３（ａ）に示すように、本発明の第４の実施の形態に係るレギュレータ３０６は、入力端子１２３からの不安定な電圧を安定な電圧に変換しレギュレータ３０６の電圧出力端子１２２に出力する通過要素１０３、通過要素１０３と電圧出力端子１２２との間に一端を接続した第６の抵抗器Ｒ_６、第６の抵抗器Ｒ_６に直列接続された第７の抵抗器Ｒ_７、正（＋）入力端子を定電圧回路３００の電圧出力端子１２２に接続し、第６の抵抗器Ｒ_６と第７の抵抗器Ｒ_７との間に負（−）入力端子を接続し、出力を通過要素１０３に接続した演算増幅器１０２を更に備える点が図１と異なる。図３（ａ）に示すレギュレータ３０６は、同一半導体基板上にモノリシックに集積化されている。或いは、定電圧回路３００のみを同一半導体基板上にモノリシックに集積化し、演算増幅器１０２、通過要素１０３、第６の抵抗器Ｒ_６、第７の抵抗器Ｒ_７を外付けとする構造でもよい。他の構造については、図１に示す第１の実施の形態に係る定電圧回路３００の構造と同様である。
【００４５】
次に、図３（ａ）を用いて、本発明の第４の実施の形態に係るレギュレータ３０６の動作を説明する。
【００４６】
（イ）定電圧回路３００からの出力電圧Ｖ_ｏｕｔは、レギュレータ３０６の基準電位Ｖ_Ｒとして用いられる。第６の抵抗器の抵抗値をＲ_６、第７の抵抗器の抵抗値をＲ_７、電圧出力端子１２２の電圧をＶ_outとする。第６の抵抗器Ｒ_６と第７の抵抗器Ｒ_７との接続点の電圧は｛Ｒ_７／（Ｒ_６＋Ｒ_７）｝×Ｖ_outである。
【００４７】
（ロ）また、基準電位Ｖ_Ｒと｛Ｒ_７／（Ｒ_６＋Ｒ_７）｝×Ｖ_ｏｕｔが演算増幅器１０２で増幅され、出力電圧Ｖ_outと一致し安定する。この時、演算増幅器１０２の増幅率をＡとすると：
Ｖ_out＝Ｖ_ＲＡ／｛１＋Ｒ_７／（Ｒ_６＋Ｒ_７）×Ａ｝Ｖ_Ｒ（Ｒ_６＋Ｒ_７）／Ｒ_７・・・（３２）
と書ける。基準電圧Ｖ_Ｒは環境変動及び製造ばらつきに対して安定である。よって、式（３２）からレギュレータ３０６の出力も安定となる。
【００４８】
第４の実施の形態によれば、第１の実施の形態に係る定電圧回路３００の出力電圧を基準電位として用いることで、信頼性が高く、高精度なレギュレータ３０６を提供することができる。
【００４９】
（第５の実施の形態）
図３（ｂ）に示すように、本発明の第５の実施の形態に係るＤ／Ａ変換回路３０７は、電圧出力端子１２２に各々の一端を接続し、複数の抵抗器からなる重み抵抗１７０を備える点が図１と異なる。更にグラウンドに一端が接続された第６の抵抗器Ｒ_６、出力を電圧出力端子１２２と負（−）入力端子に接続した演算増幅器１０２を備える。出力が電圧出力端子１２２と負（−）入力端子の間にはフィードバック抵抗器Ｒ_０が更に接続されている。重み抵抗１７０の出力を演算増幅器１０２の負（−）入力端子とグラウンドとに切り換えるスイッチ回路１８０を備える。Ｄ／Ａ変換回路３０７は、同一半導体基板上にモノリシックに集積化されている。或いは、定電圧回路３００のみを同一半導体基板上にモノリシックに集積化し、重み抵抗１７０、スイッチ回路１８０、演算増幅器１０２、第６の抵抗器Ｒ_６を外付けとする構造でもよい。他の構造については、図１に示す第１の実施の形態に係る定電圧回路３００と同様である。
【００５０】
次に、図３（ｂ）を用いて、本発明の第５の実施の形態に係るＤ／Ａ変換回路３０７の動作を説明する。
【００５１】
（イ）定電圧回路３００の出力電圧は、基準電位Ｖ_Ｒとして用いられる。図３（ｂ）に示すスイッチS_１〜S_nは、外部から入力されるディジタル信号の０と１に呼応して切り替わる。基準電位Ｖ_Ｒから２^{（Ｋ−１）}Ｒ（Ｋ＝１〜Ｎ）の値を持つ重み抵抗を介して流れる電流をＩ_１〜Ｉ_nとする。重み抵抗１７０を通過した各電流Ｉ_１〜Ｉ_nうち、演算増幅器１０２の負（−）入力端子に流れた電流の合計Ｉ_oが、フィードバック抵抗器Ｒ_０で負帰還しつつ増幅される。
【００５２】
（ロ）フィードバック抵抗器Ｒ_oの大きさをＲ／２、各スイッチS_１〜S_nでのディジタル信号をb_１〜b_nとする。即ち、各電流Ｉ_１〜Ｉ_nが、演算増幅器１０２の負（−）入力端子に流れた時を１、流れない時を０とする。電圧出力端子１２２の出力電圧Ｖ_ｏｕｔは：
Ｖ_ｏｕｔ＝−Ｉ_oＲ_o＝−Ｖ_Ｒ（b_１×２^−１＋b_２×２^−２＋…＋b_n×２⁻ ⁿ）・・・（３３）
と書ける。この結果、Ｄ／Ａ変換回路３０７の電圧出力端子１２２にアナログ信号を出力する。式（３３）より、基準電圧Ｖ_Ｒが抵抗ばらつきや製造ばらつきに対して安定であることが望ましい。定電圧回路３００の出力する電圧は環境変動及び製造ばらつきに対して安定であるから、Ｄ／Ａ変換回路３０７の出力も安定である。
【００５３】
第５の実施の形態によれば、第１の実施の形態に係る定電圧回路３００の出力電圧を基準電位として用いることで、信頼性が高く、高精度なＤ／Ａ変換回路３０７を提供することができる。
【００５４】
（第６の実施の形態）
図４に示すように、本発明の第６の実施の形態に係る差動増幅回路３０３は、第２の基準電位端子１２０に一端を接続し、第５の抵抗器Ｒ_５と並列に接続された第６の抵抗器Ｒ_６を更に備える点が図１と異なる。更に、第５及び第６の抵抗器Ｒ_５、Ｒ_６にそれぞれドレインを接続し、第４の電界効果トランジスタＴｒ_４のドレインにそれぞれソースを接続した第５及び第６の電界効果トランジスタＴｒ_５、Ｔｒ_６を備える。第５の抵抗器Ｒ_５と第５の電界効果トランジスタＴｒ_５のドレインとの接続点に第１の電圧出力端子１２５が接続されている。第６の抵抗器Ｒ_６と第６の電界効果トランジスタＴｒ_６のドレインとの接続点に第２の電圧出力端子１２６が接続されている。第５の電界効果トランジスタＴｒ_５及び第６の電界効果トランジスタＴｒ_６と定電流回路１００内の電界効果トランジスタ（Ｔｒ_１、Ｔｒ_２、Ｔｒ_３、Ｔｒ_４）とは、閾値電圧は異なっていても構わない。但し、第５の電界効果トランジスタＴｒ_５と第６の電界効果トランジスタＴｒ_６とは、同一の特性を有していることが望ましい。図４に示す差動増幅回路３０３は、同一半導体基板上にモノリシックに集積化されている。他の構造については、図１に示す第１の実施の形態に係る定電圧回路３００の構造と同様である。
【００５５】
第５の電界効果トランジスタＴｒ_５のドレイン電流をＩ_４、第６の電界効果トランジスタＴｒ_６のドレイン電流をＩ_５とする。第５の抵抗器Ｒ_５には電流Ｉ_４、第６の抵抗器Ｒ_６には電流Ｉ_５が流れる。図４に示す第１の電界効果トランジスタＴｒ_１、第２の電界効果トランジスタＴｒ_２、第３の電界効果トランジスタＴｒ_３はゲート幅が等しいとする。一例として、定数β(＝β_１＝β_２＝β_３)は４×１０^-2程度とする。また、閾値電圧Ｖ_toは例えば−０．５（Ｖ）を製造ばらつきの平均値とし、製造ばらつきに起因して最大±２０％程変動すると仮定する。すべての抵抗は例えば温度などの環境変動によって値が最大±２０％程変動すると仮定する。以上の条件下にて、電流I₁の値は、式（２２）より：
I₁≒１０^-2(Ａ) ・・・（３４）
となる。図１における電流Ｉ₂の値は、電界効果トランジスタのドレイン―ソース間電圧を動作範囲においてほぼ０(Ｖ)としてよいので、Ｖ_gs _２＝０(Ｖ)として式（２５）に代入すると：
I₂≒１０^-2(Ａ) ・・・（３５）
になる。図４における電流Ｉ₃の値は、式（３５）を式（３０）に代入することで：
I₃≒１０^-2(Ａ) ・・・（３６）
である。図４における電流Ｉ_４およびＩ_５の値は、式（３６）を式（９）、式（１０）に代入することで：
Ｉ_４≒１０^−３（Ａ）・・・（３７）
Ｉ_５≒１０^−３（Ａ）・・・（３８）
程度の値とする。
【００５６】
抵抗を温度τ_１の関数とすると、温度変動に伴う抵抗ばらつきは回路内のすべての抵抗器で等しいので、温度係数をＡとすると：
d Ｒ_x／dτ_１＝Ａ（x＝１,２,３,４,５,６）・・・（３９）
と書ける。式（９）、式（２８）、式（３０）、式（３１）から：
Ｖ_out _１＝Ｖ_cc−αＲ_５Ｒ_２（Ｖ_cc −Ｖ_ss−Ｒ_４βＶ_to ²− Ｖ_to／２）／Ｒ_１［（Ｒ_１＋Ｒ_３）−１／（２βＶ_ｔｏ）］・・・（４０）
と書ける。式（４０）について両辺をdτ_１で微分し、式（３９）を用いると： d（Ｖ_out _１）／dτ_１＝−αＡI_４−αＡ（Ｒ_５／Ｒ_１） I_２＋αＡ（Ｒ_５Ｒ_２／Ｒ_１ ^２） I_２−αＡ（Ｒ_５Ｒ_２／Ｒ_１〔（Ｒ_１＋Ｒ_３）− １／（２βＶ_to）〕）βＶ_to ^２＋２αＡ〔Ｒ_５／｛（Ｒ_１＋Ｒ_３）− １／（２βＶ_to）｝〕×〔（Ｖ_cc −Ｖ_ss−Ｒ_４β_２Ｖ_to ^２− Ｖ_to／２）／｛（Ｒ_１＋Ｒ_３）− １／（２βＶ_to）｝〕・・・（４１）
となる。βＶ_to ^２は式（２２）、式（３４）より１０^- ^２（Ａ）程度、−１／（２βＶ_to）が２５（Ω）程度であるから、例えばＶ_cc −Ｖ_ss≦１０（Ｖ）とすると、（Ｖ_cc −Ｖ_ss−Ｒ_４βＶ_to ^２− Ｖ_to／２）／｛（Ｒ_１＋Ｒ_３）− １／（２βＶ_to）｝≦１（Ａ）程度になる。これより右辺第５項について：
〔Ｒ_５／｛（Ｒ_１＋Ｒ_３）− １／（２βＶ_to）｝〕×〔（Ｖ_cc −Ｖ_ss−Ｒ_４βＶ_to ^２− Ｖ_to／２）／｛（Ｒ_１＋Ｒ_３）− １／（２βＶ_to）｝〕≦１０^- ^１（Ｖ）・・・（４２）
が言える。また、βＶ_to ^２は式（２２）、式（３４）より１０^- ^２（Ａ）程度であるから、右辺第４項について：
（Ｒ_５Ｒ_２／Ｒ_１〔（Ｒ_１＋Ｒ_３）− １／（２βＶ_to）〕）βＶ_to ^２≦１０^- ^２（Ｖ）・・・（４３）
となる。よって式（４１）は式（３１）、式（３６）、式（４２）、式（４３）より：
d（Ｖ_out _１）／dτ_１≦Ａα×１０^- ^１（Ｖ）・・・（４４）
となり、条件より０≦α≦１だから、温度変化に対する第１の電圧出力端子１２５の出力電圧Ｖ_out _１の変動は抵抗の変動の１０^- ^１（Ｖ）程度またはそれ以下であり、非常に安定である。第２の電圧出力端子１２６の出力電圧Ｖ_out _２に関しても同様である。
【００５７】
一方、第６の実施の形態に係る差動増幅回路３０３内のすべての電界効果トランジスタの閾値電圧Ｖ_toを製造ばらつきを表すτ_２の関数とする。集積化されているので、回路内すべての電界効果トランジスタについて：
ｄＶ_to／ｄτ_２＝Ｂ（Ｂは一定）・・・（４５）
が成り立つとする。式（４０）について両辺をτ_２で微分し、式（４５）を用いると：
ｄ（Ｖ_out _１）／ｄτ_２＝Ｂα（Ｒ_５Ｒ_２／Ｒ_１ ^２）×〔Ｒ_１／｛Ｒ_１＋Ｒ_３− １／（２βＶ_to）｝×〔２Ｒ_４βＶ_to-Ｒ_４／２｛Ｒ_１＋Ｒ_３− １／（２βＶ_to）｝〕＋Ｒ_１／２｛Ｒ_１＋Ｒ_３− １／（２βＶ_to）｝＋Ｒ_１（Ｖ_cc−Ｖ_ss−Ｖ_to／２）／〔２βＶ_to ^２｛Ｒ_１＋Ｒ_３−１／（２βＶ_to）｝^２〕〕・・・（４６）
となる。式（４６）について、式（２２）、式（３４）よりβＶ_toは−２×１０^- ^２（Ω^- ^１）程度、βＶ_to ^２は１０^- ^２（Ａ）程度、−１／（２βＶ_to）が２５（Ω）程度である。一例として、Ｒ_４＝５０（Ω）、Ｒ_１＝５０（Ω）、Ｒ_３＝４２５（Ω）とすると、Ｒ_１／｛Ｒ_１＋Ｒ_３− １／（２βＶ_to）｝≒１０^- ^１（Ｖ）、Ｒ_４βＶ_to≒−１、Ｖ_cc−Ｖ_ss≦１０（Ｖ）として、（Ｖ_cc−Ｖ_ss−Ｖ_to／２）／〔２βＶ_to ^２｛Ｒ_１＋Ｒ_３− １／（２βＶ_to）｝≦２より、Ｒ_５Ｒ_２／Ｒ_１ ^２が１程度あるいはそれ以下になるようにＲ_５、Ｒ_２に適切な値を与えると：
ｄ（Ｖ_out _１）／ｄτ_２≦Ｂα×１０^- ^１・・・（４７）
の範囲で動作することがわかる。条件より０≦α≦１だから、式（４７）から第１の電圧出力端子１２５の電圧Ｖ_out _１の変動は、製造ばらつきによる電界効果トランジスタにおける閾値電圧Ｖ_toの変動の１０^−１程度またはそれ以下であり、非常に安定である。また、第２の電圧出力端子１２６の出力電圧Ｖ_out _２に関しても同様である。
【００５８】
次に、図４及び図５を用いて、本発明の第６の実施の形態に係る差動増幅回路３０３の動作を説明する。但し、第１の実施の形態に係る定電圧回路３００と同一の動作については説明を一部省略する。
【００５９】
（イ）環境変動により抵抗器Ｒ_３の抵抗値が増加、又は製造ばらつきにより第２の電界効果トランジスタＴｒ_２の閾値電圧が低下したと仮定すると、接続点Ｐ_１の電位が低下する。第１の電界効果トランジスタＴｒ_１のゲートおよびソース電位は接地されているため不変であるから、第３の電界効果トランジスタＴｒ_３のドレイン電流Ｉ_２が増加すると、接続点Ｐ_１の電位が低下する。接続点Ｐ_１の電位が低下すると、連動して接続点Ｐ_２の電位も低下する。
【００６０】
（ロ）接続点Ｐ_２の電位が低下すると、第２の電界効果トランジスタＴｒ_２のゲート電位が低下して電流Ｉ_２が減少する。同時に電流Ｉ_３も減少する。電流Ｉ_３が減少すると第３の抵抗器により接続点Ｐ_１の電位が増加する。この結果、電流Ｉ_３は一定値に保たれる。
【００６１】
（ハ）電流Ｉ_３が一定値に保たれるので、式（９）及び式（１０）より電流Ｉ_４及び電流Ｉ_５も環境変動及び製造ばらつきに対して安定した値となる。電流Ｉ_４及び電流Ｉ_５が安定なので、式（１１）及び式（１２）より、出力電圧Ｖ_ｏｕｔ１、Ｖ_ｏｕｔ２も安定となる。
【００６２】
（ニ）この結果、図５（ａ）に示すように、第６の実施の形態に係る差動増幅回路においては、電界効果トランジスタの閾値電圧が−０．６Ｖから−０．４Ｖに渡って変化しても出力電圧はほぼ一定に保たれる。また、図５（ｂ）に示すように、第６の実施の形態に係る差動増幅回路３０３では、−２５℃から７５℃に渡って温度が変化しても出力電圧はほぼ一定に保たれる。
【００６３】
このように、第６の実施の形態によれば、製造ばらつきに起因する電界効果トランジスタの閾値電圧及び環境変動等に起因する抵抗ばらつきが発生しても、安定して差動電圧を出力することができる。また、定電流回路１００外部の第５の抵抗器Ｒ_５及び第６の抵抗器Ｒ_６の抵抗値の変動に対しても、安定して差動電圧を出力できる。
【００６４】
図６（ａ）に示すように、第６の実施の形態の第１の変形例に係る差動増幅回路３０４は、差動入力端子１２４に接続された電圧源回路１０１を更に備える点が図４と異なる。よって、第６の電界効果トランジスタＴｒ_６は常時ターン・オンした状態となる。よって、第１の電圧出力端子１２５からは、入力電圧Ｖ_ｉｎのみに依存した電圧Ｖ_ｏｕｔ１が出力される。したがって、第６の実施の形態と同様に、製造ばらつきや環境変動に対して非常に安定な差動出力電圧が得られる。
【００６５】
図６（ｂ）に示すように、第６の実施の形態の第２の変形例に係る差動増幅回路３０５は、第５及び第６の抵抗器Ｒ_５、Ｒ_６にドレインをそれぞれ接続し、第５及び第６の電界効果トランジスタＴｒ_５、Ｔｒ_６のドレインにソースをそれぞれ接続した第７及び第８の電界効果トランジスタＴｒ_７、Ｔｒ_８、第７及び第８の電界効果トランジスタＴｒ_７、Ｔｒ_８のそれぞれのゲートに接続された電圧源回路１０１を更に備える点が図４と異なる。第３の実施の形態と同様に、出力電圧Ｖ_ｏｕｔ１及びＶ_ｏｕｔ２に対するミラ−効果の影響を除去することが出来る。よって、環境変動や製造ばらつきに対して安定であり、且つ、高周波特性が良好な差動増幅回路３０５を提供できる。
【００６６】
（その他の実施の形態）
上記のように、本発明は第１乃至第６の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００６７】
第１乃至第６の実施の形態においては、電界効果トランジスタとしてｎチャンネルの接合型電界効果トランジスタ（ＪＦＥＴ）を用いている。しかし、ＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）を始め、ＭＥＳＦＥＴ、高電子移動度トランジスタ（ＨＥＭＴ）等の様々な電界効果トランジスタを使用できる。更に、微小なベース電流で駆動可能であれば、バイポーラトランジスタに応用できることは勿論である。更に、ｎチャンネルに限定されるものではなく、極性をすべて逆にしてｐチャンネルの電界効果トランジスタを使用可能である。また、定電流回路１００を、主に、定電圧回路３００及び差動増幅回路３０３に用いるとして説明した。しかし、第１の実施の形態に係る定電流回路１００は、電流源を必要とするさまざまな回路に利用できる。
【００６８】
第３の実施の形態、第６の実施の形態の第１の変形例、第６の実施の形態の第２の変形例においては、電圧の供給源として電圧源回路１０１を用いている。しかし、一定の電圧を供給可能な複雑な回路を代わりに用いてもよい。第６の実施の形態の第２の変形例においては、第７の電界効果トランジスタＴｒ_７と第８の電界効果トランジスタＴｒ_８は同一の電圧源回路１０１に接続されている。しかし、第７の電界効果トランジスタＴｒ_７と第８の電界効果トランジスタＴｒ_８のゲ−トにそれぞれ別の電圧源回路１０１を接続してもよい。
【００６９】
第４の実施の形態に係るレギュレ−タ３０６は、レギュレータの一例であり、第４の実施の形態に係る定電圧回路３００は各種のレギュレ−タに対して幅広い用途に用いられる。また、第５の実施の形態においては、重み抵抗型のＤ／Ａ変換回路３０７について説明した。しかし、第５の実施の形態に係る定電圧回路３００は、ラダー抵抗型のＤ／Ａ変換回路等の他の方式のＤ／Ａ変換回路にも適用出来る。更に、第５の実施の形態に係る定電圧回路３００は、Ｄ／Ａ変換回路だけでなくＡ／Ｄ変換回路にも適用出来る。即ち、第１の実施の形態に係る定電圧回路３００の出力電圧Ｖ_ｏｕｔは、基準電位Ｖ_Ｒとして様々な回路に利用できる。
【００７０】
このように、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲の発明特定事項によってのみ限定されるものである。
【００７１】
【発明の効果】
本発明によれば、温度などの環境変動及び製造ばらつきに起因した出力電流の変動を抑制した定電流回路を提供することができる。
【００７２】
本発明によれば、温度などの環境変動及び製造ばらつきに起因した出力電圧の変動を抑制した定電圧回路および差動増幅回路を提供することが出来る。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る定電流回路を用いた定電圧回路の回路図である。
【図２】図２（ａ）は、本発明の第２の実施の形態に係るレベルシフト回路の回路図で、図２（ｂ）は、本発明の第３の実施の形態に係る定電圧回路の回路図である。
【図３】図３（ａ）は、本発明の第４の実施の形態に係るレギュレータの回路図で、図３（ｂ）は、本発明の第５の実施の形態に係るＤ／Ａ変換回路の回路図である。
【図４】本発明の第６の実施の形態に係る差動増幅回路の回路図である。
【図５】図５（ａ）は、本発明の第６の実施の形態に係る差動増幅回路と従来の差動増幅回路との閾値電圧−差動電圧出力特性を比較する図で、図５（ｂ）は、本発明の第６の実施の形態に係る差動増幅回路と従来の差動増幅回路との温度−差動電圧出力特性を比較する図である。
【図６】図６（ａ）は、本発明の第６の実施の形態の第１の変形例に係る差動増幅回路の回路図で、図６（ｂ）は、本発明の第６の実施の形態の第２の変形例に係る差動増幅回路の回路図である。
【図７】従来の差動増幅回路の回路図である。
【符号の説明】
１００、２００定電流回路
１０１電圧源回路
１０２演算増幅器
１０３通過要素
１２０第２の基準電位端子
１２１第１の基準電位端子
１２２電圧出力端子
１３３、１３４出力端子
１２３、１３１入力端子
１２４、１３２差動入力端子
１２５第１の電圧出力端子
１２６第２の電圧出力端子
１２８電流入力端子
１２９電流出力端子
１７０重み抵抗
１８０スイッチ回路
３００定電圧回路
３０１レベルシフト回路
３０２定電圧回路
３０３、３０４、３０５、５００差動増幅回路
３０６レギュレ−タ
３０７Ｄ／Ａ変換回路
Ｔｒ_１（第１の）電界効果トランジスタ
Ｔｒ_２（第２の）電界効果トランジスタ
Ｔｒ_３（第３の）電界効果トランジスタ
Ｔｒ_４（第４の）電界効果トランジスタ
Ｔｒ_５（第５の）電界効果トランジスタ
Ｔｒ_６（第６の）電界効果トランジスタ
Ｔｒ_７（第７の）電界効果トランジスタ
Ｒ_１（第１の）抵抗器
Ｒ_２（第２の）抵抗器
Ｒ_３（第３の）抵抗器
Ｒ_４（第４の）抵抗器
Ｒ_５（第５の）抵抗器
Ｒ_６（第６の）抵抗器
Ｒ_７（第７の）抵抗器
Ｒｋ_１、Ｒｋ_２抵抗器[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a constant current circuit capable of stably supplying a constant current against environmental variations and manufacturing variations, and more particularly to a constant voltage circuit and a differential amplifier circuit using the constant current circuit.
[0002]
[Prior art]
Generally, the same kind of elements of a semiconductor integrated circuit are provided with close matching and high followability to environmental fluctuations. For example, it can be said that the rate of change in resistance value is the same for all resistance elements in the semiconductor integrated circuit. FIG. 7 shows a differential amplifier circuit 500 using a conventional constant current circuit 200. A constant current circuit 200 shown in FIG. 7 includes a resistor Rk connected in series between a first reference potential 121 and a second reference potential 120.₁And resistor Rk₂, A resistor R having one end connected to the first reference potential terminal 121₃, Resistor Rk₁And resistor Rk₂Connection point P to₁Is connected to the gate and resistor R₃Field effect transistor Tr with source connected to₁(Hereinafter referred to as “first prior art”).
[0003]
The operation of the conventional differential amplifier circuit 500 will be described below. First, connection point P₁The voltage of V_AAnd Field effect transistor Tr₁, Tr₂, Tr₃Current flowing in the drain of each I₃, I₄, I₅And V_AIs the potential difference between the second reference potential 120 and the first reference potential 121 and the resistor Rk.₁And Rk₂Is determined by two resistance ratios:
V_A= (Rk₁/ Rk₁+ Rk₂) X (V_cc-V_ss(1)
Holds. Resistor Rk due to environmental changes₁Resistance value is ΔRk₁And resistor Rk₂Resistance value is ΔRk₂Suppose that it fluctuates. Connection point P in this case₁The voltage at V_AIf ′, from equation (1):
V_A'= [(Rk₁+ ΔRk₁) / {(Rk₁+ ΔRk₁) + (Rk₂+ ΔRk₂)}] X (V_cc-V_ss(2)
Holds. Resistor Rk because it is integrated on the same semiconductor substrate₁And resistor Rk₂Because the rate of change of each resistance value is equal:
ΔRk₁/ Rk₁= ΔRk₂/ Rk₂       ... (3)
Holds. Substituting equation (3) into equation (2):
V_A'= V_A... (4)
Holds. Thus, resistor Rk₁And resistor Rk₂Even if the resistance value of₁Is kept constant.
[0004]
Next, the field effect transistor Tr₁The gate-source voltage of V_gs ₁And V_toIs the threshold voltage of the field-effect transistor in the circuit, β₁Is a constant depending on the gate width. From the relational expression of the field effect transistor, the gate-source voltage V_gs ₁And drain current I₃about:
I₃≒ β₁(V_gs ₁-V_to)²        ... (5)
Is established. Resistor Rk₁And resistor Rk₂Connection point P₁Is a field effect transistor Tr₁Connected to the other gate. Therefore, connection point P₁Potential V_AIs a field effect transistor Tr₁It is equal to the gate voltage.
[0005]
Normally, the output voltage V of the differential amplifier circuit 500_out ₁, V_out ₂In order to increase the dynamic range of the field effect transistor Tr₂, Tr₃The gate voltage is designed to be low. Therefore, connection point P₁And the resistor R₃The resistance value is also reduced. Therefore, resistor R₃Since the potential difference between both ends is small:
V_gs ₁≒ V_A                        ... (6)
Is established. Substituting equation (6) into equation (5):
I₃≒ β₁(V_A -V_to)²... (7)
It becomes. In the conventional differential amplifier circuit 500, the current I₄And I₅Is the field effect transistor Tr₁Drain current I₃Equal to:
I₃= I₄ + I₅                   ... (8)
Holds. Also, the current I₄, I₅Is a field effect transistor Tr₂, Tr₃Each gate input voltage V_I _n, V_R _efIt is determined by the difference. Taking equation (8) into account, α is V_I _nAnd V_R _efAs a parameter that depends on the difference between and satisfies 0 ≦ α ≦ 1:
I₄= ΑI₃                      ... (9)
I₅= (1-α) × I₃            (10)
Can be written. In FIG. 7, the voltage V of the output terminal 133_out ₁Is the voltage V of the second reference potential 120_ccTo resistor R₁Is equal to the voltage drop minus at
V_out ₁= V_cc-R₁× I₄            (11)
Can be written. Further, the voltage V of the output terminal 134_out ₂Is the voltage V of the second reference potential 120_ccTo resistor R₂Is equal to the voltage drop minus at
V_out ₂= V_cc-R₂× I₅            (12)
Call it. Substituting Equation (9) and Equation (7) into Equation (11), the voltage V of the output terminal 133_out ₁Is:
V_out ₁= V_cc-R₁αβ₁(V_A -V_to)² (13)
It becomes. Further, when the expressions (10) and (7) are substituted into the expression (12), the voltage V of the output terminal 134_out2Is:
V_out ₂= V_cc-R₂(1-α) β₁(V_A -V_to)² (14)
It becomes.
[0006]
Japanese Patent Application Laid-Open No. 10-65462 discloses a technique using a constant current circuit in which a field effect transistor and a Schottky diode are connected in series (hereinafter referred to as “second prior art”).
[0007]
[Problems to be solved by the invention]
In an integrated differential amplifier circuit, individual differences in parameters of each element may occur due to environmental fluctuations such as temperature. Further, individual differences in parameters also occur due to manufacturing variations of each element constituting the circuit. Therefore, it is necessary to design a differential amplifier circuit that can compensate for such individual differences in the parameters of each element.
[0008]
Each input voltage V of the input terminals 131 and 132 shown in FIG._I _n, V_R _efIs assumed to be constant. Resistor R due to environmental changes such as temperature₁ , R₂When the resistance value of the output terminal fluctuates, in the first prior art, as apparent from the equations (13) and (14), the respective voltages V of the output terminals 133 and 134 are as follows._out ₁, V_out ₂Will fluctuate greatly. Further, the threshold voltage V of the field effect transistor_toHowever, there is a problem that the output voltage is not stable because the second prior art cannot be sufficiently compensated for due to manufacturing variations.
[0009]
In view of the above problems, the present invention provides a constant current circuit that suppresses fluctuations in output current due to environmental fluctuations such as temperature and manufacturing fluctuations, and a constant voltage circuit and a differential amplifier circuit using the constant current circuit. The purpose is to provide.
[0010]
[Means for Solving the Problems]
In order to achieve the above object, the first feature of the present invention is that (a) a first field effect transistor having a source and a gate connected to a first reference potential terminal; (b) a first reference potential terminal; First and second resistors connected at one end and connected in parallel to each other; (C) A source is connected to each of the first and second resistors, and each gate is connected to the first field effect. Second and fourth field effect transistors connected to the drain of the transistor; (d) a third resistor having one end connected to the second reference potential terminal; and (e) a drain connected to the second reference potential terminal. A third field effect transistor having a gate connected to a connection point between the third resistor and the drain of the second field effect transistor; (f) the source of the third field effect transistor and the first field effect transistor; Between the drain of And a resistance value ratio of the second resistor to the first resistor and a gate width ratio of the second field effect transistor to the fourth field effect transistor substantially coincide with each other. The gist of the present invention is a constant current circuit. Here, “substantially match” means that, for example, the resistance value ratio of the second resistor to the first resistor and the gate width ratio of the second field effect transistor to the fourth field effect transistor are ± 10. It means that they match within a range that allows a variation of about%.
[0011]
According to the constant current circuit according to the first feature, the first resistor and the second field effect transistor, and the second resistor and the fourth field effect transistor have a symmetric structure. Therefore, the rate of change of the drain current of the second field effect transistor and the drain current of the fourth field effect transistor are equal. The first resistor, the third resistor, the fourth resistor, the first field effect transistor, and the third field effect transistor operate to keep the drain current of the second field effect transistor constant. . Therefore, the drain current of the fourth field effect transistor is also kept constant. The drain current of the fourth field effect transistor is used as the output current of the constant current circuit according to the first feature.
[0012]
According to a second aspect of the present invention, there is provided a constant current circuit according to the first aspect; and (a) a fifth resistor connected between the drain of the fourth field effect transistor and the second reference potential terminal. (B) The gist of the present invention is a constant voltage circuit including a voltage output terminal connected to a connection point between the fifth resistor and the drain of the fourth field effect transistor.
[0013]
According to the constant voltage circuit according to the second feature, the constant voltage circuit is configured using the constant current circuit according to the first feature as a current source. Moreover, even if environmental fluctuations, such as temperature changes, occur, the fifth resistor and the second resistor have the same resistance value variation rate. Thereby, it is possible to provide a constant voltage circuit that is stable against temperature changes. Furthermore, since the constant current circuit according to the first feature is stable against environmental variations and manufacturing variations, it is possible to provide a highly reliable constant voltage circuit.
[0014]
The third feature of the present invention is the constant current circuit according to the first feature; and (a) fifth and sixth resistors having one end connected to the second reference potential terminal and connected in parallel to each other; (B) a differential amplifier circuit including fifth and sixth field effect transistors each having a drain connected to the fifth and sixth resistors and a source connected to the drain of the fourth field effect transistor; It is a summary.
[0015]
According to the differential amplifier circuit according to the third feature, the constant current circuit according to the first feature is used as a current source in the same manner as the constant voltage circuit according to the second feature. Therefore, a differential amplifier circuit that is stable against environmental fluctuations and manufacturing variations can be provided.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
Next, embodiments of the present invention will be described with reference to the drawings. In the descriptions of the drawings in the first to sixth embodiments, the same or similar parts are denoted by the same or similar reference numerals. However, it should be noted that the drawings are schematic, and the relationship between the thickness and the planar dimensions, the ratio of the thickness of each layer, and the like are different from the actual ones. Therefore, specific thicknesses and dimensions should be determined in consideration of the following description. Moreover, it is a matter of course that portions having different dimensional relationships and ratios are included between the drawings.
[0017]
(First embodiment)
As shown in FIG. 1, the constant voltage circuit 300 according to the first embodiment of the present invention includes a constant current circuit 100 and a load R.₅It consists of. The constant current circuit 100 includes a first field effect transistor Tr having a source and a gate connected to a first reference potential terminal 121.₁The first and second resistors R are connected to the first reference potential terminal 121 and connected in parallel to each other.₁, R₂, First and second resistors R₁, R₂To the first field effect transistor Tr.₁Second and fourth field effect transistors Tr connected to the drains of₂, Tr₄The third resistor R having one end connected to the second reference potential terminal 120₃The drain is connected to the second reference potential terminal 120, and the third resistor R₃And the second field effect transistor Tr₂Connection point P with the drain of₁Third field effect transistor Tr having a gate connected to₃, Third field effect transistor Tr₃Source and first field effect transistor Tr₁A fourth resistor R connected between the first and second drains₄Is provided. An n-channel junction field effect transistor (JFET) can be used as the field effect transistor. A current output terminal 129 is connected to the second reference potential terminal 120. Fourth field effect transistor Tr₄The current input terminal 128 is connected to the drain. Current I flowing between current output terminal 129 and current input terminal 128₃Is always kept constant. Second reference potential terminal 120 and fourth field effect transistor Tr₄The fifth resistor (load) R between the drain of₅Is connected. Furthermore, the fifth resistor (load) R₅And the fourth field effect transistor Tr₄A voltage output terminal 122 is connected to a connection point with the drain. A constant output voltage V from the voltage output terminal 122_outIs output. Where the fifth resistor R₅Various loads can be used instead. As the load, a resistor, an element having impedance, or a combination thereof can be used.
[0018]
In the constant current circuit 100 according to the first embodiment, the fourth field effect transistor Tr₄Gate width W₄, Second field effect transistor Tr₂Gate width W₂, Second resistor R₂, First resistor R₁Regarding:
W₄/ W₂= R₁/ R₂               ... (15)
Design so that the relationship is established. That is, the fourth field effect transistor Tr₄Field effect transistor Tr₂Gate width ratio W₄/ W₂Is the first resistor R₁Second resistor R for₂Resistance value ratio R₁/ R₂Is designed to be approximately equal to For example, the fourth field effect transistor Tr₄Field effect transistor Tr₂Gate width ratio W₄/ W₂Is the first resistor R₁Second resistor R for₂Resistance value ratio R₁/ R₂And within a range that allows a variation of about ± 10%. The third resistor R₃Resistance value of the first resistor R₁It is preferably designed to be twice or more of the resistance value. Furthermore, the fourth resistor R₄Resistance value of the first resistor R₁It is preferable to be designed to be equal to or less than the resistance value. Thereby, the second field effect transistor Tr₂Stable operation and the third field effect transistor Tr₃Amplification of the gate voltage is ensured.
[0019]
The circuit element (Tr₁, Tr₂, Tr₃, Tr₄, R₁, R₂, R₃, R₄, R₅Is actually monolithically integrated on the same semiconductor substrate (same semiconductor chip). All field effect transistors (Tr₁, Tr₂, Tr₃, Tr₄) Are designed to be equal. Further, all resistors (R) in the constant voltage circuit 300 are integrated by integration.₁, R₂, R₃, R₄, R₅) The resistance change rate is equal. As the semiconductor substrate, a single element semiconductor substrate such as silicon (Si) or a compound semiconductor substrate such as gallium arsenide (GaAs) can be used.
[0020]
First field effect transistor Tr₁Current flowing in the drain of₁And Second field effect transistor Tr₂Gate and third field effect transistor Tr₃No current flows through the gate. Therefore, the current I₁Is a third field effect transistor Tr connected in series₃And the fourth resistor R₄And the first field effect transistor Tr₁Flowing into. First field effect transistor Tr₁Both the source and the gate are connected to the first reference potential terminal 121, and the gate-source voltage is always 0 [V]. Further, the first field effect transistor Tr is integrated by integration.₁And the third field effect transistor Tr₃It can be considered that the threshold voltages of are substantially equal. Therefore, the third field effect transistor Tr₃The gate-source voltage is also constant at approximately 0 [V]. On the other hand, the second field effect transistor Tr₂Current flowing in the drain of₂And Current I₂Is a third resistor R connected in series₃And the second field effect transistor Tr₂And the first resistor R₁And flow. Second field effect transistor Tr₂Drain and third resistor R₃And one third field effect transistor Tr₃The gates of the₁Are connected in common and the voltage is constant. Further, as shown in FIG. 1, the first resistor R₁And the second field effect transistor Tr₂And the second resistor R₂And the fourth field effect transistor Tr₄Are symmetrical with each other. Therefore, connection point P₁If the voltage at is stable, the voltage at the current input terminal 128 located symmetrically is also kept stable. Therefore, the current I flowing between the current output terminal 129 and the current input terminal 128 is₃Is also stable.
[0021]
  In general, the voltage between the gate and source electrodes of a field effect transistor is V_gs, Drain current is I, threshold voltage is V_to, Β is a constant determined by the gate width of the field effect transistor:
  I ≒ β (V_gs-V_to)²... (16)
There is a relationship. First field effect transistor Tr₁And the third field effect transistor Tr_ThreeThe gate-source voltage of V_gs1, V_gs3far. The first field effect transistor Tr₁And the third field effect transistor Tr_ThreeThe constants determined by the gate width of₁, Β_ThreeAnd The relationship of equation (16) is expressed as the first field effect transistor Tr.₁And the third field effect transistor Tr_ThreeFor each use:
  I₁≒ β₁(V_gs1-V_to)²          ... (17)
  I₁≒ β_Three(V_gs3-V_to)²          ... (18)
Is established. here:
  β₁= Β_Three                       ... (19)
So that the first field effect transistor Tr₁, Third field effect transistor Tr_ThreeIf the gate widths are designed to be equal, from equations (17) and (18):
  V_gs1= V_gs3 ... (20)
Is established. That is, the first field effect transistor Tr₁And the third field effect transistor Tr_ThreeThe gate-source voltage is always constant. First field effect transistor Tr₁Since both the gate and the source are connected to the first reference potential terminal 121, the gate-source voltage V_gs1Is 0 [V]. Thus, from equation (20):
  V_gs3= 0 (V) (21)
The third field effect transistor Tr_ThreeThe gate-source voltage is also 0 [V].
Also, substituting equation (21) into equation (18):
  I₁≒ β_ThreeV_to ² (22)
Holds. Field effect transistor Tr₂The gate-source voltage of V_gs2And For the current path from the second reference potential terminal 120 to the first reference potential terminal 121, the third resistor R_Three, Third field effect transistor Tr_ThreeGate-source voltage, first resistance R₁, Second field effect transistor Tr₂Gate-source voltage, fourth resistance R_FourThe following equation holds:
  V_cc-V_ss= R_ThreeI₂+ V_gs3+ R_FourI₁+ V_gs2+ R₁I₂ (23)
Further, when Expression (21) and Expression (22) are substituted into Expression (23):
  V_cc-V_ss= R_ThreeI₂+ R_Fourβ_ThreeV_to ²+ V_gs2+ R₁I₂ ... (24)
It becomes. Second field effect transistor Tr₂Drain current I₂And gate-source voltage V_gs2The relationship of equation (16) is used for. In addition, the field effect transistor Tr₂The constant determined by the gate width of₂As:
  I₂≒ β₂(V_gs2-V_to)²           ... (25)
Is established. Generally, the gate-source voltage of a field effect transistor in the operating range can be regarded as approximately 0 [V]. Here, the field effect transistor Tr₂Gate-source voltage V_gs2If the equation (24) is Taylor-expanded near 0 [V] and approximated to the first order:
  I₂≒ β₂(V_to ²-2V_toV_gs2(26)
It becomes.Formula (26)V_gs2Rewrite about:
  V_gs2 ≒V_to/ 2-I₂/ (2β₂V_to(27)
It becomes. Substituting equation (27) into equation (24), I₂Organize with:
  I₂= (V_cc-V_ss-R_Fourβ_ThreeV_to ²-V_to/ 2) / [(R₁+ R_Three) -1 / (2β₂V_to]] (28)
It becomes.
[0022]
Next, the operation of the constant current circuit 100 used in the constant voltage circuit 300 according to the first embodiment will be described with reference to FIG.
[0023]
(A) All resistors (R) in the constant current circuit 100 due to variations in resistance values due to environmental fluctuations, etc.₁, R₂, R₃, R₄) When the resistance value increases at the same rate of fluctuation:
(A) First, the third resistor R is caused by the variation in the resistance value due to environmental fluctuations.₃Assume that the resistance value of increases. Third resistor R₃When the resistance value of the third resistor R increases,₃The potential difference between both ends of the increases. Third resistor R₃When the potential difference between both ends of the drain increases, the drain current I₂Will increase. Drain current I₂Increases, the third resistor R₃As the voltage between both ends increases, connection point P₁The potential decreases. Connection point P₁When the potential of the voltage drops, the connection point P₁A third field effect transistor Tr connected to₃The gate potential of the gate is lowered. Third field effect transistor Tr₃When the gate potential of the third field effect transistor Tr decreases, the third field effect transistor Tr₃The source potential is also reduced.
[0024]
(B) Third field effect transistor Tr₃When the source potential of the fourth resistor R decreases, the fourth resistor R₄Connection point P via₂The potential decreases further. Connection point P₂When the potential of the second field effect transistor Tr decreases₂The gate potential of the gate is lowered. Second field effect transistor Tr₂When the gate potential of the second field effect transistor Tr decreases, the second field effect transistor Tr₂The gate-source voltage of the current is also reduced and the current I₂Decrease. Current I₂Decreases, the third resistor R₃The voltage across the both decreases. As a result, the third resistor R₃The increase and decrease of the potential difference between the two ends cancel each other.
[0025]
(C) On the other hand, the fourth field effect transistor Tr₄Current flowing through₃And As shown in Expression (16), the drain current of the field effect transistor is proportional to the gate width. The fourth field effect transistor Tr₄And the second field effect transistor Tr₂The gate voltages are the same. Therefore, the current I₂And current I₃Of the second field effect transistor Tr₂Gate width W₂And the fourth field effect transistor Tr₄Gate width W₄Is proportional to the size of each. That is, the second field effect transistor Tr₂Drain current I₂, Fourth field effect transistor Tr₄Drain current I₃, Fourth field effect transistor Tr₄Gate width W₄, Second field effect transistor Tr₂Gate width W₂about:
I₃= (W₄/ W₂) × I₂ ... (29)
The relationship is established.
[0026]
Substituting equation (15) into equation (29):
I₃= (R₁/ R₂) × I₂                ... (30)
Is established. Thereby, the second field effect transistor Tr₂And the fourth field effect transistor Tr₄The source potentials of these substantially match. Second field effect transistor Tr₂And the fourth field effect transistor Tr₄Of the fourth field effect transistor Tr₄Drain current I₃Is also constant. That is, a constant current always flows between the current output terminal 129 and the current input terminal 128. Also, the first resistor R₁, Second resistor R₂, Fourth resistor R₄The current I flowing between the current output terminal 129 and the current input terminal 128 even when the resistance value of₃Is constant.
[0027]
(B) Field effect transistors (Tr) in the constant voltage circuit 100 due to manufacturing variations.₁, Tr₂, Tr₃, Tr₄) Threshold voltage drops:
(A) Due to manufacturing variations, the second field effect transistor Tr₂Suppose that the threshold voltage of has dropped. From equation (28), the first resistor R₁And the second field effect transistor Tr₂And the third resistor R₃Current I flowing through₂Will increase. Current I₂Increases, the third resistor R₃As the voltage between both ends increases, connection point P₁The potential decreases. Connection point P₁When the potential of the voltage drops, the connection point P₁A third field effect transistor Tr connected to₃The gate potential of the gate is lowered. Third field effect transistor Tr₃When the gate potential of the third field effect transistor Tr decreases, the third field effect transistor Tr₃The source potential is also reduced. Third field effect transistor Tr₃When the source potential of the fourth resistor R decreases,₄Connection point P via₂The potential is also reduced.
[0028]
(B) Connection point P₂When the potential of the second and fourth field effect transistors Tr and Tr are connected in common,₂, Tr₄The gate potential of each of these decreases. Second and fourth field effect transistors Tr₂, Tr₄When the gate potential of each of the first and second gates decreases, the current I₂And current I₃Decrease. Current I₂Decreases, the third resistor R₃By connecting point P₁The potential of increases.
[0029]
(C) Second field effect transistor Tr₂When the gate-source voltage decrease amount and the threshold voltage decrease amount become equal, the connection point P₁The increase and decrease of the potential is offset and becomes equal to that before the threshold voltage fluctuation. Furthermore, the current I₂Is also equal to that before the threshold voltage fluctuation. Where the third resistor R₃Resistance value of the first resistor R₁The resistance value of the fourth resistor R₄Resistance value of the first resistor R₁It is designed to be less than the resistance value. Therefore, connection point P₁The voltage fluctuation gain at the second field effect transistor Tr₂The gate voltage can be sufficiently secured against fluctuations in the gate voltage. Therefore, the second field effect transistor Tr₂Drain current I₂The stability of the is further increased.
[0030]
(D) Further, from the equation (30), the second field effect transistor Tr₂And the fourth field effect transistor Tr₄The source potential is substantially constant. By such feedback, the connection point P₂Decreases by the threshold voltage variation, the fourth field effect transistor Tr₄The decrease in the gate voltage corresponds to the decrease in the threshold voltage due to manufacturing variations. As a result, the drain current I₃Is the drain current I₂Similarly, it is kept almost constant. The second field effect transistor Tr₂Threshold voltage increases, and drain current I₂Similarly, when the current decreases, the current I₃Is almost constant. The first field effect transistor Tr₁, Third field effect transistor Tr₃, Fourth field effect transistor Tr₄The current I flowing between the current output terminal 129 and the current output terminal 128 even when the threshold voltage fluctuates.₃Is kept constant.
[0031]
Next, the operation of the constant voltage circuit 300 according to the first embodiment will be described with reference to FIG.
[0032]
(A) The constant voltage circuit 300 has a constant current I supplied from the constant current circuit 100.₃Load (fifth resistor) R₅To convert to voltage and output. The constant current circuit 100 includes a resistor (R₁, R₂, R₃, R₄) Even if the resistance value fluctuates due to environmental fluctuations, etc.₃Is output. Note that the resistance (R) in the constant voltage circuit 300 is obtained by integration.₁, R₂, R₃, R₄, R₅) Are equal. Thus, the fifth resistor R₅When the resistance value of the third resistor R changes,₃Is the fifth resistor R₅Fluctuates at the same rate of change. 5th resistor R₅And the sixth resistor R₆Output voltage V_outDoes not fluctuate.
[0033]
(B) In addition, the field effect transistor (Tr₁, Tr₂, Tr₃, Tr₄), The constant current circuit 100 can stably stabilize the constant current I.₃Is output. The voltage at the voltage output terminal 122 of the constant voltage circuit 300 is V_outAnd V_outIs the voltage V of the second reference potential terminal 120_ccTo fifth resistor R₅Is equal to the voltage drop minus at
V_out= V_cc-R₅× I₃              ... (31)
It becomes. Current I flowing between current output terminal 129 and current input terminal 128₃Is always constant. Therefore, the output voltage V of the constant voltage circuit 300_outIs always constant.
[0034]
As described above, according to the first embodiment, it is possible to provide the constant current circuit 100 capable of outputting a constant current stably against environmental fluctuations and manufacturing variations. Furthermore, the highly reliable constant voltage circuit 300 can be provided by using the supply current of the constant current circuit 100.
[0035]
(Second Embodiment)
As shown in FIG. 2A, the level shift circuit 301 according to the second embodiment of the present invention has a drain connected to the second reference potential terminal 120 and a fifth resistor R.₅A fifth field effect transistor Tr having a source connected to the gate and an input terminal 123 connected to the gate.₅1 is different from FIG. Fifth field effect transistor Tr₅Is connected to the second reference potential terminal 120 outside the constant current circuit 100, but may be connected to the second reference potential terminal 120 in the constant current circuit 100. Fifth field effect transistor Tr₅Is the output voltage V_outThe input voltage V_inControl by. Therefore, the fifth field effect transistor Tr₅The threshold voltage of the field effect transistor (Tr₁, Tr₂, Tr₃, Tr₄) May be different from the threshold voltage. The level shift circuit 301 shown in FIG. 2A is actually monolithically integrated on the same semiconductor substrate. Alternatively, only the constant voltage circuit 300 is monolithically integrated on the same semiconductor substrate, and the fifth field effect transistor Tr₅A structure with externally attached may be used. Other structures are the same as those of the constant voltage circuit 300 according to the first embodiment.
[0036]
Next, the operation of the level shift circuit 301 according to the second embodiment of the present invention will be described with reference to FIG.
[0037]
(B) Input voltage V at input terminal 123_inApply. Input voltage V_inIs applied, the field effect transistor Tr₅The gate potential is determined. Then, the field effect transistor Tr₅The source potential is determined to be lower than the gate potential by the gate-source voltage. Field effect transistor Tr₅The gate-source voltage of the current I is flowing through the current input terminal 128 of the constant current circuit 100.₃And field effect transistor Tr₅Is determined from the relationship of Expression (16). The constant current circuit 100 stably stabilizes the constant current I with respect to manufacturing variations and environmental variations.₃Supply. Therefore, the input voltage V_inWhen the voltage of the transistor increases or decreases by a certain amount, the fifth field effect transistor Tr is increased by the same voltage value.₅The source potential of increases and decreases by the same voltage.
[0038]
(B) Fifth resistor R₅The voltage drop that occurs in the₃Is always constant, so that the fifth field effect transistor Tr₅When the source potential increases or decreases, the output voltage V increases by the same amount._outWill also increase or decrease. As a result, the input voltage V_inIncreases or decreases by a certain amount, the output voltage V_outSo-called level shift is performed.
[0039]
According to the second embodiment, the level shift of the DC potential can be performed stably even with respect to the fluctuation of the threshold voltage of the field effect transistor due to manufacturing variations. Similarly, it is stable against resistance variations due to environmental fluctuations.
[0040]
(Third embodiment)
As shown in FIG. 2B, the constant voltage circuit 302 according to the third embodiment of the present invention has a source connected to a current output terminal (not shown) of the constant current circuit 100 and the input terminal 123. Fifth field effect transistor Tr connected to the gate₅The fifth resistor R₅The drain is connected to the fifth field effect transistor Tr₅Field effect transistor Tr having the source connected to the drain of the transistor₆, Sixth field effect transistor Tr₆1 is different from FIG. 1 in that it further includes a voltage source circuit 101 connected to the gate. Further, a sixth field effect transistor Tr₆Drain and fifth resistor R₅The voltage output terminal 122 is connected to the connection point. The constant voltage circuit 302 shown in FIG. 2B is monolithically integrated on the same semiconductor substrate. When operating the constant voltage circuit 302 in the high frequency region, the fifth field effect transistor Tr₅The mirror effect becomes a problem. This mirror effect is caused by the fifth field effect transistor Tr.₅It is caused by internal parasitic capacitance. Therefore, the fifth field effect transistor Tr in the high frequency region₅The amplification factor is reduced. Therefore, the sixth field effect transistor Tr₆To the fifth field effect transistor Tr₅The cascode connection prevents the occurrence of the mirror effect. The fifth field effect transistor Tr according to the third embodiment.₅It is desirable to use a field effect transistor capable of high frequency operation. 5th resistor R₅, Sixth field effect transistor Tr₆, Fifth field effect transistor Tr₅Has a current I₃Flows.
Next, the operation of the constant voltage circuit 302 according to the third embodiment of the present invention will be described with reference to FIG.
[0041]
(A) A high-frequency AC voltage is applied to the input terminal 123 at the input voltage V_inAs applied. Input voltage V_inIs the fifth field effect transistor Tr₅Applied to the gate of the fifth field effect transistor Tr₅Is the input voltage V_inThe turn-on and turn-off are repeated alternately according to the AC voltage value. The sixth field effect transistor Tr₆The gate is connected to the voltage source circuit 101 and is always in a conductive state.
[0042]
(B) Voltage value V of second reference potential terminal 120_ccFirst, the fifth resistor R₅The voltage drops at. Next, a sixth field effect transistor Tr₆Through the fifth field-effect transistor Tr₅Applied to the drain of Fifth field effect transistor Tr₅Since the turn-on and turn-off are repeated alternately, the input voltage V is applied from the voltage output terminal 122._inAC voltage with opposite phase is output. Current I₃Is kept constant by the constant current circuit 100, the output voltage V_outIs also kept constant.
[0043]
According to the third embodiment, it is possible to provide the constant voltage circuit 302 capable of outputting a constant voltage stably even during high frequency operation. The constant voltage circuit 302 according to the third embodiment has particularly high stability against environmental fluctuations and manufacturing variations.
[0044]
(Fourth embodiment)
As shown in FIG. 3A, the regulator 306 according to the fourth embodiment of the present invention converts an unstable voltage from the input terminal 123 into a stable voltage and outputs it to the voltage output terminal 122 of the regulator 306. Pass element 103, and a sixth resistor R having one end connected between the pass element 103 and the voltage output terminal 122₆, Sixth resistor R₆A seventh resistor R connected in series with₇, The positive (+) input terminal is connected to the voltage output terminal 122 of the constant voltage circuit 300, and the sixth resistor R₆And the seventh resistor R₇1 is different from FIG. 1 in that it further includes an operational amplifier 102 having a negative (−) input terminal connected to and an output connected to the pass element 103. The regulator 306 shown in FIG. 3A is monolithically integrated on the same semiconductor substrate. Alternatively, only the constant voltage circuit 300 is monolithically integrated on the same semiconductor substrate, and the operational amplifier 102, the pass element 103, and the sixth resistor R are integrated.₆, Seventh resistor R₇A structure with externally attached may be used. Other structures are the same as those of the constant voltage circuit 300 according to the first embodiment shown in FIG.
[0045]
Next, the operation of the regulator 306 according to the fourth embodiment of the present invention will be described with reference to FIG.
[0046]
(A) Output voltage V from the constant voltage circuit 300_outIs the reference potential V of the regulator 306_RUsed as The resistance value of the sixth resistor is R₆, The resistance value of the seventh resistor is R₇, The voltage of the voltage output terminal 122 is V_outAnd Sixth resistor R₆And the seventh resistor R₇The voltage at the connection point is {R₇/ (R₆+ R₇)} × V_outIt is.
[0047]
(B) Reference potential V_RAnd {R₇/ (R₆+ R₇)} × V_outIs amplified by the operational amplifier 102 and the output voltage V_outConsistent and stable. At this time, assuming that the amplification factor of the operational amplifier 102 is A:
V_out= V_RA / {1+ R₇/ (R₆+ R₇) × A} V_R(R₆+ R₇) / R₇  ... (32)
Can be written. Reference voltage V_RIs stable against environmental variations and manufacturing variations. Therefore, the output of the regulator 306 is also stable from the equation (32).
[0048]
According to the fourth embodiment, by using the output voltage of the constant voltage circuit 300 according to the first embodiment as a reference potential, it is possible to provide the regulator 306 with high reliability and high accuracy.
[0049]
(Fifth embodiment)
As shown in FIG. 3B, the D / A conversion circuit 307 according to the fifth embodiment of the present invention has one end connected to the voltage output terminal 122 and a weighting resistor 170 composed of a plurality of resistors. 1 is different from FIG. Furthermore, a sixth resistor R having one end connected to the ground₆The operational amplifier 102 has an output connected to a voltage output terminal 122 and a negative (−) input terminal. The feedback resistor R is connected between the voltage output terminal 122 and the negative (−) input terminal.₀Are further connected. A switch circuit 180 is provided for switching the output of the weight resistor 170 between the negative (−) input terminal of the operational amplifier 102 and the ground. The D / A conversion circuit 307 is monolithically integrated on the same semiconductor substrate. Alternatively, only the constant voltage circuit 300 is monolithically integrated on the same semiconductor substrate, and the weight resistor 170, the switch circuit 180, the operational amplifier 102, and the sixth resistor R₆A structure with externally attached may be used. The other structure is the same as that of the constant voltage circuit 300 according to the first embodiment shown in FIG.
[0050]
Next, the operation of the D / A conversion circuit 307 according to the fifth embodiment of the present invention will be described with reference to FIG.
[0051]
(A) The output voltage of the constant voltage circuit 300 is the reference potential V_RUsed as Switch S shown in FIG.₁~ S_nAre switched in response to 0 and 1 of an externally input digital signal. Reference potential V_RTo 2^(K-1)The current flowing through the weight resistor having a value of R (K = 1 to N) is represented by I₁~ I_nAnd Each current I passing through the weight resistor 170₁~ I_nOf these, the total current I flowing to the negative (−) input terminal of the operational amplifier 102_oIs the feedback resistor R₀It is amplified with negative feedback.
[0052]
(B) Feedback resistor R_oThe size of R / 2, each switch S₁~ S_nDigital signal at b₁~ B_nAnd That is, each current I₁~ I_nIs 1 when it flows to the negative (−) input terminal of the operational amplifier 102, and 0 when it does not flow. Output voltage V of voltage output terminal 122_outIs:
V_out= -I_oR_o= -V_R(B₁× 2^-1+ B₂× 2^-2+ ... + b_n× 2⁻ ⁿ) ... (33)
Can be written. As a result, an analog signal is output to the voltage output terminal 122 of the D / A conversion circuit 307. From Equation (33), the reference voltage V_RHowever, it is desirable to be stable against resistance variations and manufacturing variations. Since the voltage output from the constant voltage circuit 300 is stable against environmental variations and manufacturing variations, the output of the D / A conversion circuit 307 is also stable.
[0053]
According to the fifth embodiment, by using the output voltage of the constant voltage circuit 300 according to the first embodiment as a reference potential, a highly reliable and highly accurate D / A conversion circuit 307 is provided. be able to.
[0054]
(Sixth embodiment)
As shown in FIG. 4, the differential amplifier circuit 303 according to the sixth embodiment of the present invention has one end connected to the second reference potential terminal 120 and a fifth resistor R.₅A sixth resistor R connected in parallel with₆1 is different from FIG. Furthermore, the fifth and sixth resistors R₅, R₆And the fourth field effect transistor Tr, respectively.₄Fifth and sixth field effect transistors Tr each having a source connected to the drain of₅, Tr₆Is provided. 5th resistor R₅And the fifth field effect transistor Tr₅A first voltage output terminal 125 is connected to a connection point with the drain of the first voltage output terminal 125. Sixth resistor R₆And the sixth field effect transistor Tr₆A second voltage output terminal 126 is connected to a connection point with the drain of the second voltage output terminal 126. Fifth field effect transistor Tr₅And the sixth field effect transistor Tr₆And a field effect transistor (Tr₁, Tr₂, Tr₃, Tr₄) And the threshold voltage may be different. However, the fifth field effect transistor Tr₅And the sixth field effect transistor Tr₆It is desirable to have the same characteristics. The differential amplifier circuit 303 shown in FIG. 4 is monolithically integrated on the same semiconductor substrate. Other structures are the same as those of the constant voltage circuit 300 according to the first embodiment shown in FIG.
[0055]
Fifth field effect transistor Tr₅The drain current of I₄, Sixth field effect transistor Tr₆The drain current of I₅And 5th resistor R₅Has a current I₄, Sixth resistor R₆Has a current I₅Flows. First field effect transistor Tr shown in FIG.₁, Second field effect transistor Tr₂, Third field effect transistor Tr₃Are equal in gate width. As an example, the constant β (= β₁= Β₂= Β₃) Is 4 × 10^-2To the extent. Also, the threshold voltage V_toFor example, suppose that −0.5 (V) is an average value of the manufacturing variation, and the variation is about ± 20% at the maximum due to the manufacturing variation. All resistors are assumed to vary in value by a maximum of ± 20% due to environmental fluctuations such as temperature. Under the above conditions, the current I₁The value of is from equation (22):
I₁≒ 10^-2(A) ... (34)
It becomes. Current I in FIG.₂Since the drain-source voltage of the field effect transistor may be substantially 0 (V) in the operating range,_gs ₂Substituting into equation (25) as = 0 (V):
I₂≒ 10^-2(A) ... (35)
become. Current I in FIG._ThreeCan be obtained by substituting equation (35) into equation (30):
I_Three≒ 10^-2(A) ... (36)
It is. Current I in FIG.₄And I₅Is obtained by substituting equation (36) into equation (9) and equation (10):
I₄≒ 10^-3(A) (37)
I₅≒ 10^-3(A) (38)
A value of about.
[0056]
Resistance to temperature τ₁If the temperature coefficient is A, the resistance variation due to temperature variation is the same for all resistors in the circuit.
d R_x/ Dτ₁= A (x = 1, 2, 3, 4, 5, 6) (39)
Can be written. From Equation (9), Equation (28), Equation (30), and Equation (31):
V_out ₁= V_cc-ΑR₅ R₂(V_cc -V_ss-R₄βV_to ²-V_to/ 2) / R₁[(R₁+ R₃) -1 / (2βV_to]] (40)
Can be written. For equation (40), both sides are dτ₁And using equation (39): d (V_out ₁) / Dτ₁= -ΑAI₄-ΑA (R₅/ R₁I₂ + ΑA (R₅R₂/ R₁ ²) I₂-ΑA (R₅R₂/ R₁[(R₁+ R₃)-1 / (2βV_to)]) ΒV_to ²+ 2αA [R₅/ {(R₁+ R₃)-1 / (2βV_to)}] × [(V_cc -V_ss-R₄β₂V_to ²-V_to/ 2) / {(R₁+ R₃)-1 / (2βV_to)}] (41)
It becomes. βV_to ²Is 10 from Equation (22) and Equation (34).^- ² (A) degree, -1 / (2βV_to) Is about 25 (Ω), for example, V_cc -V_ssIf ≦ 10 (V), (V_cc -V_ss-R₄βV_to ²-V_to/ 2) / {(R₁+ R₃)-1 / (2βV_to)} ≦ 1 (A). From this point on the fifth term on the right side:
[R₅/ {(R₁+ R₃)-1 / (2βV_to)}] × [(V_cc -V_ss-R₄βV_to ²-V_to/ 2) / {(R₁+ R₃)-1 / (2βV_to)}] ≦ 10^- ¹(V) (42)
I can say. ΒV_to ²Is 10 from Equation (22) and Equation (34).^- ² (A) About the fourth term on the right side:
(R₅R₂/ R₁[(R₁+ R₃)-1 / (2βV_to)]) ΒV_to ²≦ 10^- ² (V) (43)
It becomes. Therefore, Formula (41) is based on Formula (31), Formula (36), Formula (42), and Formula (43):
d (V_out ₁) / Dτ₁≦ Aα × 10^- ¹ (V) (44)
Since 0 ≦ α ≦ 1 from the condition, the output voltage V of the first voltage output terminal 125 with respect to the temperature change_out ₁The fluctuation of 10 is the resistance fluctuation.^- ¹It is about (V) or less and very stable. Output voltage V of second voltage output terminal 126_out ₂The same applies to.
[0057]
On the other hand, the threshold voltages V of all the field effect transistors in the differential amplifier circuit 303 according to the sixth embodiment._toRepresents the manufacturing variation τ₂Is a function of Because it is integrated, for all field effect transistors in the circuit:
dV_to/ Dτ₂= B (B is constant) (45)
Suppose that For equation (40), τ₂And using equation (45):
d (V_out ₁) / Dτ₂= Bα (R₅R₂/ R₁ ²) X [R₁/ {R₁+ R₃-1 / (2βV_to)} × [2 R₄βV_to-R₄/ 2 {R₁+ R₃-1 / (2βV_to)}] + R₁/ 2 {R₁+ R₃-1 / (2βV_to)} + R₁(V_cc-V_ss-V_to/ 2) / [2βV_to ²{R₁+ R₃-1 / (2βV_to)}²] ... (46)
It becomes. For equation (46), βV from equation (22) and equation (34)_toIs -2 × 10^- ² (Ω^- ¹) Degree, βV_to ²10^- ² (A) degree, -1 / (2βV_to) Is about 25 (Ω). As an example, R₄= 50 (Ω), R₁= 50 (Ω), R₃= 425 (Ω), R₁/ {R₁+ R₃-1 / (2βV_to)} ≒ 10^- ¹(V), R₄βV_to≒ -1, V_cc-V_ss≤ 10 (V), (V_cc-V_ss-V_to/ 2) / [2βV_to ²{R₁+ R₃-1 / (2βV_to)} ≦ 2 from R₅R₂/ R₁ ²R to be about 1 or less₅, R₂Given an appropriate value for:
d (V_out ₁) / Dτ₂≦ Bα × 10^- ¹          ... (47)
It can be seen that it operates in the range of. Since 0 ≦ α ≦ 1 from the condition, the voltage V of the first voltage output terminal 125 is calculated from the equation (47)._out ₁Of the threshold voltage V in the field effect transistor due to manufacturing variations._to10 fluctuations^-1To the extent or less, it is very stable. Also, the output voltage V of the second voltage output terminal 126_out ₂The same applies to.
[0058]
Next, the operation of the differential amplifier circuit 303 according to the sixth embodiment of the present invention will be described with reference to FIGS. However, the description of the same operation as that of the constant voltage circuit 300 according to the first embodiment is partially omitted.
[0059]
(I) Resistor R due to environmental changes₃Of the second field effect transistor Tr due to an increase in resistance value or manufacturing variation.₂Assuming that the threshold voltage of the₁The potential decreases. First field effect transistor Tr₁Since the gate and source potentials of the first and second transistors are not changed because they are grounded, the third field effect transistor Tr₃Drain current I₂Increases, connection point P₁The potential decreases. Connection point P₁When the potential of the connection drops, the connection point P₂The potential is also reduced.
[0060]
(B) Connection point P₂When the potential of the second field effect transistor Tr decreases₂The gate potential of the₂Decrease. At the same time, current I₃Also decreases. Current I₃Decreases, the third resistor causes connection point P₁The potential increases. As a result, the current I₃Is kept constant.
[0061]
(C) Current I₃Is kept at a constant value, the current I is calculated from the equations (9) and (10).₄And current I₅Is a stable value with respect to environmental variations and manufacturing variations. Current I₄And current I₅Is stable, the output voltage V is obtained from the equations (11) and (12)._out1, V_out2Is also stable.
[0062]
(D) As a result, as shown in FIG. 5A, in the differential amplifier circuit according to the sixth embodiment, the threshold voltage of the field effect transistor ranges from −0.6V to −0.4V. Even if it changes, the output voltage is kept almost constant. Further, as shown in FIG. 5B, in the differential amplifier circuit 303 according to the sixth embodiment, the output voltage is kept substantially constant even when the temperature changes from −25 ° C. to 75 ° C. It is.
[0063]
As described above, according to the sixth embodiment, a differential voltage can be stably output even when a variation in resistance due to a threshold voltage of the field-effect transistor due to manufacturing variation or environmental variation occurs. Can do. Further, the fifth resistor R outside the constant current circuit 100₅And the sixth resistor R₆The differential voltage can be output stably even when the resistance value fluctuates.
[0064]
As shown in FIG. 6A, the differential amplifier circuit 304 according to the first modification of the sixth embodiment is further provided with a voltage source circuit 101 connected to the differential input terminal 124. Different from 4. Therefore, the sixth field effect transistor Tr₆Is always turned on. Therefore, from the first voltage output terminal 125, the input voltage V_inOnly depends on the voltage V_out1Is output. Therefore, as in the sixth embodiment, it is possible to obtain a differential output voltage that is very stable against manufacturing variations and environmental variations.
[0065]
As shown in FIG. 6B, the differential amplifier circuit 305 according to the second modification of the sixth embodiment includes fifth and sixth resistors R.₅, R₆The drains are respectively connected to the fifth and sixth field effect transistors Tr.₅, Tr₆The seventh and eighth field-effect transistors Tr each having a source connected to the drain of the transistor₇, Tr₈, Seventh and eighth field effect transistors Tr₇, Tr₈4 is different from FIG. 4 in that a voltage source circuit 101 connected to each of the gates is further provided. As in the third embodiment, the output voltage V_out1And V_out2The influence of the mirror effect on the can be removed. Therefore, it is possible to provide the differential amplifier circuit 305 that is stable with respect to environmental fluctuations and manufacturing variations and has high-frequency characteristics.
[0066]
(Other embodiments)
As described above, the present invention has been described according to the first to sixth embodiments. However, it should not be understood that the description and drawings constituting a part of this disclosure limit the present invention. From this disclosure, various alternative embodiments, examples and operational techniques will be apparent to those skilled in the art.
[0067]
In the first to sixth embodiments, an n-channel junction field effect transistor (JFET) is used as the field effect transistor. However, various field effect transistors such as MOS field effect transistors (MOSFETs), MESFETs, and high electron mobility transistors (HEMTs) can be used. Furthermore, it can be applied to a bipolar transistor as long as it can be driven with a very small base current. Furthermore, it is not limited to n-channel, and p-channel field effect transistors can be used with all polarities reversed. Further, the constant current circuit 100 has been described as being mainly used for the constant voltage circuit 300 and the differential amplifier circuit 303. However, the constant current circuit 100 according to the first embodiment can be used for various circuits that require a current source.
[0068]
In the third embodiment, the first modification of the sixth embodiment, and the second modification of the sixth embodiment, the voltage source circuit 101 is used as a voltage supply source. However, a complicated circuit capable of supplying a constant voltage may be used instead. In the second modification of the sixth embodiment, a seventh field effect transistor Tr₇And the eighth field effect transistor Tr₈Are connected to the same voltage source circuit 101. However, the seventh field effect transistor Tr₇And the eighth field effect transistor Tr₈Different voltage source circuits 101 may be connected to the gates.
[0069]
The regulator 306 according to the fourth embodiment is an example of a regulator, and the constant voltage circuit 300 according to the fourth embodiment is used for a wide variety of applications with respect to various regulators. In the fifth embodiment, the weight resistance type D / A conversion circuit 307 has been described. However, the constant voltage circuit 300 according to the fifth embodiment can also be applied to other types of D / A conversion circuits such as ladder resistance type D / A conversion circuits. Furthermore, the constant voltage circuit 300 according to the fifth embodiment can be applied not only to the D / A conversion circuit but also to the A / D conversion circuit. That is, the output voltage V of the constant voltage circuit 300 according to the first embodiment._outIs the reference potential V_RCan be used for various circuits.
[0070]
Thus, it should be understood that the present invention includes various embodiments and the like not described herein. Therefore, the present invention is limited only by the invention specifying matters in the scope of claims reasonable from this disclosure.
[0071]
【The invention's effect】
ADVANTAGE OF THE INVENTION According to this invention, the constant current circuit which suppressed the fluctuation | variation of the output current resulting from environmental fluctuations, such as temperature, and manufacture fluctuation | variation can be provided.
[0072]
ADVANTAGE OF THE INVENTION According to this invention, the constant voltage circuit and differential amplifier circuit which suppressed the fluctuation | variation of the output voltage resulting from environmental fluctuations, such as temperature, and manufacturing fluctuation | variation can be provided.
[Brief description of the drawings]
FIG. 1 is a circuit diagram of a constant voltage circuit using a constant current circuit according to a first embodiment of the present invention.
2A is a circuit diagram of a level shift circuit according to a second embodiment of the present invention, and FIG. 2B is a constant voltage according to the third embodiment of the present invention. It is a circuit diagram of a circuit.
FIG. 3 (a) is a circuit diagram of a regulator according to a fourth embodiment of the present invention, and FIG. 3 (b) is a D / A conversion according to the fifth embodiment of the present invention. It is a circuit diagram of a circuit.
FIG. 4 is a circuit diagram of a differential amplifier circuit according to a sixth embodiment of the present invention.
FIG. 5A is a diagram for comparing threshold voltage-differential voltage output characteristics of a differential amplifier circuit according to a sixth embodiment of the present invention and a conventional differential amplifier circuit; FIG. 5B is a diagram comparing the temperature-differential voltage output characteristics of the differential amplifier circuit according to the sixth embodiment of the present invention and the conventional differential amplifier circuit.
FIG. 6A is a circuit diagram of a differential amplifier circuit according to a first modification of the sixth embodiment of the present invention, and FIG. 6B is a circuit diagram of the sixth embodiment of the present invention. It is a circuit diagram of the differential amplifier circuit which concerns on the 2nd modification of embodiment.
FIG. 7 is a circuit diagram of a conventional differential amplifier circuit.
[Explanation of symbols]
100, 200 constant current circuit
101 Voltage source circuit
102 operational amplifier
103 Passing element
120 Second reference potential terminal
121 First reference potential terminal
122 Voltage output terminal
133, 134 Output terminal
123, 131 input terminals
124, 132 Differential input terminals
125 First voltage output terminal
126 Second voltage output terminal
128 Current input terminal
129 Current output terminal
170 Weight resistance
180 switch circuit
300 constant voltage circuit
301 level shift circuit
302 Constant voltage circuit
303, 304, 305, 500 Differential amplifier circuit
306 Regulator
307 D / A conversion circuit
Tr₁  (First) field effect transistor
Tr₂  (Second) field effect transistor
Tr₃  (Third) field effect transistor
Tr₄  (Fourth) field effect transistor
Tr₅  (Fifth) field effect transistor
Tr₆  (Sixth) field effect transistor
Tr₇  (Seventh) field effect transistor
R₁  (First) resistor
R₂  (Second) resistor
R₃  (Third) resistor
R₄  (Fourth) resistor
R₅  (Fifth) resistor
R₆  (Sixth) resistor
R₇  (Seventh) resistor
Rk₁, Rk₂  Resistor

Claims

A first field effect transistor having a source and a gate connected to a first reference potential terminal;
A first resistor connected to the first reference potential terminal at one end and connected in parallel to each other;
Second and fourth field effect transistors each having a source connected to each of the first and second resistors and each gate connected to a drain of the first field effect transistor;
A third resistor having one end connected to the second reference potential terminal;
A third field effect transistor having a drain connected to the second reference potential terminal and a gate connected to a connection point between the third resistor and the drain of the second field effect transistor;
A fourth resistor connected between a source of the third field effect transistor and a drain of the first field effect transistor, the resistance of the second resistor with respect to the first resistor A constant current circuit, wherein a value ratio and a gate width ratio of the second field effect transistor to the fourth field effect transistor substantially coincide with each other.

The resistance value of the third resistor is not less than twice the resistance value of the first resistor, and the resistance value of the fourth resistor is not more than the resistance value of the first resistor. The constant current circuit according to claim 1, wherein:

The constant current circuit according to claim 1, further comprising a load connected to a drain of the fourth field effect transistor.

A first field effect transistor having a source and a gate connected to a first reference potential terminal;
A first resistor connected to the first reference potential terminal at one end and connected in parallel to each other;
Second and fourth field effect transistors each having a source connected to each of the first and second resistors and each gate connected to a drain of the first field effect transistor;
A third resistor having one end connected to the second reference potential terminal;
A third field effect transistor having a drain connected to the second reference potential terminal and a gate connected to a connection point between the third resistor and the drain of the second field effect transistor;
A fourth resistor connected between the source of the third field effect transistor and the drain of the first field effect transistor;
A fifth resistor connected between the drain of the fourth field effect transistor and the second reference potential terminal;
A voltage output terminal connected to a connection point between the fifth resistor and the drain of the fourth field effect transistor, and a resistance value ratio of the second resistor to the first resistor; A constant voltage circuit, wherein a ratio of a gate width of the second field effect transistor to a fourth field effect transistor substantially matches.

A first field effect transistor having a source and a gate connected to a first reference potential terminal, and first and second resistors connected to each other in parallel with one end connected to the first reference potential terminal. And second and fourth field effect transistors having sources connected to the first and second resistors and gates connected to drains of the first field effect transistors, respectively, and the second reference. A third resistor having one end connected to the potential terminal, a drain connected to the second reference potential terminal, and a gate connected to a connection point between the third resistor and the drain of the second field effect transistor A constant current circuit comprising: a third field effect transistor connected; and a fourth resistor connected between a source of the third field effect transistor and a drain of the first field effect transistor;
Fifth and sixth resistors connected at one end to the second reference potential terminal and connected in parallel to each other;
And a fifth field effect transistor having a drain connected to each of the fifth and sixth resistors, and a source connected to the drain of each of the fourth field effect transistors. Amplification circuit.

Seventh and eighth field effect transistors having drains connected to the fifth and sixth resistors, respectively, and sources connected to the drains of the fifth and sixth field effect transistors;
6. The differential amplifier circuit according to claim 5, further comprising a voltage source circuit connected to each gate of the seventh and eighth field effect transistors.