JP3662350B2

JP3662350B2 - Display device

Info

Publication number: JP3662350B2
Application number: JP16527496A
Authority: JP
Inventors: 毅西; 舜平山崎
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1996-06-04
Filing date: 1996-06-04
Publication date: 2005-06-22
Anticipated expiration: 2016-06-04
Also published as: JPH09325367A

Description

【０００１】
【発明の属する技術分野】
本明細書で開示する発明は、アクティブマトリクス型の表示装置の構成に関する。特にアクティブマトリクス型の表示装置の画素部分の構成に関する。
【０００２】
【従来の技術】
従来よりフラットパネルディスプレイとして、液晶表示装置、ＥＬ素子を利用した表示装置、エレクトロクロミックス材料を用いた表示装置（例えば特開昭５１−５９２９５号参照）が知られている。
【０００３】
特にマトリクス状に配置された各画素に薄膜トランジスタを配置したアクティブマトリクス型のもの高速動作表示、微細表示を行う上で有用なことが知られている。
【０００４】
図６にアクティブマトリクス型の液晶表示装置の１画素部分の拡大概略図を示す。図６に示す構成において、５０１はソース線、５０２はゲイト線、５０３は薄膜トランジスタの活性層、５０４は画素電極である。
【０００５】
図６に示すような構成においては、画素電極の周辺部またはその近傍における液晶の応答性の低さを視覚的に遮るためにブラックマトリクス（ＢＭと略記される）と呼ばれる遮光膜５０５が配置される。
【０００６】
このブラックマトリクス（ＢＭ）は光学的な絞りであり、所定の応答を行う液晶領域だけを光学変調に利用し、他の領域を遮蔽するように機能する。
【０００７】
【発明が解決しようとする課題】
図６に示すようなＢＭを配置した場合もやはり液晶の応答の不均一性が問題となる。この問題を抑制するには、ＢＭの開口部を小さくし、画素の中心部だけをなるべく利用するようにすればよい。
【０００８】
しかしこのようにすると、画素の開口率が非常に低くなり、画面が暗くなってしまう。
【０００９】
画面を明るくすることに対しては、高い要求があり、極力開口率を高くすることが求められている。
【００１０】
本明細書で開示する発明は、１画素内における液晶の応答の不均一性を抑制し、また高い開口率を得ることができる構成を提供することを課題とする。
【００１１】
【課題を解決するための手段】
本明細書で開示する発明は、
垂直配線と水平配線とで構成されたアクティブマトリクス回路を有し、
前記アクティブマトリクス回路には６角形を有する画素電極が配置され、
前記画素電極１辺において前記垂直配線と水平配線とは上下に離間して平行に配置され、
前記上下に離間した垂直配線と水平配線の間にシールド用の配線が配置されていることを特徴とする。
【００１２】
上記構成において、
画素電極には薄膜トランジスタが配置されており、
垂直配線には前記薄膜トランジスタのゲイトへの信号が供給され、
水平配線には前記薄膜トランジスタのソースへの信号が供給され、
ていることを特徴とする。
【００１３】
また、上記構成において、
画素電極には薄膜トランジスタが配置されており、
垂直配線には前記薄膜トランジスタのソースへの信号が供給され、
水平配線には前記薄膜トランジスタのゲイトへの信号が供給され、
ていることを特徴とする。
【００１４】
また上記構成において、
垂直配線と水平配線とは画素電極の外周部に重なって配置されており、該領域において垂直配線と水平配線はブラックマトリクスとして機能することを特徴とする。
【００１５】
また上記構成において、
シールド用の配線は画素電極と一部が重なるように配置されており、該重なった領域がブラックマトリクスとして機能することを特徴とする。
【００１６】
【発明の実施の形態】
本明細書で開示する発明の実施形態の一つは、図１に示されるように、
垂直配線１０３（この場合はソース線）と水平配線１０４（この場合はゲイト線）とで構成されたアクティブマトリクス回路を有し、
前記アクティブマトリクス回路には６角形を有する画素電極１０１が配置され、
前記画素電極１辺において前記垂直配線１０３と水平配線１０４とは上下に離間して平行に配置され、
前記上下に離間した垂直配線１０３と水平配線１０４の間にシールド用の配線２０１が配置されている（図４参照）ことを特徴とする。
【００１７】
【実施例】
〔実施例１〕
図１に示すのは、１つの画素部分の上面概略図である。図１において、１０１が画素電極であり、その外周部（縁）が１０２で示されている。
【００１８】
画素電極の周辺部の一部は、ソース線１０３、１０５、さらにゲイト線１０４、１０６の一部が重なるように配置されている。この画素電極と配線が重なりあった領域では、配線の一部がブラックマトリクスとして機能している。
【００１９】
なお、図１において１０８は隣の画素に配置された薄膜トランジスタの活性層であり、１０５はその薄膜トランジスタに画像データ信号を供給するソース線である。
【００２０】
ソース線１０３とゲイト線１０４とは、６角形状を有する画素電極の１辺において上下に離間して配置された状態となっている。この部分においては、図２の２０１で示されるような所定の電位に固定されたシールド用の配線が両配線間に配置され、ソース線１０３とゲイト線１０４との間でのクロストークの発生を抑制している。
【００２１】
図ではシールド線をソース線に沿って配置する構成が示されている。しかし、ゲイト線に沿わせる構成としてもよい。
【００２２】
なお、図２における２０２は図１におけるゲイト線１０５に沿って配置された１本隣のシールド線である。
【００２３】
図３及び図４に図１に画素部分のＡ−Ａ’で切った断面の作製工程を示す。この部分は、画素電極１０１に接続された薄膜トランジスタの作製工程を示すものである。
【００２４】
まずガラス基板（または石英基板）３０１上に下地膜として図示しない酸化珪素膜を３０００Åの厚さにスパッタ法によって成膜する。次に後に活性層を構成するための出発膜となる非晶質珪素膜をプラスマＣＶＤ法で成膜する。
【００２５】
非晶質珪素膜の成膜方法は減圧熱ＣＶＤ法でもってもよい。
【００２６】
次にＫｒＦエキシマレーザー（波長２４８ｎｍ）の照射を行うことにより、図示しない非晶質珪素膜を結晶化させ、図示しない結晶性珪素膜を得る。そして、この結晶性珪素膜をパターニングすることにより、３１〜３３で示される薄膜トランジスタの活性層を形成する。（図３（Ａ））
【００２７】
次にゲイト絶縁膜として機能する酸化珪素膜３０３をプラズマＣＶＤ法でもって１０００Åの厚さに成膜する。
【００２８】
さらにゲイト電極を構成するための図示しないアルミニウム膜を４０００Åの厚さにスパッタ法でもって成膜する。
【００２９】
このアルミニウム膜中にはスカンジウムを0.18重量％含有させる。これは後の工程において、加熱によりアルミニウムの異常成長が起こり、ヒロックやウィスカーと呼ばれる針状あるいは刺状の突起物が形成されてしまうことを抑制するためである。
【００３０】
アルミニウム膜を成膜したら、それをパターニングし、ゲイト線１０４を形成する。図３において、ゲイト線１０４の内のゲイト電極として機能する部分の断面が示されている。
【００３１】
ゲイト線１０４（ゲイト電極１０４といってもよい）を形成したら、陽極酸化を行い、陽極酸化膜３０４を１５００Åの厚さに成膜する。陽極酸化膜の代わりに酸化性雰囲気中でのプラズマ処理により、プラズマ酸化膜を形成するのでもよい。
【００３２】
こうして図３（Ａ）に示す状態を得る。図３（Ａ）に示す状態を得た後、図３（Ｂ）に示すように第１の層間絶縁膜３０６を成膜する。ここでは、層間絶縁膜３０６としてプラズマＣＶＤ法で酸化珪素膜を５０００Åの厚さに成膜する。なお、層間絶縁膜の材料としては、窒化珪素膜や酸化珪素膜と窒化珪素膜との積層膜を利用してもよい。
【００３３】
次に第１の層間絶縁膜上に図２に示すようなパターンでもって２０１で示される配線パターンを形成する。この配線パターン２０１は、ゲイト線１０４と後に形成される上方のソース線とを電気的に分離するためのシールド線として機能する。この配線２０１は適当な電位に固定することが好ましい。
【００３４】
このようにして図３（Ｂ）に示す状態を得る。次に樹脂膜でなる第２の層間絶縁膜３０９を成膜する。この樹脂膜はスピンコート法で５０００Åの厚さに成膜する。こうして図３（Ｃ）に示す状態を得る。
【００３５】
ここで樹脂膜を用いるのは、ゲイト線１０４とその上方に形成されるソース線（図４（Ｂ）の１０３）との間に形成される容量を小さくするためである。樹脂材料は酸化珪素や窒化珪素に比較して低い比誘電率を有しているので、容量を小さくするには有利となる。
【００３６】
図３（Ｃ）に示す状態を得たら、ソース領域３３へのコンタクトホール３１０を形成する。こうして図４（Ａ）に示す状態を得る。
【００３７】
図４（Ａ）に示す状態を得たら、ソース配線１０３を形成する。こうして図４（Ｂ）に示す状態を得る。図４（Ｂ）には、ソース配線１０３の一部がソース領域３３にコンタクトする断面が示されている。
【００３８】
この状態において明らかなように、ゲイト線１０４とソース線１０３とが上下に離間して平行に配置されている部分においては、その間にシールド線２０１が配置され、相互の干渉を防止する構成となっている。
【００３９】
図１に示すような配線パターンを採用した場合、ゲイト線とソース線とが、画素の縁の１辺において、上下に離間した状態で平行に配置されてしまう構成となう。
【００４０】
このような構成においては、両配線間に形成される容量を介しての信号の飛び移りが問題となる。
【００４１】
しかし、図４（Ｂ）に示すような構成とすることにより、両配線間における信号の飛び移りを抑制することができる。
【００４２】
図４（Ｂ）に示す状態を得たら、第３の層間絶縁膜３１２としてプラズマＣＶＤ法により酸化珪素膜を２０００Åの厚さに成膜する。そして、画素電極１０１を構成するためのＩＴＯ膜をスパッタ法で成膜し、それをパターニングすることにより、画素電極１０１を形成する。こうして図４（Ｃ）に示す状態を得る。
【００４３】
最後に３５０℃の水素雰囲気中において加熱処理を施すことにより、工程が完了する。なお、液晶表示装置として構成するには、さらにラビング膜の形成、ラビング工程、対向基板との張り合わせ、液晶の注入、といった工程が必要とされる。
【００４４】
本実施例においては、１つの画素の構成について説明した。実際には、図５に示すような状態で数百×数百といったマトリクス状に画素が配置され、アクティブマトリクスが構成される。
【００４５】
〔実施例２〕
本実施例は、薄膜トランジスタの構造としてボトムゲイト型のものを採用した場合の例である。この場合、実施例１の場合に比較して、活性層、ゲイト絶縁膜、ゲイト電極の位置関係が異なるものとなる。しかし、第１の層間絶縁膜から上の構成は同じものとなる。
【００４６】
図８に図１のＡ−Ａ’で切った断面に対応する薄膜トランジスタの概略断面図を示す。
【００４７】
図８において、８０１がガラス基板（または石英基板）であり、８０２がゲイト線（ゲイト電極）であり、８０３がゲイト絶縁膜であり、８０４が活性層のドレイン領域であり、８０５が活性層のソース領域であり、８０６が第１の層間絶縁膜（酸化珪素膜）であり、８０７がシールド用の配線であり、８０８が第２の層間絶縁膜（樹脂膜）であり、８０９がソース線であり、８１０が第３の層間絶縁膜であり、８１１が画素電極（ＩＴＯ膜でなる）である。
【００４８】
この構成において、ゲイト線８０２は図１の１０４に対応し、シールド線８０７は図２の２０１に対応し、ソース８０９は図１の１０３に対応し、画素電極８１１は図１の１０１に対応する。
【００４９】
〔実施例３〕
本明細書に開示する発明は、周辺駆動回路を一体化したアクティブマトリクス型の液晶表示装置やアクティブマトリクス型のＥＬ表示装置に利用することができる。これらの表示装置は、フラットパネルディスプレイと総称されている。
【００５０】
これらの表示装置は、以下に示すような用途に利用することができる。図７（Ａ）に示すのは、デジタルスチールカメラや電子カメラ、または動画を扱うことができるビデオムービーと称される装置である。
【００５１】
この装置は、カメラ部２００２に配置されたＣＣＤカメラ（または適当な撮影手段）で撮影した画像を電子的に保存する機能を有している。そして撮影した画像を本体２００１に配置された表示装置２００３に表示する機能を有している。装置の操作は、操作ボタン２００４によって行われる。
【００５２】
図１に示すような本明細書に開示する発明の構成は、図７（Ａ）に示す表示装置２００３の画素の構成に利用することができる。特に本明細書に開示する発明は、高開口率を有しているので、高い輝度を得ることができる。また高い輝度を有しているが故に所定の輝度を得るための消費電力を小さくできる。従って、図７（Ａ）に示すような携帯型の装置の場合に有用なものとなる。
【００５３】
図７（Ｂ）に示すのは、携帯型のパーソナルコンピュータである。この装置は、本体２１０１に装着された開閉可能なカバー（蓋）２１０２に表示装置２１０４が備えられ、キーボード２１０３から各種情報を入力したり、各種演算操作を行うことができる。
【００５４】
この図７（Ｂ）に示す構成においても、その表示装置部２１０４の画素の構成に図１に示すような本明細書で開示する発明の構成を利用することができる。
【００５５】
図７（Ｃ）に示すのは、カーナビゲーションシステムにフラットパネルディスプレイを利用した場合の例である。カーナビゲーションシステムは、アンテナ部２３０４と表示装置２３０２を備えた本体から構成されている。
【００５６】
ナビゲーションに必要とされる各種情報の切り換えは、操作ボタン２３０３によって行われる。一般には図示しないリモートコントロール装置によって操作が行われる。
【００５７】
カーナビゲーションシステムは直射日光の下で利用されることもあるので、図１に示すような構成を採用し、高い輝度を得ることは有用なものとなる。
【００５８】
図７（Ｄ）に示すのは、投射型の液晶表示装置の例である。図において、光源２４０２から発せられた光は、液晶表示装置２４０３によって光学変調され、画像となる。画像は、ミラー２４０４、２４０５で反射されてスクリーン２４０６に映し出される。
【００５９】
【発明の効果】
本明細書で開示する発明を利用することにより、１画素内における液晶の応答の不均一性を抑制し、また高い開口率を得ることができる。そして、高輝度を有し、鮮明な表示を行うことができる表示装置を得ることができる。
【００６０】
本明細書で開示する発明は、液晶表示装置以外にＥＬ素子を用いたフラットパネルディスプレイやエレクトロクロミックス材料を用いたフラットパネルディスプレイに利用することができる。
【図面の簡単な説明】
【図１】発明における画素の構成を示す図。
【図２】シールド線の配置パターンを示す図。
【図３】薄膜トランジスタ部の作製工程を示す図。
【図４】薄膜トランジスタ部の作製工程を示す図。
【図５】マトリクス回路の構成を示す図。
【図６】従来におけるアクティブマトリクス回路の画素の状態を示す図。
【図７】フラットパネルディスプレイを利用した装置を示す図。
【図８】ボトムゲイト型の薄膜トランジスタ部の作製工程を示す図。
【符号の説明】
１０１画素電極
１０２画素電極の外周部（縁）
１０３ソース線
１０４ゲイト線
１０５ソース線
１０６ゲイト線
１０７、１０８薄膜トランジスタの活性層
２０１、２０２シールド線
３０８コンタクト用の開口
３０１ガラス基板
３０３ゲイト絶縁膜
１０４ゲイト線（ゲイト電極）
３０４陽極酸化膜
３０６第１の層間絶縁膜（酸化珪素膜）
３０８コンタクト用の開口
３０９第２の層間絶縁膜（樹脂膜）
３１０コンタクト用の開口
３１２第３の層間絶縁膜（酸化珪素膜）[0001]
BACKGROUND OF THE INVENTION
The invention disclosed in this specification relates to a structure of an active matrix display device. In particular, the present invention relates to a structure of a pixel portion of an active matrix display device.
[0002]
[Prior art]
Conventionally, as a flat panel display, a liquid crystal display device, a display device using an EL element, and a display device using an electrochromic material (for example, see JP-A-51-59295) are known.
[0003]
In particular, it is known that the active matrix type in which a thin film transistor is arranged in each pixel arranged in a matrix is useful for high-speed operation display and fine display.
[0004]
FIG. 6 is an enlarged schematic view of one pixel portion of an active matrix type liquid crystal display device. In the structure shown in FIG. 6, reference numeral 501 denotes a source line, 502 denotes a gate line, 503 denotes an active layer of a thin film transistor, and 504 denotes a pixel electrode.
[0005]
In the configuration as shown in FIG. 6, a light shielding film 505 called a black matrix (abbreviated as BM) is arranged to visually block the low response of the liquid crystal at or around the pixel electrode. The
[0006]
This black matrix (BM) is an optical stop, and functions so as to use only the liquid crystal region that performs a predetermined response for optical modulation and shield other regions.
[0007]
[Problems to be solved by the invention]
Even when the BM as shown in FIG. 6 is arranged, the non-uniformity of the response of the liquid crystal also becomes a problem. In order to suppress this problem, it is only necessary to reduce the opening of the BM and use only the center of the pixel as much as possible.
[0008]
However, when this is done, the aperture ratio of the pixels becomes very low, and the screen becomes dark.
[0009]
There is a high demand for brightening the screen, and it is required to increase the aperture ratio as much as possible.
[0010]
An object of the invention disclosed in this specification is to provide a structure that can suppress non-uniformity of response of liquid crystal in one pixel and obtain a high aperture ratio.
[0011]
[Means for Solving the Problems]
The invention disclosed in this specification is:
It has an active matrix circuit composed of vertical wiring and horizontal wiring,
A pixel electrode having a hexagon is disposed in the active matrix circuit,
The vertical wiring and the horizontal wiring are spaced apart from each other in parallel on one side of the pixel electrode,
A shield wiring is disposed between the vertical wiring and the horizontal wiring which are spaced apart from each other in the vertical direction.
[0012]
In the above configuration,
A thin film transistor is disposed on the pixel electrode,
A signal to the gate of the thin film transistor is supplied to the vertical wiring,
The horizontal wiring is supplied with a signal to the source of the thin film transistor,
It is characterized by.
[0013]
In the above configuration,
A thin film transistor is disposed on the pixel electrode,
The vertical wiring is supplied with a signal to the source of the thin film transistor,
The horizontal wiring is supplied with a signal to the gate of the thin film transistor,
It is characterized by.
[0014]
In the above configuration,
The vertical wiring and the horizontal wiring are arranged so as to overlap the outer periphery of the pixel electrode, and the vertical wiring and the horizontal wiring function as a black matrix in the region.
[0015]
In the above configuration,
The shield wiring is arranged so as to partially overlap the pixel electrode, and the overlapped region functions as a black matrix.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
One of the embodiments of the invention disclosed herein is as shown in FIG.
An active matrix circuit having a vertical wiring 103 (in this case, a source line) and a horizontal wiring 104 (in this case, a gate line);
A pixel electrode 101 having a hexagon is disposed in the active matrix circuit,
On one side of the pixel electrode, the vertical wiring 103 and the horizontal wiring 104 are arranged in parallel apart from each other in the vertical direction,
A shield wiring 201 is disposed between the vertical wiring 103 and the horizontal wiring 104 which are spaced apart from each other in the vertical direction (see FIG. 4).
[0017]
【Example】
[Example 1]
FIG. 1 is a schematic top view of one pixel portion. In FIG. 1, reference numeral 101 denotes a pixel electrode, and its outer peripheral portion (edge) is indicated by 102.
[0018]
A part of the periphery of the pixel electrode is arranged so that the source lines 103 and 105 and further part of the gate lines 104 and 106 overlap. In the region where the pixel electrode and the wiring overlap, a part of the wiring functions as a black matrix.
[0019]
In FIG. 1, reference numeral 108 denotes an active layer of a thin film transistor disposed in an adjacent pixel, and reference numeral 105 denotes a source line for supplying an image data signal to the thin film transistor.
[0020]
The source line 103 and the gate line 104 are in a state of being spaced apart vertically on one side of a hexagonal pixel electrode. In this portion, a shield wiring fixed at a predetermined potential as shown by 201 in FIG. 2 is arranged between both wirings, and crosstalk between the source line 103 and the gate line 104 is not generated. Suppressed.
[0021]
In the figure, a configuration in which the shield line is arranged along the source line is shown. However, it may be configured along the gate line.
[0022]
Note that 202 in FIG. 2 is one adjacent shield line arranged along the gate line 105 in FIG.
[0023]
3 and 4 show a manufacturing process of a cross section taken along line AA 'of the pixel portion in FIG. This portion shows a manufacturing process of a thin film transistor connected to the pixel electrode 101.
[0024]
First, a silicon oxide film (not shown) is formed as a base film on a glass substrate (or quartz substrate) 301 to a thickness of 3000 mm by sputtering. Next, an amorphous silicon film to be a starting film for forming an active layer later is formed by plasma CVD.
[0025]
The method for forming the amorphous silicon film may be a low pressure thermal CVD method.
[0026]
Next, by irradiation with a KrF excimer laser (wavelength 248 nm), an amorphous silicon film (not shown) is crystallized to obtain a crystalline silicon film (not shown). And the active layer of the thin-film transistor shown by 31-33 is formed by patterning this crystalline silicon film. (Fig. 3 (A))
[0027]
Next, a silicon oxide film 303 functioning as a gate insulating film is formed to a thickness of 1000 mm by plasma CVD.
[0028]
Further, an aluminum film (not shown) for forming the gate electrode is formed to a thickness of 4000 mm by sputtering.
[0029]
This aluminum film contains 0.18% by weight of scandium. This is to suppress the occurrence of abnormal growth of aluminum due to heating and the formation of needle-like or stab-like projections called hillocks or whiskers in the subsequent process.
[0030]
After the aluminum film is formed, it is patterned to form the gate line 104. In FIG. 3, a cross section of a portion functioning as a gate electrode in the gate line 104 is shown.
[0031]
After the gate line 104 (which may be referred to as the gate electrode 104) is formed, anodization is performed, and an anodized film 304 is formed to a thickness of 1500 mm. Instead of the anodic oxide film, the plasma oxide film may be formed by plasma treatment in an oxidizing atmosphere.
[0032]
In this way, the state shown in FIG. After obtaining the state shown in FIG. 3A, a first interlayer insulating film 306 is formed as shown in FIG. Here, a silicon oxide film having a thickness of 5000 mm is formed as the interlayer insulating film 306 by a plasma CVD method. Note that as a material of the interlayer insulating film, a silicon nitride film or a stacked film of a silicon oxide film and a silicon nitride film may be used.
[0033]
Next, a wiring pattern indicated by 201 is formed on the first interlayer insulating film with a pattern as shown in FIG. The wiring pattern 201 functions as a shield line for electrically separating the gate line 104 and the upper source line to be formed later. This wiring 201 is preferably fixed to an appropriate potential.
[0034]
In this way, the state shown in FIG. Next, a second interlayer insulating film 309 made of a resin film is formed. This resin film is formed to a thickness of 5000 mm by spin coating. In this way, the state shown in FIG.
[0035]
The resin film is used here in order to reduce the capacitance formed between the gate line 104 and the source line (103 in FIG. 4B) formed thereabove. Since the resin material has a lower relative dielectric constant than silicon oxide or silicon nitride, it is advantageous for reducing the capacity.
[0036]
When the state shown in FIG. 3C is obtained, a contact hole 310 to the source region 33 is formed. In this way, the state shown in FIG.
[0037]
After obtaining the state shown in FIG. 4A, the source wiring 103 is formed. In this way, the state shown in FIG. FIG. 4B shows a cross section in which part of the source wiring 103 is in contact with the source region 33.
[0038]
As apparent from this state, the shield line 201 is arranged between the gate line 104 and the source line 103 so as to prevent mutual interference in the part where the gate line 104 and the source line 103 are spaced apart in parallel. ing.
[0039]
When the wiring pattern as shown in FIG. 1 is adopted, the gate line and the source line are arranged in parallel in a state of being vertically separated on one side of the edge of the pixel.
[0040]
In such a configuration, a signal jump through a capacitor formed between both wirings becomes a problem.
[0041]
However, by adopting a configuration as shown in FIG. 4B, signal jumping between both wirings can be suppressed.
[0042]
After obtaining the state shown in FIG. 4B, a silicon oxide film having a thickness of 2000 mm is formed as the third interlayer insulating film 312 by plasma CVD. Then, an ITO film for constituting the pixel electrode 101 is formed by sputtering, and is patterned to form the pixel electrode 101. In this way, the state shown in FIG.
[0043]
Finally, heat treatment is performed in a hydrogen atmosphere at 350 ° C. to complete the process. Note that, in order to configure as a liquid crystal display device, processes such as a rubbing film formation, a rubbing process, bonding with a counter substrate, and liquid crystal injection are further required.
[0044]
In this embodiment, the configuration of one pixel has been described. Actually, pixels are arranged in a matrix of several hundreds × several hundreds in the state shown in FIG. 5 to form an active matrix.
[0045]
[Example 2]
In this embodiment, a bottom gate type structure is employed as the thin film transistor structure. In this case, the positional relationship between the active layer, the gate insulating film, and the gate electrode is different from that in the first embodiment. However, the configuration above the first interlayer insulating film is the same.
[0046]
FIG. 8 is a schematic cross-sectional view of a thin film transistor corresponding to a cross section taken along line AA ′ of FIG.
[0047]
In FIG. 8, 801 is a glass substrate (or quartz substrate), 802 is a gate line (gate electrode), 803 is a gate insulating film, 804 is a drain region of the active layer, and 805 is an active layer. 806 is a first interlayer insulating film (silicon oxide film), 807 is a shield wiring, 808 is a second interlayer insulating film (resin film), and 809 is a source line. 810 is a third interlayer insulating film, and 811 is a pixel electrode (made of an ITO film).
[0048]
In this configuration, the gate line 802 corresponds to 104 in FIG. 1, the shield line 807 corresponds to 201 in FIG. 2, the source 809 corresponds to 103 in FIG. 1, and the pixel electrode 811 corresponds to 101 in FIG. .
[0049]
Example 3
The invention disclosed in this specification can be used for an active matrix liquid crystal display device or an active matrix EL display device in which peripheral driving circuits are integrated. These display devices are collectively referred to as flat panel displays.
[0050]
These display devices can be used for the following applications. FIG. 7A illustrates a device called a digital still camera, an electronic camera, or a video movie that can handle moving images.
[0051]
This apparatus has a function of electronically storing an image photographed by a CCD camera (or suitable photographing means) disposed in the camera unit 2002. And it has the function to display the image | photographed image on the display apparatus 2003 arrange | positioned at the main body 2001. FIG. The operation of the apparatus is performed by an operation button 2004.
[0052]
The structure of the invention disclosed in this specification as illustrated in FIG. 1 can be used for the structure of the pixel of the display device 2003 illustrated in FIG. In particular, since the invention disclosed in this specification has a high aperture ratio, high luminance can be obtained. In addition, since it has high luminance, power consumption for obtaining predetermined luminance can be reduced. Therefore, it is useful in the case of a portable device as shown in FIG.
[0053]
FIG. 7B illustrates a portable personal computer. In this device, a display device 2104 is provided in an openable / closable cover (lid) 2102 attached to a main body 2101, and various information can be input from a keyboard 2103 and various arithmetic operations can be performed.
[0054]
Also in the structure shown in FIG. 7B, the structure of the invention disclosed in this specification as shown in FIG. 1 can be used for the pixel structure of the display device portion 2104.
[0055]
FIG. 7C shows an example in which a flat panel display is used in a car navigation system. The car navigation system includes a main body including an antenna unit 2304 and a display device 2302.
[0056]
Switching of various information necessary for navigation is performed by an operation button 2303. In general, the operation is performed by a remote control device (not shown).
[0057]
Since the car navigation system may be used under direct sunlight, it is useful to obtain a high luminance by adopting the configuration shown in FIG.
[0058]
FIG. 7D illustrates an example of a projection type liquid crystal display device. In the figure, the light emitted from the light source 2402 is optically modulated by the liquid crystal display device 2403 and becomes an image. The image is reflected by the mirrors 2404 and 2405 and displayed on the screen 2406.
[0059]
【The invention's effect】
By utilizing the invention disclosed in this specification, it is possible to suppress the non-uniformity of the response of the liquid crystal in one pixel and obtain a high aperture ratio. A display device having high brightness and capable of performing a clear display can be obtained.
[0060]
The invention disclosed in this specification can be used for a flat panel display using an EL element and a flat panel display using an electrochromic material in addition to a liquid crystal display device.
[Brief description of the drawings]
FIG. 1 is a diagram showing a configuration of a pixel in the invention.
FIG. 2 is a diagram showing an arrangement pattern of shield wires.
FIGS. 3A to 3C are diagrams illustrating a manufacturing process of a thin film transistor portion. FIGS.
4A and 4B illustrate a manufacturing process of a thin film transistor portion.
FIG. 5 is a diagram showing a configuration of a matrix circuit.
FIG. 6 is a diagram showing a state of a pixel of a conventional active matrix circuit.
FIG. 7 is a diagram showing an apparatus using a flat panel display.
FIGS. 8A and 8B illustrate a manufacturing process of a bottom gate thin film transistor portion. FIGS.
[Explanation of symbols]
101 pixel electrode 102 outer peripheral portion (edge) of pixel electrode
103 source line 104 gate line 105 source line 106 gate line 107, 108 active layer 201, 202 of thin film transistor shield line 308 contact opening 301 glass substrate 303 gate insulating film 104 gate line (gate electrode)
304 Anodized film 306 First interlayer insulating film (silicon oxide film)
308 Contact opening 309 Second interlayer insulating film (resin film)
310 Opening 312 for contact Third interlayer insulating film (silicon oxide film)

Claims

In the pixel portion of the active matrix display device,
A gate line for supplying a signal to the gate of the thin film transistor;
A source line for supplying an image data signal to the thin film transistor;
A hexagonal pixel electrode connected to the thin film transistor;
A part of the source line and a part of the gate line overlap with an outer periphery of the pixel electrode;
Below the one side of the pixel electrode, the gate line and the source line are spaced apart in parallel up and down and arranged in parallel.
A display device, wherein a shield wiring fixed at a predetermined potential is disposed between the gate line and the source line that are spaced apart vertically, and a part of the shield wiring overlaps with the pixel electrode. .

The display device according to claim 1, wherein a resin film is provided on the shield wiring, and the source line is provided on the resin film.

In the pixel portion of the active matrix type liquid crystal display device,
A gate line for supplying a signal to the gate of the thin film transistor;
A source line for supplying an image data signal to the thin film transistor;
A hexagonal pixel electrode connected to the thin film transistor;
A part of the source line and a part of the gate line overlap with an outer periphery of the pixel electrode;
Below the one side of the pixel electrode, the gate line and the source line are spaced apart in parallel up and down and arranged in parallel.
A liquid crystal display characterized in that a shield wiring fixed at a predetermined potential is disposed between the gate line and the source line that are spaced apart vertically, and a part of the shield wiring overlaps the pixel electrode. apparatus.

4. The liquid crystal display device according to claim 3, wherein a resin film is provided on the shield wiring, and the source line is provided on the resin film.

In a pixel portion of an active matrix EL display device,
A gate line for supplying a signal to the gate of the thin film transistor;
A source line for supplying an image data signal to the thin film transistor;
A hexagonal pixel electrode connected to the thin film transistor;
A part of the source line and a part of the gate line overlap with an outer periphery of the pixel electrode;
Below the one side of the pixel electrode, the gate line and the source line are spaced apart in parallel up and down and arranged in parallel.
An EL display characterized in that a shield wiring fixed at a predetermined potential is disposed between the gate line and the source line which are spaced apart vertically, and a part of the shield wiring overlaps with the pixel electrode. apparatus.

6. The EL display device according to claim 5, wherein a resin film is provided on the shield wiring, and the source line is provided on the resin film.