JP3662350B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP3662350B2 JP3662350B2 JP16527496A JP16527496A JP3662350B2 JP 3662350 B2 JP3662350 B2 JP 3662350B2 JP 16527496 A JP16527496 A JP 16527496A JP 16527496 A JP16527496 A JP 16527496A JP 3662350 B2 JP3662350 B2 JP 3662350B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel electrode
- source line
- gate
- thin film
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010408 film Substances 0.000 claims description 57
- 239000010409 thin film Substances 0.000 claims description 26
- 239000011159 matrix material Substances 0.000 claims description 23
- 239000004973 liquid crystal related substance Substances 0.000 claims description 16
- 239000011347 resin Substances 0.000 claims description 12
- 229920005989 resin Polymers 0.000 claims description 12
- 239000011229 interlayer Substances 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 239000010410 layer Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000010407 anodic oxide Substances 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 238000005282 brightening Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【発明の属する技術分野】
本明細書で開示する発明は、アクティブマトリクス型の表示装置の構成に関する。特にアクティブマトリクス型の表示装置の画素部分の構成に関する。
【0002】
【従来の技術】
従来よりフラットパネルディスプレイとして、液晶表示装置、EL素子を利用した表示装置、エレクトロクロミックス材料を用いた表示装置(例えば特開昭51−59295号参照)が知られている。
【0003】
特にマトリクス状に配置された各画素に薄膜トランジスタを配置したアクティブマトリクス型のもの高速動作表示、微細表示を行う上で有用なことが知られている。
【0004】
図6にアクティブマトリクス型の液晶表示装置の1画素部分の拡大概略図を示す。図6に示す構成において、501はソース線、502はゲイト線、503は薄膜トランジスタの活性層、504は画素電極である。
【0005】
図6に示すような構成においては、画素電極の周辺部またはその近傍における液晶の応答性の低さを視覚的に遮るためにブラックマトリクス(BMと略記される)と呼ばれる遮光膜505が配置される。
【0006】
このブラックマトリクス(BM)は光学的な絞りであり、所定の応答を行う液晶領域だけを光学変調に利用し、他の領域を遮蔽するように機能する。
【0007】
【発明が解決しようとする課題】
図6に示すようなBMを配置した場合もやはり液晶の応答の不均一性が問題となる。この問題を抑制するには、BMの開口部を小さくし、画素の中心部だけをなるべく利用するようにすればよい。
【0008】
しかしこのようにすると、画素の開口率が非常に低くなり、画面が暗くなってしまう。
【0009】
画面を明るくすることに対しては、高い要求があり、極力開口率を高くすることが求められている。
【0010】
本明細書で開示する発明は、1画素内における液晶の応答の不均一性を抑制し、また高い開口率を得ることができる構成を提供することを課題とする。
【0011】
【課題を解決するための手段】
本明細書で開示する発明は、
垂直配線と水平配線とで構成されたアクティブマトリクス回路を有し、
前記アクティブマトリクス回路には6角形を有する画素電極が配置され、
前記画素電極1辺において前記垂直配線と水平配線とは上下に離間して平行に配置され、
前記上下に離間した垂直配線と水平配線の間にシールド用の配線が配置されていることを特徴とする。
【0012】
上記構成において、
画素電極には薄膜トランジスタが配置されており、
垂直配線には前記薄膜トランジスタのゲイトへの信号が供給され、
水平配線には前記薄膜トランジスタのソースへの信号が供給され、
ていることを特徴とする。
【0013】
また、上記構成において、
画素電極には薄膜トランジスタが配置されており、
垂直配線には前記薄膜トランジスタのソースへの信号が供給され、
水平配線には前記薄膜トランジスタのゲイトへの信号が供給され、
ていることを特徴とする。
【0014】
また上記構成において、
垂直配線と水平配線とは画素電極の外周部に重なって配置されており、該領域において垂直配線と水平配線はブラックマトリクスとして機能することを特徴とする。
【0015】
また上記構成において、
シールド用の配線は画素電極と一部が重なるように配置されており、該重なった領域がブラックマトリクスとして機能することを特徴とする。
【0016】
【発明の実施の形態】
本明細書で開示する発明の実施形態の一つは、図1に示されるように、
垂直配線103(この場合はソース線)と水平配線104(この場合はゲイト線)とで構成されたアクティブマトリクス回路を有し、
前記アクティブマトリクス回路には6角形を有する画素電極101が配置され、
前記画素電極1辺において前記垂直配線103と水平配線104とは上下に離間して平行に配置され、
前記上下に離間した垂直配線103と水平配線104の間にシールド用の配線201が配置されている(図4参照)ことを特徴とする。
【0017】
【実施例】
〔実施例1〕
図1に示すのは、1つの画素部分の上面概略図である。図1において、101が画素電極であり、その外周部(縁)が102で示されている。
【0018】
画素電極の周辺部の一部は、ソース線103、105、さらにゲイト線104、106の一部が重なるように配置されている。この画素電極と配線が重なりあった領域では、配線の一部がブラックマトリクスとして機能している。
【0019】
なお、図1において108は隣の画素に配置された薄膜トランジスタの活性層であり、105はその薄膜トランジスタに画像データ信号を供給するソース線である。
【0020】
ソース線103とゲイト線104とは、6角形状を有する画素電極の1辺において上下に離間して配置された状態となっている。この部分においては、図2の201で示されるような所定の電位に固定されたシールド用の配線が両配線間に配置され、ソース線103とゲイト線104との間でのクロストークの発生を抑制している。
【0021】
図ではシールド線をソース線に沿って配置する構成が示されている。しかし、ゲイト線に沿わせる構成としてもよい。
【0022】
なお、図2における202は図1におけるゲイト線105に沿って配置された1本隣のシールド線である。
【0023】
図3及び図4に図1に画素部分のA−A’で切った断面の作製工程を示す。この部分は、画素電極101に接続された薄膜トランジスタの作製工程を示すものである。
【0024】
まずガラス基板(または石英基板)301上に下地膜として図示しない酸化珪素膜を3000Åの厚さにスパッタ法によって成膜する。次に後に活性層を構成するための出発膜となる非晶質珪素膜をプラスマCVD法で成膜する。
【0025】
非晶質珪素膜の成膜方法は減圧熱CVD法でもってもよい。
【0026】
次にKrFエキシマレーザー(波長248nm)の照射を行うことにより、図示しない非晶質珪素膜を結晶化させ、図示しない結晶性珪素膜を得る。そして、この結晶性珪素膜をパターニングすることにより、31〜33で示される薄膜トランジスタの活性層を形成する。(図3(A))
【0027】
次にゲイト絶縁膜として機能する酸化珪素膜303をプラズマCVD法でもって1000Åの厚さに成膜する。
【0028】
さらにゲイト電極を構成するための図示しないアルミニウム膜を4000Åの厚さにスパッタ法でもって成膜する。
【0029】
このアルミニウム膜中にはスカンジウムを0.18重量%含有させる。これは後の工程において、加熱によりアルミニウムの異常成長が起こり、ヒロックやウィスカーと呼ばれる針状あるいは刺状の突起物が形成されてしまうことを抑制するためである。
【0030】
アルミニウム膜を成膜したら、それをパターニングし、ゲイト線104を形成する。図3において、ゲイト線104の内のゲイト電極として機能する部分の断面が示されている。
【0031】
ゲイト線104(ゲイト電極104といってもよい)を形成したら、陽極酸化を行い、陽極酸化膜304を1500Åの厚さに成膜する。陽極酸化膜の代わりに酸化性雰囲気中でのプラズマ処理により、プラズマ酸化膜を形成するのでもよい。
【0032】
こうして図3(A)に示す状態を得る。図3(A)に示す状態を得た後、図3(B)に示すように第1の層間絶縁膜306を成膜する。ここでは、層間絶縁膜306としてプラズマCVD法で酸化珪素膜を5000Åの厚さに成膜する。なお、層間絶縁膜の材料としては、窒化珪素膜や酸化珪素膜と窒化珪素膜との積層膜を利用してもよい。
【0033】
次に第1の層間絶縁膜上に図2に示すようなパターンでもって201で示される配線パターンを形成する。この配線パターン201は、ゲイト線104と後に形成される上方のソース線とを電気的に分離するためのシールド線として機能する。この配線201は適当な電位に固定することが好ましい。
【0034】
このようにして図3(B)に示す状態を得る。次に樹脂膜でなる第2の層間絶縁膜309を成膜する。この樹脂膜はスピンコート法で5000Åの厚さに成膜する。こうして図3(C)に示す状態を得る。
【0035】
ここで樹脂膜を用いるのは、ゲイト線104とその上方に形成されるソース線(図4(B)の103)との間に形成される容量を小さくするためである。樹脂材料は酸化珪素や窒化珪素に比較して低い比誘電率を有しているので、容量を小さくするには有利となる。
【0036】
図3(C)に示す状態を得たら、ソース領域33へのコンタクトホール310を形成する。こうして図4(A)に示す状態を得る。
【0037】
図4(A)に示す状態を得たら、ソース配線103を形成する。こうして図4(B)に示す状態を得る。図4(B)には、ソース配線103の一部がソース領域33にコンタクトする断面が示されている。
【0038】
この状態において明らかなように、ゲイト線104とソース線103とが上下に離間して平行に配置されている部分においては、その間にシールド線201が配置され、相互の干渉を防止する構成となっている。
【0039】
図1に示すような配線パターンを採用した場合、ゲイト線とソース線とが、画素の縁の1辺において、上下に離間した状態で平行に配置されてしまう構成となう。
【0040】
このような構成においては、両配線間に形成される容量を介しての信号の飛び移りが問題となる。
【0041】
しかし、図4(B)に示すような構成とすることにより、両配線間における信号の飛び移りを抑制することができる。
【0042】
図4(B)に示す状態を得たら、第3の層間絶縁膜312としてプラズマCVD法により酸化珪素膜を2000Åの厚さに成膜する。そして、画素電極101を構成するためのITO膜をスパッタ法で成膜し、それをパターニングすることにより、画素電極101を形成する。こうして図4(C)に示す状態を得る。
【0043】
最後に350℃の水素雰囲気中において加熱処理を施すことにより、工程が完了する。なお、液晶表示装置として構成するには、さらにラビング膜の形成、ラビング工程、対向基板との張り合わせ、液晶の注入、といった工程が必要とされる。
【0044】
本実施例においては、1つの画素の構成について説明した。実際には、図5に示すような状態で数百×数百といったマトリクス状に画素が配置され、アクティブマトリクスが構成される。
【0045】
〔実施例2〕
本実施例は、薄膜トランジスタの構造としてボトムゲイト型のものを採用した場合の例である。この場合、実施例1の場合に比較して、活性層、ゲイト絶縁膜、ゲイト電極の位置関係が異なるものとなる。しかし、第1の層間絶縁膜から上の構成は同じものとなる。
【0046】
図8に図1のA−A’で切った断面に対応する薄膜トランジスタの概略断面図を示す。
【0047】
図8において、801がガラス基板(または石英基板)であり、802がゲイト線(ゲイト電極)であり、803がゲイト絶縁膜であり、804が活性層のドレイン領域であり、805が活性層のソース領域であり、806が第1の層間絶縁膜(酸化珪素膜)であり、807がシールド用の配線であり、808が第2の層間絶縁膜(樹脂膜)であり、809がソース線であり、810が第3の層間絶縁膜であり、811が画素電極(ITO膜でなる)である。
【0048】
この構成において、ゲイト線802は図1の104に対応し、シールド線807は図2の201に対応し、ソース809は図1の103に対応し、画素電極811は図1の101に対応する。
【0049】
〔実施例3〕
本明細書に開示する発明は、周辺駆動回路を一体化したアクティブマトリクス型の液晶表示装置やアクティブマトリクス型のEL表示装置に利用することができる。これらの表示装置は、フラットパネルディスプレイと総称されている。
【0050】
これらの表示装置は、以下に示すような用途に利用することができる。図7(A)に示すのは、デジタルスチールカメラや電子カメラ、または動画を扱うことができるビデオムービーと称される装置である。
【0051】
この装置は、カメラ部2002に配置されたCCDカメラ(または適当な撮影手段)で撮影した画像を電子的に保存する機能を有している。そして撮影した画像を本体2001に配置された表示装置2003に表示する機能を有している。装置の操作は、操作ボタン2004によって行われる。
【0052】
図1に示すような本明細書に開示する発明の構成は、図7(A)に示す表示装置2003の画素の構成に利用することができる。特に本明細書に開示する発明は、高開口率を有しているので、高い輝度を得ることができる。また高い輝度を有しているが故に所定の輝度を得るための消費電力を小さくできる。従って、図7(A)に示すような携帯型の装置の場合に有用なものとなる。
【0053】
図7(B)に示すのは、携帯型のパーソナルコンピュータである。この装置は、本体2101に装着された開閉可能なカバー(蓋)2102に表示装置2104が備えられ、キーボード2103から各種情報を入力したり、各種演算操作を行うことができる。
【0054】
この図7(B)に示す構成においても、その表示装置部2104の画素の構成に図1に示すような本明細書で開示する発明の構成を利用することができる。
【0055】
図7(C)に示すのは、カーナビゲーションシステムにフラットパネルディスプレイを利用した場合の例である。カーナビゲーションシステムは、アンテナ部2304と表示装置2302を備えた本体から構成されている。
【0056】
ナビゲーションに必要とされる各種情報の切り換えは、操作ボタン2303によって行われる。一般には図示しないリモートコントロール装置によって操作が行われる。
【0057】
カーナビゲーションシステムは直射日光の下で利用されることもあるので、図1に示すような構成を採用し、高い輝度を得ることは有用なものとなる。
【0058】
図7(D)に示すのは、投射型の液晶表示装置の例である。図において、光源2402から発せられた光は、液晶表示装置2403によって光学変調され、画像となる。画像は、ミラー2404、2405で反射されてスクリーン2406に映し出される。
【0059】
【発明の効果】
本明細書で開示する発明を利用することにより、1画素内における液晶の応答の不均一性を抑制し、また高い開口率を得ることができる。そして、高輝度を有し、鮮明な表示を行うことができる表示装置を得ることができる。
【0060】
本明細書で開示する発明は、液晶表示装置以外にEL素子を用いたフラットパネルディスプレイやエレクトロクロミックス材料を用いたフラットパネルディスプレイに利用することができる。
【図面の簡単な説明】
【図1】 発明における画素の構成を示す図。
【図2】 シールド線の配置パターンを示す図。
【図3】 薄膜トランジスタ部の作製工程を示す図。
【図4】 薄膜トランジスタ部の作製工程を示す図。
【図5】 マトリクス回路の構成を示す図。
【図6】 従来におけるアクティブマトリクス回路の画素の状態を示す図。
【図7】 フラットパネルディスプレイを利用した装置を示す図。
【図8】 ボトムゲイト型の薄膜トランジスタ部の作製工程を示す図。
【符号の説明】
101 画素電極
102 画素電極の外周部(縁)
103 ソース線
104 ゲイト線
105 ソース線
106 ゲイト線
107、108 薄膜トランジスタの活性層
201、202 シールド線
308 コンタクト用の開口
301 ガラス基板
303 ゲイト絶縁膜
104 ゲイト線(ゲイト電極)
304 陽極酸化膜
306 第1の層間絶縁膜(酸化珪素膜)
308 コンタクト用の開口
309 第2の層間絶縁膜(樹脂膜)
310 コンタクト用の開口
312 第3の層間絶縁膜(酸化珪素膜)
Claims (6)
- アクティブマトリクス型の表示装置の画素部において、
薄膜トランジスタのゲイトへ信号を供給するゲイト線と、
前記薄膜トランジスタに画像データ信号を供給するソース線と、
前記薄膜トランジスタに接続された6角形状の画素電極とを有し、
前記ソース線の一部及び前記ゲイト線の一部は前記画素電極の外周部と重なり、
前記画素電極の1辺の下方において前記ゲイト線と前記ソース線とは上下に離間して平行に配置され、
上下に離間した前記ゲイト線と前記ソース線の間に所定の電位に固定されたシールド用の配線が配置され、前記シールド用の配線の一部は前記画素電極と重なることを特徴とする表示装置。 - 前記シールド用の配線上に樹脂膜が設けられ、前記ソース線は前記樹脂膜上に設けられていることを特徴とする請求項1に記載の表示装置。
- アクティブマトリクス型の液晶表示装置の画素部において、
薄膜トランジスタのゲイトへ信号を供給するゲイト線と、
前記薄膜トランジスタに画像データ信号を供給するソース線と、
前記薄膜トランジスタに接続された6角形状の画素電極とを有し、
前記ソース線の一部及び前記ゲイト線の一部は前記画素電極の外周部と重なり、
前記画素電極の1辺の下方において前記ゲイト線と前記ソース線とは上下に離間して平行に配置され、
上下に離間した前記ゲイト線と前記ソース線の間に所定の電位に固定されたシールド用の配線が配置され、前記シールド用の配線の一部は前記画素電極と重なることを特徴とする液晶表示装置。 - 前記シールド用の配線上に樹脂膜が設けられ、前記ソース線は前記樹脂膜上に設けられていることを特徴とする請求項3に記載の液晶表示装置。
- アクティブマトリクス型のEL表示装置の画素部において、
薄膜トランジスタのゲイトへ信号を供給するゲイト線と、
前記薄膜トランジスタに画像データ信号を供給するソース線と、
前記薄膜トランジスタに接続された6角形状の画素電極とを有し、
前記ソース線の一部及び前記ゲイト線の一部は前記画素電極の外周部と重なり、
前記画素電極の1辺の下方において前記ゲイト線と前記ソース線とは上下に離間して平行に配置され、
上下に離間した前記ゲイト線と前記ソース線の間に所定の電位に固定されたシールド用の配線が配置され、前記シールド用の配線の一部は前記画素電極と重なることを特徴とするEL表示装置。 - 前記シールド用の配線上に樹脂膜が設けられ、前記ソース線は前記樹脂膜上に設けられていることを特徴とする請求項5に記載のEL表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16527496A JP3662350B2 (ja) | 1996-06-04 | 1996-06-04 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16527496A JP3662350B2 (ja) | 1996-06-04 | 1996-06-04 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09325367A JPH09325367A (ja) | 1997-12-16 |
| JP3662350B2 true JP3662350B2 (ja) | 2005-06-22 |
Family
ID=15809221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16527496A Expired - Fee Related JP3662350B2 (ja) | 1996-06-04 | 1996-06-04 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3662350B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000027749A (ko) * | 1998-10-29 | 2000-05-15 | 김영환 | 액정표시소자 |
| JP2003075869A (ja) * | 2001-09-05 | 2003-03-12 | Toshiba Corp | 平面表示素子 |
| US6953949B2 (en) | 2002-05-21 | 2005-10-11 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| JP2010010296A (ja) * | 2008-06-25 | 2010-01-14 | Ricoh Co Ltd | 有機トランジスタアレイ及び表示装置 |
| US8922463B2 (en) | 2010-04-26 | 2014-12-30 | Samsung Display Co., Ltd. | Organic light-emitting display apparatus |
| KR101640192B1 (ko) | 2014-08-05 | 2016-07-18 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
| CN104765209B (zh) * | 2015-04-07 | 2018-03-13 | 深圳市华星光电技术有限公司 | 一种阵列基板及液晶显示设备 |
| CN107479279A (zh) * | 2017-08-02 | 2017-12-15 | 深圳市华星光电技术有限公司 | 一种阵列基板、显示面板及显示装置 |
-
1996
- 1996-06-04 JP JP16527496A patent/JP3662350B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09325367A (ja) | 1997-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100653409B1 (ko) | 반도체장치 | |
| CN100426489C (zh) | 半导体器件及其制造方法 | |
| JP3640224B2 (ja) | 液晶表示パネル | |
| KR100641613B1 (ko) | 전기광학장치 및 이것을 구비한 전자기기 | |
| JP3708637B2 (ja) | 液晶表示装置 | |
| JP3698208B2 (ja) | 電気光学装置及び電子機器 | |
| JP3433779B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| CN100510861C (zh) | 显示装置及其制造方法 | |
| KR100553112B1 (ko) | 반사형액정디스플레이패널및이것을이용한장치 | |
| JPH1195687A (ja) | 表示装置 | |
| JPH11133463A (ja) | アクティブマトリクス型液晶表示装置及び電子機器 | |
| JP3662350B2 (ja) | 表示装置 | |
| JPH10153793A (ja) | 液晶表示装置 | |
| JP3586674B2 (ja) | 液晶表示装置 | |
| JP5176814B2 (ja) | 電気光学装置及び電子機器、並びに電気光学装置の製造方法 | |
| JP2008225034A (ja) | 電気光学装置及び電子機器 | |
| JP2006139092A (ja) | 電気光学装置及び電子機器 | |
| JP3792685B2 (ja) | 液晶表示パネル | |
| JP2011221119A (ja) | 電気光学装置及び電子機器、並びに電気光学装置の製造方法 | |
| JP4411825B2 (ja) | 電気光学装置の製造方法 | |
| JPH07199215A (ja) | 表示装置及び液晶ディスプレイ | |
| JP2004184702A6 (ja) | 電気光学装置及び電子機器 | |
| JPH095792A (ja) | アクティブマトリクス表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040722 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040727 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040921 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041124 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050315 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050323 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080401 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090401 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100401 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100401 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110401 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110401 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120401 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130401 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130401 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140401 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |