JP3663293B2

JP3663293B2 - Liquid crystal display

Info

Publication number: JP3663293B2
Application number: JP5928498A
Authority: JP
Inventors: 信幸中村
Original assignee: 株式会社日立ディスプレイズ
Priority date: 1998-03-11
Filing date: 1998-03-11
Publication date: 2005-06-22
Anticipated expiration: 2018-03-11
Also published as: JPH11258620A

Description

【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置に係わり、特に液晶表示素子を駆動する駆動回路素子を液晶表示素子上に直接搭載する方式の液晶表示装置に適用して有効な技術に関する。
【０００２】
【従来の技術】
例えば、アクティブ・マトリクス方式の液晶表示装置の液晶表示素子（すなわち、液晶表示モジュール）では、液晶層を介して互いに対向配置されるガラス等からなる２枚の透明絶縁基板（以下、単にガラス基板とも称する）を有する。そのうち、一方のガラス基板の液晶層側の面に、そのｘ方向に延在し、ｙ方向に並設されるゲート線群と、このゲート線群と絶縁されてｙ方向に延在し、ｘ方向に並設されるドレイン線群とが形成されている。
【０００３】
これらのゲート線群とドレイン線群とで囲まれた各領域がそれぞれ画素領域となり、この画素領域にスイッチング素子として例えば薄膜トランジスタ（ＴＦＴ）と透明画素電極とが形成されている。
【０００４】
このような構造をもつ液晶表示装置においては、ゲート線に走査信号を供給することにより、薄膜トランジスタがオンとされ、このオンとされた薄膜トランジスタを介してドレイン線からの映像信号が画素電極に供給される。
【０００５】
なお、ドレイン線群の各ドレイン線はもちろんのこと、ゲート線群の各ゲート線は、それぞれ透明絶縁基板の周辺にまで延在されて外部端子（すなわち、外部接続端子、以下、単に接続端子とも言う）を構成し、この外部端子にそれぞれ接続されて映像駆動回路、ゲート走査駆動回路、すなわち、これらを構成する複数個の駆動用半導体集積回路が、該透明絶縁基板の周辺に外付けされるようになっている。
【０００６】
従来は、これらの各駆動用半導体集積回路、テープキャリアパッケージ（ＴＣＰ）に搭載し、このテープキャリアパッケージを透明絶縁基板の周辺に複数個外付けしている。
【０００７】
しかし、このように透明絶縁基板は、その周辺に駆動用半導体集積回路が搭載されたＴＣＰが外付けされる構成となっているので、これらの回路によって、透明絶縁基板のゲート線群とドレイン線群との交差領域によって構成される表示領域の輪郭と、該透明絶縁基板の外枠の輪郭との間の領域（通常、額縁と称している）の占める面積が大きくなってしまい、液晶表示モジュールの外形寸法を小さくしたいという要望に反する。
【０００８】
それゆえ、このような問題を少しでも解消するために、すなわち、液晶表示素子の高密度化と液晶表示モジュールの外形をできる限り縮小したいとの要求から、ＴＣＰ部品を使用せず、映像駆動用回路およびゲート走査駆動用回路を透明絶縁基板上に直接搭載する構成が提案された。このような実装方式をフリップチップ方式、あるいはチップ・オン・ガラス（ＣＯＧ）方式という。
【０００９】
図９はフリップチップ方式の液晶表示素子の概略構造を説明する要部断面図であって、ＳＵＢ１は液晶表示素子を構成する一方の透明絶縁基板（ここでは、ガラス基板）、ＳＵＢ２は同他方のガラス基板、ＬＣは液晶、ＳＬはシール（シートパターン）、ＴＥＲＭ１、ＴＥＲＭ２は電極、ＤＩＣは駆動回路素子、ＢＵＭＰは駆動回路素子ＤＩＣの金バンプ（以下、単にバンプともいう）、ＡＣＦは異方性導電膜、ＳＩＬは保護膜樹脂、ＦＰＣはフレキシブル回路基板である。
【００１０】
図９において、一対のガラス基板ＳＵＢ１，ＳＵＢ２は液晶ＬＣを挟持し、その周辺をシールＳＬで封止されている。一方のガラス基板ＳＵＢ１に形成された電極ＴＥＲＭ１はシールＳＬを越えて外部に延びて外部端子、すなわち接続端子を構成している。なお、以下接続端子をＴＥＲＭで総称して示す場合もある。
【００１１】
駆動回路素子ＤＩＣの金バンプＢＵＭＰの一方（駆動回路素子ＤＩＣの出力側）は、この接続端子ＴＥＲＭ１に接続し他方（駆動回路素子ＤＩＣの入力側）は外部回路を搭載するフレキシブル回路基板ＦＰＣに延びる電極ＴＥＲＭ２に接続している。
【００１２】
搭載した駆動回路素子ＤＩＣの接続部分には保護膜樹脂ＳＩＬが塗布され、静電防止および耐食防止膜となる。
【００１３】
この種の先行技術としては、例えば、特開平４−３２１７１号公報、特開昭６３−２８４５９１号公報を挙げることができる。
【００１４】
図１０は、従来のフリップチップ方式の液晶表示素子において使用される、駆動回路素子ＤＩＣのバンプ位置を説明する、駆動回路素子ＤＩＣの概略平面図である。ＩＮは入力端子、ＯＵＴは出力端子、ＤＭＹはダミー端子である。それぞれの端子位置に、バンプＢＵＭＰ（図示せず）が形成される。
【００１５】
液晶表示素子は高精細、多階調、画素数増加の傾向にあり、そのため駆動回路素子ＤＩＣに形成されるバンプは益々多数化、微細化している。出力端子ＯＵＴは液晶表示素子の高精細、画素数増加に伴い、数が増加し、微細化する傾向にある。また入力端子ＩＮも多階調化に伴い、入力される階調電圧数が増加する傾向にある。
【００１６】
このため、バンプＢＵＭＰも微細化することになり、バンプの接続に寄与する面積は小さくなっている。また図１０に示すように、バンプの位置は駆動回路素子ＤＩＣ内のレイアウトの制限より、入力端子ＩＮと出力端子ＯＵＴは、対向する長辺に沿うように、駆動回路素子ＤＩＣの周辺部の一定の領域に設けられており、この形成される領域が制限される事もバンプの形状を微細化する原因になっている。
【００１７】
図１１から図１２は、従来のバンプの概略製造工程図である。図１１、図１２を参照して従来のバンプの製造方法について説明する。
【００１８】
工程Ａ、図１１（ａ）
既存の方法により駆動回路素子ＤＩＣがウエハ上に形成される。該駆動回路素子，ＤＩＣの形成と同時にバンプを形成する位置には、アルミのパッドＰＡＤが形成され、その周囲には保護膜ＰＳＶ（パッシベーション膜）が形成される。
【００１９】
工程Ｂ、図１１（ｂ）
前記アルミパッドＰＡＤ及び保護膜ＰＳＶを覆って、アルミパットＰＡＤと金の接着を良くするため、かつ金メッキの際のメッキ電流を各端子に供給する役目をもっている中間接続膜ＵＭＢ（Ｕｎｄｅｒ−Ｂｕｍｐ−Ｍｅｔａｌ）を形成する。
【００２０】
工程Ｃ、図１１（ｃ）
中間接続膜ＵＭＢ上にホトレジスト膜ＰＨＲを、所望のバンプ高さが得られる厚さに形成する。ホトレジスト膜ＰＨＲにマスクをアライメントし露光、現像することで、バンプを形成する位置のホトレジスト膜ＰＨＲを除去し、開口を設ける。
【００２１】
工程Ｄ、図１２（ａ）
上記開口に金を電解メッキすることで、金バンプＢＵＭＰを形成する。
【００２２】
工程Ｅ、図１２（ｂ）
フォトレジスト膜ＰＨＲを剥離する。
【００２３】
工程Ｆ、図１２（ｃ）
金バンプＢＵＭＰとアルミパットＰＡＤとの間以外に形成された、余分な中間接続膜ＵＭＢをエッチングする。
【００２４】
上記工程により、図１２（ｃ）に示す金バンプＢＵＭＰが得られるが、該金バンプＢＵＭＰの上面には、アルミパッドＰＡＤと保護膜ＰＡＳとの段差によって生じる段差ＳＴＥＰが解消されず、残ってしまう。
【００２５】
このようにして金バンプＢＵＭＰを形成した駆動回路素子ＤＩＣは、図１３に示すように、液晶表示素子にフリップチップ方式により搭載される。この際、アルミパッドＰＡＤと該アルミパッドの周囲に形成される保護膜ＰＳＶとの段差により、バンプ表面に保護膜厚分（１〜２μｍ）の段差が生じる。
【００２６】
液晶表示素子に駆動回路素子ＤＩＣが搭載され、液晶表示素子の接続端子ＴＥＲＭと駆動回路素子ＤＩＣが電気的に導通される場合には、バンプＢＵＭＰ表面は前記接続端子ＴＥＲＭと接続される面となる。また異方性導電膜ＡＣＦの電気的接続に寄与するのは、異方性導電膜ＡＣＦ内の導電粒子ＥＣＰＡ（粒子径Φ３〜１０μｍ）である。
【００２７】
この導電粒子ＥＣＰＡがバンプＢＵＭＰと接続端子ＴＥＲＭとの間に挟まれることで、導電粒子ＥＣＰＡによりバンプ表面−導電粒子−接続端子と電気的に導通するが、バンプ表面に段差ＳＴＥＰがあると、バンプ表面と接続端子ＴＥＲＭとの間隔に差が生じることとなる。
【００２８】
そのため導電粒子ＥＣＰＡが、バンプＢＵＭＰと接続端子ＴＥＲＭとの間で押しつぶされる圧力に差が生じ、導電粒子ＥＣＰＡのつぶれ具合に差が生じることとなり、導電粒子ＥＣＰＡのバンプ表面又は接続端子ＴＥＲＭとの接触する面積に差が生じることとなる。
【００２９】
【発明が解決しようとする課題】
上記したように、従来のフリップチップ方式の液晶表示素子においては、駆動回路素子のバンプと透明絶縁基板上の接続端子とを直接加熱圧着して接続するか、あるいは上記特開平４−３２１７１号公報、特開昭６３−２８４５９１号公報に開示されたように、両者の間に導電粒子を混入してなる異方性導電膜を介して接続しているのが一般的であった。
【００３０】
しかし上述したように、金メッキによるバンプ形成では、下地形状を反映してバンプ表面にパッシベーション膜厚分の段差が生じる。駆動用半導体集積回路と液晶表示素子との間で、電気的接続をとるための異方性導電膜内の導電性粒子は、段差部において高い部分では、適当につぶされて電気的接続が得られるが、バンプ表面の半分以上を占める段差部の低い部分では、つぶし代が少なく十分な電気的接続が得られない。
【００３１】
このように、駆動回路素子ＤＩＣのバンプＢＵＭＰは製造時に生じる段差ＳＴＥＰが、バンプＢＵＭＰと液晶表示素子の接続端子ＴＥＲＭとの間に生じており、その表面の接触特性が良好でないため抵抗が高く、導電性粒子ＥＣＰＡを介在したものでは導電性粒子ＥＣＰＡのつぶれ具合に大きなばらつきが生じ、信頼性を低下させる原因となっていた。
【００３２】
本発明の目的は、上記従来技術の諸問題を解消し、駆動回路素子ＤＩＣと透明絶縁基板ＳＵＢ１上に形成された接続端子ＴＥＲＭとの接続抵抗を小さくして信頼性を向上させると共に、高品質の画像表示を可能としたフリップチップ方式の液晶表示素子を有する液晶表示装置を提供することにある。
【００３３】
【課題を解決するための手段】
液晶表示素子と該液晶表示素子を駆動する駆動回路素子と、該駆動回路素子に設けられた接続パッドと、前記液晶表示素子に設けられた接続端子と、前記接続パッド上に設けられ前記接続端子と電気的に接続されるバンプと、前記接続パッドの外周部を覆って設けられた保護膜と、該保護膜に前記接続パッドの表面が前記バンプと接続するように設けられた開口とを有し、該開口の幅が前記バンプの高さよりも短く形成した液晶表示装置とする。
【００３４】
【発明の実施の形態】
以下、本発明の実施の形態につき、図面を参照してさらに詳細に説明する。
【００３５】
図１は本発明による液晶表示装置の第１実施例を構成する液晶表示素子及び駆動回路素子ＤＩＣとの接続部の断面模式図であって、ＬＣＤは液晶表示素子、ＳＵＢ１は透明絶縁基板としてのガラス基板、ＤＩＣは駆動回路素子、ＢＵＭＰは金バンプ、ＴＥＲＭは液晶表示素子ＬＣＤに形成した接続端子、ＡＣＦは異方性導電膜、ＥＣＰＡは異方性導電膜ＡＣＦの接着剤中に分散された導電粒子、ＰＡＳは保護膜、ＰＡＤは駆動回路素子ＤＩＣのアルミパッド（以下、配線電極、電極パッドともいう）である。
【００３６】
同図において、駆動回路素子ＤＩＣと液晶表示素子ＬＣＤの一方のガラス基板ＳＵＢ１上の有効領域外には外部回路に接続するための接続端子ＴＥＲＭが形成されている。一方、フリップチップ方式（ＣＯＧ方式）で実装する駆動回路素子ＤＩＣには、アルミニウム等の配線電極ＰＡＤに金バンプＢＵＭＰが形成されている。なお、ＰＡＳは保護膜である。
【００３７】
金バンプＢＵＭＰは、保護膜ＰＡＳに設けられる開口を従来より小さな寸法で形成している。この開口を小さくすることで、金バンプ表面の段差を減少することができる。
【００３８】
電解メッキによる金バンプＢＵＭＰの形成においては、膜成長方向に電界を印加して高さ方向に膜成長させる。このとき、特に膜が成長する端部においては横方向へも膜が成長する。このため、保護膜ＰＡＳに設ける開口を従来より小さな寸法とすることで、金バンプＢＵＭＰの表面に生じていた段差を横方向への膜成長により埋め込むことができ、平滑な金バンプ表面を形成することができる。
【００３９】
ガラス基板ＳＵＢ１への駆動回路素子ＤＩＣの実装は、ガラス基板ＳＵＢ１に形成された接続端子ＴＥＲＭに異方性導電膜ＡＣＦを貼付した後、駆動回路素子ＤＩＣの金バンプＢＵＭＰを対面させて両者を加熱しながら押圧することによって、金バンプＢＵＭＰと接続端子ＴＥＲＭの直接接触部と上記異方性導電膜ＡＣＦに含まれる導電粒子ＥＣＰＡを介在させた接触で導電的に接続する。
【００４０】
この導電粒子ＥＣＰＡは駆動回路素子ＤＩＣの実装時の加熱押圧で金バンプＢＵＭＰに食い込むような硬さを有するコア材料にニッケルメッキを施し、その上に金膜をコーティングして成る。その直径は例えば５μｍである。
【００４１】
金バンプ表面を平滑に形成することで、駆動回路素子ＤＩＣの実装時に、加熱圧着される粒子ＥＣＰＡは、金バンプＢＵＭＰの表面に均等な圧力で押し付けられ、ある程度、食い込んだ状態で、偏平に変形して接続端子ＴＥＲＭに接触する。
【００４２】
したがって、ガラス基板ＳＵＢ１上の接続端子ＴＥＲＭと駆動回路素子ＤＩＣの金バンプＢＵＭＰとは当該金バンプＢＵＭＰと接続端子ＴＥＲＭの直接接続部分と金バンプＢＵＭＰに接触する導電粒子ＥＣＰＡとの接触面とで導電接続される。
【００４３】
このように、本実施例によれば、接続端子ＴＥＲＭと金バンプＢＵＭＰとの接続部分の接触面積が従来の段差ＳＴＥＰのある金バンプによる接続に比較して均一になるため接触抵抗値が均一化される。また、接続端子ＴＥＲＭと金バンプとの間の導電接続が低抵抗値で一様になることで、導電接続の信頼性が向上し、結果として高画質の液晶表示が得られる。
【００４４】
なお、金バンプＢＵＭＰと接続端子ＴＥＲＭとの接続は、導電粒子ＥＣＰＡを介在させない場合でも、金バンプ表面に段差がないことで、接続抵抗の減少や信頼性が向上することが可能である。
【００４５】
次に、上記した金バンプＢＵＭＰの形成において、膜の成長方向について図２から図４を用いて述べる。電解メッキにおいては、一般に２つの電極間に電解を加え、一方の電極側にメッキする物質が堆積する。図２（ａ）に示す電極パッドＰＡＤは駆動回路素子ＤＩＣと液晶表示素子ＬＣＤ（図１を参照）とを電気的に接続する接続端子であるが、メッキ時においては、金が堆積するための電極の役目もある。なお、図２（ａ）は電解メッキによる金バンプＢＵＭＰの形成において工程の初期時の断面図を（ｂ）はバンプ表面を示す。
【００４６】
図２（ａ）においては、電極パッドの周囲を囲むように、保護膜ＰＡＳ（パッシベーション膜）が形成されている。この保護膜ＰＡＳは、駆動回路素子ＤＩＣの表面を保護する膜であって、駆動回路素子ＤＩＣの表面全域を覆い、水分の進入を防いだり、電気的な短絡を防いだりするものである。膜厚は数μｍ（１〜２μｍ）で、前述したように駆動回路素子ＤＩＣの信頼性を保つために十分かつ、均一な膜厚で駆動回路素子ＤＩＣの表面を覆うよう形成される。保護膜ＰＡＳには、特に目的がない限り開口等が設けられるものではないが、電極パッドＰＡＤ部は液晶表示素子との電気的接続を目的として開口が設けられている。
【００４７】
また、金バンプＢＵＭＰと電極パッドＰＡＤとの間には、金が電極パッドＰＡＤを形成するアルミ等の金属に拡散しないように、中間接続膜ＵＢＭが設けられている。金バンプＢＵＭＰの形成時には、この中間接続膜ＵＢＭの表面に金が堆積することで、金バンプＢＵＭＰを形成する膜が成長することとなる。このとき、金バンプＢＵＭＰの表面には、保護膜ＰＡＳの開口による段差ＳＴＥＰが生じている。
【００４８】
次に、図３を用い電解メッキによる金バンプＢＵＭＰの形成工程の中間時を説明する。図３（ａ）は断面図を（ｂ）はバンプ表面を示す。電解メッキにより金が堆積し図３（ａ）では縦方向に膜が成長することになるが、同時に横方向にも成長するため、保護膜ＰＡＳの開口による段差ＳＴＥＰの幅は図２に比べて狭まっている。
【００４９】
次に、図４を用い電解メッキによる金バンプＢＵＭＰの形成工程の完成時を説明する。図４（ａ）は断面図を（ｂ）はバンプ表面を示す。電解メッキにより金が堆積し図４（ａ）では縦方向に膜が成長し、金バンプＢＵＭＰは望みの高さに形成されるが、同時に横方向に膜が成長することで、保護膜ＰＡＳの開口による段差ＳＴＥＰ解消される。
【００５０】
次に、図５を用いて金バンプＢＵＭＰの各寸法について説明する。図５に示すように、保護膜ＰＳＶに設けられた開口の幅をａ、バンプの高さをｂ、バンプの幅をｃ、バンプ表面の段差底部の幅（以下段差幅）をｄとし、膜が成長する部分において、膜が横方向に成長する変化量をΔａ、縦方向に成長する変化量をΔｂとし、ΔａとΔｂの関係が係数ｋにより、Δａ＝ｋ×Δｂの関係にあるとした場合、横方向の膜の成長は両側面から中央に向かい成長するので、ａ＜２ｋｂとなるように、保護膜ＰＳＶの開口部の幅ａを選べば、金バンプＢＵＭＰ表面に生じる段差は解消されることとなる。ただし、段差が解消しなくても段差幅ｄが減少することで、接続抵抗の減少や信頼性を向上させることが可能である。
【００５１】
ΔａとΔｂの値は、様々な条件で異なるが、膜が横方向に成長する速度に対して、縦方向に成長する速度が速いこと（ｋ＜１）を考慮して、ａ＜２ｂとすることでバンプ表面を平坦化することが可能である。
【００５２】
実際には、膜は堆積して形成されるため、係数ｋは０.２５＜ｋ＜０.５となる。ｋ＝０.５の場合を考慮して、ａ＜ｂとなるように開口の幅ａを選べば、金バンプＢＵＭＰ表面に生じる段差幅ｄを実用可能な範囲に減少することが可能である。本実施例の場合は、ａ＝２０μｍ、ｂ＝２０μｍとした。ｋ＝０.５の場合金バンプＢＵＭＰ表面に生じる段差幅ｄが略解消される。またｋ＝０.２５の場合では、段差幅ｄは約１０μｍとなる。
【００５３】
ｋ＝０.２５の場合でも開口の幅ａをａ＜ｂとなるように選べば、一般に金バンプＢＵＭＰの幅ｃが開口の幅ａよりも広いため、段差幅ｄを金バンプＢＵＭＰ表面の半分以下とすることができる。なお、ｋが０.２５以下の場合でも、、段差幅ｄを導電粒子ＥＣＰＡの粒径の２倍以下となるような、開口の幅ａを選べば（導電粒子ＥＣＰＡの粒径が約５μｍの場合１０μｍ以下）、段差に入り込む導電粒子ＥＣＰＡの数が制限できることで、接続抵抗の減少や信頼性を向上させることが可能である。
【００５４】
また、保護膜ＰＳＶの開口部の幅ａは、保護膜ＰＳＶにエッチング等の方法で設ける開口であることを考慮して、開口部の幅ａは保護膜ＰＳＶの膜厚よりも広く設ける必要がある。なお、従来開口部の幅ａは開口部での接続抵抗を小さくするために、できるだけ大きく設けるよう形成されていた。
【００５５】
図６から図８は本発明の一実施例を示したもので、図６、図７、図８は、アルミパッドＰＡＤ上に設けられた保護膜ＰＡＳの開口ＯＰＮの形状を示すもので、解りやすくするために、他の構成は省略している。
【００５６】
図６（ａ）は開口部の幅ａを小さくしたものの概略断面図、図６（ｄ）は図６（ａ）の平面図である。図６（ｂ）（ｃ）は保護膜ＰＳＶに設ける開口の数を複数としたものの概略断面図、図６（ｅ）（ｆ）はそれぞれの平面図である。
【００５７】
金バンプＢＵＭＰの表面の段差を解消するために、保護膜ＰＳＶに設ける開口の幅を狭くした場合に、保護膜ＰＳＶに設ける開口の面積が小さくなる。このため、導電面積が少なくなることによる、導電抵抗の増大や、断線に対する信頼性の低下が考えられる。そこで本実施例では、保護膜ＰＳＶに設ける開口の数を複数とすることで、開口の面積が小さくなることを防止している。
【００５８】
図６（ｂ）は開口を配列状に設けたものであり、図６（ｃ）は金バンプＢＵＭＰの長辺方向に長い開口を複数設けたものである。
【００５９】
図７は、開口の面積が小さくならないように、開口の幅を狭くすることに応じて、金バンプＢＵＭＰの面積を大きくしたものである。図７（ａ）は金バンプＢＵＭＰの長辺方向に長くなるように形成したもので、図７（ｄ）はその平面図。図７（ｂ）は金バンプＢＵＭＰの面積を大きくしたものに、開口の数を複数にするものを組合わせたもので、図７（ｅ）はその平面図。図７（ｃ）は金バンプＢＵＭＰの面積を大きくし、開口の数を複数にし、開口を長辺方向に長くなるように形成するものを組合わせたもので、図７（ｆ）はその平面図である。
【００６０】
図８（ａ）は開口の中央部に島状に保護膜ＰＳＶを残したものの断面図で、図８（ｂ）は平面図である。
【００６１】
【発明の効果】
以上説明したように、本発明によれば、駆動用回路素子と透明絶縁基板上に形成された端子との接続抵抗を小さくして信頼性を向上させると共に、高品質の画像表示を可能としたフリップチップ方式の液晶表示素子を有する液晶表示装置を提供することができる。
【図面の簡単な説明】
【図１】本発明による液晶表示装置の接続部断面模式図。
【図２】本発明による液晶表示装置のバンプを説明する概略図。
【図３】本発明による液晶表示装置のバンプを説明する概略図。
【図４】本発明による液晶表示装置のバンプを説明する概略図。
【図５】本発明による液晶表示装置のバンプを説明する概略図。
【図６】本発明による液晶表示装置のバンプを説明する概略図。
【図７】本発明による液晶表示装置のバンプを説明する概略図。
【図８】本発明による液晶表示装置のバンプを説明する概略図。
【図９】フリップチップ方式による液晶表示装置を説明する概略図。
【図１０】フリップチップ方式による液晶表示装置のバンプ位置を説明する概略図。
【図１１】液晶表示装置のバンプ製造方法を説明する概略図。
【図１２】液晶表示装置のバンプ製造方法を説明する概略図。
【図１３】従来のバンプによる接続状態を説明する概略図。
【符号の説明】
ＳＵＢ１、ＳＵＢ２…透明絶縁基板、ＴＥＲＭ１、ＴＥＲＭ２…接続端子、ＤＩＣ…駆動回路素子、ＢＵＭＰ…金バンプ、ＡＣＦ…異方性導電膜、ＰＳＶ…保護膜、ＦＰＣ…フレキシブル回路基板、ＵＢＭ…中間接続膜、ＬＣ…液晶、ＳＬ…シール、ＰＡＤ…アルミパッド、ＰＨＲ…ホトレジスト、ＥＣＰＡ…導電粒子。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a liquid crystal display device, and more particularly to a technique effective when applied to a liquid crystal display device in which a drive circuit element for driving a liquid crystal display element is directly mounted on the liquid crystal display element.
[0002]
[Prior art]
For example, in a liquid crystal display element (that is, a liquid crystal display module) of an active matrix type liquid crystal display device, two transparent insulating substrates (hereinafter simply referred to as a glass substrate) made of glass or the like arranged to face each other with a liquid crystal layer interposed therebetween. Called). Among them, a gate line group extending in the x direction on the liquid crystal layer side surface of one glass substrate and arranged in parallel in the y direction, and insulated from the gate line group and extending in the y direction, A drain line group arranged in parallel in the direction is formed.
[0003]
Each region surrounded by the gate line group and the drain line group becomes a pixel region, and for example, a thin film transistor (TFT) and a transparent pixel electrode are formed as switching elements in the pixel region.
[0004]
In the liquid crystal display device having such a structure, the thin film transistor is turned on by supplying a scanning signal to the gate line, and the video signal from the drain line is supplied to the pixel electrode through the turned on thin film transistor. The
[0005]
Note that each drain line of the drain line group, as well as each gate line of the gate line group, extends to the periphery of the transparent insulating substrate and is connected to an external terminal (that is, an external connection terminal, hereinafter simply referred to as a connection terminal). The video drive circuit and the gate scanning drive circuit, that is, a plurality of drive semiconductor integrated circuits constituting these are externally attached to the periphery of the transparent insulating substrate. It is like that.
[0006]
Conventionally, these drive semiconductor integrated circuits and tape carrier packages (TCP) are mounted, and a plurality of tape carrier packages are externally attached around the transparent insulating substrate.
[0007]
However, since the transparent insulating substrate has a configuration in which the TCP having the driving semiconductor integrated circuit mounted on the periphery thereof is externally attached, the gate line group and the drain line of the transparent insulating substrate are formed by these circuits. The area occupied by the area (usually referred to as a frame) between the outline of the display area constituted by the intersection area with the group and the outline of the outer frame of the transparent insulating substrate increases, and the liquid crystal display module Contrary to the desire to reduce the external dimensions of
[0008]
Therefore, in order to eliminate such problems as much as possible, that is, in order to reduce the density of the liquid crystal display element and reduce the external shape of the liquid crystal display module as much as possible. A configuration has been proposed in which a circuit and a gate scanning drive circuit are directly mounted on a transparent insulating substrate. Such a mounting method is called a flip-chip method or a chip-on-glass (COG) method.
[0009]
FIG. 9 is a cross-sectional view of an essential part for explaining the schematic structure of a flip-chip liquid crystal display element. SUB1 is one transparent insulating substrate (here, a glass substrate) constituting the liquid crystal display element, and SUB2 is the other side. Glass substrate, LC is liquid crystal, SL is a seal (sheet pattern), TERM1 and TERM2 are electrodes, DIC is a drive circuit element, BUMP is a gold bump (hereinafter also simply referred to as a bump) of the drive circuit element DIC, and ACF is anisotropic. The conductive film, SIL is a protective film resin, and FPC is a flexible circuit board.
[0010]
In FIG. 9, a pair of glass substrates SUB1 and SUB2 sandwich the liquid crystal LC, and the periphery thereof is sealed with a seal SL. The electrode TERM1 formed on one glass substrate SUB1 extends outside beyond the seal SL and constitutes an external terminal, that is, a connection terminal. In the following description, the connection terminals may be collectively referred to as TERM.
[0011]
One of the gold bumps BUMP of the drive circuit element DIC (output side of the drive circuit element DIC) is connected to the connection terminal TERM1, and the other (input side of the drive circuit element DIC) extends to the flexible circuit board FPC on which an external circuit is mounted. It is connected to the electrode TERM2.
[0012]
A protective film resin SIL is applied to the connection portion of the mounted drive circuit element DIC to form an antistatic and anticorrosion film.
[0013]
Examples of this type of prior art include JP-A-4-32171 and JP-A-63-284591.
[0014]
FIG. 10 is a schematic plan view of a drive circuit element DIC for explaining bump positions of the drive circuit element DIC used in a conventional flip-chip liquid crystal display element. IN is an input terminal, OUT is an output terminal, and DMY is a dummy terminal. A bump BUMP (not shown) is formed at each terminal position.
[0015]
Liquid crystal display elements tend to have high definition, multiple gradations, and an increased number of pixels. For this reason, the number of bumps formed on the drive circuit element DIC is increasing and miniaturizing. The number of output terminals OUT tends to become finer as the number of pixels increases and the number of pixels increases in the liquid crystal display element. In addition, the number of input gradation voltages tends to increase as the input terminal IN increases in number of gradations.
[0016]
For this reason, the bump BUMP is also miniaturized, and the area contributing to the connection of the bump is reduced. Also, as shown in FIG. 10, the position of the bumps is fixed at the periphery of the drive circuit element DIC so that the input terminal IN and the output terminal OUT are along the opposing long sides due to the layout limitation in the drive circuit element DIC. It is also provided in this area, and the fact that this formed area is limited also causes the bump shape to be miniaturized.
[0017]
11 to 12 are schematic manufacturing process diagrams of conventional bumps. A conventional bump manufacturing method will be described with reference to FIGS.
[0018]
Step A, FIG. 11 (a)
The drive circuit element DIC is formed on the wafer by an existing method. An aluminum pad PAD is formed at a position where bumps are formed simultaneously with the formation of the drive circuit element and DIC, and a protective film PSV (passivation film) is formed therearound.
[0019]
Process B, FIG. 11 (b)
An intermediate connection film UMB (Under-Bump-Metal) which covers the aluminum pad PAD and the protective film PSV, and serves to improve the adhesion between the aluminum pad PAD and gold and to supply a plating current during gold plating to each terminal. ).
[0020]
Step C, FIG. 11 (c)
A photoresist film PHR is formed on the intermediate connection film UMB to a thickness that provides a desired bump height. By aligning a mask with the photoresist film PHR, exposing and developing, the photoresist film PHR at a position where a bump is to be formed is removed, and an opening is provided.
[0021]
Process D, FIG. 12 (a)
Gold bumps BUMP are formed by electroplating gold in the openings.
[0022]
Process E, FIG. 12 (b)
The photoresist film PHR is peeled off.
[0023]
Process F, FIG. 12 (c)
Excess intermediate connection film UMB formed other than between gold bump BUMP and aluminum pad PAD is etched.
[0024]
Through the above steps, the gold bump BUMP shown in FIG. 12C is obtained, but the step STEP generated by the step between the aluminum pad PAD and the protective film PAS is not eliminated and remains on the upper surface of the gold bump BUMP. .
[0025]
The drive circuit element DIC in which the gold bumps BUMP are formed in this way is mounted on the liquid crystal display element by a flip chip method as shown in FIG. At this time, due to the step between the aluminum pad PAD and the protective film PSV formed around the aluminum pad, a step corresponding to the protective film thickness (1-2 μm) is generated on the bump surface.
[0026]
When the drive circuit element DIC is mounted on the liquid crystal display element and the connection terminal TERM of the liquid crystal display element and the drive circuit element DIC are electrically connected, the surface of the bump BUMP becomes a surface connected to the connection terminal TERM. . Further, the conductive particles ECPA (particle diameter Φ3 to 10 μm) in the anisotropic conductive film ACF contribute to the electrical connection of the anisotropic conductive film ACF.
[0027]
The conductive particle ECPA is sandwiched between the bump BUMP and the connection terminal TERM, so that the conductive particle ECPA is electrically connected to the bump surface-conductive particle-connection terminal. If there is a step STEP on the bump surface, the bump A difference will arise in the space | interval of the surface and the connection terminal TERM.
[0028]
For this reason, a difference occurs in the pressure at which the conductive particles ECPA are crushed between the bumps BUMP and the connection terminals TERM, resulting in a difference in the collapse state of the conductive particles ECPA, and the contact between the bumps of the conductive particles ECPA or the connection terminals TERM. A difference occurs in the area to be processed.
[0029]
[Problems to be solved by the invention]
As described above, in the conventional flip-chip type liquid crystal display element, the bumps of the drive circuit element and the connection terminals on the transparent insulating substrate are directly connected by thermocompression bonding, or the above-mentioned JP-A-4-32171. As disclosed in Japanese Patent Application Laid-Open No. 63-284591, it is common to connect them via an anisotropic conductive film in which conductive particles are mixed.
[0030]
However, as described above, in bump formation by gold plating, a step corresponding to the thickness of the passivation film is generated on the bump surface reflecting the base shape. The conductive particles in the anisotropic conductive film for establishing electrical connection between the driving semiconductor integrated circuit and the liquid crystal display element are appropriately crushed at high portions in the stepped portion to obtain electrical connection. However, in a low step portion that occupies more than half of the bump surface, the crushing margin is small and sufficient electrical connection cannot be obtained.
[0031]
As described above, the bump BUMP of the drive circuit element DIC has a high step because a step STEP generated during manufacturing occurs between the bump BUMP and the connection terminal TERM of the liquid crystal display element, and the contact characteristics of the surface thereof are not good. In the case where the conductive particles ECPA are interposed, a large variation occurs in the degree of collapse of the conductive particles ECPA, which causes a decrease in reliability.
[0032]
The object of the present invention is to solve the above-mentioned problems of the prior art, improve the reliability by reducing the connection resistance between the drive circuit element DIC and the connection terminal TERM formed on the transparent insulating substrate SUB1, and improving the quality. It is an object of the present invention to provide a liquid crystal display device having a flip-chip liquid crystal display element that enables the image display.
[0033]
[Means for Solving the Problems]
A liquid crystal display element, a drive circuit element for driving the liquid crystal display element, a connection pad provided in the drive circuit element, a connection terminal provided in the liquid crystal display element, and the connection terminal provided on the connection pad And a protective film provided to cover the outer periphery of the connection pad, and an opening provided in the protective film so that the surface of the connection pad is connected to the bump. In the liquid crystal display device, the width of the opening is shorter than the height of the bump.
[0034]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in more detail with reference to the drawings.
[0035]
FIG. 1 is a schematic cross-sectional view of a connection portion between a liquid crystal display element and a drive circuit element DIC constituting a first embodiment of a liquid crystal display device according to the present invention. LCD is a liquid crystal display element, and SUB1 is a transparent insulating substrate. Glass substrate, DIC is a drive circuit element, BUMP is a gold bump, TERM is a connection terminal formed on the liquid crystal display element LCD, ACF is an anisotropic conductive film, ECPA is dispersed in an adhesive of the anisotropic conductive film ACF Conductive particles, PAS is a protective film, and PAD is an aluminum pad (hereinafter also referred to as wiring electrode or electrode pad) of the drive circuit element DIC.
[0036]
In the figure, a connection terminal TERM for connection to an external circuit is formed outside the effective area on one glass substrate SUB1 of the drive circuit element DIC and the liquid crystal display element LCD. On the other hand, in the drive circuit element DIC mounted by the flip chip method (COG method), the gold bump BUMP is formed on the wiring electrode PAD such as aluminum. PAS is a protective film.
[0037]
In the gold bump BUMP, an opening provided in the protective film PAS is formed with a smaller size than the conventional one. By reducing this opening, the step on the gold bump surface can be reduced.
[0038]
In the formation of gold bumps BUMP by electrolytic plating, an electric field is applied in the film growth direction to grow the film in the height direction. At this time, the film also grows in the lateral direction, particularly at the end where the film grows. For this reason, by making the opening provided in the protective film PAS smaller than the conventional size, the step formed on the surface of the gold bump BUMP can be embedded by the film growth in the lateral direction, and a smooth gold bump surface is formed. be able to.
[0039]
For mounting the drive circuit element DIC on the glass substrate SUB1, the anisotropic conductive film ACF is attached to the connection terminal TERM formed on the glass substrate SUB1, and then the gold bumps BUMP of the drive circuit element DIC are faced to heat both. By being pressed, the direct contact portion between the gold bump BUMP and the connection terminal TERM is electrically connected to the contact through the conductive particles ECPA included in the anisotropic conductive film ACF.
[0040]
The conductive particles ECPA are formed by applying nickel plating to a core material having a hardness that bites into the gold bumps BUMP by heat pressing during mounting of the drive circuit element DIC, and coating a gold film thereon. The diameter is, for example, 5 μm.
[0041]
By forming the surface of the gold bumps smoothly, the particle ECPA to be heat-pressed when mounting the drive circuit element DIC is pressed against the surface of the gold bump BUMP with equal pressure, and is deformed flatly while being bitten to some extent. To contact the connection terminal TERM.
[0042]
Therefore, the connection terminal TERM on the glass substrate SUB1 and the gold bump BUMP of the drive circuit element DIC are electrically connected by the contact surface of the gold bump BUMP, the direct connection portion of the connection terminal TERM, and the conductive particle ECPA that contacts the gold bump BUMP. Connected.
[0043]
As described above, according to this embodiment, the contact area of the connection portion between the connection terminal TERM and the gold bump BUMP is uniform as compared with the connection by the gold bump having the conventional step STEP, so that the contact resistance value is uniformized. Is done. In addition, since the conductive connection between the connection terminal TERM and the gold bump is uniform with a low resistance value, the reliability of the conductive connection is improved, and as a result, a high-quality liquid crystal display is obtained.
[0044]
Note that the connection between the gold bump BUMP and the connection terminal TERM can reduce the connection resistance and improve the reliability because there is no step on the gold bump surface even when the conductive particles ECPA are not interposed.
[0045]
Next, in the formation of the gold bump BUMP described above, the growth direction of the film will be described with reference to FIGS. In electroplating, electrolysis is generally applied between two electrodes, and a material to be plated is deposited on one electrode side. The electrode pad PAD shown in FIG. 2 (a) is a connection terminal for electrically connecting the drive circuit element DIC and the liquid crystal display element LCD (see FIG. 1). It also serves as an electrode. 2A shows a sectional view at the initial stage of the process in forming the gold bump BUMP by electrolytic plating, and FIG. 2B shows the bump surface.
[0046]
In FIG. 2A, a protective film PAS (passivation film) is formed so as to surround the electrode pad. This protective film PAS is a film that protects the surface of the drive circuit element DIC, and covers the entire surface of the drive circuit element DIC, preventing moisture from entering and preventing electrical short circuits. The film thickness is several μm (1 to 2 μm), and is formed so as to cover the surface of the drive circuit element DIC with a sufficient and uniform film thickness to maintain the reliability of the drive circuit element DIC as described above. The protective film PAS is not provided with an opening or the like unless otherwise specified, but the electrode pad PAD part is provided with an opening for the purpose of electrical connection with a liquid crystal display element.
[0047]
An intermediate connection film UBM is provided between the gold bump BUMP and the electrode pad PAD so that gold does not diffuse into a metal such as aluminum forming the electrode pad PAD. When the gold bump BUMP is formed, gold is deposited on the surface of the intermediate connection film UBM, so that a film for forming the gold bump BUMP grows. At this time, a step STEP due to the opening of the protective film PAS occurs on the surface of the gold bump BUMP.
[0048]
Next, the middle of the process of forming the gold bump BUMP by electrolytic plating will be described with reference to FIG. 3A shows a cross-sectional view and FIG. 3B shows the bump surface. Gold is deposited by electrolytic plating and the film grows in the vertical direction in FIG. 3A, but also grows in the horizontal direction at the same time. Therefore, the width of the step STEP due to the opening of the protective film PAS is larger than that in FIG. It is narrowing.
[0049]
Next, the completion of the gold bump BUMP formation process by electrolytic plating will be described with reference to FIG. FIG. 4A shows a cross-sectional view and FIG. 4B shows a bump surface. In FIG. 4 (a), gold is deposited by electrolytic plating, and the film grows in the vertical direction, and the gold bump BUMP is formed at the desired height. At the same time, the film grows in the horizontal direction. The step STEP due to the opening is eliminated.
[0050]
Next, each dimension of the gold bump BUMP will be described with reference to FIG. As shown in FIG. 5, the width of the opening provided in the protective film PSV is a, the height of the bump is b, the width of the bump is c, and the width of the step bottom of the bump surface (hereinafter referred to as step width) is d. The amount of change in which the film grows in the horizontal direction is Δa, the amount of change in which the film grows in the vertical direction is Δb, and the relationship between Δa and Δb has a relationship of Δa = k × Δb with a coefficient k. In this case, since the lateral film grows from both sides toward the center, if the width a of the opening of the protective film PSV is selected so that a <2 kb, the step generated on the gold bump BUMP surface is eliminated. The Rukoto. However, even if the step is not eliminated, the step width d is reduced, so that the connection resistance can be reduced and the reliability can be improved.
[0051]
Although the values of Δa and Δb are different under various conditions, a <2b is set in consideration of the fact that the film grows faster in the vertical direction than the film grows in the vertical direction (k <1). This makes it possible to planarize the bump surface.
[0052]
Actually, since the film is formed by deposition, the coefficient k is 0.25 <k <0.5. Considering the case of k = 0.5, if the opening width a is selected so that a <b, the step width d generated on the surface of the gold bump BUMP can be reduced to a practical range. In this embodiment, a = 20 μm and b = 20 μm. When k = 0.5, the step width d generated on the surface of the gold bump BUMP is substantially eliminated. In the case of k = 0.25, the step width d is about 10 μm.
[0053]
Even when k = 0.25, if the width a of the opening is selected so that a <b, the width c of the gold bump BUMP is generally wider than the width a of the opening, so that the step width d is half of the surface of the gold bump BUMP. It can be as follows. Even when k is 0.25 or less, if the opening width a is selected so that the step width d is not more than twice the particle size of the conductive particles ECPA (the particle size of the conductive particles ECPA is about 5 μm). In the case of 10 μm or less), the number of conductive particles ECPA entering the step can be limited, whereby the connection resistance can be reduced and the reliability can be improved.
[0054]
Further, considering that the opening width a of the protective film PSV is an opening provided in the protective film PSV by a method such as etching, it is necessary to provide the opening width a wider than the thickness of the protective film PSV. is there. Conventionally, the width a of the opening is formed to be as large as possible in order to reduce the connection resistance at the opening.
[0055]
6 to 8 show an embodiment of the present invention. FIGS. 6, 7 and 8 show the shape of the opening OPN of the protective film PAS provided on the aluminum pad PAD. Other configurations are omitted for the sake of simplicity.
[0056]
6A is a schematic cross-sectional view of the opening having a reduced width a, and FIG. 6D is a plan view of FIG. 6A. 6B and 6C are schematic cross-sectional views of a plurality of openings provided in the protective film PSV, and FIGS. 6E and 6F are plan views thereof.
[0057]
When the width of the opening provided in the protective film PSV is narrowed to eliminate the level difference on the surface of the gold bump BUMP, the area of the opening provided in the protective film PSV is reduced. For this reason, an increase in conductive resistance and a decrease in reliability against disconnection due to a decrease in the conductive area can be considered. In this embodiment, therefore, the number of openings provided in the protective film PSV is set to a plurality to prevent the area of the openings from being reduced.
[0058]
FIG. 6B shows an arrangement in which openings are arranged, and FIG. 6C shows an arrangement in which a plurality of long openings are provided in the long side direction of the gold bump BUMP.
[0059]
In FIG. 7, the area of the gold bump BUMP is increased in accordance with the reduction in the width of the opening so that the area of the opening is not reduced. FIG. 7 (a) is formed so as to be long in the long side direction of the gold bump BUMP, and FIG. 7 (d) is a plan view thereof. FIG. 7B is a combination of the gold bump BUMP with an increased area and a combination of a plurality of openings, and FIG. 7E is a plan view thereof. FIG. 7 (c) shows a combination of the gold bump BUMP having a large area, a plurality of openings, and a combination in which the openings are formed to be elongated in the long side direction. FIG. FIG.
[0060]
FIG. 8A is a cross-sectional view of an island-like protective film PSV left in the center of the opening, and FIG. 8B is a plan view.
[0061]
【The invention's effect】
As described above, according to the present invention, the connection resistance between the driving circuit element and the terminal formed on the transparent insulating substrate is reduced to improve the reliability and enable high-quality image display. A liquid crystal display device having a flip-chip liquid crystal display element can be provided.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view of a connection portion of a liquid crystal display device according to the present invention.
FIG. 2 is a schematic diagram illustrating bumps of a liquid crystal display device according to the present invention.
FIG. 3 is a schematic diagram illustrating bumps of a liquid crystal display device according to the present invention.
FIG. 4 is a schematic diagram illustrating bumps of a liquid crystal display device according to the present invention.
FIG. 5 is a schematic diagram illustrating bumps of a liquid crystal display device according to the present invention.
FIG. 6 is a schematic diagram illustrating bumps of a liquid crystal display device according to the present invention.
FIG. 7 is a schematic diagram illustrating bumps of a liquid crystal display device according to the present invention.
FIG. 8 is a schematic diagram illustrating bumps of a liquid crystal display device according to the present invention.
FIG. 9 is a schematic diagram illustrating a flip-chip liquid crystal display device.
FIG. 10 is a schematic diagram illustrating bump positions of a flip-chip liquid crystal display device.
FIG. 11 is a schematic diagram illustrating a bump manufacturing method of a liquid crystal display device.
FIG. 12 is a schematic diagram illustrating a bump manufacturing method of a liquid crystal display device.
FIG. 13 is a schematic diagram illustrating a connection state using a conventional bump.
[Explanation of symbols]
SUB1, SUB2 ... Transparent insulating substrate, TERM1, TERM2 ... Connection terminal, DIC ... Drive circuit element, BUMP ... Gold bump, ACF ... Anisotropic conductive film, PSV ... Protective film, FPC ... Flexible circuit board, UBM ... Intermediate connection film LC ... liquid crystal, SL ... seal, PAD ... aluminum pad, PHR ... photoresist, ECPA ... conductive particles.

Claims

Liquid crystal display element, drive circuit element for driving the liquid crystal display element, connection pad provided on the drive circuit element, connection terminal provided on the liquid crystal display element, and connection terminal provided on the connection pad Bumps that are electrically connected to each other, a protective film that covers the outer periphery of the connection pad, and an opening that is provided in the protective film so that the surface of the connection pad is electrically connected to the bump And a width of the opening is shorter than a height of the bump and narrower than a width of the bump.

The shape of the opening is a collective pattern composed of a plurality of small openings, and the width of one small opening is shorter than the height of the bump and narrower than the width of the bump. 2. A liquid crystal display device according to 1 .

The liquid crystal display device according to claim 1, wherein a protective film is formed in an island shape in the opening.

2. The liquid crystal display device according to claim 1, wherein the bump is formed by gold plating, and a film formed on the bump by the gold plating is grown in a lateral direction.

The liquid crystal display device according to claim 1, wherein an intermediate connection film is formed between the bump and the connection pad.