JP3666448B2 - Band gap reference voltage generation circuit - Google Patents
Band gap reference voltage generation circuit Download PDFInfo
- Publication number
- JP3666448B2 JP3666448B2 JP2001357454A JP2001357454A JP3666448B2 JP 3666448 B2 JP3666448 B2 JP 3666448B2 JP 2001357454 A JP2001357454 A JP 2001357454A JP 2001357454 A JP2001357454 A JP 2001357454A JP 3666448 B2 JP3666448 B2 JP 3666448B2
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- transistors
- band gap
- output
- gap reference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、定電圧を出力できるバンドギャップ基準電圧回路に関するもので、特に、車両に搭載される半導体装置内に形成されるような高精度のバンドギャップ基準電圧回路に適用して好適である。
【0002】
【従来の技術および発明が解決しようとする課題】
従来より、IC内部の基準電圧を形成する回路としてバンドギャップ基準電圧回路が用いられている。このバンドギャップ基準電圧回路が形成されたICチップをフィラー入りの樹脂にて封止した半導体装置を製造したところ、回路特性が変動して出力電圧が低下していることが確認され、また、サンプル毎にその変動量にばらつきが生じていることが確認された。図8は、この結果を示したものであり、樹脂をコーティングした初期にはあまり出力電圧が変わらないが、樹脂が固化していくにつれ、加えられる応力の大きさに応じて出力電圧が変動していることが分かる。
【0003】
このように出力電圧の変動、ばらつきが生じると、高精度が要求される条件下においてバンドギャップ基準電圧回路を基準電圧として使用できなくなる。
【0004】
一般的に、ICチップに応力が加わると、ICチップの電気特性が変動することが知られている。バンドギャップ基準電圧回路の場合には、応力が加えられると、回路中のトランジスタのVBE(ダイオードのVF)が小さくなり、出力電圧が低下する。
【0005】
このため、本発明者らは樹脂封止によって何らかの応力が発生していると考え、様々な実験を行った。その結果、半導体装置の製造後に封止樹脂を除去したらバンドギャップ基準電圧回路の出力電圧が樹脂封止前に戻ること、バンドギャップ基準電圧回路がICチップ上のどの位置にあっても出力電圧の変動やばらつきが発生すること等が確認された。これらの結果からも、封止用の樹脂によりICチップの表面全域に何らかの応力が加わえられていると推測できる。
【0006】
また、樹脂に含まれるフィラーも応力の一因になっていると考え、フィラーを除いた封止樹脂を用いて、樹脂封止型半導体装置を作製した。その結果、従来のフィラーを含む封止樹脂を用いた場合と比較して、樹脂封止後の方がバンドギャップ基準電圧回路の出力電圧の変動やばらつきが小さくなっていた。このことから、封止樹脂に含まれるフィラーが出力電圧の変動やばらつきに関与していると考えられる。例えば、ICチップ表面に接触するフィラーに様々な応力が集中し、ICチップ表面にフィラーからの垂直方向の圧縮応力が加えられ、出力電圧が変動していると推測される。また、封止樹脂に存在するフィラーの大きさが均一でないこと、封止樹脂中では部位によってフィラーの存在する密度が異なること、さらにはバンドギャップ基準電圧回路が占める面積の広さによって接触するフィラーの数量が異なること等により、加えられる応力がばらつき、出力電圧のばらつきが大きくなっていると推測される。
【0007】
これらの検討によれば、封止樹脂に含まれるフィラーを除くことで、出力電圧の変動やばらつきの増大を抑制できると言えるが、フィラーを含有させないと封止樹脂の熱膨張係数がICチップやリードよりも大きくなるため、使用温度範囲が広い分野では採用できない。
【0008】
本発明は上記点に鑑みて、フィラー入りの樹脂にて封止しても、出力電圧の変動とばらつきを抑制できるバンドギャップ基準電圧回路を提供することを目的とする。
【0009】
【課題を解決するための手段】
上記目的を達成するため、請求項1に記載の発明では、定電圧を出力するバンドギャップ基準電圧回路であって、定電圧を形成する第1バンドギャップ基準電圧形成部(1)と、定電圧を形成する第2バンドギャップ基準電圧形成部(2)と、定電圧を形成する第3バンドギャップ基準電圧形成部(3a)と、温度に対する第3バンドギャップ基準電圧形成部の出力電圧の変化の極大値が、第1、第2バンドギャップ基準電圧形成部の出力電圧の極大値からずれるようにシフトさせる第1のレベルシフト回路部(3b)とを備え、第1〜第3バンドギャップ基準電圧形成部の出力電圧のうち最も高い電圧を出力することにより、定電圧を出力するように構成されていることを特徴としている。
【0010】
このような構成によれば、第1〜第3バンドギャップ基準電圧形成部それぞれの出力電圧のうち高い方の出力電圧が出力されることになる。このため、仮に封止用の樹脂から応力を受け、第1、第2バンドギャップ基準電圧形成部のいずれか一方の出力電圧が低下しても、応力の影響が少ない高い側の出力電圧がバンドギャップ基準電圧回路の出力電圧として出力される。従って、バンドギャップ基準電圧回路の出力電圧の変動、ばらつきを小さくすることができる。これにより、バンドギャップ基準電圧回路の出力電圧がほぼ一定の電圧となり、フィラー入りの樹脂で封止しても出力電圧の変動、ばらつきが少ないバンドギャップ基準電圧回路とすることができる。また、例えば、低温〜室温領域では第1、第2バンドギャップ基準電圧形成部の出力電圧、室温〜高温領域では第3バンドギャップ基準電圧形成部の出力電圧がバンドギャップ基準電圧回路の出力電圧として出力される。従って、広い温度範囲においてバンドギャップ基準電圧回路の出力電圧がほぼ一定の電圧となり、温度に対する出力電圧の変化が少ないバンドギャップ基準電圧回路とすることができる。
【0011】
この場合、請求項2に示すように、第1〜第3バンドギャップ基準電圧形成部の出力電圧のうち最も高い電圧を出力する選択部(4)を備えることもできる。
【0012】
例えば、請求項3に示すように、第1バンドギャップ基準電圧形成部は、電流密度の異なる電流が流される第1、第2のトランジスタ(T11、T12)と、第1、第2のトランジスタそれぞれに流れる電流の変動に応じて電位が変動する第1、第2電位点(A、B)の電位が入力される第1オペアンプ(5a、6a、7a、8a、9a)とを有して構成され、第1オペアンプの出力に基づいて第1、第2のトランジスタに流される電流が調整されるようになっており、第2バンドギャップ基準電圧形成部は、電流密度の異なる電流が流される第3、第4のトランジスタ(T21、T22)と、第3、第4のトランジスタそれぞれに流れる電流の変動に応じて電位が変動する第3、第4電位点の電位が入力される第2オペアンプ(5b、6b、7b、8b、9b)とを有して構成され、第2オペアンプの出力に基づいて第3、第4のトランジスタに流される電流が調整されるような回路構成を採用することができる。
【0013】
また、請求項4に示すように、第1バンドギャップ基準電圧形成部は、電流密度の異なる電流が流される第1、第2のトランジスタ(T31、T32)と、第1、第2のトランジスタそれぞれに流れる電流の変動に応じて電位が変動する第1、第2電位点(A’、B’)の電位が入力される第1オペアンプ(52a)と、第1、第2トランジスタに直列接続された第1の抵抗(R34)とを有して構成され、第1オペアンプの出力に基づいて第1、第2のトランジスタに流される電流が調整されるようになっており、第2バンドギャップ基準電圧形成部は、電流密度の異なる電流が流される第3、第4のトランジスタ(T41、T42)と、第3、第4のトランジスタそれぞれに流れる電流の変動に応じて電位が変動する第3、第4電位点の電位が入力される第2オペアンプ(52b)と、第3、第4トランジスタに直列接続された第2の抵抗(R44)とを有して構成され、第2オペアンプの出力に基づいて第3、第4のトランジスタに流される電流が調整されるような回路構成を採用することもできる。
【0016】
請求項5に記載の発明では、定電圧を形成する第4バンドギャップ基準電圧形成部と、温度に対する第4バンドギャップ基準電圧形成部の出力電圧の変化の極大値が、第3バンドギャップ基準電圧形成部の出力電圧の極大値と等しくなるようにシフトさせる第2レベルシフト回路部(3b)とを備え、第1〜第4バンドギャップ基準電圧形成部の出力電圧のうち最も高い電圧を出力することにより、定電圧を出力するように構成されていることを特徴としている。
【0017】
このように、第3バンドギャップ基準電圧形成部および第1レベルシフト回路部についても、同様の構成の第4バンドギャップ基準電圧形成部および第2レベルシフト回路部を備えることにより、請求項1と同様の効果を得ることができる。
【0018】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【0019】
【発明の実施の形態】
(第1実施形態)
図1に、本発明の一実施形態を適用したバンドギャップ基準電圧回路のブロック構成を示す。このバンドギャップ基準電圧回路は、ICチップ上に形成され、リード等と共にフィラー入りの樹脂によって封止されて半導体装置とされる。
【0020】
図1に示されるように、本実施形態に示すバンドギャップ基準電圧回路は、第1、第2バンドギャップ基準電圧形成部1、2と選択部に相当するOR回路部4とを備えた構成となっている。
【0021】
第1、第2バンドギャップ基準電圧形成部1、2は、同様の構成となっており、共に所定の定電圧を出力電圧として発生させる回路を構成している。そして、第1、第2バンドギャップ基準電圧形成部1、2の各出力電圧がOR回路部4に入力され、OR回路部4からバンドギャップ基準電圧回路の出力電圧Voutが出力されるようになっている。
【0022】
このような回路構成によれば、第1、第2バンドギャップ基準電圧形成部1、2それぞれの出力電圧のうち高い方の出力電圧がOR回路部4から出力されることになる。このため、仮に封止用の樹脂から応力を受け、第1、第2バンドギャップ基準電圧形成部1、2のいずれか一方の出力電圧が低下しても、応力の影響が少ない高い側の出力電圧がOR回路4からバンドギャップ基準電圧回路の出力電圧Voutとして出力される。
【0023】
従って、バンドギャップ基準電圧回路の出力電圧Voutの変動、ばらつきを小さくすることができる。これにより、バンドギャップ基準電圧回路の出力電圧Voutがほぼ一定の電圧となり、フィラー入りの樹脂で封止しても出力電圧Voutの変動、ばらつきが少ないバンドギャップ基準電圧回路とすることができる。
【0024】
なお、ここで示したOR回路部4は、必要に応じて備えられるものであり、回路構成によってはOR回路部4を備えなくても、第1、第2バンドギャップ基準電圧形成部1、2の出力電圧のうち高い方が選択されるような構成とすることが可能である。
【0025】
図2に、図1に示したバンドギャップ基準電圧回路の具体的な回路構成例を示す。図2に示すバンドギャップ基準電圧回路のうち、紙面右側が第1バンドギャップ基準電圧形成部1を構成し、紙面左側が第2バンドギャップ基準電圧形成部2を構成している。なお、ここで示す回路構成では、図1におけるOR回路部4を備えなくても第1、第2バンドギャップ基準電圧形成部1、2の出力電圧のうち高い方が選択されるため、OR回路部4を備えていない。
【0026】
第1バンドギャップ基準電圧形成部1は、調整部5a、差動対6a、カレントミラー回路部7a、ゲイン形成部8aおよびエミッタホロワ回路部9aとを有して構成されている。
【0027】
調整部5aは、抵抗R11及びトランジスタT11と抵抗R12、R13及びトランジスタT12とが並列接続され、各トランジスタT11、T12のベース同士が接続された構成となっている。そして、抵抗R11及びトランジスタT11と抵抗R12、R13及びトランジスタT12それぞれに異なった電流密度の電流を供給することにより、温度に対する特性変化を調整する役割を果たす。なお、本実施形態では、トランジスタT11、T12が本発明でいう第1、第2トランジスタに相当する。
【0028】
差動対6aは、抵抗R11とトランジスタT11との接続点(第1電位点)Aがベース電圧として入力されるトランジスタT13と、抵抗R12とトランジスタT11との接続点(第2電位点)Bがベース電圧として入力されるトランジスタT14と、各トランジスタT13、T14のエミッタに接続された抵抗R14とを有して構成されている。
【0029】
カレントミラー回路部7aは、差動対6aの取り出し口となるもので、互いのベースが接続されたトランジスタT15、T16とを有して構成され、各トランジスタT15、T16に同等の電流を流すようになっている。
【0030】
ゲイン形成部8aは、差動対6aに設けられたトランジスタT14への電流供給を行なうトランジスタT17と、トランジスタT14に直接接続された抵抗R15と、トランジスタT17の電流供給の変動を増幅することによってゲインを稼ぐトランジスタT18とを有して構成されている。
【0031】
また、エミッタホロワ回路部9aは、トランジスタT19と、トランジスタT19のベース−コレクタ間に接続された抵抗R16とにより構成されている。
【0032】
これら、差動対6a、カレントミラー回路部7a、ゲイン形成部8aおよびエミッタホロワ回路部9aにより、オペアンプ(第1オペアンプ)が構成されている。なお、コンデンサC1は、これらによって構成されるオペアンプの位相補償のために設けられており、発振を防止する。
【0033】
このように構成された第1バンドギャップ基準電圧形成部1は、抵抗R11、R12それぞれに接続されたトランジスタT11およびトランジスタT12に電流密度の異なる電流を流すことにより、以下のような動作を行なう。
【0034】
トランジスタT11とトランジスタT12とは互いのベースが接続された状態になっている。このため、トランジスタT11のコレクタ電流をIc1、ベース−エミッタ電圧をVBE11、トランジスタT12のコレクタ電流をIc2、ベース−エミッタ電圧をVBE12とすると、抵抗R13に流れるIc2は各ベース−エミッタ電圧VBE11、VBE12の差電圧に応じた電流値となる。すなわち、次式のように表される。
【0035】
【数1】
Ic2=(VBE11−VBE12)/R13
また、トランジスタT11のベース電流をIb1、エミッタ電流をIe1、トランジスタT12のベース電流をIb2、エミッタ電流をIe2とすると、各ベース電流Ib1、Ib2が各コレクタ電流Ic1、Ic2よりも十分に小さく無視できる程度であることから、各エミッタ電流Ie1、Ie2が各コレクタ電流Ic1、Ic2と同等であると言える。このため、各トランジスタT11、T12の特性変化に起因して各ベース−エミッタ電圧VBE11、VBE12が変化すると、それに伴って抵抗23に流れるコレクタ電流Ic2が変化し、接続点A、Bの電位の関係が変化する。そして、これら各接続点A、Bの電位が差動対6aを構成する2つのトランジスタT13、T14のベース電圧としてフィードバックされる。
【0036】
ここで、各トランジスタT13、T14のコレクタ電流をI1、I2、これら各トランジスタT13、T14のコレクタに接続された抵抗R14に流れる電流をIとすると、両トランジスタT13、T14それぞれに接続されている取り出し用のトランジスタT15、T16がカレントミラー接続されており、各トランジスタT15、T16のコレクタ電流I3、I4が等しくなることから、電流I1、I2は基本的にはI/2となる。
【0037】
しかしながら、上述したように接続点A、Bの電位の関係が変化すると、トランジスタT13、T14に流れるコレクタ電流I1、I2の値が変動する。このため、例えば、トランジスタT14に流れる電流I2がI/2より大きくなろうとすると、カレントミラー接続された各トランジスタT15、T16のコレクタ電流I3、I4が等しい値しか取れないため、不足電流分がトランジスタT17のベース電流で補われる。すると、トランジスタT17のコレクタ電流I5、言い換えれば抵抗R15に流れる電流の値が大きくなり、これに伴ってトランジスタT18のコレクタ電流I6の値も大きくなる。
【0038】
そして、コレクタ電流I6は、抵抗R16に流れる電流I7に相当することから、コレクタ電流I6の増加、すなわち電流I7の増加によってトランジスタT19のベース電位およびエミッタ電位が低下する。これにより、接続点A、Bの電位が調整され、出力電圧Voutが帰還されて定電位となろうとする。
【0039】
一方、第2バンドギャップ基準電圧形成部2は、調整部5b、差動対6b、カレントミラー回路部7b、ゲイン形成部8bおよびエミッタホロワ回路部9bを有して構成されている。これら各部5b、6b、7b、8b、9bの構成は、第1バンドギャップ基準電圧形成部1に備えられた各部5a、6a、7a、8a、9aと同じ構成となっており、それぞれが同様の役割を果たす。具体的には、抵抗R21〜R26がそれぞれ抵抗R11〜R16に相応し、トランジスタT21〜T29がトランジスタT11〜T19に相応し、コンデンサC2がコンデンサC1に相応する。なお、本実施形態では、トランジスタT21、T22が本発明でいう第3、第4トランジスタに相当する。また、抵抗R21とトランジスタT21との接続点および抵抗R22とトランジスタT22との接続点が第3、第4電位点に相当する。
【0040】
このような回路構成によれば、第1、第2バンドギャップ基準電圧形成部1、2それぞれの出力電圧のうち高い方がバンドギャップ基準電圧回路の出力電圧Voutとして出力される。このような回路構成により、上述したような効果を得ることができる。
【0041】
(第2実施形態)
上記第1実施形態では、図1に示すバンドギャップ基準電圧回路の一例として図2の回路構成を示したが、図3に示すような回路構成とすることも可能である。
【0042】
図3に示すように、本実施形態では、第1バンドギャップ基準電圧形成部1が調整部51aおよびオペアンプ(第1オペアンプ)52aにて構成されており、第2バンドギャップ基準電圧形成部2も調整部51bとオペアンプ(第2オペアンプ)52bとを有して構成されている。
【0043】
調整部51aは、抵抗R31、R32及びトランジスタT31と抵抗R33及びトランジスタT32とが並列接続され、各トランジスタT31、T32のエミッタに抵抗R34が接続されて構成されている。抵抗R31と抵抗R33は等しい抵抗値とされている。また、トランジスタT31、T32は、半導体基板上に形成されている面積が異なるものとされ、トランジスタT31がトランジスタT32よりも大面積とされている。そして、抵抗R31及びトランジスタT31の接続点(第1電位点)A’と抵抗R33及びトランジスタT32の接続点(第2電位点)B’の電位がオペアンプ52aに入力され、オペアンプ52aの出力がトランジスタT31、T32のベース電圧とされるように構成されている。
【0044】
このような構成では、抵抗R31、R33それぞれに接続されたトランジスタT31およびトランジスタT32に電流密度の異なる電流を流すことにより、以下のような動作を行なう。
【0045】
抵抗R31及びトランジスタT31に流れる電流をI31とし、抵抗R33及びトランジスタT32に流れる電流をI32とすると、抵抗R31、R33の抵抗値を等しくしていることから、電流I31、I32が等しくなる。このとき、トランジスタT31、T32の形成面積が上記関係とされ、トランジスタT32のベース−エミッタ電圧VBE32がトランジスタT31のベース−エミッタ電圧VBE31よりも小さくなることから、電流I31、I32が等しくされてもトランジスタT31、T32に異なる電流密度の電流が流れることになる。
【0046】
そして、各接続点A’、B’の電位がオペアンプ52aにフィードバックされると、オペアンプ52aの出力にて各トランジスタT31、T32へのベース電圧が調整される。例えば、電流I31、I32のいずれかの値が増加しようとすると、その増加分がオペアンプ52aにて下げられるように作動する。
【0047】
一方、調整部51bも調整部51aと同様の構成となっており、同様に作動する。具体的には、抵抗R41〜R44が抵抗R31〜33、トランジスタT41、T42がトランジスタT31、T32と同様の役割を果たす。また、オペアンプ52bもオペアンプ52aと同様の構成となっており、同様に作動する。
【0048】
このような回路構成を採用しても、第1実施形態と同様の効果を得ることができる。
【0049】
なお、本実施形態では、トランジスタT31、T32、T41、T42それぞれが本発明でいう第1〜第4のトランジスタに相当する。また、抵抗R34、R44が本発明でいう第1、第2の抵抗に相当する。また、抵抗R41とトランジスタT41との接続点および抵抗R42とトランジスタT42との接続点が第3、第4電位点に相当する。
【0050】
(第3実施形態)
バンドギャップ基準電圧回路は、温度変化が生じても定電圧を出力できるようにするのが好ましい。しかしながら、バンドギャップ基準電圧回路に備えられるトランジスタ等が温度特性を有していることから、実際にはバンドギャップ基準電圧回路は、温度に対する2次係数を持ったものとなっている。このバンドギャップ基準電圧回路の温度に対する出力電圧特性は図4のように表され、温度変化に対して上に凸の特性を示す。高精度電源などの基準電圧としてバンドギャップ基準電圧回路を用いる場合、上述のような2次係数が問題となり、より温度に対する出力電圧の変化が少ないバンドギャップ基準電圧回路が要求されることになる。
【0051】
そこで、本実施形態では、応力に起因する出力電圧の変動だけでなく、温度に起因する出力電圧の変動も防止する。
【0052】
図5に、本実施形態におけるバンドギャップ基準電圧回路のブロック構成を示す。この図に示されるように、本実施形態では、第1実施形態に対して第3バンドギャップ基準電圧形成部3aおよびレベルシフト回路部(第1のレベルシフト回路部)3bを備えていることが異なる。
【0053】
第3バンドギャップ基準電圧形成部3aは、基本的には第1、第2バンドギャップ基準電圧形成部1、2と同様の構成となっており、所定の定電圧を出力電圧として発生させる回路を構成している。レベルシフト回路部3bは、第3バンドギャップ基準電圧形成部3aの出力電圧の温度特性をシフトさせるものである。このレベルシフト回路部3bにより、第3バンドギャップ基準電圧形成部3aの出力電圧が極大値をとる時の温度が、第1、第2バンドギャップ基準電圧形成部1、2の出力電圧が極大値をとる時の温度からシフトされる。例えば、低温〜室温領域に第1、第2バンドギャップ基準電圧形成部1、2の出力電圧の極大値が位置し、室温〜高温領域に第3バンドギャップ基準電圧形成部3aの出力電圧の極大値が位置するように設定する。
【0054】
そして、第1〜第3バンドギャップ基準電圧形成部1、2、3aの各出力電圧がOR回路部4に入力され、OR回路部4からバンドギャップ基準電圧回路の出力電圧Voutが出力されるようになっている。
【0055】
このような回路構成によれば、第1〜第3バンドギャップ基準電圧形成部1、2、3aの出力電圧のうち高いもの出力電圧がOR回路部4から出力されることになる。このため、例えば、低温〜室温領域では第1、第2バンドギャップ基準電圧形成部1、2いずれかの出力電圧、室温〜高温領域では第3バンドギャップ基準電圧形成部3aの出力電圧がバンドギャップ基準電圧回路の出力電圧Voutとして出力される。
【0056】
従って、低温〜室温および室温〜高温の範囲において、第1〜第3バンドギャップ基準電圧形成部1、2、3aの出力電圧が合成されて出力電圧Voutが形成されることになり、出力電圧Voutの変動を小さくすることができる。これにより、広い温度範囲において出力電圧Voutがほぼ一定の電圧となり、温度に対する出力電圧の変化が少ないバンドギャップ基準電圧回路とすることができる。
【0057】
図6に、本実施形態におけるバンドギャップ基準電圧回路の具体的な構成例を示す。図6に示すバンドギャップ基準電圧回路のうち、紙面右側が第1バンドギャップ基準電圧形成部1であり、紙面左側が第3バンドギャップ基準電圧形成部3aおよびレベルシフト回路部3bである。なお、ここでは、図を簡略化するため、第2バンドギャップ基準電圧形成部2を示していないが、実際には第1バンドギャップ基準電圧形成部1と第3バンドギャップ基準電圧形成部3aに存在する。
【0058】
第3バンドギャップ基準電圧形成部3aは、調整部5c、差動対6c、カレントミラー回路部7c、ゲイン形成部8cおよびエミッタホロワ回路部9cを有して構成されている。このうち、調整部5c、差動対6c、カレントミラー回路部7c、ゲイン形成部8cおよびエミッタホロワ回路部9cにてオペアンプ(第3オペアンプ)が構成されている。そして、この第3バンドギャップ基準電圧形成部3aに、レベルシフト回路部3bに相当する抵抗R60が接続されている。
【0059】
調整部5c、差動対6c、カレントミラー回路部7c、ゲイン形成部8cおよびエミッタホロワ回路部9cの構成は第1、第2バンドギャップ基準電圧形成部1、2と同様であり、それぞれが同様の役割を果たす。具体的には、抵抗R61〜R66がそれぞれ抵抗R11〜R16、R21〜R26に相応し、トランジスタT61〜T69がトランジスタT11〜T19、T21〜T29に相応し、コンデンサC3がコンデンサC1、C2に相応する。
【0060】
また、レベルシフト回路部3bに相当する抵抗R60は、並列接続された抵抗R61及びトランジスタT61と抵抗R62及びトランジスタT62それぞれに直接接続されている。この抵抗R60により、第3バンドギャップ基準電圧形成部3aの温度に対する出力電圧特性の関係が第1、第2バンドギャップ基準電圧形成部1、2のそれと異なったものとなるようにされる。
【0061】
このような構成により、広い温度範囲において出力電圧Voutがほぼ一定の電圧となり、温度に対する出力電圧の変化が少ないバンドギャップ基準電圧回路とすることができる。
【0062】
シミュレーションにより、第1〜第3バンドギャップ基準電圧形成部1、2、3aの温度に対する出力電圧特性を調べたところ、図7(a)のような結果が得られた。この図は、図7(b)に示されるように、第1〜第3バンドギャップ基準電圧形成部1、2、3aそれぞれでの出力電圧を求め、これらを合成したものである。このシミュレーション結果からも、第1〜第3バンドギャップ基準電圧形成部1、2、3aの各出力電圧が極大値を採る時の温度が異なっていることが確認できる。
【0063】
そして、第1〜第3バンドギャップ電圧形成部1、2、3aの各出力電圧のうち高い方が出力電圧Voutとなることから、第1〜第3バンドギャップ電圧形成部1、2、3aの各出力電圧の極大値となる温度がずれると、図7(a)で表されるように、低温〜高温の範囲内において出力電圧Voutの変動が小さくなることが分かる。
【0064】
(他の実施形態)
上記第1〜第3実施形態では、バンドギャップ基準電圧回路の例として、図2、図3、図6に示す回路構成を示したが、一般的に知られている他の構成を採用しても構わない。
【0065】
また、第2実施形態では、電流I31、I32を同等の電流にするために、抵抗R31、R33を等しい抵抗値としたが、カレントミラー回路を用いることにより、それを実現しても良い。
【0066】
また、上記第3実施形態において、第3バンドギャップ基準電圧部3aおよびレベルシフト回路部3bと同様の構成の第4バンドギャップ基準電圧回路部および第2レベルシフト回路部をもう1組設けるようにすれば、これらのバンドギャップ基準電圧部の出力電圧が応力に起因して変動しても第1実施形態に示した効果を得ることが可能である。
【0067】
さらに、第3実施形態のように温度変化に対して出力電圧の変動を抑える場合についても、第2実施形態に示したバンドギャップ基準電圧回路を採用することが可能である。この場合、例えば、図3における第1バンドギャップ基準電圧形成部1と同等の構成を有する第3バンドギャップ基準電圧形成部を備え、抵抗R34に相当する抵抗の抵抗値を調整することで、第3バンドギャップ基準電圧形成部の出力電圧の極大値となる温度を第1、第2バンドギャップ基準電圧形成部1、2のそれからシフトさせることが可能である。
【0068】
なお、以上の説明では、第1、第2バンドギャップ基準電圧形成部1、2の2つを設ける場合について説明したが、2つに限る必要はなく、より多く同様の構成のものを備えるようにすれば、より高精度のバンドギャップ基準電圧回路とすることができる。勿論、第3バンドギャップ基準電圧部3aおよびレベルシフト回路部3bと同等のものを2つ以上とすることも可能である。
【図面の簡単な説明】
【図1】本発明の第1実施形態におけるバンドギャップ基準電圧回路のブロック構成を示す図である。
【図2】図1に示すバンドギャップ基準電圧回路の具体的な回路構成の一例を示した図である。
【図3】第2実施形態におけるバンドギャップ基準電圧回路を示した図である。
【図4】従来のバンドギャップ基準電圧回路における温度と出力電圧Voutとの関係を示した図である。
【図5】本発明の第3実施形態におけるバンドギャップ基準回路のブロック構成を示す図である。
【図6】図5に示すバンドギャップ基準電圧回路の具体的な回路構成の一例を示した図である。
【図7】図6に示すバンドギャップ基準電圧回路を用いた場合における温度と出力電圧Voutとの関係を示した図である。
【図8】温度に対する応力の変化量を示した図である。
【符号の説明】
1、2、3a…第1、第2バンドギャップ基準電圧形成部、3b…レベルシフト部、4…OR回路部、5a〜5c…調整部、6a〜6c…差動対、7a〜7c…カレントミラー回路部、8a〜8c…ゲイン形成部、9a〜9c…エミッタホロワ回路部。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a bandgap reference voltage circuit capable of outputting a constant voltage, and is particularly suitable for application to a high-accuracy bandgap reference voltage circuit formed in a semiconductor device mounted on a vehicle.
[0002]
[Background Art and Problems to be Solved by the Invention]
Conventionally, a bandgap reference voltage circuit has been used as a circuit for forming a reference voltage inside an IC. When manufacturing a semiconductor device in which an IC chip on which this bandgap reference voltage circuit was formed was sealed with a resin containing a filler, it was confirmed that the circuit characteristics fluctuated and the output voltage was lowered. It was confirmed that the fluctuation amount was varied every time. FIG. 8 shows this result. The output voltage does not change much at the initial stage when the resin is coated. However, as the resin solidifies, the output voltage fluctuates depending on the magnitude of the applied stress. I understand that
[0003]
If the output voltage fluctuates or varies in this way, the bandgap reference voltage circuit cannot be used as a reference voltage under conditions where high accuracy is required.
[0004]
In general, it is known that when a stress is applied to an IC chip, the electrical characteristics of the IC chip change. In the case of the band gap reference voltage circuit, when stress is applied, the VBE of the transistor in the circuit (VF of the diode) becomes small, and the output voltage decreases.
[0005]
For this reason, the present inventors considered that some stress was generated by resin sealing, and conducted various experiments. As a result, if the sealing resin is removed after manufacturing the semiconductor device, the output voltage of the band gap reference voltage circuit returns to the state before the resin sealing, and the output voltage of the band gap reference voltage circuit is no matter where the IC chip is located. It was confirmed that fluctuations and variations occurred. Also from these results, it can be inferred that some stress is applied to the entire surface of the IC chip by the sealing resin.
[0006]
Also, the filler contained in the resin was considered to be a cause of the stress, and a resin-encapsulated semiconductor device was manufactured using an encapsulating resin excluding the filler. As a result, fluctuations and variations in the output voltage of the bandgap reference voltage circuit were smaller after sealing with the resin than when a sealing resin containing a conventional filler was used. From this, it is considered that the filler contained in the sealing resin is involved in fluctuations and variations in the output voltage. For example, it is presumed that various stresses are concentrated on the filler in contact with the IC chip surface, the vertical compressive stress from the filler is applied to the IC chip surface, and the output voltage fluctuates. In addition, the size of the filler present in the sealing resin is not uniform, the density of the filler in the sealing resin varies depending on the site, and the filler that is in contact with the area occupied by the band gap reference voltage circuit It is presumed that the applied stress varies and the output voltage varies greatly due to the difference in the quantity of output.
[0007]
According to these studies, it can be said that by removing the filler contained in the sealing resin, it is possible to suppress fluctuations in output voltage and increase in dispersion. However, if the filler is not included, the thermal expansion coefficient of the sealing resin is reduced to an IC chip or Since it is larger than the lead, it cannot be used in fields where the operating temperature range is wide.
[0008]
SUMMARY OF THE INVENTION In view of the above, an object of the present invention is to provide a band gap reference voltage circuit that can suppress fluctuations and variations in output voltage even when sealed with a resin containing a filler.
[0009]
[Means for Solving the Problems]
In order to achieve the above object, according to a first aspect of the present invention, there is provided a bandgap reference voltage circuit for outputting a constant voltage, the first bandgap reference voltage forming unit (1) for forming a constant voltage, and a constant voltage. The second bandgap reference voltage forming unit (2) that forms a voltage, the third bandgap reference voltage forming unit (3a) that forms a constant voltage, and the change in the output voltage of the third bandgap reference voltage forming unit with respect to temperature A first level shift circuit section (3b) for shifting the maximum value so as to deviate from the maximum value of the output voltage of the first and second band gap reference voltage forming sections , and the first to third band gap reference voltages It is characterized by outputting a constant voltage by outputting the highest voltage among the output voltages of the forming section.
[0010]
According to such a configuration, the higher output voltage among the output voltages of the first to third band gap reference voltage forming units is output. For this reason, even if stress is received from the sealing resin and the output voltage of one of the first and second bandgap reference voltage forming portions is reduced, the higher output voltage that is less affected by the stress is banded. It is output as the output voltage of the gap reference voltage circuit. Therefore, fluctuations and variations in the output voltage of the band gap reference voltage circuit can be reduced. As a result, the output voltage of the bandgap reference voltage circuit becomes a substantially constant voltage, and even when sealed with a resin containing filler, a bandgap reference voltage circuit with little fluctuation and variation in output voltage can be obtained. Further, for example, the output voltage of the first and second bandgap reference voltage forming units in the low temperature to room temperature region, and the output voltage of the third bandgap reference voltage forming unit as the output voltage of the bandgap reference voltage circuit in the room temperature to high temperature region. Is output. Therefore, the output voltage of the bandgap reference voltage circuit is substantially constant over a wide temperature range, and a bandgap reference voltage circuit with little change in output voltage with respect to temperature can be obtained.
[0011]
In this case, as shown in
[0012]
For example, as shown in claim 3, the first bandgap reference voltage forming unit includes the first and second transistors (T11, T12) through which currents having different current densities flow and the first and second transistors, respectively. And a first operational amplifier (5a, 6a, 7a, 8a, 9a) to which the potentials of the first and second potential points (A, B) whose potential varies according to the variation of the current flowing in the circuit are input. The currents flowing through the first and second transistors are adjusted based on the output of the first operational amplifier, and the second bandgap reference voltage forming unit supplies the currents with different current densities. 3, a second operational amplifier (T21, T22), and a second operational amplifier to which the potentials of the third and fourth potential points whose potentials fluctuate according to the fluctuations of the currents flowing in the third and fourth transistors are input. 5b,
[0013]
According to a fourth aspect of the present invention, the first bandgap reference voltage forming unit includes the first and second transistors (T31 and T32) through which currents having different current densities flow and the first and second transistors, respectively. Is connected in series to the first operational amplifier (52a) to which the potentials of the first and second potential points (A ′, B ′) whose potential varies according to the variation of the current flowing through the first and second transistors are input. And a first resistor (R34), and the current flowing through the first and second transistors is adjusted based on the output of the first operational amplifier, and the second band gap reference The voltage forming unit includes third and fourth transistors (T41 and T42) through which currents having different current densities are passed, and third and fourth potentials that change according to changes in currents flowing through the third and fourth transistors. 4th potential point The second
[0016]
According to the fifth aspect of the present invention, the maximum value of the change in the output voltage of the fourth band gap reference voltage forming unit that forms the constant voltage and the fourth band gap reference voltage forming unit with respect to the temperature is the third band gap reference voltage. A second level shift circuit section (3b) that shifts the output voltage to be equal to the maximum value of the output voltage of the forming section, and outputs the highest voltage among the output voltages of the first to fourth band gap reference voltage forming sections. Thus, it is configured to output a constant voltage.
[0017]
As described above, the third band gap reference voltage forming unit and the first level shift circuit unit also include the fourth band gap reference voltage forming unit and the second level shift circuit unit having the same configuration, and Similar effects can be obtained.
[0018]
In addition, the code | symbol in the bracket | parenthesis of each said means shows the correspondence with the specific means as described in embodiment mentioned later.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
(First embodiment)
FIG. 1 shows a block configuration of a bandgap reference voltage circuit to which an embodiment of the present invention is applied. This band gap reference voltage circuit is formed on an IC chip and sealed with a resin containing filler together with leads and the like to form a semiconductor device.
[0020]
As shown in FIG. 1, the band gap reference voltage circuit shown in the present embodiment includes a first and second band gap reference
[0021]
The first and second bandgap reference
[0022]
According to such a circuit configuration, the higher output voltage of the output voltages of the first and second band gap reference
[0023]
Therefore, fluctuations and variations in the output voltage Vout of the bandgap reference voltage circuit can be reduced. As a result, the output voltage Vout of the bandgap reference voltage circuit becomes a substantially constant voltage, and even when sealed with a resin containing filler, a bandgap reference voltage circuit with little fluctuation and variation in the output voltage Vout can be obtained.
[0024]
The OR
[0025]
FIG. 2 shows a specific circuit configuration example of the bandgap reference voltage circuit shown in FIG. In the band gap reference voltage circuit shown in FIG. 2, the right side of the drawing constitutes the first band gap reference
[0026]
The first band gap reference
[0027]
The
[0028]
The
[0029]
The current
[0030]
The
[0031]
The emitter
[0032]
The
[0033]
The first bandgap reference
[0034]
The bases of the transistor T11 and the transistor T12 are connected to each other. Therefore, when the collector current of the transistor T11 is Ic1, the base-emitter voltage is VBE11, the collector current of the transistor T12 is Ic2, and the base-emitter voltage is VBE12, Ic2 flowing through the resistor R13 is the base-emitter voltage VBE11, VBE12. The current value corresponds to the differential voltage. That is, it is expressed as the following equation.
[0035]
[Expression 1]
Ic2 = (VBE11−VBE12) / R13
If the base current of the transistor T11 is Ib1, the emitter current is Ie1, the base current of the transistor T12 is Ib2, and the emitter current is Ie2, the base currents Ib1 and Ib2 are sufficiently smaller than the collector currents Ic1 and Ic2 and can be ignored. Therefore, it can be said that the emitter currents Ie1 and Ie2 are equivalent to the collector currents Ic1 and Ic2. For this reason, when the base-emitter voltages VBE11 and VBE12 change due to the characteristic changes of the transistors T11 and T12, the collector current Ic2 flowing through the resistor 23 changes accordingly, and the relationship between the potentials at the connection points A and B Changes. The potentials at these connection points A and B are fed back as the base voltages of the two transistors T13 and T14 constituting the
[0036]
Here, when the collector currents of the transistors T13 and T14 are I1 and I2, and the current flowing through the resistor R14 connected to the collectors of the transistors T13 and T14 is I, the extraction connected to the transistors T13 and T14, respectively. The current transistors I15 and T16 are basically equal to I / 2 since the collector currents I3 and I4 of the transistors T15 and T16 are equal to each other.
[0037]
However, when the relationship between the potentials at the connection points A and B changes as described above, the values of the collector currents I1 and I2 flowing through the transistors T13 and T14 change. For this reason, for example, if the current I2 flowing through the transistor T14 is larger than I / 2, the collector currents I3 and I4 of the transistors T15 and T16 connected in the current mirror can take only equal values. It is supplemented by the base current of T17. Then, the collector current I5 of the transistor T17, in other words, the value of the current flowing through the resistor R15 increases, and accordingly, the value of the collector current I6 of the transistor T18 also increases.
[0038]
Since the collector current I6 corresponds to the current I7 flowing through the resistor R16, the base potential and the emitter potential of the transistor T19 are lowered by the increase of the collector current I6, that is, the increase of the current I7. As a result, the potentials of the connection points A and B are adjusted, and the output voltage Vout is fed back to become a constant potential.
[0039]
On the other hand, the second bandgap reference
[0040]
According to such a circuit configuration, the higher one of the output voltages of the first and second band gap reference
[0041]
(Second Embodiment)
In the first embodiment, the circuit configuration of FIG. 2 is shown as an example of the band gap reference voltage circuit shown in FIG. 1, but a circuit configuration as shown in FIG. 3 is also possible.
[0042]
As shown in FIG. 3, in the present embodiment, the first bandgap reference
[0043]
The
[0044]
In such a configuration, the following operations are performed by flowing currents having different current densities through the transistors T31 and T32 connected to the resistors R31 and R33, respectively.
[0045]
Assuming that the current flowing through the resistor R31 and the transistor T31 is I31 and the current flowing through the resistor R33 and the transistor T32 is I32, since the resistance values of the resistors R31 and R33 are equal, the currents I31 and I32 are equal. At this time, the formation areas of the transistors T31 and T32 have the above relationship, and the base-emitter voltage VBE32 of the transistor T32 is smaller than the base-emitter voltage VBE31 of the transistor T31. Currents having different current densities flow through T31 and T32.
[0046]
When the potentials at the connection points A ′ and B ′ are fed back to the
[0047]
On the other hand, the
[0048]
Even if such a circuit configuration is employed, the same effects as those of the first embodiment can be obtained.
[0049]
In the present embodiment, each of the transistors T31, T32, T41, and T42 corresponds to the first to fourth transistors in the present invention. The resistors R34 and R44 correspond to the first and second resistors in the present invention. The connection point between the resistor R41 and the transistor T41 and the connection point between the resistor R42 and the transistor T42 correspond to the third and fourth potential points.
[0050]
(Third embodiment)
The bandgap reference voltage circuit is preferably configured to output a constant voltage even when a temperature change occurs. However, since the transistors and the like provided in the band gap reference voltage circuit have temperature characteristics, the band gap reference voltage circuit actually has a second-order coefficient with respect to temperature. The output voltage characteristic with respect to the temperature of the band gap reference voltage circuit is expressed as shown in FIG. 4, and shows an upward convex characteristic with respect to the temperature change. When a bandgap reference voltage circuit is used as a reference voltage for a high-precision power source or the like, the above-described second order coefficient becomes a problem, and a bandgap reference voltage circuit with less change in output voltage with respect to temperature is required.
[0051]
Therefore, in this embodiment, not only fluctuations in output voltage due to stress, but also fluctuations in output voltage due to temperature are prevented.
[0052]
FIG. 5 shows a block configuration of the bandgap reference voltage circuit in the present embodiment. As shown in this figure, the present embodiment is provided with a third band gap reference
[0053]
The third bandgap reference
[0054]
The output voltages of the first to third bandgap reference
[0055]
According to such a circuit configuration, the higher output voltage among the output voltages of the first to third bandgap reference
[0056]
Accordingly, the output voltage Vout is formed by synthesizing the output voltages of the first to third bandgap reference
[0057]
FIG. 6 shows a specific configuration example of the bandgap reference voltage circuit in the present embodiment. In the band gap reference voltage circuit shown in FIG. 6, the first band gap reference
[0058]
The third band gap reference
[0059]
The configurations of the
[0060]
Further, the resistor R60 corresponding to the level
[0061]
With such a configuration, the output voltage Vout becomes a substantially constant voltage in a wide temperature range, and a bandgap reference voltage circuit with little change in output voltage with respect to temperature can be obtained.
[0062]
When the output voltage characteristics with respect to the temperature of the first to third band gap reference
[0063]
Since the higher one of the output voltages of the first to third band gap
[0064]
(Other embodiments)
In the first to third embodiments, the circuit configurations shown in FIGS. 2, 3, and 6 are shown as examples of the band gap reference voltage circuit. However, other generally known configurations are adopted. It doesn't matter.
[0065]
Further, in the second embodiment, the resistors R31 and R33 are set to have the same resistance value in order to make the currents I31 and I32 equal to each other. However, this may be realized by using a current mirror circuit.
[0066]
In the third embodiment, another set of the fourth band gap reference voltage circuit unit and the second level shift circuit unit having the same configuration as that of the third band gap
[0067]
Furthermore, the bandgap reference voltage circuit shown in the second embodiment can also be adopted when suppressing fluctuations in the output voltage against temperature changes as in the third embodiment. In this case, for example, a third bandgap reference voltage forming unit having a configuration equivalent to that of the first bandgap reference
[0068]
In the above description, the case where the first and second band gap reference
[Brief description of the drawings]
FIG. 1 is a diagram showing a block configuration of a bandgap reference voltage circuit according to a first embodiment of the present invention.
2 is a diagram showing an example of a specific circuit configuration of the bandgap reference voltage circuit shown in FIG.
FIG. 3 is a diagram showing a bandgap reference voltage circuit in a second embodiment.
FIG. 4 is a diagram showing the relationship between temperature and output voltage Vout in a conventional bandgap reference voltage circuit.
FIG. 5 is a diagram showing a block configuration of a bandgap reference circuit according to a third embodiment of the present invention.
6 is a diagram showing an example of a specific circuit configuration of the bandgap reference voltage circuit shown in FIG. 5. FIG.
7 is a graph showing the relationship between temperature and output voltage Vout when the bandgap reference voltage circuit shown in FIG. 6 is used. FIG.
FIG. 8 is a diagram showing the amount of change in stress with respect to temperature.
[Explanation of symbols]
1, 2 and 3a ... 1st and 2nd band gap reference voltage formation part, 3b ... Level shift part, 4 ... OR circuit part, 5a-5c ... Adjustment part, 6a-6c ... Differential pair, 7a-7c ... Current Mirror circuit unit, 8a to 8c, gain forming unit, 9a to 9c, emitter follower circuit unit.
Claims (5)
前記定電圧を形成する第1バンドギャップ基準電圧形成部(1)と、
前記定電圧を形成する第2バンドギャップ基準電圧形成部(2)と、
前記定電圧を形成する第3バンドギャップ基準電圧形成部(3a)と、
温度に対する前記第3バンドギャップ基準電圧形成部の出力電圧の変化の極大値が、前記第1、第2バンドギャップ基準電圧形成部の出力電圧の極大値からずれるようにシフトさせる第1のレベルシフト回路部(3b)とを備え、
前記第1〜第3バンドギャップ基準電圧形成部の出力電圧のうち最も高い電圧を出力することにより、前記定電圧を出力するように構成されていることを特徴とするバンドギャップ基準電圧回路。A band gap reference voltage circuit that outputs a constant voltage,
A first band gap reference voltage forming part (1) for forming the constant voltage;
A second band gap reference voltage forming part (2) for forming the constant voltage ;
A third bandgap reference voltage forming part (3a) for forming the constant voltage;
A first level shift that shifts the maximum value of the change in the output voltage of the third band gap reference voltage forming unit with respect to the temperature so as to deviate from the maximum value of the output voltage of the first and second band gap reference voltage forming units. A circuit unit (3b) ,
A band gap reference voltage circuit configured to output the constant voltage by outputting the highest voltage among the output voltages of the first to third band gap reference voltage forming units.
前記第2バンドギャップ基準電圧形成部は、電流密度の異なる電流が流される第3、第4のトランジスタ(T21、T22)と、前記第3、第4のトランジスタそれぞれに流れる電流の変動に応じて電位が変動する第3、第4電位点の電位が入力される第2オペアンプ(5b、6b、7b、8b、9b)とを有して構成され、前記第2オペアンプの出力に基づいて前記第3、第4のトランジスタに流される電流が調整されるようになっていることを特徴とする請求項1に記載のバンドギャップ基準電圧回路。The first bandgap reference voltage forming unit is configured to respond to fluctuations in currents flowing through the first and second transistors (T11 and T12) through which currents having different current densities flow and the first and second transistors, respectively. And a first operational amplifier (5a, 6a, 7a, 8a, 9a) to which the potentials of the first and second potential points (A, B) where the potential varies are input. The currents flowing through the first and second transistors are adjusted based on
The second bandgap reference voltage forming unit is responsive to fluctuations of currents flowing through the third and fourth transistors (T21 and T22) through which currents having different current densities flow and the third and fourth transistors, respectively. And a second operational amplifier (5b, 6b, 7b, 8b, 9b) to which the potential of the third and fourth potential points where the potential varies is input, and the second operational amplifier is configured based on the output of the second operational amplifier. 3. The band gap reference voltage circuit according to claim 1, wherein a current flowing through the third and fourth transistors is adjusted.
前記第2バンドギャップ基準電圧形成部は、電流密度の異なる電流が流される第3、第4のトランジスタ(T41、T42)と、前記第3、第4のトランジスタそれぞれに流れる電流の変動に応じて電位が変動する第3、第4電位点の電位が入力される第2オペアンプ(52b)と、前記第3、第4トランジスタに直列接続された第2の抵抗(R44)とを有して構成され、前記第2オペアンプの出力に基づいて前記第3、第4のトランジスタに流される電流が調整されるようになっていることを特徴とする請求項1に記載のバンドギャップ基準電圧回路。The first bandgap reference voltage forming unit is configured to respond to fluctuations in currents flowing through the first and second transistors (T31 and T32) through which currents having different current densities flow and the first and second transistors, respectively. A first operational amplifier (52a) to which the potentials of the first and second potential points (A ′, B ′) where the potential varies and a first resistor (R34) connected in series to the first and second transistors are provided. ), And the current flowing through the first and second transistors is adjusted based on the output of the first operational amplifier,
The second bandgap reference voltage forming unit is responsive to fluctuations of currents flowing through the third and fourth transistors (T41 and T42) through which currents having different current densities flow and the third and fourth transistors, respectively. A second operational amplifier (52b) to which the potential of the third and fourth potential points where the potential varies is input, and a second resistor (R44) connected in series to the third and fourth transistors. 2. The bandgap reference voltage circuit according to claim 1, wherein a current flowing through the third and fourth transistors is adjusted based on an output of the second operational amplifier.
温度に対する前記第4バンドギャップ基準電圧形成部の出力電圧の変化の極大値が、前記第3バンドギャップ基準電圧形成部の出力電圧の極大値と等しくなるようにシフトさせる第2レベルシフト回路部とを備え、
前記第1〜第4バンドギャップ基準電圧形成部の出力電圧のうち最も高い電圧を出力することにより、前記定電圧を出力するように構成されていることを特徴とする請求項1に記載のバンドギャップ基準電圧回路。A fourth band gap reference voltage forming unit for forming the constant voltage;
A second level shift circuit unit that shifts the maximum value of the change in the output voltage of the fourth band gap reference voltage forming unit with respect to temperature so as to be equal to the maximum value of the output voltage of the third band gap reference voltage forming unit; With
Band according to claim 1, wherein by outputting the highest voltage among the first to fourth band-gap reference voltage generating portion of the output voltage, characterized in that it is configured to output the constant voltage Gap reference voltage circuit.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001357454A JP3666448B2 (en) | 2001-11-22 | 2001-11-22 | Band gap reference voltage generation circuit |
| US10/284,361 US6710586B2 (en) | 2001-11-22 | 2002-10-31 | Band gap reference voltage circuit for outputting constant output voltage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001357454A JP3666448B2 (en) | 2001-11-22 | 2001-11-22 | Band gap reference voltage generation circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003157119A JP2003157119A (en) | 2003-05-30 |
| JP3666448B2 true JP3666448B2 (en) | 2005-06-29 |
Family
ID=19168800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001357454A Expired - Fee Related JP3666448B2 (en) | 2001-11-22 | 2001-11-22 | Band gap reference voltage generation circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3666448B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200524139A (en) * | 2003-12-24 | 2005-07-16 | Renesas Tech Corp | Voltage generating circuit and semiconductor integrated circuit |
| JP4803988B2 (en) * | 2004-10-05 | 2011-10-26 | 株式会社デンソー | Bandgap reference voltage circuit |
| JP2011023944A (en) * | 2009-07-15 | 2011-02-03 | Ricoh Co Ltd | Temperature compensation circuit and crystal oscillation circuit employing the same |
| CN115698895B (en) * | 2021-05-31 | 2026-03-13 | 日清纺微电子有限公司 | Reference voltage generation circuit and method |
| CN115167596B (en) * | 2022-07-22 | 2023-08-29 | 湘潭大学 | A New Sectional Compensation Bandgap Reference Circuit |
-
2001
- 2001-11-22 JP JP2001357454A patent/JP3666448B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003157119A (en) | 2003-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI459174B (en) | Low noise voltage reference circuit | |
| US7932772B1 (en) | Curvature-compensated band-gap voltage reference circuit | |
| JPS603644B2 (en) | Reference voltage generator | |
| JPH08320730A (en) | Bandgap voltage reference and method for producing a bandgap reference voltage | |
| JP2009217809A (en) | Reference voltage generating circuit, integrated circuit device and signal processing apparatus | |
| JP2003166865A (en) | Gas flow measurement device | |
| JP3666448B2 (en) | Band gap reference voltage generation circuit | |
| JP2000503143A (en) | Temperature stable constant fractional voltage controlled current source | |
| US6809557B2 (en) | Increasing power supply noise rejection using linear voltage regulators in an on-chip temperature sensor | |
| JP2003157118A (en) | Bandgap reference voltage circuit | |
| JP2714269B2 (en) | Equivalent inductance circuit | |
| CN100582991C (en) | voltage regulator circuit | |
| TW408254B (en) | Circuit arrangement for supplying a constant current | |
| WO2004032319A1 (en) | Differential amplifier with temperature compensating function | |
| JP3205248B2 (en) | Frequency adjustment device for voltage controlled oscillator | |
| KR20070068469A (en) | Semiconductor devices | |
| US6972615B2 (en) | Voltage reference generator | |
| JP3596282B2 (en) | Crystal oscillation circuit | |
| JP7798752B2 (en) | Reference power supply circuit | |
| JP2985766B2 (en) | Temperature independent voltage monitoring circuit | |
| JPH0837430A (en) | Operational amplifier | |
| US20240168507A1 (en) | Bandgap voltage reference circuit with current mirror loop | |
| JPH07325637A (en) | Reference voltage generation circuit | |
| JPS58208621A (en) | Voltage to current conversion circuit | |
| JP3554251B2 (en) | Stabilized DC power supply |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031215 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050125 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050223 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050315 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050328 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080415 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110415 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120415 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120415 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130415 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130415 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |