JP3679954B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3679954B2 JP3679954B2 JP26992299A JP26992299A JP3679954B2 JP 3679954 B2 JP3679954 B2 JP 3679954B2 JP 26992299 A JP26992299 A JP 26992299A JP 26992299 A JP26992299 A JP 26992299A JP 3679954 B2 JP3679954 B2 JP 3679954B2
- Authority
- JP
- Japan
- Prior art keywords
- source
- gate
- trench
- diffusion layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
- H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
- H10D64/251—Source or drain electrodes for field-effect devices
- H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
- H10D64/2527—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices for vertical devices wherein the source or drain electrodes are recessed in semiconductor bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
- H10D64/251—Source or drain electrodes for field-effect devices
- H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
- H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/62—Electrodes ohmically coupled to a semiconductor
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、パターンレイアウトに係わり、特に、トレンチ構造のＭＯＳＦＥＴの半導体装置に関する。
【０００２】
【従来の技術】
図５に、現在の製品設計ルールによるオフセットメッシュ構造のＭＯＳＦＥＴのパターン上面図を示す。図５に示すように、このＭＯＳＦＥＴにおいて、トレンチゲート３８：ソースコンタクト４４の配列比は１：１となっている。すなわち、トレンチゲート３８のピッチ内には各１個のソースコンタクト４４が形成されている。
【０００３】
次に、従来の半導体装置の製造方法について説明する。なお、図６は、図５の６−６線に沿った断面図を示している。
【０００４】
まず、図６に示すように、例えばＮ+型の半導体基板３１上にＮ型のエピタキシャル層３２が形成される。このエピタキシャル層３２の表面に、Ｐ型のベース拡散層３３、Ｎ+型のソース拡散層３４からなる２重拡散層が形成される。次に、ソース拡散層３４上に形成されてパターニングされたレジスト（図示せず）をマスクとして、ソース拡散層３４及びベース拡散層３３が除去され、ベース拡散層３３を突き抜ける深さまでトレンチ３５が形成される。その後、レジストが除去される。次に、全面にゲート絶縁膜３６が形成され、このゲート絶縁膜３６上にゲート電極用のポリシリコン膜３７が形成される。その後、ゲート絶縁膜３６の表面が露出するまでポリシリコン膜３７が除去され、トレンチゲート３８が形成される。
【０００５】
次に、トレンチゲート３８と後述するソースコンタクトを分離するために、全面に層間膜３９が形成される。この層間膜３９上に形成されてパターニングされたレジスト（図示せず）をマスクとして、層間膜３９が除去され、レジストが除去される。さらに、ゲート絶縁膜３６、ソース拡散層３４、ベース拡散層３３が除去され、ソース拡散層３４を突き抜ける深さまでコンタクト孔４０が形成される。次に、層間膜３９をマスクとして不純物イオンが注入され、コンタクト孔４０の底部のベース拡散層２３内にＰ+型の拡散層４１が形成される。次に、全面にバリアメタル層４２が形成され、このバリアメタル層４２上にアルミニウム膜４３が形成され、ソースコンタクト４４が形成される。
【０００６】
【発明が解決しようとする課題】
ところで、図７に示すように、トレンチゲート３８に所望の電圧を印加した場合、トレンチ３５の側面にチャネル領域４５が形成される。ここで、このチャネル領域４５の数を増やせば、素子の抵抗を低下できる。
【０００７】
従って、チャネル領域４５の数を増やすために、側面にチャネル領域４５が形成されるトレンチゲート３８の数を一定領域内で増加することが考えられる。
【０００８】
しかしながら、トレンチゲート３８の相互間隔を小さくし、一定領域内でトレンチゲート３８の数を増加させた場合、ＰＥＰ（Photo Engraving Process）時に合わせずれが生じる。このため、ゲート−ソース間のマージン量が低下する。従って、ゲート−ソース間にショート不良が発生する。
【０００９】
また、ソースコンタクト４４の開口を小さくし、一定領域内でトレンチゲート３８の数を増加させた場合、コンタクト孔４０のアスペクト配列比が増加し、コンタクト孔４０の側面にバリアメタル層４２が十分に形成されなくなる。このため、アルミニウム膜４３のアルミニウムと基板のシリコンとが反応しアルミスパイクが発生する。従って、空乏層が適切に形成されないため、ドレイン−ソース間にリーク電流が発生する。
【００１０】
本発明は上記課題を解決するためになされたものであり、その目的とするところは、チャネル領域の密度を増やし、素子の低抵抗化を図ることができる半導体装置を提供することにある。
【００１１】
【課題を解決するための手段】
本発明は、前記目的を達成するために以下に示す手段を用いている。
【００１２】
本発明の半導体装置は、半導体基板に第１の間隔で離間して形成された複数の第１のゲート電極と、前記第１のゲート電極からそれぞれ絶縁して前記半導体基板内に配置され、互いに接続された第１のソース領域と、前記第１の間隔より広い第２の間隔で前記第１のゲート電極の並び方向に離間して形成された第２のゲート電極と、前記第２のゲート電極から絶縁して前記半導体基板内に配置された第２のソース領域と、前記第１のゲート電極と前記第２のゲート電極との間に配置され、前記第１及び第２のソース領域に接続されたソースコンタクト部とを具備する。
【００１３】
この際、前記第１及び第２のゲート電極と前記ソースコンタクト部との配列比は４：１又は３：１である。
【００１４】
また、前記第１及び第２のゲート電極はトレンチ構造である。
【００１５】
【発明の実施の形態】
本発明の実施の形態を以下に図面を参照して説明する。
【００１６】
図１に、本発明のオフセットメッシュ構造のＭＯＳＦＥＴのパターン上面図を示す。図１に示すように、トレンチゲート１８：ソースコンタクト２４の配列比は４：１となっている。すなわち、４つのトレンチゲート１８に対して、１つのソースコンタクト２４が配列されている。これらトレンチゲート１８のうち、ソースコンタクト２４の左側に配置された３つのトレンチゲート１８ａは、一端部が互いに接続され、他端部は互いに開放されている。この開放された部分で各ゲートのソース領域が、ソース接続領域２６を介してソースコンタクト２４と接続されている。
【００１７】
次に、本発明の半導体装置の製造方法について説明する。なお、図２は、図１の２−２線に沿った断面図を示している。
【００１８】
まず、図２に示すように、例えばＮ+型の半導体基板１１上にＮ型のエピタキシャル層１２が形成される。このエピタキシャル層１２の表面に、Ｐ型のベース拡散層１３、Ｎ+型のソース拡散層１４からなる２重拡散層が形成される。次に、ソース拡散層１４上に形成されてパターニングされたレジスト（図示せず）をマスクとして、ソース拡散層１４及びベース拡散層１３が除去され、ベース拡散層１３を突き抜ける深さまでトレンチ１５が形成される。この際、図１に示すトレンチゲート１８ａが形成されるトレンチの一端は互いに接続され、他端は互いに接続されていない。このため、この非接続部分でソース領域が接続されている。
【００１９】
その後、レジストが除去される。次に、全面にゲート絶縁膜１６が形成され、このゲート絶縁膜１６上にゲート電極用のポリシリコン膜１７が形成される。その後、ゲート絶縁膜１６の表面が露出するまでポリシリコン膜１７が除去され、トレンチゲート１８が形成される。
【００２０】
次に、トレンチゲート１８と後述するソースコンタクトを分離するために、全面に層間膜１９が形成される。この層間膜１９上に形成されてパターニングされたレジスト（図示せず）をマスクとして、層間膜１９が除去され、レジストが除去される。さらに、ゲート絶縁膜１６、ソース拡散層１４、ベース拡散層１３が除去され、ソース拡散層１４を突き抜ける深さまでコンタクト孔２０が形成される。次に、層間膜１９をマスクとして不純物イオンが注入され、コンタクト孔２０の底部のベース拡散層１３内にＰ+型の拡散層２１が形成される。次に、全面にバリアメタル層２２が形成され、このバリアメタル層２２上にアルミニウム膜２３が形成され、ソースコンタクト２４が形成される。
【００２１】
このように本発明は、図１に示すように、４つのトレンチゲート１８に対して１つのソースコンタクト２４が用いられているため、トレンチゲート１８：ソースコンタクト２４の配列比は４：１となっている。また、トレンチゲート１８ａの他端は開放されているソース接続領域２６が設けられている。
【００２２】
従って、図３に示すように、トレンチゲート１８ａ、１８ｂに所望の電圧が印加された場合、トレンチ１５の側面にチャネル領域２５が形成される。この際、チャネル領域２５を通過する電荷は、図１に示すソース接続領域２６を介して近隣のソースコンタクト２４から取り出される。
【００２３】
上記本発明の実施の形態によれば、トレンチゲート１８ａにソース接続領域２６を設け、トレンチゲート１８：ソースコンタクト２４の配列比を４：１としている。このため、チャネル領域２５の面積の密度を１５乃至２０％程度向上することができる。従って、ゲート−ソース間のショート不良、ドレイン−ソース間のリーク電流の問題を生じさせることなく、素子の低抵抗化を図ることができる。
【００２４】
なお、本発明は、上記実施形態に限定されるものではない。例えば、トレンチゲート：ソースコンタクトの配列比は４：１に限定されず、例えば３：１でもよい。
【００２５】
また、図４に示すように、チャネル領域の密度を従来と同様とし、トレンチゲート２７：ソースコンタクト２８の配列比を２：１としてもよい。このような場合は、コンタクト孔の開口を例えば１μｍと大きく形成することができるため、バリアメタル層を厚く形成できる。従って、ドレイン−ソース間のリーク電流の発生を抑制できる。
【００２６】
また、ゲートはトレンチ構造に限定されず、半導体基板上に形成されてもよい。
【００２７】
その他、本発明は、その要旨を逸脱しない範囲で、種々変形して実施することが可能である。
【００２８】
【発明の効果】
以上説明したように本発明によれば、チャネル領域の密度を増やし、素子の低抵抗化を図ることができる半導体装置を提供できる。
【図面の簡単な説明】
【図１】本発明に係わるオフセットメッシュ構造のパターンを示す上面図。
【図２】図１の２−２線に沿った本発明に係わる半導体装置を示す断面図。
【図３】チャネル領域が形成された本発明に係わる半導体装置を示す断面図。
【図４】本発明に係わる他のオフセットメッシュ構造のパターンを示す上面図。
【図５】従来技術によるオフセットメッシュ構造のパターンを示す上面図。
【図６】図５の６−６線に沿った従来技術による半導体装置を示す断面図。
【図７】従来技術による半導体装置を示す断面図。
【符号の説明】
１１…半導体基板、
１２…エピタキシャル層、
１３…Ｐ型のベース拡散層、
１４…Ｎ+型のソース拡散層、
１５…トレンチ、
１６…ゲート絶縁膜、
１７…ポリシリコン膜、
１８、１８ａ、１８ｂ、２７…トレンチゲート、
１９…層間膜、
２０…コンタクト孔、
２１…Ｐ+型の拡散層、
２２…バリアメタル層、
２３…アルミニウム膜、
２４、２８…ソースコンタクト、
２５…チャネル領域、
２６…ソース接続領域。
【発明の属する技術分野】
本発明は、パターンレイアウトに係わり、特に、トレンチ構造のＭＯＳＦＥＴの半導体装置に関する。
【０００２】
【従来の技術】
図５に、現在の製品設計ルールによるオフセットメッシュ構造のＭＯＳＦＥＴのパターン上面図を示す。図５に示すように、このＭＯＳＦＥＴにおいて、トレンチゲート３８：ソースコンタクト４４の配列比は１：１となっている。すなわち、トレンチゲート３８のピッチ内には各１個のソースコンタクト４４が形成されている。
【０００３】
次に、従来の半導体装置の製造方法について説明する。なお、図６は、図５の６−６線に沿った断面図を示している。
【０００４】
まず、図６に示すように、例えばＮ+型の半導体基板３１上にＮ型のエピタキシャル層３２が形成される。このエピタキシャル層３２の表面に、Ｐ型のベース拡散層３３、Ｎ+型のソース拡散層３４からなる２重拡散層が形成される。次に、ソース拡散層３４上に形成されてパターニングされたレジスト（図示せず）をマスクとして、ソース拡散層３４及びベース拡散層３３が除去され、ベース拡散層３３を突き抜ける深さまでトレンチ３５が形成される。その後、レジストが除去される。次に、全面にゲート絶縁膜３６が形成され、このゲート絶縁膜３６上にゲート電極用のポリシリコン膜３７が形成される。その後、ゲート絶縁膜３６の表面が露出するまでポリシリコン膜３７が除去され、トレンチゲート３８が形成される。
【０００５】
次に、トレンチゲート３８と後述するソースコンタクトを分離するために、全面に層間膜３９が形成される。この層間膜３９上に形成されてパターニングされたレジスト（図示せず）をマスクとして、層間膜３９が除去され、レジストが除去される。さらに、ゲート絶縁膜３６、ソース拡散層３４、ベース拡散層３３が除去され、ソース拡散層３４を突き抜ける深さまでコンタクト孔４０が形成される。次に、層間膜３９をマスクとして不純物イオンが注入され、コンタクト孔４０の底部のベース拡散層２３内にＰ+型の拡散層４１が形成される。次に、全面にバリアメタル層４２が形成され、このバリアメタル層４２上にアルミニウム膜４３が形成され、ソースコンタクト４４が形成される。
【０００６】
【発明が解決しようとする課題】
ところで、図７に示すように、トレンチゲート３８に所望の電圧を印加した場合、トレンチ３５の側面にチャネル領域４５が形成される。ここで、このチャネル領域４５の数を増やせば、素子の抵抗を低下できる。
【０００７】
従って、チャネル領域４５の数を増やすために、側面にチャネル領域４５が形成されるトレンチゲート３８の数を一定領域内で増加することが考えられる。
【０００８】
しかしながら、トレンチゲート３８の相互間隔を小さくし、一定領域内でトレンチゲート３８の数を増加させた場合、ＰＥＰ（Photo Engraving Process）時に合わせずれが生じる。このため、ゲート−ソース間のマージン量が低下する。従って、ゲート−ソース間にショート不良が発生する。
【０００９】
また、ソースコンタクト４４の開口を小さくし、一定領域内でトレンチゲート３８の数を増加させた場合、コンタクト孔４０のアスペクト配列比が増加し、コンタクト孔４０の側面にバリアメタル層４２が十分に形成されなくなる。このため、アルミニウム膜４３のアルミニウムと基板のシリコンとが反応しアルミスパイクが発生する。従って、空乏層が適切に形成されないため、ドレイン−ソース間にリーク電流が発生する。
【００１０】
本発明は上記課題を解決するためになされたものであり、その目的とするところは、チャネル領域の密度を増やし、素子の低抵抗化を図ることができる半導体装置を提供することにある。
【００１１】
【課題を解決するための手段】
本発明は、前記目的を達成するために以下に示す手段を用いている。
【００１２】
本発明の半導体装置は、半導体基板に第１の間隔で離間して形成された複数の第１のゲート電極と、前記第１のゲート電極からそれぞれ絶縁して前記半導体基板内に配置され、互いに接続された第１のソース領域と、前記第１の間隔より広い第２の間隔で前記第１のゲート電極の並び方向に離間して形成された第２のゲート電極と、前記第２のゲート電極から絶縁して前記半導体基板内に配置された第２のソース領域と、前記第１のゲート電極と前記第２のゲート電極との間に配置され、前記第１及び第２のソース領域に接続されたソースコンタクト部とを具備する。
【００１３】
この際、前記第１及び第２のゲート電極と前記ソースコンタクト部との配列比は４：１又は３：１である。
【００１４】
また、前記第１及び第２のゲート電極はトレンチ構造である。
【００１５】
【発明の実施の形態】
本発明の実施の形態を以下に図面を参照して説明する。
【００１６】
図１に、本発明のオフセットメッシュ構造のＭＯＳＦＥＴのパターン上面図を示す。図１に示すように、トレンチゲート１８：ソースコンタクト２４の配列比は４：１となっている。すなわち、４つのトレンチゲート１８に対して、１つのソースコンタクト２４が配列されている。これらトレンチゲート１８のうち、ソースコンタクト２４の左側に配置された３つのトレンチゲート１８ａは、一端部が互いに接続され、他端部は互いに開放されている。この開放された部分で各ゲートのソース領域が、ソース接続領域２６を介してソースコンタクト２４と接続されている。
【００１７】
次に、本発明の半導体装置の製造方法について説明する。なお、図２は、図１の２−２線に沿った断面図を示している。
【００１８】
まず、図２に示すように、例えばＮ+型の半導体基板１１上にＮ型のエピタキシャル層１２が形成される。このエピタキシャル層１２の表面に、Ｐ型のベース拡散層１３、Ｎ+型のソース拡散層１４からなる２重拡散層が形成される。次に、ソース拡散層１４上に形成されてパターニングされたレジスト（図示せず）をマスクとして、ソース拡散層１４及びベース拡散層１３が除去され、ベース拡散層１３を突き抜ける深さまでトレンチ１５が形成される。この際、図１に示すトレンチゲート１８ａが形成されるトレンチの一端は互いに接続され、他端は互いに接続されていない。このため、この非接続部分でソース領域が接続されている。
【００１９】
その後、レジストが除去される。次に、全面にゲート絶縁膜１６が形成され、このゲート絶縁膜１６上にゲート電極用のポリシリコン膜１７が形成される。その後、ゲート絶縁膜１６の表面が露出するまでポリシリコン膜１７が除去され、トレンチゲート１８が形成される。
【００２０】
次に、トレンチゲート１８と後述するソースコンタクトを分離するために、全面に層間膜１９が形成される。この層間膜１９上に形成されてパターニングされたレジスト（図示せず）をマスクとして、層間膜１９が除去され、レジストが除去される。さらに、ゲート絶縁膜１６、ソース拡散層１４、ベース拡散層１３が除去され、ソース拡散層１４を突き抜ける深さまでコンタクト孔２０が形成される。次に、層間膜１９をマスクとして不純物イオンが注入され、コンタクト孔２０の底部のベース拡散層１３内にＰ+型の拡散層２１が形成される。次に、全面にバリアメタル層２２が形成され、このバリアメタル層２２上にアルミニウム膜２３が形成され、ソースコンタクト２４が形成される。
【００２１】
このように本発明は、図１に示すように、４つのトレンチゲート１８に対して１つのソースコンタクト２４が用いられているため、トレンチゲート１８：ソースコンタクト２４の配列比は４：１となっている。また、トレンチゲート１８ａの他端は開放されているソース接続領域２６が設けられている。
【００２２】
従って、図３に示すように、トレンチゲート１８ａ、１８ｂに所望の電圧が印加された場合、トレンチ１５の側面にチャネル領域２５が形成される。この際、チャネル領域２５を通過する電荷は、図１に示すソース接続領域２６を介して近隣のソースコンタクト２４から取り出される。
【００２３】
上記本発明の実施の形態によれば、トレンチゲート１８ａにソース接続領域２６を設け、トレンチゲート１８：ソースコンタクト２４の配列比を４：１としている。このため、チャネル領域２５の面積の密度を１５乃至２０％程度向上することができる。従って、ゲート−ソース間のショート不良、ドレイン−ソース間のリーク電流の問題を生じさせることなく、素子の低抵抗化を図ることができる。
【００２４】
なお、本発明は、上記実施形態に限定されるものではない。例えば、トレンチゲート：ソースコンタクトの配列比は４：１に限定されず、例えば３：１でもよい。
【００２５】
また、図４に示すように、チャネル領域の密度を従来と同様とし、トレンチゲート２７：ソースコンタクト２８の配列比を２：１としてもよい。このような場合は、コンタクト孔の開口を例えば１μｍと大きく形成することができるため、バリアメタル層を厚く形成できる。従って、ドレイン−ソース間のリーク電流の発生を抑制できる。
【００２６】
また、ゲートはトレンチ構造に限定されず、半導体基板上に形成されてもよい。
【００２７】
その他、本発明は、その要旨を逸脱しない範囲で、種々変形して実施することが可能である。
【００２８】
【発明の効果】
以上説明したように本発明によれば、チャネル領域の密度を増やし、素子の低抵抗化を図ることができる半導体装置を提供できる。
【図面の簡単な説明】
【図１】本発明に係わるオフセットメッシュ構造のパターンを示す上面図。
【図２】図１の２−２線に沿った本発明に係わる半導体装置を示す断面図。
【図３】チャネル領域が形成された本発明に係わる半導体装置を示す断面図。
【図４】本発明に係わる他のオフセットメッシュ構造のパターンを示す上面図。
【図５】従来技術によるオフセットメッシュ構造のパターンを示す上面図。
【図６】図５の６−６線に沿った従来技術による半導体装置を示す断面図。
【図７】従来技術による半導体装置を示す断面図。
【符号の説明】
１１…半導体基板、
１２…エピタキシャル層、
１３…Ｐ型のベース拡散層、
１４…Ｎ+型のソース拡散層、
１５…トレンチ、
１６…ゲート絶縁膜、
１７…ポリシリコン膜、
１８、１８ａ、１８ｂ、２７…トレンチゲート、
１９…層間膜、
２０…コンタクト孔、
２１…Ｐ+型の拡散層、
２２…バリアメタル層、
２３…アルミニウム膜、
２４、２８…ソースコンタクト、
２５…チャネル領域、
２６…ソース接続領域。
Claims (3)
- 半導体基板に第１の間隔で離間して形成された複数の第１のゲート電極と、
前記第１のゲート電極からそれぞれ絶縁して前記半導体基板内に配置され、互いに接続された第１のソース領域と、
前記第１の間隔より広い第２の間隔で前記第１のゲート電極の並び方向に離間して形成された第２のゲート電極と、
前記第２のゲート電極から絶縁して前記半導体基板内に配置された第２のソース領域と、
前記第１のゲート電極と前記第２のゲート電極との間に配置され、前記第１及び第２のソース領域に接続されたソースコンタクト部と
を具備することを特徴とする半導体装置。 - 前記第１及び第２のゲート電極と前記ソースコンタクト部との配列比は４：１又は３：１であることを特徴とする請求項１記載の半導体装置。
- 前記第１及び第２のゲート電極はトレンチ構造であることを特徴とする請求項１記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26992299A JP3679954B2 (ja) | 1999-09-24 | 1999-09-24 | 半導体装置 |
| US10/618,624 US7227223B2 (en) | 1999-09-24 | 2003-07-15 | Power MOS transistor having trench gate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26992299A JP3679954B2 (ja) | 1999-09-24 | 1999-09-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001094101A JP2001094101A (ja) | 2001-04-06 |
| JP3679954B2 true JP3679954B2 (ja) | 2005-08-03 |
Family
ID=17479084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26992299A Expired - Fee Related JP3679954B2 (ja) | 1999-09-24 | 1999-09-24 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7227223B2 (ja) |
| JP (1) | JP3679954B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4183620B2 (ja) * | 2001-11-30 | 2008-11-19 | 新電元工業株式会社 | 半導体装置およびその製造方法 |
| JP2003318395A (ja) * | 2002-04-19 | 2003-11-07 | Hitachi Ltd | 半導体装置の製造方法 |
| US7087491B1 (en) * | 2003-02-28 | 2006-08-08 | Micrel, Inc. | Method and system for vertical DMOS with slots |
| US8227860B2 (en) * | 2003-02-28 | 2012-07-24 | Micrel, Inc. | System for vertical DMOS with slots |
| JP4754353B2 (ja) * | 2003-12-22 | 2011-08-24 | パナソニック株式会社 | 縦型トレンチゲート半導体装置およびその製造方法 |
| CN100446198C (zh) * | 2005-12-09 | 2008-12-24 | 上海华虹Nec电子有限公司 | 大功率mos器件防止钴污染的方法 |
| KR100769139B1 (ko) * | 2006-10-16 | 2007-10-22 | 동부일렉트로닉스 주식회사 | 파워 모스에프이티 |
| US7879718B2 (en) * | 2006-12-27 | 2011-02-01 | Spansion Llc | Local interconnect having increased misalignment tolerance |
| JP5091487B2 (ja) * | 2007-01-09 | 2012-12-05 | 株式会社東芝 | 半導体装置の製造方法 |
| JP5417699B2 (ja) * | 2007-09-27 | 2014-02-19 | 富士電機株式会社 | Ｍｏｓ型半導体装置およびその製造方法 |
| TW201209997A (en) * | 2010-08-16 | 2012-03-01 | Fortune Semiconductor Corp | Layout of power MOSFET |
| CN103022088A (zh) * | 2011-09-21 | 2013-04-03 | 株式会社东芝 | 具有沟道结构体的半导体装置及其制造方法 |
| JP6135364B2 (ja) * | 2013-07-26 | 2017-05-31 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60136378A (ja) | 1983-12-26 | 1985-07-19 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP3439493B2 (ja) | 1992-12-01 | 2003-08-25 | 沖電気工業株式会社 | 半導体記憶装置の製造方法 |
| US5714775A (en) * | 1995-04-20 | 1998-02-03 | Kabushiki Kaisha Toshiba | Power semiconductor device |
| US6049108A (en) | 1995-06-02 | 2000-04-11 | Siliconix Incorporated | Trench-gated MOSFET with bidirectional voltage clamping |
| US5889700A (en) | 1997-05-05 | 1999-03-30 | National Semiconductor Corporation | High density EEPROM array using self-aligned control gate and floating gate for both access transistor and memory cell and method of operating same |
| JP3329707B2 (ja) * | 1997-09-30 | 2002-09-30 | 株式会社東芝 | 半導体装置 |
| US6396102B1 (en) * | 1998-01-27 | 2002-05-28 | Fairchild Semiconductor Corporation | Field coupled power MOSFET bus architecture using trench technology |
| JPH11330458A (ja) | 1998-05-08 | 1999-11-30 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP3400348B2 (ja) | 1998-05-19 | 2003-04-28 | 株式会社東芝 | 絶縁ゲート型半導体装置 |
-
1999
- 1999-09-24 JP JP26992299A patent/JP3679954B2/ja not_active Expired - Fee Related
-
2003
- 2003-07-15 US US10/618,624 patent/US7227223B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20040012051A1 (en) | 2004-01-22 |
| JP2001094101A (ja) | 2001-04-06 |
| US7227223B2 (en) | 2007-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3156300B2 (ja) | 縦型半導体装置 | |
| US6872611B2 (en) | Method of manufacturing transistor | |
| US5464992A (en) | Insulated gate bipolar transistor provided with a minority carrier extracting layer | |
| US6281558B1 (en) | Semiconductor device and manufacturing method thereof | |
| JP3417013B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP4754353B2 (ja) | 縦型トレンチゲート半導体装置およびその製造方法 | |
| JP3679954B2 (ja) | 半導体装置 | |
| US8390097B2 (en) | Insulated gate bipolar transistor having contact region with variable width | |
| US5721148A (en) | Method for manufacturing MOS type semiconductor device | |
| JP3356586B2 (ja) | 高耐圧横型ｍｏｓｆｅｔ半導体装置 | |
| KR20100004789A (ko) | 필드 형성층을 구비하는 고전압 반도체소자 및 그 제조방법 | |
| JPH0817233B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP2619340B2 (ja) | 半導体素子の高電圧トランジスタ構造及びその製造方法 | |
| KR20000014215A (ko) | 높은 신뢰도의 횡형 디모스 트랜지스터 및 그제조방법 | |
| KR100360416B1 (ko) | 높은 브레이크다운 전압을 갖는 전력용 반도체소자 및 그제조방법 | |
| JP2926962B2 (ja) | Ｍｉｓ型電界効果トランジスタを有する半導体装置 | |
| JPS63262873A (ja) | 半導体装置 | |
| JPS5978576A (ja) | 半導体装置およびその製造方法 | |
| CN1316628C (zh) | 半导体器件 | |
| JP4576805B2 (ja) | 絶縁ゲート型半導体素子及びその製造方法 | |
| JP3657938B2 (ja) | 半導体装置 | |
| JP2993028B2 (ja) | 高耐圧ｍｉｓトランジスタ | |
| CN114388612A (zh) | 半导体装置及半导体装置的制造方法 | |
| JP3303806B2 (ja) | 半導体装置およびその製造方法 | |
| JP2003174164A (ja) | 縦型ｍｏｓ半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040609 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050502 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050510 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050516 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090520 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090520 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100520 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110520 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |