Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3705099B2 - Device having piezoelectric element and method for manufacturing the same - Google Patents
[go: Go Back, main page]

JP3705099B2 - Device having piezoelectric element and method for manufacturing the same - Google Patents

Device having piezoelectric element and method for manufacturing the same Download PDF

Info

Publication number
JP3705099B2
JP3705099B2 JP2000271293A JP2000271293A JP3705099B2 JP 3705099 B2 JP3705099 B2 JP 3705099B2 JP 2000271293 A JP2000271293 A JP 2000271293A JP 2000271293 A JP2000271293 A JP 2000271293A JP 3705099 B2 JP3705099 B2 JP 3705099B2
Authority
JP
Japan
Prior art keywords
piezoelectric element
barrier layer
piezoelectric
electrode
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000271293A
Other languages
Japanese (ja)
Other versions
JP2002084010A (en
Inventor
栄治 名取
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2000271293A priority Critical patent/JP3705099B2/en
Publication of JP2002084010A publication Critical patent/JP2002084010A/en
Application granted granted Critical
Publication of JP3705099B2 publication Critical patent/JP3705099B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、圧電素子を有する装置およびその製造方法に関する。
【0002】
【背景技術】
現在、圧電素子の圧電現象を利用した種々の装置が提案されている。圧電素子は、下部電極、圧電体部および上部電極の層構造を有する。圧電素子は、たとえば、インクジェットプリンタや、種々のセンサに適用されている。
【0003】
【発明が解決しようとする課題】
本発明の目的は、圧電素子の特性の劣化が抑えられた、圧電素子を有する装置およびその製造方法を提供することにある。
【0004】
【課題を解決するための手段】
(圧電素子を有する装置)
本発明の圧電素子を有する装置は、
基体の上に設けられた圧電素子を含み、
前記圧電素子の少なくとも一部を覆うバリヤ層が設けられている。
【0005】
ここで、「バリヤ層」とは、圧電素子を保護するための層をいう。また、「圧電素子を覆う」とは、圧電素子と接触して覆う態様、および、所定の層が介在して圧電素子を覆う態様も含む。これらは、以下においても同じである。
【0006】
本発明においては、圧電素子の少なくとも一部を覆うバリヤ層が設けられている。このため、圧電素子は、バリヤ層によって、保護されている。その結果、本発明によれば、外部作用に起因する圧電素子の特性劣化を抑えることができる。
【0007】
前記バリヤ層は、TaOXを主成分とすることができる。バリヤ層の主成分がTaOXであると、バリヤ層のエッチングを容易に行うことができる。このため、微細な加工を行う必要のある高集積化に適している。さらに、バリヤ層の主成分がTaOXである場合には、水素をブロックして、圧電素子が還元されるのを抑えることができる。また、前記バリヤ層は、TaOXのみからなることもできる。
【0008】
また、バリヤ層がTaOXを主成分とする場合には、前記バリヤ層は、AlOX、TiOX、ZrOXおよびHfOXの中から選択される少なくとも1種を含むことが好ましい。
【0009】
なお、上記の金属酸化物において、「x」は、正数である。一般的に、酸化物は完全に化学量論組成になることは無く、少なからず酸素欠損を生じるため数値化せずにxで表した。なお、「x」は、種類が異なる金属酸化物同士において同一の数値であってもよいし、または、異なった数値であってもよい。これらは、以下においても同じである。
【0010】
バリヤ層は、AlOX、TiOX、ZrOXおよびHfOXの中から選択される少なくとも1種を含むことにより、水素によってTaOXの酸素欠損が生じるのを抑えることができる。その結果、上記の金属酸化物を含むことにより、水素によってTaOXが還元されるのを抑えることができる。したがって、水素をブロックするバリヤ層の能力を向上させることができる。
【0011】
前記バリヤ層において、前記Taの原子数に対するAl、Ti、ZrおよびHfの原子数の総和の比(Al、Ti、ZrおよびHfの原子数の総和/Taの原子数)は、0.05〜0.20である。
【0012】
前記バリヤ層は、前記圧電素子の上にのみ設けられていることができる。また、前記バリヤ層は、さらに、前記圧電素子の側方において設けられていることができる。
【0013】
前記圧電素子は、アクチュエータとして機能することができる。前記圧電素子は、第1の電極と、圧電体部と、第2の電極とを有することができる。
【0014】
前記圧電素子の下の基体において、貫通孔が設けられていることができる。
【0015】
前記基体の上に、前記圧電素子を制御または駆動するための半導体素子が設けられていることができる。
【0016】
(圧電素子を有する装置の製造方法)
(A)本発明の第1の圧電素子を有する装置の製造方法は、
(a)基体の上に、圧電素子を形成する工程、および
(b)前記圧電素子の少なくとも一部を覆う、バリヤ層を形成する工程を含む。
【0017】
本発明の圧電素子を有する装置の製造方法によれば、バリヤ層を形成する工程(b)を含む。このため、工程(b)の後、圧電素子は、バリヤ層によって保護されることになる。その結果、特性の劣化が抑えられた圧電素子を有する装置を製造することができる。
【0018】
(B)本発明の第2の圧電素子を有する装置の製造方法は、
(h)基体の上に第1の電極を形成する工程、
(i)前記第1の電極の上に、圧電体膜を形成する工程、
(j)前記圧電体膜の上に、第2の電極を形成する工程、
(k)前記第2の電極の上に、バリヤ層を形成する工程、
(l)前記バリヤ層、前記第2の電極、前記圧電体膜および前記第1の電極を選択的に除去して、圧電素子を形成する工程を含む。
【0019】
本発明の第2の圧電素子を有する装置の製造方法は、工程(k)において第2の電極の上にバリヤ層を形成している。このため、本発明の第1の圧電素子を有する装置の製造方法と同様の作用効果を奏することができる。
【0020】
また、本発明によれば、工程(l)において、バリヤ層は、圧電素子を保護する機能を果たす。
【0021】
前記バリヤ層は、圧電素子を有する装置の項で説明した態様をとることができる。前記バリヤ層の形成は、スパッタ法、CVD法またはレーザアブレーション法により行われることができる。これらの方法によれば、緻密な膜を有するバリヤ層を形成し易い。また、これらの方法は、被覆性が良好である。
【0022】
また、前記圧電素子の形成領域における基体において、貫通孔を形成する工程(s)を含むことができる。
【0023】
また、前記基体の上に、圧電素子を制御または駆動するための半導体素子を形成する工程(t)を含むことができる。
【0024】
【発明の実施の形態】
本発明の好適な実施の形態について、図面を参照しながら説明する。
【0025】
[圧電素子を有する装置]
以下、実施の形態に係る圧電素子を有する装置を説明する。図1は、実施の形態に係る圧電素子を有する装置を模式的に示す断面図である。
【0026】
半導体基板10の表面領域は、圧電素子領域A100と、半導体素子領域A200とを有する。
【0027】
圧電素子領域A100における半導体基板10の上には、圧電素子100が形成されている。圧電素子100は、下部電極102、圧電体部104および上部電極106が積層した構造を有する。下部電極102は振動体としても機能する。圧電素子100の下の半導体基板10においては、貫通孔12が形成されている。
【0028】
上部電極104の上には、バリヤ層130が形成されている。バリヤ層130は、圧電素子100を保護する機能を有する。具体的には、バリヤ層130は、物理的または化学的な作用から、圧電素子100を保護する機能を有する。
【0029】
半導体素子領域A200には、圧電素子100を制御または駆動するための半導体素子(たとえば電界効果型トランジスタ)200が形成されている。半導体素子領域A200の上には、窒化シリコン膜210が形成されている。窒化シリコン膜210は、半導体素子200を保護する機能を有する。なお、ここでは半導体素子領域A200を簡単に説明したが、一般的には半導体素子200上に配線や層間絶縁膜を形成する。
【0030】
以下、バリヤ層130の具体的な構成を説明する。バリヤ層130は、TaOXを主体とする材質からなることができる。バリヤ層130がTaOXを主体とすることにより、バリヤ層130をエッチングし易いという利点がある。このため、微細な加工を行う必要のある高集積化に適している。また、バリヤ層130がTaOXを主体とすることにより、バリヤ層130は水素をブロックして、圧電体部104が水素と接触するのを防止する機能を有する。すなわち、バリヤ層130は、圧電体部104が水素によって還元されるのを防止する機能を有する。
【0031】
また、バリヤ層130がTaOXを主体とする材質からなる場合には、バリヤ層130は、AlOX,TiOX,ZrOXおよびHfOXの中から選択される少なくとも1種を含むことが好ましい。このような金属酸化物が添加されていることにより、TaOXの酸素欠損が生じるのを抑えることができる。このため、バリヤ層130の形成後の水素が生じる工程において、TaOXが還元されるのが抑えられている。したがって、バリヤ層130は、バリヤ層130がTaOxのみからなる場合に比べて、水素をブロックする能力が高い。
【0032】
また、TiOX,ZrOXおよびHfOXは、TaOXが還元されるのを抑える効果の他に、バリヤ層130の密着性を高める効果を有する。バリヤ層130において、Taの原子数に対するAl、Ti、ZrおよびHfの原子数の総和の比(Al、Ti、ZrおよびHfの原子数の総和/Taの原子数)は、好ましくは0.05〜0.20、さらに好ましくは0.05〜0.10である。その比が0.05未満であると、TaOXの酸素欠損が生じるのを抑える効果を奏し難い傾向にある。また、その比が0.20を超えると、バリヤ層130が水素をブロックする機能を発揮し難い傾向にある。
【0033】
(動作)
以下、圧電素子を有する装置の動作を説明する。
【0034】
圧電素子100に電圧を印加すると、圧電効果により、圧電体部104が歪む。圧電体部104が歪むことによって、下部電極102がたわむ。すなわち、圧電素子100をアクチュエータとして機能させることができる。
【0035】
上記の圧電素子を有する装置は、たとえば、インクジェットプリンタとして機能させることができる。具体的には、貫通孔12にインクを収容させて、圧電素子100に電圧を印加して下部電極110をたわませ、インクを噴射させることができる。
【0036】
[圧電素子を有する装置の製造方法]
以下、圧電素子を有する装置の製造方法について説明する。図2および図3は、圧電素子を有する装置の製造工程を模式的に示す断面図である。
【0037】
まず、図2(a)に示すように、公知の方法により、半導体素子領域A200において、半導体素子200を形成する。次に、CVD法により、半導体素子領域A200において、半導体素子200を保護するための窒化シリコン膜210を形成する。窒化シリコン膜210の厚さは、たとえば100〜800nmである。次に、リソグラフィ技術を利用して、圧電素子領域A100における窒化シリコン膜210を選択的にエッチングする。
【0038】
次に、図2(b)に示すように、半導体基板10の上に、下部電極102のための、第1の導電層102aを形成する。第1の導電層102aの材質としては、たとえばIr,IrOy,Pt,Ru,RuOy,SrRuOy,LaSrCoOyを挙げることができる。第1の導電層102aは、たとえばCVD法、スパッタ法により形成することができる。なお、酸化物を用いる場合は、たとえばSrRuOy/Ptのように酸化物と金属を積層した複合電極であることが好ましい。第1の導電層102aの厚さは、たとえば50〜200nmである。
【0039】
次に、図3(a)に示すように、公知の方法により、圧電素子領域A100における半導体基板10において、貫通孔12を形成する。たとえば、半導体基板10の裏面からエッチングすることにより、貫通孔12を形成することができる。
【0040】
次に、図3(b)に示すように、第1の導電層102aの上に、圧電体膜104aを形成する。圧電体膜104aの材質としては、PZT(PbZrZTi1-Z3)を挙げることができる。圧電体膜104aの形成方法は、たとえば、ゾルゲル材料やMOD材料を用いたスピンコート法やディッピング法、スパッタ法、MOCVD法、レーザアブレーション法を挙げることができる。圧電体膜104aの厚さは、たとえば0.5〜5μmである。
【0041】
次に、圧電体膜104aの上に、上部電極106のための、第2の導電層106aを形成する。第2の導電層106aの材質および形成方法は、第1の導電層102aと同様のものを挙げることができる。第2の導電層106aの厚さは、たとえば50〜200nmである。
【0042】
次に、第2の導電層106aの上に、バリヤ層130を形成する。バリヤ層130の形成方法は、たとえばスパッタ法、CVD法、レーザアブレーション法を挙げることができる。バリヤ層130の厚さは、たとえば10〜100nm、好ましくは20〜50nmである。
【0043】
なお、バリヤ層130は、薄すぎるとバリヤ効果が少なく、厚すぎると圧電素子100の動作、たとえばたわみを阻害する。
【0044】
次に、図1に示すように、リソグラフィ技術を利用して、バリヤ層130、第2の導電層106a、圧電体膜104aおよび第1の導電層102aを選択的にエッチングする。こうして、上部電極106、圧電体部104および下部電極102からなる圧電素子100が形成される。このエッチングの際、バリヤ層130は、圧電素子100がダメージを受けるのを防ぐ機能を果たす。また、窒化シリコン膜210は、半導体素子200がエッチングによるダメージを受けるのを防ぐ機能を果たす。
【0045】
なお、貫通孔12は、圧電素子100を形成した後に形成しても差し支えない。
【0046】
(作用効果)
以下、実施の形態に係る圧電素子を有する装置の製造プロセスの作用効果について説明する。
【0047】
圧電素子100の上に、バリヤ層130を形成している。このため、バリヤ層130を形成した後の工程における、物理的または化学的な作用から、圧電素子を保護することができる。その結果、本発明によれば、特性の劣化が抑えられた圧電素子を有する装置を製造することができる。
【0048】
[変形例]
本発明は、上記の実施の形態に限定されず、本発明の要旨を超えない範囲で種々の変更が可能である。圧電素子を有する装置は、たとえば、次の変更が可能である。
【0049】
バリヤ層130は、図4に示すように、圧電素子100の上のみならず、圧電素子100のサイドにも形成されていてもよい。
【図面の簡単な説明】
【図1】実施の形態に係る圧電素子を有する装置を模式的に示す断面図である。
【図2】実施の形態に係る圧電素子を有する装置の製造工程を模式的に示す断面図である。
【図3】実施の形態に係る圧電素子を有する装置の製造工程を模式的に示す断面図である。
【図4】変形例に係る圧電素子を有する装置を模式的に示す断面図である。
【符号の説明】
10 半導体基板
12 貫通孔
100 圧電素子
102 下部電極
102a 第1の導電層
104 圧電体部
104a 圧電体膜
106 下部電極
106a 第2の導電層
130 バリヤ層
200 半導体素子
210 窒化シリコン膜
A100 圧電素子領域
A200 半導体素子領域
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a device having a piezoelectric element and a manufacturing method thereof.
[0002]
[Background]
At present, various apparatuses using the piezoelectric phenomenon of piezoelectric elements have been proposed. The piezoelectric element has a layer structure of a lower electrode, a piezoelectric body portion, and an upper electrode. Piezoelectric elements are applied to, for example, ink jet printers and various sensors.
[0003]
[Problems to be solved by the invention]
An object of the present invention is to provide an apparatus having a piezoelectric element and a method for manufacturing the same, in which deterioration of the characteristics of the piezoelectric element is suppressed.
[0004]
[Means for Solving the Problems]
(Apparatus having a piezoelectric element)
An apparatus having the piezoelectric element of the present invention includes:
Including a piezoelectric element provided on a substrate;
A barrier layer covering at least a part of the piezoelectric element is provided.
[0005]
Here, the “barrier layer” refers to a layer for protecting the piezoelectric element. Further, “covering the piezoelectric element” includes a mode in which the piezoelectric element is covered in contact with the piezoelectric element and a mode in which a predetermined layer is interposed to cover the piezoelectric element. These are the same in the following.
[0006]
In the present invention, a barrier layer covering at least a part of the piezoelectric element is provided. For this reason, the piezoelectric element is protected by the barrier layer. As a result, according to the present invention, it is possible to suppress the deterioration of the characteristics of the piezoelectric element due to the external action.
[0007]
The barrier layer can contain TaO x as a main component. When the main component of the barrier layer is TaO X, it is possible to easily etch the barrier layer. Therefore, it is suitable for high integration that requires fine processing. Furthermore, when the main component of the barrier layer is TaO x , hydrogen can be blocked and reduction of the piezoelectric element can be suppressed. Further, the barrier layer may be composed of only TaO X.
[0008]
When the barrier layer is mainly composed of TaO x , the barrier layer preferably contains at least one selected from AlO x , TiO x , ZrO x, and HfO x .
[0009]
In the above metal oxide, “x” is a positive number. In general, an oxide does not have a complete stoichiometric composition, and oxygen deficiency is generated. Note that “x” may be the same numerical value in different types of metal oxides, or may be a different numerical value. These are the same in the following.
[0010]
When the barrier layer contains at least one selected from AlO x , TiO x , ZrO x, and HfO x , it is possible to suppress generation of oxygen vacancies in TaO x due to hydrogen. As a result, by including the metal oxide, it is possible to suppress reduction of TaO x by hydrogen. Accordingly, the ability of the barrier layer to block hydrogen can be improved.
[0011]
In the barrier layer, the ratio of the total number of atoms of Al, Ti, Zr and Hf to the number of Ta atoms (total number of atoms of Al, Ti, Zr and Hf / number of Ta atoms) is 0.05 to 0.20.
[0012]
The barrier layer may be provided only on the piezoelectric element. The barrier layer may be further provided on the side of the piezoelectric element.
[0013]
The piezoelectric element can function as an actuator. The piezoelectric element can include a first electrode, a piezoelectric body portion, and a second electrode.
[0014]
A through hole may be provided in the base under the piezoelectric element.
[0015]
A semiconductor element for controlling or driving the piezoelectric element may be provided on the base.
[0016]
(Method for manufacturing a device having a piezoelectric element)
(A) A method for manufacturing a device having the first piezoelectric element of the present invention is as follows:
(A) forming a piezoelectric element on the substrate; and (b) forming a barrier layer covering at least a part of the piezoelectric element.
[0017]
According to the method for manufacturing a device having a piezoelectric element of the present invention, the method includes the step (b) of forming a barrier layer. For this reason, after the step (b), the piezoelectric element is protected by the barrier layer. As a result, a device having a piezoelectric element in which deterioration of characteristics is suppressed can be manufactured.
[0018]
(B) A method of manufacturing a device having the second piezoelectric element of the present invention is as follows:
(H) forming a first electrode on the substrate;
(I) forming a piezoelectric film on the first electrode;
(J) forming a second electrode on the piezoelectric film;
(K) forming a barrier layer on the second electrode;
(L) including a step of selectively removing the barrier layer, the second electrode, the piezoelectric film, and the first electrode to form a piezoelectric element.
[0019]
In the method for manufacturing a device having the second piezoelectric element of the present invention, a barrier layer is formed on the second electrode in the step (k). For this reason, there can exist an effect similar to the manufacturing method of the apparatus which has the 1st piezoelectric element of this invention.
[0020]
According to the present invention, in step (l), the barrier layer functions to protect the piezoelectric element.
[0021]
The barrier layer can take the form described in the section of the device having a piezoelectric element. The barrier layer can be formed by sputtering, CVD or laser ablation. According to these methods, it is easy to form a barrier layer having a dense film. Moreover, these methods have good coverage.
[0022]
Moreover, the process (s) which forms a through-hole in the base | substrate in the formation area of the said piezoelectric element can be included.
[0023]
Moreover, the process (t) of forming the semiconductor element for controlling or driving a piezoelectric element on the said base | substrate can be included.
[0024]
DETAILED DESCRIPTION OF THE INVENTION
A preferred embodiment of the present invention will be described with reference to the drawings.
[0025]
[Apparatus having a piezoelectric element]
Hereinafter, an apparatus having a piezoelectric element according to an embodiment will be described. FIG. 1 is a cross-sectional view schematically showing an apparatus having a piezoelectric element according to an embodiment.
[0026]
The surface region of the semiconductor substrate 10 has a piezoelectric element region A100 and a semiconductor element region A200.
[0027]
The piezoelectric element 100 is formed on the semiconductor substrate 10 in the piezoelectric element region A100. The piezoelectric element 100 has a structure in which a lower electrode 102, a piezoelectric body portion 104, and an upper electrode 106 are laminated. The lower electrode 102 also functions as a vibrating body. A through hole 12 is formed in the semiconductor substrate 10 below the piezoelectric element 100.
[0028]
A barrier layer 130 is formed on the upper electrode 104. The barrier layer 130 has a function of protecting the piezoelectric element 100. Specifically, the barrier layer 130 has a function of protecting the piezoelectric element 100 from physical or chemical action.
[0029]
A semiconductor element (for example, a field effect transistor) 200 for controlling or driving the piezoelectric element 100 is formed in the semiconductor element region A200. A silicon nitride film 210 is formed on the semiconductor element region A200. The silicon nitride film 210 has a function of protecting the semiconductor element 200. Although the semiconductor element region A200 has been briefly described here, generally, a wiring or an interlayer insulating film is formed on the semiconductor element 200.
[0030]
Hereinafter, a specific configuration of the barrier layer 130 will be described. Barrier layer 130 may be made of a material mainly composed of TaO X. Since the barrier layer 130 is mainly composed of TaO x , there is an advantage that the barrier layer 130 can be easily etched. Therefore, it is suitable for high integration that requires fine processing. Further, since the barrier layer 130 is mainly made of TaO x , the barrier layer 130 has a function of blocking hydrogen and preventing the piezoelectric body portion 104 from coming into contact with hydrogen. That is, the barrier layer 130 has a function of preventing the piezoelectric body portion 104 from being reduced by hydrogen.
[0031]
When the barrier layer 130 is made of a material mainly composed of TaO x , the barrier layer 130 preferably contains at least one selected from AlO x , TiO x , ZrO x, and HfO x . By adding such a metal oxide, it is possible to suppress the occurrence of oxygen vacancies in TaO x . Therefore, in the step of the hydrogen after the formation of the barrier layer 130 occurs, TaO X is is suppressed from being reduced. Therefore, the barrier layer 130 has a higher ability to block hydrogen than the case where the barrier layer 130 is made of only TaO x .
[0032]
TiO x , ZrO x, and HfO x have the effect of improving the adhesion of the barrier layer 130 in addition to the effect of suppressing the reduction of TaO x . In the barrier layer 130, the ratio of the total number of atoms of Al, Ti, Zr and Hf to the number of Ta atoms (total number of atoms of Al, Ti, Zr and Hf / number of Ta atoms) is preferably 0.05. It is -0.20, More preferably, it is 0.05-0.10. When the ratio is less than 0.05 tends to hardly exhibit the effect of suppressing the oxygen deficiency of TaO X occurs. On the other hand, when the ratio exceeds 0.20, the barrier layer 130 tends to hardly exhibit the function of blocking hydrogen.
[0033]
(Operation)
Hereinafter, the operation of the apparatus having the piezoelectric element will be described.
[0034]
When a voltage is applied to the piezoelectric element 100, the piezoelectric body portion 104 is distorted by the piezoelectric effect. When the piezoelectric body portion 104 is distorted, the lower electrode 102 is bent. That is, the piezoelectric element 100 can function as an actuator.
[0035]
The apparatus having the piezoelectric element can function as an ink jet printer, for example. Specifically, ink can be stored in the through-hole 12 and a voltage can be applied to the piezoelectric element 100 to bend the lower electrode 110 and eject the ink.
[0036]
[Method of Manufacturing Device Having Piezoelectric Element]
Hereinafter, a method for manufacturing a device having a piezoelectric element will be described. 2 and 3 are cross-sectional views schematically showing a manufacturing process of a device having a piezoelectric element.
[0037]
First, as shown in FIG. 2A, the semiconductor element 200 is formed in the semiconductor element region A200 by a known method. Next, a silicon nitride film 210 for protecting the semiconductor element 200 is formed in the semiconductor element region A200 by CVD. The thickness of the silicon nitride film 210 is, for example, 100 to 800 nm. Next, the silicon nitride film 210 in the piezoelectric element region A100 is selectively etched using a lithography technique.
[0038]
Next, as shown in FIG. 2B, a first conductive layer 102 a for the lower electrode 102 is formed on the semiconductor substrate 10. As the material of the first conductive layer 102a, may for example Ir, IrO y, Pt, Ru , RuO y, SrRuO y, and the like LaSrCoO y. The first conductive layer 102a can be formed by, for example, a CVD method or a sputtering method. In addition, when using an oxide, it is preferable that it is a composite electrode which laminated | stacked the oxide and the metal like SrRuOy / Pt, for example. The thickness of the first conductive layer 102a is, for example, 50 to 200 nm.
[0039]
Next, as shown in FIG. 3A, through holes 12 are formed in the semiconductor substrate 10 in the piezoelectric element region A100 by a known method. For example, the through hole 12 can be formed by etching from the back surface of the semiconductor substrate 10.
[0040]
Next, as shown in FIG. 3B, a piezoelectric film 104a is formed on the first conductive layer 102a. As the material of the piezoelectric film 104a, mention may be made of PZT (PbZr Z Ti 1-Z O 3). Examples of the method for forming the piezoelectric film 104a include a spin coating method, a dipping method, a sputtering method, an MOCVD method, and a laser ablation method using a sol-gel material or a MOD material. The thickness of the piezoelectric film 104a is, for example, 0.5 to 5 μm.
[0041]
Next, a second conductive layer 106a for the upper electrode 106 is formed on the piezoelectric film 104a. The material and formation method of the second conductive layer 106a can be the same as those of the first conductive layer 102a. The thickness of the second conductive layer 106a is, for example, 50 to 200 nm.
[0042]
Next, the barrier layer 130 is formed over the second conductive layer 106a. Examples of the method for forming the barrier layer 130 include a sputtering method, a CVD method, and a laser ablation method. The thickness of the barrier layer 130 is, for example, 10 to 100 nm, preferably 20 to 50 nm.
[0043]
If the barrier layer 130 is too thin, the barrier effect is small, and if it is too thick, the operation of the piezoelectric element 100, for example, deflection, is hindered.
[0044]
Next, as shown in FIG. 1, the barrier layer 130, the second conductive layer 106a, the piezoelectric film 104a, and the first conductive layer 102a are selectively etched using a lithography technique. Thus, the piezoelectric element 100 including the upper electrode 106, the piezoelectric body portion 104, and the lower electrode 102 is formed. During this etching, the barrier layer 130 functions to prevent the piezoelectric element 100 from being damaged. The silicon nitride film 210 functions to prevent the semiconductor element 200 from being damaged by etching.
[0045]
The through hole 12 may be formed after the piezoelectric element 100 is formed.
[0046]
(Function and effect)
Hereinafter, effects of the manufacturing process of the apparatus having the piezoelectric element according to the embodiment will be described.
[0047]
A barrier layer 130 is formed on the piezoelectric element 100. For this reason, the piezoelectric element can be protected from physical or chemical action in the process after the barrier layer 130 is formed. As a result, according to the present invention, it is possible to manufacture a device having a piezoelectric element in which deterioration of characteristics is suppressed.
[0048]
[Modification]
The present invention is not limited to the above embodiment, and various modifications can be made without departing from the gist of the present invention. The device having the piezoelectric element can be changed as follows, for example.
[0049]
As shown in FIG. 4, the barrier layer 130 may be formed not only on the piezoelectric element 100 but also on the side of the piezoelectric element 100.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view schematically showing an apparatus having a piezoelectric element according to an embodiment.
FIG. 2 is a cross-sectional view schematically showing a manufacturing process of the device having the piezoelectric element according to the embodiment.
FIG. 3 is a cross-sectional view schematically showing a manufacturing process of the device having the piezoelectric element according to the embodiment.
FIG. 4 is a cross-sectional view schematically showing an apparatus having a piezoelectric element according to a modification.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10 Semiconductor substrate 12 Through-hole 100 Piezoelectric element 102 Lower electrode 102a First conductive layer 104 Piezoelectric part 104a Piezoelectric film 106 Lower electrode 106a Second conductive layer 130 Barrier layer 200 Semiconductor element 210 Silicon nitride film A100 Piezoelectric element region A200 Semiconductor device area

Claims (15)

基体の上に設けられた圧電素子を含み、
前記圧電素子の少なくとも一部を覆うバリヤ層が設けられ、
前記バリヤ層は、TaOXを主成分とし、AlOX、TiOX、ZrOXおよびHfOXの中から選択される少なくとも1種を含む、圧電素子を有する装置。
Including a piezoelectric element provided on a substrate;
A barrier layer covering at least a part of the piezoelectric element is provided;
The apparatus having a piezoelectric element, wherein the barrier layer contains TaO x as a main component and includes at least one selected from AlO x , TiO x , ZrO x, and HfO x .
請求項1において、
前記バリヤ層において、前記Taの原子数に対するAl、Ti、ZrおよびHfの原子数の総和の比は、0.05〜0.20である、圧電素子を有する装置。
In claim 1,
The apparatus having a piezoelectric element, wherein in the barrier layer, a ratio of a total number of Al, Ti, Zr, and Hf atoms to the number of Ta atoms is 0.05 to 0.20.
請求項1または2において、
前記バリヤ層は、前記圧電素子の上にのみ設けられている、圧電素子を有する装置。
In claim 1 or 2,
The apparatus having a piezoelectric element, wherein the barrier layer is provided only on the piezoelectric element.
請求項1〜3のいずれかにおいて、
前記バリヤ層は、さらに、前記圧電素子の側方において設けられている、圧電素子を有する装置。
In any one of Claims 1-3,
The device having a piezoelectric element, wherein the barrier layer is further provided on a side of the piezoelectric element.
請求項1〜4のいずれかにおいて、
前記圧電素子は、アクチュエータとして機能する、圧電素子を有する装置。
In any one of Claims 1-4,
The piezoelectric element functions as an actuator and has a piezoelectric element.
請求項1〜5のいずれかにおいて、
前記圧電素子は、第1の電極と、第2の電極と、該第1の電極と該第2の電極との間において設けられた圧電体部とを有する、圧電素子を有する装置。
In any one of Claims 1-5,
The piezoelectric element includes a first electrode, a second electrode, and a piezoelectric element having a piezoelectric body portion provided between the first electrode and the second electrode.
請求項1〜6のいずれかにおいて、
前記圧電素子の下の基体において、貫通孔が設けられている、圧電素子を有する装置。
In any one of Claims 1-6,
An apparatus having a piezoelectric element, wherein a through-hole is provided in a base under the piezoelectric element.
請求項1〜7のいずれかにおいて、
前記基体の上に、前記圧電素子を制御または駆動するための半導体素子が設けられている、圧電素子を有する装置。
In any one of Claims 1-7,
An apparatus having a piezoelectric element, wherein a semiconductor element for controlling or driving the piezoelectric element is provided on the substrate.
(a)基体の上に、圧電素子を形成する工程、および
(b)前記圧電素子の少なくとも一部を覆う、バリヤ層を形成する工程を含み、
前記バリヤ層は、TaOXを主成分とし、AlOX、TiOX、ZrOXおよびHfOXの中から選択される少なくとも1種を含む、圧電素子を有する装置の製造方法。
(A) forming a piezoelectric element on the substrate, and (b) forming a barrier layer covering at least a part of the piezoelectric element,
The method for manufacturing a device having a piezoelectric element, wherein the barrier layer contains TaO x as a main component and includes at least one selected from AlO x , TiO x , ZrO x, and HfO x .
(h)基体の上に第1の電極を形成する工程、
(i)前記第1の電極の上に、圧電体膜を形成する工程、
(j)前記圧電体膜の上に、第2の電極を形成する工程、
(k)前記第2の電極の上に、バリヤ層を形成する工程、
(l)前記バリヤ層、前記第2の電極、前記圧電体膜および前記第1の電極を選択的に除去して、圧電素子を形成する工程を含み、
前記バリヤ層は、TaOXを主成分とし、AlOX、TiOX、ZrOXおよびHfOXの中から選択される少なくとも1種を含む、圧電素子を有する装置の製造方法。
(H) forming a first electrode on the substrate;
(I) forming a piezoelectric film on the first electrode;
(J) forming a second electrode on the piezoelectric film;
(K) forming a barrier layer on the second electrode;
(L) selectively removing the barrier layer, the second electrode, the piezoelectric film, and the first electrode to form a piezoelectric element;
The method for manufacturing a device having a piezoelectric element, wherein the barrier layer contains TaO x as a main component and includes at least one selected from AlO x , TiO x , ZrO x, and HfO x .
請求項9または10において、
前記バリヤ層において、前記Taの原子数に対するAl、Ti、ZrおよびHfの原子数の総和の比は、0.05〜0.20である、圧電素子を有する装置の製造方法。
In claim 9 or 10,
In the barrier layer, a method of manufacturing a device having a piezoelectric element, wherein a ratio of a total number of atoms of Al, Ti, Zr, and Hf to the number of Ta atoms is 0.05 to 0.20.
請求項9〜11のいずれかにおいて、
前記バリヤ層の形成は、スパッタ法、CVD法またはレーザアブレーション法により行われる、圧電素子を有する装置の製造方法。
In any one of Claims 9-11,
The barrier layer is formed by a sputtering method, a CVD method or a laser ablation method.
請求項9〜12のいずれかにおいて、
前記圧電素子の形成領域における基体において、貫通孔を形成する工程(s)を含む、圧電素子を有する装置の製造方法。
In any one of Claims 9-12,
A method for manufacturing a device having a piezoelectric element, comprising a step (s) of forming a through hole in a substrate in a formation region of the piezoelectric element.
請求項9〜13のいずれかにおいて、
前記基体の上に、圧電素子を制御または駆動するための半導体素子を形成する工程(t)を含む、圧電素子を有する装置の製造方法。
In any one of Claims 9-13,
A method of manufacturing a device having a piezoelectric element, comprising a step (t) of forming a semiconductor element for controlling or driving the piezoelectric element on the substrate.
請求項9〜14のいずれかにおいて、
前記圧電素子は、アクチュエータとして機能する、圧電素子を有する装置の製造方法。
In any one of Claims 9-14,
The method for manufacturing a device having a piezoelectric element, wherein the piezoelectric element functions as an actuator.
JP2000271293A 2000-09-07 2000-09-07 Device having piezoelectric element and method for manufacturing the same Expired - Fee Related JP3705099B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000271293A JP3705099B2 (en) 2000-09-07 2000-09-07 Device having piezoelectric element and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000271293A JP3705099B2 (en) 2000-09-07 2000-09-07 Device having piezoelectric element and method for manufacturing the same

Publications (2)

Publication Number Publication Date
JP2002084010A JP2002084010A (en) 2002-03-22
JP3705099B2 true JP3705099B2 (en) 2005-10-12

Family

ID=18757603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000271293A Expired - Fee Related JP3705099B2 (en) 2000-09-07 2000-09-07 Device having piezoelectric element and method for manufacturing the same

Country Status (1)

Country Link
JP (1) JP3705099B2 (en)

Also Published As

Publication number Publication date
JP2002084010A (en) 2002-03-22

Similar Documents

Publication Publication Date Title
JP4838811B2 (en) Ferroelectric capacitor multilayer etch cleaning
JP4800627B2 (en) Ferroelectric memory device
JP3166746B2 (en) Capacitor and method of manufacturing the same
US20070215923A1 (en) Ferroelectric memory device and method for manufacturing ferroelectric memory device
US7633107B2 (en) Semiconductor device and manufacturing method thereof
JP3705099B2 (en) Device having piezoelectric element and method for manufacturing the same
JP3705100B2 (en) Device having piezoelectric element and method for manufacturing the same
JP4124237B2 (en) Method for manufacturing ferroelectric memory device
JP4600322B2 (en) Method for manufacturing ferroelectric memory device
JP2007081378A (en) Semiconductor device, manufacturing method thereof, and thin film device
JP5385553B2 (en) Manufacturing method of semiconductor device
JP4375561B2 (en) Semiconductor memory device and manufacturing method thereof
JP2006310637A (en) Semiconductor device
JP2007250997A (en) Capacitor and manufacturing method thereof
JP4605056B2 (en) Method for manufacturing ferroelectric memory device
JP3476845B2 (en) Dielectric element and semiconductor storage device
JP7772306B2 (en) Semiconductor device and method for manufacturing the same
JP3675453B2 (en) Manufacturing method of semiconductor device
JP4678251B2 (en) Capacitor manufacturing method
JP2006165237A (en) Ferroelectric memory and manufacturing method thereof, ferroelectric memory device and manufacturing method thereof, and electronic device
JP4613857B2 (en) Ferroelectric memory device and method for manufacturing ferroelectric memory device
JP4802780B2 (en) Ferroelectric memory device and method for manufacturing ferroelectric memory device
KR100801200B1 (en) Semiconductor device, manufacturing method thereof, and thin film device
JP2007242847A (en) Capacitor and manufacturing method thereof
JP4802781B2 (en) Method for manufacturing ferroelectric memory device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050607

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050718

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080805

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090805

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090805

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100805

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110805

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120805

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130805

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees