JP3720599B2

JP3720599B2 - Semiconductor device

Info

Publication number: JP3720599B2
Application number: JP28534898A
Authority: JP
Inventors: 晋一大藤; 学逸見; 秀之海野; 重男小川; 正彦前田
Original assignee: Nippon Telegraph and Telephone Corp; NTT Inc USA
Current assignee: NTT Inc; NTT Inc USA
Priority date: 1998-10-07
Filing date: 1998-10-07
Publication date: 2005-11-30
Anticipated expiration: 2018-10-07
Also published as: JP2000112825A

Abstract

PROBLEM TO BE SOLVED: To solve such a problem that important information such as personal privacy or money is easily altered by an illegal action or the like and such a problem that an internal circuit is easily observed especially from the rear side face of a wafer. SOLUTION: In the semiconductor device provided with a chip (IC chip) 7 having an integrated circuit and a wired substrate (IC card substrate) 9 for mounting the chip 7, the substrate 9 has a level difference on its surface and the chip 7 is mounted on the substrate 9 in a state curved approximately along the shape of the level difference. Even in the case of trying to grind and remove the surface of the chip 7 flately by a method including a mechanical mechanism for grinding or the like, a part of the surface of the wafer is removed before removing a protection film or the like, so that only the protection film or the like can not be completely removed while leaving an active area on a semiconductor.

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、特にＩＣカード等に利用されるものであり、個人のプライバシーや金銭等の重要な情報を記憶および処理する機能を備えた半導体装置に関するものである。
【０００２】
【従来の技術】
従来、クレジットカードや電子マネーとして使用されるＩＣカードは、個人のプライバシーや金銭等の重要な情報を記憶および処理するための種々の機能をＩＣチップ中に備え、このＩＣチップをプラスチックのカードに封止することにより作られている。そのため、場合によってはＩＣチップの表面を光学顕微鏡で観察し、集積回路の機能、動作方式、回路方式、回路パタン、記憶データ等を不正に解析してその内容を改竄したりする者が現れる可能性がある。
そこで、ＩＣカードの製造にあたっては、これらの不正行為を防止するため、ＩＣチップに対して何らかの防御手段を施す必要がある。
【０００３】
ところで、このような不正行為には、大きく分けて２つの手法がある。すなわち、ＩＣチップを破壊して内部を観察する手法と非破壊で観察する手法である。また、観察の仕方によってはさらに２通りの手法に分けられる。すなわち、ＩＣチップの表面側（素子形成領域側）から観察する手法と、それとは逆に裏面側から観察する手法である。
【０００４】
ここで、不正行為のうち、最も脅威となる非破壊で能動状態のＩＣチップを観察する具体例について詳細に説明する。
集積回路の１μｍ以下の微細パタンに対しては、観察光の波長がパタン幅に近いと回折の影響が大きくなるため、比較的波長の短いレーザ光を用いることによって分解能および焦点深度の向上が図られている。
【０００５】
しかし、ＩＣチップ内の配線層が多層化されるにつれて、下層の配線パタンを精度良く読みとるためには上層の膜が邪魔となり、これらを除去する必要が生じる。そのため、ＩＣを動作させたままの非破壊状態で観察することは困難となり、短波長レーザ光を用いた回路観察法によっても、最下層のＭＯＳトランジスタのゲート電極にデータが記憶されているＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory）等の観察は困難である。
【０００６】
しかしながら、ウエハを裏面から非破壊で、ウエハ表面近傍の回路を観察する方法も用いられている。すなわち、観察光源としてシリコンウエハに吸収されにくい波長の赤外線を用いることにより、ウエハの透明性を高めて主に金属からなる配線パタンなどをウエハ裏面から観察することができる。この方法を用いると最下層のトランジスタのパタンや第１層の配線パタンを非破壊で観察することができる。
【０００７】
特に、最近の高密度実装技術においては、ＩＣチップの表面側に、実装基板との電気的な接続を取るためのバンプ電極を配置し、チップを裏返して実装基板上に接続する方法が頻繁に採用されている。従って、このような実装状態ではチップ裏面が外側に露出するため、チップ表面側からよりもむしろ裏面側からのパタン観察が容易となる。
【０００８】
また、チップを裏返して実装する場合においては、通常チップ裏面にはチップ保護用のエポキシ樹脂膜等がコーティングされているが、これらは化学薬品を使えば容易に除去が可能であるため、これらによって観察を阻止することは困難である。もちろん、化学薬品やプラズマを用いたエッチングに耐える保護膜を用いることも考えられなくはないが、機械的な研削や砥粒を用いた研磨に耐え得る材料は未だ存在しないため、保護膜形成による裏面保護では十分とはいえない。
【０００９】
一方、裏面からの観察を防止する方法としては、その他にシリコンウエハ裏面を写真蝕刻技術を用いて削り、一面に断面が鋸歯状の溝を形成することによって赤外光を反射・散乱させる方法もある。しかし、ウエハ裏面を上記溝よりも深く研削および研磨することによって溝を除去することが可能であり、平滑度の高い裏面を再度出現させることができるため、このような裏面の蝕刻による凹凸形成を行っても、裏面観察に対する防御手段としては十分ではない。
【００１０】
【発明が解決しようとする課題】
以上に述べた如く、ひとたび回路の解読や記憶情報の改竄等の不法行為を目的とする観察や解析が実施されると、従来技術でこれらの不正を阻止することは困難であり、特にウエハ裏面からの観察に対して、従来の防御対策では不十分であった。
【００１１】
本発明の目的は、このような課題を解決するためのものであり、ＩＣチップに記憶された個人のプライバシーや金銭などの重要な情報が不法行為等により改竄され易いという課題を解決し、特にウエハ裏面から内部回路が観察されやすいという課題を解決する半導体装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
このような目的を達成するために、請求項１に係る本発明の半導体装置は、集積回路を有するチップと、このチップを実装するための配線基板とを備えた半導体装置において、上記配線基板は、その表面に階段状の段差を有し、上記チップは、上記階段状の段差の頂辺に垂直な断面において、上記階段状の段差の形状に概略沿って上記階段状の段差の近傍に変曲点を持つ形状に湾曲した状態で上記配線基板上に実装されたものである。
【００１３】
また、請求項２に係る本発明の半導体装置は、請求項１において、上記階段状の段差は、複数段からなるものである。
【００１４】
また、請求項３に係る本発明の半導体装置は、請求項１において、上記配線基板は、その表面に２つの階段状の段差で構成された溝からなる凹部を少なくとも１以上有し、上記チップは、上記凹部の形状に概略沿って各段差の近傍にそれぞれ変曲点を持つ形状に湾曲した状態で上記配線基板上に実装されているものである。
【００１５】
また、請求項４に係る本発明の半導体装置は、請求項３において、上記凹部は、上記チップで覆われる領域内に設けられているものである。
【００１６】
また、請求項５に係る本発明の半導体装置は、請求項３において、上記凹部は、上記チップで覆われる領域を横断する溝であるようにしたものである。
【００１７】
また、請求項６に係る本発明の半導体装置は、請求項１乃至５の何れか一項において、上記チップは、ＩＣカードに組み込まれるものである。
【００１８】
このように構成することにより、本発明では、ウエハ裏面に形成された観察阻止用の防御膜や乱反射用の凹凸等を、研削や研磨等の機械的な機構を含む方法で平面状に研削除去しようとしても、防御膜等を除去しきる前にウエハ表面の一部が除去されてしまうため、半導体上の能動領域を残そうとすると防御膜等のみを完全に除去することはできない。
【００１９】
従って、ウエハ裏面から赤外線を用いてウエハ表面の回路パタンを観察しようと試みても、観察阻止用の防御膜や乱反射用の凹凸等が取り残されており、光が反射・散乱されてウエハ表面の回路パタン像が著しくゆがみ、正確な能動状態での観察が妨げられる。
【００２０】
【発明の実施の形態】
次に、本発明の実施の形態について図を用いて説明する。
図１，２は、本発明の第一の実施の形態を示す断面図であり、図中の（ａ）〜（ｊ）は製造工程における各ステップを示し、その詳細については以下において順次説明する。
【００２１】
本実施の形態においては、チップのサイズを４ｍｍ角とした集積回路を直径６インチのシリコンウエハ表面に薄膜堆積技術と写真蝕刻技術等を用いて形成する。このとき、ウエハの厚さを６２５μｍ、最小パタンの線幅を０．５μｍとする。また、形成する回路は８ビットの中央演算装置のほかに、１キロバイトのＲＡＭ（Random Access Memory）、８キロバイトのＲＯＭ（Read Only Memory）、および８キロバイトの不揮発性ＥＥＰＲＯＭ等のメモリ装置を含むものとする。
【００２２】
さらに、ウエハ表面に表面保護用のＳｉ₃Ｎ₄およびＳｉＯ₂からなるパシベーション膜を形成してウエハの前処理工程を完成させる。その後、従来工程とは異なり、本発明によるところの効果を得るために次のステップを追加する。
【００２３】
まず、ステップ（ａ）において、上述のとおり、ウエハ１の表面側には集積回路２が形成されている。
ステップ（ｂ）において、ウエハ１の表面側に接着剤を用いてウエハ１を保持するための高分子材料シート３を貼り付ける。
ステップ（ｃ）において、図示しないウエハ研削装置および研磨装置を用いてウエハ１の厚さを薄くし、３０μｍの厚さになるまで研磨する。もちろん、この研磨量は集積回路２の電気特性に影響が出ないように決定する。
【００２４】
次いで、ステップ（ｄ）において、ウエハ全体を図示しないレーザマーカ装置に装填し、ウエハ１の裏面にレーザビームによる照射痕跡４を形成する。その際、レーザ光源の波長を５３２ｎｍとし、レンズで光を絞ってウエハ１内に形成する照射痕跡４の凹部の深さに焦点を合わせる。各照射位置にはそれぞれ３個のレーザパルスを照射し、ウエハ１の裏面に円形でクレータ状の照射痕跡４を形成する。すると、シリコンはレーザ光を吸収することにより生じた熱で溶融し、中央部が凹むとともに、周辺部に溶融物が押しやられてウエハ面よりも盛り上がった形状となる。
【００２５】
また、平均的な痕跡の形状は、直径が６０μｍ、ウエハ面からの痕跡中央部までの深さが５μｍ、周辺部の盛り上がり部分の高さが３μｍである。痕跡の断面形状は、光源のガウス分布に近いエネルギー分布をそのまま残して集光し、かつ上述の焦点位置の設定方法を採用したことにより、概ねＶ字型の形状となる。
このようにウエハ裏面には、その全面にわたって上述の方法でクレータ状の照射痕跡を互いに隣接するように多数形成する。
【００２６】
次いで、ステップ（ｅ）において、ウエハ１の裏面に耐熱性接着剤を用いてポリイミドシート５を張り付ける。
ステップ（ｆ）において、ウエハ１の表面側の高分子材料シート３を剥離した後、ウエハ１の表面上に集積回路２と外部との電気的な導通をとるためのバンプ６をＩＣチップの四隅に２カ所ずつ、計８カ所形成する。
ステップ（ｇ）において、ウエハ１をダイシングしてＩＣチップ７を分離する。
【００２７】
ステップ（ｈ）において、表面に１００μｍの段差を設けたＩＣカード基板９を用意する。このＩＣカード基板９は金属とガラスエポキシ板からなる。そして、この段差に整合するように表面にＳ字状の１００μｍの段差を設けた治具８を用い、ＩＣチップ７の表面を下側にして、ＩＣカード基板９の上に、電極１０とバンプ６とを位置合わせしてから接続する。
【００２８】
さて、ステップ（ｈ）における工程は本発明特有のもので、通常はチップの平面性を保ったまま接続するが、ここではＩＣチップ７を湾曲させてＩＣカード基板９上に固定することを特徴とする。
すなわち、ＩＣチップ７はチップ面に凸部と凹部が生ずるようにしてフリップチップ実装技術を使って装填されており、チップ表面はＩＣカード基板９上の段差に概ね沿って湾曲した状態となる。例えば、ＩＣチップ７とＩＣカード基板９との間隙はチップの縁周辺部で７０μｍ、チップの中央の段差上では０〜３μｍとなっている。
【００２９】
また、ＩＣチップ７を湾曲させた際にその中央部がＩＣカード基板９に接触したとしても何ら支障はない。チップと基板との間にはアンダーフィル剤を充填するため回路面が固定され、接触していても回路面が基板の段差で擦れたりすることはないからである。
なお、ＩＣチップ７の周辺部に対する中央部の最大の反りの量がＩＣチップ７の厚さを超えるように湾曲した状態で実装するのが好ましい。
【００３０】
その後、ステップ（ｉ）において、流動性の高いエポキシ樹脂からなるアンダーフィル剤１１をＩＣチップ７とＩＣカード基板９との間隙に充填した後、キュアして硬化させる。
【００３１】
ステップ（ｊ）において、治具８による加圧を解除した後、ポリイミドシート５を剥離する。このとき、ＩＣチップ７の湾曲した形状は、アンダーフィル剤１１によって維持されたままである。そして、高分子材料に無機質の耐磨耗剤を配合した耐薬品性のレジン（樹脂）１２をＩＣチップ７の裏面全体を覆うように塗布することにより、ＩＣチップ７の裏面を保護する。
その後、周知の工程を用いてＩＣチップ７等を塩化ビニール樹脂からなるカード基材で被覆すると、所望のＩＣカードが完成する。
【００３２】
次に、このような構造を持つＩＣカードについて、外部端子からの解析以外に、チップ内部の回路パタンを光学的に読みとり、回路及び記憶データの解析を行う手順の一部を述べる。
【００３３】
まず、ＩＣカード表面を切削工具を用いて削り、ＩＣカード表面の塩化ビニールの一部およびエポキシ樹脂等からなるカード構成部材の一部を除去する。
その後、従来技術においては例えば加熱した発煙硝酸を用いてエポキシ樹脂等からなるチップ裏面保護膜を溶解してＩＣチップの裏面を露出させ、次いで波長１．１５μｍのＨｅ−Ｎｅレーザを用いた赤外顕微鏡でチップ裏面を観察していた。これによりシリコン基板を透してチップ表面近傍のトランジスタ回路や第１層配線を観察することができる。
【００３４】
しかし、本実施の形態では耐薬品性の裏面保護レジンを用いているため、この工程のみではレジンを完全に除去することはできない。また、仮にエッチング技術を工夫することによりレジンを完全に除去できたとしても、ＩＣチップ７の裏面にはクレータ状の照射痕跡４が多数形成されているため、これによって赤外光が乱反射され、チップ裏面からウエハを透かしてチップ表面側の回路を観察することはできない。
【００３５】
このとき、観察する側の工夫としては、次のステップとして研削と研磨によりチップ裏面を削ってレジン１２を除去し、さらにシリコンウエハまでも削り込んで照射痕跡をも除去し、裏面を平滑に研磨することにより観察をなし得ようとすることが考えられる。
【００３６】
しかし、本実施の形態においては、厚さ３０μｍのチップが１００μｍの段差を跨いで湾曲して実装されているため、チップ表面に形成された集積回路２を損傷させることなくチップ裏面全体を平面状に研削することはできない。また、研削によってチップが損傷を受けた状態では、回路を能動状態にすることはできず、動作状態での観察が阻止される。
【００３７】
なお、上記の実施の形態においては１段の段差を跨いで湾曲して実装される例を示したが、湾曲の仕方は本発明の主旨からして特に限定されなくてもその効果が得られることは明らかである。
【００３８】
ただし、実際に実装する技術としては容易な方法を取る必要があり、いくつかの方法には回路特性上に優位性がある。本実施の形態で示した１方向のみの湾曲は工程が容易であり、かつチップ上のデバイスに及ぼす機械的ストレスの方向をトランジスタ等のデバイスの機構上から比較的許容しやすい方向に選べるなどの利点がある。
【００３９】
また、溝はＩＣチップ７で覆われた領域を横断するように設けられており、ＩＣチップ７で覆われた領域を超える位置まで形成されていてもよい。
さらに、段差はＩＣカード基板９の表面に対してほぼ直角に形成されているが、この角度には種々の傾斜を持たせることができることは明らかである。
【００４０】
次に、本発明のその他の実施の形態について図を参照して説明する。
図３は、本発明の第二の実施の形態を示す断面図である。
同図に示すように、ＩＣカード基板９に高さや幅等の異なる複数の段差が形成されており、それらの上にＩＣチップ７が湾曲されて実装されている。
第一の実施の形態では湾曲の断面の変曲点の数は１であるが、第二の実施の形態では３に増しており、より複雑な湾曲を形成している。これにより、研磨による裏面保護用レジン１２の除去が一層困難になる利点がある。なお、これらの段差はＩＣチップ７で覆われた領域を横断するように設けられており、ＩＣチップ７で覆われた領域を超える位置まで形成されていてもよい。
【００４１】
図４は、本発明の第三の実施の形態を示す断面図である。
同図に示すように、ＩＣカード基板９には２つの段差で構成された溝が形成されており、この上のＩＣチップ７は湾曲されて配置され、バンプ６は溝を跨いで同じ高さの電極１０に接続されている。従って、従来の平面基板上へのフリップチップ実装工程をわずかに変更するのみでバンプ接続工程を実現できる利点がある。なお、この溝はＩＣチップ７で覆われた領域を横断するように設けられており、ＩＣチップ７で覆われた領域を超える位置まで形成されていてもよい。
【００４２】
図５は、本発明の第四の実施の形態を示す断面図である。
同図に示すように、ＩＣカード基板９には３つの溝が形成されており、この上のＩＣチップ７は溝に沿って６個の変曲点を持つ湾曲を形成して配置されている。溝が１本の場合に比べて湾曲が細かく形成されるため、溝の深さをより浅くしても研磨により平面化される面積を十分に小さくできる利点がある。
【００４３】
なお、本実施の形態においては、バンプ６と電極１０との接続に異方導電性フィルム（以下、ＡＣＦ:Anisotropic Conductive Filmという）を用いている。すなわち、電極１０を含むＩＣカード基板９上にＡＣＦを載置し、その上にＩＣチップ７を載せてから、端部が波形形状の治具を押しつけることにより、バンプ６と電極１０とはＡＣＦ中の導電性粒子によって電気的に接続される。さらに、このＡＣＦの接着力により、ＩＣチップ７は波形形状が維持された状態でＩＣカード基板９上に固定される。その後の工程は第１の実施の形態と同様である。
また、上述の溝はＩＣチップ７で覆われた領域を横断するように設けられており、ＩＣチップ７で覆われた領域を超える位置まで形成されていてもよい。
【００４４】
図６は、本発明の第五の実施の形態を示す平面図と断面図であり、特に図６（ａ）はフリップチップ実装したＩＣチップ７とＩＣカード基板９を示す平面図であり、図６（ｂ）は図中の実線Ａ−Ａ’に沿った断面図である。
図６（ａ）に示すように、ＩＣカード基板９には、ＩＣチップ７で覆われる領域内に深さ１００μｍの円筒状の凹部がくり抜かれていて、その上をＩＣチップが凹部に沿って概略覆うように配置されている。
【００４５】
ところで、チップ表面上または裏面上に形成したパッシベーション膜や金属膜、絶縁膜などから発生する内部応力を使ってチップを湾曲させた場合には、内部応力は面内で一様となり、一般に１軸性の湾曲ではなく球面で近似される湾曲が発生する。特にチップ表面に発生した内部応力の総和が圧縮応力となる場合には、チップ表面側が凸面となる湾曲が発生する。この現象を利用して、この湾曲を図６（ａ）のＩＣカード基板９上に形成した凹部にあわせるように配置する。
【００４６】
この場合、チップヘの外力印加を必要としないままチップを湾曲させることができるため、ＩＣカード基板側には力が掛からず、基板の剛性が問われない利点がある。また、チップに加わる内部応力はチップ表面上の各方位に対して概ね等方的なため、表面に配設されたトランジスタにも面内で等方的なひずみが加わる。従って、このひずみでＭＯＳ型トランジスタの閾値電圧などの特性が変化してもチップ内の全てのトランジスタで値が平行シフトするのみで、素子間の特性ばらつきの新たな発生を十分に小さい範囲に押さえることができる利点がある。
【００４７】
【発明の効果】
以上説明したように、本発明によるところの半導体装置では、集積回路を有するＩＣチップを湾曲した状態で配線基板上に実装したものである。これにより、ウエハ裏面に形成された観察阻止用の防御膜を研削や研磨などの機械的な機構を含む方法で平面状に研削除去しようとしても、湾曲したＩＣチップにおいては防御膜等を除去しきれる前に、ＩＣチップ表面の集積回路の一部も除去してしまうため、半導体上の能動領域を生かしたまま防御膜を除去することはできない。
【００４８】
従って、半導体基板の裏面から赤外線等を用いて基板表面の回路パタンを観察しようと試みても、観察阻止用の防御膜のために光が反射・散乱され、基板表面の回路パタン像が著しくゆがみ、正確な能動状態での観察が妨げられる。それゆえ、不法行為による改竄などを目的としたＩＣチップの裏面からの観察を防ぐことができる。
【００４９】
このように本発明は、改竄等の不法行為から記憶情報を保護することができ、半導体装置を用いた各種情報処理システムを安全かつ高い信頼性のもとに機能させ得る利点がある。
【００５０】
なお、上記実施の形態においては、半導体ウエハとしてシリコン製のものを用いたが、シリコンに限定されるものではなく、化合物半導体（例えば、ＧａＡｓやＩｎＰなど）からなるウエハにおいても同様に本発明を適用することができることは明らかである。また、セラミック基板上のハイブリッドＩＣ、マイクロマシン素子等においても本発明を適用すると効果的なことは明らかである。
【図面の簡単な説明】
【図１】本発明の第一の実施の形態を示す断面図である。
【図２】図１に係る工程の続きを示す断面図である。
【図３】本発明の第二の実施の形態を示す断面図である。
【図４】本発明の第三の実施の形態を示す断面図である。
【図５】本発明の第四の実施の形態を示す断面図である。
【図６】本発明の第五の実施の形態を示す平面図（ａ）および断面図（ｂ）である。
【符号の説明】
１…ウエハ、２…集積回路、３…高分子材料シート、４…照射痕跡、５…ポリイミドシート、６…バンプ、７…ＩＣチップ、８…治具、９…ＩＣカード基板、１０…電極、１１…アンダーフィル剤、１２…レジン。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device, and more particularly to a semiconductor device that is used for an IC card or the like and has a function of storing and processing important information such as personal privacy and money.
[0002]
[Prior art]
Conventionally, an IC card used as a credit card or electronic money has various functions for storing and processing important information such as personal privacy and money in the IC chip, and this IC chip is made into a plastic card. It is made by sealing. Therefore, in some cases, the surface of the IC chip may be observed with an optical microscope, and there may appear a person who illegally analyzes the function, operation method, circuit method, circuit pattern, stored data, etc. of the integrated circuit and alters its contents. There is sex.
Therefore, when manufacturing an IC card, it is necessary to take some defensive measures against the IC chip in order to prevent these illegal acts.
[0003]
By the way, there are roughly two methods for such fraud. That is, a method of observing the inside by destroying the IC chip and a method of observing the inside without destruction. Moreover, it can be further divided into two methods depending on the way of observation. That is, a method of observing from the front surface side (element forming region side) of the IC chip and a method of observing from the back surface side conversely.
[0004]
Here, a specific example of observing a non-destructive and active IC chip, which is the most threatening fraud, will be described in detail.
For fine patterns of 1 μm or less in an integrated circuit, the influence of diffraction increases when the wavelength of the observation light is close to the pattern width. Therefore, the resolution and depth of focus can be improved by using laser light having a relatively short wavelength. It has been.
[0005]
However, as the wiring layers in the IC chip are multi-layered, the upper layer film becomes an obstacle in order to read the lower layer wiring pattern with high accuracy, and it is necessary to remove them. For this reason, it is difficult to observe the IC in a non-destructive state while the IC is operating, and even if a circuit observation method using a short wavelength laser beam is used, an EEPROM (data stored in the gate electrode of the lowermost MOS transistor) It is difficult to observe Electrically Erasable Programmable Read Only Memory.
[0006]
However, a method of observing a circuit in the vicinity of the wafer surface without damaging the wafer from the back surface is also used. That is, by using infrared light having a wavelength that is difficult to be absorbed by the silicon wafer as an observation light source, it is possible to increase the transparency of the wafer and observe a wiring pattern mainly made of metal from the back surface of the wafer. When this method is used, the pattern of the lowermost transistor and the wiring pattern of the first layer can be observed nondestructively.
[0007]
In particular, in recent high-density mounting technology, a method of arranging bump electrodes for electrical connection with the mounting substrate on the surface side of the IC chip and turning the chip upside down and connecting to the mounting substrate is frequently used. It has been adopted. Accordingly, since the back surface of the chip is exposed to the outside in such a mounted state, it is easy to observe the pattern from the back surface side rather than from the chip front surface side.
[0008]
Also, when mounting the chip upside down, the chip back surface is usually coated with an epoxy resin film for chip protection, but these can be easily removed using chemicals. It is difficult to prevent observation. Of course, it is not unimaginable to use a protective film that can withstand etching using chemicals or plasma, but there is no material that can withstand mechanical grinding or polishing using abrasive grains. Backside protection is not enough.
[0009]
On the other hand, as a method for preventing observation from the back surface, there is also a method of reflecting / scattering infrared light by shaving the back surface of the silicon wafer using a photo-etching technique and forming a groove having a sawtooth cross section on one surface. is there. However, it is possible to remove the groove by grinding and polishing the back surface of the wafer deeper than the groove, and it is possible to make the back surface with high smoothness appear again. Even going there is not enough as a defense against backside observation.
[0010]
[Problems to be solved by the invention]
As described above, once observation and analysis for illegal activities such as circuit decoding and alteration of stored information are carried out, it is difficult to prevent these frauds with the prior art. The conventional defense measures were not sufficient for observation from
[0011]
An object of the present invention is to solve such a problem, and solves the problem that important information such as personal privacy and money stored in an IC chip is easily falsified by illegal activities, etc. An object of the present invention is to provide a semiconductor device that solves the problem that an internal circuit is easily observed from the back surface of a wafer.
[0012]
[Means for Solving the Problems]
In order to achieve such an object, a semiconductor device of the present invention according to claim 1 is a semiconductor device including a chip having an integrated circuit and a wiring board for mounting the chip, wherein the wiring board is The chip has a stepped step on its surface, and the chip changes in the vicinity of the stepped step substantially along the shape of the stepped step in a cross section perpendicular to the top of the stepped step. It is mounted on the wiring board in a state of being bent into a shape having a bending point .
[0013]
A semiconductor device according to a second aspect of the present invention is the semiconductor device according to the first aspect, wherein the stepped step has a plurality of steps.
[0014]
Further, the semiconductor device of the present invention according to claim 3, in claim 1, the wiring board, the recesses consisting of two stepped groove that is configured by the step on the surface possess at least one or more over, the The chip is mounted on the wiring board in a state of being curved in a shape having an inflection point in the vicinity of each step along the shape of the recess.
[0015]
A semiconductor device according to a fourth aspect of the present invention is the semiconductor device according to the third aspect, wherein the recess is provided in a region covered with the chip.
[0016]
According to a fifth aspect of the present invention, there is provided the semiconductor device according to the third aspect, wherein the concave portion is a groove traversing a region covered with the chip.
[0017]
A semiconductor device according to a sixth aspect of the present invention is the semiconductor device according to any one of the first to fifth aspects, wherein the chip is incorporated in an IC card.
[0018]
With this configuration, in the present invention, the observation-preventing protective film and irregular reflection irregularities formed on the back surface of the wafer are ground and removed by a method including a mechanical mechanism such as grinding and polishing. Even if an attempt is made, a part of the wafer surface is removed before the protective film or the like is completely removed. Therefore, if an active region on the semiconductor is left, only the protective film or the like cannot be completely removed.
[0019]
Therefore, even if an attempt is made to observe the circuit pattern on the wafer surface using infrared rays from the backside of the wafer, the protective film for preventing observation, irregularities for irregular reflection, etc. are left behind, and light is reflected and scattered to The circuit pattern image is significantly distorted, preventing accurate observation in the active state.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
Next, embodiments of the present invention will be described with reference to the drawings.
1 and 2 are cross-sectional views showing a first embodiment of the present invention, in which (a) to (j) show each step in the manufacturing process, and details thereof will be sequentially described below. .
[0021]
In this embodiment, an integrated circuit having a chip size of 4 mm square is formed on the surface of a silicon wafer having a diameter of 6 inches by using a thin film deposition technique and a photolithography technique. At this time, the thickness of the wafer is 625 μm, and the line width of the minimum pattern is 0.5 μm. In addition to the 8-bit central processing unit, the circuit to be formed includes a memory device such as a 1 kilobyte RAM (Random Access Memory), an 8 kilobyte ROM (Read Only Memory), and an 8 kilobyte nonvolatile EEPROM. .
[0022]
Further, a passivation film composed of Si ₃ N ₄ and SiO ₂ for surface protection is formed on the wafer surface to complete the wafer pretreatment process. Thereafter, unlike the conventional process, the following steps are added to obtain the effect of the present invention.
[0023]
First, in step (a), as described above, the integrated circuit 2 is formed on the surface side of the wafer 1.
In step (b), a polymer material sheet 3 for holding the wafer 1 is attached to the front side of the wafer 1 using an adhesive.
In step (c), the thickness of the wafer 1 is reduced using a wafer grinding apparatus and a polishing apparatus (not shown), and the wafer 1 is polished to a thickness of 30 μm. Of course, this polishing amount is determined so as not to affect the electrical characteristics of the integrated circuit 2.
[0024]
Next, in step (d), the entire wafer is loaded into a laser marker device (not shown), and an irradiation trace 4 by a laser beam is formed on the back surface of the wafer 1. At that time, the wavelength of the laser light source is set to 532 nm, and the lens is focused to focus on the depth of the concave portion of the irradiation trace 4 formed in the wafer 1. Each irradiation position is irradiated with three laser pulses, and a circular crater-shaped irradiation trace 4 is formed on the back surface of the wafer 1. Then, the silicon is melted by the heat generated by absorbing the laser beam, and the center portion is recessed, and the melt is pushed to the peripheral portion to form a shape higher than the wafer surface.
[0025]
The average trace shape is 60 μm in diameter, 5 μm in depth from the wafer surface to the central part of the trace, and 3 μm in height of the raised portion in the peripheral part. The cross-sectional shape of the trace is substantially V-shaped by condensing the energy distribution close to the Gaussian distribution of the light source and adopting the above-described method for setting the focal position.
In this way, a large number of crater-like irradiation traces are formed on the back surface of the wafer so as to be adjacent to each other by the above-described method.
[0026]
Next, in step (e), a polyimide sheet 5 is attached to the back surface of the wafer 1 using a heat resistant adhesive.
In step (f), after the polymer material sheet 3 on the surface side of the wafer 1 is peeled off, bumps 6 for electrically connecting the integrated circuit 2 and the outside are formed on the surface of the wafer 1 at the four corners of the IC chip. A total of 8 places, 2 places each.
In step (g), the wafer 1 is diced to separate the IC chips 7.
[0027]
In step (h), an IC card substrate 9 having a surface with a step of 100 μm is prepared. The IC card substrate 9 is made of a metal and a glass epoxy plate. Then, using the jig 8 having an S-shaped step of 100 μm on the surface so as to be aligned with the step, the surface of the IC chip 7 faces down and the electrode 10 and the bump are placed on the IC card substrate 9. 6 and then connect.
[0028]
The process in step (h) is unique to the present invention and is normally connected while maintaining the flatness of the chip. Here, the IC chip 7 is bent and fixed on the IC card substrate 9. And
That is, the IC chip 7 is loaded using a flip chip mounting technique so that convex portions and concave portions are formed on the chip surface, and the chip surface is curved along a step on the IC card substrate 9. For example, the gap between the IC chip 7 and the IC card substrate 9 is 70 μm at the peripheral edge of the chip, and 0 to 3 μm on the step at the center of the chip.
[0029]
Further, even when the IC chip 7 is bent, even if its central portion comes into contact with the IC card substrate 9, there is no problem. This is because the circuit surface is fixed between the chip and the substrate in order to fill the underfill agent, and even if the circuit surface is in contact, the circuit surface is not rubbed by the step of the substrate.
It is preferable to mount the IC chip 7 in a curved state so that the maximum amount of warpage of the central part with respect to the peripheral part of the IC chip 7 exceeds the thickness of the IC chip 7.
[0030]
Thereafter, in step (i), an underfill agent 11 made of a highly fluid epoxy resin is filled in the gap between the IC chip 7 and the IC card substrate 9, and then cured and cured.
[0031]
In step (j), the pressure applied by the jig 8 is released, and then the polyimide sheet 5 is peeled off. At this time, the curved shape of the IC chip 7 is maintained by the underfill agent 11. Then, the back surface of the IC chip 7 is protected by applying a chemical-resistant resin (resin) 12 in which an inorganic antiwear agent is blended into the polymer material so as to cover the entire back surface of the IC chip 7.
Thereafter, when the IC chip 7 and the like are covered with a card base material made of vinyl chloride resin using a known process, a desired IC card is completed.
[0032]
Next, for the IC card having such a structure, in addition to the analysis from the external terminal, a part of the procedure for optically reading the circuit pattern inside the chip and analyzing the circuit and stored data will be described.
[0033]
First, the surface of the IC card is cut using a cutting tool, and a part of the card constituent member made of vinyl chloride and epoxy resin on the surface of the IC card is removed.
Thereafter, in the prior art, for example, heated fuming nitric acid is used to dissolve the chip back surface protective film made of epoxy resin or the like to expose the back surface of the IC chip, and then infrared using a He—Ne laser having a wavelength of 1.15 μm. The back of the chip was observed with a microscope. Thereby, the transistor circuit and the first layer wiring near the chip surface can be observed through the silicon substrate.
[0034]
However, in this embodiment, since a chemical-resistant back surface protective resin is used, the resin cannot be completely removed only by this process. Even if the resin can be completely removed by devising the etching technique, a large number of crater-like irradiation traces 4 are formed on the back surface of the IC chip 7, so that infrared light is irregularly reflected. The circuit on the front side of the chip cannot be observed through the wafer from the back side of the chip.
[0035]
At this time, as a contrivance on the observation side, as the next step, the back surface of the chip is removed by grinding and polishing to remove the resin 12, and the silicon wafer is also scraped to remove the irradiation trace, and the back surface is polished smoothly. By doing so, it may be possible to make observations.
[0036]
However, in the present embodiment, since the 30 μm thick chip is mounted so as to bend across the 100 μm step, the entire back surface of the chip is planar without damaging the integrated circuit 2 formed on the chip surface. Cannot be ground. Further, when the chip is damaged by grinding, the circuit cannot be made active, and observation in the operating state is prevented.
[0037]
In the above-described embodiment, an example of mounting by bending over one step is shown, but the effect can be obtained even if the way of bending is not particularly limited from the gist of the present invention. It is clear.
[0038]
However, it is necessary to take an easy method as a technology for actual mounting, and some methods have an advantage in circuit characteristics. The bending in only one direction shown in this embodiment is easy to process, and the direction of mechanical stress exerted on the device on the chip can be selected in a direction that is relatively permissible from the mechanism of the device such as a transistor. There are advantages.
[0039]
The groove may be provided so as to cross the region covered with the IC chip 7 and may be formed up to a position exceeding the region covered with the IC chip 7.
Furthermore, although the step is formed at a substantially right angle with respect to the surface of the IC card substrate 9, it is obvious that this angle can have various inclinations.
[0040]
Next, another embodiment of the present invention will be described with reference to the drawings.
FIG. 3 is a cross-sectional view showing a second embodiment of the present invention.
As shown in the figure, a plurality of steps having different heights and widths are formed on the IC card substrate 9, and the IC chip 7 is curved and mounted thereon.
In the first embodiment, the number of inflection points in the cross section of the curve is 1, but in the second embodiment, the number of inflection points is increased to 3, and a more complicated curve is formed. Thereby, there is an advantage that the removal of the back surface protecting resin 12 by polishing becomes more difficult. Note that these steps are provided so as to cross the region covered with the IC chip 7 and may be formed up to a position exceeding the region covered with the IC chip 7.
[0041]
FIG. 4 is a cross-sectional view showing a third embodiment of the present invention.
As shown in the figure, the IC card substrate 9 has a groove formed of two steps, the IC chip 7 on the groove is arranged in a curved shape, and the bump 6 has the same height across the groove. The electrode 10 is connected. Therefore, there is an advantage that the bump connection process can be realized by slightly changing the conventional flip chip mounting process on the flat substrate. In addition, this groove | channel is provided so that the area | region covered with IC chip 7 may be crossed, and it may be formed to the position beyond the area | region covered with IC chip 7. FIG.
[0042]
FIG. 5 is a sectional view showing a fourth embodiment of the present invention.
As shown in the figure, the IC card substrate 9 is formed with three grooves, and the IC chip 7 on the IC card substrate 9 is arranged in a curved shape having six inflection points along the groove. . Since the curve is formed finer than in the case of one groove, there is an advantage that the area planarized by polishing can be sufficiently reduced even if the depth of the groove is made shallower.
[0043]
In the present embodiment, an anisotropic conductive film (hereinafter referred to as ACF: Anisotropic Conductive Film) is used to connect the bump 6 and the electrode 10. That is, the ACF is placed on the IC card substrate 9 including the electrode 10, the IC chip 7 is placed on the ACF, and then the end portion is pressed with a corrugated jig. It is electrically connected by the conductive particles inside. Further, the IC chip 7 is fixed on the IC card substrate 9 with the waveform shape maintained by the adhesive force of the ACF. The subsequent steps are the same as those in the first embodiment.
Moreover, the above-mentioned groove | channel is provided so that the area | region covered with IC chip 7 may be crossed, and it may be formed to the position beyond the area | region covered with IC chip 7. FIG.
[0044]
FIG. 6 is a plan view and a sectional view showing a fifth embodiment of the present invention. In particular, FIG. 6 (a) is a plan view showing an IC chip 7 and an IC card substrate 9 which are flip-chip mounted. FIG. 6B is a cross-sectional view along the solid line AA ′ in the drawing.
As shown in FIG. 6 (a), an IC card substrate 9 has a cylindrical concave portion with a depth of 100 μm cut out in a region covered with the IC chip 7, and the IC chip extends along the concave portion. It is arranged so as to cover roughly.
[0045]
By the way, when the chip is bent by using internal stress generated from a passivation film, a metal film, an insulating film or the like formed on the front surface or the back surface of the chip, the internal stress becomes uniform in the surface and is generally uniaxial. A curvature approximated by a spherical surface is generated instead of a natural curvature. In particular, when the sum of the internal stresses generated on the chip surface is a compressive stress, a curve having a convex surface on the chip surface side occurs. Utilizing this phenomenon, the curve is arranged so as to match the concave portion formed on the IC card substrate 9 of FIG.
[0046]
In this case, since the chip can be bent without applying an external force to the chip, there is an advantage that no force is applied to the IC card substrate side and the rigidity of the substrate is not questioned. Further, since the internal stress applied to the chip is approximately isotropic with respect to each direction on the chip surface, isotropic strain is also applied to the transistor disposed on the surface in the plane. Therefore, even if the characteristics such as the threshold voltage of the MOS transistor change due to this distortion, the value is only shifted in parallel in all the transistors in the chip, and the new generation of characteristic variation between elements is suppressed to a sufficiently small range. There are advantages that can be made.
[0047]
【The invention's effect】
As described above, in the semiconductor device according to the present invention, an IC chip having an integrated circuit is mounted on a wiring board in a curved state. As a result, even if an anti-observation protective film formed on the back surface of the wafer is ground and removed by a method including a mechanical mechanism such as grinding or polishing, the protective film or the like is removed from the curved IC chip. Since part of the integrated circuit on the surface of the IC chip is also removed before it can be removed, the protective film cannot be removed with the active region on the semiconductor being utilized.
[0048]
Therefore, even if an attempt is made to observe the circuit pattern on the substrate surface from the back surface of the semiconductor substrate using infrared rays or the like, light is reflected and scattered due to the protective film for preventing observation, and the circuit pattern image on the substrate surface is significantly distorted. , Prevent accurate observation in the active state. Therefore, it is possible to prevent observation from the back surface of the IC chip for the purpose of tampering due to illegal activities.
[0049]
Thus, the present invention can protect stored information from illegal activities such as tampering, and has an advantage that various information processing systems using a semiconductor device can function safely and with high reliability.
[0050]
In the above embodiment, a silicon wafer is used as the semiconductor wafer. However, the present invention is not limited to silicon, and the present invention is similarly applied to a wafer made of a compound semiconductor (for example, GaAs or InP). Obviously it can be applied. Further, it is clear that the present invention is effective when applied to a hybrid IC, a micromachine element, and the like on a ceramic substrate.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a first embodiment of the present invention.
2 is a cross-sectional view showing a continuation of the process related to FIG. 1. FIG.
FIG. 3 is a cross-sectional view showing a second embodiment of the present invention.
FIG. 4 is a cross-sectional view showing a third embodiment of the present invention.
FIG. 5 is a sectional view showing a fourth embodiment of the present invention.
6A and 6B are a plan view and a cross-sectional view showing a fifth embodiment of the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Wafer, 2 ... Integrated circuit, 3 ... Polymer material sheet, 4 ... Irradiation trace, 5 ... Polyimide sheet, 6 ... Bump, 7 ... IC chip, 8 ... Jig, 9 ... IC card substrate, 10 ... Electrode, 11 ... underfill agent, 12 ... resin.

Claims

In a semiconductor device including a chip having an integrated circuit and a wiring board for mounting the chip,
The wiring board has a stepped step on its surface,
Said chip, said wires in a cross section perpendicular to the top side of the stair-like steps, in a state of being bent into a shape having an inflection point in the vicinity of the stair-like steps along outline the shape of the staircase-like steps A semiconductor device mounted on a substrate.

In claim 1,
The stepped step is composed of a plurality of steps.

In claim 3,
The wiring substrate is at least 1 or more on have a recess comprising two stepped groove that is configured by the step on the surface,
2. The semiconductor device according to claim 1, wherein the chip is mounted on the wiring board in a state of being curved in a shape having an inflection point in the vicinity of each step along the shape of the recess.

In claim 3,
The semiconductor device according to claim 1, wherein the recess is provided in a region covered with the chip.

In claim 3,
The semiconductor device according to claim 1, wherein the recess is a groove traversing a region covered with the chip.

In any one of Claims 1 thru | or 5,
A semiconductor device, wherein the chip is incorporated in an IC card.