JP3750734B2 - 走査ライン駆動回路、電気光学装置、電子機器及び半導体装置 - Google Patents
走査ライン駆動回路、電気光学装置、電子機器及び半導体装置 Download PDFInfo
- Publication number
- JP3750734B2 JP3750734B2 JP2001227799A JP2001227799A JP3750734B2 JP 3750734 B2 JP3750734 B2 JP 3750734B2 JP 2001227799 A JP2001227799 A JP 2001227799A JP 2001227799 A JP2001227799 A JP 2001227799A JP 3750734 B2 JP3750734 B2 JP 3750734B2
- Authority
- JP
- Japan
- Prior art keywords
- scanning
- line driving
- driving circuit
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000010200 validation analysis Methods 0.000 claims description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 46
- 238000010586 diagram Methods 0.000 description 14
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 14
- 230000004048 modification Effects 0.000 description 14
- 238000012986 modification Methods 0.000 description 14
- 239000011295 pitch Substances 0.000 description 14
- 239000000758 substrate Substances 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 239000000382 optic material Substances 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 239000003086 colorant Substances 0.000 description 3
- 101000746134 Homo sapiens DNA endonuclease RBBP8 Proteins 0.000 description 2
- 101000969031 Homo sapiens Nuclear protein 1 Proteins 0.000 description 2
- 102100021133 Nuclear protein 1 Human genes 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920001690 polydopamine Polymers 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000004846 x-ray emission Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/367—Control of matrices with row and column drivers with a nonlinear element in series with the liquid crystal cell, e.g. a diode, or M.I.M. element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、走査ライン駆動回路、これを用いた電気光学装置、電子機器及び半導体装置に関する。
【０００２】
【背景技術及び発明が解決しようとする課題】
時計や携帯電話、携帯型情報端末装置（Personal Digital Assistants：ＰＤＡ）などの電子機器の表示部において、液晶パネルなどの電気光学装置が広く利用されている。近年では、情報処理能力の向上により表示すべき情報量が増加する一方、電子機器の画面の小型化や、高解像度化が強く求められている。
【０００３】
そのため、液晶パネルなどの電気光学装置は、各画素（ドット）のサイズを小さくして、単位面積当たりの画素数を増加させる必要があり、画素を特定するためのデータラインの間隔や走査ラインの間隔を狭くしなければならなくなる。
【０００４】
しかしながら、データラインの間隔や走査ラインの間隔を狭くしようとすると、実装効率等の問題により、各ラインへ駆動信号を出力する駆動回路の出力ピッチの限界値以上に、各ラインの間隔を狭くすることができなかった。また、データラインに対して画像データに基づくデータ信号を供給するデータライン駆動回路は、所与の駆動方法にしたがって表示駆動するため、複雑な制御回路が必要とされるとともに、表示色の数の変化にも対応する必要があり、駆動方法の変更や出力ピッチ数の変更が伴うことなく、走査ライン駆動回路に比べて高コストなデータライン駆動回路の汎用性を高めることができることが望ましい。
【０００５】
本発明は以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、データライン駆動回路の汎用性を損なうことなく、走査ラインの間隔を、その出力ピッチの限界値以上に狭めることができる走査ライン駆動回路、これを用いた電気光学装置、電子機器及び半導体装置を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するために本発明は、互いに交差する複数のデータラインと第１又は第２群の走査ラインとにより画素が特定される電気光学装置の第１又は第２群の走査ラインを駆動する走査ライン駆動回路であって、前記複数のデータラインをデータ駆動するデータライン駆動回路からの所与の表示制御信号から、前記第１及び第２群の走査ラインの少なくとも一方の走査ラインを駆動するための走査制御信号を、所与の配置情報に基づいて生成する回路と、前記走査制御信号に基づいて走査信号を出力する駆動回路とを含むことを特徴とする。
【０００７】
本発明においては、走査ライン駆動回路において、所与の配置情報に基づいて、画素を特定するためのデータラインと交差する第１又は第２群の走査ラインを走査するための走査制御信号を生成し、この走査制御信号に基づいて第１又は第２群の走査ラインを駆動するようにした。したがって、電気光学装置に対する走査駆動方法が走査ライン駆動回路の配置位置によって異なる場合に、走査ライン駆動回路内で配置位置に対応した走査駆動を行うことができ、走査ライン駆動回路の外部の回路において走査ライン駆動回路の配置位置を認識しておく必要がなくなる。
【０００８】
これにより、走査ライン駆動回路を制御する外部回路は、走査ライン駆動回路に対してその配置位置によって異なる制御を行う必要がなくなり、複数の走査ライン駆動回路と強調して液晶駆動を行う場合にそれぞれ共通の制御を行えばよいので汎用性を高めることができる。これは、外部回路の低コスト化に貢献することにもなる。
【０００９】
また本発明は、互いに交差する複数のデータラインと第１又は第２群の走査ラインとにより画素が特定される電気光学装置の第１又は第２群の走査ラインを駆動する走査ライン駆動回路であって、前記複数のデータラインをデータ駆動するデータライン駆動回路からの所与の表示制御信号に基づいて、前記第１群の走査ラインを駆動するための第１の走査制御信号を生成する回路と、前記所与の表示制御信号に基づいて、前記第２群の走査ラインを駆動するための第２の走査制御信号を生成する回路と、前記第１及び第２の走査制御信号のうちいずれか一方の走査制御信号を選択出力する選択出力回路と、選択出力された走査制御信号に基づいて走査信号を出力する駆動回路とを含むことを特徴とする。
【００１０】
本発明によれば、走査ライン駆動回路において、データライン駆動回路からの所与の表示制御信号から、第１及び第２群の走査ラインを走査するための第１及び第２群の走査制御信号を生成し、所与の配置情報に基づいて、いずれか一方の走査制御信号に基づいて、第１又は第２群の走査ラインを駆動するようにした。したがって、電気光学装置に対する走査駆動方法が走査ライン駆動回路の配置位置によって異なる場合に、走査ライン駆動回路内で配置位置に対応した走査駆動を行うことができ、走査ライン駆動回路の第１及び第２群の走査ラインの走査タイミング制御を行うデータライン駆動回路において、走査ライン駆動回路の配置位置を認識しておく必要がなくなる。
【００１１】
これにより、データライン駆動回路は、走査ライン駆動回路に対して、その配置位置によって異なる制御を行う必要がなくなり、複数の走査ライン駆動回路と強調して液晶駆動を行う場合にそれぞれ共通の制御を行えばよいので汎用性を高めることができる。特に、データライン駆動回路は、表示データに基づくデータ信号の駆動や、表示色数の変化に対応する必要があるため、より効果的に汎用性を高め、低コスト化に貢献することにもなる。
【００１２】
また本発明は、前記選択出力回路は、前記データライン駆動回路を基準として配置される位置を示す配置情報に基づいて、前記第１及び第２の走査制御信号のうちいずれか一方を選択出力することを特徴とする。
【００１３】
本発明によれば、データライン駆動回路の配置位置を基準として、制御対象の走査ライン駆動回路の配置位置を示す配置情報を用いるようにしたので、配置情報を簡素化して、回路構成をより簡素な構成で実現することができるようになる。
【００１４】
また本発明は、前記配置情報は前記データライン駆動回路によって供給されることを特徴とする。
【００１５】
本発明によれば、データライン駆動回路から配置情報を供給するようにしたので、データライン駆動回路により、第１及び第２群の走査ラインに対する任意の走査駆動制御を実現することができる。
【００１６】
また本発明は、前記駆動回路は、各ラインが櫛歯状に交互に配列された前記第１及び第２群の走査ラインのいずれか一方の群の走査ラインに対して、前記走査信号を出力することを特徴とする。
【００１７】
本発明によれば、櫛歯状に配列された走査ラインに対して交互に走査駆動することができるので、走査ライン駆動回路の出力ピッチに制限されることなく、パネルの走査ライン間隔を狭くすることができるので、単位面積当たりの画素数を増やすことができ、より高解像度の画像表示が可能な電気光学装置の提供に貢献することができる。
【００１８】
また本発明は、前記所与の表示制御信号は、走査駆動するための走査信号のエッジを有効化する有効化信号を含み、前記駆動回路は、前記有効化信号により有効化された走査信号を出力することを特徴とする。
【００１９】
本発明によれば、例えば間引き駆動に用いられる間引き駆動制御信号を流用して、第１又は第２群の走査ラインを走査駆動することができ、より効率的な走査駆動制御を可能にする。
【００２０】
また本発明は、前記複数のデータライン及び前記第１及び第２群の走査ラインは、スイッチング素子に接続されていることを特徴とする。
【００２１】
本発明によれば、ＴＦＤやＴＦＴなどのスイッチング素子を用いた電気光学装置による高解像度の画像表示の実現に提供することができる。
【００２２】
また本発明は、前記第１及び第２群の走査ラインの各ラインを交互に走査駆動する櫛歯駆動モードと、前記第１及び第２群の走査ラインをそれぞれ順次駆動する通常駆動モードのいずれか一方を設定する回路を含み、前記駆動回路は、櫛歯駆動モードが設定された場合、前記第１及び第２の走査制御信号に基づいて生成された第１及び第２の走査信号のうちいずれか一方を走査信号として出力し、通常駆動モードが設定された場合、前記所与の表示制御信号に基づいて生成された走査信号を出力することを特徴とする。
【００２３】
本発明によれば、配置情報にしたがって表示制御信号に基づいて生成した第１及び第２の走査制御信号のいずれか一方により走査信号を生成して櫛歯駆動を行う櫛歯駆動モードと、第１及び第２群の走査ラインをそれぞれ順次駆動する通常駆動モードとを、モード設定によって切り替えるようにしたので、走査ライン駆動回路の実装状況によって変更される走査駆動に柔軟に対応することができる。
【００２４】
また本発明に係る電気光学装置は、互いに交差する複数のデータラインと第１又は第２群の走査ラインとにより特定される画素と、前記第１及び第２群の走査ラインを走査駆動する上記いずれか記載の第１及び第２の走査ライン駆動回路と、前記複数のデータラインをデータ駆動するデータライン駆動回路とを含むことを特徴とする。
【００２５】
本発明によれば、走査ライン駆動回路の出力ピッチに制限されることなく、単位面積当たりの画素数を大幅に増加させた電気光学装置を提供することができる。
【００２６】
また本発明は、前記画素が形成された領域の近傍に、前記複数のデータラインの配列方向において、前記第１群の走査ラインを走査駆動する前記第１の走査ライン駆動回路、前記データライン駆動回路、前記第２群の走査ラインを走査駆動する前記第２の走査ライン駆動回路が順に配置されていることを特徴とする。
【００２７】
本発明によれば、画素が形成される領域の近傍のうち、データラインの配列方向の両脇の近傍に走査ライン駆動回路を配置しないことになるため、電気光学装置の狭額縁化を実現することができる。
【００２８】
また本発明に係る電気光学装置は、互いに交差する複数のデータラインと第１又は第２群の走査ラインとにより特定される画素を有するパネルと、前記第１及び第２群の走査ラインを走査駆動する上記のいずれか記載の第１及び第２の走査ライン駆動回路と、前記複数のデータラインをデータ駆動するデータライン駆動回路とを含むことを特徴とする。
【００２９】
本発明によれば、走査ライン駆動回路の出力ピッチに制限されることなく、単位面積当たりの画素数を大幅に増加させた電気光学装置を提供することができる。
【００３０】
また本発明は、前記複数のデータラインの配列方向と平行な前記パネルの第１の辺に沿って、前記第１群の走査ラインを走査駆動する前記第１の走査ライン駆動回路、前記データライン駆動回路、前記第２群の走査ラインを走査駆動する前記第２の走査ライン駆動回路が順に配置されていることを特徴とする。
【００３１】
本発明によれば、パネルの各辺の周辺のうち、データラインの配列方向の両脇に走査ライン駆動回路を配置しないことになるため、電気光学装置の狭額縁化を実現することができる。
【００３２】
また本発明に係る電子機器は、上記のいずれか記載の電気光学装置を含むことを特徴とする。
【００３３】
本発明によれば、表示部の両脇について対称な形状を維持することができるので、電子機器のデザイン性を損なうことがない。
【００３４】
また本発明に係る半導体装置は、上記記載の走査ライン駆動回路と、前記配置情報を入力するための端子とを含むように構成することができる。
【００３５】
また本発明に係る半導体装置は、上記記載の走査ライン駆動回路と、前記有効化信号を入力するための端子とを含むように構成することができる。
【００３６】
また本発明に係る半導体装置は、上記記載の走査ライン駆動回路と、 前記櫛歯駆動モード又は前記通常駆動モードの駆動モードに設定するための端子とを含むように構成することができる。
【００３７】
【発明の実施の形態】
以下、本発明の好適な実施の形態について図面を用いて詳細に説明する。なお、以下に説明する本実施形態は、特許請求の範囲に記載された本発明の内容を何ら限定するものではない。また本実施形態で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【００３８】
１． 電気光学装置
図１に、本実施形態における電気光学装置の構成の一例を示す。
【００３９】
本実施形態における電気光学装置１０は、液晶パネル（広義には、パネル）２０、データライン駆動回路（Ｘドライバ、ＳＥＧドライバ）３０、第１及び第２の走査ライン駆動回路（Ｙドライバ、ＣＯＭドライバ）４０、５０を含む。液晶パネル２０と、データライン駆動回路３０と、第１及び第２の走査ライン駆動回路４０、５０は、基板６０上に実装されている。基板６０は、透明絶縁基板、プリント基板、フレキシブル基板等の液晶パネル及び各駆動回路を電気的に接続することができるものをいい、本実施形態ではガラス基板を用いるものとする。
【００４０】
液晶パネル２０は、方向Ａにおいて複数の領域を有し、方向Ｂにおいても複数の領域を有している。方向Ａにおいて設けられた複数の領域のうちの１つの領域と、方向Ｂにおいて設けられた複数の領域のうちの１つの領域とを特定することにより、１つの画素（ドット）が特定される。一例として、方向Ａにおいて１６０個の領域を有し、方向Ｂにおいて１２０個の領域を有しているものとすると、液晶パネル２０は、１６０×１２０の画素を有することになる。本実施形態では、各画素の領域において、アクティブ素子（スイッチング素子）を含む。
【００４１】
このような画素に対応する領域を特定するため、液晶パネル２０は、方向Ａに複数のデータラインＤＬ1〜ＤＬM（Ｍは、２以上の自然数）が配列され、方向Ｂに複数の走査ラインＳＬ1〜ＳＬN（Ｎは、２以上の自然数）が配列される。
【００４２】
図２に、液晶パネル２０の画素の構成例を示す。
【００４３】
ここでは、データライン及び走査ラインにより特定される画素領域７０が、２端子型非線形素子（２端子型スイッチング素子）としての薄膜ダイオード（Thin
Film Diode：ＴＦＤ）を有する画素の構成例を示している。
【００４４】
この場合、画素領域７０において、走査ラインＳＬi（１≦ｉ≦Ｎ、ｉは自然数）とデータラインＤＬj（１≦ｊ≦Ｎ、ｊは自然数）との間に、ＴＦＤ７２と電気光学材料（液晶材）７４とが直列に電気的に接続される。なお、ＴＦＤ７２が走査ラインＳＬi側に接続され、電気光学材料７４がデータラインＤＬj側に接続されているが、これとは逆にＴＦＤ７２をデータラインＤＬj側に、電気光学材料７４を走査ラインＳＬi側に設ける構成としてもよい。
【００４５】
このようなＴＦＤ７２は、走査ラインＳＬiとデータラインＤＬjとの間の電位差で、オン・オフ制御される。したがって、画素の選択期間において、ＴＦＤ７２の閾値電圧より大きな電圧が印加されたとき、ＴＦＤ７２がオンとなって電気光学材料７４にデータラインＤＬjに供給されているデータ信号が書き込まれる。一方、画素の非選択期間において、走査ラインＳＬiとデータラインＤＬjとの電位差がＴＦＤ７２の閾値電圧より小さくなるように、走査ラインＳＬiの電位が設定される。
【００４６】
このように走査ラインＳＬiに設定する電位を制御することで、データラインＤＬjに供給されたデータ信号に対応した電荷の蓄積が可能となる。これにより、電気光学材料７４のスタティックな特性を生かすことができ、画素の高画質化を図ることができる。
【００４７】
上述した画素を特定するための複数のデータラインは、データライン駆動回路３０の複数の出力端子に接続される。また複数の走査ラインは、第１及び第２の走査ライン駆動回路４０、５０の複数の出力端子（出力パッド、出力電極）に接続される。
【００４８】
本実施形態において、方向Ｂに配列される複数の走査ラインは、櫛歯状に設けられている。すなわち、液晶パネル２０の各走査ラインは、方向Ｂにおいて交互に、第１又は第２の走査ライン駆動回路４０、５０の出力端子に接続される。したがって、液晶パネル２０において方向Ｂに配列される走査ラインは、例えば奇数本目の走査ライン（第１群の走査ライン）が第１の走査ライン駆動回路４０（一方の走査ライン駆動回路）に接続されているものとすると、その両隣の偶数本目の走査ライン（第２群の走査ライン）は第２の走査ライン駆動回路５０（他方の走査ライン駆動回路）に接続される。
【００４９】
図３（Ａ）、（Ｂ）に、このように櫛歯状に接続される走査ラインについて説明するための模式的な図を示す。ここでは、走査ラインが接続される走査ライン駆動回路について出力パッドのみを図示し、データラインについて図示を省略している。
【００５０】
液晶パネル２０の各走査ラインＳＬ1〜ＳＬNは、それぞれピッチＰSLだけ間隔を置いて配列されている。走査ライン駆動回路は、出力パッド間隔（出力ピッチ）ＰPDだけ間隔を置いて、出力パッドＰＤ1〜ＰＤMが配置されている。
【００５１】
ここで、単位面積当たりの画素数を増加させるために、走査ラインのピッチＰSLを小さくする場合を考える。
【００５２】
走査ライン駆動回路の出力パッド間隔ＰPDは、高耐圧性やノイズ耐圧性等により、デザインルールとして製造上の許容できる限界値を有している。したがって、液晶パネル２０の走査ラインのピッチＰSLを小さくしても、出力パッド間隔ＰPDはデザインルール上の制限が生じ、ピッチＰSLがある値より小さくなると、出力パッド間隔を狭くすることができず、その結果走査ライン駆動回路の出力パッド間隔ＰPDとのずれが生じる。
【００５３】
例えば、走査ラインＳＬiが走査ライン駆動回路の出力パッドＰＤjに接続されるものとすると、走査ラインＳＬi-1、ＳＬi+1は、走査ライン駆動回路の出力パッドＰＤj-1、ＰＤj+1に接続される。このとき、図３（Ａ）に示すように、走査ライン駆動回路の出力パッド間隔ＰPDと走査ラインのピッチＰSLとのずれにより、走査ラインＳＬi-1、ＳＬi+1は、配線を折り曲げて走査ライン駆動回路の出力パッドＰＤj-1、ＰＤj+1に接続する必要がある。したがって、走査ライン数が増えれば増えるほど、走査ライン駆動回路と液晶パネル２０との距離Ｌ1が大きくなってしまい、実装面積の増大を招く。
【００５４】
これに対して、本実施形態では、図３（Ｂ）に示すように、液晶パネル２０に対して第１及び第２の走査ライン駆動回路４０、５０を設け、走査ラインを交互に両走査ライン駆動回路４０、５０に接続する。こうすることで、走査ライン駆動回路の出力パッド間隔ＰPDと走査ラインのピッチＰSLとのずれを生じても、隣接する出力パッドには、１走査ライン置きに接続されるため、配線の折り曲げ領域を無理なく設けることができ、液晶パネル２０と第１又は第２の走査ライン駆動回路４０、５０との距離Ｌ2、Ｌ3を小さくすることができる。これにより、実装面積の効率化を図ることができるようになる。
【００５５】
特に、走査ラインのピッチＰSLが、走査ライン駆動回路の出力パッド間隔ＰPDの半分のとき、各走査ラインは折り曲げることなく走査ライン駆動回路の出力パッドと接続することができるので、距離Ｌ2、Ｌ3を最小にすることができる。
【００５６】
図１に戻って説明を続ける。
【００５７】
このように櫛歯状に接続される走査ラインと交差するデータラインを駆動するデータライン駆動回路３０は、液晶パネル２０を駆動するためのデータ信号を出力する。データライン駆動回路３０は、例えば画像データを記憶するＲＡＭ（Random Access Memory）を含み、外部のＭＰＵ（Micro Processor Unit）９０が接続されている。データライン駆動回路３０は、ＭＰＵ９０から、画像データ、画像データを記憶するＲＡＭの記憶領域を制御するアドレス、又は書き込み制御や読み出し制御を行うための各種制御信号が供給される。
【００５８】
このようなデータライン駆動回路３０は、ＲＡＭに記憶された画像データに基づいて、液晶パネル２０の方向Ａに配列された複数のデータラインに供給するデータ信号を生成する。
【００５９】
また、データライン駆動回路３０は、第１及び第２の走査ライン駆動回路４０、５０に対して表示制御信号を供給することで、第１及び第２の走査ライン駆動回路４０、５０と強調して、液晶パネル２０において画像表示を行う。
【００６０】
第１の走査ライン駆動回路４０は、データライン駆動回路３０から供給される表示制御信号に基づいて、液晶パネル２０を走査するための走査信号を生成し、複数の走査ラインＳＬ1〜ＳＬNのうち、液晶パネル２０の方向Ｂに配列された複数の走査ライン（第１群の走査ライン）ＳＬ1、ＳＬ3、・・・、ＳＬN-1を垂直走査期間内に走査する。なお、ここでは説明の便宜上、Ｎを偶数としている。
【００６１】
第２の走査ライン駆動回路５０は、データライン駆動回路３０から供給される表示制御信号に基づいて、液晶パネル２０を走査するための走査信号を生成し、液晶パネル２０の方向Ｂに配列された複数の走査ライン（第２群の走査ライン）ＳＬ2、ＳＬ4、・・・、ＳＬNを垂直走査期間内に走査する。
【００６２】
このような本実施形態における第１及び第２の走査ライン駆動回路４０、５０は、データライン駆動回路３０から供給される表示制御信号に基づいて、一走査期間ごとに交互に走査することで、垂直走査期間内に、液晶パネル２０の方向Ｂに配列された走査ラインＳＬ1、ＳＬ2、ＳＬ3、・・・、ＳＬN-1、ＳＬNを順次走査する。
【００６３】
ところで、電気光学装置においては、表示すべき情報量の増大に伴い液晶パネルのサイズが大きくなる一方、半導体装置の製造技術の進歩によりデータライン駆動回路及び走査ライン駆動回路の面積が小さくなる傾向にある。この場合、以下のように電気光学装置の各部を構成することができる。
【００６４】
図４に、本実施形態における電気光学装置の各部の配置例を示す。
【００６５】
ここで、図１に示す電気光学装置において、機能的に同一部分については同一符号を付し、適宜説明を省略する。また、方向Ａに配列されるデータラインについて図示を省略する。
【００６６】
電気光学装置１０の液晶パネル２０の周囲の４辺のうち、データラインの配列方向（方向Ａ、又は走査ラインが延びる方向）の辺であって、データライン駆動回路３０が配置される位置に近い方の辺を、第１の辺ＳＤ１とする。このとき、液晶パネル２０の近傍に、その第１の辺ＳＤ１に沿って、第１群の走査ラインＳＬ1、ＳＬ3、・・・、ＳＬN-1を走査駆動する第１の走査ライン駆動回路４０、データライン駆動回路３０、第２群の走査ラインＳＬ2、ＳＬ4、・・・、ＳＬNを走査駆動する第２の走査ライン駆動回路５０を順に配置する。
【００６７】
したがって、液晶パネル２０の第１の辺ＳＤ１と直交する第２及び第３の辺ＳＤ２、ＳＤ３に沿って第１及び第２の走査ライン駆動回路４０、５０を配置することなく、方向Ｂに配列された走査ラインそれぞれを配線で接続する。これにより、液晶パネル２０の両脇の長さ１００、１１０を短くすることができるので、電気光学装置１０の狭額縁化を実現することができる。しかも、両脇について対称な形状を維持することができるので、この電気光学装置１０を表示部に採用する電子機器のデザイン性を損なうことがない。
【００６８】
なお、画素と同一基板上に各駆動回路が実装された場合には、画素領域の近傍部に、複数のデータラインの配列方向において、第１群の走査ラインＳＬ1、ＳＬ3、・・・、ＳＬN-1を走査駆動する第１の走査ライン駆動回路４０、データライン駆動回路３０、第２群の走査ラインＳＬ2、ＳＬ4、・・・、ＳＬNを走査駆動する第２の走査ライン駆動回路５０を順に配置するようにしてもよい。
【００６９】
２． 駆動波形
本実施形態における液晶パネル２０は、画素領域にスイッチング素子としてのＴＦＤを有しており、表示品位の低下を防止するため間引き駆動を行う。
【００７０】
ここで、間引き駆動とは、選択期間において走査ラインに選択電圧を印加される期間を間引くことによって、非選択期間におけるＴＦＤのリークを一定に保つ駆動をいう。
【００７１】
図５（Ａ）、（Ｂ）、（Ｃ）に、間引き駆動について説明するための駆動波形を示す。
【００７２】
ここでは、走査ラインＳＬiとデータラインＤＬjにより特定される画素に着目して、走査ラインＳＬiに供給される走査信号と、データラインＤＬjに供給されるデータ信号について示している。
【００７３】
走査ラインＳＬiは、１Ｆ（フレーム）期間中に１度だけ選択され、フレームごとに極性反転される走査信号が供給される。ここで、電圧ＶＳＰ及びＶＳＮを正極性及び負極性における選択電圧とし、電圧ＶＨＰ及びＶＨＮを正極性及び負極性における非選択電圧とし、電圧ＶＨＰ及びＶＨＮをデータラインＤＬjに供給されるデータ信号の高電位側及び低電位側の電圧とする。このとき、選択電圧ＶＳＰ及びＶＳＮは、データ信号の高電位側及び低電位側の電圧の中間電圧ＶＣを基準に対称となる。したがって、フレームごとに図２に示す電気光学材料７４に対して交流化電圧が印加される。
【００７４】
走査ラインＳＬiに供給される走査信号は、走査ラインＳＬiが選択される１水平走査期間（１Ｈ）の半分の後半期間（０．５Ｈ）だけ選択電圧ＶＳＰとなり、その後非選択電圧ＶＨＰとなる。また、走査ラインＳＬiに供給される走査信号は、次の選択期間の１Ｈの後半期間（０．５Ｈ）だけ選択電圧ＶＳＮとなった後、非選択電圧ＶＨＮとなる。以降、この走査信号は、同様に繰り返し変化する。
【００７５】
これに対して、走査ラインＳＬiとデータラインＤＬjとにより特定される画素の表示内容がオン表示である場合、図５（Ａ）に示すように、データラインＤＬjに供給されるデータ信号は、例えば当該水平走査期間の前半期間（前半の０．５Ｈ）において高電位側の電圧ＶＨＰとなり、その後半期間（後半の０．５Ｈ）において低電位側の電圧ＶＨＮとなる。この場合、次の選択期間において、データラインＤＬjに供給されるデータ信号は、当該水平走査期間の前半期間（前半の０．５Ｈ）において低電位側の電圧ＶＨＮとなり、その後半期間（後半の０．５Ｈ）において高電位側の電圧ＶＨＰとなる。
【００７６】
同様に、走査ラインＳＬiとデータラインＤＬjとにより特定される画素の表示内容がオフ表示である場合、図５（Ｃ）に示すように、データラインＤＬjに供給されるデータ信号は、例えば当該水平走査期間の前半期間（前半の０．５Ｈ）において低電位側の電圧ＶＨＮとなり、その後半期間（後半の０．５Ｈ）において高電位側の電圧ＶＨＰとなる。この場合、次の選択期間において、データラインＤＬjに供給されるデータ信号は、当該水平走査期間の前半期間（前半の０．５Ｈ）において高電位側の電圧ＶＨＰとなり、その後半期間（後半の０．５Ｈ）において高電位側の電圧ＶＨＮとなる。
【００７７】
なお、中間調表示を行う場合、図５（Ｂ）に示すように１水平走査期間の中間をまたがるように走査信号の極性に応じて、データ信号に高電位側及び低電位側の電圧を供給すればよい。
【００７８】
また、図５（Ａ）、（Ｂ）、（Ｃ）の破線領域では、データラインＤＬjが他の走査ラインとにより特定される画素の表示内容や極性に応じて定められる電圧が、データラインＤＬjに供給される。
【００７９】
このように、オン表示の場合、水平走査期間の後半期間において、走査ラインＳＬiに供給される走査信号の選択電圧の極性と、データラインＤＬjに供給されるデータ信号の電圧の極性とが逆極性となる。これに対し、オフ表示の場合、水平走査期間の後半期間において、走査ラインＳＬiに供給される走査信号の選択電圧の極性と、データラインＤＬjに供給されるデータ信号の電圧の極性とが同極性となる。
【００８０】
すなわち、走査ラインＳＬiにおいて、０．５Ｈずつ、互いに極性が反転した選択電圧が印加され、データ信号は高電位側及び低電位側の電圧がそれぞれ供給されることになる。したがって、非選択期間において、表示内容に関わらず、電気光学材料７４に一定の電圧が印加されることになるため、非選択期間でのＴＦＤ７２のオフリーク量を一定にして表示品位の低下を防止することができる。
【００８１】
本実施形態において、上述した間引き駆動は、１水平走査期間の前半の０．５Ｈだけを間引いて、後半の０．５Ｈだけ走査信号を用いる。
【００８２】
３． データライン駆動回路と走査ライン駆動回路
データライン駆動回路３０は、上述したようにＭＰＵ９０から、画像データ、画像データを記憶するＲＡＭの記憶領域を制御するアドレス、又は書き込み制御や読み出し制御を行うための各種制御信号が供給される。データライン駆動回路３０は、ＲＡＭに記憶された画像データに基づいて、液晶パネル２０の方向Ａに配列された複数のデータラインに供給するデータ信号を生成する。
【００８３】
また、データライン駆動回路３０は、第１及び第２の走査ライン駆動回路４０、５０と協調して液晶パネル２０に画像表示を行うために、第１及び第２の走査ライン駆動回路４０、５０に対して、走査駆動を行うための表示制御信号を出力する。第１及び第２の走査ライン駆動回路４０、５０は、この表示制御信号に基づいて、第１及び第２群の走査ラインを走査駆動する。
【００８４】
このとき、上述したように櫛歯状に接続された走査ラインを交互に駆動するように、データライン駆動回路３０は、第１及び第２の走査ライン駆動回路４０、５０に対して、それぞれ別個に制御する必要がある。しかしながら、データライン駆動回路３０は、第１及び第２の走査ライン駆動回路４０、５０に対して別個の表示制御信号を出力すると、データライン駆動回路３０のコスト高となる。また、データライン駆動回路３０は、表示色数などの変化に対応させるために種類が増える傾向にあり、駆動方法に依存することなく、できるだけ汎用性が高いことが望ましい。
【００８５】
そこで、本実施形態において、第１及び第２の走査ライン駆動回路４０、５０は、データライン駆動回路３０により、以下のように表示制御される。
【００８６】
図６（Ａ）、（Ｂ）に、本実施形態における第１及び第２の走査ライン駆動回路４０、５０と、データライン駆動回路３０との接続関係を説明するための図を示す。
【００８７】
ここでは、液晶パネル２０の第１の辺ＳＤ１に沿って、第１の走査ライン駆動回路４０、データライン駆動回路３０、第２の走査ライン駆動回路５０が順に配置されている。
【００８８】
データライン駆動回路３０は、上述したようにＭＰＵ９０から、画像データ、画像データを記憶するＲＡＭの記憶領域を制御するアドレス、又は書き込み制御や読み出し制御を行うための各種制御信号が供給される。データライン駆動回路３０は、ＲＡＭに記憶された画像データに基づいて、液晶パネル２０の方向Ａに配列された複数のデータラインに供給するデータ信号を生成する。
【００８９】
また、データライン駆動回路３０は、第１及び第２の走査ライン駆動回路４０、５０に対して、表示制御信号として、ＰＯＳ１信号、ＰＯＳ２信号、ＤＹ信号、ＸＩＮＨ信号及びＹＳＣＬ信号を出力する。
【００９０】
ＰＯＳ１信号、ＰＯＳ２信号は、供給先の走査ライン駆動回路が、データライン駆動回路３０に対して左右どちらの位置に配置されているかを示す配置情報である。この配置情報は、データライン駆動回路３０の配置位置を基準とすることにより、例えば左右の位置を２値で表現して配置情報を簡素化することができ、回路構成を簡素にすることができる。この配置情報としてのＰＯＳ１信号、ＰＯＳ２信号に基づいて、供給先の走査ライン駆動回路は、上述したように櫛歯状に接続された走査ラインの走査駆動タイミングを生成する。
【００９１】
例えば、第１の走査ライン駆動回路４０は、ＰＯＳ１信号に基づいて、データライン駆動回路３０に対して左側に配置されていることを判別し、第１群の走査ラインの走査タイミングに合わせて走査駆動を行う。また、同様に第２の走査ライン駆動回路５０は、ＰＯＳ２信号に基づいて、データライン駆動回路３０に対して右側に配置されていることを判別し、第２群の走査ラインの走査タイミングに合わせて走査駆動を行う。
【００９２】
ＤＹ信号、ＹＳＣＬ信号及びＸＩＮＨ信号は、データライン駆動回路３０から第１及び第２の走査ライン駆動回路４０、５０それぞれに対し、共通に供給される。
【００９３】
ＤＹ信号は、第１及び第２の走査ライン駆動回路のシフトレジスタのデータ入力信号である。
【００９４】
ＹＳＣＬ信号は、表示データのシフトクロック入力信号である。
【００９５】
ＸＩＮＨ信号（広義には、有効化信号）は、シフトクロック入力信号を間引きして間引き駆動を行うための信号である。このＸＩＮＨ信号により、間引き駆動するための走査信号のエッジのみを有効化する。
【００９６】
なお、図６（Ａ）に示すように第１及び第２の走査ライン駆動回路４０、５０は、データライン駆動回路３０からのＰＯＳ１信号、ＰＯＳ２信号に基づいて、データライン駆動回路３０に対する配置位置を判別するようにしていたが、これに限定されるものではない。例えば、図６（Ｂ）に示すように、第１及び第２の走査ライン駆動回路４０、５０の配置情報を入力するための端子に、第１の走査ライン駆動回路４０についてはデータライン駆動回路３０に対して左側に配置されていることを示す電源レベルを入力し、第２の走査ライン駆動回路５０についてはデータライン駆動回路３０に対して右側に配置されていることを示す接地レベルを入力するようにしてもよい。この場合、データライン駆動回路３０は、第１及び第２のデータライン駆動回路３０に対して、共通の表示制御信号のみを供給すればよいので、データライン駆動回路３０の汎用性をより一層向上させることができる。
【００９７】
３．１ データライン駆動回路
図７に、データライン駆動回路３０の構成の一例を示す。
【００９８】
データライン駆動回路３０は、ＭＰＵインタフェース１２０と、ＲＡＭ１２２と、アドレス制御回路１２４と、出力ドライバ１２６と、タイミング制御回路１２８とを含む。
【００９９】
ＭＰＵインタフェース１２０は、ＭＰＵ９０との接続を行うためのインタフェース回路である。
【０１００】
ＲＡＭ１２２は、ＭＰＵ９０からＭＰＵインタフェース１２０を介して入力された画像データを記憶する。
【０１０１】
アドレス制御回路１２４は、ＭＰＵ９０からＭＰＵインタフェース１２０を介して入力されたアドレスにしたがって、ＲＡＭ１２２における画像データの記憶領域を指定する。
【０１０２】
出力ドライバ１２６は、ＲＡＭ１２２に記憶された画像データに基づいてデータ信号を生成し、データラインＤＬ1〜ＤＬMそれぞれに接続されるデータ電極１３０1〜１３０Mに出力する。
【０１０３】
タイミング制御回路１２８は、データ電極１３０1〜１３０Mに出力するデータ信号の出力タイミングを制御する。さらに、タイミング制御回路１２８は、第１及び第２の走査ライン駆動回路４０、５０により生成される走査信号の出力タイミングを制御する。より具体的には、タイミング制御回路１２８は、水平走査タイミングを規定するラインパルスであるＹＳＣＬ信号、シフトレジスタへのデータ入力であるＤＹ信号、ＹＳＣＬ信号のエッジを有効化して間引き駆動を行うためのＸＩＮＨ信号などの表示制御信号を、第１及び第２の走査ライン駆動回路４０、５０に供給する。さらに、タイミング制御回路１２８は、表示制御信号として、第１及び第２の走査ライン駆動回路４０、５０それぞれに対して、データライン駆動回路３０に対して左側に配置されているか、右側に配置されているかを示す配置情報をＰＯＳ１信号、ＰＯＳ２信号として供給する。
【０１０４】
このように、データライン駆動回路３０は、各走査ライン駆動回路に対して、配置情報としてのＰＯＳ信号を別個に供給する以外は、各走査ラインに対して共通の表示制御信号を供給し、各走査ライン駆動回路において走査すべきタイミングで走査駆動を行うようにしている。これにより、データライン駆動回路３０は、櫛歯状に接続された走査ラインに対して交互に駆動する櫛歯駆動や、通常の走査ラインに対して順次駆動する通常駆動などの駆動方法に依存することなく、走査ライン駆動回路に対して供給すべき信号を変更する必要がない。したがって、データライン駆動回路３０の汎用性を高めることができ、低コスト化を図ることができる。
【０１０５】
３．２ 走査ライン駆動回路
図８に、本実施形態における走査ライン駆動回路の原理的構成の概要を示す。本実施形態における第１及び第２の走査ライン駆動回路４０、５０は、以下に述べる走査ライン駆動回路１００と原理的に同様の構成をなし、動作も同様であるものとする。
【０１０６】
走査ライン駆動回路２００は、原理的には、走査制御信号生成回路２１０、選択出力回路２２０、走査駆動回路２３０を含む。
【０１０７】
走査制御信号生成回路２１０は、例えばデータライン駆動回路３０から入力された表示制御信号に基づいて、走査駆動を行うための走査制御信号を生成する。より具体的には、走査制御信号生成回路２１０は、第１群の走査ラインを走査駆動するための第１の走査制御信号を生成する第１の走査制御信号生成回路２１２と、第２群の走査ラインを走査駆動するための第２の走査制御信号を生成する第２の走査制御信号生成回路２１４を含む。
【０１０８】
選択出力回路２２０は、例えばデータライン駆動回路３０から入力された配置情報に基づいて、第１及び第２の走査制御信号のうちいずれか一方を走査制御信号として選択出力する。
【０１０９】
走査駆動回路２３０は、選択出力回路２２０によって選択出力された走査制御信号に基づいて、走査駆動を行うための走査信号を生成し、走査ラインに供給する。
【０１１０】
このような走査ライン駆動回路２００は、配置情報にしたがって、表示制御信号に基づいて生成した第１及び第２の走査制御信号のいずれか一方により走査信号を生成するようにしたので、第１及び第２群の走査ラインの各ラインが櫛歯状に交互に配置される場合に、走査ライン駆動回路側のみで適切な櫛歯駆動を行うことができる。
【０１１１】
３．２．１ 構成例
次に、上述した原理的な構成を制御回路に含む走査ライン駆動回路について、具体的に説明する。
【０１１２】
図９に、本実施形態における第１の走査ライン駆動回路４０の構成例を示す。
【０１１３】
ここでは、第１の走査ライン駆動回路４０について説明するが、第２の走査ライン駆動回路５０についても同様である。
【０１１４】
第１の走査ライン駆動回路４０は、制御回路３００、シフトレジスタ３１０、出力コントロール回路３２０、レベルシフタ３４０、ドライバ３５０を含む。
【０１１５】
なお第１の走査ライン駆動回路４０が半導体装置に実装される場合には、配置情報を入力するための端子と、表示制御信号を入力するための端子とを含んで構成される。表示制御信号を入力するための端子は、データライン駆動回路３０から供給される表示制御信号が供給される。
【０１１６】
制御回路３００は、図８に示す機能部を含む論理回路により構成され、データライン駆動回路３０から入力されるＤＹ信号、ＹＳＣＬ信号、ＰＯＳ信号（図６（Ａ）におけるＰＯＳ１信号）、ＸＩＮＨ信号などの表示制御信号に基づいて、走査制御信号（ＤＹＯ信号、ＹＳＣＬＯ信号、ＩＮＨＯ信号）を生成する。
【０１１７】
より具体的には、制御回路３００は、ＰＯＳ信号に基づいて、第１群の走査ラインを走査駆動するための走査タイミングに対応した第１の走査制御信号と、第２群の走査ラインを走査駆動するための走査タイミングに対応した第２の走査制御信号を生成する。
【０１１８】
シフトレジスタ３１０は、走査ラインに対応して設けられたフリップフロップが順次接続される。そして、制御回路３００によって生成されたＤＹＯ信号を、ＹＳＣＬＯ信号に同期して順次シフトする。
【０１１９】
出力コントロール回路３２０は、レベルシフタ３４０でレベルシフトされる信号の出力コントロールを行う。より具体的には、出力コントロール回路３２０は、液晶に印加される電圧の極性が反転するように、液晶駆動のための交流化信号であるＦＲ信号に基づいて、選択期間における表示アクセス期間と非表示アクセス期間とに応じて、電位Ｖ０、Ｖ１、Ｖ４、Ｖ５を出力するタイミングを生成する。または、出力コントロール回路３２０は、制御回路３００によって生成されたＩＮＨＯ信号に基づいて、シフトレジスタ３１０から入力されたシフトデータをマスクして無効化する。
【０１２０】
レベルシフタ３４０は、液晶パネル２０の液晶材等に応じた電圧レベルにシフトする。
【０１２１】
ドライバ３５０は、レベルシフタ３４０から入力された信号に基づいて電位Ｖ０、Ｖ１、Ｖ４、Ｖ５のいずれかを、走査ラインが接続される走査電極ＣＯＭ１〜ＣＯＭ９０に出力する。
【０１２２】
このような第１の走査ライン駆動回路４０は、図１０に示すように、ＹＳＣＬ信号の立ち下がりでＤＹ信号が「Ｌ」レベルのときに開始される各水平走査期間において、その後半部がＸＩＮＨ信号により有効化された走査信号（走査クロック）を、走査電極ＣＯＭ１〜ＣＯＭ９０に出力する。
【０１２３】
図１１（Ａ）、（Ｂ）に、制御回路３００の構成の一例を示す。
【０１２４】
ここで、ＸＲＥＳ信号は、反転リセット信号である。
【０１２５】
制御回路３００は、走査制御信号生成回路４１０、選択出力回路４２０、走査制御信号変換回路４３０を含む。
【０１２６】
走査制御信号生成回路４１０は、図８に示す走査制御信号生成回路２１０に対応する。選択出力回路４２０は、図８に示す選択出力回路２２０に対応する。走査制御信号変換回路４３０は、図８に示す走査駆動回路２３０に出力すべき走査制御信号に変換する。
【０１２７】
走査制御信号生成回路４１０は、データライン駆動回路３０から供給されたＤＹ信号、ＹＳＣＬ信号、ＸＩＮＨ信号、ＰＯＳ信号から、第１の走査制御信号のうちＬＤＹ信号及びＬＸＩＮＨ信号、第２の走査制御信号のうちＲＤＹ信号及びＲＸＩＮＨ信号を生成する。
【０１２８】
ここで、ＬＤＹ信号は左（Ｌ）側のＤＹ信号、ＲＤＹ信号は右（Ｒ）側のＤＹ信号を意味する。また、ＬＸＩＮＨ信号は左（Ｌ）側のＸＩＮＨ信号、ＲＸＩＮＨ信号は右（Ｒ）側のＸＩＮＨ信号を意味する。
【０１２９】
選択出力回路４２０は、配置情報としてのＰＯＳ信号に基づいて、ＬＸＩＮＨ信号及びＲＸＩＮＨ信号のうちいずれか一方と、ＬＤＹ信号及びＲＤＹ信号のうちいずれか一方とを選択出力する。
【０１３０】
走査制御信号変換回路４３０は、データライン駆動回路３０から入力されたＹＳＣＬ信号と、ＬＸＩＮＨ信号及びＲＸＩＮＨ信号のうちいずれか一方との論理積であるＹＳＣＬＯ信号を生成する。また走査制御信号変換回路４３０は、ＬＸＩＮＨ信号及びＲＸＩＮＨ信号のうちいずれか一方をラッチしたＩＮＨＯ信号を生成する。さらに、走査制御信号変換回路４３０は、ＬＤＹ信号及びＲＤＹ信号のうちいずれか一方をラッチしたＤＹＯ信号を生成する。
【０１３１】
図１２に、制御回路３００の動作の一例を示す。
【０１３２】
ここでは、走査制御信号であるＹＳＣＬＯ信号、ＤＹＯ信号、ＩＮＨＯ信号のうち、第１の群の走査ラインを走査駆動するための走査制御信号をそれぞれＹＳＣＬＯ（Ｌ）信号、ＤＹＯ（Ｌ）信号、ＩＮＨＯ（Ｌ）信号、第２の群の走査ラインを走査駆動するための走査制御信号をそれぞれＹＳＣＬＯ（Ｒ）信号、ＤＹＯ（Ｒ）信号、ＩＮＨＯ（Ｒ）信号としている。
【０１３３】
制御回路３００は、ＹＳＣＬ信号の立ち下がりにおいて、ＤＹ信号が「Ｌ」レベルのとき、垂直走査期間の開始であると判別する。図１２では、ＴＭ１においてＤＹ信号が「Ｌ」レベルのとき、シフトクロックであるＹＳＣＬ信号のエッジを有効化するＸＩＮＨ信号を、第１群の走査ライン用のＬＸＩＮＨ信号と、第２群の走査ライン用のＲＸＩＮＨ信号とに分離する。
【０１３４】
また、第１群の走査ライン用のＬＤＹ信号については、ＤＹ信号をディレイ素子で遅延させて生成する。第２群の走査ライン用のＲＤＹ信号については、一選択期間後に「Ｈ」レベルとなるＲＸＩＮＨ信号により、ＬＤＹ信号より一選択期間後に「Ｈ」レベルの状態となる。
【０１３５】
そして、配置情報としてのＰＯＳ信号に応じて、第１及び第２群のライン用の各種走査制御信号のいずれか一方を選択出力して、ＹＳＣＬＯ信号、ＤＹＯ信号、ＩＮＨＯ信号を出力する。
【０１３６】
その結果、ＴＭ２において、ＤＹＯ（Ｌ）信号が「Ｈ」レベルでＹＳＣＬＯ（Ｌ）信号が出力される選択期間では、走査ラインＳＬ1に対して走査信号が出力される。これ以降、第１群の走査ラインに対して、一選択期間おきに走査信号が出力されることになる。
【０１３７】
また、ＴＭ３において、ＤＹＯ（Ｒ）信号が「Ｈ」レベルでＹＳＣＬＯ（Ｒ）信号が出力される選択期間では、走査ラインＳＬ2に対して走査信号が出力される。これ以降、第２群の走査ラインに対して、一選択期間おきに走査信号が出力されることになる。
【０１３８】
ここでは、第１の走査ライン駆動回路４０について説明したが、第２の走査ライン駆動回路５０についても同様である。
【０１３９】
このように第１の走査ライン駆動回路４０（第２の走査ライン駆動回路５０）は、ＴＦＤを用いた液晶パネルの表示品位を向上するために行われる間引き駆動を制御するＸＩＮＨ信号を流用して、配置情報としてのＰＯＳ信号とともに、データライン駆動回路３０から入力される表示制御信号から、第１群の走査ライン若しくは第２群の走査ラインを走査駆動するための走査信号を生成するようにした。これにより、データライン駆動回路３０は、櫛歯駆動を行う第１及び第２の走査ライン駆動回路４０、５０に対して共通の表示制御信号を供給するだけでよく、駆動方法に依存することなく汎用性を向上させることができるようになる。
【０１４０】
４． 変形例
上述した走査ライン駆動回路は、図８に示したものに限定されるものではない。例えば、上述したように第１および第２群の走査ラインの各ラインを交互に走査する櫛歯駆動モードと、第１及び第２群の走査ラインをそれぞれ順次駆動する通常駆動モードとを切り替えるモード設定手段を設けるようにしてもよい。
【０１４１】
なお本変形例における走査ライン駆動回路が半導体装置に実装される場合には、上述した配置情報を入力するための端子と、表示制御信号を入力するための端子のほかに、モード設定を行うための端子とを含んで構成される。この場合、モード設定は、モード設定信号の論理レベルに応じて切り替えるようにしてもよいし、ＭＰＵなどからの制御コマンドにより切り替えるようにしてもよい。
【０１４２】
図１３に、本変形例における走査ライン駆動回路の構成の概要を示す。
【０１４３】
ただし、図８に示す本実施形態における走査ライン駆動回路と同一部分には同一符号を付し、適宜説明を省略する。
【０１４４】
本変形例における走査ライン駆動回路は、上述した本実施形態における第１及び第２の走査ライン駆動回路４０、５０のいずれにも適用することができる。
【０１４５】
本変形例における走査ライン駆動回路５００は、走査制御信号生成回路２１０、選択出力回路２２０、セレクタ５１０、モード設定回路５２０、走査駆動回路２３０を含む。
【０１４６】
選択出力回路２２０は、例えばデータライン駆動回路３０から入力された配置情報に基づいて、第１及び第２の走査制御信号のうちいずれか一方を選択走査制御信号として選択出力する。
【０１４７】
セレクタ５１０は、モード設定回路５２０によって出力されたモード信号に基づいて、選択出力回路２２０からの選択走査制御信号、又はデータライン駆動回路３０から入力された表示制御信号のいずれか一方を走査制御信号として出力する。
【０１４８】
モード設定回路５２０は、例えばＭＰＵ９０からのモード設定信号にしたがって、通常駆動モード或いは櫛歯駆動モードのいずれかのモード設定を行う。設定したモードは、モード信号としてセレクタ５１０に出力される。
【０１４９】
走査駆動回路２３０は、セレクタ５１２０によって選択出力された走査制御信号に基づいて、走査駆動を行うための走査信号を生成し、走査ラインに供給する。
【０１５０】
このような走査ライン駆動回路５００は、配置情報にしたがって表示制御信号に基づいて生成した第１及び第２の走査制御信号のいずれか一方により走査信号を生成して櫛歯駆動を行う櫛歯駆動モードと、第１及び第２群の走査ラインをそれぞれ順次駆動する通常駆動モードとを、モード設定によって切り替えるようにした。
【０１５１】
すなわち、櫛歯駆動モードでは上述したように第１及び第２群の走査ラインの各走査ラインを交互に駆動するとともに、通常駆動モードの場合は、丈寿膣下走査制御信号生成回路を倍パスしてデータライン駆動回路３０から入力された表示制御信号に基づいて各走査ラインを順次駆動する。
【０１５２】
この場合、走査ライン駆動回路の実装状況によって変更される走査駆動に柔軟に対応することができる。
【０１５３】
５． 電子機器
次に、上述した電気光学装置を電子機器に適用する場合について説明する。
【０１５４】
図１４に、本実施形態における電気光学装置を適用した電子機器のブロック図の一例を示す。
【０１５５】
本実施形態における電気光学装置１０００は、バスを介してＭＰＵ１０１０と接続される。このバスには、ＶＲＡＭ１０２０、通信部１０３０も接続される。
【０１５６】
ＭＰＵ１０１０は、バスを介して各部を制御する。
【０１５７】
ＶＲＡＭ１０２０は、例えば電気光学装置１０００のパネル１００２の画素に１対１に対応する記憶領域を有し、ＭＰＵ１０１０によってランダムに書き込まれた画像データが、走査方向にしたがってシーケンシャルに読み出されるようになっている。
【０１５８】
通信部１０３０は、外部（例えばホスト装置や他の電子機器）との間で通信を行うための各種の制御を行うものであり、その機能は、各種プロセッサ、あるいは通信用ＡＳＩＣ等のハードウェアや、プログラム等により実現できる。
【０１５９】
このような電子機器において、例えば、ＭＰＵ１０１０は、電気光学装置１０００のパネル１００２の駆動に必要な各種タイミング信号を生成して、電気光学装置１０００のデータライン駆動回路１００４に供給する。データライン駆動回路１００４は、本実施形態又は本変形例における走査ライン駆動回路を適用した第１及び第２の走査ライン駆動回路１００６、１００８に対して同一の表示制御信号を出力する。第１及び第２の走査ライン駆動回路１００６、１００８は、例えばＭＰＵ１０１０から指定された配置情報にしたがって、それぞれ第１及び第２群の走査ラインを駆動するための走査信号を生成し、第１及び第２群の走査ラインの各走査ラインを交互に駆動する。
【０１６０】
これにより、電気光学装置１０００の実装効率を向上させることができるとともに、櫛歯駆動制御に特化させることなくデータライン駆動回路１００４の汎用性を向上させることができる。
【０１６１】
図１５に、本実施形態における電気光学装置を適用した携帯電話の斜視図を示す。
【０１６２】
携帯電話１２００は、複数の操作ボタン１２０２、受話口１２０４、送話口１２０６、パネル１２０８を備える。パネル１２０８は、本実施形態における電気光学装置を構成するパネルが適用される。このパネル１２０８は、待ち受け時には電界強度や、番号、文字などを表示する一方、着信時又は発信時には、全領域を表示領域とする。この場合、表示領域を制御することで、電力消費を低減することができる。
【０１６３】
なお本発明は、上記実施形態（上記変形例）で説明したものに限らず、種々の変形実施が可能である。
【０１６４】
なお、本実施形態又は本変形例における走査ライン駆動回路を用いた電気光学装置を適用する電子機器としては、低消費電力化の要求の強い機器、例えば上述した携帯電話の他、ページャ、時計、ＰＤＡ（個人向け情報端末）などが好適である。ただし、この他に、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等にも適用可能である。
【０１６５】
また、本実施形態又は本変形例において、液晶パネルの画素にスイッチング素子としてＴＦＤを用いた場合について説明したが、これに限定されるものではない。例えば、薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）をスイッチング素子として用いることも可能である。
【０１６６】
さらにまた、本実施形態又は本変形例において、電気光学材料として液晶を用いた表示装置を例に説明したが、エレクトロルミネッセンスや、蛍光表示管、プラズマディスプレイ、有機ＥＬなど電気光学効果を用いた全ての装置に適用可能である。
【０１６７】
さらに、本実施形態又は本変形例では、ガラス基板上にパネルの画素と各種駆動回路とが配置されるものとして説明したが、これに限定されるものではない。例えば、各種駆動回路（本実施形態又は本変形例におけるデータライン駆動回路、走査ライン駆動回路）を半導体装置に実装して、画素の領域を有するパネルと同一基板上に配置するように構成してもよい。
【０１６８】
さらに、本実施形態又は本変形例では、液晶パネルの第１及び第２群の走査ラインの各走査ラインが櫛歯状に交互に第１及び第２の走査ライン駆動回路に接続されているものとして説明したが、これに限定されるものではない。例えば、走査ラインの間隔が厳しくない場合、各走査ラインが櫛歯状に配列されずにまとまって配列された第１及び第２群の走査ラインを、第１群の走査ライン、第２群の走査ラインの順に群ごとに順次走査駆動を行うようにしてもよい。
【図面の簡単な説明】
【図１】本実施形態における電気光学装置の構成の一例を示すブロック図である。
【図２】本実施形態における液晶パネルの画素の構成例を示す構成図である。
【図３】図３（Ａ）、（Ｂ）は、櫛歯状に接続される走査ラインについて模式的に示す説明図である。
【図４】本実施形態における電気光学装置の各部の配置例を示す説明図である。
【図５】図５（Ａ）、（Ｂ）、（Ｃ）は、間引き駆動の駆動波形を示す説明図である。
【図６】図６（Ａ）、（Ｂ）は、本実施形態における第１及び第２の走査ライン駆動回路と、データライン駆動回路との接続関係を示す説明図である。
【図７】データライン駆動回路の構成の一例を示すブロック図である。
【図８】本実施形態における走査ライン駆動回路の原理的構成の概要を示す構成図である。
【図９】本実施形態における第１の走査ライン駆動回路の構成例を示すブロック図である。
【図１０】本実施形態における第１の走査ライン駆動回路の駆動波形の一例を示すタイミングチャートである。
【図１１】図１１（Ａ）、（Ｂ）は、本実施形態における制御回路の構成の一例を示す回路図である。
【図１２】本実施形態における制御回路の動作の一例を示すタイミングチャートである。
【図１３】本変形例における走査ライン駆動回路の構成の概要を示す構成図である。
【図１４】本実施形態における電気光学装置を適用した電子機器の一例を示すブロック図である。
【図１５】本実施形態における電気光学装置を適用した携帯電話の斜視図である。
【符号の説明】
ＤＬ1〜ＤＬM、ＤＬj データライン
ＳＬ1〜ＳＬN、ＳＬi 走査ライン
１０、１０００ 電気光学装置
２０、１００２ 液晶パネル
３０、１００４ データライン駆動回路
４０、２００、１００６ 第１の走査ライン駆動回路
５０、１００８ 第２の走査ライン駆動回路
６０ 基板
７０ 画素領域
７２ ＴＦＤ
７４ 電気光学材料（液晶材）
９０、１０１０ ＭＰＵ
１００、５００ 走査ライン駆動回路
１２０ ＭＰＵインタフェース
１２２ ＲＡＭ
１２４ アドレス制御回路
１２６ 出力ドライバ
１２８ タイミング制御回路
１３０1〜１３０M データ電極
２１０、４１０ 走査制御信号生成回路
２１２ 第１の走査制御信号生成回路
２１４ 第２の走査制御信号生成回路
２２０、４２０ 選択出力回路
２３０ 走査駆動回路
３００ 制御回路
３１０ シフトレジスタ
３２０ 出力コントロール回路
３４０ レベルシフタ
３５０ ドライバ
４３０ 走査制御信号変換回路
５１０ セレクタ
５２０ モード設定回路
１０２０ ＶＲＡＭ
１０３０ 通信部
【発明の属する技術分野】
本発明は、走査ライン駆動回路、これを用いた電気光学装置、電子機器及び半導体装置に関する。
【０００２】
【背景技術及び発明が解決しようとする課題】
時計や携帯電話、携帯型情報端末装置（Personal Digital Assistants：ＰＤＡ）などの電子機器の表示部において、液晶パネルなどの電気光学装置が広く利用されている。近年では、情報処理能力の向上により表示すべき情報量が増加する一方、電子機器の画面の小型化や、高解像度化が強く求められている。
【０００３】
そのため、液晶パネルなどの電気光学装置は、各画素（ドット）のサイズを小さくして、単位面積当たりの画素数を増加させる必要があり、画素を特定するためのデータラインの間隔や走査ラインの間隔を狭くしなければならなくなる。
【０００４】
しかしながら、データラインの間隔や走査ラインの間隔を狭くしようとすると、実装効率等の問題により、各ラインへ駆動信号を出力する駆動回路の出力ピッチの限界値以上に、各ラインの間隔を狭くすることができなかった。また、データラインに対して画像データに基づくデータ信号を供給するデータライン駆動回路は、所与の駆動方法にしたがって表示駆動するため、複雑な制御回路が必要とされるとともに、表示色の数の変化にも対応する必要があり、駆動方法の変更や出力ピッチ数の変更が伴うことなく、走査ライン駆動回路に比べて高コストなデータライン駆動回路の汎用性を高めることができることが望ましい。
【０００５】
本発明は以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、データライン駆動回路の汎用性を損なうことなく、走査ラインの間隔を、その出力ピッチの限界値以上に狭めることができる走査ライン駆動回路、これを用いた電気光学装置、電子機器及び半導体装置を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するために本発明は、互いに交差する複数のデータラインと第１又は第２群の走査ラインとにより画素が特定される電気光学装置の第１又は第２群の走査ラインを駆動する走査ライン駆動回路であって、前記複数のデータラインをデータ駆動するデータライン駆動回路からの所与の表示制御信号から、前記第１及び第２群の走査ラインの少なくとも一方の走査ラインを駆動するための走査制御信号を、所与の配置情報に基づいて生成する回路と、前記走査制御信号に基づいて走査信号を出力する駆動回路とを含むことを特徴とする。
【０００７】
本発明においては、走査ライン駆動回路において、所与の配置情報に基づいて、画素を特定するためのデータラインと交差する第１又は第２群の走査ラインを走査するための走査制御信号を生成し、この走査制御信号に基づいて第１又は第２群の走査ラインを駆動するようにした。したがって、電気光学装置に対する走査駆動方法が走査ライン駆動回路の配置位置によって異なる場合に、走査ライン駆動回路内で配置位置に対応した走査駆動を行うことができ、走査ライン駆動回路の外部の回路において走査ライン駆動回路の配置位置を認識しておく必要がなくなる。
【０００８】
これにより、走査ライン駆動回路を制御する外部回路は、走査ライン駆動回路に対してその配置位置によって異なる制御を行う必要がなくなり、複数の走査ライン駆動回路と強調して液晶駆動を行う場合にそれぞれ共通の制御を行えばよいので汎用性を高めることができる。これは、外部回路の低コスト化に貢献することにもなる。
【０００９】
また本発明は、互いに交差する複数のデータラインと第１又は第２群の走査ラインとにより画素が特定される電気光学装置の第１又は第２群の走査ラインを駆動する走査ライン駆動回路であって、前記複数のデータラインをデータ駆動するデータライン駆動回路からの所与の表示制御信号に基づいて、前記第１群の走査ラインを駆動するための第１の走査制御信号を生成する回路と、前記所与の表示制御信号に基づいて、前記第２群の走査ラインを駆動するための第２の走査制御信号を生成する回路と、前記第１及び第２の走査制御信号のうちいずれか一方の走査制御信号を選択出力する選択出力回路と、選択出力された走査制御信号に基づいて走査信号を出力する駆動回路とを含むことを特徴とする。
【００１０】
本発明によれば、走査ライン駆動回路において、データライン駆動回路からの所与の表示制御信号から、第１及び第２群の走査ラインを走査するための第１及び第２群の走査制御信号を生成し、所与の配置情報に基づいて、いずれか一方の走査制御信号に基づいて、第１又は第２群の走査ラインを駆動するようにした。したがって、電気光学装置に対する走査駆動方法が走査ライン駆動回路の配置位置によって異なる場合に、走査ライン駆動回路内で配置位置に対応した走査駆動を行うことができ、走査ライン駆動回路の第１及び第２群の走査ラインの走査タイミング制御を行うデータライン駆動回路において、走査ライン駆動回路の配置位置を認識しておく必要がなくなる。
【００１１】
これにより、データライン駆動回路は、走査ライン駆動回路に対して、その配置位置によって異なる制御を行う必要がなくなり、複数の走査ライン駆動回路と強調して液晶駆動を行う場合にそれぞれ共通の制御を行えばよいので汎用性を高めることができる。特に、データライン駆動回路は、表示データに基づくデータ信号の駆動や、表示色数の変化に対応する必要があるため、より効果的に汎用性を高め、低コスト化に貢献することにもなる。
【００１２】
また本発明は、前記選択出力回路は、前記データライン駆動回路を基準として配置される位置を示す配置情報に基づいて、前記第１及び第２の走査制御信号のうちいずれか一方を選択出力することを特徴とする。
【００１３】
本発明によれば、データライン駆動回路の配置位置を基準として、制御対象の走査ライン駆動回路の配置位置を示す配置情報を用いるようにしたので、配置情報を簡素化して、回路構成をより簡素な構成で実現することができるようになる。
【００１４】
また本発明は、前記配置情報は前記データライン駆動回路によって供給されることを特徴とする。
【００１５】
本発明によれば、データライン駆動回路から配置情報を供給するようにしたので、データライン駆動回路により、第１及び第２群の走査ラインに対する任意の走査駆動制御を実現することができる。
【００１６】
また本発明は、前記駆動回路は、各ラインが櫛歯状に交互に配列された前記第１及び第２群の走査ラインのいずれか一方の群の走査ラインに対して、前記走査信号を出力することを特徴とする。
【００１７】
本発明によれば、櫛歯状に配列された走査ラインに対して交互に走査駆動することができるので、走査ライン駆動回路の出力ピッチに制限されることなく、パネルの走査ライン間隔を狭くすることができるので、単位面積当たりの画素数を増やすことができ、より高解像度の画像表示が可能な電気光学装置の提供に貢献することができる。
【００１８】
また本発明は、前記所与の表示制御信号は、走査駆動するための走査信号のエッジを有効化する有効化信号を含み、前記駆動回路は、前記有効化信号により有効化された走査信号を出力することを特徴とする。
【００１９】
本発明によれば、例えば間引き駆動に用いられる間引き駆動制御信号を流用して、第１又は第２群の走査ラインを走査駆動することができ、より効率的な走査駆動制御を可能にする。
【００２０】
また本発明は、前記複数のデータライン及び前記第１及び第２群の走査ラインは、スイッチング素子に接続されていることを特徴とする。
【００２１】
本発明によれば、ＴＦＤやＴＦＴなどのスイッチング素子を用いた電気光学装置による高解像度の画像表示の実現に提供することができる。
【００２２】
また本発明は、前記第１及び第２群の走査ラインの各ラインを交互に走査駆動する櫛歯駆動モードと、前記第１及び第２群の走査ラインをそれぞれ順次駆動する通常駆動モードのいずれか一方を設定する回路を含み、前記駆動回路は、櫛歯駆動モードが設定された場合、前記第１及び第２の走査制御信号に基づいて生成された第１及び第２の走査信号のうちいずれか一方を走査信号として出力し、通常駆動モードが設定された場合、前記所与の表示制御信号に基づいて生成された走査信号を出力することを特徴とする。
【００２３】
本発明によれば、配置情報にしたがって表示制御信号に基づいて生成した第１及び第２の走査制御信号のいずれか一方により走査信号を生成して櫛歯駆動を行う櫛歯駆動モードと、第１及び第２群の走査ラインをそれぞれ順次駆動する通常駆動モードとを、モード設定によって切り替えるようにしたので、走査ライン駆動回路の実装状況によって変更される走査駆動に柔軟に対応することができる。
【００２４】
また本発明に係る電気光学装置は、互いに交差する複数のデータラインと第１又は第２群の走査ラインとにより特定される画素と、前記第１及び第２群の走査ラインを走査駆動する上記いずれか記載の第１及び第２の走査ライン駆動回路と、前記複数のデータラインをデータ駆動するデータライン駆動回路とを含むことを特徴とする。
【００２５】
本発明によれば、走査ライン駆動回路の出力ピッチに制限されることなく、単位面積当たりの画素数を大幅に増加させた電気光学装置を提供することができる。
【００２６】
また本発明は、前記画素が形成された領域の近傍に、前記複数のデータラインの配列方向において、前記第１群の走査ラインを走査駆動する前記第１の走査ライン駆動回路、前記データライン駆動回路、前記第２群の走査ラインを走査駆動する前記第２の走査ライン駆動回路が順に配置されていることを特徴とする。
【００２７】
本発明によれば、画素が形成される領域の近傍のうち、データラインの配列方向の両脇の近傍に走査ライン駆動回路を配置しないことになるため、電気光学装置の狭額縁化を実現することができる。
【００２８】
また本発明に係る電気光学装置は、互いに交差する複数のデータラインと第１又は第２群の走査ラインとにより特定される画素を有するパネルと、前記第１及び第２群の走査ラインを走査駆動する上記のいずれか記載の第１及び第２の走査ライン駆動回路と、前記複数のデータラインをデータ駆動するデータライン駆動回路とを含むことを特徴とする。
【００２９】
本発明によれば、走査ライン駆動回路の出力ピッチに制限されることなく、単位面積当たりの画素数を大幅に増加させた電気光学装置を提供することができる。
【００３０】
また本発明は、前記複数のデータラインの配列方向と平行な前記パネルの第１の辺に沿って、前記第１群の走査ラインを走査駆動する前記第１の走査ライン駆動回路、前記データライン駆動回路、前記第２群の走査ラインを走査駆動する前記第２の走査ライン駆動回路が順に配置されていることを特徴とする。
【００３１】
本発明によれば、パネルの各辺の周辺のうち、データラインの配列方向の両脇に走査ライン駆動回路を配置しないことになるため、電気光学装置の狭額縁化を実現することができる。
【００３２】
また本発明に係る電子機器は、上記のいずれか記載の電気光学装置を含むことを特徴とする。
【００３３】
本発明によれば、表示部の両脇について対称な形状を維持することができるので、電子機器のデザイン性を損なうことがない。
【００３４】
また本発明に係る半導体装置は、上記記載の走査ライン駆動回路と、前記配置情報を入力するための端子とを含むように構成することができる。
【００３５】
また本発明に係る半導体装置は、上記記載の走査ライン駆動回路と、前記有効化信号を入力するための端子とを含むように構成することができる。
【００３６】
また本発明に係る半導体装置は、上記記載の走査ライン駆動回路と、 前記櫛歯駆動モード又は前記通常駆動モードの駆動モードに設定するための端子とを含むように構成することができる。
【００３７】
【発明の実施の形態】
以下、本発明の好適な実施の形態について図面を用いて詳細に説明する。なお、以下に説明する本実施形態は、特許請求の範囲に記載された本発明の内容を何ら限定するものではない。また本実施形態で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【００３８】
１． 電気光学装置
図１に、本実施形態における電気光学装置の構成の一例を示す。
【００３９】
本実施形態における電気光学装置１０は、液晶パネル（広義には、パネル）２０、データライン駆動回路（Ｘドライバ、ＳＥＧドライバ）３０、第１及び第２の走査ライン駆動回路（Ｙドライバ、ＣＯＭドライバ）４０、５０を含む。液晶パネル２０と、データライン駆動回路３０と、第１及び第２の走査ライン駆動回路４０、５０は、基板６０上に実装されている。基板６０は、透明絶縁基板、プリント基板、フレキシブル基板等の液晶パネル及び各駆動回路を電気的に接続することができるものをいい、本実施形態ではガラス基板を用いるものとする。
【００４０】
液晶パネル２０は、方向Ａにおいて複数の領域を有し、方向Ｂにおいても複数の領域を有している。方向Ａにおいて設けられた複数の領域のうちの１つの領域と、方向Ｂにおいて設けられた複数の領域のうちの１つの領域とを特定することにより、１つの画素（ドット）が特定される。一例として、方向Ａにおいて１６０個の領域を有し、方向Ｂにおいて１２０個の領域を有しているものとすると、液晶パネル２０は、１６０×１２０の画素を有することになる。本実施形態では、各画素の領域において、アクティブ素子（スイッチング素子）を含む。
【００４１】
このような画素に対応する領域を特定するため、液晶パネル２０は、方向Ａに複数のデータラインＤＬ1〜ＤＬM（Ｍは、２以上の自然数）が配列され、方向Ｂに複数の走査ラインＳＬ1〜ＳＬN（Ｎは、２以上の自然数）が配列される。
【００４２】
図２に、液晶パネル２０の画素の構成例を示す。
【００４３】
ここでは、データライン及び走査ラインにより特定される画素領域７０が、２端子型非線形素子（２端子型スイッチング素子）としての薄膜ダイオード（Thin
Film Diode：ＴＦＤ）を有する画素の構成例を示している。
【００４４】
この場合、画素領域７０において、走査ラインＳＬi（１≦ｉ≦Ｎ、ｉは自然数）とデータラインＤＬj（１≦ｊ≦Ｎ、ｊは自然数）との間に、ＴＦＤ７２と電気光学材料（液晶材）７４とが直列に電気的に接続される。なお、ＴＦＤ７２が走査ラインＳＬi側に接続され、電気光学材料７４がデータラインＤＬj側に接続されているが、これとは逆にＴＦＤ７２をデータラインＤＬj側に、電気光学材料７４を走査ラインＳＬi側に設ける構成としてもよい。
【００４５】
このようなＴＦＤ７２は、走査ラインＳＬiとデータラインＤＬjとの間の電位差で、オン・オフ制御される。したがって、画素の選択期間において、ＴＦＤ７２の閾値電圧より大きな電圧が印加されたとき、ＴＦＤ７２がオンとなって電気光学材料７４にデータラインＤＬjに供給されているデータ信号が書き込まれる。一方、画素の非選択期間において、走査ラインＳＬiとデータラインＤＬjとの電位差がＴＦＤ７２の閾値電圧より小さくなるように、走査ラインＳＬiの電位が設定される。
【００４６】
このように走査ラインＳＬiに設定する電位を制御することで、データラインＤＬjに供給されたデータ信号に対応した電荷の蓄積が可能となる。これにより、電気光学材料７４のスタティックな特性を生かすことができ、画素の高画質化を図ることができる。
【００４７】
上述した画素を特定するための複数のデータラインは、データライン駆動回路３０の複数の出力端子に接続される。また複数の走査ラインは、第１及び第２の走査ライン駆動回路４０、５０の複数の出力端子（出力パッド、出力電極）に接続される。
【００４８】
本実施形態において、方向Ｂに配列される複数の走査ラインは、櫛歯状に設けられている。すなわち、液晶パネル２０の各走査ラインは、方向Ｂにおいて交互に、第１又は第２の走査ライン駆動回路４０、５０の出力端子に接続される。したがって、液晶パネル２０において方向Ｂに配列される走査ラインは、例えば奇数本目の走査ライン（第１群の走査ライン）が第１の走査ライン駆動回路４０（一方の走査ライン駆動回路）に接続されているものとすると、その両隣の偶数本目の走査ライン（第２群の走査ライン）は第２の走査ライン駆動回路５０（他方の走査ライン駆動回路）に接続される。
【００４９】
図３（Ａ）、（Ｂ）に、このように櫛歯状に接続される走査ラインについて説明するための模式的な図を示す。ここでは、走査ラインが接続される走査ライン駆動回路について出力パッドのみを図示し、データラインについて図示を省略している。
【００５０】
液晶パネル２０の各走査ラインＳＬ1〜ＳＬNは、それぞれピッチＰSLだけ間隔を置いて配列されている。走査ライン駆動回路は、出力パッド間隔（出力ピッチ）ＰPDだけ間隔を置いて、出力パッドＰＤ1〜ＰＤMが配置されている。
【００５１】
ここで、単位面積当たりの画素数を増加させるために、走査ラインのピッチＰSLを小さくする場合を考える。
【００５２】
走査ライン駆動回路の出力パッド間隔ＰPDは、高耐圧性やノイズ耐圧性等により、デザインルールとして製造上の許容できる限界値を有している。したがって、液晶パネル２０の走査ラインのピッチＰSLを小さくしても、出力パッド間隔ＰPDはデザインルール上の制限が生じ、ピッチＰSLがある値より小さくなると、出力パッド間隔を狭くすることができず、その結果走査ライン駆動回路の出力パッド間隔ＰPDとのずれが生じる。
【００５３】
例えば、走査ラインＳＬiが走査ライン駆動回路の出力パッドＰＤjに接続されるものとすると、走査ラインＳＬi-1、ＳＬi+1は、走査ライン駆動回路の出力パッドＰＤj-1、ＰＤj+1に接続される。このとき、図３（Ａ）に示すように、走査ライン駆動回路の出力パッド間隔ＰPDと走査ラインのピッチＰSLとのずれにより、走査ラインＳＬi-1、ＳＬi+1は、配線を折り曲げて走査ライン駆動回路の出力パッドＰＤj-1、ＰＤj+1に接続する必要がある。したがって、走査ライン数が増えれば増えるほど、走査ライン駆動回路と液晶パネル２０との距離Ｌ1が大きくなってしまい、実装面積の増大を招く。
【００５４】
これに対して、本実施形態では、図３（Ｂ）に示すように、液晶パネル２０に対して第１及び第２の走査ライン駆動回路４０、５０を設け、走査ラインを交互に両走査ライン駆動回路４０、５０に接続する。こうすることで、走査ライン駆動回路の出力パッド間隔ＰPDと走査ラインのピッチＰSLとのずれを生じても、隣接する出力パッドには、１走査ライン置きに接続されるため、配線の折り曲げ領域を無理なく設けることができ、液晶パネル２０と第１又は第２の走査ライン駆動回路４０、５０との距離Ｌ2、Ｌ3を小さくすることができる。これにより、実装面積の効率化を図ることができるようになる。
【００５５】
特に、走査ラインのピッチＰSLが、走査ライン駆動回路の出力パッド間隔ＰPDの半分のとき、各走査ラインは折り曲げることなく走査ライン駆動回路の出力パッドと接続することができるので、距離Ｌ2、Ｌ3を最小にすることができる。
【００５６】
図１に戻って説明を続ける。
【００５７】
このように櫛歯状に接続される走査ラインと交差するデータラインを駆動するデータライン駆動回路３０は、液晶パネル２０を駆動するためのデータ信号を出力する。データライン駆動回路３０は、例えば画像データを記憶するＲＡＭ（Random Access Memory）を含み、外部のＭＰＵ（Micro Processor Unit）９０が接続されている。データライン駆動回路３０は、ＭＰＵ９０から、画像データ、画像データを記憶するＲＡＭの記憶領域を制御するアドレス、又は書き込み制御や読み出し制御を行うための各種制御信号が供給される。
【００５８】
このようなデータライン駆動回路３０は、ＲＡＭに記憶された画像データに基づいて、液晶パネル２０の方向Ａに配列された複数のデータラインに供給するデータ信号を生成する。
【００５９】
また、データライン駆動回路３０は、第１及び第２の走査ライン駆動回路４０、５０に対して表示制御信号を供給することで、第１及び第２の走査ライン駆動回路４０、５０と強調して、液晶パネル２０において画像表示を行う。
【００６０】
第１の走査ライン駆動回路４０は、データライン駆動回路３０から供給される表示制御信号に基づいて、液晶パネル２０を走査するための走査信号を生成し、複数の走査ラインＳＬ1〜ＳＬNのうち、液晶パネル２０の方向Ｂに配列された複数の走査ライン（第１群の走査ライン）ＳＬ1、ＳＬ3、・・・、ＳＬN-1を垂直走査期間内に走査する。なお、ここでは説明の便宜上、Ｎを偶数としている。
【００６１】
第２の走査ライン駆動回路５０は、データライン駆動回路３０から供給される表示制御信号に基づいて、液晶パネル２０を走査するための走査信号を生成し、液晶パネル２０の方向Ｂに配列された複数の走査ライン（第２群の走査ライン）ＳＬ2、ＳＬ4、・・・、ＳＬNを垂直走査期間内に走査する。
【００６２】
このような本実施形態における第１及び第２の走査ライン駆動回路４０、５０は、データライン駆動回路３０から供給される表示制御信号に基づいて、一走査期間ごとに交互に走査することで、垂直走査期間内に、液晶パネル２０の方向Ｂに配列された走査ラインＳＬ1、ＳＬ2、ＳＬ3、・・・、ＳＬN-1、ＳＬNを順次走査する。
【００６３】
ところで、電気光学装置においては、表示すべき情報量の増大に伴い液晶パネルのサイズが大きくなる一方、半導体装置の製造技術の進歩によりデータライン駆動回路及び走査ライン駆動回路の面積が小さくなる傾向にある。この場合、以下のように電気光学装置の各部を構成することができる。
【００６４】
図４に、本実施形態における電気光学装置の各部の配置例を示す。
【００６５】
ここで、図１に示す電気光学装置において、機能的に同一部分については同一符号を付し、適宜説明を省略する。また、方向Ａに配列されるデータラインについて図示を省略する。
【００６６】
電気光学装置１０の液晶パネル２０の周囲の４辺のうち、データラインの配列方向（方向Ａ、又は走査ラインが延びる方向）の辺であって、データライン駆動回路３０が配置される位置に近い方の辺を、第１の辺ＳＤ１とする。このとき、液晶パネル２０の近傍に、その第１の辺ＳＤ１に沿って、第１群の走査ラインＳＬ1、ＳＬ3、・・・、ＳＬN-1を走査駆動する第１の走査ライン駆動回路４０、データライン駆動回路３０、第２群の走査ラインＳＬ2、ＳＬ4、・・・、ＳＬNを走査駆動する第２の走査ライン駆動回路５０を順に配置する。
【００６７】
したがって、液晶パネル２０の第１の辺ＳＤ１と直交する第２及び第３の辺ＳＤ２、ＳＤ３に沿って第１及び第２の走査ライン駆動回路４０、５０を配置することなく、方向Ｂに配列された走査ラインそれぞれを配線で接続する。これにより、液晶パネル２０の両脇の長さ１００、１１０を短くすることができるので、電気光学装置１０の狭額縁化を実現することができる。しかも、両脇について対称な形状を維持することができるので、この電気光学装置１０を表示部に採用する電子機器のデザイン性を損なうことがない。
【００６８】
なお、画素と同一基板上に各駆動回路が実装された場合には、画素領域の近傍部に、複数のデータラインの配列方向において、第１群の走査ラインＳＬ1、ＳＬ3、・・・、ＳＬN-1を走査駆動する第１の走査ライン駆動回路４０、データライン駆動回路３０、第２群の走査ラインＳＬ2、ＳＬ4、・・・、ＳＬNを走査駆動する第２の走査ライン駆動回路５０を順に配置するようにしてもよい。
【００６９】
２． 駆動波形
本実施形態における液晶パネル２０は、画素領域にスイッチング素子としてのＴＦＤを有しており、表示品位の低下を防止するため間引き駆動を行う。
【００７０】
ここで、間引き駆動とは、選択期間において走査ラインに選択電圧を印加される期間を間引くことによって、非選択期間におけるＴＦＤのリークを一定に保つ駆動をいう。
【００７１】
図５（Ａ）、（Ｂ）、（Ｃ）に、間引き駆動について説明するための駆動波形を示す。
【００７２】
ここでは、走査ラインＳＬiとデータラインＤＬjにより特定される画素に着目して、走査ラインＳＬiに供給される走査信号と、データラインＤＬjに供給されるデータ信号について示している。
【００７３】
走査ラインＳＬiは、１Ｆ（フレーム）期間中に１度だけ選択され、フレームごとに極性反転される走査信号が供給される。ここで、電圧ＶＳＰ及びＶＳＮを正極性及び負極性における選択電圧とし、電圧ＶＨＰ及びＶＨＮを正極性及び負極性における非選択電圧とし、電圧ＶＨＰ及びＶＨＮをデータラインＤＬjに供給されるデータ信号の高電位側及び低電位側の電圧とする。このとき、選択電圧ＶＳＰ及びＶＳＮは、データ信号の高電位側及び低電位側の電圧の中間電圧ＶＣを基準に対称となる。したがって、フレームごとに図２に示す電気光学材料７４に対して交流化電圧が印加される。
【００７４】
走査ラインＳＬiに供給される走査信号は、走査ラインＳＬiが選択される１水平走査期間（１Ｈ）の半分の後半期間（０．５Ｈ）だけ選択電圧ＶＳＰとなり、その後非選択電圧ＶＨＰとなる。また、走査ラインＳＬiに供給される走査信号は、次の選択期間の１Ｈの後半期間（０．５Ｈ）だけ選択電圧ＶＳＮとなった後、非選択電圧ＶＨＮとなる。以降、この走査信号は、同様に繰り返し変化する。
【００７５】
これに対して、走査ラインＳＬiとデータラインＤＬjとにより特定される画素の表示内容がオン表示である場合、図５（Ａ）に示すように、データラインＤＬjに供給されるデータ信号は、例えば当該水平走査期間の前半期間（前半の０．５Ｈ）において高電位側の電圧ＶＨＰとなり、その後半期間（後半の０．５Ｈ）において低電位側の電圧ＶＨＮとなる。この場合、次の選択期間において、データラインＤＬjに供給されるデータ信号は、当該水平走査期間の前半期間（前半の０．５Ｈ）において低電位側の電圧ＶＨＮとなり、その後半期間（後半の０．５Ｈ）において高電位側の電圧ＶＨＰとなる。
【００７６】
同様に、走査ラインＳＬiとデータラインＤＬjとにより特定される画素の表示内容がオフ表示である場合、図５（Ｃ）に示すように、データラインＤＬjに供給されるデータ信号は、例えば当該水平走査期間の前半期間（前半の０．５Ｈ）において低電位側の電圧ＶＨＮとなり、その後半期間（後半の０．５Ｈ）において高電位側の電圧ＶＨＰとなる。この場合、次の選択期間において、データラインＤＬjに供給されるデータ信号は、当該水平走査期間の前半期間（前半の０．５Ｈ）において高電位側の電圧ＶＨＰとなり、その後半期間（後半の０．５Ｈ）において高電位側の電圧ＶＨＮとなる。
【００７７】
なお、中間調表示を行う場合、図５（Ｂ）に示すように１水平走査期間の中間をまたがるように走査信号の極性に応じて、データ信号に高電位側及び低電位側の電圧を供給すればよい。
【００７８】
また、図５（Ａ）、（Ｂ）、（Ｃ）の破線領域では、データラインＤＬjが他の走査ラインとにより特定される画素の表示内容や極性に応じて定められる電圧が、データラインＤＬjに供給される。
【００７９】
このように、オン表示の場合、水平走査期間の後半期間において、走査ラインＳＬiに供給される走査信号の選択電圧の極性と、データラインＤＬjに供給されるデータ信号の電圧の極性とが逆極性となる。これに対し、オフ表示の場合、水平走査期間の後半期間において、走査ラインＳＬiに供給される走査信号の選択電圧の極性と、データラインＤＬjに供給されるデータ信号の電圧の極性とが同極性となる。
【００８０】
すなわち、走査ラインＳＬiにおいて、０．５Ｈずつ、互いに極性が反転した選択電圧が印加され、データ信号は高電位側及び低電位側の電圧がそれぞれ供給されることになる。したがって、非選択期間において、表示内容に関わらず、電気光学材料７４に一定の電圧が印加されることになるため、非選択期間でのＴＦＤ７２のオフリーク量を一定にして表示品位の低下を防止することができる。
【００８１】
本実施形態において、上述した間引き駆動は、１水平走査期間の前半の０．５Ｈだけを間引いて、後半の０．５Ｈだけ走査信号を用いる。
【００８２】
３． データライン駆動回路と走査ライン駆動回路
データライン駆動回路３０は、上述したようにＭＰＵ９０から、画像データ、画像データを記憶するＲＡＭの記憶領域を制御するアドレス、又は書き込み制御や読み出し制御を行うための各種制御信号が供給される。データライン駆動回路３０は、ＲＡＭに記憶された画像データに基づいて、液晶パネル２０の方向Ａに配列された複数のデータラインに供給するデータ信号を生成する。
【００８３】
また、データライン駆動回路３０は、第１及び第２の走査ライン駆動回路４０、５０と協調して液晶パネル２０に画像表示を行うために、第１及び第２の走査ライン駆動回路４０、５０に対して、走査駆動を行うための表示制御信号を出力する。第１及び第２の走査ライン駆動回路４０、５０は、この表示制御信号に基づいて、第１及び第２群の走査ラインを走査駆動する。
【００８４】
このとき、上述したように櫛歯状に接続された走査ラインを交互に駆動するように、データライン駆動回路３０は、第１及び第２の走査ライン駆動回路４０、５０に対して、それぞれ別個に制御する必要がある。しかしながら、データライン駆動回路３０は、第１及び第２の走査ライン駆動回路４０、５０に対して別個の表示制御信号を出力すると、データライン駆動回路３０のコスト高となる。また、データライン駆動回路３０は、表示色数などの変化に対応させるために種類が増える傾向にあり、駆動方法に依存することなく、できるだけ汎用性が高いことが望ましい。
【００８５】
そこで、本実施形態において、第１及び第２の走査ライン駆動回路４０、５０は、データライン駆動回路３０により、以下のように表示制御される。
【００８６】
図６（Ａ）、（Ｂ）に、本実施形態における第１及び第２の走査ライン駆動回路４０、５０と、データライン駆動回路３０との接続関係を説明するための図を示す。
【００８７】
ここでは、液晶パネル２０の第１の辺ＳＤ１に沿って、第１の走査ライン駆動回路４０、データライン駆動回路３０、第２の走査ライン駆動回路５０が順に配置されている。
【００８８】
データライン駆動回路３０は、上述したようにＭＰＵ９０から、画像データ、画像データを記憶するＲＡＭの記憶領域を制御するアドレス、又は書き込み制御や読み出し制御を行うための各種制御信号が供給される。データライン駆動回路３０は、ＲＡＭに記憶された画像データに基づいて、液晶パネル２０の方向Ａに配列された複数のデータラインに供給するデータ信号を生成する。
【００８９】
また、データライン駆動回路３０は、第１及び第２の走査ライン駆動回路４０、５０に対して、表示制御信号として、ＰＯＳ１信号、ＰＯＳ２信号、ＤＹ信号、ＸＩＮＨ信号及びＹＳＣＬ信号を出力する。
【００９０】
ＰＯＳ１信号、ＰＯＳ２信号は、供給先の走査ライン駆動回路が、データライン駆動回路３０に対して左右どちらの位置に配置されているかを示す配置情報である。この配置情報は、データライン駆動回路３０の配置位置を基準とすることにより、例えば左右の位置を２値で表現して配置情報を簡素化することができ、回路構成を簡素にすることができる。この配置情報としてのＰＯＳ１信号、ＰＯＳ２信号に基づいて、供給先の走査ライン駆動回路は、上述したように櫛歯状に接続された走査ラインの走査駆動タイミングを生成する。
【００９１】
例えば、第１の走査ライン駆動回路４０は、ＰＯＳ１信号に基づいて、データライン駆動回路３０に対して左側に配置されていることを判別し、第１群の走査ラインの走査タイミングに合わせて走査駆動を行う。また、同様に第２の走査ライン駆動回路５０は、ＰＯＳ２信号に基づいて、データライン駆動回路３０に対して右側に配置されていることを判別し、第２群の走査ラインの走査タイミングに合わせて走査駆動を行う。
【００９２】
ＤＹ信号、ＹＳＣＬ信号及びＸＩＮＨ信号は、データライン駆動回路３０から第１及び第２の走査ライン駆動回路４０、５０それぞれに対し、共通に供給される。
【００９３】
ＤＹ信号は、第１及び第２の走査ライン駆動回路のシフトレジスタのデータ入力信号である。
【００９４】
ＹＳＣＬ信号は、表示データのシフトクロック入力信号である。
【００９５】
ＸＩＮＨ信号（広義には、有効化信号）は、シフトクロック入力信号を間引きして間引き駆動を行うための信号である。このＸＩＮＨ信号により、間引き駆動するための走査信号のエッジのみを有効化する。
【００９６】
なお、図６（Ａ）に示すように第１及び第２の走査ライン駆動回路４０、５０は、データライン駆動回路３０からのＰＯＳ１信号、ＰＯＳ２信号に基づいて、データライン駆動回路３０に対する配置位置を判別するようにしていたが、これに限定されるものではない。例えば、図６（Ｂ）に示すように、第１及び第２の走査ライン駆動回路４０、５０の配置情報を入力するための端子に、第１の走査ライン駆動回路４０についてはデータライン駆動回路３０に対して左側に配置されていることを示す電源レベルを入力し、第２の走査ライン駆動回路５０についてはデータライン駆動回路３０に対して右側に配置されていることを示す接地レベルを入力するようにしてもよい。この場合、データライン駆動回路３０は、第１及び第２のデータライン駆動回路３０に対して、共通の表示制御信号のみを供給すればよいので、データライン駆動回路３０の汎用性をより一層向上させることができる。
【００９７】
３．１ データライン駆動回路
図７に、データライン駆動回路３０の構成の一例を示す。
【００９８】
データライン駆動回路３０は、ＭＰＵインタフェース１２０と、ＲＡＭ１２２と、アドレス制御回路１２４と、出力ドライバ１２６と、タイミング制御回路１２８とを含む。
【００９９】
ＭＰＵインタフェース１２０は、ＭＰＵ９０との接続を行うためのインタフェース回路である。
【０１００】
ＲＡＭ１２２は、ＭＰＵ９０からＭＰＵインタフェース１２０を介して入力された画像データを記憶する。
【０１０１】
アドレス制御回路１２４は、ＭＰＵ９０からＭＰＵインタフェース１２０を介して入力されたアドレスにしたがって、ＲＡＭ１２２における画像データの記憶領域を指定する。
【０１０２】
出力ドライバ１２６は、ＲＡＭ１２２に記憶された画像データに基づいてデータ信号を生成し、データラインＤＬ1〜ＤＬMそれぞれに接続されるデータ電極１３０1〜１３０Mに出力する。
【０１０３】
タイミング制御回路１２８は、データ電極１３０1〜１３０Mに出力するデータ信号の出力タイミングを制御する。さらに、タイミング制御回路１２８は、第１及び第２の走査ライン駆動回路４０、５０により生成される走査信号の出力タイミングを制御する。より具体的には、タイミング制御回路１２８は、水平走査タイミングを規定するラインパルスであるＹＳＣＬ信号、シフトレジスタへのデータ入力であるＤＹ信号、ＹＳＣＬ信号のエッジを有効化して間引き駆動を行うためのＸＩＮＨ信号などの表示制御信号を、第１及び第２の走査ライン駆動回路４０、５０に供給する。さらに、タイミング制御回路１２８は、表示制御信号として、第１及び第２の走査ライン駆動回路４０、５０それぞれに対して、データライン駆動回路３０に対して左側に配置されているか、右側に配置されているかを示す配置情報をＰＯＳ１信号、ＰＯＳ２信号として供給する。
【０１０４】
このように、データライン駆動回路３０は、各走査ライン駆動回路に対して、配置情報としてのＰＯＳ信号を別個に供給する以外は、各走査ラインに対して共通の表示制御信号を供給し、各走査ライン駆動回路において走査すべきタイミングで走査駆動を行うようにしている。これにより、データライン駆動回路３０は、櫛歯状に接続された走査ラインに対して交互に駆動する櫛歯駆動や、通常の走査ラインに対して順次駆動する通常駆動などの駆動方法に依存することなく、走査ライン駆動回路に対して供給すべき信号を変更する必要がない。したがって、データライン駆動回路３０の汎用性を高めることができ、低コスト化を図ることができる。
【０１０５】
３．２ 走査ライン駆動回路
図８に、本実施形態における走査ライン駆動回路の原理的構成の概要を示す。本実施形態における第１及び第２の走査ライン駆動回路４０、５０は、以下に述べる走査ライン駆動回路１００と原理的に同様の構成をなし、動作も同様であるものとする。
【０１０６】
走査ライン駆動回路２００は、原理的には、走査制御信号生成回路２１０、選択出力回路２２０、走査駆動回路２３０を含む。
【０１０７】
走査制御信号生成回路２１０は、例えばデータライン駆動回路３０から入力された表示制御信号に基づいて、走査駆動を行うための走査制御信号を生成する。より具体的には、走査制御信号生成回路２１０は、第１群の走査ラインを走査駆動するための第１の走査制御信号を生成する第１の走査制御信号生成回路２１２と、第２群の走査ラインを走査駆動するための第２の走査制御信号を生成する第２の走査制御信号生成回路２１４を含む。
【０１０８】
選択出力回路２２０は、例えばデータライン駆動回路３０から入力された配置情報に基づいて、第１及び第２の走査制御信号のうちいずれか一方を走査制御信号として選択出力する。
【０１０９】
走査駆動回路２３０は、選択出力回路２２０によって選択出力された走査制御信号に基づいて、走査駆動を行うための走査信号を生成し、走査ラインに供給する。
【０１１０】
このような走査ライン駆動回路２００は、配置情報にしたがって、表示制御信号に基づいて生成した第１及び第２の走査制御信号のいずれか一方により走査信号を生成するようにしたので、第１及び第２群の走査ラインの各ラインが櫛歯状に交互に配置される場合に、走査ライン駆動回路側のみで適切な櫛歯駆動を行うことができる。
【０１１１】
３．２．１ 構成例
次に、上述した原理的な構成を制御回路に含む走査ライン駆動回路について、具体的に説明する。
【０１１２】
図９に、本実施形態における第１の走査ライン駆動回路４０の構成例を示す。
【０１１３】
ここでは、第１の走査ライン駆動回路４０について説明するが、第２の走査ライン駆動回路５０についても同様である。
【０１１４】
第１の走査ライン駆動回路４０は、制御回路３００、シフトレジスタ３１０、出力コントロール回路３２０、レベルシフタ３４０、ドライバ３５０を含む。
【０１１５】
なお第１の走査ライン駆動回路４０が半導体装置に実装される場合には、配置情報を入力するための端子と、表示制御信号を入力するための端子とを含んで構成される。表示制御信号を入力するための端子は、データライン駆動回路３０から供給される表示制御信号が供給される。
【０１１６】
制御回路３００は、図８に示す機能部を含む論理回路により構成され、データライン駆動回路３０から入力されるＤＹ信号、ＹＳＣＬ信号、ＰＯＳ信号（図６（Ａ）におけるＰＯＳ１信号）、ＸＩＮＨ信号などの表示制御信号に基づいて、走査制御信号（ＤＹＯ信号、ＹＳＣＬＯ信号、ＩＮＨＯ信号）を生成する。
【０１１７】
より具体的には、制御回路３００は、ＰＯＳ信号に基づいて、第１群の走査ラインを走査駆動するための走査タイミングに対応した第１の走査制御信号と、第２群の走査ラインを走査駆動するための走査タイミングに対応した第２の走査制御信号を生成する。
【０１１８】
シフトレジスタ３１０は、走査ラインに対応して設けられたフリップフロップが順次接続される。そして、制御回路３００によって生成されたＤＹＯ信号を、ＹＳＣＬＯ信号に同期して順次シフトする。
【０１１９】
出力コントロール回路３２０は、レベルシフタ３４０でレベルシフトされる信号の出力コントロールを行う。より具体的には、出力コントロール回路３２０は、液晶に印加される電圧の極性が反転するように、液晶駆動のための交流化信号であるＦＲ信号に基づいて、選択期間における表示アクセス期間と非表示アクセス期間とに応じて、電位Ｖ０、Ｖ１、Ｖ４、Ｖ５を出力するタイミングを生成する。または、出力コントロール回路３２０は、制御回路３００によって生成されたＩＮＨＯ信号に基づいて、シフトレジスタ３１０から入力されたシフトデータをマスクして無効化する。
【０１２０】
レベルシフタ３４０は、液晶パネル２０の液晶材等に応じた電圧レベルにシフトする。
【０１２１】
ドライバ３５０は、レベルシフタ３４０から入力された信号に基づいて電位Ｖ０、Ｖ１、Ｖ４、Ｖ５のいずれかを、走査ラインが接続される走査電極ＣＯＭ１〜ＣＯＭ９０に出力する。
【０１２２】
このような第１の走査ライン駆動回路４０は、図１０に示すように、ＹＳＣＬ信号の立ち下がりでＤＹ信号が「Ｌ」レベルのときに開始される各水平走査期間において、その後半部がＸＩＮＨ信号により有効化された走査信号（走査クロック）を、走査電極ＣＯＭ１〜ＣＯＭ９０に出力する。
【０１２３】
図１１（Ａ）、（Ｂ）に、制御回路３００の構成の一例を示す。
【０１２４】
ここで、ＸＲＥＳ信号は、反転リセット信号である。
【０１２５】
制御回路３００は、走査制御信号生成回路４１０、選択出力回路４２０、走査制御信号変換回路４３０を含む。
【０１２６】
走査制御信号生成回路４１０は、図８に示す走査制御信号生成回路２１０に対応する。選択出力回路４２０は、図８に示す選択出力回路２２０に対応する。走査制御信号変換回路４３０は、図８に示す走査駆動回路２３０に出力すべき走査制御信号に変換する。
【０１２７】
走査制御信号生成回路４１０は、データライン駆動回路３０から供給されたＤＹ信号、ＹＳＣＬ信号、ＸＩＮＨ信号、ＰＯＳ信号から、第１の走査制御信号のうちＬＤＹ信号及びＬＸＩＮＨ信号、第２の走査制御信号のうちＲＤＹ信号及びＲＸＩＮＨ信号を生成する。
【０１２８】
ここで、ＬＤＹ信号は左（Ｌ）側のＤＹ信号、ＲＤＹ信号は右（Ｒ）側のＤＹ信号を意味する。また、ＬＸＩＮＨ信号は左（Ｌ）側のＸＩＮＨ信号、ＲＸＩＮＨ信号は右（Ｒ）側のＸＩＮＨ信号を意味する。
【０１２９】
選択出力回路４２０は、配置情報としてのＰＯＳ信号に基づいて、ＬＸＩＮＨ信号及びＲＸＩＮＨ信号のうちいずれか一方と、ＬＤＹ信号及びＲＤＹ信号のうちいずれか一方とを選択出力する。
【０１３０】
走査制御信号変換回路４３０は、データライン駆動回路３０から入力されたＹＳＣＬ信号と、ＬＸＩＮＨ信号及びＲＸＩＮＨ信号のうちいずれか一方との論理積であるＹＳＣＬＯ信号を生成する。また走査制御信号変換回路４３０は、ＬＸＩＮＨ信号及びＲＸＩＮＨ信号のうちいずれか一方をラッチしたＩＮＨＯ信号を生成する。さらに、走査制御信号変換回路４３０は、ＬＤＹ信号及びＲＤＹ信号のうちいずれか一方をラッチしたＤＹＯ信号を生成する。
【０１３１】
図１２に、制御回路３００の動作の一例を示す。
【０１３２】
ここでは、走査制御信号であるＹＳＣＬＯ信号、ＤＹＯ信号、ＩＮＨＯ信号のうち、第１の群の走査ラインを走査駆動するための走査制御信号をそれぞれＹＳＣＬＯ（Ｌ）信号、ＤＹＯ（Ｌ）信号、ＩＮＨＯ（Ｌ）信号、第２の群の走査ラインを走査駆動するための走査制御信号をそれぞれＹＳＣＬＯ（Ｒ）信号、ＤＹＯ（Ｒ）信号、ＩＮＨＯ（Ｒ）信号としている。
【０１３３】
制御回路３００は、ＹＳＣＬ信号の立ち下がりにおいて、ＤＹ信号が「Ｌ」レベルのとき、垂直走査期間の開始であると判別する。図１２では、ＴＭ１においてＤＹ信号が「Ｌ」レベルのとき、シフトクロックであるＹＳＣＬ信号のエッジを有効化するＸＩＮＨ信号を、第１群の走査ライン用のＬＸＩＮＨ信号と、第２群の走査ライン用のＲＸＩＮＨ信号とに分離する。
【０１３４】
また、第１群の走査ライン用のＬＤＹ信号については、ＤＹ信号をディレイ素子で遅延させて生成する。第２群の走査ライン用のＲＤＹ信号については、一選択期間後に「Ｈ」レベルとなるＲＸＩＮＨ信号により、ＬＤＹ信号より一選択期間後に「Ｈ」レベルの状態となる。
【０１３５】
そして、配置情報としてのＰＯＳ信号に応じて、第１及び第２群のライン用の各種走査制御信号のいずれか一方を選択出力して、ＹＳＣＬＯ信号、ＤＹＯ信号、ＩＮＨＯ信号を出力する。
【０１３６】
その結果、ＴＭ２において、ＤＹＯ（Ｌ）信号が「Ｈ」レベルでＹＳＣＬＯ（Ｌ）信号が出力される選択期間では、走査ラインＳＬ1に対して走査信号が出力される。これ以降、第１群の走査ラインに対して、一選択期間おきに走査信号が出力されることになる。
【０１３７】
また、ＴＭ３において、ＤＹＯ（Ｒ）信号が「Ｈ」レベルでＹＳＣＬＯ（Ｒ）信号が出力される選択期間では、走査ラインＳＬ2に対して走査信号が出力される。これ以降、第２群の走査ラインに対して、一選択期間おきに走査信号が出力されることになる。
【０１３８】
ここでは、第１の走査ライン駆動回路４０について説明したが、第２の走査ライン駆動回路５０についても同様である。
【０１３９】
このように第１の走査ライン駆動回路４０（第２の走査ライン駆動回路５０）は、ＴＦＤを用いた液晶パネルの表示品位を向上するために行われる間引き駆動を制御するＸＩＮＨ信号を流用して、配置情報としてのＰＯＳ信号とともに、データライン駆動回路３０から入力される表示制御信号から、第１群の走査ライン若しくは第２群の走査ラインを走査駆動するための走査信号を生成するようにした。これにより、データライン駆動回路３０は、櫛歯駆動を行う第１及び第２の走査ライン駆動回路４０、５０に対して共通の表示制御信号を供給するだけでよく、駆動方法に依存することなく汎用性を向上させることができるようになる。
【０１４０】
４． 変形例
上述した走査ライン駆動回路は、図８に示したものに限定されるものではない。例えば、上述したように第１および第２群の走査ラインの各ラインを交互に走査する櫛歯駆動モードと、第１及び第２群の走査ラインをそれぞれ順次駆動する通常駆動モードとを切り替えるモード設定手段を設けるようにしてもよい。
【０１４１】
なお本変形例における走査ライン駆動回路が半導体装置に実装される場合には、上述した配置情報を入力するための端子と、表示制御信号を入力するための端子のほかに、モード設定を行うための端子とを含んで構成される。この場合、モード設定は、モード設定信号の論理レベルに応じて切り替えるようにしてもよいし、ＭＰＵなどからの制御コマンドにより切り替えるようにしてもよい。
【０１４２】
図１３に、本変形例における走査ライン駆動回路の構成の概要を示す。
【０１４３】
ただし、図８に示す本実施形態における走査ライン駆動回路と同一部分には同一符号を付し、適宜説明を省略する。
【０１４４】
本変形例における走査ライン駆動回路は、上述した本実施形態における第１及び第２の走査ライン駆動回路４０、５０のいずれにも適用することができる。
【０１４５】
本変形例における走査ライン駆動回路５００は、走査制御信号生成回路２１０、選択出力回路２２０、セレクタ５１０、モード設定回路５２０、走査駆動回路２３０を含む。
【０１４６】
選択出力回路２２０は、例えばデータライン駆動回路３０から入力された配置情報に基づいて、第１及び第２の走査制御信号のうちいずれか一方を選択走査制御信号として選択出力する。
【０１４７】
セレクタ５１０は、モード設定回路５２０によって出力されたモード信号に基づいて、選択出力回路２２０からの選択走査制御信号、又はデータライン駆動回路３０から入力された表示制御信号のいずれか一方を走査制御信号として出力する。
【０１４８】
モード設定回路５２０は、例えばＭＰＵ９０からのモード設定信号にしたがって、通常駆動モード或いは櫛歯駆動モードのいずれかのモード設定を行う。設定したモードは、モード信号としてセレクタ５１０に出力される。
【０１４９】
走査駆動回路２３０は、セレクタ５１２０によって選択出力された走査制御信号に基づいて、走査駆動を行うための走査信号を生成し、走査ラインに供給する。
【０１５０】
このような走査ライン駆動回路５００は、配置情報にしたがって表示制御信号に基づいて生成した第１及び第２の走査制御信号のいずれか一方により走査信号を生成して櫛歯駆動を行う櫛歯駆動モードと、第１及び第２群の走査ラインをそれぞれ順次駆動する通常駆動モードとを、モード設定によって切り替えるようにした。
【０１５１】
すなわち、櫛歯駆動モードでは上述したように第１及び第２群の走査ラインの各走査ラインを交互に駆動するとともに、通常駆動モードの場合は、丈寿膣下走査制御信号生成回路を倍パスしてデータライン駆動回路３０から入力された表示制御信号に基づいて各走査ラインを順次駆動する。
【０１５２】
この場合、走査ライン駆動回路の実装状況によって変更される走査駆動に柔軟に対応することができる。
【０１５３】
５． 電子機器
次に、上述した電気光学装置を電子機器に適用する場合について説明する。
【０１５４】
図１４に、本実施形態における電気光学装置を適用した電子機器のブロック図の一例を示す。
【０１５５】
本実施形態における電気光学装置１０００は、バスを介してＭＰＵ１０１０と接続される。このバスには、ＶＲＡＭ１０２０、通信部１０３０も接続される。
【０１５６】
ＭＰＵ１０１０は、バスを介して各部を制御する。
【０１５７】
ＶＲＡＭ１０２０は、例えば電気光学装置１０００のパネル１００２の画素に１対１に対応する記憶領域を有し、ＭＰＵ１０１０によってランダムに書き込まれた画像データが、走査方向にしたがってシーケンシャルに読み出されるようになっている。
【０１５８】
通信部１０３０は、外部（例えばホスト装置や他の電子機器）との間で通信を行うための各種の制御を行うものであり、その機能は、各種プロセッサ、あるいは通信用ＡＳＩＣ等のハードウェアや、プログラム等により実現できる。
【０１５９】
このような電子機器において、例えば、ＭＰＵ１０１０は、電気光学装置１０００のパネル１００２の駆動に必要な各種タイミング信号を生成して、電気光学装置１０００のデータライン駆動回路１００４に供給する。データライン駆動回路１００４は、本実施形態又は本変形例における走査ライン駆動回路を適用した第１及び第２の走査ライン駆動回路１００６、１００８に対して同一の表示制御信号を出力する。第１及び第２の走査ライン駆動回路１００６、１００８は、例えばＭＰＵ１０１０から指定された配置情報にしたがって、それぞれ第１及び第２群の走査ラインを駆動するための走査信号を生成し、第１及び第２群の走査ラインの各走査ラインを交互に駆動する。
【０１６０】
これにより、電気光学装置１０００の実装効率を向上させることができるとともに、櫛歯駆動制御に特化させることなくデータライン駆動回路１００４の汎用性を向上させることができる。
【０１６１】
図１５に、本実施形態における電気光学装置を適用した携帯電話の斜視図を示す。
【０１６２】
携帯電話１２００は、複数の操作ボタン１２０２、受話口１２０４、送話口１２０６、パネル１２０８を備える。パネル１２０８は、本実施形態における電気光学装置を構成するパネルが適用される。このパネル１２０８は、待ち受け時には電界強度や、番号、文字などを表示する一方、着信時又は発信時には、全領域を表示領域とする。この場合、表示領域を制御することで、電力消費を低減することができる。
【０１６３】
なお本発明は、上記実施形態（上記変形例）で説明したものに限らず、種々の変形実施が可能である。
【０１６４】
なお、本実施形態又は本変形例における走査ライン駆動回路を用いた電気光学装置を適用する電子機器としては、低消費電力化の要求の強い機器、例えば上述した携帯電話の他、ページャ、時計、ＰＤＡ（個人向け情報端末）などが好適である。ただし、この他に、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等にも適用可能である。
【０１６５】
また、本実施形態又は本変形例において、液晶パネルの画素にスイッチング素子としてＴＦＤを用いた場合について説明したが、これに限定されるものではない。例えば、薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）をスイッチング素子として用いることも可能である。
【０１６６】
さらにまた、本実施形態又は本変形例において、電気光学材料として液晶を用いた表示装置を例に説明したが、エレクトロルミネッセンスや、蛍光表示管、プラズマディスプレイ、有機ＥＬなど電気光学効果を用いた全ての装置に適用可能である。
【０１６７】
さらに、本実施形態又は本変形例では、ガラス基板上にパネルの画素と各種駆動回路とが配置されるものとして説明したが、これに限定されるものではない。例えば、各種駆動回路（本実施形態又は本変形例におけるデータライン駆動回路、走査ライン駆動回路）を半導体装置に実装して、画素の領域を有するパネルと同一基板上に配置するように構成してもよい。
【０１６８】
さらに、本実施形態又は本変形例では、液晶パネルの第１及び第２群の走査ラインの各走査ラインが櫛歯状に交互に第１及び第２の走査ライン駆動回路に接続されているものとして説明したが、これに限定されるものではない。例えば、走査ラインの間隔が厳しくない場合、各走査ラインが櫛歯状に配列されずにまとまって配列された第１及び第２群の走査ラインを、第１群の走査ライン、第２群の走査ラインの順に群ごとに順次走査駆動を行うようにしてもよい。
【図面の簡単な説明】
【図１】本実施形態における電気光学装置の構成の一例を示すブロック図である。
【図２】本実施形態における液晶パネルの画素の構成例を示す構成図である。
【図３】図３（Ａ）、（Ｂ）は、櫛歯状に接続される走査ラインについて模式的に示す説明図である。
【図４】本実施形態における電気光学装置の各部の配置例を示す説明図である。
【図５】図５（Ａ）、（Ｂ）、（Ｃ）は、間引き駆動の駆動波形を示す説明図である。
【図６】図６（Ａ）、（Ｂ）は、本実施形態における第１及び第２の走査ライン駆動回路と、データライン駆動回路との接続関係を示す説明図である。
【図７】データライン駆動回路の構成の一例を示すブロック図である。
【図８】本実施形態における走査ライン駆動回路の原理的構成の概要を示す構成図である。
【図９】本実施形態における第１の走査ライン駆動回路の構成例を示すブロック図である。
【図１０】本実施形態における第１の走査ライン駆動回路の駆動波形の一例を示すタイミングチャートである。
【図１１】図１１（Ａ）、（Ｂ）は、本実施形態における制御回路の構成の一例を示す回路図である。
【図１２】本実施形態における制御回路の動作の一例を示すタイミングチャートである。
【図１３】本変形例における走査ライン駆動回路の構成の概要を示す構成図である。
【図１４】本実施形態における電気光学装置を適用した電子機器の一例を示すブロック図である。
【図１５】本実施形態における電気光学装置を適用した携帯電話の斜視図である。
【符号の説明】
ＤＬ1〜ＤＬM、ＤＬj データライン
ＳＬ1〜ＳＬN、ＳＬi 走査ライン
１０、１０００ 電気光学装置
２０、１００２ 液晶パネル
３０、１００４ データライン駆動回路
４０、２００、１００６ 第１の走査ライン駆動回路
５０、１００８ 第２の走査ライン駆動回路
６０ 基板
７０ 画素領域
７２ ＴＦＤ
７４ 電気光学材料（液晶材）
９０、１０１０ ＭＰＵ
１００、５００ 走査ライン駆動回路
１２０ ＭＰＵインタフェース
１２２ ＲＡＭ
１２４ アドレス制御回路
１２６ 出力ドライバ
１２８ タイミング制御回路
１３０1〜１３０M データ電極
２１０、４１０ 走査制御信号生成回路
２１２ 第１の走査制御信号生成回路
２１４ 第２の走査制御信号生成回路
２２０、４２０ 選択出力回路
２３０ 走査駆動回路
３００ 制御回路
３１０ シフトレジスタ
３２０ 出力コントロール回路
３４０ レベルシフタ
３５０ ドライバ
４３０ 走査制御信号変換回路
５１０ セレクタ
５２０ モード設定回路
１０２０ ＶＲＡＭ
１０３０ 通信部
Claims (15)
- 互いに交差する複数のデータラインと第１又は第２群の走査ラインとにより画素が特定される電気光学装置の第１又は第２群の走査ラインを駆動する走査ライン駆動回路であって、
前記複数のデータラインをデータ駆動するデータライン駆動回路からの所与の表示制御信号に基づいて、前記第１群の走査ラインを駆動するための第１の走査制御信号を生成する回路と、
前記所与の表示制御信号に基づいて、前記第２群の走査ラインを駆動するための第２の走査制御信号を生成する回路と、
前記第１及び第２の走査制御信号のうちいずれか一方の走査制御信号を選択出力する選択出力回路と、
選択出力された走査制御信号に基づいて走査信号を出力する駆動回路と、
を含むことを特徴とする走査ライン駆動回路。 - 請求項１において、
前記選択出力回路は、
前記データライン駆動回路を基準として配置される位置を示す配置情報に基づいて、前記第１及び第２の走査制御信号のうちいずれか一方を選択出力することを特徴とする走査ライン駆動回路。 - 請求項２において、
前記配置情報は、
前記データライン駆動回路によって供給されることを特徴とする走査ライン駆動回路。 - 請求項１乃至３のいずれかにおいて、
前記駆動回路は、
各ラインが櫛歯状に交互に配列された前記第１及び第２群の走査ラインのいずれか一方の群の走査ラインに対して、前記走査信号を出力することを特徴とする走査ライン駆動回路。 - 請求項１乃至４のいずれかにおいて、
前記所与の表示制御信号は、
走査駆動するための走査信号のエッジを有効化する有効化信号を含み、
前記駆動回路は、
前記有効化信号により有効化された走査信号を出力することを特徴とする走査ライン駆動回路。 - 請求項１乃至５のいずれかにおいて、
前記複数のデータライン及び前記第１及び第２群の走査ラインは、スイッチング素子に接続されていることを特徴とする走査ライン駆動回路。 - 請求項１乃至６のいずれかにおいて、
前記第１及び第２群の走査ラインの各ラインを交互に走査駆動する櫛歯駆動モードと、前記第１及び第２群の走査ラインをそれぞれ順次駆動する通常駆動モードのいずれか一方を設定する回路を含み、
前記駆動回路は、
櫛歯駆動モードが設定された場合、前記第１及び第２の走査制御信号に基づいて生成された第１及び第２の走査信号のうちいずれか一方を走査信号として出力し、
通常駆動モードが設定された場合、前記所与の表示制御信号に基づいて生成された走査信号を出力することを特徴とする走査ライン駆動回路。 - 互いに交差する複数のデータラインと第１又は第２群の走査ラインとにより特定される画素と、
前記第１及び第２群の走査ラインを走査駆動する請求項１乃至７のいずれか記載の第１及び第２の走査ライン駆動回路と、
前記複数のデータラインをデータ駆動するデータライン駆動回路と、
を含むことを特徴とする電気光学装置。 - 請求項８において、
前記画素が形成された領域の近傍に、前記複数のデータラインの配列方向において、前記第１群の走査ラインを走査駆動する前記第１の走査ライン駆動回路、前記データライン駆動回路、前記第２群の走査ラインを走査駆動する前記第２の走査ライン駆動回路が順に配置されていることを特徴とする電気光学装置。 - 互いに交差する複数のデータラインと第１又は第２群の走査ラインとにより特定される画素を有するパネルと、
前記第１及び第２群の走査ラインを走査駆動する請求項１乃至７のいずれか記載の第１及び第２の走査ライン駆動回路と、
前記複数のデータラインをデータ駆動するデータライン駆動回路と、
を含むことを特徴とする電気光学装置。 - 請求項１０において、
前記複数のデータラインの配列方向と平行な前記パネルの第１の辺に沿って、前記第１群の走査ラインを走査駆動する前記第１の走査ライン駆動回路、前記データライン駆動回路、前記第２群の走査ラインを走査駆動する前記第２の走査ライン駆動回路が順に配置されていることを特徴とする電気光学装置。 - 請求項８乃至１１のいずれか記載の電気光学装置を含むことを特徴とする電子機器。
- 請求項３記載の走査ライン駆動回路と、
前記配置情報を入力するための端子と、
を含むことを特徴とする半導体装置。 - 請求項５記載の走査ライン駆動回路と、
前記有効化信号を入力するための端子と、
を含むことを特徴とする半導体装置。 - 請求項７記載の走査ライン駆動回路と、
前記櫛歯駆動モード又は前記通常駆動モードの駆動モードに設定するための端子と、
を含むことを特徴とする半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001227799A JP3750734B2 (ja) | 2001-07-27 | 2001-07-27 | 走査ライン駆動回路、電気光学装置、電子機器及び半導体装置 |
| US10/205,583 US7015886B2 (en) | 2001-07-27 | 2002-07-24 | Scanning line driver circuits, electrooptic apparatuses, electronic apparatuses and semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001227799A JP3750734B2 (ja) | 2001-07-27 | 2001-07-27 | 走査ライン駆動回路、電気光学装置、電子機器及び半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003044004A JP2003044004A (ja) | 2003-02-14 |
| JP3750734B2 true JP3750734B2 (ja) | 2006-03-01 |
Family
ID=19060404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001227799A Expired - Fee Related JP3750734B2 (ja) | 2001-07-27 | 2001-07-27 | 走査ライン駆動回路、電気光学装置、電子機器及び半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7015886B2 (ja) |
| JP (1) | JP3750734B2 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3750734B2 (ja) * | 2001-07-27 | 2006-03-01 | セイコーエプソン株式会社 | 走査ライン駆動回路、電気光学装置、電子機器及び半導体装置 |
| KR100459135B1 (ko) * | 2002-08-17 | 2004-12-03 | 엘지전자 주식회사 | 유기 ｅｌ 디스플레이 패널 및 구동방법 |
| KR100917324B1 (ko) * | 2002-11-16 | 2009-09-11 | 엘지디스플레이 주식회사 | 모바일 폰용 액정표시장치 |
| JP3786101B2 (ja) * | 2003-03-11 | 2006-06-14 | セイコーエプソン株式会社 | 表示ドライバ及び電気光学装置 |
| JP3711985B2 (ja) * | 2003-03-12 | 2005-11-02 | セイコーエプソン株式会社 | 表示ドライバ及び電気光学装置 |
| KR100951901B1 (ko) * | 2003-08-14 | 2010-04-09 | 삼성전자주식회사 | 신호 변환 장치 및 이를 갖는 표시 장치 |
| JP2005338421A (ja) * | 2004-05-27 | 2005-12-08 | Renesas Technology Corp | 液晶表示駆動装置および液晶表示システム |
| JP2008250093A (ja) * | 2007-03-30 | 2008-10-16 | Sony Corp | 表示装置およびその駆動方法 |
| JP5293532B2 (ja) * | 2009-09-24 | 2013-09-18 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
| TWI413089B (zh) * | 2010-03-12 | 2013-10-21 | Chunghwa Picture Tubes Ltd | 液晶顯示器的驅動方法 |
| KR101768667B1 (ko) | 2010-08-25 | 2017-08-31 | 삼성디스플레이 주식회사 | 주사 구동 장치, 발광 구동 장치 및 그 구동 방법 |
| JP5647864B2 (ja) * | 2010-11-05 | 2015-01-07 | 富士フイルム株式会社 | タッチパネル |
| CN102708827B (zh) * | 2012-06-01 | 2014-08-20 | 矽创电子股份有限公司 | 扫描驱动电路 |
| TWI490844B (zh) * | 2013-01-15 | 2015-07-01 | Giantplus Technology Co Ltd | 具單ㄧ共用控制端之驅動模組 |
| JP2015045726A (ja) * | 2013-08-28 | 2015-03-12 | シナプティクス・ディスプレイ・デバイス株式会社 | 表示駆動装置及び表示装置 |
| TWI636558B (zh) * | 2013-09-12 | 2018-09-21 | 索尼半導體解決方案公司 | Electronic device and image sensor |
| CN103926772B (zh) * | 2013-10-07 | 2018-01-23 | 上海天马微电子有限公司 | Tft阵列基板、显示面板和显示装置 |
| CN103913915B (zh) * | 2014-03-27 | 2016-08-17 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板和显示装置 |
| CN105096790B (zh) * | 2014-04-24 | 2018-10-09 | 敦泰电子有限公司 | 驱动电路、驱动方法、显示装置和电子设备 |
| US11125904B2 (en) | 2014-12-12 | 2021-09-21 | Lingacom Ltd. | Large scale gas electron multiplier with sealable opening |
| US10191180B2 (en) * | 2014-12-12 | 2019-01-29 | Lingacom Ltd. | Large scale gas electron multiplier and detection method |
| WO2017006419A1 (ja) * | 2015-07-06 | 2017-01-12 | 堺ディスプレイプロダクト株式会社 | 表示装置 |
| JP2018072653A (ja) * | 2016-11-01 | 2018-05-10 | セイコーエプソン株式会社 | 電気光学装置、電子機器および駆動方法 |
| US12051384B2 (en) * | 2022-03-03 | 2024-07-30 | Meta Platforms Technologies, Llc | Foveated display and driving scheme |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2685638B2 (ja) | 1990-09-06 | 1997-12-03 | シャープ株式会社 | 表示装置 |
| US5216232A (en) * | 1990-09-10 | 1993-06-01 | Metrologic Instruments, Inc. | Projection laser scanner producing a narrow scan volume |
| US5491328A (en) * | 1991-09-24 | 1996-02-13 | Spectra-Physics Scanning Systems, Inc. | Checkout counter scanner having multiple scanning surfaces |
| JP3120200B2 (ja) * | 1992-10-12 | 2000-12-25 | セイコーインスツルメンツ株式会社 | 光弁装置、立体画像表示装置および画像プロジェクタ |
| JPH09269511A (ja) | 1996-03-29 | 1997-10-14 | Seiko Epson Corp | 液晶装置、その駆動方法及び表示システム |
| JP3256730B2 (ja) * | 1996-04-22 | 2002-02-12 | シャープ株式会社 | 液晶表示装置、およびその駆動方法 |
| TW426840B (en) * | 1998-09-02 | 2001-03-21 | Acer Display Tech Inc | Driving device and method of plasma display panel which can remove the dynamic false contour |
| JP3670850B2 (ja) * | 1998-07-17 | 2005-07-13 | ペンタックス株式会社 | 画像読取装置 |
| JP3666318B2 (ja) | 1999-09-27 | 2005-06-29 | セイコーエプソン株式会社 | 電気光学装置及びそれを用いた電子機器並びに表示駆動ｉｃ |
| JP3933831B2 (ja) * | 1999-12-22 | 2007-06-20 | パイオニア株式会社 | プラズマ表示装置 |
| JP3498033B2 (ja) * | 2000-02-28 | 2004-02-16 | Ｎｅｃ液晶テクノロジー株式会社 | 表示装置、携帯用電子機器および表示装置の駆動方法 |
| JP3750734B2 (ja) * | 2001-07-27 | 2006-03-01 | セイコーエプソン株式会社 | 走査ライン駆動回路、電気光学装置、電子機器及び半導体装置 |
| JP4221183B2 (ja) * | 2002-02-19 | 2009-02-12 | 株式会社日立製作所 | 液晶表示装置 |
| US20040135761A1 (en) * | 2002-12-24 | 2004-07-15 | Yu-Min Cheng | Bi-directional matrix addressing LCD panel for landscape and portrait display |
-
2001
- 2001-07-27 JP JP2001227799A patent/JP3750734B2/ja not_active Expired - Fee Related
-
2002
- 2002-07-24 US US10/205,583 patent/US7015886B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7015886B2 (en) | 2006-03-21 |
| US20030020702A1 (en) | 2003-01-30 |
| JP2003044004A (ja) | 2003-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3750734B2 (ja) | 走査ライン駆動回路、電気光学装置、電子機器及び半導体装置 | |
| US7079103B2 (en) | Scan-driving circuit, display device, electro-optical device, and scan-driving method | |
| US7215309B2 (en) | Liquid crystal display device and method for driving the same | |
| KR100941557B1 (ko) | 표시 장치 및 전자기기 | |
| US7724269B2 (en) | Device for driving a display apparatus | |
| KR100949634B1 (ko) | 전기 광학 장치, 구동 회로 및 전자 기기 | |
| US20070296677A1 (en) | Data driver and electro-optical device | |
| US20050024308A1 (en) | Electro-optical device, and electronic apparatus and display driver IC using the same | |
| US20020044113A1 (en) | Liquid crystal device, liquid crystal driving device and method of driving the same and electronic equipment | |
| US7173596B2 (en) | Display driver and electro-optical device | |
| US7847777B2 (en) | Source driver and display device having the same | |
| JPH05341734A (ja) | 液晶表示装置 | |
| KR101296560B1 (ko) | 액정 표시 장치 | |
| JP4630410B2 (ja) | 液晶表示装置 | |
| JP2006072211A (ja) | 液晶表示装置及び液晶表示装置の駆動方法 | |
| JP2008216893A (ja) | 平面表示装置及びその表示方法 | |
| JP2005266573A (ja) | 電気光学装置、電気光学装置の制御装置、電気光学装置の制御方法および電子機器 | |
| JP3552699B2 (ja) | パルス幅変調信号生成回路、データライン駆動回路、電気光学装置及び電子機器 | |
| JP4908813B2 (ja) | 電気光学装置、電気光学装置の駆動方法、電子機器 | |
| JP2011013420A (ja) | 電気光学装置、その駆動方法および電子機器 | |
| JP2010044295A (ja) | 電気光学装置、その駆動方法および電子機器 | |
| JP4661051B2 (ja) | 電気光学装置、その駆動回路および駆動方法、ならびに電子機器 | |
| JP2010107808A (ja) | 電気光学装置、駆動回路および電子機器 | |
| JP2010044294A (ja) | 電気光学装置、その駆動方法および電子機器 | |
| JP2011137929A (ja) | 電気光学装置の駆動方法、電気光学装置の駆動装置、電気光学装置及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040115 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050701 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050719 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050907 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051129 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091216 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101216 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101216 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111216 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111216 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121216 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121216 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131216 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |