Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3752453B2 - 低温焼成多層配線基板及びその製造方法 - Google Patents
[go: Go Back, main page]

JP3752453B2 - 低温焼成多層配線基板及びその製造方法 - Google Patents

低温焼成多層配線基板及びその製造方法 Download PDF

Info

Publication number
JP3752453B2
JP3752453B2 JP2001390735A JP2001390735A JP3752453B2 JP 3752453 B2 JP3752453 B2 JP 3752453B2 JP 2001390735 A JP2001390735 A JP 2001390735A JP 2001390735 A JP2001390735 A JP 2001390735A JP 3752453 B2 JP3752453 B2 JP 3752453B2
Authority
JP
Japan
Prior art keywords
conductor layer
glass
multilayer wiring
wiring board
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001390735A
Other languages
English (en)
Other versions
JP2003198127A (ja
Inventor
泰志 墨
真司 鈴村
秀俊 水谷
学 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2001390735A priority Critical patent/JP3752453B2/ja
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to EP02028877A priority patent/EP1323682A3/en
Priority to KR1020020082284A priority patent/KR100942615B1/ko
Priority to US10/325,859 priority patent/US20030170436A1/en
Priority to EP03014167.5A priority patent/EP1353542B1/en
Priority to TW094110818A priority patent/TWI292391B/zh
Priority to TW091137311A priority patent/TWI238813B/zh
Priority to CNB021588066A priority patent/CN1329326C/zh
Publication of JP2003198127A publication Critical patent/JP2003198127A/ja
Priority to US11/165,020 priority patent/US7309669B2/en
Application granted granted Critical
Publication of JP3752453B2 publication Critical patent/JP3752453B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Compositions Of Oxide Ceramics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、誘電体層と導電体層とを有し、該導電体層の一部が形成面積が1cm以上の全面電極導電体層である低温焼成多層配線基板及びその製造方法に関し、特には、全面電極導電体層が接地電極及び/又はコンデンサ電極であり、更には、ストリップラインやマイクロストリップラインを有する高周波用途に適した多層配線基板およびその製造方法に関する。
【0002】
【従来の技術】
従来、配線基板、例えば、LSIやICあるいはディスクリート部品などの半導体素子を搭載したり、あるいは基板内部に種々の厚膜印刷素子を作りこんだ配線基板として、比較的高密度の配線が可能な多層配線基板が多用されている。この多層配線基板の多くは、ガラスセラミックなどからなる誘電体層と、Cu、Ag、Au、W、Mo等の金属導体を主としてなる導電体層とを交互に積層したものであり、必要に応じてその表面に半導体素子が実装される。
また、近年、携帯電話をはじめとする無線通信には、電波資源拡大と伝送容量の高密度化を測るために、マイクロ波帯からミリ波帯の高周波帯が積極的に採用されるようになった。これに使用される無線通信機器用の部品として、高周波信号を取り扱うための多層配線基板に対する需要が爆発的に増大しつつある。
【0003】
上述した高周波信号を取り扱う場合、電子部品の動作電源と電子部品とを繋ぐ導電体層がインダクタンスとして寄与するため、導電体層における配線等にノイズが重畳されることによる誤動作の発生、電子部品の動作応答の遅延、または、高周波信号の伝送損失等の、低周波信号では問題にならなった不具合が生じることがある。このような高周波信号特有の不具合を抑制するためには、導電体層を低抵抗率の材料から構成させ、他方、誘電体層を低比誘電率でかつ高周波帯においても誘電損失の低い材料より構成させた多層配線基板を用いることが必要とされる。
【0004】
しかし、導電体層を構成する材料として低抵抗率のAgやCuを採用した場合、融点が低いために、導電体層と誘電体層とを同時焼成にて多層配線基板を形成するためには、焼成温度が800〜1050℃といった低温において焼成可能な誘電体材料が必要となる。このような低温焼成が可能であり、かつ低比誘電率でかつ高周波帯においても誘電損失の低い材料として、ホウケイ酸ガラスを主体とし、焼成段階にて結晶を析出させた結晶化ガラスが種々提案されている。
【0005】
上記結晶化ガラスの一例としては、スピネル型構造の結晶などを析出させたもの(特開平9−175853)、ディオプサイドを結晶析出させたもの(特開平10−120436)、アルミナなどを結晶析出させたもの(特願平10−320612)を挙げることができる。
【0006】
また、高周波信号の伝送特性を向上させるために、導電体層の一部をストリップラインやマイクロストリップラインとして構成させた多層配線基板が提案されている(例えば、特開平11−214812)。このようなストリップラインやマイクロストリップラインを形成させた場合、誘電体層の片面を略全面に渡って被覆する形で、接地導体として機能する全面電極導電体層を導電体層の一部として形成させる必要がある。該全面電極導電体層は、多層配線基板の内部に多層形成されることが、高周波信号の伝送特性向上の観点より望ましい。また、配線基板のモジュール化に伴い、全面電極導電体層をコンデンサ電極として形成して、コンデンサを内蔵したモジュール配線基板を形成する要請もある。
【0007】
【発明が解決しようとする課題】
しかしながら、上記全面電極導電体層(以下、電極層とも略記する)を含む導電体層と、上記結晶化ガラスを用いた誘電体層とを同時焼成させて多層配線基板を作製した場合、誘電体層と導電体層との焼成温度及び焼成収縮挙動の違いにより、図3の模式図に示すような、ふくれや隙間が導電体層に発生しやすくなる問題がある。これは、結晶化ガラスは、焼成過程で急激に焼成収縮する性質があるため、全面電極導電体層の焼成収縮挙動が付いていけないからである。特に、誘電体層との接触面積が大きい全面電極導体層(形成面積が1cm以上)に発生しやすくなる。このようなふくれや隙間が発生すると、導電体層と誘電体層との密着性の低下による機械的強度の低下や、抵抗率の増大などの不具合に繋がる。また、該不具合は、多層配線基板に全面電極導電体層を多層形成した場合、さらに顕著となる。
【0008】
上記した電極層に発生するふくれや隙間は、焼成時における導電体層と誘電体層との焼成温度及び焼成収縮挙動の違いに起因した収縮挙動の違いにより起こる。そこで、該収縮挙動の違いを低減をさせる観点より、導電体層を主に構成する金属導電体の成分量の調整や、導電体層に、該導電体層を主に構成する金属導電体とは異種の金属導電体を添加させることなどが図られている。このような工夫が図れたものとして、例えば、特開昭63−168904や特開昭62−48097を挙げることができる。
【0009】
しかしながら、上記導電体層の構成成分に対する工夫だけでは、電極層に発生するふくれなどの上記不具合を抑制することができない場合が多い。また、該不具合を抑制するために、導電体層に、該導電体層を主に構成する金属導電体とは異種の添加物(金属酸化物等)を多量に添加しなければならず、導電体層の抵抗率増大を招くといった問題がある。
【0010】
また、低抵抗率のCuやAgを主として形成させた導電体層と、ガラスを用いて形成させた誘電体層とを同時焼成する場合、焼成温度を金属の融点未満、つまり800〜1050℃といった低温焼成にて行なう必要がある。そのため、導電体層を構成する金属種によって、誘電体層との同時焼成可能な焼成温度域が制限されることとなる。さらに、上述したように、高周波信号を取り扱う場合には、誘電体層を高周波信号に適した低比誘電率で誘電損失の低いものとする必要があり、そのために結晶化ガラスにおける結晶化の度合いを調整しなければならないので、焼成温度域が一層狭められることとなる。その結果、従来のような導電体層の構成成分の工夫だけでは、導電体層における抵抗率等の電気的特性を悪化させずに、電極層に発生する上記不具合を抑制することがさらに困難となる。このように、誘電体層と、CuやAgを主体とした導電体層とを同時焼成させる際には、焼成温度等の焼成条件の最適化の幅は広いほどよい。また、誘電体層とCuを用いた導電体層とを同時焼成して配線基板を形成する際には、Cuの酸化を防止するために中性雰囲気あるいは、還元雰囲気で行なわれる。そのため、特に、焼成条件の最適化の幅が広いほどよい。
上記のような同時焼成を行なう際、誘電体層は、その構成成分以外に、通常、有機材料よりなるバインダが含有された状態あるいは、ある程度事前に脱バインダした状態で焼成形成される。該バインダは、焼成段階あるいは、事前の脱バインダ段階において脱脂除去される。しかし、脱バインダが不完全な状態で焼成を行なうと、バインダが抜けきる前に、誘電体層を形成する構成成分の緻密化が進んで、バインダが抜けるための経路が塞がれてしまい、その後の脱バインダが困難になる問題がある。このような問題も含めて、上記同時焼成における焼成条件の最適化の幅は広いほどよい。
【0011】
本発明は、かかる問題を考慮してなされたものである。すなわち本発明は、誘電体層と導電体層とを同時焼成させた場合においても、導電層(特には、形成面積が1cm以上の全面電極導電体層)と誘電体層との間に発生するふくれなどの不具合を抑制するとともに、形成される導電体層の抵抗率に代表される電気的特性の向上を可能とし、特に、高周波信号に適した誘電体層および導電体層の形成を可能とするとともに、生産性向上を可能とする低温焼成配線基板およびその製造方法を提供することを目的とする。
【0012】
【課題を解決するための手段および作用・効果】
上記課題を解決するための本発明の低温焼成多層配線基板は、
結晶化温度が1000℃を超えるガラスとセラミックフィラーとより構成される誘電体層と、主に金属導電体より構成される導電体層とを有し、800〜1000℃で焼成されてなり、
該導電体層の一部は、形成面積が1cm以上の全面電極導電体層として構成されてなることを特徴とする。
【0013】
本発明の低温焼成多層配線基板においては、誘電体層を構成するガラスマトリックスの原料であるガラスとして、その結晶化温度が1000℃を超えるものを用いているので、AgやCuといった融点の低い金属導電体より主に構成される導電体層と、800〜1000℃(好ましくは850〜1000℃)の低温焼成にて同時焼成させた場合、誘電体層を構成するガラスマットリックスは、焼成時に結晶析出が抑制されたもの、もしくは、結晶析出しないものとして形成させることができる。そのため、焼成時において、誘電体層と導電体層との構成成分の粒子に起因した収縮挙動の違いを抑制することが可能となる。その結果、誘電体層と導電体層とを同時焼成させた際に導電体層、特に、導電体層の一部をなす形成面積が1cm以上の全面電極導電体層(以下、単に電極層とも言う)に発生する膨れやはがれなどの不具合を抑制するが可能となり、ひいては、導電体層の抵抗率等の電気的特性を向上させることができる。
【0014】
また、本発明に示すように、焼成過程において結晶化を抑制した、もしくは、結晶化しないガラスを用いて誘電体層を形成させることで、該誘電体層と導電体層とを同時焼成させる焼成温度等の焼成条件の幅を広げることが可能となり、ひいては、形成される低温焼成多層配線基板の生産性を向上させることができる。
【0015】
本発明の誘電体層を構成するガラスマトリックスとなるガラスにおいては、焼成時に少なくとも結晶析出を抑制させる必要があり、よりよくは結晶析出しないことが必要である。該結晶析出は、焼成温度が結晶化温度以上に高くなるほど起こりやすくなる。そのため、本発明に使用されるガラスの結晶化温度は、誘電体層を緻密に形成させるために、高いものほどよい。尚、焼成時にガラスの結晶析出が抑制されたものとは、誘電体層が緻密化していく際にはガラスの結晶化がほとんど起こらないものを言う。よって、誘電体層が緻密化した後の熱処理(例えば、焼成温度での保持時間を長くする)にてガラスが結晶化したものについては、本発明の誘電体層の概念に含まれるものとされる。また、誘電体層が緻密化した後に、ガラスが結晶化した場合であっても、既に、誘電体層と導電体層との同時焼成後であるので、焼成収縮のミスマッチングによる反りは発生しない。
【0016】
上記本発明の低温焼成多層配線基板における導電体層を主に構成する金属導電体は、低抵抗率であることが当然望ましく、特に、高周波信号を取り扱う場合においては、導電体層の抵抗率が小さいことが、高周波信号の伝送特性の観点より望まれる。このような金属導電体としては、銀系(銀単体、銀−金属酸化物(マンガン、バナジウム、ビスマス、アルミニウム、ケイ素、銅等の酸化物(以下、これらを単に金属酸化物と称する。))、銀−ガラス添加、銀−パラジウム、銀−白金、銀−ロジウム等)、金系(金単体、金−金属酸化物、金−パラジウム、金−白金、金−ロジウム等)、銅系(銅単体、銅−金属酸化物、銅−パラジウム、銅−白金、銅−ロジウム等)等を挙げることができる。
【0017】
また、使用される金属導電体の抵抗率や融点の観点から、上記した金属導電体の中においても、特に、Au、Ag、Cuの1種以上から形成されるものが最適である。
【0018】
さらに、上記Cu、Ag、Auの中において、Cu、Agが低抵抗率であるので、導電体層を主に構成する金属導電体としては、Cu、Agを主体としたものが適している。特に、Agより耐マイグレーション性に優れたCuを主体としたものが、誘電体層層を主に構成する金属導電体としては好適である。また、本発明においては、誘電体層を結晶化温度が1000℃を超えるガラスを用いて、800〜1000℃で焼成を行なうため、結晶化温度の低いガラスを用いた場合に比べて焼結が緩やかに進行する。よって、Cuを主体としたものを導電体層に用いて、中性雰囲気あるいは還元雰囲気で同時焼成した場合であっても、バインダが抜けるための経路が塞がれ難く、脱バインダ性に優れたものとすることができる。
【0019】
次に本発明の低温焼成多層配線基板における全面電極導電体層は、接地電極及び/又はコンデンサ電極であることを特徴とする。
導電体層の一部をストリップラインやマイクロストリップラインとして機能させる場合に必要とされる接地電極や、低温焼成多層配線基板内に高周波信号に対応してコンデンサ(積層型コンデンサ等の公知のコンデンサを概念として含む。)を内蔵させる場合に必要とされるコンデンサ電極は、導電体層の一部として形成されるとともに、その形成面積が大きいほどよく、少なくとも1cm以上とすることが望ましい。このような接地電極およびコンデンサ電極は、上記全面電極導電体層に対応する。
上述してきたように、本発明においては、結晶化ガラスを用いながらも、焼成時における結晶析出を抑制しながら誘電体層は焼成されるために、従来あった、焼成時の結晶化ガラスの結晶化に伴う急激な収縮挙動の違いにより発生する導電体層、特に全面電極導電体層(形成面積1cm以上)のふくらみや隙間を抑制することができる。そのため、上記接地導体やコンデンサ電極として機能する全面電極導電体層の形成面積を少なくとも1cm以上とすることが可能である。その結果、接地導体およびコンデンサ電極としての機能が向上するとともに、ひいては、形成される低温焼成多層配線基板における高周波信号の伝送特性等をさらに向上させることが可能となる。
【0020】
また、上記した電極層の形成面積のみならず、電極層を低温焼成多層配線基板の内部に多層形成させ場合においても、発生する電極層のふくらみや隙間を有効に抑制することが可能である。
【0021】
さらに、導電体層には、ふくらみや隙間を抑制させるための金属導電体とは異種の添加物を多量に添加する必要がないため、導電体層における抵抗率を下げることが可能となり、上記した金属導電体のいずれかを用いることで、導電体層の体積抵抗率を、4×10−6Ωcm以下(特に3×10−6Ωcm以下、更には2.5×10−6Ωcm以下)とすることができる。その結果、低温焼成多層配線基板の電気的特性を向上させることが可能となるとともに、高周波信号における伝送損失を抑制することが可能となる。
【0022】
次に、本発明において、高周波信号にさらに適した低温焼成多層配線基板とするには、誘電体層の比誘電率および誘電損失をできる限り小さくすることが望まれる。その値としては、比誘電率が7以下であり、10GHz以上の高周波帯における誘電損失が0.002以下であることがよい。
【0023】
上記のような値の比誘電率および誘電損失となる誘電体層とするためには、例えば、該誘電体層の構成成分であるガラスを、主成分としてのSiOおよびBと、副成分としてのAlおよびアルカリ土類金属酸化物とを有した形にて構成し、その主成分の含有量を80〜95mol%とすることで可能となる。また、このような構成成分からなるガラスとすることで、結晶化温度が1000℃を超え、かつ800〜1000℃で焼成しても、該ガラスが結晶化することがないため、Cu等の金属導電体との同時焼成時における焼成収縮挙動のミスマッチを効果的に緩和することができる。
【0024】
上記本発明におけるガラスの主成分であるSiOおよびB(以下、主成分とも略記する)の含有量は、80%〜95mol%とされるが、主成分の含有量が95mol%より大きくなると、SiOに起因した、例えばクリストバライト等の結晶が、焼成過程(焼成温度1000℃以下)にて析出してしまう。他方、主成分の含有量が80mol%未満となると、形成される誘電体層の比誘電率もしくは、高周波帯における誘電損失が高くなる不具合が起こる。これら内容を考慮して、主成分の含有量を、80%〜95mol%とすることが望ましい。
【0025】
さらに、上記本発明におけるガラスの副成分である、Alおよびアルカリ土類金属酸化物は、焼成過程における主成分に起因した結晶析出を抑制させる効果等をもつが、各々Alとアルカリ土類酸化物の含有量は、3〜10mol%とすることが望ましい。
【0026】
上記Alの含有量が、3mol%未満となるとSiOに起因した結晶が焼成過程にて析出してしまう。他方、Alの含有量が、10mol%より大きくなると、Alに起因したAl結晶や長石等が、焼成過程にて析出してしまう不具合が起こる。これら内容を加味して、ガラスにおけるAlの含有量は、3〜10mol%とすることが好適である。
【0027】
また、上記アルカリ土類酸化物において、その含有量が3mol%未満となると、焼成過程での主成分のガラス溶融が困難となり、他方、10mol%より大きくなると、アルカリ土類酸化物に起因した結晶が、焼成過程にて析出してしまう不具合が生じる。これらを考慮してガラスにおけるアルカリ土類酸化物の含有量は、3〜10mol%とすることが望ましい。
ここで述べたアルカリ土類酸化物としては、MgO、CaO、SrO、BaO等を挙げることができる。その中でも、MgOは、焼成過程にて結晶析出しやすく、SrOおよびBaOは、形成される誘電体層における比誘電率を過度に高めてしまうことになるので、特にCaOを選択することが最適である。アルカリ土類酸化物としてCaOを選択することで、焼成時のガラスの構成成分に起因した結晶析出の発生を容易に抑制することができるとともに、誘電体層の比誘電率をも低くすることが可能となる。
【0028】
従来のガラスにおいては、該ガラスの溶融温度を下げるなどの目的で、ガラスにアルカリ金属、PbおよびSb等の金属成分を添加させる必要があった。しかし、これら金属成分に起因して、焼成過程にて形成される酸化物は、形成される誘電体層の高周波帯における誘電損失を増大させてしまう。しかしながら、本発明においては、アルカリ金属、PbおよびSbといった金属成分をガラス粉末に含有させずに、1000℃以下の低温焼成にて誘電体層を焼成形成させることが可能である。その結果、上記した金属成分に起因した酸化物による高周波帯での誘電損失増大といった不具合を抑制することができ、ひいては、形成される誘電体層における高周波帯における誘電損失をさらに低減することが可能となる。
【0029】
また、本発明における全面電極導電体層は、高周波信号に対応したストリップライン等の接地導体の機能以外にも、高周波といった信号の周波数に関係なく、全面電極導電体層が、ノイズ防護用のシールド部としての接地導体として形成される場合がある。その場合においても、本発明に示すように、焼成時に発生するふくれや隙間などの不具合を抑制することが可能である。
【0030】
次に本発明の低温焼成多層配線基板の製造方法は、結晶化温度が1000℃を超えるガラスからなるガラス粉末とセラミックフィラーとより主に構成されるグリーン体と、主に金属導電体より構成される導電体層とを有してなり、該導電体層の一部は、形成面積が1cm以上の全面電極導電体層として構成される多層配線成形体を、該ガラスの結晶化温度未満で焼成して多層配線基板を形成することを特徴とする。
【0031】
焼成させることで誘電体層となるグリーン体を構成するガラスの結晶化温度は、1000℃を超えているので、AgやCuといった融点の低い金属導電体より主に構成される導電体層と、850〜1000℃の低温焼成にて同時焼成させた場合においても、誘電体層を構成するガラスを、焼成時に結晶析出が抑制されたもの、もしくは、結晶析出しないものとして形成させることができる。そのため、焼成時において、誘電体層と導電体層との構成成分の粒子に起因した収縮挙動の違いを抑制することが可能となる。その結果、誘電体層と導電体層とを同時焼成させた際に導電体層、特に、導電体層の一部をなす形成面積が1cm以上の全面電極導電体層に発生する膨れやはがれなどの不具合を抑制するが可能となり、ひいては、導電体層の抵抗率等の電気的特性が向上した多層配線基板、つまり低温焼成多層配線基板を製造することが可能となる。
【0032】
また、上記本発明の製造方法においては、グリーン体を構成するガラスが、焼成過程で結晶化が抑制された、もしくは焼成過程においては、結晶化しないものとなるので、誘電体層と導電体層とを同時焼成させる焼成温度等の焼成条件の幅を広げることが可能となる。その結果、製造される低温焼成多層配線基板の生産性を向上させることが可能となる。また、このように焼成条件の幅を広げることで、グリーン体に含有される、有機材料よりなるバインダの焼成過程における脱バインダ性をも向上させることができる。
【0033】
本発明の製造方法にて製造される低温焼成多層配線基板は、上述した本発明の低温焼成多層配線基板と同様の効果を有するが、誘電体層の比誘電率を7以下とし、10GHz以上の高周波帯における誘電損失を0.002以下とするためには、本発明の製造方法におけるガラス粉末を、主成分としてのSiOおよびBと、副成分としてのAlおよびアルカリ土類金属酸化物とを有したものとし、その主成分の含有量を80〜95mol%とすることで可能となる。
【0034】
【発明の実施の形態】
以下、本発明の低温焼成多層配線基板の一実施形態について説明する。
図1は、低温焼成多層配線基板1(以下、基板1とも略記する)の概略断面図を模式的に示すものであり、誘電体層2と導電体層3とが交互に形成されているとともに、必要に応じてその表面には半導体素子51が実装される。導電体層3における配線の役割を担う各配線層は、配線層を厚さ方向に貫くビアホール35により互いに電気的に接続される。また、図1においては、導電体層3の一部が、ノイズ防護用の接地導体として機能する全面電極導電体層11が構成されている。基板1を高周波用基板として機能させるために、導電体層3における配線層の一部をストリップラインとして構成させることもできる。配線基板1は、例えば、高周波用パッケージや、それ自身が高周波信号処理能力を有した能動素子機能を備えたものであってもよいし、別途構成されたアンテナスイッチモジュール等の高周波用素子を搭載するためのものであってもよい。
【0035】
さらに、本実施形態の基板1では、導電体層3のほかに、コンデンサ54、インダクタ53及び抵抗器55などの種々の厚膜回路素子が作りこまれているが、厚膜回路素子を特に有さない、導電体層3のみを有する基板として構成することも可能である。また、基板1は、高周波用のマイクロストリップライン等の高周波用の配線層10よりなる形態など、公知の配線基板に適用可能である。また、図1におけるコンデンサ54におけるコンデンサ電極を、全面電極導電体層11とすることも可能である。
【0036】
図1におけるノイズ防護用のシールド部として機能する、ストリップライン等の接地導体として機能する、もしくは、コンデンサ電極として機能する電極層11は、その形成面積を1cm以上といった大きいものとする必要がある。しかしながら、従来、結晶化ガラスを用いた誘電体層2と、電極層11を含む導電体層3とを同時焼成させると、形成された導電体層3において、特に電極層11にふくれや隙間が発生しやすく、ひいては電極層11の機能を低下させる問題があった。
【0037】
本発明においては、誘電体層2の構成成分であるガラスの結晶化温度が1000℃を超えるものとしているので、該ガラスは、800〜1000℃の焼成温度となる焼成時においても結晶析出が抑制されたもの、もしくは結晶析出しないものとなり、従来のような誘電体層と導電体層における焼成収縮挙動の違いにより発生する、形成される導電体層に発生するふくれや隙間を抑制することが可能となる。その結果、導電体層における抵抗率等の電気的特性の向上を可能とし、特に、高周波信号に適した導電体層とすることが可能となる。また、電極層の形成面積を1cmとることができ、かつ、その形成層数も増やすことできるので、電極層の機能が向上するとともに、高周波信号に適した低温焼成多層配線基板とすることができる。
【0038】
本発明の誘電体層を構成するガラスとしては、主成分としてのSiOおよびBと、副成分としてのAlおよびアルカリ土類金属酸化物とを有したもので、その主成分の含有量を80〜95mol%とされるものを採用することができる。
【0039】
また、導電体層を主に構成する金属導電体以外に、誘電体層との焼成時のマッチングをよくするために、シリカ、アルミナ、マグネシア、ジルコニア、チタニア、ムライト、スピネル、ガラスフリット等を加えてもよい。
【0040】
本発明におけるガラスの製造方法であるが、特に限定されないがその一例を示す。ガラスを構成する原料における原料元素の酸化物を焼成後の組成が前記含有量となるように、秤量して混合後、例えば、ルツボ中で、1600℃の仮焼きを行なった後、ボールミール等により粉砕することにより、ガラス粉末を得る。該ガラス粉末の平均粒経は1〜3μmの範囲となるように粉砕するのがよい。平均粒径が3μmより大きくなると、形成される誘電体層の機械的強度が低下し、他方、平均粒径が1μm未満となると、脱バインダ性が低下するからである。なお、形成されたガラス粉末の結晶化温度は、1000℃を超えるものとされる。
【0041】
次に、図1に示したような低温焼成多層配線基板を製造するための、本発明の製造方法の一例を以下に説明する。
誘電体層となるべきグリーンシートを用意する。グリーンシートは、上記と同工程にて形成可能な平均粒径が1〜3μmの範囲となるガラス粉末、アルミナ、ムライト、窒化アルミニウム、窒化珪素等のセラミックフィラー、バインダ、溶剤、可塑剤、解膠剤、界面活性剤、湿潤剤などの添加剤を配合して混合し、ドクターブレード法等によりシート状に成形したものである。
【0042】
上記バインダとしては、アクリル系樹脂(例えば、ポリメチルメタクリレート、ポリt−ブチルメタクリレート)、セルロースアセテートブチレート、ポリエチレン、ポリビニルアルコール、ポリビニルブチラールなどを挙げることができ、溶剤としては、アセトン、メチルエチルケトン、ジアセトン、メチルイソブチルケトン、ベンゼン、ブロムクロロメタン、エタノール、ブタノール、プロパノール、トルエン、キシレンなどを挙げることができる。
さらに、上記可塑剤としては、ブチルベンジルフタレート、ジブチルフタレート、ジメチルフタレート、フタル酸ジ2エチルヘキシル、アジピン酸エステル、ポリエチレングリコール誘導体、トリクレゾールホスフェートなど、上記解膠剤としては、脂肪酸(グリセリントリオレートなど)、上記界面活性剤としては、ベンゼンスルホン酸など、上記湿潤剤としては、アルキルアリルポリエーテルアルコール、ポチエチレングリコールエチルエーテル、ニチルフェニルグリコール、ポリオキシエチレンエステルなどを挙げることができる。
【0043】
このように得られたグリーンシート上に、形成面積1cm以上となる全面電極導電体層を含む導電体層(厚膜回路素子を作りこむ場合は、その素子のパターンも含む)となるべき配線パターンを複数、公知のスクリーン印刷法により形成を行ない、その後、その上に、別のセラミックグリーンシートを重ね、さらにパターン形成/グリーンシート積層の工程を繰り返し、熱圧着積層することにより、上記ガラス粉末およびセラミックフィラーから主に構成されるグリーン体と、上記導電体層とを有する多層配線成形体を得る。なお、ビアホール35を形成する場合は、グリーンシートのビア形成位置にドリル等を用いて穿孔しておき、ここに金属ペーストを充填するようにする。このように形成された多層配線成形体を、上記ガラス粉末の結晶化温度印未満の焼成温度にて焼成することにより低温焼成多層配線基板となる多層配線基板を得ることができる。
【0044】
【実施例】
以下、本発明の効果を確認するために行なった実験結果について説明する。
【0045】
(実施例1)
上記した製造工程に従い、SiO、B、Alおよびアルカリ土類金属酸化物のCaOとからなるガラス粉末50重量部と、アルミナからなるセラミックフィラー50重量部との平均粒径が2.5μmとなる混合粉末100重量部に対して、バインダ(アクリル樹脂)20重量部、可塑剤(フタル酸ジブチル)10重量部、溶剤(トルエンとイソプロピルアルコールの混合液)75重量部とを混和し、スラリーを作製した。次に、該スラリーを用い、ドクターブレード法により厚さ250μmのグリーンシートを作製した。得られたグリーンシートの表面にCuペーストをスクリーン印刷法にてパターン印刷することで3.6×2.6cmの導電体層である電極層を形成するとともに、さらに、グリーンシート積層/パターン印刷の工程を繰り返すことで、電極層を3層形成した後、電極層を被覆する形にてグリーンシートを積層させ多層配線成形体を形成させた。その後、該多層配線成形体を、窒素雰囲気下(還元雰囲気下)にて、850℃にて脱脂させるとともに、1000℃×2時間焼成させることで、電極層を形成させた低温焼成多層基板を得た。
また、Cuペーストは、電極層を主に構成する銅粉(粒径5μm)100重量部、ビヒクル30重量部、シリカ0.5重量部を3本ロールミルで混和することで作製させた。
【0046】
(実施例2)
実施例1おけるガラス粉末を構成するCaOにかえて、MgOおよびZnOを加えたガラス粉末60重量部と、アルミナからなるセラミックフィラー40重量部との混合粉末とした以外は、実施例1と同条件にて、低温焼成多層配線基板を作製した。
【0047】
(比較例1)
実施例1おけるガラス粉末を構成する成分にCaOにMgOを加えたガラス粉末60重量部と、アルミナからなるセラミックフィラー40重量部との混合粉末とした以外は、実施例1と同条件にて、低温焼成多層配線基板を作製した。
(比較例2)
実施例1おけるガラス粉末を構成するCaOにかえて、MgOを加えたガラス粉末65重量部と、アルミナからなるセラミックフィラー35重量部との混合粉末とした以外は、実施例1と同条件にて、低温焼成多層配線基板を作製した。
【0048】
上記実施例および比較例におけるガラス粉末の構成成分の含有量は、表1に示すとおりである。表1における結晶化温度は、実施例および比較例の実施に先立ち、実施例および比較例の各々のガラス粉末と同成分含有量にて作製したガラス粉末に対して、公知の示差熱分析法(DTA)にて、示差熱曲線の測定を行い、得られた示差熱曲線の発熱ピーク温度に対応するものである。該示差熱曲線の測定は、昇温速度10℃/分、25℃から1100℃の範囲で行なった。また、実施例1におけるガラス粉末においては、その結晶化温度が1100℃以上であったため、25℃から1100℃以下の温度範囲では発熱ピークが見られなかった。
なお、本明細書におけるガラス粉末の結晶化温度は、上記同様の示差熱曲線の発熱ピーク温度に対応したものを指す。
【0049】
【表1】
Figure 0003752453
【0050】
上記実施例および比較例にて作製した低温焼成多層配線基板を切断し、電極層を倍率20倍の拡大鏡にて目視観察を行なった。
その結果、表1から分かるように、ガラス粉末の結晶化温度が1000℃以上である実施例1のものは、電極層に膨れや剥がれが確認されなかった。実施例2のものも、そのガラス粉末の結晶化温度は1000℃以上であるが、実施例1におけるガラス粉末の結晶化温度より低いために、電極層の端部に若干小さな膨れが確認された。他方、比較例1および2のものは、結晶化温度が1000℃以下であるために、電極層に大きな膨れや剥がれが確認された。
【0051】
以上の結果より、ガラス粉末の結晶化温度が1000℃以上である実施例1および実施例2にて形成されたものが、電極層における膨れや剥がれを抑制できることが分かった。また、ガラス粉末の結晶化温度が高い実施例1のものが、さらに電極層のふくれや剥がれを抑制できることが分かった。
【0052】
(実施例3)
実施例1と同様のグリーンシートおよびCuペーストを用いて、図2の模式図に示すような多層配線成形体となるように、グリーンシートの表面にCuペーストをスクリーン印刷し、形成面積6mmの電極層パターンを形成させ、その後、グリーンシート積層/パターン印刷の工程を繰り返すことで、電極層パターンおよび配線パターンを形成させた多層配線成形体を形成させた。その後、該多層配線成形体を、窒素雰囲気下(還元雰囲気下)にて、850℃にて脱脂させるとともに、1000℃×2時間焼成させることで、ストリップラインおよびマイクロストリップラインを有する高周波信号に対応した低温焼成多層配線基板を得た。
【0053】
上記実施例3にて得られた低温焼成多層配線基板における誘電体層の比誘電率および誘電損失の誘電測定と、導電体層をなす導電体配線の抵抗測定とを行なった。誘電測定は、両端短絡型誘電体共振器法のTE011モード(JIS R1627)にて、共振周波数8〜12GHzとして測定を行なった。また、抵抗測定より得られた導電体配線の抵抗値と、計測した導体配線の長さ、幅、高さとより導電体層の体積抵抗率を求めた。両測定とも測定温度は25℃にて行なった。
上記誘電測定より、比誘電率は5.8、10GHzにおける誘電損失は、0.0014となった。一方、抵抗測定より、体積抵抗率は2.4×10−6Ωcmとなった。
【0054】
上記実施例3に対する測定結果より、実施例3にて形成されたストリップラインおよびマイクロストリップラインを有する低温焼成配線基板は、誘電体層における比誘電率および高周波帯での誘電損失が小さく、導電体層における抵抗率が小さい高周波信号に適したものであることが確認された。
なお、本明細書における、高周波とは、1GHz以上のものを指す。
【0055】
上記本実施例より、本発明の低温焼成多層配線基板は、Cuなどの低抵抗率で低融点の材料より導電体層を構成させた場合においても、導電体層の一部の電極層にふくれや隙間等の不具合を抑制することが可能であり、ひいては、導電体層の抵抗率を下げることが可能となり、高周波信号の伝送特性を向上させることが確認された。
【図面の簡単な説明】
【図1】本発明の低温焼成多層配線基板の一実施形態を示す概略断面図。
【図2】実施例における低温焼成多層配線基板を示す模式図。
【図3】導電体層に発生する不具合を説明するための模式図。
【符号の説明】
1 低温焼成多層配線基板
2 誘電体層
3 導電体層
11 全面電極導電体層

Claims (7)

  1. 結晶化温度が1000℃を超えるガラスとセラミックフィラーとより構成される誘電体層と、主に金属導電体より構成される導電体層とを有し、800〜1000℃で焼成されてなり、
    該導電体層の一部は、形成面積が1cm以上の全面電極導電体層として構成されてなることを特徴とする低温焼成多層配線基板。
  2. 前記全面電極導電体層が接地電極及び/又はコンデンサ電極であることを特徴とする請求項1記載の低温焼成多層配線基板。
  3. 前記誘電体層の比誘電率が7以下であり、10GHz以上の高周波帯における誘電損失が0.002以下であることを特徴とする請求項1又は2に記載の低温焼成多層配線基板。
  4. 前記ガラスは、主成分としてのSiOおよびBと、副成分としてのAlおよびアルカリ土類金属酸化物とを有してなり、前記主成分の含有量が80〜95mol%であるとともに、前記誘電体層中には、前記ガラスに起因する結晶が析出していないことを特徴とする請求項1ないし3のいずれか1項に記載の低温焼成多層配線基板。
  5. 前記ガラスは、主成分としてのSiOおよびBと、副成分としてのAlおよびアルカリ土類金属酸化物とからなり、前記主成分の含有量が80〜95mol%であるとともに、前記誘電体層中には、前記ガラスに起因する結晶が析出していないことを特徴とする請求項1ないし3のいずれか1項に記載の低温焼成多層配線基板。
  6. 結晶化温度が1000℃を超えるガラスからなるガラス粉末とセラミックフィラーとより主に構成されるグリーン体と、主に金属導電体より構成される導電体層とを有してなり、該導電体層の一部は、形成面積が1cm以上の全面電極導電体層として構成される多層配線成形体を、該ガラスの結晶化温度未満で焼成して多層配線基板を形成することを特徴とする低温焼成多層配線基板の製造方法。
  7. 前記ガラス粉末は、主成分としてのSiOおよびBと、副成分としてのAlおよびアルカリ土類金属酸化物とを有してなり、前記主成分の含有量が80〜95mol%であることを特徴とする請求項6記載の低温焼成多層配線基板の製造方法。
JP2001390735A 2001-12-25 2001-12-25 低温焼成多層配線基板及びその製造方法 Expired - Fee Related JP3752453B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2001390735A JP3752453B2 (ja) 2001-12-25 2001-12-25 低温焼成多層配線基板及びその製造方法
KR1020020082284A KR100942615B1 (ko) 2001-12-25 2002-12-23 유전물질, 유전소성체 및 이것을 이용한 배선기판
US10/325,859 US20030170436A1 (en) 2001-12-25 2002-12-23 Dielectric material and dielectric sintered body, and wiring board using the same
EP03014167.5A EP1353542B1 (en) 2001-12-25 2002-12-23 Process for production of multilayered wiring board
EP02028877A EP1323682A3 (en) 2001-12-25 2002-12-23 Dielectric material and dielectric sintered body, and wiring board
TW094110818A TWI292391B (en) 2001-12-25 2002-12-25 Multilayered wiring board and process for producing the same
TW091137311A TWI238813B (en) 2001-12-25 2002-12-25 Dielectric material and dielectric sintered body, and wiring board using the same
CNB021588066A CN1329326C (zh) 2001-12-25 2002-12-25 介电材料和介电材料烧结体以及使用该陶瓷的布线板
US11/165,020 US7309669B2 (en) 2001-12-25 2005-06-24 Dielectric material and dielectric sintered body, and wiring board using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001390735A JP3752453B2 (ja) 2001-12-25 2001-12-25 低温焼成多層配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2003198127A JP2003198127A (ja) 2003-07-11
JP3752453B2 true JP3752453B2 (ja) 2006-03-08

Family

ID=27598526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001390735A Expired - Fee Related JP3752453B2 (ja) 2001-12-25 2001-12-25 低温焼成多層配線基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP3752453B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5202878B2 (ja) * 2006-06-15 2013-06-05 日本特殊陶業株式会社 配線基板

Also Published As

Publication number Publication date
JP2003198127A (ja) 2003-07-11

Similar Documents

Publication Publication Date Title
CN1329326C (zh) 介电材料和介电材料烧结体以及使用该陶瓷的布线板
JP2763664B2 (ja) 分布定数回路用配線基板
JP3610191B2 (ja) 非磁性セラミックおよびセラミック積層部品
JP6293704B2 (ja) ガラスセラミックス焼結体及び配線基板
JP2851966B2 (ja) 積層型誘電体フィルター
JPH05259720A (ja) マイクロ波用共振器内蔵配線基板
JP3752453B2 (ja) 低温焼成多層配線基板及びその製造方法
JP3774336B2 (ja) 高周波用配線基板およびその製造方法
JP3862042B2 (ja) 導電性ペースト、それを用いたセラミックス構造物及びその製造方法
JP4748701B2 (ja) 低温焼成磁器組成物、およびそれを用いた配線基板
JP2002053368A (ja) 高周波特性に優れた磁器及びその製造方法
JP4493140B2 (ja) 多層回路基板
JP2002076554A (ja) 高周波用回路基板
JP3645046B2 (ja) 非磁性セラミックおよびセラミック積層部品
JPH10275979A (ja) セラミック基板および分割回路基板
JPH11186727A (ja) 配線基板およびその製造方法
JP4646362B2 (ja) 導体組成物およびこれを用いた配線基板
JP3851823B2 (ja) 金属体付配線基板
JP3986832B2 (ja) 金属体付配線基板
JP2003046241A (ja) 回路基板
JP2005179137A (ja) 高周波伝送特性に優れた磁器
JP4157352B2 (ja) 配線基板
JP3954396B2 (ja) 金属体付配線基板
JP2010232257A (ja) 多層配線基板
JP2003060358A (ja) セラミック配線基板の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050406

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051212

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3752453

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081216

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091216

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091216

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091216

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101216

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101216

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111216

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111216

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121216

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121216

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131216

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees