JP3753149B2 - 表示装置 - Google Patents

Description

本発明は表示装置に係わり、特に信号線を駆動するドライバ回路を内蔵したものに関する。

従来の信号線駆動用のドライバ回路を内蔵した表示基置として、「ＳＩＤ“８４ダイジェストｐ．３１６−３１９」（非特許文献１）に掲載されたものがある。この装置の回路構成を図２に示す。信号線Ｘ１，Ｘ２，Ｘ３，‥‥が列方向に、走査線Ｙ１，Ｙ２，Ｙ３，‥‥が行方向にそれぞれ複数本配線されている。各信号線Ｘと走査線Ｙとの交点には、薄膜トランジスタ（以下、ＴＦＴと称する）２２がマトリクス状に配置されている。ＴＦＴ２２のゲートは走査線Ｙに、ソースは信号線Ｘに接続され、ドレインは画素電極２３に接続されている。また、対向電極２４には共通電位Ｖ_COMが印加されている。

各々の信号線Ｘは、映像信号Ｖ１〜Ｖ３をＴＦＴ２２に入力するもので、Ｘドライバ３０によって駆動される。また各々の走査線Ｙは、選択パルス信号をＴＦＴ２２のゲートに入力して選択的に導通させるものであり、Ｙドライバ２１によって駆動される。

ここでＸドライバ３０は、シフトレジスタ１１とアナログスイッチＴＦＴＳＷｌ，ＳＷ２，ＳＷ３，ＳＷ４，‥‥を有している。シフトレジスタ１１には、電源電圧ＶＤＤＸ及びＶＳＳＸを供給する電源線３５及び３６が接続されている。また、スタートパルスＤＸを入力するスタートパルスライン３７が接続されている。さらにクロックライン３１〜３４が接続されており、クロックパルスＣＬｌ，ＣＬｌ，ＣＬ２及びＣＬ２がそれぞれ入力される。出力ライン３８〜４１は、アナログスイッチＴＦＴＳＷｌ〜ＳＷ４のゲートにそれぞれ接続されており、映像信号Ｖｌ〜Ｖ３を伝えるビデオライン１８〜２０は、アナログスイッチＴＦＴＳＷｌ〜ＳＷ４のソースに接続されている。

このＸドライバ３０によって、各信号線Ｘ１，Ｘ２，Ｘ３，‥‥に映像信号Ｖｌ〜Ｖ３が次のようにして順次書き込まれていく。この場合の各信号の動作波形を図３に示す。クロックパルスＣＬｌ，ＣＬｌ，ＣＬ２及びＣＬ２が入力され、クロックパルスＣＬｌとＣＬ２との位相差ＴだけスタートパルスＤＸが順次シフトされて、出力信号Ｑｌ〜Ｑ４として出力ライン３８〜４１に与えられる。この出力は、アナログスイッチＴＦＴＳＷｌ〜ＳＷ４のゲートにそれぞれ入力され、ハイレベルの間導通する。

このアナログスイッチＴＦＴＳＷｌ〜ＳＷ４には、映像信号Ｖｌ〜Ｖ３がそれぞれ導通している間入カされ、各信号線Ｘ１〜Ｘ３に書き込まれていく。
特開平１−２８９９１７号公報 ＳＩＤ"８４ダイジェストｐ．３１６−３１９

ここで従来は、クロックライン３１〜３４のノイズがビデオライン１８〜２０に入らないように、クロックパルスＣＬｌ，ＣＬｌ，ＣＬ２及びＣＬ２をＡ方向から入力し、映像信号Ｖｌ〜Ｖ３は逆のＢ方向から入力していた。しかし、各信号線Ｘ１，Ｘ２，Ｘ３，‥‥に映像信号Ｖｌ〜Ｖ３が書き込まれるタイミングに、左右でずれが生じていた。

クロックパルスがＡ方向からシフトレジスタ１１に入力されて行くと、信号の入り口付近（図中右側）ではエッジが急峻であり、出口付近（図中左側）ではだれてくる。しかし、映像信号Ｖｌ〜Ｖ３は逆のＢ方向から入力されるため、シフトレジスタ１１の図中左側から右側へ行くにつれて、波形がなまってくる。クロックパルスの波形がなまると、アナログスイッチＴＦＴＳＷｌ〜ＳＷ４が導通するタイミングが遅れるが、映像信号Ｖｌ〜Ｖ３の波形も同じようになまり、アナログスイッチＴＦＴＳＷｌ〜ＳＷ４に入力きれるタイミングが遅れれば特に問題はない。

ところが、クロックパルスと映像信号の入力方向は一致しておらず、アナログスイッチＴＦＴＳＷｌ〜ＳＷ４がクロックパルスに基づいて導通するタイミングと、映像信号Ｖｌ〜Ｖ３がアナログスイッチＴＦＴＳＷｌ〜ＳＷ４に入力されるタイミングにずれが生じる。この結果、画面にデータを表示するとドットがずれたり、液晶プロジェクタのように複数の液晶表示パネルの画像を合成すると色がずれるという問題を招いていた。

本発明は上記事情に鑑みなされたもので、信号線にビデオ信号を書き込むタイミングにずれがなく、均一で高精細な画質を達成することを目的とする。

本発明の表示装置は、基板にマトリクス状に配置された薄膜トランジスタと、前記薄膜トランジスタに接続された信号線と、前記信号線を駆動するドライバ回路と、前記ドライバ回路に接続されてクロックパルスを供給するクロックラインと、前記ドライバ回路に接続されて前記信号線に信号を供給するビデオラインと、前記ドライバ回路に電力を供給する電源ラインとを有し、前記電源ラインは、前記クロックラインの配線方向に沿って前記クロックラインを挟む両側に配置されており、かつ、その一方の側に配置される前記電源ラインは前記クロックラインと前記ビデオラインとの間に配置されており、前記クロックラインを挟む両側に配置された電源ラインは、互いに接続されていることを特徴とする。
本発明の表示装置は、基板にマトリクス状に配置された薄膜トランジスタと、前記薄膜トランジスタに接続された信号線と、前記信号線を駆動するドライバ回路と、前記ドライバ回路に接続されてクロックパルスを供給するクロックラインと、前記ドライバ回路に接続されて前記信号線に信号を供給するビデオラインと、前記ドライバ回路に電力を供給する電源ラインとを有し、前記電源ラインは、前記ビデオラインの配線方向に沿って前記ビデオラインを挟む両側に配置されており、かつ、その一方の側に配置される前記電源ラインは前記クロックラインと前記ビデオラインとの間に配置されており、前記クロックラインを挟む両側に配置された電源ラインは、互いに接続されていることを特徴とする。
本発明の表示装置は、基板にマトリクス状に配置された薄膜トランジスタと、前記薄膜トランジスタに接続された信号線と、前記信号線を駆動するドライバ回路と、前記ドライバ回路に接続されてクロックパルスを供給するクロックラインと、前記ドライバ回路に電力を供給する電源ラインとを有し、前記電源ラインは、前記クロックラインを囲むよう配置されていることを特徴とする。

また、基板にマトリクス状に配置された薄膜トランジスタと、前記薄膜トランジスタに接続された信号線と、前記信号線を駆動するドライバ回路と、前記ドライバ回路に接続されて前記信号線に信号を供給するビデオラインと、前記ドライバ回路に電力を供給する電源ラインとを有し、前記電源ラインは、前記ビデオラインを囲むよう配置されていることを特徴としていてもよい。

クロックパルスをドライバ回路に供給する際に、クロックラインの入力側から出力側へ行くに従い、クロックパルスの波形が徐々になまってくるため、ＴＦＴが導通するタイミングが遅れていくが、映像信号を供給する方向がクロックパルスを供給する方向と一致しているため、同様な方向に映像信号の波形も徐々になまっていき、信号線に映像信号を書き込むタイミングにずれが生じない。

クロックパルスと映像信号とが同一方向から供給されると、クロックラインのノイズがビデオラインに入り込む虞れがあるが、クロックラインとビデオラインとの間に電源ラインが配置されることによって防止される。

各々のクロックラインからドライバ回路までを接続する各ラインには、それぞれ寄生容量が存在し、クロックパルスが反転する際にカップリングノイズが発生するが、クロックラインを少なくとも一箇所で交差させることにより、クロックラインからドライバ回路までの距離が等しくなって、同じタイミングで極性の異なるカップリングノイズが発生して相殺され、ノイズが低減される。

以下、本発明の一実施例について図面を参照して説明する。図１に本実施例による表示装置の構成を示す。図２に示された従来の装置と比較し、クロックライン１２〜１５と電源線１６及び１７の配置が異なっている。クロックパルスＣＬｌ，ＣＬｌ，ＣＬ２及びＣＬ２がシフトレジスタ１１に入力される方向が、映像信号Ｖｌ〜Ｖ３と同じＢ方向であるようにクロックライン３１〜３４が配置されている。これにより、クロックパルスの波形が図中左方向へ行くに従って徐々になまっていき、アナログスイッチＴＦＴＳＷｌ〜ＳＷ４が導通するタイミングが遅れたとしても、映像信号Ｖｌ〜Ｖ３の波形も同じ方向になまっていく。このため、信号線Ｘ１，Ｘ２，Ｘ３，Ｘ４，‥‥に映像信号Ｖｌ〜Ｖ３が書き込まれるタイミングにずれは生じない。特に、クロックライン１２〜１５とビデオライン１８〜２０のそれぞれの時定数が同程度である場合には、ほぼ完全にタイミングを一致させることが可能である。

ところで、同一方向からこの二つの信号を入力すると、クロックライン１２〜１５のノイズがビデオライン１８〜２０に入り込むおそれがある。そこで本実施例では、次のような配線を施すことによりノイズ対策を行っている。

先ず第１のノイズ対策として、クロックライン１２〜１５とビデオライン１８〜２０との間に電源線１６及び１７を配置している。またこの電源線１６及び１７の供給も、同じＢ方向から行うことにより、外部から表示装置へ配線する経路においても、クロックラインとビデオラインとの間に電源線が配置されるようにしている。

さらに第２のノイズ対策として、クロックライン１２と１３，１４と１５をそれぞれ交差させている。これは次のような理由による。クロックライン１２〜１５とシフトレジスタ１１とは、ライン５１〜５４、５５〜５８、‥‥により接続されている。このライン５１〜５４、５５〜５８、‥‥にはそれぞれ寄生容量が存在し、クロックが反転する際にカップリングノイズを発生させる。このノイズを相殺させるには、それぞれ極性が逆で位相が１８０度ずれているクロックパルスＣＬｌとＣＬｌ、ＣＬ２とＣＬ２とで同じタイミングでノイズが発生するようにすればよい。

このため、クロックライン１２と１３とを交差させ、クロックライン１４と１５とを交差させている。これにより、クロックライン１２に接続されたライン５１とクロックライン１３に接続されたライン５６、クロックライン１２に接続されたライン５５とクロックライン１３に接続されたライン５２のそれぞれの長さが一致する。同様に、クロックライン１４に接続されたライン５３とクロックライン１５に接続されたライン５８、クロックライン１４に接続されたライン５７とクロックライン１５に接続されたライン５４のそれぞれの長さが一致する。この結果、各クロックパルスの極性が反転する際に生じるノイズが相殺される。

このような二つのノイズ対策を施したことにより、ビデオライン１８〜２０にクロックライン１２〜１５のノイズが入り込むことなく、信号線Ｘ１，Ｘ２，Ｘ３，Ｘ４，‥‥に映像信号Ｖｌ〜Ｖ３を適切なタイミングで書き込むことができる。

上述した実施例は一例であり、本発明を限定するものではない。例えば、クロックパルスと映像信号とが、Ｘドライバに同じ方向から供給されればよく、実施例に施されているようなノイズ対策が常に必要であるとは限らない。また他のノイズ対策が施されたものであってもよい。

以上説明したように本発明の表示装置は、信号線を駆動するドライバ回路にクロックパルスを供給する方向と映像信号を供給する方向とが一致しているため、ある信号線におけるクロックパルスの波形が徐々にだれて行っても、同様にその信号線に書き込むべき映像信号の波形も同じ方向に向かうについてだれていくため、信号線に映像信号を書き込んで行くタイミングにずれが生じるのが防止され、画面上でドットのずれや色ずれ等が発生せず、均一で高精細な画質を実現することができる。

本発明の一実施例による表示装置の構成を示す配線図 従来の表示装置の構成を示す配線図 本発明の表示装置に用いることができるクロックパルスと映像信号の波形を示すタイミングチャート

符号の説明

１１・・・シフトレジスタ
１２〜１５・・・クロックライン
１６，１７・・・電源線
１８〜２０・・・ビデオライン
ＳＷｌ〜ＳＷ４・・・アナログスイッチＴＦＴ
Ｘ１〜Ｘ４・・・信号線
Ｙｌ〜Ｙ３・・・走査線
１０・・・Ｘドライバ
２１・・・Ｙドライバ
２２・・・ＴＦＴ
２３・・・画素電極
２４・・・対向電極
ＣＬｌ，ＣＬｌ，ＣＬ２，ＣＬ２・・・クロックパルス
Ｖｌ〜Ｖ３・・・映像信号

Claims (2)

1. 基板にマトリクス状に配置された薄膜トランジスタと、前記薄膜トランジスタに接続された信号線と、前記信号線を駆動するドライバ回路と、前記ドライバ回路に接続されてクロックパルスを供給するクロックラインと、前記ドライバ回路に接続されて前記信号線に信号を供給するビデオラインと、前記ドライバ回路に電力を供給する電源ラインとを有し、
   前記電源ラインは、前記クロックラインの配線方向に沿って前記クロックラインを挟む両側に配置されており、かつ、その一方の側に配置される前記電源ラインは前記クロックラインと前記ビデオラインとの間に配置されており、
   前記クロックラインを挟む両側に配置された電源ラインは、互いに接続されていることを特徴とする表示装置。
2. 基板にマトリクス状に配置された薄膜トランジスタと、前記薄膜トランジスタに接続された信号線と、前記信号線を駆動するドライバ回路と、前記ドライバ回路に接続されてクロックパルスを供給するクロックラインと、前記ドライバ回路に接続されて前記信号線に信号を供給するビデオラインと、前記ドライバ回路に電力を供給する電源ラインとを有し、
   前記電源ラインは、前記ビデオラインの配線方向に沿って前記ビデオラインを挟む両側に配置されており、かつ、その一方の側に配置される前記電源ラインは前記クロックラインと前記ビデオラインとの間に配置されており、
   前記クロックラインを挟む両側に配置された電源ラインは、互いに接続されていることを特徴とする表示装置。
   

Images