JP3755658B2 - Ｈｂｔの製造方法 - Google Patents
Ｈｂｔの製造方法 Download PDFInfo
- Publication number
- JP3755658B2 JP3755658B2 JP2002157299A JP2002157299A JP3755658B2 JP 3755658 B2 JP3755658 B2 JP 3755658B2 JP 2002157299 A JP2002157299 A JP 2002157299A JP 2002157299 A JP2002157299 A JP 2002157299A JP 3755658 B2 JP3755658 B2 JP 3755658B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- collector
- base
- base layer
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Weting (AREA)
- Bipolar Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はヘテロジャンクション・バイポーラ・トランジスタ（以下「ＨＢＴ」という）の高速化に関する。
【０００２】
本明細書では三元系半導体を「ＩｎＡｌＡｓ」、「ＩｎＧａＡｓ」のように表すが、これらの表記はその構成元素を単に並べたものであり、三つの元素の割合を示すものではない。また、「上」、「下」という用語は基板を基準とした方向を意味し、素子の使用時の方向や製造プロセス中の方向とは無関係である。
【０００３】
【従来の技術】
図６はＨＢＴの基本的な構造を示す断面図である。
図において、１０は基板であり、この基板１０上には低抵抗のサブコレクタ層１１を介してコレクタ層１２が形成され、このコレクタ層１２上にベース層１４が形成されている。
【０００４】
このベース層１４の上面にはべ一ス層１４とはバンドギヤップの異なる材料で形成されたエミッタ層１６と、コレクタ層１２にサブコレクタ層１１を介して接続されたコレクタ電極１３が形成されている。
また、ベース層１４の上面にはべース電極１５が形成され、エミッタ層１６の上面にはエミッタ電極１７が形成されている。
【０００５】
そして、コレク夕層１２のベース電極１５とサブコレクタ層１１とに挟まれた領域には空隙Ｅが設けられている。この空隙はＨＢＴの寄生成分の低減に寄与するものでベース・コレクタ容量を減らすためのものである。
【０００６】
各層の材料は、例えば、基板１０：半絶縁性ＩｎＰ、サブコレクタ層11：ｎ＋型ＩｎＧａＡｓ、コレクタ層１２：ｎ型ＩｎＰ、ベース層１４：p＋型ＩｎＧａＡｓ、エミッタ層１６：ｎ型ＩｎＡｌＡｓである。
【０００７】
図７はこの従来例の製造方法を示す概略工程図である。
まず、図（a）に示すように、半絶縁性ＩｎＰ基板２０上に、ＩｎＡｌＡｓ層２８、ｎ＋型ＩｎＧａＡｓ層２１、ｎ型ＩｎＰ層２２、p＋型ＩｎＧａＡｓ層２４、ｎ型ＩｎＰ層２９、ｎ型ＩｎＡｌＡｓ層２６およびｎ＋型ＩｎＧａＡｓ層３０を順番にエピタキシャル成長させる。
【０００８】
ｎ＋型ＩｎＧａＡｓ層２１、ｎ型ＩｎＰ層２２、p＋型ＩｎＧａＡｓ層２４およびｎ型ＩｎＡｌＡｓ層２６はそれぞれ、図６に示したサブコレク夕層１１、コレクタ層１２、ぺ一ス層１４およびエミッタ層１６を形成するための層である。
【０００９】
ＩｎＡｌＡｓ層２８、ＩｎＰ層２９およびｎ＋型ＩｎＧａＡｓ層３０は図では省略してあるが、これらはそれぞれ、ＩｎＰ上にＩｎＧａＡｓを成長させるためのバッファ層、エミッタ形成時のエッチングを停止させるための層、およびオーミック接触のための層である。
【００１０】
次に、図７（ｂ）に示すように、ＩｎＰ層２９をエッチングストッパ層としてｎ＋型ＩｎＧａＡｓ層３０およびｎ型ＩｎＡｌＡｓ層２６をエッチングし、エミッタ層１６を形成する。この後、露出したＩｎＰ層２９を除去し、エミッタ電極１７を形成した後にサイドウオール１８を形成し、べ一ス電極１５を形成する。
【００１１】
続いて、図（c）に示すように、ウエットエッチングによりp＋型Ｉｎ ＧａＡｓ層２４、ｎ型ＩｎＰ層２２、ｎ＋型Ｉｎ ＧａＡｓ層２１をエッチングする。エッチャントとしては塩酢酸溶液ＨＣｌ：ＣＨ３ＣＯＯＨ＝１：２を用い、エッチング時間を延ばしてベース電極１５下のＩｎＰ層２２を取り除く。
【００１２】
塩酢酸溶液は選択性があり、ＩｎＰは溶けるが、ＩｎＧａＡｓは溶けない。選択性はほぼ100％である。したがって、オーバエッチングが可能である。エッチング後、露出したｎ＋型ＩｎＧａＡｓ層２１にコレクタ電極１３を取り付ける。
【００１３】
この後、図７（ｄ）に示すように、ｎ＋型ＩｎＧａＡｓ層２１、ＩｎＡｌＡｓ層２８および半絶縁性ＩｎＰ基板２０をエッチングし、素子間分離を行う。
【００１４】
【発明が解決しようとする課題】
【００１５】
ところで、上述の従来例ではベース及びサブコレクタの材質としてＩｎＧａＡｓを用い、この間に挟まれたコレクタの材質としてＩｎＰを用いている。このような材料の組み合わせでは、エッチング液として塩酢酸溶液ＨＣｌ：ＣＨ３ＣＯＯＨ＝１：２を用い、エッチング時間を延ばしてベース電極１５下のＩｎＰ層２２を取り除くことができ、選択性がほぼ１００％なので他の層までエッチングされることはない。
【００１６】
しかしながら、ＨＢＴの特性に多様性を持たせる場合、ベースとコレクタの材料として同系統のものを用いることがある。
図８はその一例を示すもので、この場合、ベースの材質としてｐ＋ＧａＡｓ、サブコレクタ１１の材質としてｎ＋ＧａＡｓを用いこの間に挟まれたコレクタ１２の材質としてｎ−ＧａＡｓを用いている。
【００１７】
そして図８（ａ）に示すように公知の手段を用いてベース電極１５を含んでマスキング５０ａを施し、ベース層をエッチングする。
続いて図８（ｂ）に示すようにマスキング５０ｂをコレクタ層１２のエッチングを行う。ここで、エッチング液としてはＧａＡｓに対してサイドエッチングが可能なクエン酸（３００ｇ）：過酸化水素（１５ｃｃ）：水（４５０ｃｃ）の混合液を使用する。
【００１８】
その結果、コレクタ層が下方向に除去されるとともにサイドエッチングによりベース層１４の下部も除去されて記号Ｍで示す部もエッチングされベース層１４が薄くなってしまう。
その結果、半導体の機能に悪影響が生じ、トランジスタの特性（例えば高速性能）に悪影響を与えるとともにデバイスの信頼性を低下させるという間題があった。
本発明は上述の間題点を解決するためになされたもので、オーバエッチングがべ一ス層まで及ぶことがなく、半導体の機能に悪影響が生じることのないＨＢＴの製造方法を提供することを目的とする。
【００１９】
【課題を解決するための手段】
上記の目的を達成するための本発明の構成は、請求項１においては、
基板（10）上にサブコレクタ層（11）、コレクタ層（12）、ベース層（14）及びエミッタ層（16）が順次積層され、上記ベース層（14）と上記サブコレクタ層（11）に挟まれたコレクタ層のコレクタとなる部分を残し前記ベース層の下部に空隙が設けられたヘテロジャンクション・バイポーラ・トランジスタの製造方法であって、
前記コレクタ層を構成する材質とベース層を構成する材質がどちらもエッチング可能なエッチング液が存在するコレクタ層とベース層の構成において、
上記ベース層とサブコレクタ層とに挟まれたコレクタ層に前記空隙を形成するに際しては下記の工程を含んで形成したことを特徴とするへテロジャンクション・バイポーラ・トランジスタの製造方法。
記
工程１：基板上にサブコレクタ層、コレクタ層、ベース層及びエミッタ層を順次積層する。
工程２：上記工程１で順次積層したエミッタ層にエミッタ電極を形成し、該エミッタ電極の下部のエミッタ層以外のエミッタ層をエッチングしてベース層を露出させ、前記エミッタ電極の近傍のベース層にベース電極を形成し、前記エミッタ電極の下部のエミッタ層とベース層およびベース電極の下部のベース層以外のベース層をエッチングして前記コレクタ層を露出させる。
工程３：コレクタ層を構成する材質とベース層を構成する材質がどちらもエッチング可能なエッチング液を用い、ベース層の下部を除くコレクタ層をエッチングにより除去している途中でエッチングをストップさせる。
工程４：エミッタ電極及びベース電極を含むコレクタ層の工程３で除去した部分のコレクタ層の側面を覆ってマスキングを施す。
工程５：上記工程３で用いたコレクタ層を構成する材質とベース層を構成する材質がどちらもエッチング可能なエッチング液を用い、上記コレクタ層の側面を覆ったマスキングの下端より上方で、かつ、ベース層の下面がエッチングされないようにコレクタ層をサイドエッチングしてベース層の下部に空隙を形成する。
【００２０】
請求項２においては、請求項１記載のヘテロジヤンクション・バイポーラ・トランジスタの製造方法において、
上記ベース層、コレクタ層及びサブコレクタ層はＧａＡｓ系化合物半導体からなることを特徴とする。
【００２３】
請求項３においては、請求項１または２に記載のヘテロジャンクション・バイポーラ・トランジスタの製造方法において、
上記空隙が上記コレクタ層を構成する材料より誘電率の小さい材料で充填された工程を更に備えたことを特徴とする請求項１または２に記載のヘテロジャンクション・バイポーラ・トランジスタの製造方法。
【００２４】
【発明の実施の形態】
図1は本発明の実施形態の一例を示す断面図である。図に示すようにベース層１４の下のコレクタ層１２はサイドエッチングされて空隙Ｅが形成されているがベース層１４の下部はエッチングされていない。
【００２５】
次に、このようなＨＢＴの製造方法について図２を用いて説明する。
図２においてＧａＡｓ基板上にサブコレクタ、コレクタ，ベース，エミッタを順次積層する工程および各層の材質は図８に示す従来例と同様公知なものとする。また、図２（ａ）に示すようにベース電極１５を含んでマスキング５０ａを施し、ベース層をエッチングするまでは公知の技術である。
【００２６】
次に、図２（ｂ）に示すようにベース層１４上にマスキング５０ｂを施した後コレクタ層１２のエッチングを行うが、本発明ではコレクタ層１２の厚さの１／２程度（実施例ではコレクタ層の厚さを６０００オングストロームとしたので３０００オングストローム程度）を除去した時点でエッチングを中止する。
【００２７】
次に図２（ｃ）に示すように除去したコレクタ層１２の側面を含んでマスキング５０cを施し残りのコレクタ層をエッチングにより除去する。
その結果図１に示すようにベース層下のコレクタ層も除去されるがベース層がエッチングされるまでには至らない。
【００２８】
なお、コレクタ層１２の厚さをどの程度にしたときに図２（ｂ）におけるコレクタ層１２の掘り込み厚さをどの程度にするかはコレクタ層を構成する材料や不純物の程度及びエッチング液の種類により異なるので、予め実験などにより求めておくものとする。
上述の製造方法によれば、ベース層１４の厚さに影響を与えることなくコレクタ層１２に空隙Ｅを形成することができる。
なお、ベース層の下部の空隙をコレクタ層を構成する材料より誘電率の小さい材料で充填してもよい。
【００２９】
次に本発明の請求項３の発明について説明する。先にも述べたように所望のＨＢＴ特性を得るためには種々の化合物半導体の組み合わせが用いられるが、コレクタ層１２にサイドエッチングが困難な材質が用いられる場合がある。
【００３０】
図３はその一例を示すＨＢＴの積層例を示すもので半絶縁性ＩｎＰ基板を用い、その上にサブコレクタ層３１（ｎ＋ＩｎＧａＡｓ）、コレクタ層３２（ｎ−ＩｎＰ）、バッファ層３４ａ（ＩｎＡｌＡｓ／ＩｎＧａＡｓ）、ベース層３４（ｐ＋ＩｎＧａＡｓ）、エッチングストッパ層３６ｂ（ｎ−ＩｎＰ）、エミッタ層３６（ｎ＋ＩｎＡｌＡｓ）、エミッタキャップ層（ｎ＋ＩｎＧａＡｓ）３６ａを積層する。なお、各層の厚さは望ましいＨＢＴ機能に応じて決定する。
【００３１】
上述において、コレクタ層３２はｎ−ＩｎＰであり、この層は、バッファ層３４ａ（ＩｎＡｌＡｓ／ＩｎＧａＡｓのＣＳＬ …Ｃｈａｒｐｅｄ Ｓｕｐｅｒ Ｌａｔｔｉｃｅ）とサブコレクタ層３１（ｎ＋ＩｎＧａＡｓ）で挟まれている。これらの層は共にＡｓ系材料であり、コレクタ層とは異種材料である。従ってコレクタ層をエッチングする際はＡｓ系材料は削れずＩｎＰのみが削れるような選択性をもったエッチング液が望ましい。
【００３２】
そして、その望ましいエッチング液として塩酸とりん酸の混合液（例えばＨＣｌ：Ｈ３ＰＯ４＝１：２５）がある。
しかしながら、このエッチング液では通常の面方位のウエハーでＯＦ（オリエンテーションフラット）と平行或いは垂直な方向に対してコレクタ層（ＩｎＰ）へのサイドエッチングができない。
【００３３】
サイドエッチングを行う方法としてバッファ層にサイドエッチングを行い除去したい余剰コレクタ部の表面を露出させて、その後選択エッチングで余剰コレクタ部を除去する方法が考えられるがバッファ層のエッチングの際に図８に示す従来例と同様ベース層もエッチングされるので、特性劣化の原因となる。
請求項３はこのような問題点を解決する為のものである。
なお、図３に示すサブコレクタ層３１（ｎ＋ＩｎＧａＡｓ）、コレクタ層３２（ｎ−ＩｎＰ）、ベース層３４（ｐ＋ＩｎＧａＡｓ）、エミッタ層３６（ｎ＋ＩｎＡｌＡｓ）はそれぞれ、図４に示したサブコレク夕層１１、コレクタ層１２、ぺ一ス層１４およびエミッタ層１６を形成するための層である。
【００３４】
はじめに、図４（ａ）に示すように公知の手法を用いてベース層１４及びベース電極１５を形成する。そしてベース層１４、ベース電極１５の上部にマスキング（５１ａ）を施しエッチングを行ってコレクタ層１２を露出させる。
【００３５】
次に図４（ｂ）に示すようにベース層１４、ベース電極１５の上部及びベース層の側面を覆ってマスキング５１ｂを施しベース層の下部のコレクタ１２層を残して他の部分のコレクタ層を除去し、サブコレクタ層１１を露出させる。
【００３６】
次に図４（ｃ）に示すようにコレクタ層の側面を覆ってマスキング５１（ｃ）を施し、例えばクエン酸過水溶液を用いてサブコレクタ層１１（ｎ＋ＩｎＧａＡｓ）のエッチングを行う。その結果、コレクタ層の下部にアンダーカットを形成することができる。
【００３７】
続いて図５に示すようにＩｎＰ系のエッチング液（例えば、塩酸とりん酸の混合液）を用いて下方から上方へ向けてエッチングを行う。その結果、ベース層の下のコレクタに空隙Ｅを形成することができる。
【００３８】
本発明の以上の説明は、説明および例示を目的として特定の好適な実施例を示したに過ぎない。したがって本発明はその本質から逸脱せずに多くの変更、変形をなし得ることは当業者に明らかである。例えばＨＢＴの材質は実施例に限ることなく所望の機能に合わせて適宜選択可能であり、エッチング液も材料系によって適宜選択可能である。特許請求の範囲の欄の記載により定義される本発明の範囲は、その範囲内の変更、変形を包含するも
のとする。
【００３９】
【発明の効果】
以上、詳細に説明したように本発明によれば、
基板上にサブコレクタ層、コレクタ層、ベース層及びエミッタ層を順次積層する工程と、エミッタ層にエミッタ電極を形成し、該エミッタ電極の下部のエミッタ層以外のエミッタ層をエッチングしてベース層を露出させ、エミッタ電極の近傍のベース層にベース電極を形成し、エミッタ電極の下部のエミッタ層とベース層およびベース電極の下部のベース層以外のベース層をエッチングしてコレクタ層を露出させる工程と、コレクタ層を構成する材質とベース層を構成する材質がどちらもエッチング可能なエッチング液を用い、ベース層の下部を除くコレクタ層をエッチングにより除去している途中でエッチングをストップさせる工程と、エミッタ電極及びベース電極を含むコレクタ層の側面を覆ってマスキングを施す工程と、コレクタ層を構成する材質とベース層を構成する材質がどちらもエッチング可能なエッチング液を用い、コレクタ層の側面を覆ったマスキングの下端より上方で、かつ、ベース層の下面がエッチングされないようにコレクタ層をサイドエッチングする工程によりベース層の下部に空隙を形成するので、コレクタ層を構成する材質とベース層を構成する材質がどちらもエッチング可能なエッチング液が存在するコレクタ層とベース層の構成において、オーバエッチングがべ一ス層まで及ぶことがなく、高速化を図ったＨＢＴの製造方法を実現することができる。
【図面の簡単な説明】
【図１】 本発明のＨＢＴの実施形態の一例を示す断面図である。
【図２】 図１の製造工程の一例を示す断面図である。
【図３】 本発明のＨＢＴの実施形態の他の積層例を示す断面図である。
【図４】 図３積層例のＨＢＴの製造工程の一例を示す断面図である。
【図５】 図３の積層例の製造工程の一例を示す断面図である。
【図６】 一般的なＨＢＴの一例を示す断面図である。
【図７】 図６の製造工程を示す断面図である。
【図８】 他のＨＢＴの製造工程を示す断面図である。
【符号の説明】
１０ 基板
１１ サブコレクタ層
１２ コレクタ層
１４ ベース層
１６ エミッタ層
【発明の属する技術分野】
本発明はヘテロジャンクション・バイポーラ・トランジスタ（以下「ＨＢＴ」という）の高速化に関する。
【０００２】
本明細書では三元系半導体を「ＩｎＡｌＡｓ」、「ＩｎＧａＡｓ」のように表すが、これらの表記はその構成元素を単に並べたものであり、三つの元素の割合を示すものではない。また、「上」、「下」という用語は基板を基準とした方向を意味し、素子の使用時の方向や製造プロセス中の方向とは無関係である。
【０００３】
【従来の技術】
図６はＨＢＴの基本的な構造を示す断面図である。
図において、１０は基板であり、この基板１０上には低抵抗のサブコレクタ層１１を介してコレクタ層１２が形成され、このコレクタ層１２上にベース層１４が形成されている。
【０００４】
このベース層１４の上面にはべ一ス層１４とはバンドギヤップの異なる材料で形成されたエミッタ層１６と、コレクタ層１２にサブコレクタ層１１を介して接続されたコレクタ電極１３が形成されている。
また、ベース層１４の上面にはべース電極１５が形成され、エミッタ層１６の上面にはエミッタ電極１７が形成されている。
【０００５】
そして、コレク夕層１２のベース電極１５とサブコレクタ層１１とに挟まれた領域には空隙Ｅが設けられている。この空隙はＨＢＴの寄生成分の低減に寄与するものでベース・コレクタ容量を減らすためのものである。
【０００６】
各層の材料は、例えば、基板１０：半絶縁性ＩｎＰ、サブコレクタ層11：ｎ＋型ＩｎＧａＡｓ、コレクタ層１２：ｎ型ＩｎＰ、ベース層１４：p＋型ＩｎＧａＡｓ、エミッタ層１６：ｎ型ＩｎＡｌＡｓである。
【０００７】
図７はこの従来例の製造方法を示す概略工程図である。
まず、図（a）に示すように、半絶縁性ＩｎＰ基板２０上に、ＩｎＡｌＡｓ層２８、ｎ＋型ＩｎＧａＡｓ層２１、ｎ型ＩｎＰ層２２、p＋型ＩｎＧａＡｓ層２４、ｎ型ＩｎＰ層２９、ｎ型ＩｎＡｌＡｓ層２６およびｎ＋型ＩｎＧａＡｓ層３０を順番にエピタキシャル成長させる。
【０００８】
ｎ＋型ＩｎＧａＡｓ層２１、ｎ型ＩｎＰ層２２、p＋型ＩｎＧａＡｓ層２４およびｎ型ＩｎＡｌＡｓ層２６はそれぞれ、図６に示したサブコレク夕層１１、コレクタ層１２、ぺ一ス層１４およびエミッタ層１６を形成するための層である。
【０００９】
ＩｎＡｌＡｓ層２８、ＩｎＰ層２９およびｎ＋型ＩｎＧａＡｓ層３０は図では省略してあるが、これらはそれぞれ、ＩｎＰ上にＩｎＧａＡｓを成長させるためのバッファ層、エミッタ形成時のエッチングを停止させるための層、およびオーミック接触のための層である。
【００１０】
次に、図７（ｂ）に示すように、ＩｎＰ層２９をエッチングストッパ層としてｎ＋型ＩｎＧａＡｓ層３０およびｎ型ＩｎＡｌＡｓ層２６をエッチングし、エミッタ層１６を形成する。この後、露出したＩｎＰ層２９を除去し、エミッタ電極１７を形成した後にサイドウオール１８を形成し、べ一ス電極１５を形成する。
【００１１】
続いて、図（c）に示すように、ウエットエッチングによりp＋型Ｉｎ ＧａＡｓ層２４、ｎ型ＩｎＰ層２２、ｎ＋型Ｉｎ ＧａＡｓ層２１をエッチングする。エッチャントとしては塩酢酸溶液ＨＣｌ：ＣＨ３ＣＯＯＨ＝１：２を用い、エッチング時間を延ばしてベース電極１５下のＩｎＰ層２２を取り除く。
【００１２】
塩酢酸溶液は選択性があり、ＩｎＰは溶けるが、ＩｎＧａＡｓは溶けない。選択性はほぼ100％である。したがって、オーバエッチングが可能である。エッチング後、露出したｎ＋型ＩｎＧａＡｓ層２１にコレクタ電極１３を取り付ける。
【００１３】
この後、図７（ｄ）に示すように、ｎ＋型ＩｎＧａＡｓ層２１、ＩｎＡｌＡｓ層２８および半絶縁性ＩｎＰ基板２０をエッチングし、素子間分離を行う。
【００１４】
【発明が解決しようとする課題】
【００１５】
ところで、上述の従来例ではベース及びサブコレクタの材質としてＩｎＧａＡｓを用い、この間に挟まれたコレクタの材質としてＩｎＰを用いている。このような材料の組み合わせでは、エッチング液として塩酢酸溶液ＨＣｌ：ＣＨ３ＣＯＯＨ＝１：２を用い、エッチング時間を延ばしてベース電極１５下のＩｎＰ層２２を取り除くことができ、選択性がほぼ１００％なので他の層までエッチングされることはない。
【００１６】
しかしながら、ＨＢＴの特性に多様性を持たせる場合、ベースとコレクタの材料として同系統のものを用いることがある。
図８はその一例を示すもので、この場合、ベースの材質としてｐ＋ＧａＡｓ、サブコレクタ１１の材質としてｎ＋ＧａＡｓを用いこの間に挟まれたコレクタ１２の材質としてｎ−ＧａＡｓを用いている。
【００１７】
そして図８（ａ）に示すように公知の手段を用いてベース電極１５を含んでマスキング５０ａを施し、ベース層をエッチングする。
続いて図８（ｂ）に示すようにマスキング５０ｂをコレクタ層１２のエッチングを行う。ここで、エッチング液としてはＧａＡｓに対してサイドエッチングが可能なクエン酸（３００ｇ）：過酸化水素（１５ｃｃ）：水（４５０ｃｃ）の混合液を使用する。
【００１８】
その結果、コレクタ層が下方向に除去されるとともにサイドエッチングによりベース層１４の下部も除去されて記号Ｍで示す部もエッチングされベース層１４が薄くなってしまう。
その結果、半導体の機能に悪影響が生じ、トランジスタの特性（例えば高速性能）に悪影響を与えるとともにデバイスの信頼性を低下させるという間題があった。
本発明は上述の間題点を解決するためになされたもので、オーバエッチングがべ一ス層まで及ぶことがなく、半導体の機能に悪影響が生じることのないＨＢＴの製造方法を提供することを目的とする。
【００１９】
【課題を解決するための手段】
上記の目的を達成するための本発明の構成は、請求項１においては、
基板（10）上にサブコレクタ層（11）、コレクタ層（12）、ベース層（14）及びエミッタ層（16）が順次積層され、上記ベース層（14）と上記サブコレクタ層（11）に挟まれたコレクタ層のコレクタとなる部分を残し前記ベース層の下部に空隙が設けられたヘテロジャンクション・バイポーラ・トランジスタの製造方法であって、
前記コレクタ層を構成する材質とベース層を構成する材質がどちらもエッチング可能なエッチング液が存在するコレクタ層とベース層の構成において、
上記ベース層とサブコレクタ層とに挟まれたコレクタ層に前記空隙を形成するに際しては下記の工程を含んで形成したことを特徴とするへテロジャンクション・バイポーラ・トランジスタの製造方法。
記
工程１：基板上にサブコレクタ層、コレクタ層、ベース層及びエミッタ層を順次積層する。
工程２：上記工程１で順次積層したエミッタ層にエミッタ電極を形成し、該エミッタ電極の下部のエミッタ層以外のエミッタ層をエッチングしてベース層を露出させ、前記エミッタ電極の近傍のベース層にベース電極を形成し、前記エミッタ電極の下部のエミッタ層とベース層およびベース電極の下部のベース層以外のベース層をエッチングして前記コレクタ層を露出させる。
工程３：コレクタ層を構成する材質とベース層を構成する材質がどちらもエッチング可能なエッチング液を用い、ベース層の下部を除くコレクタ層をエッチングにより除去している途中でエッチングをストップさせる。
工程４：エミッタ電極及びベース電極を含むコレクタ層の工程３で除去した部分のコレクタ層の側面を覆ってマスキングを施す。
工程５：上記工程３で用いたコレクタ層を構成する材質とベース層を構成する材質がどちらもエッチング可能なエッチング液を用い、上記コレクタ層の側面を覆ったマスキングの下端より上方で、かつ、ベース層の下面がエッチングされないようにコレクタ層をサイドエッチングしてベース層の下部に空隙を形成する。
【００２０】
請求項２においては、請求項１記載のヘテロジヤンクション・バイポーラ・トランジスタの製造方法において、
上記ベース層、コレクタ層及びサブコレクタ層はＧａＡｓ系化合物半導体からなることを特徴とする。
【００２３】
請求項３においては、請求項１または２に記載のヘテロジャンクション・バイポーラ・トランジスタの製造方法において、
上記空隙が上記コレクタ層を構成する材料より誘電率の小さい材料で充填された工程を更に備えたことを特徴とする請求項１または２に記載のヘテロジャンクション・バイポーラ・トランジスタの製造方法。
【００２４】
【発明の実施の形態】
図1は本発明の実施形態の一例を示す断面図である。図に示すようにベース層１４の下のコレクタ層１２はサイドエッチングされて空隙Ｅが形成されているがベース層１４の下部はエッチングされていない。
【００２５】
次に、このようなＨＢＴの製造方法について図２を用いて説明する。
図２においてＧａＡｓ基板上にサブコレクタ、コレクタ，ベース，エミッタを順次積層する工程および各層の材質は図８に示す従来例と同様公知なものとする。また、図２（ａ）に示すようにベース電極１５を含んでマスキング５０ａを施し、ベース層をエッチングするまでは公知の技術である。
【００２６】
次に、図２（ｂ）に示すようにベース層１４上にマスキング５０ｂを施した後コレクタ層１２のエッチングを行うが、本発明ではコレクタ層１２の厚さの１／２程度（実施例ではコレクタ層の厚さを６０００オングストロームとしたので３０００オングストローム程度）を除去した時点でエッチングを中止する。
【００２７】
次に図２（ｃ）に示すように除去したコレクタ層１２の側面を含んでマスキング５０cを施し残りのコレクタ層をエッチングにより除去する。
その結果図１に示すようにベース層下のコレクタ層も除去されるがベース層がエッチングされるまでには至らない。
【００２８】
なお、コレクタ層１２の厚さをどの程度にしたときに図２（ｂ）におけるコレクタ層１２の掘り込み厚さをどの程度にするかはコレクタ層を構成する材料や不純物の程度及びエッチング液の種類により異なるので、予め実験などにより求めておくものとする。
上述の製造方法によれば、ベース層１４の厚さに影響を与えることなくコレクタ層１２に空隙Ｅを形成することができる。
なお、ベース層の下部の空隙をコレクタ層を構成する材料より誘電率の小さい材料で充填してもよい。
【００２９】
次に本発明の請求項３の発明について説明する。先にも述べたように所望のＨＢＴ特性を得るためには種々の化合物半導体の組み合わせが用いられるが、コレクタ層１２にサイドエッチングが困難な材質が用いられる場合がある。
【００３０】
図３はその一例を示すＨＢＴの積層例を示すもので半絶縁性ＩｎＰ基板を用い、その上にサブコレクタ層３１（ｎ＋ＩｎＧａＡｓ）、コレクタ層３２（ｎ−ＩｎＰ）、バッファ層３４ａ（ＩｎＡｌＡｓ／ＩｎＧａＡｓ）、ベース層３４（ｐ＋ＩｎＧａＡｓ）、エッチングストッパ層３６ｂ（ｎ−ＩｎＰ）、エミッタ層３６（ｎ＋ＩｎＡｌＡｓ）、エミッタキャップ層（ｎ＋ＩｎＧａＡｓ）３６ａを積層する。なお、各層の厚さは望ましいＨＢＴ機能に応じて決定する。
【００３１】
上述において、コレクタ層３２はｎ−ＩｎＰであり、この層は、バッファ層３４ａ（ＩｎＡｌＡｓ／ＩｎＧａＡｓのＣＳＬ …Ｃｈａｒｐｅｄ Ｓｕｐｅｒ Ｌａｔｔｉｃｅ）とサブコレクタ層３１（ｎ＋ＩｎＧａＡｓ）で挟まれている。これらの層は共にＡｓ系材料であり、コレクタ層とは異種材料である。従ってコレクタ層をエッチングする際はＡｓ系材料は削れずＩｎＰのみが削れるような選択性をもったエッチング液が望ましい。
【００３２】
そして、その望ましいエッチング液として塩酸とりん酸の混合液（例えばＨＣｌ：Ｈ３ＰＯ４＝１：２５）がある。
しかしながら、このエッチング液では通常の面方位のウエハーでＯＦ（オリエンテーションフラット）と平行或いは垂直な方向に対してコレクタ層（ＩｎＰ）へのサイドエッチングができない。
【００３３】
サイドエッチングを行う方法としてバッファ層にサイドエッチングを行い除去したい余剰コレクタ部の表面を露出させて、その後選択エッチングで余剰コレクタ部を除去する方法が考えられるがバッファ層のエッチングの際に図８に示す従来例と同様ベース層もエッチングされるので、特性劣化の原因となる。
請求項３はこのような問題点を解決する為のものである。
なお、図３に示すサブコレクタ層３１（ｎ＋ＩｎＧａＡｓ）、コレクタ層３２（ｎ−ＩｎＰ）、ベース層３４（ｐ＋ＩｎＧａＡｓ）、エミッタ層３６（ｎ＋ＩｎＡｌＡｓ）はそれぞれ、図４に示したサブコレク夕層１１、コレクタ層１２、ぺ一ス層１４およびエミッタ層１６を形成するための層である。
【００３４】
はじめに、図４（ａ）に示すように公知の手法を用いてベース層１４及びベース電極１５を形成する。そしてベース層１４、ベース電極１５の上部にマスキング（５１ａ）を施しエッチングを行ってコレクタ層１２を露出させる。
【００３５】
次に図４（ｂ）に示すようにベース層１４、ベース電極１５の上部及びベース層の側面を覆ってマスキング５１ｂを施しベース層の下部のコレクタ１２層を残して他の部分のコレクタ層を除去し、サブコレクタ層１１を露出させる。
【００３６】
次に図４（ｃ）に示すようにコレクタ層の側面を覆ってマスキング５１（ｃ）を施し、例えばクエン酸過水溶液を用いてサブコレクタ層１１（ｎ＋ＩｎＧａＡｓ）のエッチングを行う。その結果、コレクタ層の下部にアンダーカットを形成することができる。
【００３７】
続いて図５に示すようにＩｎＰ系のエッチング液（例えば、塩酸とりん酸の混合液）を用いて下方から上方へ向けてエッチングを行う。その結果、ベース層の下のコレクタに空隙Ｅを形成することができる。
【００３８】
本発明の以上の説明は、説明および例示を目的として特定の好適な実施例を示したに過ぎない。したがって本発明はその本質から逸脱せずに多くの変更、変形をなし得ることは当業者に明らかである。例えばＨＢＴの材質は実施例に限ることなく所望の機能に合わせて適宜選択可能であり、エッチング液も材料系によって適宜選択可能である。特許請求の範囲の欄の記載により定義される本発明の範囲は、その範囲内の変更、変形を包含するも
のとする。
【００３９】
【発明の効果】
以上、詳細に説明したように本発明によれば、
基板上にサブコレクタ層、コレクタ層、ベース層及びエミッタ層を順次積層する工程と、エミッタ層にエミッタ電極を形成し、該エミッタ電極の下部のエミッタ層以外のエミッタ層をエッチングしてベース層を露出させ、エミッタ電極の近傍のベース層にベース電極を形成し、エミッタ電極の下部のエミッタ層とベース層およびベース電極の下部のベース層以外のベース層をエッチングしてコレクタ層を露出させる工程と、コレクタ層を構成する材質とベース層を構成する材質がどちらもエッチング可能なエッチング液を用い、ベース層の下部を除くコレクタ層をエッチングにより除去している途中でエッチングをストップさせる工程と、エミッタ電極及びベース電極を含むコレクタ層の側面を覆ってマスキングを施す工程と、コレクタ層を構成する材質とベース層を構成する材質がどちらもエッチング可能なエッチング液を用い、コレクタ層の側面を覆ったマスキングの下端より上方で、かつ、ベース層の下面がエッチングされないようにコレクタ層をサイドエッチングする工程によりベース層の下部に空隙を形成するので、コレクタ層を構成する材質とベース層を構成する材質がどちらもエッチング可能なエッチング液が存在するコレクタ層とベース層の構成において、オーバエッチングがべ一ス層まで及ぶことがなく、高速化を図ったＨＢＴの製造方法を実現することができる。
【図面の簡単な説明】
【図１】 本発明のＨＢＴの実施形態の一例を示す断面図である。
【図２】 図１の製造工程の一例を示す断面図である。
【図３】 本発明のＨＢＴの実施形態の他の積層例を示す断面図である。
【図４】 図３積層例のＨＢＴの製造工程の一例を示す断面図である。
【図５】 図３の積層例の製造工程の一例を示す断面図である。
【図６】 一般的なＨＢＴの一例を示す断面図である。
【図７】 図６の製造工程を示す断面図である。
【図８】 他のＨＢＴの製造工程を示す断面図である。
【符号の説明】
１０ 基板
１１ サブコレクタ層
１２ コレクタ層
１４ ベース層
１６ エミッタ層
Claims (3)
- 基板（10）上にサブコレクタ層（11）、コレクタ層（12）、ベース層（14）及びエミッタ層（16）が順次積層され、上記ベース層（14）と上記サブコレクタ層（11）に挟まれたコレクタ層のコレクタとなる部分を残し前記ベース層の下部に空隙が設けられたヘテロジャンクション・バイポーラ・トランジスタの製造方法であって、
前記コレクタ層を構成する材質とベース層を構成する材質がどちらもエッチング可能なエッチング液が存在するコレクタ層とベース層の構成において、
上記ベース層とサブコレクタ層とに挟まれたコレクタ層に前記空隙を形成するに際しては下記の工程を含んで形成したことを特徴とするへテロジャンクション・バイポーラ・トランジスタの製造方法。
記
工程１：基板上にサブコレクタ層、コレクタ層、ベース層及びエミッタ層を順次積層する。
工程２：上記工程１で順次積層したエミッタ層にエミッタ電極を形成し、該エミッタ電極の下部のエミッタ層以外のエミッタ層をエッチングしてベース層を露出させ、前記エミッタ電極の近傍のベース層にベース電極を形成し、前記エミッタ電極の下部のエミッタ層とベース層およびベース電極の下部のベース層以外のベース層をエッチングして前記コレクタ層を露出させる。
工程３：コレクタ層を構成する材質とベース層を構成する材質がどちらもエッチング可能なエッチング液を用い、ベース層の下部を除くコレクタ層をエッチングにより除去している途中でエッチングをストップさせる。
工程４：エミッタ電極及びベース電極を含むコレクタ層の工程３で除去した部分のコレクタ層の側面を覆ってマスキングを施す。
工程５：上記工程３で用いたコレクタ層を構成する材質とベース層を構成する材質がどちらもエッチング可能なエッチング液を用い、上記コレクタ層の側面を覆ったマスキングの下端より上方で、かつ、ベース層の下面がエッチングされないようにコレクタ層をサイドエッチングしてベース層の下部に空隙を形成する。 - 上記ベース層、コレクタ層及びサブコレクタ層はＧａＡｓ系化合物半導体からなることを特徴とする請求項１記載のヘテロジャンクション・バイポーラ・トランジスタの製造方法。
- 上記空隙が上記コレクタ層を構成する材料より誘電率の小さい材料で充填された工程を更に備えたことを特徴とする請求項１または２に記載のヘテロジャンクション・バイポーラ・トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002157299A JP3755658B2 (ja) | 2002-05-30 | 2002-05-30 | Ｈｂｔの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002157299A JP3755658B2 (ja) | 2002-05-30 | 2002-05-30 | Ｈｂｔの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003347310A JP2003347310A (ja) | 2003-12-05 |
| JP3755658B2 true JP3755658B2 (ja) | 2006-03-15 |
Family
ID=29773227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002157299A Expired - Fee Related JP3755658B2 (ja) | 2002-05-30 | 2002-05-30 | Ｈｂｔの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3755658B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9722057B2 (en) | 2015-06-23 | 2017-08-01 | Global Foundries Inc. | Bipolar junction transistors with a buried dielectric region in the active device region |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007058265A1 (ja) * | 2005-11-18 | 2007-05-24 | Japan Science And Technology Agency | バイポーラトランジスタ及びその製造方法 |
| US9159817B2 (en) * | 2013-11-19 | 2015-10-13 | International Business Machines Corporation | Heterojunction bipolar transistors with an airgap between the extrinsic base and collector |
| CN109817701B (zh) * | 2018-12-25 | 2022-05-10 | 泉州三安半导体科技有限公司 | 一种异质结双极晶体管发射极结构和发射极的薄化方法 |
-
2002
- 2002-05-30 JP JP2002157299A patent/JP3755658B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9722057B2 (en) | 2015-06-23 | 2017-08-01 | Global Foundries Inc. | Bipolar junction transistors with a buried dielectric region in the active device region |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003347310A (ja) | 2003-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3507828B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP3294461B2 (ja) | ヘテロ接合バイポーラトランジスタとその製造方法 | |
| JP4895421B2 (ja) | ヘテロ接合型バイポーラトランジスタの製造方法 | |
| JP3755658B2 (ja) | Ｈｂｔの製造方法 | |
| JP6791828B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| WO2007058265A1 (ja) | バイポーラトランジスタ及びその製造方法 | |
| JP2005026242A (ja) | 半導体素子及び半導体素子の製造方法 | |
| JP2623655B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP3244795B2 (ja) | 半導体装置の製造方法 | |
| JP6611182B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JP3279269B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| KR100860073B1 (ko) | 측벽을 이용한 이종접합 바이폴라 트랜지스터 제조방법 | |
| JP4558161B2 (ja) | ヘテロ接合型バイポーラトランジスタの製造方法 | |
| JPH09246281A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH08195401A (ja) | 半導体装置及びその製造方法 | |
| JP2005159112A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2004071701A (ja) | 半導体素子およびその製造方法 | |
| JP2841380B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3558881B2 (ja) | 半導体素子の製造方法 | |
| JPH07202173A (ja) | 半導体装置及びその製造方法 | |
| JP2679347B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| US20220231130A1 (en) | Hetero-Junction Bipolar Transistor and Method for Manufacturing the Same | |
| JP2526627B2 (ja) | バイポ―ラトランジスタ | |
| JP3104282B2 (ja) | 半導体装置の製造方法 | |
| JP2001298180A (ja) | 片持ちベースを有する超高速ヘテロ接合バイポーラ・トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031209 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041028 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050322 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050725 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050825 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051201 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051214 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3755658 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100106 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100106 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110106 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120106 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120106 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130106 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130106 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140106 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |