JP3771016B2 - ウェハ一括型プローブカードによる検査に適した半導体装置およびその検査方法ならびにプローブカード - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、ウェハ一括型測定検査用プローブカードによる検査に適した半導体装置およびその検査方法ならびにプローブカードに関する。
【０００２】
【従来の技術】
近年、半導体集積回路装置（以後、「半導体装置」と称する。）を搭載した電子機器の小型化及び低価格化の進展は目ざましく、これに伴って、半導体装置に対する小型化及び低価格化の要求が強くなっている。
【０００３】
通常、半導体装置は、半導体チップとリードフレームとがボンディングワイヤによって電気的に接続された後、半導体チップ及びリードフレームが樹脂又はセラミクスにより封止された状態で供給され、プリント基板に実装される。ところが、電子機器の小型化の要求から、半導体装置を半導体ウエハから切り出したままの状態（以後、この状態の半導体装置をベアチップと称する。）で回路基板に直接実装する方法が開発され、品質が保証されたベアチップを低価格で供給することが望まれている。
【０００４】
ベアチップに対して品質保証を行なうためには、半導体装置に対してウェハ状態でバーンイン等の検査をする必要がある。ところが、半導体ウェハ上に形成されている複数のベアチップに対して１個又は数個づつ何度にも分けて検査を行なうことは多くの時間を要するので、時間的にもコスト的にも現実的ではない。そこで、全てのベアチップに対してウェハ状態で一括してバーンイン等の検査を行なうことが要求される。
【０００５】
ベアチップに対してウェハ状態で一括して検査を行なうには、半導体ウェハ上に形成された複数の半導体チップの電極に電源電圧や信号を同時に印加し、該複数の半導体チップを動作させる必要がある。このためには、非常に多く（通常、数千個以上）のプローブ針を持つプローブカードを用意する必要があるが、このようにするには、従来のニードル型プローブカードではピン数の点からも価格の点からも対応できない。
【０００６】
そこで、ウェハ上の多数のパッド電極に対してプローブ電極を一括的にコンタクトできるプローブカードが提案されている（特開平７−２３１０１９号公報）。この技術によれば、プローブカードに多数のバンプを形成し、これらのバンプをプローブ電極として用いる。
【０００７】
【発明が解決しようとする課題】
上記プローブカードは多数のプローブ電極を有しており、これらのプローブ電極は検査対象ウェハのパッド電極に確実にコンタクトする必要がある。正確測定検査のためには、ウェハの全面に形成されたパッド電極がプローブカードのプローブ電極によって均一な加重で押圧される必要がある。
【０００８】
しかしながら、ウェハの面積は大型化してきており、各チップに形成されるパッド電極の数および密度も増大する傾向にある。このため、プローブカードのプローブ電極がウェハのパッド電極を均一な加重で押圧することは難しくなる。もし、プローブカードによるウェハへの均一な加重が、ウェハの一部の領域においてでも達成されていない可能性があると、測定検査結果を信頼することができなくなる。
【０００９】
本発明は斯かる問題に鑑みてなされたものであり、その目的は、ウェハ一括型測定検査用プローブカードを用いた検査を行う場合に、プローブカード上のプローブ電極がウェハの各部を均等に押圧しているか否かを電気的に検知することのできる構成を持った半導体装置およびその検査方法、ならびにその検査方法で用いるプローブカードを提供することにある。
【００１０】
【課題を解決するための手段】
本発明の半導体装置は、ウェハ一括型測定検査用プローブカードのプローブ電極によって加えられる加重に応じて電気的特性の変化する素子と、前記素子に接続された複数のパッド電極とを備えている。
【００１１】
前記素子はＭＯＳトランジスタであり、前記電気的特性は前記ＭＯＳトランジスタの電流電圧特性であってもよい。
【００１２】
前記素子はＰＮ接合部を有しており、前記電気的特性は前記ＰＮ接合部の逆方向電流電圧特性であってもよい。
【００１３】
前記素子は圧電変換素子であってもよい。
【００１４】
前記素子はウェハ上のスクライブレーン上に配置されていてもよい。
【００１５】
本発明の半導体装置の測定方法は、上記半導体装置の測定方法であって、二次元的に配列された複数のプローブ電極と、前記複数のプローブ電極に電気的に接続された多層配線基板とを備えたプローブカードで、前記半導体装置を複数個含むウェハに重ね合わせ、それによって、前記プローブ電極を前記素子の前記複数のパッドにコンタクトさせる工程と、前記プローブカードで前記ウェハを押圧する工程と、前記押圧によって生じた前記素子の電気的特性の変化を電気的に検知する工程とを包含する。
【００１６】
前記ウェハに含まれる前記複数の半導体装置のうち、選択された半導体装置内の前記素子だけを前記プローブカードの前記プローブ電極で直接に押圧してもよい。
【００１７】
前記ウェハに含まれる前記複数の半導体装置のうち、前記選択された半導体装置内の前記素子の電気的特性の変化を、前記選択された半導体装置以外の半導体装置内の前記素子の電気特性を基準にして決定してもよい。
【００１８】
前記ウェハに含まれる前記複数の半導体装置の前記素子のうち、選択された素子だけを前記プローブカードの前記プローブ電極で直接に押圧し、前記素子のうち押圧した素子の電気特性と押圧しない素子の電気特性と比較してもよい。
【００１９】
前記プローブ電極がバンプ電極であってもよい。
【００２０】
前記プローブ電極と前記多層配線基板との間において、前記プローブ電極を前記多層配線基板に電気的に接続するための導電性ゴムを備えていてもよい。
【００２１】
前記プローブ電極が剛性リングに張力を持った状態で張られた薄膜上に形成されていてもよい。
【００２２】
前記プローブ電極は前記多層配線基板の配線の少なくとも一部から形成されていてもよい。
【００２３】
本発明のプローブカードは、上記半導体装置に対してウェハ一括型測定検査を行うためのプローブカードであって、二次元的に配列された複数のプローブ電極と、前記複数のプローブ電極に電気的に接続された多層配線基板とを備え、前記プローブ電極は、前記素子に加重を与えることのできるプローブ電極と、前記素子の前記パッド電極を押圧するプローブ電極とを含んでいることを特徴とするプローブカード。
【００２４】
前記プローブ電極がバンプ電極であってもよい。
【００２５】
前記プローブ電極と前記多層配線基板との間において、前記プローブ電極を前記多層配線基板に電気的に接続するための導電性ゴムを備えていてもよい。
【００２６】
前記プローブ電極が剛性リングに張力を持った状態で張られた薄膜上に形成されていてもよい。
【００２７】
前記プローブ電極は前記多層配線基板の配線の少なくとも一部から形成されていてもよい。
【００２８】
【発明の実施の形態】
まず、本発明の理解を容易にするため、本発明が適用されるウェハ一括型測定・検査技術を説明する。
【００２９】
図１には、ウェハ上の多数のパッド電極に対してプローブ電極を一括的にコンタクトできるプローブカード１が示されている。測定・検査の対象となる素子・回路が形成されたウェハ（例えば直径２００ｍｍのシリコンウェハ）２は、チップ状に分割されることなく、そのままの状態でウェハトレイ３上に載置される。測定・検査に際して、ウェハ２はプローブカード１とウェハトレイ３との間に挟まれる。プローブカード１とウェハトレイ３との間にできる僅かな空間は、シールリング４によって大気からシールされる。その空間を真空バルブ５を介して減圧する（例えば大気圧に比べて２００ミリトール程度減圧する）ことにより、プローブカード１は大気圧の力をかりて均等にウェハ２を押圧する。その結果、プローブカード１のプローブ電極は、広いウェハ２の全面にわたって均等な力でウェハ２上のパッド電極を押圧することができる。プローブカード１上の多数のバンプがウェハ２上の所定のパッド電極と確実に接触するためには、接触の前に、プローブカード１とウェハ２との間のアライメントを高精度で実行する必要がある。
【００３０】
このようなウェハ一括型の測定・検査技術によれば、ウェハ２の全面に形成された数千から数万個以上の多数のパッド電極に対して、プローブカード１に形成した多数のプローブ電極を同時にしかも確実にコンタクトさせることができる。
【００３１】
図２は、本発明のプローブカード２０の断面構成例を示している。
【００３２】
このプローブカード２０は、測定・検査装置に電気的に接続されることになる多層配線基板２１と、バンプ付きポリイミド薄膜２２と、これらの間に設けられた局在型異方導電性ゴム２３とを少なくとも備えている。局在型異方導電性ゴム２３は、多層配線基板２１の電極配線２１ｂとバンプ付きポリイミド薄膜２２のバンプ２２ｂとを電気的に接続する弾性部材である。図２では、上記３つの部材２１〜２３が縦方向に分離された状態が示されているが、これらの部材２１〜２３を密着固定することにより、一枚のプローブカード２０が形成される。
【００３３】
多層配線基板２１としては、ガラス基板２１ａ上に多層配線２１ｂが形成されたものを使用できる。ガラス基板２１ａは、広い面積にわたって高い平坦性を持つものが比較的容易に作製され得るので好ましい。また、ガラスの熱膨張係数はシリコンウェハの熱膨張係数に近いため、ガラスは、特にバーンイン用プローブカードの多層配線基板の材料として好適である。
【００３４】
多層配線２１ｂの形成は、公知の薄膜堆積技術とパターニング技術を用いて行える。たとえば、銅（Ｃｕ）などの導電性薄膜をスパッタリング法等によりガラス基板２１ａ上に堆積した後、フォトリソグラフィおよびエッチング工程で導電性薄膜をパターニングすれば、任意のパターンを持った配線２１ｂを形成することができる。異なるレベルの配線２１ｂは、層間絶縁膜２１ｃにより分離される。層間絶縁膜２１ｃは、たとえばポリイミド薄膜をスピンコート等の方法でガラス基板２１ａ上に形成することで得られる。多層配線２１ｂは、面内に二次元的に配列される多数のバンプ（プローブ電極）２２ｂをプローブカード２０の周辺領域に設けられた不図示の接続電極やコネクタにに電気的に接続し、外部の検査装置や検査回路とプローブ電極２２ｂとの電気的接続を可能にするものである。
【００３５】
バンプ付きポリイミド薄膜２２は、たとえば次のようにして得られる。まず、厚さ１８μｍ程度のポリイミド薄膜２２ａと厚さ３５μｍ程度の銅薄膜とが二層になった基材に多数の開口部（内径２０〜３０μｍ程度）を設ける。電解メッキなどの方法を用いて各開口部をＮｉ等の金属材料で埋め込み、バンプ２２ｂを形成する。ポリイミド薄膜２２ａから銅薄膜の不要部分をエッチングで除去すれば、図示されるようなバンプ付きポリイミド薄膜２２が得られる。バンプ２２ｂの高さは、一例としては、約２０μｍ程度である。バンプの横方向サイズは、４０μｍ程度である。ポリイミド薄膜２２ａのどの位置にバンプ２２ｂを形成するかは、測定対象のウェハ２５のどの位置にパッド電極２６が形成されているかに依存して決定される。
【００３６】
局在型異方導電性ゴム２３は、シリコーン製ゴムのシート（厚さ２００μｍ程度）２３ａ内の特定箇所に導電性粒子２３ｂが配置されており、その箇所で導通方向（膜厚方向）に鎖状につなげたものである。多層配線基板２１とバンプ２２ｂとの間に、弾力性を持ったゴムを介在させることにより、ウェハ２５上の段差やウェハ２５のそりの影響を受けることなく、プローブカード２０のバンプ２２ｂとウェハ２５上の電極２６との間のコンタクトを確実に実現することができる。
【００３７】
このようなプローブカード２０をバーンイン検査に使用する場合、ポリイミド薄膜２２ａの熱膨張係数（約１６×１０^-6／℃）とウェハ２５の熱膨張係数（約３×１０^-6／℃）とが異なるため、バーンインのための加熱時に、ポリイミド薄膜２２ａ上のバンプ２２ｂの位置がウェハ２５上のパッド電極２６の位置に対して横方向にずれてしまう。この位置ズレは、ウェハ２５の中央部よりも周辺部で大きくなり、ウェハ２５とプローブカード２０との間で正常な電気的コンタクトがとれなくなる。このような問題を解決するには、特開平７−２３１０１９号公報に開示されているように、熱膨張係数がシリコンウェハに近いセラミックリングなどの剛性リング（不図示）にポリイミド薄膜２２ａを張りつけ、そのポリイミド薄膜２２ａにあらかじめ張力を与えておくことが有効である。この場合、ポリイミド薄膜２２ａを剛性リングに張りつけてから、バンプ２２ｂを形成する方がよい。バンプ２２ｂの位置がずれにくいからである。
【００３８】
ウェハ２５は、ウェハトレイ２８に配置される。ウェハ２５を搭載したウェハトレイ２８がプローブカード２０に対して適切な位置に配置された後、プローブカード２０とウェハトレイ２８との間隔が縮小される。その結果、ウェハ２５上のパッド電極２６とプローブカード２０のバンプ２２ｂとが物理的にコンタクトする。前述のように、プローブカード２０とウェハトレイ２８との間のシールされた空間を減圧することにより、各バンプ２２ｂがほぼ均等な力をもってウェハ２５上のパッド電極２６を押圧することなる。その後、不図示の駆動回路や検査回路からの電気信号および電源電圧が、プローブカード２０のバンプ２２を介してウェハ２５上のパッド電極２６に供給される。バーンイン検査の場合、プローブカード２０、ウェハ２５およびウェハトレイ２８は、図３に示されるような状態で、一体的にバーンイン装置に挿入され、加熱される。
【００３９】
検査・測定の間、および、その前後において、プローブカード２０、ウェハ２５およびウェハトレイ２８は、図３に示されるような状態に維持される。前述の密閉空間が減圧状態にあるウェハトレイ２８は、プローブカード２０から離脱することなく、これらの部材は一体的にウェハを狭持している。
【００４０】
ウェハ一括型の検査・測定が終了すると、プローブカード２０とトレイ２８との間にできた密閉空間の圧力を上昇させ、大気圧程度に回復させる。その結果、トレイ２８はプローブカード２０から分離され、中からウェハ２５が取り出される。
【００４１】
以下に、図４〜図７を参照しながら本発明による半導体装置の実施形態を説明する。
【００４２】
図４に示す半導体装置は、シリコン基板４９に形成された加重測定用素子５０を備えている。この加重測定用素子５０は、パッド電極４６の直下に設けられており、通常のＭＯＳ構造を持ったトランジスタである。パッド電極４６は、各種の電気測定に必要な電源電圧や電気信号をチップに対して供給する電気的機能を果たす通常のパッド電極であっても良いし、また、加重（加圧）レベルの測定のために特別に設けられた電極（電気的機能を発揮しないもの）であっても良い。
【００４３】
加重測定用素子５０は、ソース／ドレイン領域４０ａおよびチャネル領域４１ａをシリコン基板４９の表面領域に有している。また、シリコン基板４９上に形成されたゲート絶縁膜４２ａと、ゲート絶縁膜４２ａ上に設けられたゲート電極４３ａとを備え、それらによってチャネル領域４１ａの導電性を制御する。ソース／ドレイン領域４０ａの各々は配線４４ａに接続されている。素子５０は絶縁膜４５により覆われ、パッド電極４６は絶縁膜４５上に設けられている。
【００４４】
この加重測定用素子５０は、パッド電極４６の直下に設けられているため、プローブカード４７のプローブ電極４８がパッド電極４６を押圧するとき、それによる加重を受ける。その加重により、素子５０のトランジスタ特性（電流電圧特性）が変化する。この変化の様子を図５に示す。図５は、ドレイン電流のゲート電圧依存性を示すグラフであり、曲線Ａは加重が素子５０に与えられない状態で測定されたドレイン電流を示し、曲線Ｂは加重が素子５０に与えられている状態で測定されたドレイン電流を示す。いずれの場合も、ドレイン電極には同じ電圧（例えば５ボルト）が与えられている。
【００４５】
図５に示されるように、素子５０に加重が加えられると、素子５０の電気特性が変化する。これの変化は、素子５０に加えられた加重によって素子５０のしきい電圧が増加したために生じている。また、変化の割合は、与える加重の大きさに依存して増加する。従って、前もって電気的特性を代表する値（例えば、「所定のゲート電圧およびドレイン電圧を与えたときのドレイン電流の大きさ」や、「しきい電圧の大きさ」など。以下、これらを「特性値」と称する。）と加重レベルとの関係を求めておき、その関係と測定された特性値の変化量から、加重レベルを推定することができる。
【００４６】
再び図４を参照する。本実施形態では、パッド電極４６の直下に上記加重測定用素子５０を設けるとともに、その加重測定用素子５０と同一構造のレファレンス素子５１をパッド電極４６から離れた位置に設けている。このレファレンス素子５１と加重測定用素子５０とは、加重が加えられている状態において、同一の電気的特性を示すように設計されている。ウェハ一括型プローブカードによる測定に際しては、図４のパッド電極４６がプローブカード４７のプローブ電極４８で押圧されるため、その下の素子５０は加重を受けるが、パッド４６から離れた位置にある素子５１は加重をほとんど受けない。このため、両素子５０、５１の電気特性の間には変化が生じる。この変化をプローブカード４７を介して外部装置で検知すれば、加重の程度を決定することが可能になる。
【００４７】
図４では、加重測定用素子５０とレファレンス素子５１以外のトランジスタ素子が図示されていないが、半導体集積回路を構成する各トランジスタやその他の回路素子がシリコン基板４９上に設けられていることは言うまでない。
【００４８】
図６は、加重測定用素子５０およびレファレンス素子５１の配置例を示す平面レイアウト図である。本実施形態の加重測定用素子５０は、パッド電極４６の直下に配置されているが、レファレンス素子５１は、パッド電極４６から離れた位置に配置されている。図６には、加圧用パッド電極４６以外にも複数のパッド電極が記載されている。パッド電極５５は、加重測定用素子５０およびレファレンス素子５１の各々のゲート電極にゲート電位を与えるための電極であり、共通のゲート配線５３に接続している。パッド電極５６は、加重測定用素子５０およびレファレンス素子５１の各々のソース／ドレイン領域に電位を与えるための電極であり、ソース／ドレイン配線５４ａおよび５４ｂの各々に接続している。
【００４９】
プローブカード上の配線からパッド電極５５および５６を通じてウェハ内の両素子５０および５１の電気的特性を測定し、電気的特性の差異からはパッド電極４６の受け取っている加重の程度を知ることができる。
【００５０】
図６に示す配置例では、加重測定用素子５０およびレファレンス素子５１は、特に回路を構成しているとは言えないが、これらの素子５０および５１と他の回路素子を組み合わせることによってひとつの加重測定用回路を形成しても良い。例えば、加重測定用素子５０の特性値とレファレンス素子５１の特性値との差に応じた電圧が増幅されて出力されるような回路を形成しても良い。また、図６のパッド電極４６は、半導体装置内の回路素子に電気的に接続されておらず、あくまでも、加重をバンプから受けとるためにだけ形成されたものであるが、通常のパッド電極を加重測定用パッド電極４６として併用することも可能である。
【００５１】
加重測定用素子５０およびレファレンス素子５１は、各チップ内の空き領域に配置しても良いし、チップとチップの間に位置するウェハのスクライブレーン上に配置しても良い。素子５０および５１をチップ内に設ける場合、各チップに複数組の素子５０および５１を設けても良いし、また、素子５０を素子５１よりも多く設けても良い。
【００５２】
プローブカードで加重測定用素子５０およびレファレンス素子５１の特性を測定するとき、ウェハ上に配置された全ての素子５０および５１の特性を測定する必要はない。例えば、図７に示すように、ウェハ７０の５つの位置７１〜７５にある加重測定用素子５０およびレファレンス素子５１のみにプローブカード上のバンプをコンタクトさせるようにしてもよい。あるいは、一枚のウェハの上の５カ所のポイント（例えば、位置７１〜７５）における加重測定用素子５０の電気的特性を測定しながら、レファレンス素子５１については、ウェハ内の一カ所の位置（例えば位置７３）においてのみ、その電気的特性を測定するようにしてもよい。
【００５３】
なお、加重測定用素子は、パッド電極の直下以外の領域に設けても良い。パッド電極の受ける加重（または加重による局所的な応力や歪み）に対して最もセンシティブに特性値が変化するような配置が好ましい。このため、パッド電極の中心位置から数μｍ程度シフトした位置に素子の中心がくるように加重測定用素子を配置した方が加重に対して敏感に反応する場合は、そのような位置に加重測定用素子を配置することが好ましい。また、ひとつのパッド電極が受ける加重が比較的に小さい場合、図８に示すように、近接して設けられた２個以上のパッド電極４８の間に加重測定素子を設けてもよい。そうすることによって、パッド電極の直下に加重測定素子を設けた場合に比べて高い感度を発揮する場合がある。 上記実施形態では、加重測定用素子としてＭＯＳトランジスタを利用したが、他の素子、例えば、ダイオードを用いても良い。ＰＮ接合部を有するＰＮ接合ダイオードに逆方向バイアスを与えながらＰＮ接合部を流れるリーク電流を特性値として測定してもよい。ＰＮ接合部に生じる応力によって、リーク電流の大きさが変化するため、リーク電流の値から加重の程度を求めることができる。これは、接合部に応力を加えると、半導体の禁止帯幅および再結合生成電流が変化することを利用している。
【００５４】
加重測定用素子として、圧電変換素子（または圧抵抗素子）をパッド電極の下に配置しても良い。圧電変換素子の材料としてテルル（Ｔｅ）などの圧抵抗係数が大きな材料を用いると高い感度が得られる。しかし、シリコン系プロセス技術との組み合わせやすさから、シリコンそのものを用いて圧電変換素子を形成しても良い。シリコンの弾性比抵抗は、ドープする不純物の導電型によって正負が反転する。これらの特性を利用して、高感度の半導体ゲージをウェハ上に作り込んでも良い。
【００５５】
なお、半導体装置がバイポーラ型トランジスタを含む集積回路の場合、加重測定用素子としてバイポーラトランジスタを用いても良い。バイポーラトランジスタの直流電流増幅率ｈ_FEは、エミッタ・ベース間に生じる局部応力によって大きく変化する。この変化を利用すれば、感度の高い加重測定が可能である。
【００５６】
加重測定用素子として、ＢａＴｉＯ₃などの圧電体を含む圧電素子を用いても良いが、その場合は製造工程が複雑化する。このため、上述のトランジスタやダイオードから加重測定用素子を形成することが好ましい。その場合、チップ内部の集積回路を形成する工程を利用して加重測定用素子を形成することが可能になり、特別の工程を付加する必要性が小さくなる。
【００５７】
上記各実施形態によれば、プローブカードのプローブ電極による局所的な加圧レベルを電気的に測定することが可能になる。測定の結果、例えば、ウェハ中央部での加圧レベルが相対的に低いことが検知された場合、補助的な加圧手段でウェハ中央部をさらに加圧することのできる構成を採用しても良い。加圧レベルの電気測定を行いながら、上記補助的な加圧（加重補正）を実行すれば、加圧レベルの面内均一性を高い精度で向上させることができる。補助的な加圧を行う方法としては、複数のピエゾ素子を配列した剛性プレートをプローブカード上に配置し、各ピエゾ素子がプローブカードの裏面を押圧できるようにしても良い。各ピエゾ素子に与える電圧を制御することによって、プローブカード上のプローブ電極（バンプ）がウェハの各部を押圧する程度を微調整することができる。
【００５８】
なお、図２に示す実施形態では、局在型異方導電性ゴム２３を用いて、多層配線基板上の多層配線基板とバンプとを電気的に接続しているが、局在型異方導電性ゴム２３を用いることなく、直接に、多層配線基板とバンプとを接触させても良い。また、逆に、測定対象のウェハ上にバンプを形成しておけば、プローブカードの側にバンプを形成する必要もなくなる。その場合は、プローブカードの局在型異方導電性ゴム２３の先端部分を、ウェハ上のバンプに押圧するようにすれば、ウェハ一括型測定・検査が実行できる。また、局在型異方導電性ゴム２３を用いることなく、多層配線基板の配線を直接にウェハ上のバンプにコンタクトさせても良い。
【００５９】
【発明の効果】
本発明によれば、半導体装置がウェハ一括型測定検査用プローブカードのプローブ電極によって加えられる加重に応じて電気的特性の変化する素子を備えているため、プローブカードによる測定に際して、プローブ電極とパッド電極とのコンタクトが正常な押圧レベルのもとで行われているか否かを電気的に検知することができる。
【００６０】
前記素子がＭＯＳトランジスタの場合、プローブ電極による加重の程度に応じてしきい電圧の変動が生じるため、加重程度を簡単に検知することができる。
前記素子がＰＮ接合部を有している場合は、ＰＮ接合部の逆方向電流電圧特性を測定することによって、これも、容易に加重程度を検知できる。
【００６１】
前記素子が圧電変換素子である場合は、加重のレベルを高い感度で検知できる。 前記素子がウェハ上のスクライブレーン上に配置されていると、ウェハを効率的に利用できる。
【００６２】
本発明のプローブカードによれば、前記素子に加重を与えることのできるプローブ電極と、前記素子の前記パッド電極を押圧するプローブ電極とを含んでいるため、前記半導体装置に対してウェハ一括型測定検査を行うのに適している。
【図面の簡単な説明】
【図１】ウェハ一括型の測定・検査技術を説明するための斜視図。
【図２】本発明のプローブカード等を示す断面図。
【図３】測定時におけるプローブカード、ウェハおよびウェハトレイの関係を示す断面図。
【図４】本発明の実施形態にかかる半導体装置の主要部を示す断面図。
【図５】ドレイン電流のゲート電圧依存性を示すグラフ。
【図６】本発明の実施形態にかかる加重測定用素子とレファレンス素子の配置例を示す平面レイアウト図。
【図７】測定ポイントの配置例を示すウェハの平面図。
【図８】本発明の他の実施形態にかかる半導体装置の主要部を示す断面図。
【符号の説明】
１ プローブカード
２ ウェハ（例えば直径２００ｍｍのシリコンウェハ）
３ ウェハトレイ
４ シールリング
５ 真空バルブ
２０ プローブカード
２１ 多層配線基板
２１ａ ガラス基板
２１ｂ 多層配線
２１ｃ 層間絶縁膜
２２ バンプ付きポリイミド薄膜
２２ｂ バンプ
２３ 局在型異方導電性ゴム
２５ ウェハ
２６ ウェハ上のパッド電極
２８ ウェハトレイ
４０ａ 加重測定用素子５０のソース／ドレイン領域
４０ｂ レファレンス素子５１のソース／ドレイン領域
４１ａ 加重測定用素子５０のチャネル領域
４１ｂ レファレンス素子５１のチャネル領域
４２ａ 加重測定用素子５０のゲート絶縁膜
４２ｂ レファレンス素子５１のゲート絶縁膜
４３ａ 加重測定用素子５０のゲート電極
４３ｂ レファレンス素子５１のゲート電極
４４ａ 加重測定用素子５０のソース／ドレイン配線
４４ｂ レファレンス素子５１のソース／ドレイン配線
４５ 層間絶縁膜
４６ 加重測定用パッド電極
４７ プローブカード
４８ プローブ電極（バンプ）
５０ 加重測定用素子
５１ レファレンス素子
５３ ゲート配線
５４ａ 加重測定用素子５０のソース／ドレイン配線
５４ｂ レファレンス素子５１のソース／ドレイン配線
５５ ゲート用パッド電極
５６ ソース／ドレイン用パッド電極
７０ ウェハ
７１〜７５ ウェハ上の測定ポイント

Claims (18)

1. ウェハ一括型測定検査用プローブカードのプローブ電極によって加えられる加重に応じて電気的特性の変化する素子と、
   前記素子に接続された複数のパッド電極と、
   を備えていることを特徴とする半導体装置。
2. 前記素子はＭＯＳトランジスタであり、
   前記電気的特性は前記ＭＯＳトランジスタの電流電圧特性であることを特徴とする請求項１記載の半導体装置。
3. 前記素子はＰＮ接合部を有しており、
   前記電気的特性は前記ＰＮ接合部の逆方向電流電圧特性であることを特徴とする請求項１記載の半導体装置。
4. 前記素子は圧電変換素子であることを特徴とする請求項１記載の半導体装置。
5. 前記素子はウェハ上のスクライブレーン上に配置されていることを特徴とする請求項１から４のいずれかに記載の半導体装置。
6. 請求項１から５のいずれかに記載の半導体装置の検査方法であって、
   前記半導体装置を複数個含むウェハに対して、二次元的に配列された複数のプローブ電極と、前記複数のプローブ電極に電気的に接続された多層配線基板とを備えたプローブカードを重ね合わせ、それによって、前記プローブ電極を前記素子の前記複数のパッドにコンタクトさせる工程と、
   前記プローブカードで前記ウェハを押圧する工程と、
   前記押圧によって生じた前記素子の電気的特性の変化を電気的に検知する工程と、
   を包含することを特徴とする半導体装置の検査方法。
7. 前記ウェハに含まれる前記複数の半導体装置のうち、選択された半導体装置内の前記素子だけを前記プローブカードの前記プローブ電極で直接に押圧することを特徴とする請求項６記載の半導体装置の検査方法。
8. 前記ウェハに含まれる前記複数の半導体装置のうち、前記選択された半導体装置内の前記素子の電気的特性の変化を、前記選択された半導体装置以外の半導体装置内の前記素子の電気特性を基準にして決定することを特徴とする請求項７記載の半導体装置の検査方法。
9. 前記ウェハに含まれる前記複数の半導体装置の前記素子のうち、選択された素子だけを前記プローブカードの前記プローブ電極で直接に押圧し、前記素子のうち押圧した素子の電気特性と押圧しない素子の電気特性と比較することを特徴とする請求項６記載の半導体装置の検査方法。
10. 前記プローブ電極がバンプ電極であることを特徴とする請求項６から９のいずれかに記載の半導体装置の検査方法。
11. 前記プローブ電極と前記多層配線基板との間において、前記プローブ電極を前記多層配線基板に電気的に接続するための導電性ゴムを備えていることを特徴とする請求項６から９のいずれかに記載の半導体装置の検査方法。
12. 前記プローブ電極が剛性リングに張力を持った状態で張られた薄膜上に形成されていることを特徴とする請求項１１記載の半導体装置の検査方法。
13. 前記プローブ電極は前記多層配線基板の配線の少なくとも一部から形成されていることを特徴とする請求項６から９のいずれかに記載の半導体装置の検査方法。
14. 請求項１から５のいずれかに記載の半導体装置に対してウェハ一括型測定検査を行うためのプローブカードであって、
    二次元的に配列された複数のプローブ電極と、
    前記複数のプローブ電極に電気的に接続された多層配線基板とを備え、
    前記プローブ電極は、前記素子に加重を与えることのできるプローブ電極と、前記素子の前記パッド電極を押圧するプローブ電極とを含んでいることを特徴とするプローブカード。
15. 前記プローブ電極がバンプ電極であることを特徴とする請求項１４記載のプローブカード。
16. 前記プローブ電極と前記多層配線基板との間において、前記プローブ電極を前記多層配線基板に電気的に接続するための導電性ゴムを備えていることを特徴とする請求項１５記載のプローブカード。
17. 前記プローブ電極が剛性リングに張力を持った状態で張られた薄膜上に形成されていることを特徴とする請求項１５記載のプローブカード。
18. 前記プローブ電極は前記多層配線基板の配線の少なくとも一部から形成されていることを特徴とする請求項１４記載のプローブカード。

Images