JP3780189B2 - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置 Download PDFInfo
- Publication number
- JP3780189B2 JP3780189B2 JP2001291013A JP2001291013A JP3780189B2 JP 3780189 B2 JP3780189 B2 JP 3780189B2 JP 2001291013 A JP2001291013 A JP 2001291013A JP 2001291013 A JP2001291013 A JP 2001291013A JP 3780189 B2 JP3780189 B2 JP 3780189B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching stopper
- wiring
- etching
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H10W20/075—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers of multilayered thin functional dielectric layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
- H10W20/084—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
- H10W20/088—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures involving partial etching of via holes
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法及び半導体装置に関し、特に多孔質の絶縁膜を配線層の間（ビア層）に配置した半導体装置の製造方法及び半導体装置に関する。
【０００２】
【従来の技術】
半導体集積回路装置において、配線間の寄生容量が、信号伝搬速度の低下の要因になっている。配線間隔が１μｍ以上である場合には、配線間の寄生容量が、デバイス全体の処理速度に与える影響が小さかった。ところが、配線間隔が０．２μｍ以下になると、上下配線間に比べて同層内の配線間隔が極めて狭くなり、配線間の寄生容量が、デバイスの処理速度に大きな影響を与えるようになる。
【０００３】
半導体集積回路装置の多層配線中を伝搬する信号の伝搬速度は、配線抵抗と寄生容量とによって決定される。配線を薄くすることによって、寄生容量を小さくすることができるが、配線を薄くすると配線抵抗の上昇を招くため、信号伝搬速度の高速化には繋がらない。配線を薄くすることなく、寄生容量の低下を図るために、層間絶縁膜の誘電率を低くすることが有効である。
【０００４】
低誘電率材料として、塗布型絶縁材料、ポリテトラフルオロエチレン（ＰＴＦＥ）系材料、直鎖状ハイドロカーボン系材料が注目されている。塗布型絶縁材料の例として、ポリイミドやシリコーン樹脂等が挙げられる。しかし、これらの材料を用いても、比誘電率を３以下にすることは困難である。ＰＴＦＥ系材料を用いると、比誘電率を２以下にすることが可能であるが、ＰＴＦＥ系材料は、他の材料との密着性が悪いため、実用的ではない。直鎖状ハイドロカーボン系材料は、酸化されやすく、酸化を受けると吸湿によって誘電率が変動しやすい。
【０００５】
これらの課題を解決するために、絶縁材料を多孔質化することによって低誘電率化を実現する多孔質材料が開発されている。
【０００６】
【発明が解決しようとする課題】
本願発明者は、絶縁材料として多孔質材料を用いると、半導体装置の製造時に、従来はなかった新たな課題が発生することを発見した。
【０００７】
本発明の目的は、半導体集積回路装置の絶縁材料として多孔質材料を用いた場合に発生する課題を解決することである。
【０００８】
本発明の一観点によると、半導体素子が形成され、一部に導電性領域が露出している基板の表面上に、絶縁材料からなる第１の膜を形成する工程と、前記第１の膜の上に、多孔質の絶縁材料からなるビア層絶縁膜を形成する工程と、前記ビア層絶縁膜の上に、絶縁材料からなる第２の膜を形成する工程と、前記第２の膜の上に、絶縁材料からなる第３の膜を形成する工程と、前記第３の膜の上に、絶縁材料からなる配線層絶縁膜を形成する工程と、前記配線層絶縁膜の上面から前記第３の膜の上面まで達する配線溝、及び該配線溝の底面の一部に、前記第１の膜の上面まで達するビアホールを形成する工程であって、該ビアホールは、前記導電性領域と部分的に重なる位置に配置され、該配線溝の形成は、前記第３の膜に対して前記配線層絶縁膜を選択的にエッチングする条件で該配線層絶縁膜をエッチングすることにより行う工程と、前記第２の膜に対して前記第３の膜を選択的にエッチングする条件で、前記配線溝の底面に露出した前記第３の膜、及び前記ビアホールの底面に露出した第１の膜を除去する工程と、前記ビアホール及び配線溝内に、導電材料からなる配線を埋め込む工程とを有する半導体装置の製造方法が提供される。
【０００９】
配線溝の底面に露出した第３の膜を除去する時に、第２の膜をエッチングストッパ膜として利用することができる。このため、ビア層絶縁膜の上面が配線溝の底面に露出することを防止できる。この方法により、下記の構造の半導体装置が得られる。
【００１０】
本発明の他の観点によると、表面の一部に導電性領域を有する基板の上に形成された絶縁材料からなる第１の膜と、前記第１の膜の上に配置され、多孔質の絶縁材料で形成されたビア層絶縁膜と、前記ビア層絶縁膜の上に配置され、絶縁材料で形成された第２の膜と、前記第２の膜の上面から、前記第１の膜の底面まで達するビアホールと、前記第２の膜の上に配置され、該第２の膜とはエッチング耐性の異なる絶縁材料で形成された第３の膜と、前記第３の膜の上に、該第３の膜とはエッチング耐性の異なる絶縁材料で形成された配線層絶縁膜と、前記配線層絶縁膜の上面から前記第２の膜の上面まで達し、底面の一部において前記ビアホールに繋がる配線溝と、前記配線溝及び前記ビアホール内に埋め込まれた導電材料からなる配線部材とを有する半導体装置が提供される。
【００１１】
本発明の他の観点によると、半導体基板の表面上に、多孔質絶縁材料からなる第１の絶縁膜を形成する工程と、前記第１の絶縁膜の上に、絶縁材料からなる第１のエッチングストッパ膜を形成する工程と、前記第１のエッチングストッパ膜の上に、前記第１のエッチングストッパ膜よりも誘電率の高い絶縁材料からなる第２のエッチングストッパ膜を形成する工程と、前記第２のエッチングストッパ膜の上に、絶縁材料からなる第２の絶縁膜を形成する工程と、前記第２の絶縁膜の上に、開口を有するマスクパターンを形成する工程と、前記マスクパターンをエッチングマスクとし、前記第２のエッチングストッパ膜に対して前記第２の絶縁膜を選択的にエッチングする条件で、前記第２の絶縁膜をエッチングして凹部を形成し、該凹部の底面に前記第２のエッチングストッパ膜を露出させる工程と、前記第１のエッチングストッパ膜に対して前記第２のエッチングストッパ膜を選択的にエッチングする条件で、前記凹部の底面に露出した前記第２のエッチングストッパ膜をエッチングする工程と、前記凹部内に、導電材料からなる導電部材を埋め込む工程とを有する半導体装置の製造方法が提供される。
【００１２】
第２のエッチングストッパ膜をエッチングするときに、第１のエッチングストッパ膜が第１の絶縁膜を保護しているため、第１の絶縁膜がエッチング雰囲気に晒されることを防止できる。この方法により、下記の構造の半導体装置が得られる。
【００１３】
本発明の他の観点によると、半導体基板の上に形成された多孔質の絶縁材料からなる第１の絶縁膜と、前記第１の絶縁膜の上に形成された絶縁材料からなる第１のエッチングストッパ膜と、前記第１のエッチングストッパ膜の上に形成され、前記第１のエッチングストッパ膜よりも誘電率の大きな絶縁材料からなる第２のエッチングストッパ膜と、前記第２のエッチングストッパ膜上に形成された絶縁材料からなる第２の絶縁膜と、前記第２の絶縁膜及び前記第２のエッチングストッパ膜の２層を貫通し、底面に前記第１のエッチングストッパ膜が残っている凹部と、前記凹部の中に埋め込まれた導電材料からなる導電部材とを有する半導体装置が提供される。
【００１４】
【発明の実施の形態】
図１〜図６を参照して、本発明の実施例による半導体装置の製造方法について説明する。
【００１５】
図１（Ａ）に示すように、シリコンからなる基板１の表面上に、素子分離絶縁領域２が形成されている。素子分離絶縁領域２は、シリコン局所酸化（ＬＯＣＯＳ）や、シャロートレンチアイソレーション（ＳＴＩ）により形成される。素子分離絶縁領域２で囲まれた活性領域上に、ゲート電極３Ｇ、ソース領域３Ｓ、及びドレイン領域３Ｄを含むＭＯＳＦＥＴ３が形成されている。ＭＯＳＦＥＴ３は、周知の成膜、フォトリソグラフィ、エッチング、イオン注入等の工程を繰り返し実行することにより形成される。
【００１６】
基板１の表面上に、ＭＯＳＦＥＴ３を覆うように、フォスフォシリケートガラス（ＰＳＧ）からなる厚さ１０００ｎｍの層間絶縁膜１０を、化学気相成長（ＣＶＤ）により形成する。層間絶縁膜１０の上に、炭化シリコン（ＳｉＣ）または窒化シリコン（ＳｉＮ）からなる厚さ５０ｎｍのエッチングストッパ膜１１を、プラズマ励起型ＣＶＤ（ＰＥ−ＣＶＤ）により形成する。
【００１７】
図１（Ｂ）に示す状態までの工程を説明する。エッチングストッパ膜１１及び層間絶縁膜１０の２層に、ソース領域３Ｓ及びドレイン領域３Ｄまで達するコンタクトホール１２Ｓ及び１２Ｄを形成する。
【００１８】
コンタクトホール１２Ｓ及び１２Ｄの内面、及びエッチングストッパ膜１１の上面を覆う厚さ３０ｎｍのバリアメタル層を形成する。バリアメタル層１３は、例えば窒化チタン（ＴｉＮ）や窒化タンタル（ＴａＮ）で形成される。バリアメタル層の表面上に、コンタクトホール１２Ｓ及び１２Ｄ内を埋め尽くすのに十分な厚さのタングステン（Ｗ）層を形成する。バリアメタル層及びＷ層の形成は、例えばＣＶＤにより行われる。
【００１９】
エッチングストッパ膜１１が露出するまで化学機械研磨（ＣＭＰ）を行い、余分のＷ層及びバリアメタル層を除去する。コンタクトホール１２Ｓ及び１２Ｄ内に、バリアメタル層１３及びＷからなる導電プラグ１４が残る。
【００２０】
図１（Ｃ）に示すように、エッチングストッパ膜１１の上に、厚さ１５０ｎｍの第１層目配線層絶縁膜２０を形成する。第１層目配線層絶縁膜２０は、ポーラスシリカ（触媒化成株式会社製のＩＰＳ）で形成される。このポーラスシリカの組成及び成膜方法が、触媒化成技法の２０００年第１７巻７５頁〜８２頁に説明されている。以下、簡単に成膜方法を説明する。
【００２１】
有機オリゴマとシロキサンポリマを溶媒に分散させた塗布液を、基板表面上にスピンコートする。塗布された膜を乾燥させることにより、有機オリゴマとシロキサンポリマとが相互に細かく貫入した膜が形成される。この膜を焼成することにより、有機オリゴマのみが熱分解し、多孔質のシロキサンポリマからなる膜が残る。
【００２２】
第１層目配線層絶縁膜２０の上に、酸化シリコン（ＳｉＯ2）からなる厚さ５０ｎｍのキャップ膜２１を、ＰＥ−ＣＶＤにより形成する。キャップ膜２１の上に、レジストパターン２４を形成する。レジストパターン２４には、第１層目配線層絶縁膜２０内に形成される配線に対応した開口２６が設けられている。開口２６は、通常のフォトリソグラフィにより形成される。
【００２３】
図２（Ｄ）に示すように、レジストパターン２４をマスクとして、キャップ膜２１及び第１層目配線層絶縁膜２０をエッチングする。キャップ膜２１及び第１層目配線層絶縁膜２０のエッチングは、エッチングガスとしてＣ3Ｆ8とＯ2とＡｒとの混合ガスを用いた反応性イオンエッチング（ＲＩＥ）により行わる。第１層目配線層絶縁膜２０内に、レジストパターン２４の開口２６に対応した配線溝２５が形成される。導電プラグ１４の上面が、対応する配線溝２５の底面に露出する。配線溝２５を形成した後、レジストパターン２４を除去する。
【００２４】
図２（Ｅ）に示すように、配線溝２５の内面及びキャップ膜２１の上面を覆う厚さ３０ｎｍのバリアメタル層２２Ｌを形成する。バリアメタル層２２Ｌは、ＴｉＮまたはＴａＮで形成され、ＣＶＤにより成膜される。バリアメタル層２２Ｌの表面上に、銅（Ｃｕ）からなる導電層２３Ｌを形成する。導電層２３Ｌは、バリアメタル層２２Ｌの表面をＣｕからなるシード層で覆った後、Ｃｕを電解めっきすることにより形成され、配線溝２５内を埋め尽くすのに十分な厚さを有する。
【００２５】
図３（Ｆ）に示すように、キャップ膜２１が露出するまでＣＭＰを行う。配線溝２５内に、その内面を覆うバリアメタル層２２と、配線溝２５内を埋め尽くすＣｕ配線２３が残る。
【００２６】
図３（Ｇ）に示すように、キャップ膜２１の上に、ＳｉＣからなる厚さ５０ｎｍの拡散バリア膜３０、ポーラスシリカからなる厚さ２５０ｎｍのビア層絶縁膜３１、ＳｉＯ2からなる厚さ３０ｎｍの下側エッチングストッパ膜３２、ＳｉＣからなる厚さ３０ｎｍの上側エッチングストッパ膜３３、ポーラスシリカからなる厚さ１５０ｎｍの配線層絶縁膜３４、ＳｉＯ2からなる厚さ２０ｎｍのキャップ膜３５、及びＳｉＮからなる厚さ５０ｎｍのハードマスク３６を順番に成膜する。
【００２７】
拡散バリア膜３０及び上側エッチングストッパ膜３３は、原料ガスとしてテトラメチルシラン、キャリアガスとしてＣＯ2を用いたＰＥ−ＣＶＤにより成膜される。ビア層絶縁膜３１及び配線層絶縁膜３４は、第１層目配線層絶縁膜２０の形成方法と同様の方法で形成される。
【００２８】
ＳｉＯ2からなる下側エッチングストッパ膜３２及びキャップ膜３５は、原料ガスとしてシラン（ＳｉＨ4）と亜酸化窒素（Ｎ2Ｏ）とを用いたＰＥ−ＣＶＤにより形成される。ハードマスク３６は、原料ガスとしてＳｉＨ4とＮＨ3とを用いたＣＶＤで形成される。
【００２９】
図４（Ｈ）に示すように、ハードマスク３６をパターニングし、開口３７を形成する。開口３７は、配線層絶縁膜３４内に形成する配線のパターンに対応する。ハードマスク３６のパターニングは、通常のフォトリソグラフィ技術を用いて行われる。
【００３０】
図４（Ｉ）に示すように、開口３７の底面に露出したキャップ膜３５及びハードマスク３６の上に、レジストパターン４０を形成する。レジストパターン４０には、ビア層絶縁膜３１に形成されるビアに対応した開口４１が形成されている。基板法線に平行な視線で見たとき、開口４１はハードマスク３６に形成された開口３７に内包される。
【００３１】
レジストパターン４０をマスクとして、キャップ膜３５から、ビア層絶縁膜３１の中間までエッチングし、ビアホール４２を形成する。ＳｉＯ2からなるキャップ膜３５、下側エッチングストッパ膜３２、ポーラスシリカからなる配線層絶縁膜３４、及びビア層絶縁膜３１のエッチングは、Ｃ2Ｆ6、Ｏ2、Ｎ2、及びＡｒの混合ガスを用いたＲＩＥにより行われる。ＳｉＣからなる上側エッチングストッパ膜３３のエッチングは、ＣＨ2Ｆ2、Ｏ2、及びＡｒを用いたＲＩＥにより行われる。
【００３２】
ビアホール４２を形成した後、レジストパターン４０をアッシングする。
【００３３】
図５（Ｊ）に示すように、ハードマスク３６をマスクとして、配線層絶縁膜３４をエッチングする。このとき、上側エッチングストッパ膜３３がマスクとなり、ビア層絶縁膜３１の中間まで達していたビアホール４２の底面がさらにエッチングされ、ビアホール４２がビア層絶縁膜３１を貫通する。このエッチングは、エッチングガスとして、Ｃ2Ｆ6、Ｏ2、Ｎ2、びＡｒの混合ガスを用いたＲＩＥにより行うことができる。このエッチングガスは、ＳｉＣやＳｉＮをエッチングする速度が遅いため、配線溝４３の底面においては、上側エッチングストッパ膜３３によりエッチングが停止し、ビアホール４２の底面においては、拡散バリア膜３０によりエッチングが停止する。
【００３４】
このように、上側エッチングストッパ膜３３と配線層絶縁膜３４とを、相互にエッチング耐性の異なる材料で形成することにより、配線層絶縁膜３４を選択的にエッチングし、上側エッチングストッパ膜３３を再現性よく残すことができる。また、拡散バリア膜３０とビア層絶縁膜３１とを、相互にエッチング耐性の異なる材料で形成することにより、ビア層絶縁膜３１を選択的にエッチングし、拡散バリア膜３０を再現性よく残すことができる。ここで、「エッチング耐性が異なる」とは、ある特定のエッチャント及びエッチング条件における特性（耐性）が異なることを意味しているのではなく、２つの層が相対的に異なるエッチング特性（耐性）を有することを意味する。
【００３５】
図５（Ｋ）に示すように、ハードマスク３６、配線溝４３の底面に露出している上側エッチングストッパ膜３３、及びビアホール４２の底面に露出している拡散バリア膜３０を、エッチングする。このエッチングは、ＣＨ2Ｆ2、Ｏ2、及びＡｒを用いたＲＩＥにより行うことができる。このエッチングガスは、ＳｉＯ2をエッチングする速度が遅いため、配線溝４３の底面に、下側エッチングストッパ膜３２を再現性よく残すことができる。このため、ビア層絶縁膜３１の上面が露出せず、エッチング雰囲気に晒されない。
【００３６】
図６に示すように、ビアホール４２及び配線溝４３の内面を、ＴａＮからなるバリアメタル層５０で覆い、内部をＣｕ配線５１で埋め込む。バリアメタル層５０及びＣｕ配線５１は、第１層目配線層のバリアメタル層２２及びＣｕ配線２３の形成方法と同様の方法で形成される。
【００３７】
上記実施例では、図５（Ｋ）に示したように、配線溝４３を形成した後も、ビア層絶縁膜３１の上面が下側エッチングストッパ膜３２で被覆されている。このため、以下に説明する問題を回避することができる。
【００３８】
ポーラスシリカからなるビア層絶縁膜３１の上面が、そのエッチング雰囲気に晒されると、微小な凹凸が形成されてしまう。配線溝４３の底面に微小な凹凸が形成されると、配線溝４３の底面をバリアメタル層５０で完全に被覆することが困難になる。被覆不良が発生すると、Ｃｕ配線５１内のＣｕ原子の拡散を防止する機能が不十分になる。
【００３９】
凹凸のある配線溝４３の底面を、バリアメタル層５０で完全に被覆するためには、バリアメタル層５０を厚くしなければならない。バリアメタル層５０が厚くなると、Ｃｕ配線５１の断面積が小さくなり、配線抵抗が増加してしまう。
【００４０】
配線溝４３の側面において配線層絶縁膜３４がエッチング雰囲気に晒され、ビアホール４２の側面においてビア層絶縁膜３１がエッチング雰囲気に晒される。ただし、このエッチングは異方性を有するため、基板表面に対してほぼ垂直な側面には、ほとんど凹凸が形成されない。
【００４１】
図５（Ｋ）において、下側エッチングストッパ膜３２を配置せず、上側エッチングストッパ膜３３のみで、ビア層絶縁膜３１の上面を被覆する場合を考える。この場合には、ビアホール４２の底面の拡散バリア膜３０が完全に除去された時点で、配線溝４３の底面に上側エッチングストッパ膜３３を残しておかなければならない。拡散バリア膜３０の除去不良の発生を防止するために、一般に１００％程度のオーバエッチングが行われる。
【００４２】
拡散バリア膜３０及び上側エッチングストッパ膜３３は、共にＳｉＣで形成されているため、上側エッチングストッパ膜３３を再現性よく残すためには、その厚さを拡散バリア膜３０の厚さの２倍以上にしなければならない。上側エッチングストッパ膜３３を厚くすると、絶縁材料としてポーラスシリカを使用したことによる寄生容量低減効果が小さくなってしまう。
【００４３】
上記実施例では、ビア層絶縁膜３１の上面に、拡散バリア膜３０とはエッチング耐性の異なる下側エッチングストッパ膜３２が配置され、その上に、拡散バリア膜３０と同一条件でエッチングすることのできる上側エッチングストッパ膜３３が配置されている。ビアホール４２の底面の拡散バリア膜３０をエッチングする際に、ビア層絶縁膜３１の上面が下側エッチングストッパ膜３２で被覆されているため、上側エッチングストッパ膜３３を薄くすることができる。寄生容量の増加を防止するために、上側エッチングストッパ膜３３を拡散バリア膜３０よりも薄くすることが好ましい。また、下側エッチングストッパ膜３２を構成するＳｉＯ2は、上側エッチングストッパ膜３３を構成するＳｉＣよりも誘電率が低い。このため、上記実施例の構造は、ビア層絶縁膜３１と配線層絶縁膜３４との界面に、１層のＳｉＣ膜を配置する場合に比べて、寄生容量低減の点で有利である。
【００４４】
上記実施例では、ビア層絶縁膜３１及び配線層絶縁膜３４を、ポーラスシリカで形成したが、他の多孔質絶縁材料で形成する場合にも、同様の効果が期待できる。例えば、ビア層絶縁膜３１や配線層絶縁膜３４に、多孔質有機絶縁材料を用いることもできる。
【００４５】
また、上記実施例では、デュアルダマシン法でＣｕ配線を形成する場合を例にとって説明したが、Ｃｕ以外の金属配線、例えばＡｌ系（Ａｌ合金）配線等を形成してもよい。また、製法を工夫し、Ｃｕ合金配線層を利用することもできる。また、上記実施例は、デュアルダマシン法に限らず、他の配線形成方法にも適用可能である。例えば、多孔質絶縁膜（図３（Ｇ）のビア層絶縁膜に相当）の上に、図３（Ｇ）に示した下側エッチングストッパ膜３２と上側エッチングストッパ膜３３とを形成し、その上にダマシン法で金属配線を形成する場合にも、多孔質絶縁膜の上面を配線溝の底面に露出させない効果が得られるであろう。
【００４６】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００４７】
以上の実施例から、以下の各付記に示された発明が導出される。
【００４８】
（付記１） 半導体素子が形成され、一部に導電性領域が露出している基板の表面上に、絶縁材料からなる第１の膜を形成する工程と、
前記第１の膜の上に、絶縁材料からなるビア層絶縁膜を形成する工程と、
前記ビア層絶縁膜の上に、絶縁材料からなる第２の膜を形成する工程と、
前記第２の膜の上に、絶縁材料からなる第３の膜を形成する工程と、
前記第３の膜の上に、絶縁材料からなる配線層絶縁膜を形成する工程と、
前記配線層絶縁膜の上面から前記第３の膜の上面まで達する配線溝、及び該配線溝の底面の一部に、前記第１の膜の上面まで達するビアホールを形成する工程であって、該ビアホールは、前記導電性領域と部分的に重なる位置に配置され、該配線溝の形成は、前記第３の膜に対して前記配線層絶縁膜を選択的にエッチングする条件で該配線層絶縁膜をエッチングすることにより行う工程と、
前記第２の膜に対して前記第３の膜を選択的にエッチングする条件で、前記配線溝の底面に露出した前記第３の膜、及び前記ビアホールの底面に露出した第１の膜を除去する工程と、
前記ビアホール及び配線溝内に、導電材料からなる配線を埋め込む工程と
を有する半導体装置の製造方法。
【００４９】
（付記２） 前記ビア層絶縁膜が、多孔質の絶縁材料で形成されている付記１に記載の半導体装置の製造方法。
【００５０】
（付記３） 前記ビア層絶縁膜がポーラスシリカで形成され、前記第１の膜及び第３の膜が、ＳｉＣまたはＳｉＮで形成され、前記第２の膜がＳｉＯ2で形成されている付記１に記載の半導体装置の製造方法。
【００５１】
（付記４） 前記配線溝及びビアホールを形成する工程が、
前記ビアホールを形成する位置に、前記配線層絶縁膜の上面から、前記ビア層絶縁膜の中間まで達する凹部を形成する工程と、
前記凹部と部分的に重なる位置に、前記第３の膜まで達する前記配線溝を形成すると同時に、前記第３の膜をマスクとして前記凹部の底をさらにエッチングし、前記第１の膜まで達する前記ビアホールを形成する工程と
を含む付記１乃至３のいずれかに記載の半導体装置の製造方法。
【００５２】
（付記５） 前記第２の膜の誘電率が、前記第３の膜の誘電率よりも低い付記１乃至４のいずれかに記載の半導体装置の製造方法。
【００５３】
（付記６） 前記第３の膜が、前記第１の膜よりも薄い付記１乃至５のいずれかに記載の半導体装置の製造方法。
【００５４】
（付記７） 前記基板の表面に配置された導電性領域が、Ｃｕ配線である付記１乃至６のいずれかに記載の半導体装置の製造方法。
【００５５】
（付記８） 表面の一部に導電性領域を有する基板の上に形成された絶縁材料からなる第１の膜と、
前記第１の膜の上に配置され、絶縁材料で形成されたビア層絶縁膜と、
前記ビア層絶縁膜の上に配置され、絶縁材料で形成された第２の膜と、
前記第２の膜の上面から、前記第１の膜の底面まで達するビアホールと、
前記第２の膜の上に配置され、該第２の膜とはエッチング耐性の異なる絶縁材料で形成された第３の膜と、
前記第３の膜の上に、該第３の膜とはエッチング耐性の異なる絶縁材料で形成された配線層絶縁膜と、
前記配線層絶縁膜の上面から前記第２の膜の上面まで達し、底面の一部において前記ビアホールに繋がる配線溝と、
前記配線溝及び前記ビアホール内に埋め込まれた導電材料からなる配線部材とを有する半導体装置。
【００５６】
（付記９） 前記ビア層絶縁膜が、多孔質の絶縁材料で形成されている付記８に記載の半導体装置。
【００５７】
（付記１０） 前記ビア層絶縁膜がポーラスシリカで形成され、前記第２の膜がＳｉＯ2で形成され、前記第１の膜及び第３の膜が、ＳｉＣまたはＳｉＮで形成されている付記８に記載の半導体装置。
【００５８】
（付記１１） 前記第２の膜の誘電率が、前記第３の膜の誘電率よりも低い付記８乃至１０のいずれかに記載の半導体装置。
【００５９】
（付記１２） 前記第３の膜が、前記第１の膜よりも薄い付記８乃至１１のいずれかに記載の半導体装置。
【００６０】
（付記１３） 前記基板の表面の一部に配置された導電性領域が、該基板の表面上に形成されたＣｕ配線である付記８乃至１２のいずれかに記載の半導体装置。
【００６１】
（付記１４） 半導体基板の表面上に、多孔質絶縁材料からなる第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の上に、絶縁材料からなる第１のエッチングストッパ膜を形成する工程と、
前記第１のエッチングストッパ膜の上に、前記第１のエッチングストッパ膜よりも誘電率の高い絶縁材料からなる第２のエッチングストッパ膜を形成する工程と、
前記第２のエッチングストッパ膜の上に、絶縁材料からなる第２の絶縁膜を形成する工程と、
前記第２の絶縁膜の上に、開口を有するマスクパターンを形成する工程と、
前記マスクパターンをエッチングマスクとし、前記第２のエッチングストッパ膜に対して前記第２の絶縁膜を選択的にエッチングする条件で、前記第２の絶縁膜をエッチングして凹部を形成し、該凹部の底面に前記第２のエッチングストッパ膜を露出させる工程と、
前記第１のエッチングストッパ膜に対して前記第２のエッチングストッパ膜を選択的にエッチングする条件で、前記凹部の底面に露出した前記第２のエッチングストッパ膜をエッチングする工程と、
前記凹部内に、導電材料からなる導電部材を埋め込む工程と
を有する半導体装置の製造方法。
【００６２】
（付記１５） 前記第１の絶縁膜及び第２の絶縁膜がポーラスシリカで形成され、前記第１のエッチングストッパ膜がＳｉＯ2で形成され、前記第２のエッチングストッパ膜がＳｉＣまたはＳｉＮで形成されている付記１４に記載の半導体装置の製造方法。
【００６３】
（付記１６） 半導体基板の上に形成された多孔質の絶縁材料からなる第１の絶縁膜と、
前記第１の絶縁膜の上に形成された絶縁材料からなる第１のエッチングストッパ膜と、
前記第１のエッチングストッパ膜の上に形成され、前記第１のエッチングストッパ膜よりも誘電率の大きな絶縁材料からなる第２のエッチングストッパ膜と、
前記第２のエッチングストッパ膜上に形成された絶縁材料からなる第２の絶縁膜と、
前記第２の絶縁膜及び前記第２のエッチングストッパ膜の２層を貫通し、底面に前記第１のエッチングストッパ膜が残っている凹部と、
前記凹部の中に埋め込まれた導電材料からなる導電部材と
を有する半導体装置。
【００６４】
（付記１７） 前記第１の絶縁膜がポーラスシリカで形成され、前記第１のエッチングストッパ膜がＳｉＯ2で形成され、前記第２のエッチングストッパ膜がＳｉＣまたはＳｉＮで形成されている付記１６に記載の半導体装置。
【００６５】
【発明の効果】
以上説明したように、本発明によれば、ビア層絶縁膜の配線層絶縁膜との界面に、相互にエッチング耐性の異なる２層のエッチングストッパ膜が配置されている。配線層絶縁膜に配線溝を形成する際に、上側のエッチングストッパ膜でエッチングが停止する。配線溝の底面に露出した上側のエッチングストッパ膜をエッチングする際には、下側のエッチングストッパ膜でエッチングが停止する。このため、ビア層絶縁膜の上面が、エッチング雰囲気に晒されることを防止できる。多孔質材料からなる絶縁膜がエッチング雰囲気に晒されると、露出表面に微小な凹凸が発生してしまうため、本発明は、特に、絶縁膜に多孔質材料と用いる場合に有効である。
【図面の簡単な説明】
【図１】本発明の実施例による半導体装置の、製造途中における断面図（その１）である。
【図２】本発明の実施例による半導体装置の、製造途中における断面図（その２）である。
【図３】本発明の実施例による半導体装置の、製造途中における断面図（その３）である。
【図４】本発明の実施例による半導体装置の、製造途中における断面図（その４）である。
【図５】本発明の実施例による半導体装置の、製造途中における断面図（その５）である。
【図６】本発明の実施例による半導体装置の断面図（その６）である。
【符号の説明】
１ 基板
２ 素子分離絶縁領域
３ ＭＯＳＦＥＴ
１０ 層間絶縁膜
１１ エッチングストッパ膜
１２Ｓ、１２Ｄ、２５、４２ ビアホール
１３、２２Ｌ、２２、５０ バリアメタル層
１４ 導電プラグ
２０ 第１層目配線層絶縁膜
２１、３５ キャップ膜
２３Ｌ 導電層
２４、４０ レジストパターン
２５、５１ Ｃｕ配線
２６、３７、４１ 開口
３０ 拡散バリア膜
３１ ビア層絶縁膜
３２ 下側エッチングストッパ膜
３３ 上側エッチングストッパ膜
３４ 配線層絶縁膜
３６ ハードマスク
４３ 配線溝
【発明の属する技術分野】
本発明は、半導体装置の製造方法及び半導体装置に関し、特に多孔質の絶縁膜を配線層の間（ビア層）に配置した半導体装置の製造方法及び半導体装置に関する。
【０００２】
【従来の技術】
半導体集積回路装置において、配線間の寄生容量が、信号伝搬速度の低下の要因になっている。配線間隔が１μｍ以上である場合には、配線間の寄生容量が、デバイス全体の処理速度に与える影響が小さかった。ところが、配線間隔が０．２μｍ以下になると、上下配線間に比べて同層内の配線間隔が極めて狭くなり、配線間の寄生容量が、デバイスの処理速度に大きな影響を与えるようになる。
【０００３】
半導体集積回路装置の多層配線中を伝搬する信号の伝搬速度は、配線抵抗と寄生容量とによって決定される。配線を薄くすることによって、寄生容量を小さくすることができるが、配線を薄くすると配線抵抗の上昇を招くため、信号伝搬速度の高速化には繋がらない。配線を薄くすることなく、寄生容量の低下を図るために、層間絶縁膜の誘電率を低くすることが有効である。
【０００４】
低誘電率材料として、塗布型絶縁材料、ポリテトラフルオロエチレン（ＰＴＦＥ）系材料、直鎖状ハイドロカーボン系材料が注目されている。塗布型絶縁材料の例として、ポリイミドやシリコーン樹脂等が挙げられる。しかし、これらの材料を用いても、比誘電率を３以下にすることは困難である。ＰＴＦＥ系材料を用いると、比誘電率を２以下にすることが可能であるが、ＰＴＦＥ系材料は、他の材料との密着性が悪いため、実用的ではない。直鎖状ハイドロカーボン系材料は、酸化されやすく、酸化を受けると吸湿によって誘電率が変動しやすい。
【０００５】
これらの課題を解決するために、絶縁材料を多孔質化することによって低誘電率化を実現する多孔質材料が開発されている。
【０００６】
【発明が解決しようとする課題】
本願発明者は、絶縁材料として多孔質材料を用いると、半導体装置の製造時に、従来はなかった新たな課題が発生することを発見した。
【０００７】
本発明の目的は、半導体集積回路装置の絶縁材料として多孔質材料を用いた場合に発生する課題を解決することである。
【０００８】
本発明の一観点によると、半導体素子が形成され、一部に導電性領域が露出している基板の表面上に、絶縁材料からなる第１の膜を形成する工程と、前記第１の膜の上に、多孔質の絶縁材料からなるビア層絶縁膜を形成する工程と、前記ビア層絶縁膜の上に、絶縁材料からなる第２の膜を形成する工程と、前記第２の膜の上に、絶縁材料からなる第３の膜を形成する工程と、前記第３の膜の上に、絶縁材料からなる配線層絶縁膜を形成する工程と、前記配線層絶縁膜の上面から前記第３の膜の上面まで達する配線溝、及び該配線溝の底面の一部に、前記第１の膜の上面まで達するビアホールを形成する工程であって、該ビアホールは、前記導電性領域と部分的に重なる位置に配置され、該配線溝の形成は、前記第３の膜に対して前記配線層絶縁膜を選択的にエッチングする条件で該配線層絶縁膜をエッチングすることにより行う工程と、前記第２の膜に対して前記第３の膜を選択的にエッチングする条件で、前記配線溝の底面に露出した前記第３の膜、及び前記ビアホールの底面に露出した第１の膜を除去する工程と、前記ビアホール及び配線溝内に、導電材料からなる配線を埋め込む工程とを有する半導体装置の製造方法が提供される。
【０００９】
配線溝の底面に露出した第３の膜を除去する時に、第２の膜をエッチングストッパ膜として利用することができる。このため、ビア層絶縁膜の上面が配線溝の底面に露出することを防止できる。この方法により、下記の構造の半導体装置が得られる。
【００１０】
本発明の他の観点によると、表面の一部に導電性領域を有する基板の上に形成された絶縁材料からなる第１の膜と、前記第１の膜の上に配置され、多孔質の絶縁材料で形成されたビア層絶縁膜と、前記ビア層絶縁膜の上に配置され、絶縁材料で形成された第２の膜と、前記第２の膜の上面から、前記第１の膜の底面まで達するビアホールと、前記第２の膜の上に配置され、該第２の膜とはエッチング耐性の異なる絶縁材料で形成された第３の膜と、前記第３の膜の上に、該第３の膜とはエッチング耐性の異なる絶縁材料で形成された配線層絶縁膜と、前記配線層絶縁膜の上面から前記第２の膜の上面まで達し、底面の一部において前記ビアホールに繋がる配線溝と、前記配線溝及び前記ビアホール内に埋め込まれた導電材料からなる配線部材とを有する半導体装置が提供される。
【００１１】
本発明の他の観点によると、半導体基板の表面上に、多孔質絶縁材料からなる第１の絶縁膜を形成する工程と、前記第１の絶縁膜の上に、絶縁材料からなる第１のエッチングストッパ膜を形成する工程と、前記第１のエッチングストッパ膜の上に、前記第１のエッチングストッパ膜よりも誘電率の高い絶縁材料からなる第２のエッチングストッパ膜を形成する工程と、前記第２のエッチングストッパ膜の上に、絶縁材料からなる第２の絶縁膜を形成する工程と、前記第２の絶縁膜の上に、開口を有するマスクパターンを形成する工程と、前記マスクパターンをエッチングマスクとし、前記第２のエッチングストッパ膜に対して前記第２の絶縁膜を選択的にエッチングする条件で、前記第２の絶縁膜をエッチングして凹部を形成し、該凹部の底面に前記第２のエッチングストッパ膜を露出させる工程と、前記第１のエッチングストッパ膜に対して前記第２のエッチングストッパ膜を選択的にエッチングする条件で、前記凹部の底面に露出した前記第２のエッチングストッパ膜をエッチングする工程と、前記凹部内に、導電材料からなる導電部材を埋め込む工程とを有する半導体装置の製造方法が提供される。
【００１２】
第２のエッチングストッパ膜をエッチングするときに、第１のエッチングストッパ膜が第１の絶縁膜を保護しているため、第１の絶縁膜がエッチング雰囲気に晒されることを防止できる。この方法により、下記の構造の半導体装置が得られる。
【００１３】
本発明の他の観点によると、半導体基板の上に形成された多孔質の絶縁材料からなる第１の絶縁膜と、前記第１の絶縁膜の上に形成された絶縁材料からなる第１のエッチングストッパ膜と、前記第１のエッチングストッパ膜の上に形成され、前記第１のエッチングストッパ膜よりも誘電率の大きな絶縁材料からなる第２のエッチングストッパ膜と、前記第２のエッチングストッパ膜上に形成された絶縁材料からなる第２の絶縁膜と、前記第２の絶縁膜及び前記第２のエッチングストッパ膜の２層を貫通し、底面に前記第１のエッチングストッパ膜が残っている凹部と、前記凹部の中に埋め込まれた導電材料からなる導電部材とを有する半導体装置が提供される。
【００１４】
【発明の実施の形態】
図１〜図６を参照して、本発明の実施例による半導体装置の製造方法について説明する。
【００１５】
図１（Ａ）に示すように、シリコンからなる基板１の表面上に、素子分離絶縁領域２が形成されている。素子分離絶縁領域２は、シリコン局所酸化（ＬＯＣＯＳ）や、シャロートレンチアイソレーション（ＳＴＩ）により形成される。素子分離絶縁領域２で囲まれた活性領域上に、ゲート電極３Ｇ、ソース領域３Ｓ、及びドレイン領域３Ｄを含むＭＯＳＦＥＴ３が形成されている。ＭＯＳＦＥＴ３は、周知の成膜、フォトリソグラフィ、エッチング、イオン注入等の工程を繰り返し実行することにより形成される。
【００１６】
基板１の表面上に、ＭＯＳＦＥＴ３を覆うように、フォスフォシリケートガラス（ＰＳＧ）からなる厚さ１０００ｎｍの層間絶縁膜１０を、化学気相成長（ＣＶＤ）により形成する。層間絶縁膜１０の上に、炭化シリコン（ＳｉＣ）または窒化シリコン（ＳｉＮ）からなる厚さ５０ｎｍのエッチングストッパ膜１１を、プラズマ励起型ＣＶＤ（ＰＥ−ＣＶＤ）により形成する。
【００１７】
図１（Ｂ）に示す状態までの工程を説明する。エッチングストッパ膜１１及び層間絶縁膜１０の２層に、ソース領域３Ｓ及びドレイン領域３Ｄまで達するコンタクトホール１２Ｓ及び１２Ｄを形成する。
【００１８】
コンタクトホール１２Ｓ及び１２Ｄの内面、及びエッチングストッパ膜１１の上面を覆う厚さ３０ｎｍのバリアメタル層を形成する。バリアメタル層１３は、例えば窒化チタン（ＴｉＮ）や窒化タンタル（ＴａＮ）で形成される。バリアメタル層の表面上に、コンタクトホール１２Ｓ及び１２Ｄ内を埋め尽くすのに十分な厚さのタングステン（Ｗ）層を形成する。バリアメタル層及びＷ層の形成は、例えばＣＶＤにより行われる。
【００１９】
エッチングストッパ膜１１が露出するまで化学機械研磨（ＣＭＰ）を行い、余分のＷ層及びバリアメタル層を除去する。コンタクトホール１２Ｓ及び１２Ｄ内に、バリアメタル層１３及びＷからなる導電プラグ１４が残る。
【００２０】
図１（Ｃ）に示すように、エッチングストッパ膜１１の上に、厚さ１５０ｎｍの第１層目配線層絶縁膜２０を形成する。第１層目配線層絶縁膜２０は、ポーラスシリカ（触媒化成株式会社製のＩＰＳ）で形成される。このポーラスシリカの組成及び成膜方法が、触媒化成技法の２０００年第１７巻７５頁〜８２頁に説明されている。以下、簡単に成膜方法を説明する。
【００２１】
有機オリゴマとシロキサンポリマを溶媒に分散させた塗布液を、基板表面上にスピンコートする。塗布された膜を乾燥させることにより、有機オリゴマとシロキサンポリマとが相互に細かく貫入した膜が形成される。この膜を焼成することにより、有機オリゴマのみが熱分解し、多孔質のシロキサンポリマからなる膜が残る。
【００２２】
第１層目配線層絶縁膜２０の上に、酸化シリコン（ＳｉＯ2）からなる厚さ５０ｎｍのキャップ膜２１を、ＰＥ−ＣＶＤにより形成する。キャップ膜２１の上に、レジストパターン２４を形成する。レジストパターン２４には、第１層目配線層絶縁膜２０内に形成される配線に対応した開口２６が設けられている。開口２６は、通常のフォトリソグラフィにより形成される。
【００２３】
図２（Ｄ）に示すように、レジストパターン２４をマスクとして、キャップ膜２１及び第１層目配線層絶縁膜２０をエッチングする。キャップ膜２１及び第１層目配線層絶縁膜２０のエッチングは、エッチングガスとしてＣ3Ｆ8とＯ2とＡｒとの混合ガスを用いた反応性イオンエッチング（ＲＩＥ）により行わる。第１層目配線層絶縁膜２０内に、レジストパターン２４の開口２６に対応した配線溝２５が形成される。導電プラグ１４の上面が、対応する配線溝２５の底面に露出する。配線溝２５を形成した後、レジストパターン２４を除去する。
【００２４】
図２（Ｅ）に示すように、配線溝２５の内面及びキャップ膜２１の上面を覆う厚さ３０ｎｍのバリアメタル層２２Ｌを形成する。バリアメタル層２２Ｌは、ＴｉＮまたはＴａＮで形成され、ＣＶＤにより成膜される。バリアメタル層２２Ｌの表面上に、銅（Ｃｕ）からなる導電層２３Ｌを形成する。導電層２３Ｌは、バリアメタル層２２Ｌの表面をＣｕからなるシード層で覆った後、Ｃｕを電解めっきすることにより形成され、配線溝２５内を埋め尽くすのに十分な厚さを有する。
【００２５】
図３（Ｆ）に示すように、キャップ膜２１が露出するまでＣＭＰを行う。配線溝２５内に、その内面を覆うバリアメタル層２２と、配線溝２５内を埋め尽くすＣｕ配線２３が残る。
【００２６】
図３（Ｇ）に示すように、キャップ膜２１の上に、ＳｉＣからなる厚さ５０ｎｍの拡散バリア膜３０、ポーラスシリカからなる厚さ２５０ｎｍのビア層絶縁膜３１、ＳｉＯ2からなる厚さ３０ｎｍの下側エッチングストッパ膜３２、ＳｉＣからなる厚さ３０ｎｍの上側エッチングストッパ膜３３、ポーラスシリカからなる厚さ１５０ｎｍの配線層絶縁膜３４、ＳｉＯ2からなる厚さ２０ｎｍのキャップ膜３５、及びＳｉＮからなる厚さ５０ｎｍのハードマスク３６を順番に成膜する。
【００２７】
拡散バリア膜３０及び上側エッチングストッパ膜３３は、原料ガスとしてテトラメチルシラン、キャリアガスとしてＣＯ2を用いたＰＥ−ＣＶＤにより成膜される。ビア層絶縁膜３１及び配線層絶縁膜３４は、第１層目配線層絶縁膜２０の形成方法と同様の方法で形成される。
【００２８】
ＳｉＯ2からなる下側エッチングストッパ膜３２及びキャップ膜３５は、原料ガスとしてシラン（ＳｉＨ4）と亜酸化窒素（Ｎ2Ｏ）とを用いたＰＥ−ＣＶＤにより形成される。ハードマスク３６は、原料ガスとしてＳｉＨ4とＮＨ3とを用いたＣＶＤで形成される。
【００２９】
図４（Ｈ）に示すように、ハードマスク３６をパターニングし、開口３７を形成する。開口３７は、配線層絶縁膜３４内に形成する配線のパターンに対応する。ハードマスク３６のパターニングは、通常のフォトリソグラフィ技術を用いて行われる。
【００３０】
図４（Ｉ）に示すように、開口３７の底面に露出したキャップ膜３５及びハードマスク３６の上に、レジストパターン４０を形成する。レジストパターン４０には、ビア層絶縁膜３１に形成されるビアに対応した開口４１が形成されている。基板法線に平行な視線で見たとき、開口４１はハードマスク３６に形成された開口３７に内包される。
【００３１】
レジストパターン４０をマスクとして、キャップ膜３５から、ビア層絶縁膜３１の中間までエッチングし、ビアホール４２を形成する。ＳｉＯ2からなるキャップ膜３５、下側エッチングストッパ膜３２、ポーラスシリカからなる配線層絶縁膜３４、及びビア層絶縁膜３１のエッチングは、Ｃ2Ｆ6、Ｏ2、Ｎ2、及びＡｒの混合ガスを用いたＲＩＥにより行われる。ＳｉＣからなる上側エッチングストッパ膜３３のエッチングは、ＣＨ2Ｆ2、Ｏ2、及びＡｒを用いたＲＩＥにより行われる。
【００３２】
ビアホール４２を形成した後、レジストパターン４０をアッシングする。
【００３３】
図５（Ｊ）に示すように、ハードマスク３６をマスクとして、配線層絶縁膜３４をエッチングする。このとき、上側エッチングストッパ膜３３がマスクとなり、ビア層絶縁膜３１の中間まで達していたビアホール４２の底面がさらにエッチングされ、ビアホール４２がビア層絶縁膜３１を貫通する。このエッチングは、エッチングガスとして、Ｃ2Ｆ6、Ｏ2、Ｎ2、びＡｒの混合ガスを用いたＲＩＥにより行うことができる。このエッチングガスは、ＳｉＣやＳｉＮをエッチングする速度が遅いため、配線溝４３の底面においては、上側エッチングストッパ膜３３によりエッチングが停止し、ビアホール４２の底面においては、拡散バリア膜３０によりエッチングが停止する。
【００３４】
このように、上側エッチングストッパ膜３３と配線層絶縁膜３４とを、相互にエッチング耐性の異なる材料で形成することにより、配線層絶縁膜３４を選択的にエッチングし、上側エッチングストッパ膜３３を再現性よく残すことができる。また、拡散バリア膜３０とビア層絶縁膜３１とを、相互にエッチング耐性の異なる材料で形成することにより、ビア層絶縁膜３１を選択的にエッチングし、拡散バリア膜３０を再現性よく残すことができる。ここで、「エッチング耐性が異なる」とは、ある特定のエッチャント及びエッチング条件における特性（耐性）が異なることを意味しているのではなく、２つの層が相対的に異なるエッチング特性（耐性）を有することを意味する。
【００３５】
図５（Ｋ）に示すように、ハードマスク３６、配線溝４３の底面に露出している上側エッチングストッパ膜３３、及びビアホール４２の底面に露出している拡散バリア膜３０を、エッチングする。このエッチングは、ＣＨ2Ｆ2、Ｏ2、及びＡｒを用いたＲＩＥにより行うことができる。このエッチングガスは、ＳｉＯ2をエッチングする速度が遅いため、配線溝４３の底面に、下側エッチングストッパ膜３２を再現性よく残すことができる。このため、ビア層絶縁膜３１の上面が露出せず、エッチング雰囲気に晒されない。
【００３６】
図６に示すように、ビアホール４２及び配線溝４３の内面を、ＴａＮからなるバリアメタル層５０で覆い、内部をＣｕ配線５１で埋め込む。バリアメタル層５０及びＣｕ配線５１は、第１層目配線層のバリアメタル層２２及びＣｕ配線２３の形成方法と同様の方法で形成される。
【００３７】
上記実施例では、図５（Ｋ）に示したように、配線溝４３を形成した後も、ビア層絶縁膜３１の上面が下側エッチングストッパ膜３２で被覆されている。このため、以下に説明する問題を回避することができる。
【００３８】
ポーラスシリカからなるビア層絶縁膜３１の上面が、そのエッチング雰囲気に晒されると、微小な凹凸が形成されてしまう。配線溝４３の底面に微小な凹凸が形成されると、配線溝４３の底面をバリアメタル層５０で完全に被覆することが困難になる。被覆不良が発生すると、Ｃｕ配線５１内のＣｕ原子の拡散を防止する機能が不十分になる。
【００３９】
凹凸のある配線溝４３の底面を、バリアメタル層５０で完全に被覆するためには、バリアメタル層５０を厚くしなければならない。バリアメタル層５０が厚くなると、Ｃｕ配線５１の断面積が小さくなり、配線抵抗が増加してしまう。
【００４０】
配線溝４３の側面において配線層絶縁膜３４がエッチング雰囲気に晒され、ビアホール４２の側面においてビア層絶縁膜３１がエッチング雰囲気に晒される。ただし、このエッチングは異方性を有するため、基板表面に対してほぼ垂直な側面には、ほとんど凹凸が形成されない。
【００４１】
図５（Ｋ）において、下側エッチングストッパ膜３２を配置せず、上側エッチングストッパ膜３３のみで、ビア層絶縁膜３１の上面を被覆する場合を考える。この場合には、ビアホール４２の底面の拡散バリア膜３０が完全に除去された時点で、配線溝４３の底面に上側エッチングストッパ膜３３を残しておかなければならない。拡散バリア膜３０の除去不良の発生を防止するために、一般に１００％程度のオーバエッチングが行われる。
【００４２】
拡散バリア膜３０及び上側エッチングストッパ膜３３は、共にＳｉＣで形成されているため、上側エッチングストッパ膜３３を再現性よく残すためには、その厚さを拡散バリア膜３０の厚さの２倍以上にしなければならない。上側エッチングストッパ膜３３を厚くすると、絶縁材料としてポーラスシリカを使用したことによる寄生容量低減効果が小さくなってしまう。
【００４３】
上記実施例では、ビア層絶縁膜３１の上面に、拡散バリア膜３０とはエッチング耐性の異なる下側エッチングストッパ膜３２が配置され、その上に、拡散バリア膜３０と同一条件でエッチングすることのできる上側エッチングストッパ膜３３が配置されている。ビアホール４２の底面の拡散バリア膜３０をエッチングする際に、ビア層絶縁膜３１の上面が下側エッチングストッパ膜３２で被覆されているため、上側エッチングストッパ膜３３を薄くすることができる。寄生容量の増加を防止するために、上側エッチングストッパ膜３３を拡散バリア膜３０よりも薄くすることが好ましい。また、下側エッチングストッパ膜３２を構成するＳｉＯ2は、上側エッチングストッパ膜３３を構成するＳｉＣよりも誘電率が低い。このため、上記実施例の構造は、ビア層絶縁膜３１と配線層絶縁膜３４との界面に、１層のＳｉＣ膜を配置する場合に比べて、寄生容量低減の点で有利である。
【００４４】
上記実施例では、ビア層絶縁膜３１及び配線層絶縁膜３４を、ポーラスシリカで形成したが、他の多孔質絶縁材料で形成する場合にも、同様の効果が期待できる。例えば、ビア層絶縁膜３１や配線層絶縁膜３４に、多孔質有機絶縁材料を用いることもできる。
【００４５】
また、上記実施例では、デュアルダマシン法でＣｕ配線を形成する場合を例にとって説明したが、Ｃｕ以外の金属配線、例えばＡｌ系（Ａｌ合金）配線等を形成してもよい。また、製法を工夫し、Ｃｕ合金配線層を利用することもできる。また、上記実施例は、デュアルダマシン法に限らず、他の配線形成方法にも適用可能である。例えば、多孔質絶縁膜（図３（Ｇ）のビア層絶縁膜に相当）の上に、図３（Ｇ）に示した下側エッチングストッパ膜３２と上側エッチングストッパ膜３３とを形成し、その上にダマシン法で金属配線を形成する場合にも、多孔質絶縁膜の上面を配線溝の底面に露出させない効果が得られるであろう。
【００４６】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００４７】
以上の実施例から、以下の各付記に示された発明が導出される。
【００４８】
（付記１） 半導体素子が形成され、一部に導電性領域が露出している基板の表面上に、絶縁材料からなる第１の膜を形成する工程と、
前記第１の膜の上に、絶縁材料からなるビア層絶縁膜を形成する工程と、
前記ビア層絶縁膜の上に、絶縁材料からなる第２の膜を形成する工程と、
前記第２の膜の上に、絶縁材料からなる第３の膜を形成する工程と、
前記第３の膜の上に、絶縁材料からなる配線層絶縁膜を形成する工程と、
前記配線層絶縁膜の上面から前記第３の膜の上面まで達する配線溝、及び該配線溝の底面の一部に、前記第１の膜の上面まで達するビアホールを形成する工程であって、該ビアホールは、前記導電性領域と部分的に重なる位置に配置され、該配線溝の形成は、前記第３の膜に対して前記配線層絶縁膜を選択的にエッチングする条件で該配線層絶縁膜をエッチングすることにより行う工程と、
前記第２の膜に対して前記第３の膜を選択的にエッチングする条件で、前記配線溝の底面に露出した前記第３の膜、及び前記ビアホールの底面に露出した第１の膜を除去する工程と、
前記ビアホール及び配線溝内に、導電材料からなる配線を埋め込む工程と
を有する半導体装置の製造方法。
【００４９】
（付記２） 前記ビア層絶縁膜が、多孔質の絶縁材料で形成されている付記１に記載の半導体装置の製造方法。
【００５０】
（付記３） 前記ビア層絶縁膜がポーラスシリカで形成され、前記第１の膜及び第３の膜が、ＳｉＣまたはＳｉＮで形成され、前記第２の膜がＳｉＯ2で形成されている付記１に記載の半導体装置の製造方法。
【００５１】
（付記４） 前記配線溝及びビアホールを形成する工程が、
前記ビアホールを形成する位置に、前記配線層絶縁膜の上面から、前記ビア層絶縁膜の中間まで達する凹部を形成する工程と、
前記凹部と部分的に重なる位置に、前記第３の膜まで達する前記配線溝を形成すると同時に、前記第３の膜をマスクとして前記凹部の底をさらにエッチングし、前記第１の膜まで達する前記ビアホールを形成する工程と
を含む付記１乃至３のいずれかに記載の半導体装置の製造方法。
【００５２】
（付記５） 前記第２の膜の誘電率が、前記第３の膜の誘電率よりも低い付記１乃至４のいずれかに記載の半導体装置の製造方法。
【００５３】
（付記６） 前記第３の膜が、前記第１の膜よりも薄い付記１乃至５のいずれかに記載の半導体装置の製造方法。
【００５４】
（付記７） 前記基板の表面に配置された導電性領域が、Ｃｕ配線である付記１乃至６のいずれかに記載の半導体装置の製造方法。
【００５５】
（付記８） 表面の一部に導電性領域を有する基板の上に形成された絶縁材料からなる第１の膜と、
前記第１の膜の上に配置され、絶縁材料で形成されたビア層絶縁膜と、
前記ビア層絶縁膜の上に配置され、絶縁材料で形成された第２の膜と、
前記第２の膜の上面から、前記第１の膜の底面まで達するビアホールと、
前記第２の膜の上に配置され、該第２の膜とはエッチング耐性の異なる絶縁材料で形成された第３の膜と、
前記第３の膜の上に、該第３の膜とはエッチング耐性の異なる絶縁材料で形成された配線層絶縁膜と、
前記配線層絶縁膜の上面から前記第２の膜の上面まで達し、底面の一部において前記ビアホールに繋がる配線溝と、
前記配線溝及び前記ビアホール内に埋め込まれた導電材料からなる配線部材とを有する半導体装置。
【００５６】
（付記９） 前記ビア層絶縁膜が、多孔質の絶縁材料で形成されている付記８に記載の半導体装置。
【００５７】
（付記１０） 前記ビア層絶縁膜がポーラスシリカで形成され、前記第２の膜がＳｉＯ2で形成され、前記第１の膜及び第３の膜が、ＳｉＣまたはＳｉＮで形成されている付記８に記載の半導体装置。
【００５８】
（付記１１） 前記第２の膜の誘電率が、前記第３の膜の誘電率よりも低い付記８乃至１０のいずれかに記載の半導体装置。
【００５９】
（付記１２） 前記第３の膜が、前記第１の膜よりも薄い付記８乃至１１のいずれかに記載の半導体装置。
【００６０】
（付記１３） 前記基板の表面の一部に配置された導電性領域が、該基板の表面上に形成されたＣｕ配線である付記８乃至１２のいずれかに記載の半導体装置。
【００６１】
（付記１４） 半導体基板の表面上に、多孔質絶縁材料からなる第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の上に、絶縁材料からなる第１のエッチングストッパ膜を形成する工程と、
前記第１のエッチングストッパ膜の上に、前記第１のエッチングストッパ膜よりも誘電率の高い絶縁材料からなる第２のエッチングストッパ膜を形成する工程と、
前記第２のエッチングストッパ膜の上に、絶縁材料からなる第２の絶縁膜を形成する工程と、
前記第２の絶縁膜の上に、開口を有するマスクパターンを形成する工程と、
前記マスクパターンをエッチングマスクとし、前記第２のエッチングストッパ膜に対して前記第２の絶縁膜を選択的にエッチングする条件で、前記第２の絶縁膜をエッチングして凹部を形成し、該凹部の底面に前記第２のエッチングストッパ膜を露出させる工程と、
前記第１のエッチングストッパ膜に対して前記第２のエッチングストッパ膜を選択的にエッチングする条件で、前記凹部の底面に露出した前記第２のエッチングストッパ膜をエッチングする工程と、
前記凹部内に、導電材料からなる導電部材を埋め込む工程と
を有する半導体装置の製造方法。
【００６２】
（付記１５） 前記第１の絶縁膜及び第２の絶縁膜がポーラスシリカで形成され、前記第１のエッチングストッパ膜がＳｉＯ2で形成され、前記第２のエッチングストッパ膜がＳｉＣまたはＳｉＮで形成されている付記１４に記載の半導体装置の製造方法。
【００６３】
（付記１６） 半導体基板の上に形成された多孔質の絶縁材料からなる第１の絶縁膜と、
前記第１の絶縁膜の上に形成された絶縁材料からなる第１のエッチングストッパ膜と、
前記第１のエッチングストッパ膜の上に形成され、前記第１のエッチングストッパ膜よりも誘電率の大きな絶縁材料からなる第２のエッチングストッパ膜と、
前記第２のエッチングストッパ膜上に形成された絶縁材料からなる第２の絶縁膜と、
前記第２の絶縁膜及び前記第２のエッチングストッパ膜の２層を貫通し、底面に前記第１のエッチングストッパ膜が残っている凹部と、
前記凹部の中に埋め込まれた導電材料からなる導電部材と
を有する半導体装置。
【００６４】
（付記１７） 前記第１の絶縁膜がポーラスシリカで形成され、前記第１のエッチングストッパ膜がＳｉＯ2で形成され、前記第２のエッチングストッパ膜がＳｉＣまたはＳｉＮで形成されている付記１６に記載の半導体装置。
【００６５】
【発明の効果】
以上説明したように、本発明によれば、ビア層絶縁膜の配線層絶縁膜との界面に、相互にエッチング耐性の異なる２層のエッチングストッパ膜が配置されている。配線層絶縁膜に配線溝を形成する際に、上側のエッチングストッパ膜でエッチングが停止する。配線溝の底面に露出した上側のエッチングストッパ膜をエッチングする際には、下側のエッチングストッパ膜でエッチングが停止する。このため、ビア層絶縁膜の上面が、エッチング雰囲気に晒されることを防止できる。多孔質材料からなる絶縁膜がエッチング雰囲気に晒されると、露出表面に微小な凹凸が発生してしまうため、本発明は、特に、絶縁膜に多孔質材料と用いる場合に有効である。
【図面の簡単な説明】
【図１】本発明の実施例による半導体装置の、製造途中における断面図（その１）である。
【図２】本発明の実施例による半導体装置の、製造途中における断面図（その２）である。
【図３】本発明の実施例による半導体装置の、製造途中における断面図（その３）である。
【図４】本発明の実施例による半導体装置の、製造途中における断面図（その４）である。
【図５】本発明の実施例による半導体装置の、製造途中における断面図（その５）である。
【図６】本発明の実施例による半導体装置の断面図（その６）である。
【符号の説明】
１ 基板
２ 素子分離絶縁領域
３ ＭＯＳＦＥＴ
１０ 層間絶縁膜
１１ エッチングストッパ膜
１２Ｓ、１２Ｄ、２５、４２ ビアホール
１３、２２Ｌ、２２、５０ バリアメタル層
１４ 導電プラグ
２０ 第１層目配線層絶縁膜
２１、３５ キャップ膜
２３Ｌ 導電層
２４、４０ レジストパターン
２５、５１ Ｃｕ配線
２６、３７、４１ 開口
３０ 拡散バリア膜
３１ ビア層絶縁膜
３２ 下側エッチングストッパ膜
３３ 上側エッチングストッパ膜
３４ 配線層絶縁膜
３６ ハードマスク
４３ 配線溝
Claims (7)
- 半導体素子が形成され、一部に導電性領域が露出している基板の表面上に、絶縁材料からなる第１の膜を形成する工程と、
前記第１の膜の上に、多孔質の絶縁材料からなるビア層絶縁膜を形成する工程と、
前記ビア層絶縁膜の上に、絶縁材料からなる第２の膜を形成する工程と、
前記第２の膜の上に、絶縁材料からなる第３の膜を形成する工程と、
前記第３の膜の上に、絶縁材料からなる配線層絶縁膜を形成する工程と、
前記配線層絶縁膜の上面から前記第３の膜の上面まで達する配線溝、及び該配線溝の底面の一部に、前記第１の膜の上面まで達するビアホールを形成する工程であって、該ビアホールは、前記導電性領域と部分的に重なる位置に配置され、該配線溝の形成は、前記第３の膜に対して前記配線層絶縁膜を選択的にエッチングする条件で該配線層絶縁膜をエッチングすることにより行う工程と、
前記第２の膜に対して前記第３の膜を選択的にエッチングする条件で、前記配線溝の底面に露出した前記第３の膜、及び前記ビアホールの底面に露出した第１の膜を除去する工程と、
前記ビアホール及び配線溝内に、導電材料からなる配線を埋め込む工程と
を有する半導体装置の製造方法。 - 前記配線溝及びビアホールを形成する工程が、
前記ビアホールを形成する位置に、前記配線層絶縁膜の上面から、前記ビア層絶縁膜の中間まで達する凹部を形成する工程と、
前記凹部と部分的に重なる位置に、前記第３の膜まで達する前記配線溝を形成すると同時に、前記第３の膜をマスクとして前記凹部の底をさらにエッチングし、前記第１の膜まで達する前記ビアホールを形成する工程と
を含む請求項１に記載の半導体装置の製造方法。 - 前記第２の膜の誘電率が、前記第３の膜の誘電率よりも低い請求項１または２に記載の半導体装置の製造方法。
- 表面の一部に導電性領域を有する基板の上に形成された絶縁材料からなる第１の膜と、
前記第１の膜の上に配置され、多孔質の絶縁材料で形成されたビア層絶縁膜と、
前記ビア層絶縁膜の上に配置され、絶縁材料で形成された第２の膜と、
前記第２の膜の上面から、前記第１の膜の底面まで達するビアホールと、
前記第２の膜の上に配置され、該第２の膜とはエッチング耐性の異なる絶縁材料で形成された第３の膜と、
前記第３の膜の上に、該第３の膜とはエッチング耐性の異なる絶縁材料で形成された配線層絶縁膜と、
前記配線層絶縁膜の上面から前記第２の膜の上面まで達し、底面の一部において前記ビアホールに繋がる配線溝と、
前記配線溝及び前記ビアホール内に埋め込まれた導電材料からなる配線部材と
を有する半導体装置。 - 前記第２の膜の誘電率が、前記第３の膜の誘電率よりも低い請求項４に記載の半導体装置。
- 半導体基板の表面上に、多孔質絶縁材料からなる第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の上に、絶縁材料からなる第１のエッチングストッパ膜を形成する工程と、
前記第１のエッチングストッパ膜の上に、前記第１のエッチングストッパ膜よりも誘電率の高い絶縁材料からなる第２のエッチングストッパ膜を形成する工程と、
前記第２のエッチングストッパ膜の上に、絶縁材料からなる第２の絶縁膜を形成する工程と、
前記第２の絶縁膜の上に、開口を有するマスクパターンを形成する工程と、
前記マスクパターンをエッチングマスクとし、前記第２のエッチングストッパ膜に対して前記第２の絶縁膜を選択的にエッチングする条件で、前記第２の絶縁膜をエッチングして凹部を形成し、該凹部の底面に前記第２のエッチングストッパ膜を露出させる工程と、
前記第１のエッチングストッパ膜に対して前記第２のエッチングストッパ膜を選択的にエッチングする条件で、前記凹部の底面に露出した前記第２のエッチングストッパ膜をエッチングする工程と、
前記凹部内に、導電材料からなる導電部材を埋め込む工程と
を有する半導体装置の製造方法。 - 半導体基板の上に形成された多孔質の絶縁材料からなる第１の絶縁膜と、
前記第１の絶縁膜の上に形成された絶縁材料からなる第１のエッチングストッパ膜と、
前記第１のエッチングストッパ膜の上に形成され、前記第１のエッチングストッパ膜よりも誘電率の大きな絶縁材料からなる第２のエッチングストッパ膜と、前記第２のエッチングストッパ膜上に形成された絶縁材料からなる第２の絶縁膜と、
前記第２の絶縁膜及び前記第２のエッチングストッパ膜の２層を貫通し、底面に前記第１のエッチングストッパ膜が残っている凹部と、
前記凹部の中に埋め込まれた導電材料からなる導電部材と
を有する半導体装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001291013A JP3780189B2 (ja) | 2001-09-25 | 2001-09-25 | 半導体装置の製造方法及び半導体装置 |
| TW091103455A TWI282591B (en) | 2001-09-25 | 2002-02-26 | Semiconductor device including porous insulating material and manufacturing method therefor |
| US10/093,502 US6737744B2 (en) | 2001-09-25 | 2002-03-11 | Semiconductor device including porous insulating material and manufacturing method therefor |
| EP02252253.6A EP1296368B1 (en) | 2001-09-25 | 2002-03-27 | Semiconductor device including porous insulating material and manufacturing method thereof |
| KR1020020017637A KR100744928B1 (ko) | 2001-09-25 | 2002-03-30 | 반도체 장치의 제조 방법 및 반도체 장치 |
| CNB021058342A CN1189934C (zh) | 2001-09-25 | 2002-04-11 | 包含多孔绝缘材料的半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001291013A JP3780189B2 (ja) | 2001-09-25 | 2001-09-25 | 半導体装置の製造方法及び半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003100866A JP2003100866A (ja) | 2003-04-04 |
| JP3780189B2 true JP3780189B2 (ja) | 2006-05-31 |
Family
ID=19113225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001291013A Expired - Fee Related JP3780189B2 (ja) | 2001-09-25 | 2001-09-25 | 半導体装置の製造方法及び半導体装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6737744B2 (ja) |
| EP (1) | EP1296368B1 (ja) |
| JP (1) | JP3780189B2 (ja) |
| KR (1) | KR100744928B1 (ja) |
| CN (1) | CN1189934C (ja) |
| TW (1) | TWI282591B (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003152074A (ja) * | 2001-11-09 | 2003-05-23 | Sony Corp | 半導体装置の製造方法 |
| JP2004014841A (ja) * | 2002-06-07 | 2004-01-15 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP3715626B2 (ja) | 2003-01-17 | 2005-11-09 | 株式会社東芝 | 半導体装置の製造方法および半導体装置 |
| US7102237B1 (en) * | 2003-05-28 | 2006-09-05 | Lightspeed Semiconductor Corporation | ASIC customization with predefined via mask |
| JP2004363256A (ja) * | 2003-06-03 | 2004-12-24 | Nec Electronics Corp | 半導体装置及び半導体装置の製造方法 |
| US20040245636A1 (en) * | 2003-06-06 | 2004-12-09 | International Business Machines Corporation | Full removal of dual damascene metal level |
| WO2005024957A1 (ja) * | 2003-08-29 | 2005-03-17 | Fujitsu Limited | 半導体装置とその製造方法 |
| JP2005183778A (ja) * | 2003-12-22 | 2005-07-07 | Semiconductor Leading Edge Technologies Inc | 半導体装置の製造方法 |
| KR100527673B1 (ko) * | 2004-02-24 | 2005-11-28 | 삼성전자주식회사 | 반도체 소자의 금속배선 형성방법 |
| US7078350B2 (en) * | 2004-03-19 | 2006-07-18 | Lam Research Corporation | Methods for the optimization of substrate etching in a plasma processing system |
| US7256498B2 (en) * | 2004-03-23 | 2007-08-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Resistance-reduced semiconductor device and methods for fabricating the same |
| JP2010258215A (ja) * | 2009-04-24 | 2010-11-11 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
| JP2010153894A (ja) * | 2010-02-19 | 2010-07-08 | Tokyo Electron Ltd | 半導体装置の製造方法 |
| US8357609B2 (en) * | 2010-05-04 | 2013-01-22 | Globalfoundries Inc. | Dual damascene-like subtractive metal etch scheme |
| KR101007635B1 (ko) * | 2010-06-18 | 2011-01-12 | 김민정 | 절입 없이 드로잉 가공을 하는 다배열 프로그레시브 드로잉 장치 |
| US8906801B2 (en) * | 2012-03-12 | 2014-12-09 | GlobalFoundries, Inc. | Processes for forming integrated circuits and integrated circuits formed thereby |
| US10319630B2 (en) | 2012-09-27 | 2019-06-11 | Stmicroelectronics, Inc. | Encapsulated damascene interconnect structure for integrated circuits |
| US9711662B1 (en) * | 2016-04-21 | 2017-07-18 | Globalfoundries Singapore Pte. Ltd. | Integrated circuits with optical modulators and photodetectors and methods for producing the same |
| US10629478B2 (en) * | 2017-08-22 | 2020-04-21 | International Business Machines Corporation | Dual-damascene formation with dielectric spacer and thin liner |
| KR102911280B1 (ko) * | 2021-08-09 | 2026-01-13 | 에스케이하이닉스 주식회사 | 저유전율 스페이서를 구비한 반도체장치 및 그 제조 방법 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3128267B2 (ja) * | 1991-06-27 | 2001-01-29 | 株式会社東芝 | 半導体集積回路装置の製造方法 |
| JPH10214832A (ja) | 1997-01-29 | 1998-08-11 | Toshiba Corp | 多層配線構造及びその製造方法 |
| TW374224B (en) * | 1998-04-03 | 1999-11-11 | United Microelectronics Corp | Dual damascene process for manufacturing low k dielectrics |
| US6265780B1 (en) * | 1998-12-01 | 2001-07-24 | United Microelectronics Corp. | Dual damascene structure for the wiring-line structures of multi-level interconnects in integrated circuit |
| US6245663B1 (en) * | 1998-09-30 | 2001-06-12 | Conexant Systems, Inc. | IC interconnect structures and methods for making same |
| US6153528A (en) | 1998-10-14 | 2000-11-28 | United Silicon Incorporated | Method of fabricating a dual damascene structure |
| JP3312604B2 (ja) * | 1998-11-06 | 2002-08-12 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3877109B2 (ja) | 1998-12-02 | 2007-02-07 | 富士通株式会社 | 半導体装置およびその製造方法 |
| US6770975B2 (en) * | 1999-06-09 | 2004-08-03 | Alliedsignal Inc. | Integrated circuits with multiple low dielectric-constant inter-metal dielectrics |
| JP2001093975A (ja) | 1999-09-21 | 2001-04-06 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP4108228B2 (ja) * | 1999-07-15 | 2008-06-25 | 富士通株式会社 | 半導体装置の製造方法 |
| JP2001044202A (ja) | 1999-07-30 | 2001-02-16 | Nec Corp | 半導体装置及びその製造方法 |
| US6331479B1 (en) * | 1999-09-20 | 2001-12-18 | Chartered Semiconductor Manufacturing Ltd. | Method to prevent degradation of low dielectric constant material in copper damascene interconnects |
| JP3419745B2 (ja) * | 2000-02-28 | 2003-06-23 | キヤノン販売株式会社 | 半導体装置及びその製造方法 |
-
2001
- 2001-09-25 JP JP2001291013A patent/JP3780189B2/ja not_active Expired - Fee Related
-
2002
- 2002-02-26 TW TW091103455A patent/TWI282591B/zh not_active IP Right Cessation
- 2002-03-11 US US10/093,502 patent/US6737744B2/en not_active Expired - Lifetime
- 2002-03-27 EP EP02252253.6A patent/EP1296368B1/en not_active Expired - Lifetime
- 2002-03-30 KR KR1020020017637A patent/KR100744928B1/ko not_active Expired - Fee Related
- 2002-04-11 CN CNB021058342A patent/CN1189934C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6737744B2 (en) | 2004-05-18 |
| EP1296368B1 (en) | 2013-12-18 |
| US20030057561A1 (en) | 2003-03-27 |
| EP1296368A2 (en) | 2003-03-26 |
| TWI282591B (en) | 2007-06-11 |
| EP1296368A3 (en) | 2004-12-01 |
| CN1411049A (zh) | 2003-04-16 |
| JP2003100866A (ja) | 2003-04-04 |
| CN1189934C (zh) | 2005-02-16 |
| KR100744928B1 (ko) | 2007-08-01 |
| KR20030026204A (ko) | 2003-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3780189B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR100355586B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP4350337B2 (ja) | 半導体装置 | |
| JP3944838B2 (ja) | 半導体装置及びその製造方法 | |
| JP3305251B2 (ja) | 配線構造体の形成方法 | |
| CN101241897A (zh) | 集成电路结构及其形成方法 | |
| US7642185B2 (en) | Insulating film forming method capable of enhancing adhesion of silicon carbide film, etc. and semiconductor device | |
| JP2007535825A (ja) | 半導体装置用のバックエンド工程伝送線路構造（バックエンド工程処理におけるサスペンデッド伝送線路構造の形成方法） | |
| US8102051B2 (en) | Semiconductor device having an electrode and method for manufacturing the same | |
| CN112992856A (zh) | 半导体结构 | |
| JP3686325B2 (ja) | 半導体装置及びその製造方法 | |
| JP2006060166A (ja) | 電子デバイス及びその製造方法 | |
| JP3525788B2 (ja) | 半導体装置の製造方法 | |
| US6943431B2 (en) | Semiconductor device using low-k material as interlayer insulating film and including a surface modifying layer | |
| US7250364B2 (en) | Semiconductor devices with composite etch stop layers and methods of fabrication thereof | |
| JP2010080607A (ja) | 半導体装置の製造方法 | |
| JP4108189B2 (ja) | 配線構造、及びその形成方法 | |
| KR100327145B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3097839B2 (ja) | 半導体装置およびその製造方法 | |
| US8227922B2 (en) | Semiconductor device having a multilayer interconnection structure that includes an etching stopper film | |
| JP2000299377A (ja) | 多層配線およびその形成方法 | |
| KR100835421B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP2000058651A (ja) | 多層配線を有する半導体装置及びその製造方法 | |
| JPH11162983A (ja) | 半導体装置及びその製造方法 | |
| JP2002093902A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040824 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051014 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051025 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051212 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060228 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060306 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3780189 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090310 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120310 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130310 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140310 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |