JP3786281B2

JP3786281B2 - ワイヤボンディング装置

Info

Publication number: JP3786281B2
Application number: JP2004322195A
Authority: JP
Inventors: 志信石井; 好勝林崎; 喜伸鈴木; 正幹齊藤
Original assignee: Kaijo Corp
Current assignee: Kaijo Corp
Priority date: 2004-11-05
Filing date: 2004-11-05
Publication date: 2006-06-14
Anticipated expiration: 2024-11-05
Also published as: TW200629445A; KR20060052453A; CN1790652A; KR100725125B1; CN100383944C; JP2006135066A; SG122023A1; TWI298915B; MY139635A

Description

本発明は、ワイヤボンディング装置に係わり、特に、静電容量が低いデバイスに対しても不着検出が可能なワイヤボンディング装置に関する。

ワイヤボンディング装置は、金線、アルミニウムなどからなるワイヤを用いて第１ボンディング点となる半導体チップ上の電極と、第２ボンディング点となるリードとを接続するものである。

二次元方向に移動可能なＸＹテーブル上に搭載されたボンディングヘッドのリニアモータ若しくはモータ軸に連結したカムなどによりボンディングアームが上下に揺動され、このボンディングアームの超音波ホーンの先端に取り付けられたキャピラリからワイヤが送り出され、このワイヤの先端と放電電極との間に高電圧を印加することにより放電を起こさせる。その放電エネルギーによってワイヤの先端を溶融させてワイヤの先端にボールを形成する。そしてキャピラリの先端に保持されたボールを第１ボンディング点である半導体チップの電極にボンディングアームの揺動による機械的な加圧力により押し付けつつ、超音波及び加熱手段を併用して熱圧着を行い、第１ボンディング点に対してワイヤを接続する。

図６（ａ）乃至（ｄ）は、上記ワイヤボンディング装置によるワイヤボンディングを行う工程を説明する図である。
図６（ａ）及び（ｂ）に示すように、キャピラリ２の先端に送り出されたワイヤ１の先端と放電電極４との間で放電を一定の時間起こさせ、ワイヤ１の先端を溶融してボール２０を形成し、キャピラリ２の先端で保持してキャピラリ２を第１ボンディング点１５なる半導体チップ１３の電極１２の直上に位置させる。

次に、図６（ｃ）に示すように、キャピラリ２を下降させてボール２０を電極１２に押し付けて加圧すると同時にキャピラリ２の先端に対して前記ボンディングアームの超音波ホーンを介して超音波振動を印加する。これにより、電極にワイヤ１を接続する。
次いで、図６（ｄ）に示すようにキャピラリ２を所定のループコントロールに従って上昇させ、第２ボンディング点１６となるリード１４方向に移動させる。

次に、キャピラリ２を下降させワイヤ１をリード１４に押し付けて加圧すると同時にキャピラリ２の先端に対して超音波ホーンを介して超音波振動を印加してリード１４に対しワイヤ１を接続する。この後、キャピラリ２を上昇させてあらかじめ設定されたキャピラリ２の上昇位置でワイヤカットクランプ３を閉じ、リード１４上のワイヤをカットして一回のボンディング作業が完了する。

従来のワイヤボンディング装置は、半導体チップ１３の電極１２にボール２０を押しつぶしてボンディングが行われた状態で、ボンディングが確実に成されたか否か、すなわちワイヤが不着状態であるか否かを不着検出装置によって判断している。この不着検出装置は、次のような手順で不着検出が行われる。

図７は、従来の不着検出方法を示すフローチャートである。
ボンディング前に検出区間・開始位置、検出しきい値を一括で設定する（ＳＴ１，ＳＴ２）。なお、検出区間、開始位置、検出しきい値をワイヤ毎に設定することはできない。

次いで、半導体チップの電極とリードとをワイヤによって接続するワイヤボンディングを行う（ＳＴ３）。そして、ワイヤが半導体チップの電極に確実にボンディングされたか否かの不着検出を行う（ＳＴ４）。このとき、ワイヤが不着であると判断した場合、ワイヤボンディング装置を停止するなどのエラー処理が行われる。また、ワイヤが確実にボンディングされたと判断した場合、次のワイヤボンディングを行い、同様に不着検出を行う（ＳＴ３，ＳＴ４）。すべてのワイヤボンディングが行われたらワイヤボンディング作業を終了する（ＳＴ５）。

次に、上記不着検出方法を実施する不着検出装置について説明する。
図８は、従来のワイヤボンディング装置のＤＣ専用不着検出装置を示すブロック図である。ＤＣ専用不着検出装置は、ＤＣ特性を有する半導体チップ専用の不着検出を行うものである。
ＤＣ専用不着検出装置は、ＤＣ用不着検出基板４４及びボンディングＣＰＵ基板１８を有している。ボンディングＣＰＵ基板１８はＩ／Ｏポート３２を備えている。ＤＣ用不着検出基板４４は、Ｉ／Ｏポート３３、ＣＰＵ３０、Ａ／Ｄコンバータ３５、増幅器（ＡＭＰ）３７、直流発生器４５及び抵抗４６を備えている。

出力部３８は、図６に示すワイヤボンディング装置のワイヤ１に接続されている。また、接地電位（ＧＮＤ）３９は、半導体チップ１３が載置されたボンディングステージに出力部３８を介して接続されている。

ＤＣ専用不着検出装置を用いて不着検出を行う場合、ワイヤボンディング時に直流発生器４５から抵抗４６、出力部３８、ワイヤ１を介して半導体チップ１３の電極１２に電圧が印加される。そして、半導体チップ１３の電極１２からワイヤ１を介して検出信号が増幅器３７に入力され、増幅器３７から出力された出力信号がＡ／Ｄコンバータ３５によってＡＤ変換されＣＰＵ３０に入力される。このＣＰＵ３０において、検出された信号がしきい値内であれば正常にボンディングされたと判断され、検出信号がしきい値から外れていれば異常ボンディング（即ち不着）であると判断される。そして、正常ボンディングであるか不着であるかの信号がＩ／Ｏポート３３，３２を介してボンディングＣＰＵ基板１８に入力され、不着検出が行われる。

図９は、従来のワイヤボンディング装置のＡＣ専用不着検出装置の具体的な構成を示す回路図である（特許文献１参照）。ＡＣ専用不着検出装置は、ＡＣ特性を有する半導体チップ専用の不着検出を行うものである。
ワイヤスプール２１より繰り出されたワイヤ１は、ワイヤ１の保持、解放が可能なワイヤカットクランプ３の保持面の間を通り、ワイヤカットクランプ３の直下に位置するキャピラリ２を挿通している。ワイヤスプール２１のワイヤの端であるスプールワイヤ端２２と、フレームとしてのリードフレーム１１を載置する基準電位点であるボンディングステージ１７との間には交流ブリッジ回路５が接続されている。

この交流ブリッジ回路５は交流発生器５ａを備え、前記交流発生器５ａは所定の周波数で発振する正弦波発振回路を内蔵している。交流ブリッジ回路５は、交流発生器５ａと、交流発生器５ａからの出力信号を受ける可変抵抗器Ｒ１とコンデンサＣ１からなる第１直列回路５ｃ１、交流発生器５からの交流信号を受ける固定抵抗Ｒ２と、スプールワイヤ端２２から基準電位点であるボンディングステージ１７に至る電気経路を含む第２直列回路５ｃ２とで閉ループを形成している。

また、前記可変抵抗Ｒ１と、コンデンサＣ１との間の第１接続点Ｘは、差動増幅器６の一方の入力端に接続され、前記固定抵抗Ｒ２と前記スプールワイヤ端２２との間の第２接続点Ｙが、前記差動増幅器６の他方の入力端に接続されている。
前記固定抵抗Ｒ２とスプールワイヤ端２２との間には、同軸ケーブル５ｂが外来ノイズの影響を避けるために接続されている。従って、同軸ケーブル５ｂの芯線と外被との間で発生する同軸ケーブル５ｂの静電容量Ｃ２が生じ、静電容量Ｃ２が等価的に固定抵抗Ｒ２とボンディングステージ１７との間に接続されることになる。

差動増幅器６は、演算増幅器Ａ１、演算増幅器Ａ２、抵抗Ｒ３、抵抗Ｒ４、抵抗Ｒ５より構成される。この差動増幅器６は、前記第１接続点Ｘ、第２接続点Ｙから両入力端に供給される信号入力の差成分を検出して出力するものであり、前記差動増幅器６の出力端には、コンデンサＣ及びトランス７の一次側入力端子が直列に接続されている。

トランス７の二次側出力端子は、絶対値変換器８に接続されており、絶対値変換器８は、トランス７より出力される正極性及び負極性の交流電圧を正極性の絶対値電圧に変換するものである。そして絶対値変換器８の出力端には第１レベル弁別器９が接続され、第１レベル弁別器９の出力はボンディング判定器２６に入力され不着状態を検出するようにしている。

また、交流ブリッジ回路５の第２接続点Ｙに接続された差動増幅器６の演算増幅器Ａ１の出力端子には、ローパスフィルタ２３が接続されている。ローパスフィルタ２３の出力は、第２レベル弁別器２４に入力される。第２レベル弁別器２４は、ローパスフィルタ２３の出力信号を前もって設定された基準の信号レベルと比較し、ローパスフィルタ２３の出力信号が基準の信号レベル以上であれば論理値“０”の信号を論理積器２５に出力し、ローパスフィルタ２３の出力信号が基準の信号レベル以下であれば論理値“１”の信号を論理積器２５に出力する。

ボンディング検出切替器２７は第１ボンディング（チップボンディング）時に論理値“１”の信号を出力し、第２ボンディング（リードボンディング）時に論理値“０”の信号を論理積器２５に出力する。論理積器２５は、ボンディング検出切替器２７の出力信号と第２レベル弁別器２４の出力との論理積（ＡＮＤ演算）を行い、第１ボンディング（チップボンディング）時には、論理値“１”又は“０”をボンディング判定器２６に出力し、第２ボンディング（リードボンディング）時には、常に論理値“０”をボンディング判定器２６に出力する。

ボンディング判定器２６は、第１ボンディング点としての半導体チップ１３上の電極１２又は第２ボンディング点としてのリードフレーム１１のリード１４にボンディング接続したとき、不着検出タイミング、すなわちボンディング装置からの指令により不着検出モードでの検出を行う状態で論理積器２５からの出力信号を読みとり、不着検出を行う設定となっている。

特開２０００−２６０８０８号公報（４〜５頁、図１）

ところで、上記従来のワイヤボンディング装置における不着検出装置では、ＤＣ専用不着検出装置及びＡＣ専用不着検出装置のいずれにおいてもＡＣ又はＤＣの出力電圧に対する検出電圧の差を判定することにより正常着であるか不着であるかを判別している。この方式では、ＤＣ専用不着検出とＡＣ専用不着検出と共に、検出電圧の波形が定常状態になってからの電圧値を検出電圧としている。このため、検出対象物である半導体チップ及びリードフレームが一定以上の大きさの静電容量（例えば１００ＰＦ程度）を有していなければ、出力電圧と検出電圧との間に正常着であるか不着であるかを判定するのに必要な差が生じにくい。言い換えると、数ＰＦから数十ＰＦといった極めて低い静電容量しか有さない検出対象物については、従来の不着検出装置で不着検出を行うことができない。また、検出対象物の低静電容量化はますます進む方向にある。

本発明は上記のような事情を考慮してなされたものであり、その目的は、静電容量が低いデバイスに対しても不着検出が可能なワイヤボンディング装置を提供することにある。

上記課題を解決するため、本発明に係るワイヤボンディング装置は、半導体チップの電極とリードフレームのリードをワイヤによって接続するワイヤボンディング装置又は半導体チップのパッドにバンプをボンディングするワイヤボンディング装置において、
ＤＣパルスをワイヤ又はバンプに印加する印加手段と、
前記ＤＣパルスを印加して得られる前記ワイヤ又はバンプからの応答波形を検出する検出手段と、
前記応答波形を、ボンディングが不着のワイヤ又はバンプにＤＣパルスを印加して得られる前記ワイヤ又はバンプからの不着応答波形と比較することにより、ワイヤ又はバンプが正常にボンディング接続されたか否かを判定する判定手段と、
を具備することを特徴とする。

上記ワイヤボンディング装置によれば、ＤＣパルスを印加する印加手段を有し、ＤＣパルスを印加して得られる応答波形を不着応答波形と比較するため、ＡＣサイン波形に比べ、ステップ応答特性を検出することができる。その結果、静電容量が低いデバイスに対しても不着と着の差を検出することができ、不着検出が可能となる。

また、本発明に係るワイヤボンディング装置において、前記印加手段は、ＤＣパルスを、抵抗を通してワイヤ又はバンプに印加すると共に可変抵抗を通してコンデンサに印加するように構成され、
前記検出手段は、前記ワイヤ又はバンプからの応答波形を検出すると共に前記コンデンサからの応答波形を検出するように構成され、
前記可変抵抗は、前記ワイヤ側又は前記バンプ側の容量から検出対象物の容量を除いた容量と前記抵抗との積が、前記コンデンサの容量と前記可変抵抗との積にほぼ等しくなるように調整するものである。

また、本発明に係るワイヤボンディング装置において、前記検出手段は前記応答波形を成形又は加工する回路を有することが好ましい。

また、本発明に係るワイヤボンディング装置において、前記成形又は加工する回路は、微分処理を通して差動アンプで増幅し、この差動増幅した波形をさらにフィルタ処理し、矩形波又は三角波に変換する回路を有することも可能である。

また、本発明に係るワイヤボンディング装置において、前記判定手段は、前記不着応答波形としきい値係数の積によって得られるしきい値と前記応答波形を比較することにより判定するものであることも可能である。

本発明に係るワイヤボンディング装置は、半導体チップの電極とリードフレームのリードをワイヤによって接続するワイヤボンディング装置又は半導体チップのパッドにバンプをボンディングするワイヤボンディング装置において、
ＤＣパルスをワイヤ又はバンプに印加する印加手段と、
前記ＤＣパルスを印加して得られる前記ワイヤ又はバンプからの応答波形を検出する検出手段と、
ワイヤ又はバンプが正常にボンディング接続されたか否かを判定する判定手段と、
を具備し、
前記判定手段は、前記ワイヤ又はバンプが半導体チップの電極に接触する前に、前記印加手段によってＤＣパルスを前記ワイヤ又はバンプに印加し、前記検出手段によって前記ワイヤ又はバンプからの不着応答波形を検出し、前記ワイヤ又はバンプが半導体チップの電極に接触した際に、前記印加手段によってＤＣパルスを前記ワイヤ又はバンプに印加し、前記検出手段によって前記ワイヤ又はバンプからの正常着応答波形を検出し、前記不着応答波形と前記正常着応答波形からしきい値係数を算出し、前記ワイヤ又はバンプが半導体チップの電極にボンディングした後に、前記印加手段によってＤＣパルスを前記ワイヤ又はバンプに印加し、前記検出手段によって前記ワイヤ又はバンプからの応答波形を検出し、該応答波形を、前記不着応答波形と前記しきい値係数の積によって得られるしきい値と比較することにより判定することを特徴とする。

上記ワイヤボンディング装置によれば、静電容量が低いデバイスに対しても不着と着の差を検出する不着検出が可能となる上、しきい値係数としきい値をソフトウエア制御により自動で設定することができる。

以上説明したように本発明によれば、静電容量が低いデバイスに対しても不着検出が可能なワイヤボンディング装置を提供することができる。

発明を実施するための形態

以下、図面を参照して本発明の実施の形態について説明する。
図１は、本発明の実施の形態による不着検出装置を模式的に示すブロック図である。図２は、図１に示す検出回路の詳細を示す図である。図３は、図１に示す低容量検出回路部とワイヤボンディング装置との配線による接続関係及び正常着波形と不着（オープン）波形を概略的に示す図である。

尚、図３では、ワイヤが半導体チップに正常にボンディング接続（着）された場合とワイヤが半導体チップに不着（オープン）の場合の両方を模式的に示しており、ＤＣパルス電圧をステップ状に半導体チップに印加した場合に検出される波形が正常着波形４８となる場合と不着（オープン）波形４９となる場合の両方を示している。また、従来のワイヤボンディング装置と同一の構造及び機能を有する部分については要部のみを説明し、詳細な説明は省略する。

本実施の形態による不着検出装置は、ＤＣパルス方式によるステップ応答を利用したものであり、検出区間・開始位置などのパラメータ設定項目について、ワイヤ毎に設定できるものである。尚、ＡＣ／ＤＣ特性の混在しているデバイスに対しても不着検出は可能である。

図１に示すように、不着検出装置は、不着検出基板１０、低容量検出回路部４０及びボンディングヘッド制御基板１９を有している。ボンディングヘッド制御基板１９はＣＰＵ制御部２９及びデータ通信部３２を備えており、このＣＰＵ制御部２９はタッチパネル（図示せず）に接続されている。検出区間・開始位置、検出レベル（しきい値）などのワイヤ毎のパラメータをタッチパネルから入力することができるようになっている。また、ＣＰＵ制御部２９はデータ通信部３２に接続されている。

不着検出基板１０は、データ通信部３３、ＣＰＵ制御部３０、メモリ３４、比較回路（図示せず）、Ａ／Ｄ変換３５、Ｄ／Ａ変換３６及びパルス出力部２８を備えている。また、低容量検出回路部４０は、電流制限回路３１、検出回路４１及び波形成形・加工回路４２を備えている。

データ通信部３３の入力側はＣＰＵ制御部３０に接続されており、データ通信部３３の出力側はデータ通信部３２に接続されている。また、ＣＰＵ制御部３０は比較回路に接続されている。ＣＰＵ制御部３０はメモリ３４、Ａ／Ｄ変換３５及びＤ／Ａ変換３６それぞれに接続されており、Ｄ／Ａ変換３６はパルス出力部２８に接続されている。パルス出力部２８は電流制限回路３１に接続されており、電流制限回路３１はワイヤ（図３の参照符号１）を介して半導体チップ（ＣＨＩＰ）４３に接続されている。また、Ａ／Ｄ変換３５は波形成形・加工回路４２に接続されており、波形成形・加工回路４２は検出回路４１に接続されている。検出回路４１はワイヤ（図３の参照符号１）を介して半導体チップ（ＣＨＩＰ）４３に接続されている。

図２に示すように、検出回路は、抵抗Ｒ１、可変抵抗ＶＲ１、バランス用コンデンサＣ１及び抵抗Ｒ２を有している。また、検出回路はワイヤ１を介してキャピラリ容量部Ｗ／Ｆ、ワイヤカットクランプ容量部Ｗ／Ｃ及び放電ユニット容量部ＥＦＯに接続されている。尚、ワイヤ１が半導体チップ４３のパッドにボンディング接続された時、検出回路はワイヤ１を介して半導体チップ４３にも接続される。

つまり、ワイヤが半導体チップ４３とオープン状態の場合において、電流制限回路３１は、可変抵抗ＶＲ１、バランス用コンデンサＣ１及び抵抗Ｒ２を介して端子ＴＰ１に接続され、抵抗Ｒ１、キャピラリ容量部Ｗ／Ｆ、ワイヤカットクランプ容量部Ｗ／Ｃ、放電ユニット容量部ＥＦＯ及び抵抗Ｒ２を介して端子ＴＰ２に接続されている。また、ワイヤが半導体チップ４３のパッド上にボンディング接続された状態の場合において、電流制限回路３１は、可変抵抗ＶＲ１、バランス用コンデンサＣ１及び抵抗Ｒ２を介して端子ＴＰ１に接続され、抵抗Ｒ１、半導体チップ４３、キャピラリ容量部Ｗ／Ｆ、ワイヤカットクランプ容量部Ｗ／Ｃ、放電ユニット容量部ＥＦＯ及び抵抗Ｒ２を介して端子ＴＰ２に接続されている。即ち、オープン状態とワイヤが半導体チップ４３に接続された状態との検出回路における相違は、電流制限回路３１と端子ＴＰ２との間に半導体チップ４３が接続されないか接続されるかの違いだけである。本実施の形態による不着検出装置は、前記違いを利用することにより、正常着であるか不着であるかを検出するものである。

前記バランス用コンデンサＣ１は、キャピラリ、ワイヤカットクランプ、放電ユニット及び配線それぞれの容量の和（Ｗ／Ｆ容量＋Ｗ／Ｃ容量＋ＥＦＯ容量＋配線容量）にほぼ等しい容量値を有している。そして、ＶＲ１×Ｃ１＝Ｒ１×（Ｗ／Ｆ容量＋Ｗ／Ｃ容量＋ＥＦＯ容量＋配線容量）となるようにＶＲ１の抵抗値を調整する。つまり、電流制限回路３１と端子ＴＰ１との間（ＶＲ１×Ｃ１）と、電流制限回路３１と端子ＴＰ２との間（Ｒ１×（Ｗ／Ｆ容量＋Ｗ／Ｃ容量＋ＥＦＯ容量＋配線容量））が一致するようにバランスをとる構成としている。

図３に示すように、低容量検出回路部４０の出力及び検出それぞれはワイヤ（金線）１に接続されている。また、接地電位（ＧＮＤ）は、半導体チップ４３が載置されたボンディングステージに接続されている。

次に、上記不着検出装置によって不着検出を行う方法について図１乃至図５を参照しつつ説明する。
図４（Ａ）は、図１に示す不着検出装置によって最初の１チップについてしきい値を自動設定しながら不着検出を行う流れを示すフローチャートである。図４（Ｂ）は、図１に示す不着検出装置によって２チップ目以降のチップについて不着検出を行う流れを示すフローチャートである。
図５は、図１に示す不着検出装置によって不着検出を行う際、出力電圧Ｅをワイヤに印加してから時間Ｔの経過による検出電圧Ｖｃの変化を示す図である。参照符号４９は不着（オープン）波形を示しており、参照符号４８は正常着波形を示している。参照符号４７はステップ状に印加するＤＣパルス電圧の波形を示している。

まず、半導体チップとリードとを接続するボンディングを行う前に、半導体チップ４３に接続されるワイヤ毎について、検出区間・開始位置、ＤＣパルスなどのパラメータ設定項目をタッチパネルから入力する。これにより、ボンディングヘッド制御基板１９のＣＰＵ制御部２９にパラメータ設定項目が入力される。

次いで、ソフトウエア制御により前記パラメータ設定項目がボンディングヘッド制御基板１９のＣＰＵ制御部２９からデータ通信部３２，３３を通して不着検出基板１０のＣＰＵ制御部３０に通知され、メモリ３４に格納される。

次いで、図４（Ａ）に示すように、ワイヤオープン波形を読み込む（ＳＴ１１）。具体的には、図３に示すワイヤ（金線）１の先端を溶融してボールを形成し、キャピラリ２の先端で保持してキャピラリ２を第１ボンディング点である半導体チップ４３の電極の直上に位置させた際、又は、キャピラリ２を下降させた際に、図５に示す電圧ＥのＤＣパルス４７を電流制限回路３１からワイヤにステップ状に印加する。つまり、図２に示すように、ＤＣパルス４７は、可変抵抗ＶＲ１を介してバランス用コンデンサＣ１に印加され、このコンデンサＣ１からの応答が抵抗Ｒ２を介して端子ＴＰ１で検出される。これと共に、ＤＣパルス４７は、抵抗Ｒ１を介してキャピラリ容量部Ｗ／Ｆ、ワイヤカットクランプ容量部Ｗ／Ｃ及び放電ユニット容量部ＥＦＯに印加され、これらの容量部からの応答が抵抗Ｒ２を介して端子ＴＰ２で検出される。この場合、ワイヤ１が半導体チップ４３に接続されていないオープン状態であるため、端子ＴＰ２で検出されるステップ応答波形は図５に示すグラフ４９のようになる。尚、印加するＤＣパルス４７は、１ＫＨｚ〜２０ＫＨｚまで可変可能である。

次に、検出回路４１で検出した前記ワイヤオープン波形４９を波形成形・加工回路４２によって成形及び加工を行う。すなわち、前記ワイヤオープン波形４９に対しＨＰＦ（微分処理）を通して差動アンプで増幅し、この差動増幅した波形をさらにフィルタ処理（例えばノイズ除去）し、矩形波（例えばピークホールド又はサンプルホールド）あるいは三角波（例えば積分処理）に変換する。この変換されたワイヤオープン波形をＡ／Ｄ変換３５においてＡ／Ｄ変換する。このＡ／Ｄ変換された値をＣＰＵ制御部３０にて読み込む。そして、このように成形・加工され読み込まれたワイヤオープン波形をメモリ３４に格納し、メモリ３４から比較回路に設定する。

また、電流制限回路３１と端子ＴＰ１との間の（ＶＲ１×Ｃ１）と、電流制限回路３１と端子ＴＰ２との間の（Ｒ１×（Ｗ／Ｆ容量＋Ｗ／Ｃ容量＋ＥＦＯ容量＋配線容量））が一致するように、可変抵抗ＶＲ１を調整してバランスをとる。

ここで、端子ＴＰ１から検出される検出電圧Ｖc１と検出時間Ｔ１との関係は式（１）で表わされ、端子ＴＰ２から検出される検出電圧Ｖc１と検出時間Ｔ２との関係は式（２）で表わされる。
Ｔ１＝−ＶＲ１×Ｃ１×Ｌn｛１−（Ｖc１／Ｅ）｝・・・（１）
Ｔ２＝−Ｒ１×Ｃ（Ｗ／Ｃ＋Ｗ／Ｆ＋ＥＦＯ＋配線）×Ｌn｛１−（Ｖc１／Ｅ）｝・・・（２）

尚、オープン状態の場合は、検出回路４１においてバランスがとれているから、Ｔ１＝Ｔ２となる。これに対し、ワイヤが半導体チップ４３の電極に接続された正常着状態の場合は、半導体チップの分だけバランスが崩れるからＴ１≠Ｔ２となる。また、図３に示す正常着波形４８の場合はＴ１≠Ｔ２のために不着波形４９に比べて波形が大きくなるが、不着（オープン）波形４９の場合はＴ１＝Ｔ２のために正常着波形４８に比べて波形が小さくなる。

次いで、１ワイヤボンディングを行い、正常着波形を読み込む（ＳＴ１２）。すなわち、キャピラリ２を下降させてボールを電極に押し付けて加圧すると同時にキャピラリ２の先端に対してボンディングアームの超音波ホーンを介して超音波振動を印加することにより、電極にワイヤ１を接続した際に、図５に示す電圧ＥのＤＣパルス４７を電流制限回路３１からワイヤにステップ状に印加し、端子ＴＰ２から正常着波形を検出する。つまり、図２に示すように、ＤＣパルス４７は、抵抗Ｒ１を介して半導体チップ４３の電極、キャピラリ容量部Ｗ／Ｆ、ワイヤカットクランプ容量部Ｗ／Ｃ及び放電ユニット容量部ＥＦＯに印加され、これらの容量部からの応答が抵抗Ｒ２を介して端子ＴＰ２で検出される。この場合、ワイヤ１が半導体チップ４３に接続されている着状態であるため、端子ＴＰ２で検出されるステップ応答波形は図５に示すグラフ４８のようになる。尚、端子ＴＰ１からは不着（オープン）波形と同じ波形が検出される。

次に、検出回路４１で検出した前記正常着波形４８を波形成形・加工回路４２によって成形及び加工を行う。すなわち、前記正常着波形４８に対しＨＰＦ（微分処理）を通して差動アンプで増幅し、この差動増幅した波形をさらにフィルタ処理（例えばノイズ除去）し、矩形波（例えばピークホールド又はサンプルホールド）あるいは三角波（例えば積分処理）に変換する。この変換された正常着波形をＡ／Ｄ変換３５においてＡ／Ｄ変換する。このＡ／Ｄ変換された値をＣＰＵ制御部３０にて読み込む。そして、このように成形・加工され読み込まれた正常着波形をメモリ３４に格納し、メモリ３４から比較回路に設定する。

次いで、比較回路において、不着（オープン）波形４９と正常着波形４８からしきい値係数を算出しメモリ３４に格納する（ＳＴ１３）。

次いで、キャピラリ２を所定のループコントロールに従って上昇させ、第２ボンディング点となるリード方向に移動させる際に、図５に示す電圧ＥのＤＣパルス４７を電流制限回路３１からワイヤにステップ状に印加し、端子ＴＰ２からステップ応答波形を検出する。尚、端子ＴＰ１からは不着（オープン）波形と同じ波形が検出される。

次に、検出回路４１で検出した前記ステップ応答波形及び不着（オープン）波形それぞれを波形成形・加工回路４２によって成形及び加工を行う。すなわち、前記ステップ応答波形及び不着（オープン）波形それぞれに対しＨＰＦ（微分処理）を通して差動アンプで増幅し、この差動増幅した波形をさらにフィルタ処理（例えばノイズ除去）し、矩形波（例えばピークホールド又はサンプルホールド）あるいは三角波（例えば積分処理）に変換する。この変換されたステップ応答波形及び不着（オープン）波形それぞれをＡ／Ｄ変換３５においてＡ／Ｄ変換する。このＡ／Ｄ変換された値をＣＰＵ制御部３０にて読み込む。そして、このように成形・加工され読み込まれたステップ応答波形及び不着（オープン）波形それぞれをメモリ３４に格納し、メモリ３４から比較回路に設定する。

次いで、比較回路において、不着（オープン）波形と前記しきい値係数からしきい値を導き出し、このしきい値と前記ステップ応答波形を比較する。しきい値とステップ応答波形が同等の場合は不着と判定し、同等以外の場合は正常着と判定する（ＳＴ１４）。このようにしてワイヤボンディング時の不着検出を行う。尚、これらの処理はソフトウエア制御により行われる。

不着状態（ワイヤオープン状態）と正常着状態（正常ボンディング状態）では半導体チップ４３の静電容量の分だけステップ応答波形に差が生じるため、正常着波形４８と不着（オープン）波形４９とでは図５に示すように差が生じる。この差は、前記式（２）から分かるように半導体チップの静電容量に比例するため、検出対象物（半導体チップ）の静電容量が極めて小さい場合でも検出することが可能となる。この差を検出することにより、ワイヤの正常着、不着を判定することが可能となる。この差を、ＨＰＦ、フィルタ処理、矩形波あるいは三角波への変換により拡大することにより、正常着、不着の判定が容易になる。

前記の着／不着の結果は、データ通信部３３，３２を介してボンディングヘッド制御基板１９のＣＰＵ制御部２９に通知される。ワイヤが不着であると通知された場合、ワイヤボンディング装置を停止するなどのエラー処理が行われる。また、ワイヤが正常着（確実にボンディングされた）と通知された場合、次のワイヤボンディングを行う。

ワイヤが確実にボンディングされたと判断した場合、次のワイヤボンディングについてパラメータ設定項目の設定をソフトウエア制御により行い、ワイヤボンディング時に不着検出を行う（ＳＴ１２〜ＳＴ１４）。１チップのワイヤ数まで繰り返し、１チップ目の全てのワイヤボンディングが行なわれたらワイヤボンディング作業を終了する（ＳＴ１５）。

この後、２チップ目以降のチップについてワイヤボンディング及び不着検出を行う。２チップ目以降のチップについては、最初の１チップで設定したしきい値係数を用いるため、しきい値を設定するステップを省略している。以下、２チップ目以降のチップの不着検出について図４（Ｂ）を参照しつつ説明する。

図４（Ｂ）に示すように、ワイヤオープン波形を読み込む（ＳＴ２１）。このＳＴ２１の具体的な方法は、前述したＳＴ１１と同様であるので詳細な説明を省略する。

次に、検出回路４１で検出した前記ワイヤオープン波形を波形成形・加工回路４２によって成形及び加工を行い、この成形及び加工されたワイヤオープン波形をＡ／Ｄ変換３５においてＡ／Ｄ変換する。このＡ／Ｄ変換された値をＣＰＵ制御部３０にて読み込む。そして、このように成形・加工され読み込まれたワイヤオープン波形をメモリ３４に格納し、メモリ３４から比較回路に設定する。また、可変抵抗ＶＲ１を調整してバランスをとる。これらの処理についても１チップ目の場合と同様である。

次いで、半導体チップの電極にワイヤを接続した後、キャピラリ２を所定のループコントロールに従って上昇させ、第２ボンディング点となるリード方向に移動させる際に、図５に示す電圧ＥのＤＣパルス４７を電流制限回路３１からワイヤにステップ状に印加し、端子ＴＰ２からステップ応答波形を検出する（ＳＴ２２）。尚、端子ＴＰ１からは不着（オープン）波形と同じ波形が検出される。

次に、検出回路４１で検出した前記ステップ応答波形及び不着（オープン）波形それぞれを波形成形・加工回路４２によって成形及び加工を行い、この成形及び加工されたステップ応答波形及び不着（オープン）波形それぞれをＡ／Ｄ変換３５においてＡ／Ｄ変換する。このＡ／Ｄ変換された値をＣＰＵ制御部３０にて読み込む。そして、このように成形・加工され読み込まれたステップ応答波形及び不着（オープン）波形それぞれをメモリ３４に格納し、メモリ３４から比較回路に設定する。

次いで、比較回路において、不着（オープン）波形と前記しきい値係数からしきい値を導き出し、このしきい値と前記ステップ応答波形を比較する。しきい値とステップ応答波形が同等の場合は不着と判定し、同等以外の場合は正常着と判定する（ＳＴ２４）。このようにしてワイヤボンディング時の不着検出を行う。尚、これらの処理はソフトウエア制御により行われる。

ワイヤが確実にボンディングされたと判断した場合、次のワイヤボンディングについてパラメータ設定項目の設定をソフトウエア制御により行い、ワイヤボンディング時に不着検出を行う（ＳＴ２２、ＳＴ２４）。所定のワイヤ数まで繰り返し、すべてのワイヤボンディングが行われたらワイヤボンディング作業を終了する（ＳＴ２５）。

上述したワイヤボンディング及び不着検出は、図６に示す第１ボンディング点１５である半導体チップの電極へのワイヤボンディングについて説明しているが、図６に示す第２ボンディング点１６であるリードへのワイヤボンディングについても上述した不着検出方法を利用して不着検出することが可能であり、またワイヤ１の先端を溶融してボールを形成し、このボールを半導体チップの電極又はパッドにバンプとして接続する場合については上述した不着検出方法とほぼ同様に不着検出することが可能である。

上記実施の形態によれば、図２に示すように検出回路４１は、抵抗Ｒ１、可変抵抗ＶＲ１、バランス用コンデンサＣ１及び抵抗Ｒ２を有しており、また検出回路４１はワイヤ１を介してキャピラリ容量部Ｗ／Ｆ、ワイヤカットクランプ容量部Ｗ／Ｃ及び放電ユニット容量部ＥＦＯに接続されている。端子ＴＰ１から検出される検出電圧Ｖc１と検出時間Ｔ１との関係は前記の式（１）で表わされ、端子ＴＰ２から検出される検出電圧Ｖc１と検出時間Ｔ２との関係は前記の式（２）で表わされる。オープン状態の場合は、検出回路４１においてバランスがとれているから、Ｔ１＝Ｔ２となるのに対し、ワイヤが半導体チップ４３の電極に接続された正常着状態の場合は、半導体チップの分だけバランスが崩れるからＴ１≠Ｔ２となる。従って、不着状態（ワイヤオープン状態）と正常着状態（正常ボンディング状態）では半導体チップ４３の静電容量の分だけステップ応答波形に差が生じ、この差は、前記式（２）から分かるように半導体チップの静電容量に比例するため、検出対象物（半導体チップ）の静電容量が極めて小さい場合でも検出することが可能となる。よって、従来の不着検出装置では不着検出できないような極めて低い静電容量しか有さない検出対象物についても不着検出が可能となる。

また、本実施の形態では、ＤＣパルス４７を印加するため、ＡＣサイン波形に比べ、ステップ応答特性を検出することができ、その結果、オープンと着の差を検出し易くなる。また、ＤＣパルスを印加した時のステップ応答波形をＨＰＦ処理（微分処理）して立ち上がりの変化のみを取り出すことにより、不着と正常着の差をより検出し易くすることができる。

尚、本発明は上記実施の形態に限定されず、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば、本実施の形態では、検出区間・開始位置などのパラメータ設定項目をワイヤ毎に設定しているが、全てのワイヤについてパラメータ設定項目を統一的に設定して本発明を実施することも可能である。

また、本実施の形態では、キャピラリ２を第２ボンディング点となるリード方向に移動させる際に、端子ＴＰ２からステップ応答波形を検出するステップを１回のみ、すなわちＤＣパルス４７をワイヤに印加し、その応答波形の検出を１回のみ行っているが、１ワイヤボンディングにおいてＤＣパルス４７をワイヤに複数回印加し、複数の応答波形を検出することも可能である。この場合は、複数の応答波形のそれぞれをしきい値と比較して判定しても良いし、複数の応答波形の平均波形としきい値を比較して判定しても良いし、また、複数の応答波形の最大値の平均値又は最小値の平均値あるいは両方としきい値を比較して判定しても良い。

また、上記実施の形態では、図４（Ａ）に示すフローチャートを用いてしきい値を自動で設定しているが、図４（Ａ）に示すフローチャートを利用せず、予め準備しておいたしきい値をオペレータが不着検出装置に入力してから、図４（Ｂ）に示すフローチャートを用いて付着検出を行うことも可能である。

前記予め準備しておいたしきい値としては、例えば、図１及び図２に示す不着検出装置を備えたワイヤボンディング装置によって、第１ボンディング点、第２ボンディング点又はボンディングバンプそれぞれのワイヤ毎に正常着波形と不着（オープン）波形を予め実測し、しきい値を（正常着波形＋不着波形）／２として算出したものを用いても良い。また、正常着波形と不着波形の測定を複数回行うことも好ましく、その場合は複数の測定値のうち平均値をしきい値とすることが好ましい。

また、上記実施の形態では、低容量検出回路部４０を不着検出基板１０から分離した構成としているが、低容量検出回路部４０を不着検出基板内に配置する構成とすることも可能である。

本発明の実施の形態による不着検出装置を模式的に示すブロック図である。図１に示す検出回路の詳細を示す図である。図１に示す低容量検出回路部とワイヤボンディング装置との配線による接続関係及び正常着波形と不着（オープン）波形を概略的に示す図である。（Ａ）は、最初の１チップについて不着検出を行う流れを示すフローチャートであり、（Ｂ）は、２チップ目以降のチップについて不着検出を行う流れを示すフローチャートである。図１に示す不着検出装置によって不着検出を行う際、出力電圧Ｅをワイヤに印加してから時間Ｔの経過による検出電圧Ｖｃの変化を示す図である。（ａ）乃至（ｄ）は、ワイヤボンディング装置によるワイヤボンディングを行う工程を説明する図である。従来の不着検出方法を示すフローチャートである。従来のワイヤボンディング装置のＤＣ専用不着検出装置を示すブロック図である。従来のワイヤボンディング装置のＡＣ専用不着検出装置の具体的な構成を示す回路図である。

符号の説明

１…ワイヤ、２…キャピラリ、３…ワイヤカットクランプ、４…放電電極、５…交流ブリッジ回路、５ａ…交流発生器、５ｂ…同軸ケーブル、５ｃ１…第１直列回路、５ｃ２…第２直列回路、Ｘ…第１接続点、Ｙ…第２接続点、６…差動増幅器、７…トランス、８…絶対値変換器、９…第１レベル弁別器、１０…不着検出基板、１１…リードフレーム、１２…半導体チップの電極、１３…半導体チップ、１４…リード、１５…第１ボンディング点、１６…第２ボンディング点、１７…ボンディングステージ、１８…ボンディングＣＰＵ基板、１９…ボンディングヘッド制御基板、２０…ボール、２１…ワイヤスプール、２２…スプールワイヤ端、２３…ローパスフィルタ、２４…第２レベル弁別器、２５…論理積器、２６…ボンディング判定器、２７…ボンディング検出切替器、２８…パルス出力部、２９…ＣＰＵ制御部、３０…ＣＰＵ、３１…電流制限回路、３２，３３…データ通信部、３４…メモリ、３５…Ａ／Ｄ変換、３６…Ｄ／Ａ変換、３７…増幅器（ＡＭＰ）、３８…出力部、３９…接地電位（ＧＮＤ）、４０…低容量検出回路部、４１…検出回路、４２…波形成形・加工回路、４３…半導体チップ、４４…ＤＣ用不着検出基板、４５…直流発生器、４６…抵抗、４７…ＤＣパルス、４８…正常着波形、４９…不着（オープン）波形

Claims

半導体チップの電極とリードフレームのリードをワイヤによって接続するワイヤボンディング装置又は半導体チップのパッドにバンプをボンディングするワイヤボンディング装置において、
ＤＣパルスをワイヤ又はバンプに印加する印加手段と、
前記ＤＣパルスを印加して得られる前記ワイヤ又はバンプからの応答波形を検出する検出手段と、
前記応答波形を、ボンディングが不着のワイヤ又はバンプにＤＣパルスを印加して得られる前記ワイヤ又はバンプからの不着応答波形と比較することにより、ワイヤ又はバンプが正常にボンディング接続されたか否かを判定する判定手段と、
を具備することを特徴とするワイヤボンディング装置。
前記印加手段は、ＤＣパルスを、抵抗を通してワイヤ又はバンプに印加すると共に可変抵抗を通してコンデンサに印加するように構成され、
前記検出手段は、前記ワイヤ又はバンプからの応答波形を検出すると共に前記コンデンサからの応答波形を検出するように構成され、
前記可変抵抗は、前記ワイヤ側又は前記バンプ側の容量から検出対象物の容量を除いた容量と前記抵抗との積が、前記コンデンサの容量と前記可変抵抗との積にほぼ等しくなるように調整するものである請求項１に記載のワイヤボンディング装置。
前記検出手段は前記応答波形を成形又は加工する回路を有することを特徴とする請求項１又は２に記載のワイヤボンディング装置。
前記成形又は加工する回路は、微分処理を通して差動アンプで増幅し、この差動増幅した波形をさらにフィルタ処理し、矩形波又は三角波に変換する回路を有することを特徴とする請求項３に記載のワイヤボンディング装置。
前記判定手段は、前記不着応答波形としきい値係数の積によって得られるしきい値と前記応答波形を比較することにより判定するものである請求項１乃至４のいずれか一項に記載のワイヤボンディング装置。
半導体チップの電極とリードフレームのリードをワイヤによって接続するワイヤボンディング装置又は半導体チップのパッドにバンプをボンディングするワイヤボンディング装置において、
ＤＣパルスをワイヤ又はバンプに印加する印加手段と、
前記ワイヤ又はバンプからの応答波形を検出する検出手段と、
ワイヤ又はバンプが正常にボンディング接続されたか否かを判定する判定手段と、
を具備し、
前記判定手段は、前記ワイヤ又はバンプが半導体チップの電極に接触する前に、前記印加手段によってＤＣパルスを前記ワイヤ又はバンプに印加し、前記検出手段によって前記ワイヤ又はバンプからの不着応答波形を検出し、前記ワイヤ又はバンプが半導体チップの電極に接触した際に、前記印加手段によってＤＣパルスを前記ワイヤ又はバンプに印加し、前記検出手段によって前記ワイヤ又はバンプからの正常着応答波形を検出し、前記不着応答波形と前記正常着応答波形からしきい値係数を算出し、前記ワイヤ又はバンプが半導体チップの電極にボンディングした後に、前記印加手段によってＤＣパルスを前記ワイヤ又はバンプに印加し、前記検出手段によって前記ワイヤ又はバンプからの応答波形を検出し、該応答波形を、前記不着応答波形と前記しきい値係数の積によって得られるしきい値と比較することにより判定することを特徴とするワイヤボンディング装置。