JP3794751B2

JP3794751B2 - Manufacturing method of chip-type solid electrolytic capacitor

Info

Publication number: JP3794751B2
Application number: JP10073896A
Authority: JP
Inventors: 紘一三井; 村上　　順一
Original assignee: Nichicon Corp
Current assignee: Nichicon Corp
Priority date: 1996-04-23
Filing date: 1996-04-23
Publication date: 2006-07-12
Anticipated expiration: 2016-04-23
Also published as: JPH09289139A

Description

【０００１】
本発明はチップ形固体電解コンデンサの製造方法に関するものである。
【０００２】
【従来の技術】
従来のチップ形固体電解コンデンサは、図３に示すように陽極導出線２を具備したコンデンサ素子１を樹脂外装したのち、前記陽極導出線２及び前記コンデンサ素子１の一部分それぞれに電気的，機械的に接続する陽極電極層４ａ及び陰極電極層４ｂを形成していた。
【０００３】
上述の従来のチップ形固体電解コンデンサの陽極電極層４ａは、陽極導出線２との接合を強固にする為、陽極導出線２上の誘電体酸化皮膜などをサンドブラスト法で除去するとともに、陽極導出線２の表面に凹凸面を形成し、その上に無電解めっき層を形成して陽極電極層４ａを構成していた。
【０００４】
【発明が解決しようとする課題】
しかしながら前記の従来のチップ状固体電解コンデンサは、上述の通り凹凸面を形成した陽極導出線２と無電解めっき層を接合する部分がチップ形固体電解コンデンサの突起分の長さ、即ち陽極タブ長さに直接影響する。
【０００５】
よって、上記の陽極タブ長さは、チップ状固体電解コンデンサの体積有効活用率を低いものとする上、実装基板設計時、実装面積を大きくし、高密度実装化への妨げとなっていた。
【０００６】
現在まで、このタブ長さを短くすることが検討されてきたが、サンドブラスト法による加工精度等を含め、現状以上にタブ長さを短くすることが実際上困難であり、今後このタブ長さをいかに短寸化するかが重要な課題となっていた。
【０００７】
一方、上述の課題を解決する為、図４，５に示すように陽極導出線２の先端部と無電解めっき層とを接続する構造が提示されている。
【０００８】
ところが、図５に示すように上記構造品はコンデンサ素子を樹脂外装したのち陽極導出線２をカットし、無電解めっき層を形成するものであるが、前記陽極導出線２のカット面がカット歯により鏡面もしくは、比較的凹凸の無いなめらかな面となってしまうので、無電解めっき層との接合が不充分となり、インピーダンス特性などの電気特性が劣化し、特に、半田耐熱試験（例えば２４０℃ １０秒間半田ディップ）後は、著しいインピーダンス特性の劣化が認められ、実用化することが困難であった。
【０００９】
本発明は上記従来の課題を解決するもので、従来のチップ形固体電解コンデンサに対し、インピーダンス特性をはじめとする電気特性及び生産性、歩留を低下させることなくタブ長さを短寸化し、優れた体積有効活用率を有するチップ形固体電解コンデンサの製造方法を提供することを目的とするものである。
【００１０】
【課題を解決する為の手段】
本発明は、陽極導出線２を具備した陽極体表面に、誘電体酸化皮膜、固体電解質層、カーボン層、陰極電極層を形成して成るコンデンサ素子１に外装樹脂３を被覆したのち該陽極導出線２に刻み目を形成し、該刻み目１０にレーザー照射して加熱し、急冷した後、折り曲げ切断し、切断による破断面と接続するめっきを施し、該めっき層１３上に陽極電極層４ａを形成することを特徴とするチップ形固体電解コンデンサの製造方法である。ここで、上記破断面は外装樹脂層とほぼ同一平面をなすように形成される。
【００１１】
【発明の実施の形態】
コンデンサ素子１に外装樹脂３を被覆したのち、該陽極導出線２に刻み目１０を形成し、該刻み目１０より陽極導出線２を切断させてなる破断面が外装樹脂層とほぼ同一平面をなすように形成し、該破断面と接続するめっきを施し、該めっき層１３上に陽極電極層４ａを形成する。
従来、サンドブラスト法により陽極導出線の表面に凹凸面を形成し、これにめっき層を接続していたタブ部分が不要となるので、優れた体積有効活用率を得ることができる。
また、陽極導出線のめっき層との接合部分は、導出線の折り取り破断面となるため、めっき層と電気的，機械的に接続するのに充分な凹凸状態を得ることができ、電気特性を劣化させることがない。
【００１２】
【実施例１】
以下に本発明の実施例について、添付図面を参照しつつ説明する。
【００１３】
図１は、本発明の一実施例を示す断面図である。
【００１４】
この図１においてコンデンサ素子１は、陽極導出線２を具備した陽極体の表面に誘電体酸化皮膜，電解質層，カーボン層，陰極層を順次形成したものである。
【００１５】
前記コンデンサ素子１を静電塗装法で樹脂外装し、エアブローやサンドブラストなどの手段により、陽極導出線２及びコンデンサ素子１の陰極層を表出させたのち、図６に示すように先端がＶ字状の上型１１と下型１２の間に陽極導出線２を固定して圧接し、陽極導出線２に陽極導出線２の線径の５０％の深さになるよう刻み目１０を設けた。
【００１６】
次に前記刻み目にレーザ照射して急冷した。このときレーザはＹＡＧレーザを用い、スポット照射、出力０．６Ｊ、パルス巾２．０ｍｓで処理した。尚、スポット径は陽極導出線径とほぼ同一とし、約φ０．３ｍｍとした。又、急冷はフロン１３４ａ等により約−５５℃とした。
【００１７】
続いて前記刻み目１０を支点として陽極導出線２を折り曲げて切断した。
【００１８】
次に、前記陽極導出線２の刻み目１０部分での折り曲げ切断による破断面２ａと接続するＮｉめっき層を含む、陽極電極層４ａ及びコンデンサ素子１の陰極層と接続する陰極電極層４ｂとを形成し、チップ形固体電解コンデンサを製作した。
【００１９】
破断面２ａとこれに接続するＮｉめっき層との接触抵抗を推察すると、前述の刻み目１０は陽極導出線２の断面積に対し可能な限り小さい方が陽極導出線２の破断面２ａと接続するＮｉめっき層との接合面積が広くなり、好ましいものであるが、これは１５％以上の範囲の面積で形成することが望ましい。即ち、陽極導出線２の断面積に対し、刻み目１０が１５％未満で形成した場合、切断時に折り曲げ回数が多くなり作業性が悪い上に、折り曲げ時に陽極導出線２とコンデンサ素子１の陽極体の接続部にストレスが加わることにより、誘電体酸化皮膜が損傷し、漏れ電流不良が多発する等の問題が生じる。
【００２０】
以上の製造方法により製作したチップ形固体電解コンデンサは、従来サンドブラスト法により陽極導出線の表面に凹凸面を形成し、これにめっき層を接続していたタブ部分が不要となる一方、陽極導出線に刻み目を設け、刻み目より折り曲げ切断して陽極導出線の破断面を形成した為、この破断面、即ち陽極導出線の一部分は、めっき層と電気的，機械的に接続するに充分な凹凸状態を得ることができ、インピーダンス特性などの電気特性を劣化させることなく、優れた体積有効活用率のチップ状固体電解コンデンサを得ることができた。表１は、本発明法により得たチップ状固体電解コンデンサと図４及び図５に示す従来のチップ状固体電解コンデンサと、図３に示す従来のチップ状固体電解コンデンサにおけるインピーダンス特性の比較である。
【００２１】
【表１】

【００２２】
表１から明らかな通り、本発明による実施例により得たチップ形固体電解コンデンサは、インピーダンス特性を劣化させることなく優れた電気特性を保持している。
【００２３】
【発明の効果】
上記製造方法によれば、陽極導出線に刻み目を設け、これより折り曲げて切断し、陽極導出線の破断面とＮｉなどのめっき層を接続するようにする為、従来サンドブラスト法により陽極導出線の表面に凹凸を形成し、これにめっき層を接続していたタブ部分が不要となる一方、陽極導出線に刻み目を設け、刻み目より折り曲げ切断して陽極導出線の破断面を形成した為、この破断面、即ち陽極導出線の一部分はめっき層と電気的，機械的に接続するに充分な凹凸状態を得ることができ、インピーダンス特性などの電気特性を劣化させることなく、優れた体積有効活用率を有するチップ形固体電解コンデンサを得ることができる。
【図面の簡単な説明】
【図１】本発明による一実施例を示すチップ形固体電解コンデンサの断面図である。
【図２】本発明による一実施例を示す陽極導出線の刻み目での切断後の状態斜視図である。
【図３】従来のチップ形固体電解コンデンサの断面図である。
【図４】従来のチップ形固体電解コンデンサの他の例を示す断面図である。
【図５】図４に示すチップ形固体電解コンデンサの製造途中における陽極導出線切断後の状態斜視図である。
【図６】本発明による陽極導出線に刻み目を形成する工程の説明図である。
【符号の説明】
１コンデンサ素子
２陽極導出線
２ａ陽極導出線の破断面
３外装樹脂
４ａ陽極電極層
４ｂ陰極電極層
１０陽極導出線の刻み目
１１陽極導出線への刻み目形成工程の上型
１２陽極導出線への刻み目形成工程の下型
１３めっき層[0001]
The present invention relates to a method for manufacturing a chip-type solid electrolytic capacitor.
[0002]
[Prior art]
As shown in FIG. 3, the conventional chip-type solid electrolytic capacitor has a resin-coated capacitor element 1 having an anode lead wire 2, and then electrically and mechanically connects the anode lead wire 2 and a part of the capacitor element 1, respectively. The anode electrode layer 4a and the cathode electrode layer 4b to be connected to each other were formed.
[0003]
The anode electrode layer 4a of the above-described conventional chip-type solid electrolytic capacitor removes the dielectric oxide film and the like on the anode lead-out line 2 by sandblasting and strengthens the connection with the anode lead-out line 2 An uneven surface was formed on the surface of the wire 2, and an electroless plating layer was formed thereon to constitute the anode electrode layer 4a.
[0004]
[Problems to be solved by the invention]
However, in the conventional chip-shaped solid electrolytic capacitor described above, the portion where the anode lead-out wire 2 having an uneven surface and the electroless plating layer are joined as described above is the length of the protrusion of the chip-shaped solid electrolytic capacitor, that is, the anode tab length. Directly affects
[0005]
Therefore, the anode tab length described above makes the effective volume utilization ratio of the chip-shaped solid electrolytic capacitor low, and increases the mounting area when designing the mounting board, which hinders high-density mounting.
[0006]
Until now, it has been studied to shorten this tab length, but it is actually difficult to shorten the tab length beyond the current level, including the processing accuracy by the sandblasting method. How to shorten the length was an important issue.
[0007]
On the other hand, in order to solve the above-mentioned problem, a structure for connecting the tip of the anode lead-out line 2 and the electroless plating layer as shown in FIGS.
[0008]
However, as shown in FIG. 5, the above structure product is such that after the capacitor element is resin-coated, the anode lead wire 2 is cut to form an electroless plating layer. The cut surface of the anode lead wire 2 is cut teeth. As a result, the surface becomes a mirror surface or a smooth surface without relatively unevenness, so that the bonding with the electroless plating layer becomes insufficient, and the electrical characteristics such as impedance characteristics deteriorate, and in particular, a solder heat resistance test (for example, 240 ° C. 10 After a second solder dipping), the impedance characteristics were significantly degraded, making it difficult to put it into practical use.
[0009]
The present invention solves the above-mentioned conventional problems, and shortens the tab length without reducing the electrical characteristics and productivity, including impedance characteristics, and the yield, with respect to the conventional chip-type solid electrolytic capacitor, An object of the present invention is to provide a manufacturing method of a chip-type solid electrolytic capacitor having an excellent volume effective utilization rate.
[0010]
[Means for solving the problems]
In the present invention, a capacitor element 1 formed by forming a dielectric oxide film, a solid electrolyte layer, a carbon layer, and a cathode electrode layer on the surface of an anode body provided with an anode lead-out line 2 is coated with an exterior resin 3 and then the anode lead-out. A notch is formed in the line 2, the notch 10 is irradiated with a laser, heated, rapidly cooled, then bent and cut , and plated to connect to the fractured surface by cutting, and an anode electrode layer 4 a is formed on the plated layer 13 A method for manufacturing a chip-type solid electrolytic capacitor. Here, the fracture surface is formed so as to be substantially flush with the exterior resin layer.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
After covering the capacitor element 1 with the exterior resin 3, the notch 10 is formed in the anode lead-out line 2, and the fracture surface formed by cutting the anode lead-out line 2 from the notch 10 is substantially flush with the exterior resin layer. The anode electrode layer 4a is formed on the plating layer 13 by performing plating to connect to the fracture surface.
Conventionally, an uneven surface is formed on the surface of the anode lead-out line by the sand blast method, and a tab portion to which a plating layer is connected is not necessary, so that an excellent volume effective utilization rate can be obtained.
In addition, the junction of the anode lead-out line with the plating layer has a broken-away section of the lead-out line, so that an uneven state sufficient for electrical and mechanical connection with the plating layer can be obtained. Will not deteriorate.
[0012]
[Example 1]
Embodiments of the present invention will be described below with reference to the accompanying drawings.
[0013]
FIG. 1 is a cross-sectional view showing an embodiment of the present invention.
[0014]
In FIG. 1, a capacitor element 1 is obtained by sequentially forming a dielectric oxide film, an electrolyte layer, a carbon layer, and a cathode layer on the surface of an anode body having an anode lead-out line 2.
[0015]
The capacitor element 1 is covered with resin by an electrostatic coating method, and the anode lead-out wire 2 and the cathode layer of the capacitor element 1 are exposed by means such as air blow or sandblast, and then the tip of the capacitor element 1 is V-shaped as shown in FIG. The anode lead-out wire 2 was fixed and pressed between the upper die 11 and the lower die 12, and the notch 10 was provided in the anode lead-out wire 2 so as to have a depth of 50% of the diameter of the anode lead-out wire 2.
[0016]
Next, laser irradiation was applied to the notches to quench them. At this time, a YAG laser was used as the laser, and processing was performed with spot irradiation, an output of 0.6 J, and a pulse width of 2.0 ms. The spot diameter was substantially the same as the anode lead wire diameter, and was about φ0.3 mm. In addition, the rapid cooling was performed at about −55 ° C. using Freon 134a or the like.
[0017]
Subsequently, the anode lead-out line 2 was bent and cut using the notch 10 as a fulcrum.
[0018]
Next, the anode electrode layer 4a and the cathode electrode layer 4b connected to the cathode layer of the capacitor element 1 including the Ni plating layer connected to the fractured surface 2a by bending cutting at the notch 10 portion of the anode lead-out line 2 are formed. A chip-type solid electrolytic capacitor was manufactured.
[0019]
Assuming the contact resistance between the fracture surface 2a and the Ni plating layer connected to the fracture surface 2a, the notch 10 described above is connected to the fracture surface 2a of the anode lead-out line 2 as much as possible with respect to the cross-sectional area of the anode lead-out line 2 Although the bonding area with the Ni plating layer is widened and preferable, it is desirable to form it in an area of 15% or more. That is, when the notch 10 is formed with less than 15% with respect to the cross-sectional area of the anode lead-out line 2, the number of bendings is increased at the time of cutting, and workability is poor. When stress is applied to the connection portion, the dielectric oxide film is damaged, causing problems such as frequent occurrence of defective leakage current.
[0020]
In the chip-type solid electrolytic capacitor manufactured by the above manufacturing method, an uneven surface is formed on the surface of the anode lead wire by the conventional sandblasting method, and the tab portion to which the plating layer is connected is not necessary, whereas the anode lead wire Since the fracture surface of the anode lead-out line was formed by bending and cutting from the notch, this fracture surface, that is, a part of the anode lead-out line, is uneven enough to be electrically and mechanically connected to the plating layer It was possible to obtain a chip-shaped solid electrolytic capacitor having an excellent volume effective utilization rate without deteriorating electrical characteristics such as impedance characteristics. Table 1 compares the impedance characteristics of the chip-shaped solid electrolytic capacitor obtained by the method of the present invention, the conventional chip-shaped solid electrolytic capacitor shown in FIGS. 4 and 5, and the conventional chip-shaped solid electrolytic capacitor shown in FIG. .
[0021]
[Table 1]

[0022]
As is apparent from Table 1, the chip-type solid electrolytic capacitor obtained by the example according to the present invention retains excellent electrical characteristics without deteriorating impedance characteristics.
[0023]
【The invention's effect】
According to the manufacturing method described above, a notch is formed in the anode lead-out line, and the lead-out line is bent and cut to connect the fracture surface of the anode lead-out line and a plating layer such as Ni. On the surface, the unevenness is formed, and the tab part that connected the plating layer to this is not necessary. On the other hand, the anode lead-out line has a notch, and it is bent and cut from the notch to form the fracture surface of the anode lead-out line. The fracture surface, that is, a part of the anode lead-out line, can obtain an uneven state sufficient to be electrically and mechanically connected to the plating layer, and has an excellent volume effective utilization rate without deteriorating the electrical characteristics such as impedance characteristics. It is possible to obtain a chip-type solid electrolytic capacitor having
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a chip-type solid electrolytic capacitor showing one embodiment according to the present invention.
FIG. 2 is a perspective view of a state after cutting at a score of an anode lead line according to an embodiment of the present invention.
FIG. 3 is a cross-sectional view of a conventional chip-type solid electrolytic capacitor.
FIG. 4 is a cross-sectional view showing another example of a conventional chip-type solid electrolytic capacitor.
FIG. 5 is a perspective view of the chip-type solid electrolytic capacitor shown in FIG.
FIG. 6 is an explanatory diagram of a step of forming a score on the anode lead-out line according to the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Capacitor element 2 Anode lead-out line 2a Fracture surface of anode lead-out line 3 Exterior resin 4a Anode electrode layer 4b Cathode electrode layer 10 Notch of anode lead-out line 11 Upper die 12 of notch formation process to anode lead-out line Notch into anode lead-out line Lower mold 13 in plating process Plating layer

Claims

After coating the exterior resin (3) on the capacitor element (1) formed by forming a dielectric oxide film, a solid electrolyte layer, a carbon layer, and a cathode electrode layer on the surface of the anode body provided with the anode lead-out line (2), A notch (10) is formed in the anode lead-out line (2), and the notch (10) is heated by laser irradiation, rapidly cooled, bent and cut , and plated to connect with a fractured surface by cutting. A method for producing a chip-type solid electrolytic capacitor, comprising forming an anode electrode layer (4a) on a layer (13).

2. The method for producing a chip-based solid electrolytic capacitor according to claim 1, wherein the fracture surface is formed so as to be substantially flush with the exterior resin layer.