JP3811779B2 - パチンコ機 - Google Patents

Description

【０００１】
【産業上の利用分野】
この発明は、コンピュータによって遊技を制御するパチンコ機に関する。
【０００２】
【従来の技術】
従来、この種のパチンコ機として、遊技球が所定の領域を通過すると、図柄表示装置によって複数の図柄が変動表示され、その停止図柄が所定の図柄に揃った場合に大当りを発生させ、大入賞口を複数回開放することにより、大量の賞球を払出可能なものが知られている。このようなパチンコ機では、遊技を制御するための回路が多数使用されている。たとえば、大当りか否かの判定を行うＣＰＵが搭載された主制御回路、この主制御回路から払出制御コマンドを受信して賞球の払出しを制御する払出制御回路、図柄の表示制御を行う特別図柄制御回路、遊技中の効果音などを制御する音声制御回路、入賞時に点灯するＬＥＤや飾りＬＥＤなどを制御するランプ制御回路などが使用されている。また、所定の回路間には、信号や電源を中継するための中継基板が設けられている。
そして、主電源から供給される電源は、まず主制御回路に供給され、その主制御回路において各回路に必要な電圧に変圧し、その変圧した電圧を主制御回路から各回路へ供給している。
【０００３】
【発明が解決しようとする課題】
しかし、上記従来のパチンコ機は、最初に電源が供給される主制御回路が最初に制御を開始し、その後で音声制御装置が制御を開始するとすると、たとえば、停電後に電源が復帰した際に、主制御回路から音声制御装置へ制御コマンドを送信するタイミングにおいて、まだ音声制御装置が制御を開始していない場合は、音声制御装置が上記制御コマンドの一部または全部を受信できないおそれがある。
つまり、従来のパチンコ機は、音声制御装置が主制御回路から出力された制御コマンドを正確に入力できないために、音声を正確に出力することができないおそれがあるという問題がある。
【０００４】
そこでこの発明は、上記問題を解決するためになされたものであり、主制御回路から制御コマンドを音声制御装置が正確に入力できるパチンコ機を実現することを目的とする。
【０００５】
【課題を解決するための手段・作用および効果】
この発明は、上記目的を達成するため、請求項１に記載の発明では、制御コマンドを出力する主基板と、この主基板から出力される制御コマンドを入力して賞球の払出しを制御する払出制御基板と、前記主基板から出力される前記制御コマンドを入力した際に音声を出力する音声制御装置と、主電源から供給される電源に基づいて５Ｖ電源および１２Ｖ電源を生成し、その５Ｖ電源および１２Ｖ電源をそれぞれ５Ｖラインおよび１２Ｖラインを介して前記主基板、音声制御装置および払出制御基板へそれぞれ供給する電源基板と、前記５Ｖラインおよび１２Ｖラインから取込んだ電圧をそれぞれデジタル信号に変換するＡ／Ｄ変換回路と、このＡ／Ｄ変換回路から出力される各デジタル信号を取込み、各電圧値を演算するとともに、前記主基板、音声制御装置および払出制御基板の制御開始順序および制御終了順序を制御するＣＰＵとを備えており、前記制御開始順序の制御は、前記主電源から前記電源基板へ電源が供給されたことを検出し、前記５Ｖラインから取込んだ電圧Ｖ１が５Ｖに上昇したことを検出したときに前記主基板、音声制御装置および払出制御基板へシステムリセット信号を送出し、その送出からの経過時間Ｔ１が予め設定されている時間Ｔrsに達したことを検出したときに前記音声制御装置へ送出しているシステムリセット信号を解除し、続いて、前記１２Ｖラインから取込んだ電圧Ｖ２が電圧Ｖ uhに上昇したことを検出し、その上昇してからの経過時間Ｔ２が予め設定されている時間Ｔrhに達したことを検出したときに前記払出制御基板へ送出しているシステムリセット信号を解除し、続いて、電圧Ｖ２が電圧Ｖum（Ｖ um ＞Ｖ uh ）に上昇したことを検出し、その上昇してからの経過時間Ｔ３が予め設定されている時間Ｔrmに達したことを検出したときに前記主基板へ送出しているシステムリセット信号を解除することにより、音声制御装置、払出制御基板、主基板の順に制御を開始させるという制御内容であるという技術的手段を用いる。
【０００６】
ＣＰＵは、主基板、音声制御装置および払出制御基板へシステムリセット信号を送出し、その送出からの経過時間Ｔ１が予め設定されている時間Ｔrsに達したことを検出したときに音声制御装置へ送出しているシステムリセット信号を解除し、続いて、前記１２Ｖラインから取込んだ電圧Ｖ２が電圧Ｖ uhに上昇したことを検出し、その上昇してからの経過時間Ｔ２が予め設定されている時間Ｔ rh に達したことを検出したときに前記払出制御基板へ送出しているシステムリセット信号を解除し、続いて、電圧Ｖ２が電圧Ｖ um （Ｖ um ＞Ｖ uh ）に上昇したことを検出し、その上昇してからの経過時間Ｔ３が予め設定されている時間Ｔrmに達したことを検出したときに前記主基板へ送出しているシステムリセット信号を解除することにより、音声制御装置、払出制御基板、主基板の順に制御を開始させる。
つまり、主基板から制御コマンドを入力する音声制御装置が、制御コマンドを出力する主基板よりも先に制御を開始することができるため、音声制御装置が、主基板から出力される制御コマンドの一部または全部を入力できなくなるおそれがない。
したがって、正確な音声を出力できなかったりするおそれがない。
【０００７】
請求項２に記載の発明では、請求項１に記載のパチンコ機において、前記制御終了順序の制御は、前記主電源からの電源供給が停止したことを検出したときに、システムリセット信号を前記主基板、払出制御基板、音声制御装置の順に送出する制御内容であるという技術的手段を用いる。
【０００８】
たとえば、遊技球が入賞したことを主基板が検出し、主基板から音声制御装置に対して制御コマンドが送出されるものとする。この場合、音声制御装置が主基板よりも先に制御を終了してしまうと、電源遮断直前に遊技球が入賞し、主基板から音声制御装置に対して上記制御コマンドが送出されても、その制御コマンドを音声制御装置が受信できないため、音声制御装置によって音声が出力されることなく、電源遮断により遊技が停止してしまうので、遊技者は遊技球の入賞が検出されたか否かを知ることができないという問題がある。
しかし、主基板の制御を終了した後に音声制御装置の制御を終了することにより、少なくとも電源遮断直前に主制御回路から音声制御装置に送出された制御コマンドを音声制御装置が受信できなくなるという事態を回避できるため、音声制御装置によって音声を僅かな時間でも出力できる。
したがって、電源遮断直前に遊技球が入賞したことが検出されたことを遊技者に知らせることができる。
【０００９】
請求項３に記載の発明では、請求項２に記載のパチンコ機において、払出すべき賞球の数を示すデータを記憶する賞球データ記憶媒体と、前記システムリセット信号を前記主基板へ送出した後、前記システムリセット信号を前記払出制御基板へ送出する前に、前記賞球データ記憶媒体へのアクセスを所定の時間禁止するアクセス禁止手段とを備えたという技術的手段を用いる。
【００１０】
つまり、アクセス禁止手段は、主基板の制御を終了した後、賞球データ記憶媒体へのアクセスを所定の時間禁止するため、主制御回路の制御終了後に、賞球の数を示すデータが書換えられるおそれがない。
【００１１】
請求項４に記載の発明では、請求項３に記載のパチンコ機において、前記賞球データ記憶媒体に記憶されているデータをバックアップするバックアップ電源を備えたという技術的手段を用いる。
【００１２】
つまり、電源が遮断された場合であっても、賞球データ記憶媒体に記憶されているデータをバックアップすることができるため、電源が復活したときに、賞球データ記憶媒体に記憶されているデータに基づいて正確な数の賞球を払出すことができる。
【００１９】
【発明の実施の形態】
〔第１実施形態〕
以下、この発明に係るパチンコ機の実施形態について図を参照して説明する。なお、以下の実施形態では、この発明に係るパチンコ機として、いわゆる第１種パチンコ機を例に挙げて説明する。
［全体の主要構成］
まず、この実施形態のパチンコ機の主要構成について図１を参照して説明する。図１は、この実施形態のパチンコ機を正面から見た説明図である。
パチンコ機１０には、前枠１１が開閉可能に備えられており、その前枠１１には、金枠１２が開閉可能に取付けられており、さらに金枠１２には、ガラス枠１３が開閉可能に取付けられている。ガラス枠１３の内部には、遊技盤１４が設けられている。前枠１１の右下には、遊技球を遊技盤１４へ発射する発射モータ（図３に符号１５ｅで示す）を操作するための発射ハンドル１５ａが回動可能に取付けられており、遊技盤１４の左方には、発射された遊技球を遊技領域へ案内するガイドレール１６が設けられている。発射ハンドル１５ａには、発射操作を停止するための発射停止ボタン１５ｂが設けられている。
【００２０】
前枠１１の右側には、ガラス枠１３開閉用の鍵を差し込む鍵穴１５を備えた鍵穴飾り１７が設けられおり、前枠１１の上方には、枠ランプ１８ａが設けられている。ガラス枠１３の下には、前面板１９が設けられており、この前面板１９の左側上部には、賞球や貸球が供給される賞球・貸球供給口２０ａが形成されており、この賞球・貸球供給口２０ａの供給側には、その賞球・貸球供給口２０ａから供給された賞球や貸球を溜めておくための上受け皿２０が取り付けられている。上受け皿２０の下方には、上受け皿２０の収容可能数を超えて流下した賞球や上受け皿球抜きレバー２０ｂの操作により上受け皿２０から排出された遊技球などを排出する排出口２１ａが形成されている。排出口２１ａの排出側には、その排出口２１ａから排出された遊技球を収容しておくための下受け皿２１が設けられている。また、前枠１１の左側には、プリペイドカードを挿入するスリット２２ａを有するプリペイドカードユニットなどの遊技機外装置部分２２が設けられている。
【００２１】
［遊技盤１４の主要構成］
次に、遊技盤１４の主要構成についてそれを示す図２を参照して説明する。
遊技盤１４の略中央には、センターケース３０が備えられている。センターケース３０には、天入賞口３１と、３個のＬＥＤからなる普通図柄表示装置３４と、この普通図柄表示装置３４の作動される回数を表示する４個のＬＥＤからなる普通図柄記憶表示ＬＥＤ３５と、液晶表示で複数の図柄、たとえば０〜９の特別図柄を特別図柄表示器３２ｂに変動表示する特別図柄表示装置３２と、この特別図柄表示装置３２の始動回数を表示する４個のＬＥＤからなる特別図柄記憶表示ＬＥＤ３６とが備えられている。
【００２２】
センターケース３０の左右には、普通図柄表示装置３４を作動させるための普通図柄作動ゲート２６，２６が設けられている。センターケース３０の下方には、特別図柄表示装置３２を作動させる機能を有する第１種始動口２７が設けられており、この第１種始動口２７の下方には普通図柄表示装置３４の停止図柄が当たり図柄となった場合に両翼を開放する普通電動役物２８が設けられている。開放された普通電動役物２８は、第１種始動口２７と同様に、特別図柄表示装置３２を作動開始させる機能を備えている。普通電動役物２８の下方には、特別図柄表示装置３２の停止図柄が当たり図柄となった場合に作動する変動入賞装置４０が設けられている。
【００２３】
この変動入賞装置４０には、当たりの発生時に開放される扉形式の大入賞口４１が開閉可能に取り付けられており、この大入賞口４１の両側には、下入賞口２９，２９がそれぞれ設けられている。また、大入賞口４１の内部には、大入賞口４１を連続して開放する機能を有する特定領域４２と、この特定領域４２を通過した遊技球を検出する特定領域スイッチ（図３に符号４２ａで示す）と、大入賞口４１に入賞した遊技球の数Ｐをカウントする大入賞口スイッチ（図３に符号４３ａで示す）とが設けられている。
【００２４】
その他、遊技盤１４には、風車２３，２３と、袖入賞口２４，２４と、コーナー飾りランプ１８ｂ，１８ｂと、入賞時に点灯する入賞ランプ１８ｃと、球切れ時に点灯する球切れランプ１８ｄと、サイド飾りランプ１８ｅ，１８ｅと、入賞しなかった遊技球をアウト球として回収するアウト口４５とが設けられている。また、遊技盤１４には、多くの釘２８が打ち込まれており、遊技盤１４に発射された遊技球は、釘２８間を乱舞しながら落下する。
【００２５】
［パチンコ機１０の電気的構成］
次に、パチンコ機１０の電気的構成についてそれをブロックで示す図３を参照して説明する。
パチンコ機１０には、主基板１００が設けられており、この主基板１００には、マイクロプロセッサ１１０が搭載されている。マイクロプロセッサ１１０には、遊技の制御を実行するメインＣＰＵ１１２と、このメインＣＰＵ１１２が各種制御を実行するための各種制御プログラムが記録されたＲＯＭ１１４と、メインＣＰＵ１１２が各種制御プログラムを実行する際にＲＯＭ１１４から読出された制御プログラムや遊技中に発生する大当りに関するデータなどの各種データを一時的に格納するＲＡＭ１１６とが搭載されている。
【００２６】
主基板１００には、次に記載するものが電気的に接続されている。電源基板８０、賞球の払出しなどを制御する払出制御基盤２００、特別図柄表示装置３２、遊技盤１４に設けられたランプ類を制御するランプ制御装置７５、遊技中の効果音などを再生する音声制御装置７９、遊技球の第１種始動口２７の通過を検出する第１種始動口スイッチ２７ａ、入賞や大当りなどに関する遊技盤情報をパチンコホールの管理室などに設けられたコンピュータ（図示省略）へ送信するための遊技枠情報端子基板５２、盤面中継基板５１、遊技枠中継基板５３である。
【００２７】
払出制御基盤２００には、主基板１００から送出される制御コマンドを入力して動作するマイクロプロセッサ２１０が搭載されており、マイクロプロセッサ２１０には、賞球の払出しなどを制御するサブＣＰＵ２１２と、このサブＣＰＵ２１２が賞球の払出しなどの制御を実行するための各種制御プログラムが記録されたＲＯＭ２１４と、サブＣＰＵ２１２が各種制御プログラムを実行する際にＲＯＭ２１４から読出された制御プログラムや遊技中に発生する賞球数などの各種データを一時的に格納するＲＡＭ２１６とが搭載されている。
また、払出制御基盤２００には、電源基板８０、ＣＲ接続基板５６、発射モータ１５ｅを駆動するための発射モータ駆動基板１５ｃ、遊技枠情報端子基板５２および払出中継基板５５が電気的に接続されている。
【００２８】
遊技枠中継基板５３には、下受け皿２１が賞球で満杯になったことを検出する満杯検出スイッチ２１ｂおよびセンサ中継基板５４が電気的に接続されている。センサ中継基板５４は、賞球ユニット６２に備えられた賞球払出センサ６２ａ，６２ｂおよび払出中継基板５５と電気的に接続されている。賞球ユニット６２は、賞球払出センサ６２ａ，６２ｂおよび賞球払出モータ６２ｃを備える。賞球の払出機構は、賞球の払出しを効率良く行うために２カ所設けられており、各払出機構は賞球払出モータ６２ｃによって駆動される。また、賞球払出センサ６２ａは一方の機構に設けられており、賞球払出センサ６２ｂは他方の機構に設けられている。賞球払出センサ６２ａ，６２ｂによる検出信号は、センサ中継基板５４から遊技枠中継基板５３を介して主基板１００へ送出されるとともに、払出中継基板５５を介して払出制御基板２００へ送出される。そして払出制御基板２００に搭載されたサブＣＰＵ２１２は、賞球払出センサ６２ａ，６２ｂから送出された検出信号を取込み、払い出された賞球数をカウントする。たとえば、サブＣＰＵ２１２は、検出信号を取り込むごとに、１５個の賞球払出しを記憶するＲＡＭ２１６内のエリアの値から「１」を減算する。
【００２９】
払出中継基板５５には、貸球がなくなったことを検出する貸球切れスイッチ６１、賞球払出モータ６２ｃおよび貸球ユニット６３が電気的に接続されている。盤面中継基板５１には、次に記載するものが電気的に接続されている。普通電動役物２８を開閉させる普通電動役物ソレノイド２８ａ、普通図柄表示装置３４、普通図柄作動ゲート２６に設けられたゲートスイッチ２６ａ、大入賞口スイッチ４３ａ、袖入賞口２４への入賞を検出する袖入賞口スイッチ２４ａ、下入賞口２９への入賞を検出する下入賞口スイッチ２９ａ、天入賞口３１への入賞を検出する天入賞口スイッチ３１ａおよび大入賞口中継基板５０である。
【００３０】
大入賞口中継基板５０には、特定領域ソレノイド４２ｂ、大入賞口ソレノイド４３ｂおよび特定領域スイッチ４２ａが電気的に接続されている。
電源基板８０は、ＣＲ接続基板５６と電気的に接続されており、ＣＲ接続基板５６には、プリペイドカードの残りの度数を表示する度数表示基板やプリペイドカードを読取る装置などを備える遊技機外装置部分２２と電気的に接続されている。電源基板８０は、ＡＣ２４Ｖ（５０Ｈｚ／６０Ｈｚ）の主電源７０から電源の供給を受ける。
なお、この実施形態では、ゲートスイッチ２６ａ、各入賞口スイッチおよび賞球払出センサとして近接スイッチを用いる。
【００３１】
（音声制御装置７９の電気的構成）
ここで、音声制御装置７９の主な電気的構成について、それを示す図４を参照して説明する。
音声制御装置７９は、スピーカ７９ａ、スピーカ中継基板７９ｂ、アンプ７９ｃ、音源用ＩＣ７９ｄおよび音声制御基板７９ｆを備える。主基板１００は、入賞時や大当り発生時などに、スピーカ７９ａによって再生すべき内容を指示する制御コマンドを音声制御基板７９ｆに搭載されたＣＰＵ７９ｇへ送出する。ＣＰＵ７９ｇは、主基板１００からライン１００ｂを介して送出された制御コマンドを受信するとともに、その受信した制御コマンドの種類をＲＯＭ７９ｈに格納されたコンピュータプログラムに従って解析し、その解析結果は、一時的にＲＡＭ７９ｉに格納される。
【００３２】
続いてＣＰＵ７９ｇは、上記解析結果を音源用ＩＣ７９ｄへ送出する。続いて音源用ＩＣ７９ｄは、解析結果に対応した音源データを音源用ＲＯＭ７９ｅから読出すとともに、その読出した音源データをアナログの音声信号に変換する。その音声信号は、アンプ７９ｃによって所定の大きさに増幅され、スピーカ中継基板７９ｂを介してスピーカ７９ａに出力される。これにより、スピーカ７９ａは、主基板１００から送出された制御コマンドに対応した音声、たとえば入賞時や大当り発声時の効果音を再生する。
【００３３】
［主なハードウエア構成］
次に、パチンコ機１０の主なハードウエア構成についてそれを示す図５を参照して説明する。なお、ここでは、主基板１００のメインＣＰＵ１１２および払出制御基板２００のサブＣＰＵ２１２間のインターフェースにおけるハードウエア構成を例に挙げて説明する。
主基板１００のメインＣＰＵ１１２から出力された各種制御コマンドは、メインＣＰＵバス１１８を介して出力ポート１２０へ出力され、その出力された各種制御コマンドは、メインＣＰＵパラレル出力ポート１２４を介して出力バッファ１２６に一時的に蓄積された後、サブＣＰＵ２１２に接続された入力バッファ２２０に蓄積される。そして、メインＣＰＵ１１２から出力された転送信号が、メインＣＰＵバス１１８から出力ポート１２２、出力バッファ１２８および入力バッファ２２２を介してサブＣＰＵ２１２のトリガ入力（ＴＲＧ２）２２６に入力されると、入力バッファ２２０に蓄積されている各種制御コマンドがサブＣＰＵパラレル入力ポート２２８を介してサブＣＰＵ２１２の入力ポート２２４に取り込まれる。そして、サブＣＰＵ２１２は、取込んだ各種制御コマンドが何を意味する制御コマンドであるかなどの解析を行い、その解析結果に基づいて賞球ユニット６２に賞球払出命令を出力するなどの制御を行う。
なお、主基板１００のメインＣＰＵ１１２と払出制御基板２００以外の基板に搭載されたサブＣＰＵとの間のハードウエア構成も上述した構成と同じ構成である。
【００３４】
［電源基板８０の主要構成、電源基板８０と各基板との接続関係］
次に、電源基板８０の主要構成、電源基板８０と各基板との接続関係について図６および図７を参照して説明する。
図６は、電源基板８０の主要構成を各基板との接続関係と共に示す説明図であり、図７は、電源基板８０と各基板との接続関係の詳細を示す説明図である。
図６に示すように、主電源７０から供給された２４Ｖの交流電流は、フューズＦ１を介して整流回路８１によって３２Ｖの直流に変換され、主基板１００および払出制御基板２００にそれぞれ供給される。また、３２Ｖの直流は、ＤＣ／ＤＣコンバータ８２によって１２Ｖに変圧される。この１２Ｖの直流は、主基板１００、特別図柄表示装置３２、ランプ制御装置７５、音声制御装置７９および払出制御基板２００へそれぞれ供給される。また、主電源７０の交流２４Ｖは、フューズＦ２を介して２４Ｖライン８５によってＣＲ接続基板５６に供給される。
【００３５】
主基板１００に供給された３２Ｖの直流は、盤面中継基板５１（図３）に供給され、普通電動役物ソレノイド２８ａを駆動する。特別図柄表示装置３２に供給された１２Ｖの直流は、特別図柄表示器の液晶などを駆動し、ランプ制御装置７５に供給された１２Ｖの直流は、コーナー飾りランプ１８ｂや入賞ランプ１８ｃなどのランプ類を点灯または点滅させる。音声制御装置７９に供給された１２Ｖの直流は、音声回路を介してスピーカを駆動し、払出制御基板２００に供給された１２Ｖの直流は、払出中継基板５５を介して賞球ユニット６２や貸球ユニット６３に供給され、賞球払出モータ６２ｃなどを駆動する。また、払出制御基板２００に供給された３２Ｖの直流は、払出中継基板６９を介して貸球ユニット６３（図３）に供給され、供給する貸球を所定数で区切るシャッター部材を動作させるソレノイドを駆動する。
【００３６】
また、ＤＣ／ＤＣコンバータ８２によって１２Ｖに変圧された直流電流は、ＤＣ／ＤＣコンバータ８３によって５Ｖに変圧され、この５Ｖの直流は、主基板１００、特別図柄表示装置３２、ランプ制御装置７５、音声制御装置７９および払出制御基板２００へそれぞれ供給される。
主基板１００に供給された５Ｖの直流は、マイクロプロセッサ１１０（図３）の駆動電源となり、払出制御基板２００に供給された５Ｖの直流は、マイクロプロセッサ２１０（図３）の駆動電源となる。また、音声制御装置７９に供給された５Ｖの直流は、音声制御基板７９ｆ（図４）に搭載されたＣＰＵ７９ｇや音源用ＩＣ７９ｄの駆動電源となる。
【００３７】
つまり、各基板の電源は、総て単一の電源基板８０から供給されており、電源基板８０が各基板の電源を制御する。このため、製造機種ごとに基板構成が異なる場合であっても、電源基板８０から各基板へ電源供給ラインを配線するだけでよいため、電源の供給経路および各基板の変圧回路などを製造機種ごとに設計する必要がない。
したがって、基板設計の自由度を高めることができるため、パチンコ機の製造歩留まりを良くすることができる。また、各基板ごとに変圧回路を設ける必要がないため基板の省スペース化を図ることができる。
【００３８】
図７に示すように、電源基板８０には、主基板１００へ電源を供給するためのＮｏ．１〜６の６ピンのコネクタＣＮ２ａが取付けられており、このコネクタＣＮ２ａは、ケーブルＬ１によって主基板１００に取付けられたコネクタＣＮ１と接続される。ケーブルＬ１の一端には、コネクタＣＮ２ａと接続するための端子ＣＮ２ｂが取付けられており、他端には主基板１００側のコネクタＣＮ１と接続するための端子（図示せず）が取付けられている。
また、電源基板８０には、払出制御基板２００へ電源を供給するためのＮｏ．１〜８の８ピンのコネクタＣＮ３ａが取付けられており、このコネクタＣＮ３ａは、ケーブルＬ２によって払出制御基板２００に取付けられたコネクタＣＮ１と接続される。ケーブルＬ２の一端には、コネクタＣＮ３ａと接続するための端子ＣＮ３ｂが取付けられており、他端には払出制御基板２００側のコネクタＣＮ１と接続するための端子（図示せず）が取付けられている。
【００３９】
さらに、電源基板８０には、コネクタＣＮ７ａ，ＣＮ４ａ，ＣＮ５ａ，ＣＮ６ａ，ＣＮ１ａが取付けられている。コネクタＣＮ７ａは、ケーブルＬ３によってＣＲ接続基板５６と接続されており、ケーブルＬ３の一端にはコネクタＣＮ７ａと接続するための端子ＣＮ７ｂが取付けられており、他端にはＣＲ接続基板５６側のコネクタＣＮ２と接続するための端子（図示せず）が取付けられている。
コネクタＣＮ４ａは、ケーブルＬ４によって特別図柄表示装置３２に設けられた特別図柄制御基板３２ａと接続されており、ケーブルＬ４の一端にはコネクタＣＮ４ａと接続するための端子ＣＮ４ｂが取付けられており、他端には特別図柄制御基板３２ａ側のコネクタＣＮ１と接続するための端子（図示せず）が取付けられている。
【００４０】
コネクタＣＮ５ａは、ケーブルＬ５によってランプ制御装置７５に設けられたランプ制御基板７５ａと接続されており、ケーブルＬ５の一端にはコネクタＣＮ５ａと接続するための端子ＣＮ５ｂが取付けられており、他端にはランプ制御基板７５ａ側のコネクタＣＮ１と接続するための端子（図示せず）が取付けられている。
コネクタＣＮ６ａは、ケーブルＬ６によって音声制御装置７９に設けられた音声制御基板７９ａと接続されており、ケーブルＬ６の一端にはコネクタＣＮ６ａと接続するための端子ＣＮ６ｂが取付けられており、他端には音声制御基板７９ａ側のコネクタＣＮ１と接続するための端子（図示せず）が取付けられている。コネクタＣＮ１ａは、電源コードＬ７によって主電源７０と接続されており、電源コードＬ７の一端にはコネクタＣＮ１ａと接続するための端子ＣＮ１ｂが取付けられている。
【００４１】
また、ケーブルＬ４〜Ｌ６は端子のピンの数が同じであるため、共通のケーブルを用いることができる。
したがって、端子のピンの数がそれぞれ異なるケーブルを用いる場合よりもケーブルを選択する手間を省くことができるため、ケーブルの接続処理を容易かつ短時間で行うことができる。また、共通で用いることができるケーブルの数が多いため、端子のピンの数が異なるケーブルを何種類も製造する場合よりも製造コストを低減することができる。
【００４２】
［電圧監視機能］
次に、電源基板８０から各基板へ供給されている電源の電圧を監視する機能について図６、図７および図８（Ｂ）を参照して説明する。図８（Ｂ）は、電源電圧監視用ＩＣの主要構成を示す説明図である。
図６に示すように、電源基板８０には、各基板に供給される電源の電圧を監視する電源電圧監視用ＩＣ８４が設けられている。電源電圧監視用ＩＣ８４は、電圧検出ラインＡ１，Ａ２およびＡ３から、それぞれ３２Ｖライン８６，１２Ｖライン８７，５Ｖライン８８の電圧を検出する。
電源電圧監視用ＩＣ８４は、図８（Ｂ）に示すように、３２Ｖライン８６から検出した電圧をデジタル信号に変換するＡ／Ｄ変換回路８４ａと、１２Ｖライン８７から検出した電圧をデジタル信号に変換するＡ／Ｄ変換回路８４ｂと、５Ｖライ８８ンから検出した電圧をデジタル信号に変換するＡ／Ｄ変換回路８４ｃとを備える。各Ａ／Ｄ変換回路は、ＣＰＵ８４ｅに接続されており、ＣＰＵ８４ｅは、各Ａ／Ｄ変換回路から出力されたデジタル信号を取り込んで電圧を演算するとともに、その演算値に基づいて電圧低下などの判定を行う。ＣＰＵ８４ｅは、各基板と接続されており、判定結果によって各基板へＲＥＳＥＴ信号を出力し、所定電圧に低下した基板をリセットする。
【００４３】
［データのバックアップ機能］
次に、マイクロプロセッサ２１０に内蔵のＲＡＭ２１６に格納されたデータをバックアップする機能について図６および図８（Ａ）を参照して説明する。図８（Ａ）は、電源基板８０とマイクロプロセッサ２１０との接続関係を示す説明図である。なお、以下の説明においてサブ化基板とは、主基板１００および払出制御基板２００以外の音声制御基板７９ｆなどの各基板をいう。
図６に示すように、ＤＣ／ＤＣコンバータ８３と払出制御基板２００とを接続する電源供給ライン８３ａには、ダイオードＤ１が直列接続されており、そのダイオードＤ１の出力側にはバックアップ電源たるコンデンサＣ１が並列接続されている。このコンデンサＣ１は、ＤＣ／ＤＣコンバータ８３から供給される５Ｖの直流電流によって充電される。そのコンデンサＣ１の放電電流は、図８（Ａ）に示すようにケーブルＬ２の中のバックアップ電源供給ラインＬ２ａを介してマイクロプロセッサ２１０の内蔵ＲＡＭバックアップ用電源端子ＶＢＢに供給される。
【００４４】
また、図８（Ａ）に示すように、電圧監視用ＩＣ８４の出力の１つは、マイクロプロセッサ２１０のＮＭＩ（ノン・マスクブル・インタラプト）端子に接続されている。
ここで、ケーブルＬ２の一端に取付けられたコネクタＣＮ３ｂ（図７）を電源基板８０に設けられたコネクタＣＮ３ａから外すか、あるいは、ケーブルＬ２の他端に取付けられたコネクタ（図示せず）を払出制御基板２００側のコネクタＣＮ１（図７）から外すことにより、コンデンサＣ１からのバックアップ電源の供給を停止させることができる。これにより、ＲＡＭ２１６に格納されている賞球の払出しに重要なデータが静電気ノイズや不正行為などによって書換えられた場合であっても、迅速かつ容易にバックアップ電源の供給を停止させることができるため、データの書換えによる損失を最小限にくい止めることができる。
なお、この実施形態では、コンデンサＣ１は、電気二重層コンデンサであり、公称静電容量は０．１Ｆ、定格電圧５．５Ｖである。また、ケーブルＬ１〜Ｌ６は、ＦＰＣ（フレキシブル・プリント・サーキット）である。
【００４５】
［電源および払出制御基板の主な制御］
次に、各基板の電源の制御および払出制御基板２００の主な制御について図９ないし図１３を参照して説明する。
図９はサブＣＰＵ２１２が実行するプログラムスタート処理の流れを示すフローチャートであり、図１０はサブＣＰＵ２１２が実行するメインプログラム処理の流れを示すフローチャートである。図１１はサブＣＰＵ２１２が実行するコマンド入力処理の流れを示すフローチャートであり、図１２はサブＣＰＵ２１２が実行するＮＭＩ割込み処理の流れを示すフローチャートである。図１３は、各基板の電源の立上げから立下がりを示すタイミングチャートである。
【００４６】
（電源の立上げ）
主電源７０（図６）を立上げると、ＤＣ／ＤＣコンバータ８３から各基板へ５Ｖ電源が供給される。そして、各基板に搭載されたマイクロプロセッサに接続された電圧監視用ＩＣの最低動作電圧以上になると、総ての基板においてシステムリセット信号（ローレベル）が出力され安定する。続いて５Ｖ電源が電圧Ｖusに達してから時間Ｔrs後にサブ化基板のシステムリセット信号が解除され（ローレベル→ハイレベル）、各サブ化基板それぞれの制御が開始される。このとき、音声制御基板７９ｆに搭載されたＣＰＵ７９ｇは、自身の機能をチェックした後に制御を開始する。
そしてＤＣ／ＤＣコンバータ８２から各基板に１２Ｖ電源が供給され、その１２Ｖ電源が電圧Ｖuhに達してから時間Ｔrh後に払出制御基板２００のシステムリセット信号が解除され、サブＣＰＵ２１２（図８（Ａ））は、セキュリティチェックを実行する。このセキュリティチェックでは、ＲＯＭ２１４に記録されているコンピュータプログラムに異常が存在しないかなどのチェックを行う。続いてセキュリティチェックが終了すると、サブＣＰＵ２１２は動作を開始する。
【００４７】
（サブＣＰＵ２１２のプログラムスタート処理）
ここで、サブＣＰＵ２１２が実行するプログラムスタート処理について図９を参照して説明する。
サブＣＰＵ２１２は、割込み禁止を設定し（ステップ（以下、Ｓと略す）１０）、メインルーチンからサブルーチンへ移行するときにメインルーチンのアドレスを保持するためのスタックポインタをアドレスのボトムに設定する（Ｓ１２）。続いてサブＣＰＵ２１２は、ＲＡＭ２１６へのアクセス許可を設定し（Ｓ１４）、割込みモードにモード２を設定する（Ｓ１６）。続いてサブＣＰＵ２１２は、インタラプトレジスタにモード２で使用するアドレスを設定し（Ｓ１８）、ＲＡＭ２１６のチェックデータが正しいか否か、たとえばＡ５Ａ５Ｈであるか否かを判定し（Ｓ２０）、チェックデータが正しい場合は（Ｓ２０：Ｙｅｓ）、ＲＡＭ２１６内のバックアップ領域以外を０クリア（初期化）し、チェックデータが正しくない場合は（Ｓ２０：Ｎｏ）、ＲＡＭ２１６の全領域（たとえば２５６バイト）を総て０クリア（初期化）するとともにチェックデータ（たとえばＡ５Ａ５Ｈ）をストアする（Ｓ２４）。
【００４８】
続いてサブＣＰＵ２１２は、サブＣＰＵ２１２の暴走を監視するタイマであるウオッチドッグタイマなどの内蔵ディバイスの初期設定を行い（Ｓ２６）、作業領域の初期設定を行う（Ｓ２８）。続いてサブＣＰＵ２１２は、割込み許可を設定し（Ｓ３０）、このＳ３０を繰り返す無限ループに移行する。
そして、図１３に示すように１２Ｖ電源が電圧Ｖumに達してから時間Ｔrm後に主基板１００のシステムリセット信号が解除され、主基板１００のメインＣＰＵ１１２はセキュリティチェックを実行した後に動作を開始する。この段階で、パチンコ機１０が遊技可能な状態になる。
以上のように、サブ化基板、払出制御基板２００、主基板１００の順序で制御を開始することができるため、主基板１００が管理する総ての基板において主基板１００からのコマンド受信漏れが発生することがない。
特に、主基板１００から制御コマンドを入力する特別図柄表示装置３２が、制御コマンドを出力する主基板１００よりも先に制御を開始することができるため、特別図柄表示装置３２が、主基板１００から出力される制御コマンドの一部または全部を入力できなくなるおそれがない。
【００４９】
（サブＣＰＵ２１２のメインプログラム処理）
ここで、払出制御基板２００のサブＣＰＵ２１２が実行するメインプログラム処理の流れについて図１０を参照して説明する。
このメインプログラム処理は、ＣＴＣ（タイマカウンタ）２１８（図８（Ａ））のチャンネル３割込みによって実行される。サブＣＰＵ２１２は、割込み許可を設定し（Ｓ１００）、ウオッチドッグタイマをリスタートさせる（Ｓ２００）。続いてサブＣＰＵ２１２は、データやコマンドの出力処理（Ｓ３００）、入力処理（Ｓ４００）、払い出す賞球数の記憶や払出命令などの賞球処理（Ｓ５００）、ＣＲ接続基板５６（図３）からのデータに基づいて貸球ユニット６３を制御する貸球処理（Ｓ６００）を実行する。
【００５０】
（サブＣＰＵ２１２のコマンド入力処理）
次に、サブＣＰＵ２１２が実行するコマンド入力処理の流れについて図１１を参照して説明する。
このコマンド入力処理は、ＣＴＣ２１８のチャンネル２割込みによって実行される。サブＣＰＵ２１２は、主基板１００から送出された払出コマンドなどの制御コマンドを入力し（Ｓ５０）、その入力した制御コマンドをチェックする（Ｓ５２）。たとえば、制御コマンドは８ビットの信号で構成された２バイトであり、それを１バイトずつに振り分ける。続いてサブＣＰＵ２１２は、その入力した制御コマンドが何を意味する制御コマンドであるか、たとえば５個の賞球の払出命令を示すものか、１５個の賞球の払出命令を示すものかなどを解析し（Ｓ５４）、割込み許可を設定する（Ｓ５６）。
このように、コマンド入力処理はチャンネル２割込みに割り当てられており、後述するＮＭＩ割込み処理に続く優先順位第２位で実行されるため、たとえばサブＣＰＵ２１２が賞球払出モータ６２ｃへパルス出力を行っているときに主基板から賞球払出の制御コマンドが送信された場合であっても、その制御コマンドの解析を優先して行うことができる。
したがって、主基板１００からの制御コマンド受信の取りこぼしによる賞球払出ミスや賞球払出の遅れなどをなくすことができる。
【００５１】
（電源の立下げ）
パチンコホールの営業終了時の電源遮断、停電、あるいは電源の異常などにより、主電源７０が遮断され、１２Ｖ電源が電圧Ｖdmに達すると、主基板１００にシステムリセット信号が発生する（ハイレベル→ローレベル）。続いて１２Ｖ電源が電圧Ｖdh（たとえば１０．３Ｖ）に達するとＮＭＩ信号が生成され、このＮＭＩ信号は時間Ｔnmiの期間継続する。この時間Ｔnmiの期間内に賞球数などのデータがＲＡＭ２１６にバックアップされる。このとき、コンデンサＣ１（図６）の放電電流がマイクロプロセッサ２１０のバックアップ用電源端子ＶＢＢ（図８（Ａ））に供給されるため、ＲＡＭ２１６は賞球データなどのデータの記憶を維持することができる。
また、ゲートスイッチ２６ａおよび各入賞口スイッチの動作電圧は、主基板１００がリセットする電圧Ｖdmよりも低く設定されているため、主基板１００の電圧が低下した場合であっても、遊技球が図柄作動口を通過したことや入賞を検出することができるため、遊技者が不利益をこうむるおそれがない。
さらに、賞球払出センサ６２ａ，６２ｂの動作電圧は、払出制御基板２００がリセットする電圧Ｖdhよりも低く設定されているため、払出制御基板２００が電圧Ｖdhに低下した場合であっても、賞球数を正確にカウントすることができる。
【００５２】
（サブＣＰＵ２１２のＮＭＩ割込み処理）
ここで、サブＣＰＵ２１２が実行するＮＭＩ割込み処理について図１２を参照して説明する。
サブＣＰＵ２１２は、ＮＭＩ信号が生成されると、ＲＡＭ２１６に対するアクセスレジスタにアクセス禁止を設定する（Ｓ７０）。この割込み処理は、他の割込み処理よりも最優先で実行される。つまり、ＲＡＭ２１６へのアクセスを禁止することにより、ＲＡＭ２１６に格納されている賞球データが書き換えられてしまうのを防止する。
【００５３】
たとえば、ＲＡＭ２１６をバックアップするタイミングのときに、既に他の割込み処理が実行されており、新たな割込みを禁止していた場合に前記他の割込み処理の処理時間が長くなると、その後に割込み処理が許可され、ＲＡＭ２１６へのアクセスを禁止しようとしても間に合わず、ＲＡＭ２１６の記憶内容の一部または全部を破壊してしまうおそれがある。
そこで、ＮＭＩ割込み処理によってＲＡＭ２１６へのアクセスを禁止することにより、ＲＡＭ２１６の記憶内容の破壊を防止する。
そして、時間Ｔnmiが経過するとＮＭＩ信号が停止し、払出制御基板２００にシステムリセット信号が発生し、払出制御基板２００がリセットされる。続いて、５Ｖ電源が電圧Ｖdsに達すると、音声制御装置７９などのサブ化基板にシステムリセット信号が発生し、サブ化基板がリセットされる。
つまり、主制御回路の制御を終了した後に音声出力装置の制御を終了することにより、少なくとも電源遮断直前に主制御回路から音声出力装置に送出された制御コマンドを音声出力装置が受信できなくなるという事態を回避できるため、音声出力装置によって音声を僅かな時間でも出力できる。
したがって、電源遮断直前に遊技球が入賞したことが検出されたことを遊技者に知らせることができる。
なお、ＲＡＭ２１６がバックアップされている期間中に電源が立ち上がった場合は、サブＣＰＵ２１２は、ＲＡＭ２１６に格納されている賞球数を参照し、賞球払出モータ６２ｃ（図３）を駆動し、上記賞球数に対応する賞球を払出す。
【００５４】
（電源監視処理）
次に、電源電圧監視用ＩＣ８４に設けられたＣＰＵ８４ｅが実行する電源電圧監視処理の流れについて、それを示す図１４のフローチャートを参照して説明する。なお、ここでは、１２Ｖライン８７の電圧を監視する場合を例に挙げて説明する。
ＣＰＵ８４ｅは、図示しないタイマからのタイミング信号を取り込んで、電源電圧を検出するタイミングであると判定すると（Ｓ８０：Ｙｅｓ）、制御ライン８４ｆ（図８（Ｂ））を介して各Ａ／Ｄ変換回路へ制御信号を送出する（Ｓ８２）。この制御信号を取込んだ各Ａ／Ｄ変換回路は、それぞれの電圧ラインから電流を取込み、その取込んだ電流の電圧値をデジタル信号に変換し、ＣＰＵ８４ｅへ送出する。
【００５５】
そしてＣＰＵ８４ｅは、取込んだデジタル信号をカウントして電圧Ｖ２を演算し、その電圧Ｖ２が所定電圧以下であるかを判定する（Ｓ８６）。ここで、所定電圧とは、たとえば基板が機能するために最低限必要な動作電圧であり、１２Ｖ電源の基板では、たとえば、１０．３Ｖである。続いてＣＰＵ８４ｅは、電圧Ｖ２が１０．３Ｖ以下である場合は（Ｓ８６：Ｙｅｓ）、１２Ｖの電源によって機能している各基板へＲＥＳＥＴ信号を送出し（Ｓ８８）、パチンコ機１０の所定箇所（たとえば、ＲＥＳＥＴ信号を送出する基板上、あるいはパチンコ機１０の外部から視認可能な箇所など）に設けられた報知ＬＥＤ８９（図６）を点灯させる（Ｓ９０）。この報知ＬＥＤ８９の点灯により、電源電圧の低下により、機能しなくなった基板が発生したことを報知することができる。このため、基板の機能を復活させるための処置を早期に行うことができる。また、電源電圧が正常な電圧に復活すると、電源電圧監視用ＩＣ８４から上記リセットされた各基板へリセット解除信号が送出され、各基板のリセット状態が解除され、各基板が制御を再開する。
【００５６】
以上のように、第１実施形態のパチンコ機１０を使用すれば、ＤＣ／ＤＣコンバータ８２によって供給される１２Ｖ電源の電圧上昇特性を利用することにより、音声制御装置７９のシステムリセットを解除した後に主基板１００のシステムリセットを解除することができるため、主基板１００から送出する制御コマンドの一部または全部を音声制御装置７９が入力できなくなるおそれがない。
したがって、正確な音声を出力できなかったりするおそれがない。
また、１つの電源電圧監視用ＩＣ８４が各基板の電源電圧を監視し、ある電圧の異常を検出すると、その電圧が供給されている各基板を同時にリセットし、あるいは、リセット状態を解除できるため、各基板の制御タイミングを高精度で制御できる。しかも、各基板ごとに電源電圧監視用ＩＣを設ける必要がないため、その分、各基板の省スペース化を図ることができる。
【００５７】
さらに、各基板に電源を供給する電源供給手段も単一であるため、製造機種ごとに基板構成が異なる場合であっても、電源基板から各基板へ電源供給ラインを配線するだけでよいため、電源の供給経路および各基板の変圧回路などを製造機種ごとに設計する必要がない。
したがって、基板設計の自由度を高めることができるため、パチンコ機の製造歩留まりを良くすることができる。また、各基板ごとに変圧回路を設ける必要がないため基板の省スペース化を図ることができる。
なお、メインＣＰＵ１１２またはサブＣＰＵ２１２によって電圧監視を行うようにすることもできる。この場合、電圧監視を他の処理と独立させてもよいし、割込み処理にすることもできる。
【００５８】
〔第２実施形態〕
次に、この発明に係る第２実施形態のパチンコ機について図１５ないし図１７を参照して説明する。
この第２実施形態のパチンコ機は、各基板の制御開始および制御終了をソフト的に行うことを特徴とする。
図１５は各基板の制御を行う基板制御ＩＣの主要構成を示す説明図である。図１６は図１５に示すＣＰＵ３０２が実行する制御開始処理の流れを示すフローチャートであり、図１７はＣＰＵ３０２が実行する制御終了処理の流れを示すフローチャートである。
【００５９】
図１５に示すように、基板制御ＩＣ３００は、１２Ｖラインおよび５Ｖラインから取込んだ電圧をそれぞれＡ／Ｄ変換回路８４ｂ，８４ｃを用いてデジタル信号に変換し、ＣＰＵ３０２は、各Ａ／Ｄ変換回路からデジタル信号を取込み、ＲＯＭ３０４に格納されたコンピュータプログラムにしたがって各電圧値を演算するとともに、各基板の制御開始順序および制御終了順序を制御する。ＲＡＭ３０６は、ワークエリアまたはＣＰＵ３０２の演算値の一時的な記憶などに用いられる。ＣＰＵ３０２は、プログラム実行時に各基板へリセット信号またはリセット解除信号を送出する。
【００６０】
（制御開始処理）
ＣＰＵ３０２は、主電源７０から電源が供給されたことを検出し（Ｓ７００：Ｙｅｓ）、５Ｖライン８８から取込んだ電圧Ｖ１が５Ｖに上昇したことを検出すると（Ｓ７０２：Ｙｅｓ）、各基板へシステムリセット信号を送出する（Ｓ７０４）。続いてＣＰＵ３０２は、各基板へシステムリセット信号を送出してからの経過時間Ｔ１が予め設定されている時間Ｔrsに達したことを検出すると（Ｓ７０６：Ｙｅｓ）、サブ化基板へ送出しているシステムリセット信号を解除する（Ｓ７０８）。続いてＣＰＵ３０２は１２Ｖライン８７から取込んだ電圧Ｖ２が電圧Ｖusに上昇したことを検出し（Ｓ７１０：Ｙｅｓ）、電圧Ｖ２が電圧Ｖusに上昇してからの経過時間Ｔ２が予め設定されている時間Ｔrhに達したことを検出すると（Ｓ７１２：Ｙｅｓ）、払出制御基板２００へ送出しているシステムリセット信号を解除する（Ｓ７１４）。
【００６１】
続いてＣＰＵ３０２は、電圧Ｖ２が電圧Ｖumに上昇したことを検出し（Ｓ７１６：Ｙｅｓ）、電圧Ｖ２が電圧Ｖumに上昇してからの経過時間Ｔ３が予め設定されている時間Ｔrmに達したことを検出すると（Ｓ７１８：Ｙｅｓ）、主基板１００へ送出しているシステムリセット信号を解除する（Ｓ７２０）。
このように、ＣＰＵ３０２は５Ｖライン８８および１２Ｖライン８７の電圧を検出することにより、各基板の制御開始タイミングを制御することができる。
また、コンピュータプログラム中に設定されている時間Ｔrs，Ｔrh，Ｔrmおよび電圧Ｖus，Ｖumを変更することにより、各基板の制御開始タイミングを容易に変更することができる。
【００６２】
（制御終了処理）
ＣＰＵ３０２は、主電源７０からの電源供給が停止したことを検出し（Ｓ８００：Ｙｅｓ）、１２Ｖライン８７から取込んだ電圧Ｖ２が予め設定されている電圧Ｖdmに低下したことを検出すると（Ｓ８０２：Ｙｅｓ）、主基板へシステムリセット信号を送出する（Ｓ８０４）。続いてＣＰＵ３０２は、電圧Ｖ２が予め設定されている電圧Ｖdhに低下したことを検出し（Ｓ８０６：Ｙｅｓ）、電圧Ｖ２が電圧Ｖdhに低下してからの経過時間Ｔ３が予め設定されている時間Ｔnmiに達したことを検出すると（Ｓ８０８：Ｙｅｓ）、払出制御基板２００にシステムリセット信号を送出する（Ｓ８１０）。なお、電圧Ｖ２が電圧Ｖdhに低下したタイミングで前述のＮＭＩ割込み処理が実行され、時間Ｔmniの期間にＲＡＭ２１６ のバックアップ処理が実行される。
【００６３】
続いてＣＰＵ３０２は、５Ｖライン８８から取込んだ電圧Ｖ１が予め設定されている電圧Ｖdsに低下したことを検出すると（Ｓ８１２：Ｙｅｓ）、サブ化基板にシステムリセット信号を送出する（Ｓ８１４）。
このように、ＣＰＵ３０２は５Ｖライン８８および１２Ｖライン８７の電圧を検出することにより、各基板の制御終了タイミングを制御することができる。
また、コンピュータプログラム中に設定されている電圧Ｖdm，Ｖdsを変更することにより、各基板の制御終了タイミングを容易に変更することができる。また、電圧Ｖdhを変更することにより、ＮＭＩ割込み処理を実行するタイミングを変更することができ、時間Ｔnmiを変更することによりバックアップ処理を行う期間を変更することができる。
なお、上述の制御開始処理または制御終了処理をメインＣＰＵ１１２またはサブＣＰＵ２１２あるいはサブ化基板に設けられたＣＰＵが実行するように構成することもできる。
【００６４】
［各請求項と実施形態との対応関係］
サブＣＰＵ２１２が実行する図１２のＳ７０が請求項３に係るアクセス禁止手段として機能する。
【図面の簡単な説明】
【図１】この発明に係る実施形態のパチンコ機を正面から見た説明図である。
【図２】図１に示すパチンコ機１０に備えられた遊技盤１４の主要構成を示す説明図である。
【図３】パチンコ機１０の電気的構成をブロックで示す説明図である。
【図４】音声制御装置７９の主な電気的構成を示す説明図である。
【図５】パチンコ機１０の主なハードウエア構成を示す説明図である。
【図６】電源基板８０の主要構成を各基板との接続関係と共に示す説明図である。
【図７】電源基板８０と各基板との接続関係の詳細を示す説明図である。
【図８】図８（Ａ）は、電源基板８０とマイクロプロセッサ２１０との接続関係を示す説明図であり、図８（Ｂ）は、電源電圧監視用ＩＣの主要構成を示す説明図である。
【図９】サブＣＰＵ２１２が実行するプログラムスタート処理の流れを示すフローチャートである。
【図１０】サブＣＰＵ２１２が実行するメインプログラム処理の流れを示すフローチャートである。
【図１１】サブＣＰＵ２１２が実行するコマンド入力処理の流れを示すフローチャートである。
【図１２】サブＣＰＵ２１２が実行するＮＭＩ割込み処理の流れを示すフローチャートである。
【図１３】各基板の電源の立上げから立下がりを示すタイミングチャートである。
【図１４】ＣＰＵ８４ｅが実行する電源電圧監視処理の流れを示すフローチャートである。
【図１５】各基板の制御を行う基板制御ＩＣの主要構成を示す説明図である。
【図１６】図１５に示すＣＰＵ３０２が実行する制御開始処理の流れを示すフローチャートである。
【図１７】ＣＰＵ３０２が実行する制御終了処理の流れを示すフローチャートである。
【符号の説明】
１０ パチンコ機
７０ 主電源
７９ 音声制御装置
８０ 電源基板
１００ 主基板
１１０ マイクロプロセッサ
１１２ メインＣＰＵ
２００ 払出制御基板
２１０ マイクロプロセッサ
２１２ サブＣＰＵ
２１６ ＲＡＭ（賞球データ記憶媒体）
３０４ ＲＯＭ
Ｃ１ コンデンサ（バックアップ電源）

Claims (4)

1. 制御コマンドを出力する主基板と、
   この主基板から出力される制御コマンドを入力して賞球の払出しを制御する払出制御基板と、
   前記主基板から出力される前記制御コマンドを入力した際に音声を出力する音声制御装置と、
   主電源から供給される電源に基づいて５Ｖ電源および１２Ｖ電源を生成し、その５Ｖ電源および１２Ｖ電源をそれぞれ５Ｖラインおよび１２Ｖラインを介して前記主基板、音声制御装置および払出制御基板へそれぞれ供給する電源基板と、
   前記５Ｖラインおよび１２Ｖラインから取込んだ電圧をそれぞれデジタル信号に変換するＡ／Ｄ変換回路と、
   このＡ／Ｄ変換回路から出力される各デジタル信号を取込み、各電圧値を演算するとともに、前記主基板、音声制御装置および払出制御基板の制御開始順序および制御終了順序を制御するＣＰＵとを備えており、
   前記制御開始順序の制御は、
   前記主電源から前記電源基板へ電源が供給されたことを検出し、前記５Ｖラインから取込んだ電圧Ｖ１が５Ｖに上昇したことを検出したときに前記主基板、音声制御装置および払出制御基板へシステムリセット信号を送出し、その送出からの経過時間Ｔ１が予め設定されている時間Ｔrsに達したことを検出したときに前記音声制御装置へ送出しているシステムリセット信号を解除し、続いて、前記１２Ｖラインから取込んだ電圧Ｖ２が電圧Ｖ uhに上昇したことを検出し、その上昇してからの経過時間Ｔ２が予め設定されている時間Ｔrhに達したことを検出したときに前記払出制御基板へ送出しているシステムリセット信号を解除し、続いて、電圧Ｖ２が電圧Ｖum（Ｖ um ＞Ｖ uh ）に上昇したことを検出し、その上昇してからの経過時間Ｔ３が予め設定されている時間Ｔrmに達したことを検出したときに前記主基板へ送出しているシステムリセット信号を解除することにより、音声制御装置、払出制御基板、主基板の順に制御を開始させるという制御内容であることを特徴とするパチンコ機。
2. 前記制御終了順序の制御は、
   前記主電源からの電源供給が停止したことを検出したときに、システムリセット信号を前記主基板、払出制御基板、音声制御装置の順に送出する制御内容であることを特徴とする請求項１に記載のパチンコ機。
3. 払出すべき賞球の数を示すデータを記憶する賞球データ記憶媒体と、
   前記システムリセット信号を前記主基板へ送出した後、前記システムリセット信号を前記払出制御基板へ送出する前に、前記賞球データ記憶媒体へのアクセスを所定の時間禁止するアクセス禁止手段とを備えたことを特徴とする請求項２に記載のパチンコ機。
4. 前記賞球データ記憶媒体に記憶されているデータをバックアップするバックアップ電源を備えたことを特徴とする請求項３に記載のパチンコ機。

Images