JP3821991B2 - Switching circuit - Google Patents
Switching circuit Download PDFInfo
- Publication number
- JP3821991B2 JP3821991B2 JP14737799A JP14737799A JP3821991B2 JP 3821991 B2 JP3821991 B2 JP 3821991B2 JP 14737799 A JP14737799 A JP 14737799A JP 14737799 A JP14737799 A JP 14737799A JP 3821991 B2 JP3821991 B2 JP 3821991B2
- Authority
- JP
- Japan
- Prior art keywords
- base
- bipolar transistor
- semiconductor region
- type
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【0001】
【発明の属する技術分野】
この発明は、スイッチング回路及びスイッチング素子に関し、特に、スイッチング回路が発生する電力損失が少なくスイッチング回路、及びそのようなスイッチング回路を製造するために用いるスイッチング素子に関する。
【0002】
【従来の技術】
半導体からなるスイッチング素子としては、バイポーラトランジスタやサイリスタやトライアックが用いられている。
【0003】
【発明が解決しようとする課題】
しかし、バイポーラトランジスタは、そのエミッタ−コレクタ間をオン及びオフするために、ベースにベース電流を流す必要がある。そして、エミッタ−コレクタ間に大きな電流を流すためにバイポーラトランジスタを用いる場合は、そのベースに供給すべきベース電流も大きなものである必要があり、電力消費が大きくなる。
【0004】
また、バイポーラトランジスタのエミッタ−コレクタ間をオンさせるためには、オンさせる間、ベース電流を継続的に流す必要があるため、エミッタ−コレクタ間をオンさせる時間が長くなるほど、電力消費も増大する。
【0005】
さらに、バイポーラトランジスタにおいては、飽和状態でベース−エミッタ間を逆バイアス状態に転じさせたとき、ベース及びコレクタに蓄積されたキャリアが再結合により消滅するまでの間オン状態が継続するため、スイッチング速度が遅くなる、という問題がある。
【0006】
一方、サイリスタを用いた場合、サイリスタのアノード−カソード間をオンさせるためには、ゲートに、一定時間所定のトリガパルスを入力すればよく、ゲートに継続的に電流を流す必要はない。しかし、サイリスタは、オン状態にあるときのアノード−カソード間の抵抗値(オン抵抗)が大きく、従ってサイリスタ自身によって消費される電力が大きい。
【0007】
この発明は、上記実状に鑑みてなされたもので、スイッチングが高速で、電力の損失が少ないスイッチング回路、及び、そのようなスイッチング回路の製造を容易にするスイッチング素子を提供することを目的とする。
【0008】
【課題を解決するための手段】
上述した課題を解決し、目的を達成するため、本発明にかかるスイッチング回路は、第1導電型の第1の半導体領域と、前記第1の半導体領域に接合された第2導電型の第2の半導体領域と、前記第1の半導体領域に接合された第2導電型の第3の半導体領域と、前記第2の半導体領域に接合された第1導電型の第4の半導体領域と、前記第3の半導体領域に接合された第1導電型の第5の半導体領域と、を備えた半導体素子において、負荷の一端を接続した前記第1の半導体領域がコレクタ、前記第4の半導体領域がエミッタ、前記第2の半導体領域がベースとしてそれぞれ機能する第1のバイポーラトランジスタと、前記第2の半導体領域がコレクタ、前記第3の半導体領域がエミッタ、前記第1の半導体領域がベースとしてそれぞれ機能する第2のバイポーラトランジスタと、前記第5の半導体領域がコレクタ、前記第1の半導体領域がエミッタ、前記第3の半導体領域がベースとしてそれぞれ機能する第3のバイポーラトランジスタと、を構成し、前記第2のバイポーラトランジスタのエミッタに一端が接続された第1抵抗と、前記第3のバイポーラトランジスタのコレクタに一端が接続された第2抵抗と、を備えることにより、前記第1導電型がN型、前記第2導電型がP型であるとき、前記負荷、前記第1抵抗、前記第2抵抗の各他端に直流電源の正電位を印加し、かつ第1のバイポーラトランジスタのエミッタに該直流電源の負電位を印加し、前記第1導電型がP型、前記第2導電型がN型であるとき、前記負荷、前記第1抵抗、前記第2抵抗の各他端に前記直流電源の負電位を印加し、かつ第1のバイポーラトランジスタのエミッタに該直流電源の正電位を印加し、前記第1導電型がN型、前記第2導電型がP型であるとき、前記第1のバイポーラトランジスタのベースに接続された制御端から該ベースに正電流を流し、前記第1導電型がP型、前記第2導電型がN型であるとき、前記第1のバイポーラトランジスタのベースに接続された制御端から該ベースに負電流を流すことにより、前記第1のバイポーラトランジスタおよび前記第2のバイポーラトランジスタのそれぞれをオンとして前記負荷に電流を流し、かつ、前記第1バイポーラトランジスタのベースに接続された前記制御端への前記正または負電流を停止しても、該第1および第2のバイポーラトランジスタはオンを継続し、前記第2のバイポーラトランジスタを通じて前記第1のバイポーラトランジスタのベースに供給される電流を遮断することにより、前記第1のバイポーラトランジスタがオフすることに起因し、前記第2のバイポーラトランジスタがオフし、前記第3のバイポーラトランジスタのベース電位が前記直流電源の電位と同電位となることにより前記第3のバイポーラトランジスタのコレクタ・エミッタ間が同電位となり、該第3のバイポーラトランジスタのエミッタ電位が前記直流電源の電位と同電位となることにより前記負荷に流れる電流を遮断することを特徴とする。
【0009】
このようなスイッチング回路によれば、第1のバイポーラトランジスタがいったん飽和すれば、導通した第2のバイポーラトランジスタが、第1のバイポーラトランジスタのベースにベース電流を供給し続け、第1のバイポーラトランジスタを飽和させ続ける。このため、第1のバイポーラトランジスタを飽和させ続けるために制御電流を継続的に供給する必要はない。また、第2のバイポーラトランジスタが第1のバイポーラトランジスタのベースに供給するベース電流の大きさは、制御用負荷により制限される。従って、このようなスイッチング回路のスイッチングは高速で、また、電力の損失も少ない。
【0010】
このようなスイッチング素子の第2のバイポーラトランジスタの電流路に直列に制御用負荷を接続し、第1のバイポーラトランジスタの電流路に直列に外部の負荷を接続し、第1のバイポーラトランジスタの電流路及び外部の負荷が形成する直列回路の両端間と、第2のバイポーラトランジスタの電流路及び制御用負荷が形成する直列回路の両端間と、に電圧を印加したとする。この場合、第1のバイポーラトランジスタのベースに制御電流が供給されることにより第1のバイポーラトランジスタがいったん飽和すれば、導通した第2のバイポーラトランジスタが、第1のバイポーラトランジスタのベースにベース電流を供給し続け、第1のバイポーラトランジスタを飽和させ続ける。このため、第1のバイポーラトランジスタを飽和させ続けるために制御電流を継続的に供給する必要はない。また、第2のバイポーラトランジスタが第1のバイポーラトランジスタのベースに供給するベース電流の大きさは、制御用負荷により制限される。従って、このようなスイッチング素子によれば、スイッチングが高速で、また、電力の損失が少ないスイッチング回路が容易に製造される。
【0011】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態を説明する。
【0012】
(第1の実施の形態)
図1は、この発明の第1の実施の形態にかかるスイッチング回路の構成を示す回路図である。図示するように、このスイッチング回路は、スイッチング素子Qと、抵抗器R1及びR2と、電源DCVとより構成される。
【0013】
スイッチング素子Qは、例えば、図1に示すように、コレクタC、ベースB1、サブベースB2及びエミッタEを備えている。
【0014】
コレクタCは、n型半導体領域(以下、n型領域と呼ぶ)からなる。コレクタCには、外部接続用のコレクタ端子tCが接続されている。
【0015】
ベースB1及びサブベースB2は、いずれもp型半導体領域(以下、p型領域と呼ぶ)からなり、互いが直接に接することなく、各々コレクタCに接合されている。ベースB1には、外部接続用のベース端子tB1が接続されており、サブベースB2には、外部接続用のサブベース端子tB2が接続されている。ベース端子tB1は、このスイッチング回路の制御端を形成する。
【0016】
エミッタEはn型領域からなり、ベースB1に接合されていて、外部接続用のエミッタ端子tEが接続されている。
【0017】
スイッチング素子Qにおいては、コレクタC、ベースB1及びエミッタEが第1のバイポーラトランジスタを形成し、ベースB1、コレクタC及びサブベースB2が第2のバイポーラトランジスタを形成する。ただし、第1のバイポーラトランジスタにおいては、コレクタCがコレクタとして機能し、ベースB1がベースとして機能し、エミッタEがエミッタとして機能する。また、第2のバイポーラトランジスタにおいては、ベースB1がコレクタとして機能し、コレクタCがベースとして機能し、サブベースB2がエミッタとして機能する。
【0018】
抵抗器R1は、電源DCVの後述する正極とスイッチング素子Qのサブベース端子tB2との間に接続されている。抵抗器R2は、スイッチング素子Qのベース端子tB1及びエミッタ端子tEの間に接続されている。
【0019】
電源DCVは正極及び負極を備える。電源DCVの正極は、抵抗器R1の両端のうちスイッチング素子Qのサブベース端子tB2に接続されていない方に接続されており、電源DCVの負極は、スイッチング素子Qのエミッタ端子tEに接続されている。
【0020】
電源DCVの正極と、スイッチング素子Qのコレクタ端子tCとの間に外部の負荷Zを接続し、電源DCVの正極より、電源DCVの負極の電位を基準として正極性の電圧が供給された場合、このスイッチング回路は、以下説明する動作を行う。
【0021】
まず、このスイッチング回路の制御端が実質的に開放されている場合(すなわち、このスイッチング回路からみて、当該制御端及びスイッチング素子Qのエミッタ端子tEの間のインピーダンスを無限大と見なしうる場合)、スイッチング素子QのベースB1に流れ込む電流は実質的に発生しない。従って、スイッチング素子Qが形成する第1のバイポーラトランジスタはオンしない。
【0022】
従って、電源DCVの正極から、負荷Z、スイッチング素子QのコレクタC及びエミッタEを経て電源DCVの負極に至る経路には実質的に電流が流れず、このため負荷Zの両端間には実質的に電圧降下が発生しない。従って、スイッチング素子Qのコレクタ端子tCは電源DCVの正極と実質的に同電位となる。
【0023】
このため、抵抗器R1及びサブベース端子tB2を介して電源DCVの正極に接続されているスイッチング素子QのサブベースB2も、電源DCVの正極と実質的に同電位となる。従って、スイッチング素子QのサブベースB2−コレクタC間には実質的に電流が流れない。
【0024】
次に、このスイッチング回路の制御端より、スイッチング素子QのベースBへと流れ込むような向きのベース電流を供給すると、スイッチング素子Qが形成する第1のバイポーラトランジスタがオンして、電源DCVの正極から、負荷Z、スイッチング素子QのコレクタC及びエミッタEを経て電源DCVの負極に至る経路に電流が流れるようになる。この結果、負荷Zの両端間に電圧降下が発生し、スイッチング素子Qのコレクタ端子tCの電位は降下する。
【0025】
すると、スイッチング素子QのサブベースB2は、コレクタCより高電位となる。従って、スイッチング素子QのサブベースB2からコレクタCへと電流が流れる。この結果、スイッチング素子Qが形成する第2のバイポーラトランジスタがオンし、スイッチング素子QのサブベースB2からベースB1へと電流が流れる。この電流は更にエミッタEを経て電源DCVの負極へと至る。
【0026】
この結果、スイッチング素子Qが形成する第1のバイポーラトランジスタは更に深く順バイアスされて飽和状態に至り、スイッチング素子QのコレクタC−エミッタE間の電圧はほぼ0(具体的には、例えば20ミリボルト程度)となる。その後、このスイッチング回路の制御端を再び実質的に開放しても、スイッチング素子QのサブベースB2からベースB1へと電流が流れ続けるので、スイッチング素子QのコレクタC−エミッタE間の電圧はほぼ0となり続ける。
【0027】
なお、スイッチング素子Qが形成する第1のバイポーラトランジスタが飽和状態に至ったときにスイッチング素子QのサブベースB2に流れる電流の大きさ(すなわち、サブベースB2に流れる電流の最大値)は、電源DCVが発生する電圧の値を抵抗器R1の抵抗値で除した値に実質的に等しくなる。
【0028】
一方、このスイッチング回路の制御端の電位を、スイッチング素子QのベースBから当該制御端へとベース電流が流れ出すか、またはベースBと当該制御端との間に実質的に電流が流れないような値にしたとする。すると、スイッチング素子Qが形成する第1のバイポーラトランジスタはオフし、負荷Zの両端間には電圧降下が発生しなくなり、従って、スイッチング素子QのサブベースB2−コレクタC間には電流が流れなくなる。この結果、スイッチング素子Qが形成する第2のバイポーラトランジスタはオフし、スイッチング素子QのサブベースB2からベースB1への電流の流れも実質的に途絶える。これにより、スイッチング素子Qが形成する第1のバイポーラトランジスタはオフした状態を保つ。
【0029】
このスイッチング回路では、その制御端からトランジスタQのベースB1へとベース電流が供給されると、トランジスタQが形成する第2のバイポーラトランジスタがオンして、当該第2のバイポーラトランジスタのコレクタ電流がベースB1へと供給される。このため、このスイッチング回路は、バイポーラトランジスタに比べて、オンからオフへの遷移が高速になる。
【0030】
なお、このスイッチング回路の構成は、上述のものに限られない。例えば、スイッチング素子QのコレクタC、ベースB1、サブベースB2及びエミッタEの導電型(不純物型)は、それぞれn型、p型、p型及びn型である必要はなく、それぞれ、p型、n型、n型及びp型であってもよい。
【0031】
ただし、スイッチング素子QのコレクタC、ベースB1、サブベースB2及びエミッタEの導電型が、それぞれp型、n型、n型及びp型である場合、図1のスイッチング回路において、電源DCVの正極が接続されるべき箇所には電源DCVの負極を接続し、電源DCVの負極が接続されるべき箇所には電源DCVの正極を接続するものとする。
【0032】
コレクタC、ベースB1、サブベースB2及びエミッタEの導電型が、それぞれp型、n型、n型及びp型である場合におけるスイッチング素子Qの動作は、コレクタC、ベースB1、サブベースB2及びエミッタE相互間に流れる電流の向きや、スイッチング素子Qの外部とスイッチング素子Qとの間に流れる電流の向きが逆になる点を除き、コレクタC、ベースB1、サブベースB2及びエミッタEの導電型がそれぞれn型、p型、p型及びn型である場合のスイッチング素子Qの動作と実質的に同一である。
【0033】
(第2の実施の形態)
図2は、この発明の第2の実施の形態にかかるスイッチング回路の構成を示す回路図である。図示するように、このスイッチング回路は、スイッチング素子Qと、抵抗器R1〜R3と、電源DCVとより構成される。電源DCVは、図1の構成におけるものと実質的に同一のものである。
【0034】
図2に示す構成におけるスイッチング素子Qは、図示するように、コレクタC、ベースB1、サブベースB2、エミッタE1及び半導体領域E2を備えている。
【0035】
コレクタCはn型領域からなり、外部接続用のコレクタ端子tCが接続されている。ベースB1及びサブベースB2は、いずれもp型領域からなり、互いが直接に接することなく、各々コレクタCに接合されている。ベースB1には、外部接続用のベース端子tB1が接続されており、サブベースB2には、外部接続用のサブベース端子tB2が接続されている。ベース端子tB1は、このスイッチング回路の制御端を形成する。
【0036】
エミッタE1はn型領域からなり、ベースB1に接合されていて、外部接続用のエミッタ端子tE1が接続されている。半導体領域E2はn型領域からなり、サブベースB2に接合されていて、外部接続用の半導体領域端子tE2が接続されている。
【0037】
図2に示すスイッチング素子Qにおいては、コレクタC、ベースB1及びエミッタEが第1のバイポーラトランジスタを形成し、ベースB1、コレクタC及びサブベースB2が第2のバイポーラトランジスタを形成し、半導体領域E2、サブベースB2及びコレクタCが第3のバイポーラトランジスタを形成する。
【0038】
ただし、第1のバイポーラトランジスタにおいては、コレクタCがコレクタとして機能し、ベースB1がベースとして機能し、エミッタEがエミッタとして機能する。また、第2のバイポーラトランジスタにおいては、ベースB1がコレクタとして機能し、コレクタCがベースとして機能し、サブベースB2がエミッタとして機能する。また、第3のバイポーラトランジスタにおいては、半導体領域E2がコレクタとして機能し、サブベースB2がベースとして機能し、コレクタCがエミッタとして機能する。
【0039】
抵抗器R1は、電源DCVの正極とスイッチング素子Qのサブベース端子tB2との間に接続されている。抵抗器R2は、スイッチング素子Qのベース端子tB1及びエミッタ端子tE1の間に接続されている。抵抗器R3は、電源DCVの正極とスイッチング素子Qの半導体領域端子tE2との間に接続されている。
【0040】
電源DCVの正極は、抵抗器R1の両端のうちスイッチング素子Qのサブベース端子tB2に接続されていない方と、抵抗器R3の両端のうちスイッチング素子Qの半導体領域端子tE2に接続されていない方とに接続されており、電源DCVの負極は、スイッチング素子Qのエミッタ端子tE1に接続されている。
【0041】
電源DCVの正極と、スイッチング素子Qのコレクタ端子tCとの間に外部の負荷Zを接続し、電源DCVの正極より、電源DCVの負極の電位を基準として正極性の電圧が供給された場合、図2に示すスイッチング回路は、以下説明する動作を行う。
【0042】
まず、このスイッチング回路の制御端が実質的に開放されている場合は、スイッチング素子QのベースB1に電流が実質的に流れ込まず、スイッチング素子Qが形成する第1のバイポーラトランジスタはオンしない。従って、負荷Zの両端間には実質的に電圧降下が発生しない。
【0043】
従って、スイッチング素子QのコレクタC及びサブベースB2はいずれも電源DCVの正極と実質的に同電位となり、スイッチング素子QのサブベースB2−コレクタC間には実質的に電流が流れない。なお、このとき、抵抗器R3及び半導体領域端子tE2を介して電源DCVの正極に接続されているスイッチング素子Qの半導体領域E2も、電源DCVの正極と実質的に同電位となる。
【0044】
次に、このスイッチング回路の制御端より、スイッチング素子QのベースBへと流れ込むような向きのベース電流を供給すると、スイッチング素子Qが形成する第1のバイポーラトランジスタがオンして、負荷Zの両端間に電圧降下が発生し、スイッチング素子Qのコレクタ端子tCの電位は降下する。
【0045】
この結果、スイッチング素子Qが形成する第2のバイポーラトランジスタがオンし、スイッチング素子QのサブベースB2からベースB1及びエミッタEを経て電源DCVの負極へと至る電流が発生する。従って、スイッチング素子Qが形成する第1のバイポーラトランジスタは更に深く順バイアスされて飽和状態に至り、スイッチング素子QのコレクタC−エミッタE間の電圧はほぼ0となる。その後、このスイッチング回路の制御端を再び実質的に開放しても、スイッチング素子QのサブベースB2からベースB1へと電流が流れ続けるので、スイッチング素子QのコレクタC−エミッタE間の電圧はほぼ0となり続ける。
【0046】
なお、スイッチング素子Qが形成する第1のバイポーラトランジスタが飽和状態に至ったときにスイッチング素子QのサブベースB2に流れる電流の大きさは、電源DCVが発生する電圧の値を抵抗器R1の抵抗値で除した値と、電源DCVが発生する電圧の値を抵抗器R3の抵抗値で除した値との和に実質的に等しくなる。
【0047】
一方、このスイッチング回路の制御端の電位を、ベースBと当該制御端との間に実質的に電流が流れないような値にしたとする。すると、スイッチング素子Qが形成する第1のバイポーラトランジスタはオフし、負荷Zの両端間には電圧降下が発生しなくなり、従って、スイッチング素子QのサブベースB2−コレクタC間には電流が流れなくなる。
【0048】
この結果、スイッチング素子Qが形成する第2のバイポーラトランジスタはオフし、スイッチング素子Qが形成する第1のバイポーラトランジスタはオフした状態を保つ。
【0049】
なお、このスイッチング回路の構成も、上述のものに限られない。例えば、スイッチング素子QのコレクタC、ベースB1、サブベースB2、エミッタE1及び半導体領域E2の導電型(不純物型)は、それぞれn型、p型、p型、n型及びn型である必要はなく、それぞれ、p型、n型、n型、p型及びp型であってもよい。
【0050】
スイッチング素子QのコレクタC、ベースB1、サブベースB2、エミッタE1及び半導体領域E2の導電型が、それぞれp型、n型、n型、p型及びp型である場合、図2のスイッチング回路において、電源DCVの正極が接続されるべき箇所には電源DCVの負極を接続し、電源DCVの負極が接続されるべき箇所には電源DCVの正極を接続するものとする。
【0051】
コレクタC、ベースB1、サブベースB2、エミッタE1及び半導体領域E2の導電型が、それぞれp型、n型、n型、p型及びp型である場合におけるスイッチング素子Qの動作は、コレクタC、ベースB1、サブベースB2、エミッタE1及び半導体領域E2相互間に流れる電流の向きや、スイッチング素子Qの外部とスイッチング素子Qとの間に流れる電流の向きが逆になる点を除き、コレクタC、ベースB1、サブベースB2、エミッタE1及び半導体領域E2の導電型がそれぞれn型、p型、p型、n型及びn型である場合のスイッチング素子Qの動作と実質的に同一である。
【0052】
【発明の効果】
以上説明したように、この発明によれば、スイッチングが高速で、電力の損失が少ないスイッチング回路、及び、そのようなスイッチング回路の製造を容易にするスイッチング素子が実現される。
【図面の簡単な説明】
【図1】 この発明の第1の実施の形態にかかるスイッチング回路の構成を示す回路図である。
【図2】 この発明の第2の実施の形態にかかるスイッチング回路の構成を示す回路図である。
【符号の説明】
Q トランジスタ
C コレクタ
B1 ベース
B2 サブベース
E、E1 エミッタ
E2 半導体領域
tC コレクタ端子
tB1 ベース端子
tB2 サブベース端子
tE、tE1 エミッタ端子
tE2 半導体領域端子
R1〜R3 抵抗器
DCV 電源
Z 負荷[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a switching circuit and a switching element, and more particularly, to a switching circuit with less power loss generated by the switching circuit, and a switching element used for manufacturing such a switching circuit.
[0002]
[Prior art]
As a switching element made of a semiconductor, a bipolar transistor, a thyristor, or a triac is used.
[0003]
[Problems to be solved by the invention]
However, in order to turn on and off between the emitter and collector of a bipolar transistor, it is necessary to pass a base current through the base. When a bipolar transistor is used to cause a large current to flow between the emitter and the collector, the base current to be supplied to the base needs to be large, and power consumption increases.
[0004]
Further, in order to turn on the emitter-collector of the bipolar transistor, it is necessary to continuously flow the base current while the bipolar transistor is turned on. Therefore, the power consumption increases as the time during which the emitter-collector is turned on becomes longer.
[0005]
Furthermore, in the bipolar transistor, when the base-emitter is switched to the reverse bias state in the saturated state, the on-state continues until the carriers accumulated in the base and the collector disappear due to recombination. There is a problem that becomes slow.
[0006]
On the other hand, when a thyristor is used, in order to turn on between the anode and the cathode of the thyristor, a predetermined trigger pulse may be input to the gate for a certain period of time, and it is not necessary to continuously pass a current through the gate. However, the thyristor has a large resistance value (on-resistance) between the anode and the cathode when in the on state, and therefore, the power consumed by the thyristor is large.
[0007]
The present invention has been made in view of the above circumstances, and it is an object of the present invention to provide a switching circuit with high switching speed and low power loss, and a switching element that facilitates the manufacture of such a switching circuit. .
[0008]
[Means for Solving the Problems]
In order to solve the above-mentioned problems and achieve the object, a switching circuit according to the present invention includes a first conductivity type first semiconductor region and a second conductivity type second junction joined to the first semiconductor region . a semiconductor region of said third semiconductor region of the second conductivity type which is joined to the first semiconductor region, a fourth semiconductor region of the first conductivity type which is joined to said second semiconductor region, wherein a semiconductor device comprising a fifth semiconductor region of the first conductivity type which is joined to the third semiconductor region, wherein the first semiconductor region is connected to one end of the load collector, said fourth semiconductor region emitter, the first bipolar transistor in which the second semiconductor region serving respectively as the base, the second semiconductor region is a collector, said third semiconductor region is an emitter, said first semiconductor region, each machine as the base A second bipolar transistor, said fifth semiconductor region is a collector, said first semiconductor region is an emitter, constitute a third bipolar transistor functioning each of the third semiconductor region as a base for the A first resistor having one end connected to the emitter of the second bipolar transistor; and a second resistor having one end connected to the collector of the third bipolar transistor, so that the first conductivity type is N-type. When the second conductivity type is P-type, a positive potential of a DC power source is applied to each of the other ends of the load, the first resistor, and the second resistor, and the DC voltage is applied to the emitter of the first bipolar transistor. the negative potential of the power source is applied, the first conductivity type is P-type, when the second conductivity type is N-type, said load, said direct current the first resistor, the other end of each of said second resistor Of a negative potential is applied, and first applying a positive potential of the DC power supply to the emitter of the bipolar transistor, when said first conductivity type is N-type, the second conductivity type is P-type, the first When a positive current is passed from the control end connected to the base of the bipolar transistor to the base, and the first conductivity type is P-type and the second conductivity type is N-type, the base of the first bipolar transistor is By passing a negative current from the connected control terminal to the base, each of the first bipolar transistor and the second bipolar transistor is turned on to pass a current to the load, and the base of the first bipolar transistor Even if the positive or negative current to the control terminal connected to is stopped, the first and second bipolar transistors continue to be turned on, and the second bipolar transistor is turned on. By interrupting the current supplied to the base of the first bipolar transistor through the polar transistor, the second bipolar transistor is turned off due to the first bipolar transistor being turned off, and the third bipolar transistor is turned off. When the base potential of the bipolar transistor becomes the same as the potential of the DC power supply, the collector-emitter of the third bipolar transistor becomes the same potential, and the emitter potential of the third bipolar transistor becomes the same as the potential of the DC power supply. It is characterized in that the current flowing through the load is interrupted by having the same potential.
[0009]
According to such a switching circuit, once the first bipolar transistor is saturated, the conductive second bipolar transistor continues to supply the base current to the base of the first bipolar transistor, Continue to saturate. For this reason, it is not necessary to continuously supply the control current in order to continue to saturate the first bipolar transistor. Further, the magnitude of the base current supplied from the second bipolar transistor to the base of the first bipolar transistor is limited by the control load. Therefore, the switching of such a switching circuit is fast and there is little power loss.
[0010]
A control load is connected in series to the current path of the second bipolar transistor of such a switching element, an external load is connected in series to the current path of the first bipolar transistor, and the current path of the first bipolar transistor. And a voltage is applied between both ends of the series circuit formed by the external load and between both ends of the series circuit formed by the current path of the second bipolar transistor and the control load. In this case, once the first bipolar transistor is saturated by supplying the control current to the base of the first bipolar transistor, the second bipolar transistor that is turned on supplies the base current to the base of the first bipolar transistor. Continue to supply and saturate the first bipolar transistor. For this reason, it is not necessary to continuously supply the control current in order to continue to saturate the first bipolar transistor. Further, the magnitude of the base current supplied from the second bipolar transistor to the base of the first bipolar transistor is limited by the control load. Therefore, according to such a switching element, a switching circuit with high switching speed and low power loss can be easily manufactured.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
[0012]
(First embodiment)
FIG. 1 is a circuit diagram showing a configuration of a switching circuit according to a first embodiment of the present invention. As shown in the figure, this switching circuit includes a switching element Q, resistors R1 and R2, and a power source DCV.
[0013]
For example, as shown in FIG. 1, the switching element Q includes a collector C, a base B1, a sub-base B2, and an emitter E.
[0014]
The collector C is composed of an n-type semiconductor region (hereinafter referred to as an n-type region). A collector terminal tC for external connection is connected to the collector C.
[0015]
Each of the base B1 and the sub-base B2 includes a p-type semiconductor region (hereinafter referred to as a p-type region), and is joined to the collector C without being in direct contact with each other. A base terminal tB1 for external connection is connected to the base B1, and a sub-base terminal tB2 for external connection is connected to the sub-base B2. The base terminal tB1 forms the control end of this switching circuit.
[0016]
The emitter E is composed of an n-type region, is joined to the base B1, and is connected to an emitter terminal tE for external connection.
[0017]
In the switching element Q, the collector C, the base B1, and the emitter E form a first bipolar transistor, and the base B1, the collector C, and the sub-base B2 form a second bipolar transistor. However, in the first bipolar transistor, the collector C functions as a collector, the base B1 functions as a base, and the emitter E functions as an emitter. In the second bipolar transistor, the base B1 functions as a collector, the collector C functions as a base, and the sub-base B2 functions as an emitter.
[0018]
The resistor R1 is connected between a positive electrode (described later) of the power source DCV and a sub-base terminal tB2 of the switching element Q. The resistor R2 is connected between the base terminal tB1 and the emitter terminal tE of the switching element Q.
[0019]
The power source DCV includes a positive electrode and a negative electrode. The positive electrode of the power source DCV is connected to the end of the resistor R1 that is not connected to the sub-base terminal tB2 of the switching element Q, and the negative electrode of the power source DCV is connected to the emitter terminal tE of the switching element Q. Yes.
[0020]
When an external load Z is connected between the positive electrode of the power source DCV and the collector terminal tC of the switching element Q, and a positive voltage is supplied from the positive electrode of the power source DCV with reference to the negative electrode potential of the power source DCV, This switching circuit performs the operation described below.
[0021]
First, when the control terminal of the switching circuit is substantially open (that is, when the impedance between the control terminal and the emitter terminal tE of the switching element Q can be regarded as infinite when viewed from the switching circuit), No current flows into the base B1 of the switching element Q. Accordingly, the first bipolar transistor formed by the switching element Q is not turned on.
[0022]
Therefore, substantially no current flows in the path from the positive electrode of the power source DCV to the negative electrode of the power source DCV through the load Z, the collector C and the emitter E of the switching element Q, and therefore, substantially no current is passed between both ends of the load Z. There is no voltage drop. Therefore, the collector terminal tC of the switching element Q has substantially the same potential as the positive electrode of the power source DCV.
[0023]
For this reason, the sub-base B2 of the switching element Q connected to the positive electrode of the power source DCV via the resistor R1 and the sub-base terminal tB2 also has substantially the same potential as the positive electrode of the power source DCV. Accordingly, substantially no current flows between the sub-base B2 and the collector C of the switching element Q.
[0024]
Next, when a base current is supplied from the control end of the switching circuit so as to flow into the base B of the switching element Q, the first bipolar transistor formed by the switching element Q is turned on, and the positive electrode of the power source DCV Current flows through the load Z, the collector C of the switching element Q and the emitter E to the negative electrode of the power source DCV. As a result, a voltage drop occurs across the load Z, and the potential at the collector terminal tC of the switching element Q drops.
[0025]
Then, the sub-base B2 of the switching element Q becomes a higher potential than the collector C. Accordingly, a current flows from the sub-base B2 of the switching element Q to the collector C. As a result, the second bipolar transistor formed by the switching element Q is turned on, and a current flows from the sub-base B2 to the base B1 of the switching element Q. This current further passes through the emitter E to the negative electrode of the power source DCV.
[0026]
As a result, the first bipolar transistor formed by the switching element Q is further forward-biased and reaches a saturated state, and the voltage between the collector C and the emitter E of the switching element Q is almost 0 (specifically, for example, 20 millivolts). Degree). Thereafter, even if the control end of the switching circuit is substantially opened again, the current continues to flow from the sub-base B2 to the base B1 of the switching element Q, so that the voltage between the collector C and the emitter E of the switching element Q is approximately Continue to be zero.
[0027]
Note that the magnitude of the current flowing through the sub-base B2 of the switching element Q when the first bipolar transistor formed by the switching element Q reaches saturation (that is, the maximum value of the current flowing through the sub-base B2) is It becomes substantially equal to a value obtained by dividing the value of the voltage generated by the DCV by the resistance value of the resistor R1.
[0028]
On the other hand, the potential of the control terminal of this switching circuit is such that a base current flows from the base B of the switching element Q to the control terminal, or no current substantially flows between the base B and the control terminal. Suppose that it is a value. Then, the first bipolar transistor formed by the switching element Q is turned off, and no voltage drop occurs between both ends of the load Z. Therefore, no current flows between the sub-base B2 and the collector C of the switching element Q. . As a result, the second bipolar transistor formed by the switching element Q is turned off, and the current flow from the sub-base B2 to the base B1 of the switching element Q is substantially interrupted. Accordingly, the first bipolar transistor formed by the switching element Q is kept off.
[0029]
In this switching circuit, when the base current is supplied from the control end to the base B1 of the transistor Q, the second bipolar transistor formed by the transistor Q is turned on, and the collector current of the second bipolar transistor is the base current. To B1. For this reason, the switching circuit has a faster transition from on to off than the bipolar transistor.
[0030]
Note that the configuration of the switching circuit is not limited to that described above. For example, the conductivity types (impurity types) of the collector C, the base B1, the sub-base B2, and the emitter E of the switching element Q do not have to be n-type, p-type, p-type, and n-type, respectively. It may be n-type, n-type and p-type.
[0031]
However, when the conductivity types of the collector C, the base B1, the sub-base B2 and the emitter E of the switching element Q are p-type, n-type, n-type and p-type, respectively, in the switching circuit of FIG. Is connected to the negative electrode of the power supply DCV, and the positive electrode of the power supply DCV is connected to the location to which the negative electrode of the power supply DCV is to be connected.
[0032]
When the conductivity types of the collector C, base B1, sub-base B2 and emitter E are p-type, n-type, n-type and p-type, respectively, the operation of the switching element Q is as follows: collector C, base B1, sub-base B2 and Except that the direction of the current flowing between the emitters E and the direction of the current flowing between the outside of the switching element Q and the switching element Q are reversed, the conductivity of the collector C, base B1, sub-base B2, and emitter E The operation of the switching element Q is substantially the same when the types are n-type, p-type, p-type and n-type, respectively.
[0033]
(Second Embodiment)
FIG. 2 is a circuit diagram showing a configuration of a switching circuit according to the second embodiment of the present invention. As shown in the figure, this switching circuit includes a switching element Q, resistors R1 to R3, and a power source DCV. The power source DCV is substantially the same as that in the configuration of FIG.
[0034]
The switching element Q in the configuration shown in FIG. 2 includes a collector C, a base B1, a sub-base B2, an emitter E1, and a semiconductor region E2, as shown.
[0035]
The collector C is composed of an n-type region, and is connected to a collector terminal tC for external connection. Each of the base B1 and the sub-base B2 is made of a p-type region, and is joined to the collector C without being in direct contact with each other. A base terminal tB1 for external connection is connected to the base B1, and a sub-base terminal tB2 for external connection is connected to the sub-base B2. The base terminal tB1 forms the control end of this switching circuit.
[0036]
The emitter E1 is composed of an n-type region, is joined to the base B1, and is connected to an emitter terminal tE1 for external connection. The semiconductor region E2 is composed of an n-type region, and is joined to the sub-base B2 and connected to a semiconductor region terminal tE2 for external connection.
[0037]
In the switching element Q shown in FIG. 2, the collector C, the base B1, and the emitter E form a first bipolar transistor, and the base B1, the collector C, and the sub-base B2 form a second bipolar transistor, and the semiconductor region E2 Subbase B2 and collector C form a third bipolar transistor.
[0038]
However, in the first bipolar transistor, the collector C functions as a collector, the base B1 functions as a base, and the emitter E functions as an emitter. In the second bipolar transistor, the base B1 functions as a collector, the collector C functions as a base, and the sub-base B2 functions as an emitter. In the third bipolar transistor, the semiconductor region E2 functions as a collector, the sub-base B2 functions as a base, and the collector C functions as an emitter.
[0039]
The resistor R1 is connected between the positive electrode of the power source DCV and the sub-base terminal tB2 of the switching element Q. The resistor R2 is connected between the base terminal tB1 and the emitter terminal tE1 of the switching element Q. The resistor R3 is connected between the positive electrode of the power source DCV and the semiconductor region terminal tE2 of the switching element Q.
[0040]
The positive electrode of the power source DCV is not connected to the sub-base terminal tB2 of the switching element Q among both ends of the resistor R1, and is not connected to the semiconductor region terminal tE2 of the switching element Q among both ends of the resistor R3. The negative electrode of the power source DCV is connected to the emitter terminal tE1 of the switching element Q.
[0041]
When an external load Z is connected between the positive electrode of the power source DCV and the collector terminal tC of the switching element Q, and a positive voltage is supplied from the positive electrode of the power source DCV with reference to the negative electrode potential of the power source DCV, The switching circuit shown in FIG. 2 performs the operation described below.
[0042]
First, when the control terminal of the switching circuit is substantially open, current does not substantially flow into the base B1 of the switching element Q, and the first bipolar transistor formed by the switching element Q is not turned on. Therefore, substantially no voltage drop occurs across the load Z.
[0043]
Therefore, both the collector C and the sub-base B2 of the switching element Q are substantially at the same potential as the positive electrode of the power source DCV, and substantially no current flows between the sub-base B2 and the collector C of the switching element Q. At this time, the semiconductor region E2 of the switching element Q connected to the positive electrode of the power source DCV via the resistor R3 and the semiconductor region terminal tE2 also has substantially the same potential as the positive electrode of the power source DCV.
[0044]
Next, when a base current is supplied from the control end of the switching circuit so as to flow into the base B of the switching element Q, the first bipolar transistor formed by the switching element Q is turned on, and both ends of the load Z are turned on. A voltage drop occurs between them, and the potential of the collector terminal tC of the switching element Q drops.
[0045]
As a result, the second bipolar transistor formed by the switching element Q is turned on, and a current is generated from the sub-base B2 of the switching element Q to the negative electrode of the power source DCV through the base B1 and the emitter E. Therefore, the first bipolar transistor formed by the switching element Q is further forward-biased and reaches a saturated state, and the voltage between the collector C and the emitter E of the switching element Q becomes almost zero. Thereafter, even if the control end of the switching circuit is substantially opened again, the current continues to flow from the sub-base B2 to the base B1 of the switching element Q, so that the voltage between the collector C and the emitter E of the switching element Q is approximately Continue to be zero.
[0046]
Note that when the first bipolar transistor formed by the switching element Q reaches a saturated state, the magnitude of the current flowing through the sub-base B2 of the switching element Q depends on the value of the voltage generated by the power source DCV as the resistance of the resistor R1. It is substantially equal to the sum of the value divided by the value and the value obtained by dividing the value of the voltage generated by the power supply DCV by the resistance value of the resistor R3.
[0047]
On the other hand, it is assumed that the potential at the control terminal of the switching circuit is set to a value such that substantially no current flows between the base B and the control terminal. Then, the first bipolar transistor formed by the switching element Q is turned off, and no voltage drop occurs between both ends of the load Z. Therefore, no current flows between the sub-base B2 and the collector C of the switching element Q. .
[0048]
As a result, the second bipolar transistor formed by the switching element Q is turned off, and the first bipolar transistor formed by the switching element Q is kept off.
[0049]
Note that the configuration of the switching circuit is not limited to that described above. For example, the conductivity types (impurity types) of the collector C, the base B1, the sub-base B2, the emitter E1, and the semiconductor region E2 of the switching element Q need to be n-type, p-type, p-type, n-type, and n-type, respectively. They may be p-type, n-type, n-type, p-type and p-type, respectively.
[0050]
When the conductivity types of the collector C, base B1, sub-base B2, emitter E1 and semiconductor region E2 of the switching element Q are p-type, n-type, n-type, p-type and p-type, respectively, in the switching circuit of FIG. The negative electrode of the power source DCV is connected to a location where the positive electrode of the power source DCV is to be connected, and the positive electrode of the power source DCV is connected to a location where the negative electrode of the power source DCV is to be connected.
[0051]
When the conductivity types of the collector C, the base B1, the sub-base B2, the emitter E1, and the semiconductor region E2 are p-type, n-type, n-type, p-type, and p-type, respectively, the operation of the switching element Q is as follows. The collector C, except that the direction of the current flowing between the base B1, the sub-base B2, the emitter E1, and the semiconductor region E2 and the direction of the current flowing between the outside of the switching element Q and the switching element Q are reversed. The operation of the switching element Q is substantially the same when the conductivity types of the base B1, the sub-base B2, the emitter E1, and the semiconductor region E2 are n-type, p-type, p-type, n-type, and n-type, respectively.
[0052]
【The invention's effect】
As described above, according to the present invention, a switching circuit with high switching speed and low power loss, and a switching element that facilitates the manufacture of such a switching circuit are realized.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a configuration of a switching circuit according to a first embodiment of the present invention.
FIG. 2 is a circuit diagram showing a configuration of a switching circuit according to a second embodiment of the present invention.
[Explanation of symbols]
Q transistor C collector B1 base B2 subbase E, E1 emitter E2 semiconductor region tC collector terminal tB1 base terminal tB2 subbase terminal tE, tE1 emitter terminal tE2 semiconductor region terminals R1 to R3 resistor DCV power supply Z load
Claims (1)
負荷の一端を接続した前記第1の半導体領域がコレクタ、前記第4の半導体領域がエミッタ、前記第2の半導体領域がベースとしてそれぞれ機能する第1のバイポーラトランジスタと、
前記第2の半導体領域がコレクタ、前記第3の半導体領域がエミッタ、前記第1の半導体領域がベースとしてそれぞれ機能する第2のバイポーラトランジスタと、
前記第5の半導体領域がコレクタ、前記第1の半導体領域がエミッタ、前記第3の半導体領域がベースとしてそれぞれ機能する第3のバイポーラトランジスタと、を構成し、
前記第2のバイポーラトランジスタのエミッタに一端が接続された第1抵抗と、
前記第3のバイポーラトランジスタのコレクタに一端が接続された第2抵抗と、を備えることにより、
前記第1導電型がN型、前記第2導電型がP型であるとき、前記負荷、前記第1抵抗、前記第2抵抗の各他端に直流電源の正電位を印加し、かつ第1のバイポーラトランジスタのエミッタに該直流電源の負電位を印加し、
前記第1導電型がP型、前記第2導電型がN型であるとき、前記負荷、前記第1抵抗、前記第2抵抗の各他端に前記直流電源の負電位を印加し、かつ第1のバイポーラトランジスタのエミッタに該直流電源の正電位を印加し、
前記第1導電型がN型、前記第2導電型がP型であるとき、前記第1のバイポーラトランジスタのベースに接続された制御端から該ベースに正電流を流し、
前記第1導電型がP型、前記第2導電型がN型であるとき、前記第1のバイポーラトランジスタのベースに接続された制御端から該ベースに負電流を流すことにより、
前記第1のバイポーラトランジスタおよび前記第2のバイポーラトランジスタのそれぞれをオンとして前記負荷に電流を流し、かつ、前記第1バイポーラトランジスタのベースに接続された前記制御端への前記正または負電流を停止しても、該第1および第2のバイポーラトランジスタはオンを継続し、
前記第2のバイポーラトランジスタを通じて前記第1のバイポーラトランジスタのベースに供給される電流を遮断することにより、前記第1のバイポーラトランジスタがオフすることに起因し、前記第2のバイポーラトランジスタがオフし、前記第3のバイポーラトランジスタのベース電位が前記直流電源の電位と同電位となることにより前記第3のバイポーラトランジスタのコレクタ・エミッタ間が同電位となり、該第3のバイポーラトランジスタのエミッタ電位が前記直流電源の電位と同電位となることにより前記負荷に流れる電流を遮断することを特徴とするスイッチング回路。A first semiconductor region of a first conductivity type, the first of said first and second semiconductor regions of a second conductivity type which is joined to the semiconductor region, a second conductivity type which is joined to said first semiconductor region 3 of the semiconductor region and, said fourth semiconductor region of the first conductivity type which is joined to the second semiconductor region, a fifth semiconductor region of said third first conductivity type which is joined to the semiconductor region, In a semiconductor device comprising:
The collector of the first semiconductor region is connected to one end of the load, said fourth semiconductor region is an emitter, a first bipolar transistor said second semiconductor region serving respectively as a base,
Said second semiconductor region is a collector, said third semiconductor region is an emitter, a second bipolar transistor having said first semiconductor region respectively function as a base,
Said fifth semiconductor region is the collector, constitute a third bipolar transistor functioning each of the first semiconductor region is an emitter, the third semiconductor region as a base,
A first resistor having one end connected to the emitter of the second bipolar transistor;
A second resistor having one end connected to the collector of the third bipolar transistor,
When the first conductivity type is N type and the second conductivity type is P type, a positive potential of a DC power source is applied to each other end of the load, the first resistor, and the second resistor, and the first A negative potential of the DC power supply is applied to the emitter of the bipolar transistor of
When the first conductivity type is P-type and the second conductivity type is N-type, a negative potential of the DC power source is applied to each other end of the load, the first resistor, and the second resistor, and Applying a positive potential of the DC power source to the emitter of one bipolar transistor;
When the first conductivity type is N-type and the second conductivity type is P-type, a positive current is caused to flow from the control terminal connected to the base of the first bipolar transistor to the base,
When the first conductivity type is P-type and the second conductivity type is N-type, by passing a negative current from the control terminal connected to the base of the first bipolar transistor to the base,
Each of the first bipolar transistor and the second bipolar transistor is turned on to pass a current through the load, and the positive or negative current to the control terminal connected to the base of the first bipolar transistor is stopped. Even so, the first and second bipolar transistors remain on,
By interrupting the current supplied to the base of the first bipolar transistor through the second bipolar transistor, the second bipolar transistor is turned off due to the first bipolar transistor turning off. When the base potential of the third bipolar transistor becomes the same as the potential of the DC power supply, the collector and emitter of the third bipolar transistor become the same potential, and the emitter potential of the third bipolar transistor becomes the DC potential. A switching circuit characterized in that a current flowing through the load is cut off when the potential is the same as a potential of a power supply.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14737799A JP3821991B2 (en) | 1999-05-27 | 1999-05-27 | Switching circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14737799A JP3821991B2 (en) | 1999-05-27 | 1999-05-27 | Switching circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000340666A JP2000340666A (en) | 2000-12-08 |
| JP3821991B2 true JP3821991B2 (en) | 2006-09-13 |
Family
ID=15428873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14737799A Expired - Fee Related JP3821991B2 (en) | 1999-05-27 | 1999-05-27 | Switching circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3821991B2 (en) |
-
1999
- 1999-05-27 JP JP14737799A patent/JP3821991B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000340666A (en) | 2000-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4994886A (en) | Composite MOS transistor and application to a free-wheel diode | |
| US5477175A (en) | Off-line bootstrap startup circuit | |
| EP0065269A2 (en) | Switching device and circuit | |
| US6046516A (en) | Electronic switch for use with inductive loads | |
| JPH04130823A (en) | Emitter coupling logic circuit and combined p-channel juction fet/npn transistor | |
| CN110971224B (en) | A control circuit and contactless switch | |
| JP3821991B2 (en) | Switching circuit | |
| CN215378891U (en) | Switch for E-type GaN device | |
| KR0165986B1 (en) | BiCMOS logic circuit | |
| JPS61294924A (en) | Switching circuit | |
| JP2793936B2 (en) | Insulated gate thyristor | |
| JP4104767B2 (en) | Reference voltage circuit | |
| TWI890308B (en) | Base voltage setting circuit of bi-direction switch for reverse current protection and bi-direction switch system using the same | |
| JP3350669B2 (en) | Semiconductor output circuit | |
| JPH08274608A (en) | Inductive load driving method and device | |
| JPH06276673A (en) | Circuit for limiting rush current | |
| CN212012596U (en) | Pulse Width Adjustment Circuit Based on Negative Resistance Characteristics | |
| JP3320030B2 (en) | Switching circuit | |
| JPS59103425A (en) | switching device | |
| US6815779B1 (en) | Integrated circuit including protection against polarity inversion of the substrate potential | |
| JPS6349099Y2 (en) | ||
| JPH11133070A (en) | Power supply voltage detection circuit | |
| US20110049561A1 (en) | Solid-State Pinch Off Thyristor Circuits | |
| JPH08321759A (en) | High frequency high power device | |
| JP3662442B2 (en) | Switching circuit and amplifier circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040526 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060117 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060310 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060418 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060529 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060620 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060621 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |