JP3834985B2 - 記録データ制御装置 - Google Patents
記録データ制御装置 Download PDFInfo
- Publication number
- JP3834985B2 JP3834985B2 JP01929598A JP1929598A JP3834985B2 JP 3834985 B2 JP3834985 B2 JP 3834985B2 JP 01929598 A JP01929598 A JP 01929598A JP 1929598 A JP1929598 A JP 1929598A JP 3834985 B2 JP3834985 B2 JP 3834985B2
- Authority
- JP
- Japan
- Prior art keywords
- encoding
- signal
- data
- input
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1883—Methods for assignment of alternate areas for defective areas
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
- G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
- G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
- G11B27/30—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording
- G11B27/3027—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording used signal is digitally coded
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/20—Disc-shaped record carriers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/20—Disc-shaped record carriers
- G11B2220/21—Disc-shaped record carriers characterised in that the disc is of read-only, rewritable, or recordable type
- G11B2220/215—Recordable discs
- G11B2220/216—Rewritable discs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/20—Disc-shaped record carriers
- G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
- G11B2220/2537—Optical discs
- G11B2220/2562—DVDs [digital versatile discs]; Digital video discs; MMCDs; HDCDs
- G11B2220/2575—DVD-RAMs
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、ＤＶＤ−ＲＡＭにデータの書き込みを行う装置に用いる記録データ制御装置に関するものである。
【０００２】
【従来の技術】
従来の記録データ制御装置について図１４を用いて説明する。図において、１はシステムをコントロールするマイコン、２は記録媒体２４に記録する入力データ、３は入力データ２に第１の符号を付加し、メモリ手段に一時記憶を行う第１の符号化手段、４は第１の符号化手段３の動作を活性化する第１の活性化信号、５は第１の符号化手段３のアクセスするメモリ手段１０の領域を切り替える第１のイネーブル信号、６は第１の符号化手段３の出力結果を格納するメモリ１０の領域を指定する第１のアドレス、７は第１の符号化手段３の出力結果である第１のデータ、８はメモリ手段１０のアクセス領域を指定する選択アドレス、９はメモリ手段１０で読み書きを行う選択データ、１０は第１の符号手段３，第２の符号化手段１１およびデータ読み出し手段１６がデータを読み書きするメモリ手段である。
【０００３】
１１はメモリ手段１０に一時記憶された第１のデータ７を読み込んで第２の符号を付加し、再度メモリ手段１０に一時記憶を行う第２の符号化手段、１２は第２の符号化手段１１の動作を活性化する第２の活性化信号、１３は第２の符号化手段１１のアクセスするメモリ手段１０の領域を切り替える第２のイネーブル信号、１４は第２の符号化手段１１の出力結果を格納するメモリ１０の領域を指定する第２のアドレス、１５はメモリ手段１０と第１の符号化手段３とで読み書きを行う第２のデータ、１６はメモリ手段１０から読み出したデータ２０をデータ変換手段２３に送り出すデータ読み出し手段である。
【０００４】
また、１８はデータ読み出し手段１６のアクセスするメモリ手段１０の領域を切り替える第３のイネーブル信号、１９はデータ読み出し手段１６が読み出しを行うメモリ領域を指定する第３のアドレス、２０はメモリ手段１０から読み出した第３のデータ、２１は記録媒体２４に書き込むデータ出力、２３はデータを記録媒体２４に書き込むデータ変換手段、２４は書き込みを行う記録媒体、２２はマイコン１から出力される符号化開始信号、２７は記録媒体２４からセクタ情報を検出し、セクタ周期に同期した第１の同期信号２５を出力する同期検出手段である。
【０００５】
また、２９はマイコン１から符号化開始信号２２が入力されたとき第１の同期信号２５の１６倍の周期を持つ第１の同期信号２５と同期した第２の同期信号２６を生成する同期信号設定手段、２８は第１の符号化手段３，第２の符号化手段１１およびデータ読み出し手段１６がメモリ手段１０にアクセスする領域を初期設定する初期設定信号、３０は符号化開始信号２２と第２の同期信号が入力されたとき第１の活性化信号４と第１のイネーブル信号５を生成する第１の符号化活性手段、３１は第１の符号化終了信号、３２は第１の符号化終了信号３１が入力されたとき第２の活性化信号１２と第２のイネーブル信号１３を生成する第２の符号化活性化手段である。
【０００６】
また、第１の符号化手段３は第１の活性化信号５が入力され、かつ第２の同期信号２６が入力されたとき活性化する。メモリ手段１０をアクセスするブロックは、第１のイネーブル信号７が入力され、かつ第２の同期信号２６が入力されたとき次のブロックへ変更される。また、第２の符号化手段１１も同様に、第２の活性化信号１２が入力され、かつ第２の同期信号２６が入力されたとき活性化し、メモリ手段１０をアクセスするブロックは、第２のイネーブル信号１３が入力され、かつ第２の同期信号２６が入力されたとき次のブロックへ変更される。さらに、データ読み出し手段１６も、メモリ手段１０をアクセスするブロックは、第３のイネーブル信号１８が入力され、かつ第２の同期信号２６が入力されたとき次のブロックへ変更される。
【０００７】
次に、書き込みを行う記録媒体２４のデータ構造を図１３に示す。
図１５は記録媒体２４全体の論理的構造を示す図で、３１は記録媒体構造３０の先頭部分であるリードインエリア、３２はデータの記録が行われるデータエリア、３３は構造の最後部であるリードアウトエリアである。データエリア３２は、複数のセクタで構成されており、更に１６個のセクタで１ブロックを構成する。
図１６は記録媒体２４の物理的構造を示す図で、第１の同期信号２５はセクタの周期で生成され、第２の同期信号２６はブロックの周期で生成される。また、各セクタの先頭にはセクタのアドレスが記録されている。
【０００８】
図１７はメモリ手段１０と記録媒体２４のデータ構造との対応を示す図である。メモリ手段１０のブロックは１６セクタ分のデータで構成されており、メモリ手段１０上ではブロック単位で取り扱うが、記録媒体２４に記録をする時点ではセクタ単位で書き込みを行う。
【０００９】
次に動作について説明する。図において、マイコン１は初期設定信号２８により第１の符号化手段３、第２の符号化手段１１およびデータ読み出し手段１６がメモリ手段１０にアクセスする領域を、ブロック＃０となるように設定する。記録媒体２４からの信号で同期検出手段２７が第１の同期信号２５を生成する。また同期信号設定手段２９はマイコン１から符号化開始信号２２を入力されたとき第１の同期信号２５と同期して第２の同期信号２６を生成する。第２の同期信号２６は第１の符号化ならびに第２の符号化で取り扱うブロックの先頭を表す。
【００１０】
第１の符号化活性手段３０は、符号化開始信号２２によりブロックの先頭を設定した後、第１の符号化手段３を活性化する第１の活性化信号４を出力する。第１の符号化手段３は、第１の活性化信号４を入力され、第２の同期信号２６が入力されたとき入力データ２に対してセクタ単位に符号化処理を１６セクタ分実行し、このデータをメモリ手段１０へ一時記憶させるために、第１のアドレス６と第１のデータ７を出力する。第１のデータ７、第１のアドレス６はそれぞれ選択データ９、選択アドレス８としてメモリ手段１０にアクセスし、メモリ手段１０の所望のアドレスに所望のデータを一時記憶する。次に、第１の符号化活性手段３０は第１のイネーブル信号５を出力し、第１の符号化書き込み領域を次のブロック＃１に変更する。
【００１１】
次に第１の符号化手段３は、第１の符号化終了信号３１を出力する。次に第２の符号化活性手段３２は、第２の符号化手段１１を活性化する第２の活性化信号１２を出力する。第２の符号化手段１１は、第１の符号化手段３が一時記憶を行った領域ブロック＃０を第２のアドレス１４を出力してアクセスし、第２のデータ１５として読み込む。読み込んだデータはブロック毎に第２の符号化を行い、再びメモリ手段１０のブロック＃０に書き込む。次に第２の符号化活性手段３２は第２のイネーブル１３を出力し、第２の符号化ポイントをブロック＃１に変更する。
【００１２】
続いてマイコン１は、第３の活性化信号１６を出力する。データ読み出し手段１６は、第３のアドレス１９を出力し、メモリ手段１０から第２の符号化手段１１で書き込まれたブロック＃０のデータを第３のデータ２０として読み出す。この第３のデータ２０はセクタ毎のデータで読みこまれ、セクタ毎のデータとして出力される。このセクタデータ単位のデータ出力２１は、記録媒体２４への記録信号に変換するデータ変換手段２３に送られる。データ変換手段２３は記録媒体２４に対してセクタ単位で記録を行う。マイコン１はブロック＃０に対してデータ読み出しが終了したとき第３のイネーブル信号１８を出力し、データ読み出し手段１６の読みとり領域をブロック＃１に変更させる。
【００１３】
上記の一連の動作をブロック毎の周期で実行し、次のブロックのデータが入力されたとき、新たに第１の符号化処理，第２の符号化処理およびデータ読み出しを行い、記録媒体２４へ記録を行う。動作の終了は、ハードウェアのリセットで行われる。
【００１４】
【発明が解決しようとする課題】
上記のような従来の記録データ制御装置では、符号化処理後のデータをメモリ手段から読み出し、記録媒体に記録を行う場合、符号化終了の監視および記録媒体へ記録タイミングの監視をマイコンが行うため、マイコン処理速度の高速性が必要とされ、高速な高価なマイコンを使用しなければならず、装置が高価になると言う問題点があった。
また、記録媒体への記録開始位置の指定は符号化開始位置に依存し、任意の位置から記録を開始する場合は、符号化開始のタイミングで制御する必要がある。このタイミング制御はマイコンで行うため、マイコンの負荷が高まるという問題点もあった。
【００１５】
この発明は、上述のような課題を解決するためになされたもので、制御用のマイコンの負荷を低減できる記録データ制御装置を得ることを目的とする。
【００１６】
【課題を解決するための手段】
この発明に係る記録データ制御装置においては、記録媒体に記録されている同期信号を検出する同期検出手段と、記録の開始を促すシステムコントローラと、このシステムコントローラからの指示により１６セクタを一区切りとする符号化ブロックの先頭信号を上記同期検出手段の結果から生成する同期信号設定手段と、符号化処理結果を一時記憶するメモリ手段と、上記記録媒体に記録する入力データと上記入力データに第１の符号化処理を施した後、上記メモリ手段に一時記憶を行う第１の符号化手段と、上記メモリ手段に一時記憶された第１の符号化処理結果に第２の符号化処理を施した後、上記メモリ手段に再度一時記憶を行う第２の符号化手段と、上記メモリ手段に一時記憶された第２の符号化処理結果を読み出すデータ読み出し手段と、このデータ読み出し手段の読み出したデータを上記記録媒体に記録可能な形式に変換するデータ変換手段と、上記システムコントローラから記録の開始を促す指示を入力された後、上記同期信号設定手段から符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段を活性化し、次の符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段と第２の符号化手段を活性化し、さらに次の符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段と第２の符号化手段とデータ読み出し手段を活性化し、上記システムコントローラから記録の開始を促す指示が無くなった場合に上記同期信号設定手段から符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段を非活性化し、次の符号化ブロックの先頭信号が入力されたときは上記第１の符号化手段と第２の符号化手段を非活性化し、さらに次の符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段と第２の符号化手段および上記データ読み出し手段を非活性化するシーケンスコントローラとを備えたものである。
【００１７】
また、上記シーケンスコントローラが、上記システムコントローラから符号化の開始を促す信号と上記同期信号設定手段からの信号とを入力とし、上記第１の符号化手段を活性化させる第１の活性化信号と上記第１の符号化手段がアクセスするメモリ手段の領域の変更を促す第１のイネーブル信号とを出力する第１符号化制御手段と、上記第２の符号化手段を活性化させる第２の活性化信号と上記第２の符号化手段がアクセスするメモリ手段の領域の変更を促す第２のイネーブル信号とを出力する第２符号化制御手段と、上記データ読み出し手段の出力データが有効であることを示すイネーブル信号を出力する読み出し制御手段とで構成されたものである。
【００１８】
また、記録媒体に記録されている同期信号を検出する同期検出手段と、記録の開始を促すシステムコントローラと、このシステムコントローラからの指示により１６セクタを一区切りとする符号化ブロックの先頭信号を上記同期検出手段の結果から生成する同期信号設定手段と、符号化処理結果を一時記憶するメモリ手段と、上記記録媒体に記録する入力データと上記入力データに第１の符号化処理を施した後、上記メモリ手段に一時記憶を行う第１の符号化手段と、上記メモリ手段に一時記憶された第１の符号化処理結果に第２の符号化処理を施した後、上記メモリ手段に再度一時記憶を行う第２の符号化手段と、上記メモリ手段に一時記憶された第２の符号化処理結果を読み出すデータ読み出し手段と、このデータ読み出し手段の読み出したデータを上記記録媒体に記録可能な形式に変換するデータ変換手段と、符号化処理の中断を指定するポーズ設定信号が入力され、上記第１の符号化手段，第２の符号化手段および上記データ読み出し手段を非活性状態または活性状態にするポーズ信号を出力するポーズ信号出力手段と、上記システムコントローラから記録の開始を促す指示を入力された後、上記同期信号設定手段から符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段を活性化し、次の符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段と第２の符号化手段を活性化し、さらに次の符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段と第２の符号化手段および上記データ読み出し手段を活性化し、上記システムコントローラから記録の開始を促す指示が無くなった場合に上記同期信号設定手段から符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段を非活性化し、次の符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段と第２の符号化手段を非活性化し、さらに次の符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段と第２の符号化手段および上記データ読み出し手段を非活性化し、また上記ポーズ信号が入力され上記同期信号設定手段から符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段と第２の符号化手段および上記データ読み出し手段を非活性化し、ポーズ信号の入力が無くなったとき上記第１の符号化手段と第２の符号化手段および上記データ読み出し手段を非活性化するシーケンスコントローラとを備えたものである。
【００１９】
また、記録媒体に記録されている同期信号を検出する同期検出手段と、記録の開始を促すシステムコントローラと、このシステムコントローラからの指示により１６セクタを一区切りとする符号化ブロックの先頭信号を上記同期検出手段の結果から生成する同期信号設定手段と、符号化処理結果を一時記憶するメモリ手段と、上記記録媒体に記録する入力データと上記入力データに第１の符号化処理を施した後、上記メモリ手段に一時記憶を行う第１の符号化手段と、上記メモリ手段に一時記憶された第１の符号化処理結果に第２の符号化処理を施した後、上記メモリ手段に再度一時記憶を行う第２の符号化手段と、上記メモリ手段に一時記憶された第２の符号化処理結果を読み出すデータ読み出し手段と、このデータ読み出し手段の読み出したデータを上記記録媒体に記録可能な形式に変換するデータ変換手段と、上記記録媒体に記録されているアドレス情報からアドレス位置情報を検出するアドレス検出手段と、上記システムコントローラで設定した所定の値と上記アドレス検出手段で得られたアドレスとを比較するアドレス比較手段と、符号化処理の中断を指定するポーズ設定信号が入力され、上記アドレス比較手段から一致検出が得られないとき上記第１の符号化手段，第２の符号化手段および上記データ読み出し手段を非活性状態とし、また上記アドレス比較手段から一致検出が得られたとき上記第１の符号化手段，第２の符号化手段および上記データ読み出し手段を活性状態に復帰させるポーズ信号を出力するポーズ信号出力手段と、上記システムコントローラから記録の開始を促す指示を入力された後、上記同期信号設定手段から符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段を活性化し、次の符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段と第２の符号化手段を活性化し、さらに次の符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段と第２の符号化手段および上記データ読み出し手段を活性化し、上記システムコントローラから記録の開始を促す指示が無くなった場合に上記同期信号設定手段から符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段を非活性化し、次の符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段と第２の符号化手段を非活性化し、さらに次の符号化ブロックの先頭信号が入力されたときは上記第１の符号化手段と第２の符号化手段および上記データ読み出し手段を非活性化し、また上記ポーズ信号が入力され、さらに上記同期信号設定手段から符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段と第２の符号化手段および上記データ読み出し手段を非活性化し、ポーズ信号の入力が無くなったとき上記第１の符号化手段と第２の符号化手段および上記データ読み出し手段を非活性化するシーケンスコントローラとを備えたものである。
【００２０】
また、記録媒体に記録されている同期信号を検出する同期検出手段と、記録の開始を促すシステムコントローラと、このシステムコントローラからの指示により１６セクタを一区切りとする符号化ブロックの先頭信号を上記同期検出手段の結果から生成する同期信号設定手段と、符号化処理結果を一時記憶するメモリ手段と、上記記録媒体に記録する入力データとこの入力データに第１の符号化処理を施した後、上記メモリ手段に一時記憶を行う第１の符号化手段と、上記メモリ手段に一時記憶された第１の符号化処理結果に第２の符号化処理を施した後、上記メモリ手段に再度一時記憶を行う第２の符号化手段と、上記第２の符号化処理後のデータを上記記録媒体に記録可能な形式に変換するデータ変換手段と、上記記録媒体に記録されているセクタ情報から欠陥セクタを検出する欠陥セクタ検出手段と、上記メモリ手段に一時記憶された第２の符号化処理結果を読み出すとともに、上記データ変換手段がデータ変換を行っているセクタが欠陥セクタであると上記欠陥セクタ検出手段が検出をしたとき次の記録セクタに対して検出された欠陥セクタに記録したのと同じデータを上記メモリ手段から読み出しを行い、欠陥セクタが検出されなければ順次新しいデータの読み出しを行うデータ読み出し手段と、上記記録媒体に記録されているアドレス情報からアドレス位置情報を検出するアドレス検出手段と、上記システムコントローラで設定した所定の値と上記アドレス検出手段で検出したアドレスとを比較するアドレス比較手段と、符号化処理の中断を指定するポーズ設定信号が入力され、上記アドレス比較手段から一致検出が得られないときは上記第１の符号化手段，第２の符号化手段および上記データ読み出し手段を非活性状態とし、また上記アドレス比較手段から一致検出が得られたとき上記第１の符号化手段，第２の符号化手段および上記データ読み出し手段を活性状態に復帰させるポーズ信号を出力するポーズ信号出力手段と、上記システムコントローラから記録の開始を促す指示を入力された後、上記同期信号設定手段から符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段を活性化し、次の符号化ブロックの先頭信号が入力されたときは上記第１の符号化手段と第２の符号化手段を活性化し、さらに次の符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段と第２の符号化手段および上記データ読み出し手段を活性化し、上記システムコントローラから記録の開始を促す指示が無くなった場合に上記同期信号設定手段から符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段を非活性化し、次の符号化ブロックの先頭信号が入力されたときは上記第１の符号化手段と第２の符号化手段を非活性化し、さらに次の符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段と第２の符号化手段および上記データ読み出し手段を非活性化し、また上記ポーズ信号が入力され、さらに上記同期信号設定手段から符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段と第２の符号化手段および上記データ読み出し手段を非活性化し、ポーズ信号の入力が無くなったとき上記第１の符号化手段と第２の符号化手段および上記データ読み出し手段を非活性化するシーケンスコントローラとを備えたものである。
【００２１】
さらに、上記シーケンスコントローラが、上記システムコントローラから符号化の開始を促す信号と上記同期信号設定手段からの信号および上記ポーズ信号とを入力とし、上記第１の符号化手段を活性化させる第１の活性化信号と上記第１の符号化手段がアクセスするメモリ手段の領域の変更を促す第１のイネーブル信号とを出力する第１符号化制御手段と、上記第２の符号化手段を活性化させる第２の活性化信号と上記第２の符号化手段がアクセスするメモリ手段の領域の変更を促す第２のイネーブル信号とを出力する第２符号化制御手段と、上記データ読み出し手段の出力データが有効であることを示すイネーブル信号を出力する読み出し制御手段と、上記第１符号化手段の入力に上記ポーズ信号でゲートをかける第１のゲート手段と、上記第２符号化手段の入力に上記ポーズ信号でゲートをかける第２のゲート手段と、上記読み出し制御手段の入力に上記ポーズ信号でゲートをかける第３のゲート手段とで構成されたものである。
【００２２】
【発明の実施の形態】
この発明の実施の形態である記録データ制御装置においては、シーケンスコントローラは第１の符号化手段と第２の符号化手段および読み出し制御手段の活性化、非活性化を制御する。
【００２３】
また、シーケンスコントローラは、符号化開始信号を入力し、第２の同期信号が入力されたとき第１の符号化手段を活性化し、次の第２の同期信号が入力されたとき第２の符号化手段を活性化し、さらに第２の同期信号が入力されたときデータ読み出し手段の出力データを有効にする。
【００２４】
また、ポーズ信号出力手段は、シーケンスコントローラにポーズ信号を出力し、シーケンスコントローラは、上記ポーズ信号が入力されたときポーズ信号入力直後の第２の同期信号の入力時から第１の符号化手段および第２の符号化手段を非活性化してデータ読み出し手段のデータを有効でなくし、ポーズ信号が解除されたとき解除された直後の第２の同期信号の入力時から第１の符号化手段および第２の符号化手段を活性化し、データ読み出し手段のデータを有効とする。
【００２５】
また、ポーズ信号出力手段は、シーケンスコントローラにポーズ信号を出力し、アドレス比較手段は、検出したセクタアドレス情報と所定値を比較し、一致したときはポーズ信号出力手段のポーズ信号を解除し、シーケンスコントローラは、上記ポーズ信号が入力されたときポーズ信号入力直後の第２の同期信号の入力時から第１の符号化手段および第２の符号化手段を非活性化してデータ読み出し手段のデータを有効でなくし、ポーズ信号が解除されたとき解除された直後の第２の同期信号の入力時から第１の符号化手段および第２の符号化手段を活性化し、データ読み出し手段のデータを有効とする。
【００２６】
また、ポーズ信号出力手段は、シーケンスコントローラにポーズ信号を出力し、アドレス比較手段は、検出したセクタアドレス情報と所定値を比較し、一致したときポーズ信号出力手段のポーズ信号を解除し、シーケンスコントローラは、上記ポーズ信号が入力されたときポーズ信号入力直後の第２の同期信号の入力時から第１の符号化手段および第２の符号化手段を非活性化してデータ読み出し手段のデータを有効でなくし、ポーズ信号が解除されたとき解除された直後の第２の同期信号の入力時から第１の符号化手段および第２の符号化手段を活性化してデータ読み出し手段のデータを有効とし、欠陥セクタ検出手段は、記録媒体の欠陥セクタ情報を検出し、欠陥セクタに記録を行った場合はデータ読み出し手段に再度同じセクタデータを出力するように要求し、この要求を受けたデータ読み出し手段は同じデータを出力する。
【００２７】
さらに、シーケンスコントローラは、符号化開始信号とポーズ信号を入力し、ポーズ信号が入力されなければ第２の同期信号が入力されたとき第１の符号化手段を活性化し、次の第２の同期信号が入力されたとき第２の符号化手段を活性化し、さらに第２の同期信号が入力されたときデータ読み出し手段の出力データを有効にし、ポーズ信号が入力されたとき第１の符号化手段を非活性化し、次の第２の同期信号が入力されたとき第２の符号化手段を非活性化し、さらに第２の同期信号が入力されたときデータ読み出し手段の出力データを非有効とする。
【００２８】
以下、この発明をその実施の形態を示す図面に基づいて具体的に説明する。
実施の形態１．
図１はこの発明の実施の形態１である記録データ制御装置を示すブロック図である。図において、１００は第１の符号化手段３，第２の符号化手段１１およびデータ読み出し手段１６の動作を制御するシーケンスコントローラ、１０１はシーケンスコントローラ１００を制御するマイコンである。
【００２９】
図２はシーケンスコントローラ１００の構成を示す図で、２０１は符号化開始信号２２と第２の同期信号２６を入力とし、第１の活性化信号４と第１のイネーブル信号５を生成する第１符号化制御手段、２０２は第１のイネーブル信号５と第２の同期信号２６を入力とし、第２の活性化信号１２と第２のイネーブル信号１３を生成する第２符号化制御手段、２０３は第２のイネーブル信号１３と第２の同期信号２６を入力とし、第３のイネーブル信号１８を生成する読み出し制御手段である。図１において、シーケンスコントローラ１００は、第１の符号化手段３、第２の符号化手段１１、データ読み出し手段１６とともに、同一のＩＣ内で実現するものとする。
【００３０】
図３は第１符号化制御手段２０１の動作を説明するフローチャート、図４は第２符号制御手段２０２の動作を説明するフローチャート、図５は読み出し制御手段２０３の動作を説明するフローチャート。図６は実施の形態１の動作の状態を示すタイミング図である。
【００３１】
次に実施の形態１の動作を図６を用いて説明する。第１の符号化手段３、第２の符号化手段１１、データ読み出し手段１６のそれぞれが、最初にアクセスを行うメモリ手段１０の領域をブロック＃０からとするように、マイコン１０１から初期設定信号２８により初期設定を行う。
【００３２】
同期検出手段２７は記録媒体２４のセクタ情報から第１の同期信号２５を生成する。セクタの先頭にはアドレス情報が記録されているため、第１の同期信号２５はセクタのアドレスと対応する。マイコン１０１は符号化を開始するために符号化開始信号２２をＨレベルにする。同期信号設定手段２９は、符号化開始信号２２が入力されたとき次に入力される第１の同期信号２５のタイミングで、第２の同期信号２６を出力する。ここでは記録媒体２４セクタアドレス＃６８のセクタ情報から生成された第２の同期信号２６となる。同期信号設定手段２９は第１の同期信号２５を計数し、１６周期毎に第２の同期信号２６を出力する。これは、１６セクタで１ブロックを構成するためである。
【００３３】
次に、図３〜図５のフローチャートおよび図６のタイミング図を参照してシーケンスコントローラ１００を構成する図２の第１〜第３の符号化制御手段２０１〜２０３の動作を説明する。
第１符号化制御手段２０１は、符号化開始信号２２が符号化開始を示すＨレベルで入力されたとき図３に示す手順で第１の活性化信号４をＨレベルにして第１の符号化手段３を活性させる。第１の符号化手段３は第１の活性化信号４が入力された後、第２の同期信号２６が入力されると符号化処理を開始してメモリ手段１０のブロック＃０の領域に書き込みを行い、次の第２の同期信号２６が入力するまでに処理を完了する。一方、第１符号化制御手段２０１は、第１の活性化信号４がＨレベルで、かつ第２の同期信号２６が入力されたとき第１のイネーブル信号５をＬにして第１の符号化手段３がメモリ手段１０に書き込みを行うアドレスを更新可能にする。
【００３４】
第１の符号化手段３がブロック＃０への書き込みを終了し、第１のイネーブル信号５がＬレベルの状態で第２の同期信号２６が入力されたとき第１の符号化手段３は書き込み領域をブロック＃０からブロック＃１へ変更し、新たに入力データ２に対して符号化処理を行い、ブロック＃１に書き込みを行う。
【００３５】
第２符号化制御手段２０２は、第１のイネーブル信号５がＬレベルになったとき第２の活性化信号１２をＨレベルにして第２の符号化手段１１を活性させる。第２の符号化手段１１は、第２の活性化信号１２が入力された後、第２の同期信号２６が入力されると符号化処理を開始し、先に第１の符号化処理を終えて書き込まれたメモリ手段１０のブロック＃０領域からデータを読み出し、第２の符号化処理後、再びブロック＃０へ書き込みを行い、次の第２の同期信号２６が入力するまでに処理を完了する。さらに、第２符号化制御手段２０２は、第２の活性化信号１２がＨレベルで、かつ第２の同期信号２６が入力されたとき第２のイネーブル信号１３をＬにし、第２の符号化手段１１がメモリ手段１０に書き込みを行うアドレスを更新可能にする。
【００３６】
第２の符号化手段１１がブロック＃０への書き込みを終了し、第２のイネーブル信号１３がＬレベルの状態で第２の同期信号２６が入力されたとき第２の符号化手段１１は書き込み領域をブロック＃０からブロック＃１へ変更し、新たに第１の符号化手段３がブロック＃１に書き込んだデータの読み出しを行い符号化処理後、再びブロック＃１に書き込みを行う。
【００３７】
データ読み出し手段１６は、マイコン１０１で初期設定されたブロック＃０の読み出しを繰り返し行う。読み出し制御手段２０３にＬレベルの第２のイネーブル信号１３が入力され、さらに第２の同期信号２６が入力されたとき第３のイネーブル信号１８はＬレベルで出力される。データ読み出し手段１６の読み出すデータは、第３のイネーブル信号１８がＬの時に有効なデータ出力２１としてデータ変換手段２３へ送られる。
【００３８】
データ読み出し手段１６がブロック＃０からの読み出しを終了し、第３のイネーブル信号１８がＬレベルの状態で第２の同期信号２６が入力されたときデータ読み出し手段１６は読み出し領域をブロック＃０からブロック＃１へ変更し、新たに第２の符号化手段１１がブロック＃１に書き込んだデータの読み出しを行う。
【００３９】
データ変換手段２３に送られたデータは、記録媒体２４へ記録する信号に変換された後、記録媒体２４へ記録される。記録媒体２４への記録は図１７に示すように、メモリ手段１０から読み出したセクタデータを、セクタ単位で行う。
【００４０】
データ読み出し手段１６がブロック＃０のデータを読み出し始めたときマイコン１０１は符号化開始信号２２をＬレベルにする。第１の活性化信号４は同時にＬレベルになる。次の第２の同期信号２６が入力されたとき第１符号化制御手段２０１は第１の符号化手段３のアクセスするブロックをブロック＃３とした後、第１のイネーブル信号５をＨレベルにする。しかし、第１の符号化手段３は第１の活性化信号４がＬレベルなので符号化処理は行わない。
【００４１】
第２符号化制御手段２０２は、第１のイネーブル信号５がＬレベルからＨレベルに変化するのと同時に第２の活性化信号１２をＬレベルにする。第２の同期信号２６が入力された時点では、第２の活性化信号１２はＨレベルなので、第２の符号化手段１１はメモリ手段１０のブロック＃２領域のデータに対して符号化処理を行う。また、同時にデータ読み出し手段１６はメモリ手段１０のブロック＃１の領域の読み出しを行う。
【００４２】
さらに次の第２の同期信号２６のタイミングにおいて、第２符号化手段２０２は、第２の符号化手段１１のアクセスするブロックをブロック＃３とした後、第２のイネーブル信号１３をＨレベルにする。しかし、第２の符号化手段１１は第２の活性化信号１２がＬレベルなので符号化処理は行わない。一方データ読み出し手段１６はメモリ手段１０のブロック＃２の領域の読み出しを行う。
データ読み出し手段１６がブロック＃３を読み終えた後、第２の同期信号２６が入力されたとき読み出し制御手段２０３は、データ読み出し手段１６のアクセスするブロックをブロック＃３とした後、第３のイネーブル信号１８をＨレベルにする。
以上の動作で、３ブロックのデータの書き込みを終了する。
【００４３】
実施の形態２．
図７はこの発明の実施の形態２の構成を示す図である。図において、図１と同一符号はそれぞれ同一または相当部分を示しており、３００はポーズ信号３０４がＨのときシーケンスを中断するシーケンスコントローラ、３０１は記録媒体２４からアドレス情報を検出してマイコン１０１で設定されたアドレスと比較を行い、一致したときＨレベルを出力するアドレス比較手段、３０２はマイコン１０１が出力するシーケンスコントローラ３００の動作を中断させる場合にＨレベルとなるポーズ設定信号、３０３はポーズ設定信号３０２に応じてポーズ信号３０４を出力し、アドレス比較手段３０１から一致検出のＨレベルが入力されたときポーズ信号３０４をＬレベルとするポーズ信号出力手段である。
【００４４】
また、３０７はマイコン１０１が設定を行うスタートアドレス、３０８は第１の同期信号２５が１６回入力されてもその時点でポーズ信号３０４が入力されているときは第２の同期信号２６を出力せず、ポーズ信号３０４が解除された後、初めて入力される第１の同期信号２５のタイミングで第２の同期信号を出力する第２の同期信号設定手段、３０９は記録媒体２４に記録された同期信号を検出して第１の同期信号２５を出力し、アドレス情報を出力する同期検出手段、３１０はアドレス情報からアドレスを検出するアドレス検出手段である。なお、シーケンスコントローラ３００は、第１の符号化手段３、第２の符号化手段１１、データ読み出し手段１６とともに、同一のＩＣ内で実現するものとする。
【００４５】
図８は第２のシーケンスコントローラ３００の構造を示す図で、４０１はポーズ信号３０４がＨレベルのとき符号化開始信号２２によらず出力がＬレベルとなる第１のポーズゲート、４０２はポーズ信号３０４がＨレベルのとき第１のイネーブル信号５によらず出力がＨレベルとなる第２のポーズゲート、４０３はポーズ信号３０４がＨレベルのとき第２のイネーブル信号１３によらず出力がＨレベルとなる第３のポーズゲートである。
図９は、シーケンスコントローラの動作を説明するタイミングチャートである。
【００４６】
次に図９を参照して実施の形態２の動作について説明する。
マイコン１０１はアドレス比較手段３０１へ、記録媒体２４の書き込みを行うスタートアドレス３０７をセクタアドレスをセクタ＃１００に設定する。
【００４７】
次にマイコン１０１は、符号化開始信号２２をセクタ＃５０の直前で第２の同期信号設定手段３０８とシーケンスコントローラ３００へ出力する。第１符号化制御手段２０１は、第１の活性化信号４をＨレベルにし、第２の符号化手段３は第２の同期信号２６の入力後に符号化を開始し、ブロック＃０へ書き込みを行う。また第１符号化制御手段２０１は第２の同期信号２６の入力後に第１のイネーブル信号５をＬレベルとする。第１の符号化手段３は、次の第２の同期信号２６が入力されると入力データ２に符号化処理を行い、ブロック＃１へ書き込みを行う。
【００４８】
第２符号化制御手段２０２は、第１のイネーブル信号５のＬレベルを検出して第２の活性化信号１２をＨレベルにする。第２の符号化手段１１は、第２の活性化信号１２がＨレベルで、かつ第２の同期信号２６が入力されたときメモリ手段１０のブロック＃０のデータを読み込み、符号化処理を行った後再びブロック＃０へ書き込みを行う。第２符号化制御手段２０２は、第２の同期信号２６が入力されたとき第２のイネーブル信号１３をＬレベルにする。
【００４９】
マイコン１０１は、第２の符号化手段１１が符号化処理を開始した後、ポーズ設定信号３０２をＨレベルで出力する。一方、アドレス検出手段３１０は、セクタ＃１００を検出しないためアドレス比較手段３０１では設定したアドレス一致検出がなされない。ポーズ信号設定手段３０３は、ポーズ設定信号３０２がＨレベルで、かつアドレス一致が検出されないため、ポーズ信号３０４をＨレベルで出力する。第１のポーズゲート４０１の出力は、ポーズ信号３０４がＨレベルなのでＬレベルになり、同時に第１の活性化信号４もＬレベルになる。また第２のポーズゲート４０２の出力がＨレベルとなるため、第２の活性化信号１２もＬレベルとなる。
【００５０】
同期信号設定手段３０８は、ポーズ信号３０４がＨレベルなので、第１の同期信号２５を１６回計数しても第２の同期信号２６を出力しない。しかし、第１の符号化手段３と第２の符号化手段１１は第１の同期信号２５が１６回の間に処理を終えている。第１のイネーブル信号５と第２のイネーブル信号１３は、第２の同期信号２６が入力されないので変化しない。同期検出手段２７は記録媒体２４からは順次セクタ情報が入力されるため、第１の同期信号２５を出力し続ける。データ読み出し手段１６は第３のイネーブル信号１８がＬレベルにならないため有効なデータ出力を行わない。
【００５１】
記録媒体２４から検出されるセクタのアドレスが進み、アドレス検出手段３１０がセクタ＃１００を検出し、アドレス比較手段３０１にセクタ＃１００が入力されると、アドレス比較手段３０１はアドレス一致を出力する。ポーズ信号出力手段３０３は、アドレス一致が入力されるとポーズ信号３０４をＬレベルにする。
【００５２】
第１のポーズゲート４０１の出力はポーズ信号３０４がＬレベルになるとＨレベルとなり、第１の活性化信号４はＨレベルになる。また第２のポーズゲート４０２に出力はＬレベルになるため、第２の活性化信号１３はＨレベルとなる。
【００５３】
第２の同期信号設定手段３０８は、ポーズ信号３０４がＬレベルになると、直後に入力されるセクタ＃１００対応の第１の同期信号２５とタイミングを合わせて第２の同期信号２６を出力する。
【００５４】
第１の符号化手段３は、第１の活性化信号４がＨレベルで、かつ第２の同期信号２６が入力されると符号化処理を行う。第２の符号化手段１３も同様に第２の活性化信号１２がＨレベルで、かつ第２の同期信号２６が入力されると符号化処理を行う。また、第１のイネーブル信号４と第２のイネーブル信号１２もそれぞれ第１、第２の活性化信号がＨレベルなので、第２の同期信号を受けてＬレベルとなる。
【００５５】
読み出し制御手段２０３は、第３のポーズゲート４０３の出力がＬレベルで、かつセクタ＃１００対応の第２の同期信号２６が入力されるとＬレベルとなる。データ読み出し手段１６は、メモリ手段１０からブロック＃０領域のセクタデータを読み出し、第３のイネーブル信号１８がＬレベルなので有効データとしてデータ出力２１にする。データ変換手段２３はデータ出力２１を受けて、記録媒体２４へ図１７に示すようにセクタ＃１００からセクタデータを書き込む。
【００５６】
なお、この実施の形態２ではポーズ信号出力手段３０３の出力を、アドレス比較手段３０１で制御したが、マイコン１０１によりポーズ設定信号３０２を同じタイミングでＬレベルにすることにより同じ動作を行うことができる。
【００５７】
実施の形態３．
図１０はこの発明の実施の形態３の構成を示す図である。図において、図７と同一符号はそれぞれ同一または相当部分を示しており、５００は記録媒体２４に記録された書き込み不可能な欠陥セクタの情報から、書き込みを行ったセクタが欠陥セクタか否かを検出する欠陥セクタ検出手段、５０１は欠陥セクタ検出手段５００の検出結果が欠陥セクタであった場合、Ｈレベルとなってリピートを要求するリピート信号、６００はリピート信号５０１を入力してカウントを繰り返すデータ読み出し手段である。
【００５８】
図１１はデータ読み出し手段６００の構成を示す図である。図において、６０１はブロック単位の計数を行うブロックカウンタ、６０２は第１の同期信号２５で１ブロックの１６セクタを計数し、リピート信号５０１がＨレベルで入力されたら次の第１の同期信号２５が入力されてもカウントアップせず、入力された時点のカウンタ値を出力するセクタカウンタ、６０３は１セクタ内のデータ数２３６６バイトをカウントするデータカウンタである。
【００５９】
また、６０４は第３のイネーブル信号１８がＬレベルのときメモリ手段１０から読み出したデータ２０をデータ出力するデータ出力ゲート、６０５はブロックカウンタ６０１とセクタカウンタ６０２とデータカウンタ６０３の数値からメモリ手段１０のアドレス１９を生成するアドレス生成手段である。なお、シーケンスコントローラ３００は、第１の符号化手段３、第２の符号化手段１１、第２のデータ読み出し手段６００とともに、同一のＩＣ内で実現するものとする。
【００６０】
図１２は動作を示すタイミング図、図１３はセクタデータの繰り返し書き込みの説明をするための図で、メモリ手段１０と記録媒体２４のデータ構造の対応を示す図である。
【００６１】
次に図１２のタイミング図を参照して実施の形態３の動作について説明する。図１３に示す記録媒体２４の論理構造においても、リードインエリア３１には記録媒体２４の書き込み不可能な欠陥セクタの位置が記されている。書き込み領域に欠陥セクタがある場合、欠陥セクタに記録すべき情報は、隣り合う連続した次のセクタに記録する。ここでは、セクタ＃１０６、セクタ＃１０７が欠陥セクタであるとして説明する。
【００６２】
図１２において、メモリ手段１０に第２の符号化手段１１で符号化処理されて一時記憶されたデータをデータ読み出し手段６００で読み出しを行い、記憶媒体２４に書き込みを行う。このとき、セクタ＃１００アドレスから書き込みを行う場合、ポーズ信号３０４をセクタ＃１００で解除し、第１の符号化手段３と第２の符号化手段１１とデータ読み出し手段１６とを活性化させる。
【００６３】
データ読み出し手段６００には、Ｌレベルの第３のイネーブル信号１８と第２の同期信号２６が入力される。ブロックカウンタ６０１は、メモリ手段１０のブロック＃０をアクセスするカウント値となり、このカウント値をアドレス生成手段６０５へ送る。セクタカウンタ６０２とデータカウンタ６０３は、第２の同期信号２６でリセットされる。
データカウンタ６０３は１セクタ内のデータ数だけカウントを進め、第１の同期信号２５の入力毎に０から再カウントする。カウント値は逐次アドレス生成手段６０５へ送られる。
セクタカウンタ６０２は第１の同期信号２５毎にカウントを進め、１６セクタまでカウントを行う。またリピート信号５０１がＨレベルで入力されている期間は、第１の同期信号２５が入力されてもカウントを進めない。カウント値は逐次アドレス生成手段６０５へ送られる。
【００６４】
セクタ＃１００から記録を開始し、セクタ＃１０６に到達すると、欠陥セクタ検出手段５００はセクタ＃１０６がリードインエリアの情報から欠陥セクタであることを検出する。欠陥セクタ検出手段５００はリピート信号５０１をセクタ＃１０６の期間Ｈレベルとする。
【００６５】
データ読み出し手段６００は、図１３に示すようにセクタ＃１０６に対してブロック＃０のセクタデータ＃６をメモリ手段１０から読み出すべき第３のアドレス１９を生成する。しかし、次に第１の同期信号２５が入力されても、リピート信号５０１がＨレベルのため、セクタカウンタ６０２はカウントを進めず、再びブロック＃０のセクタデータ＃６をメモリ手段１０から読み出すべき第３のアドレス１９を生成する。読み出されたセクタデータ＃６はセクタ＃１０７へ書き込みを行う。
【００６６】
欠陥セクタ検出手段５００は、セクタ＃１０７がリードインエリアの情報から欠陥セクタであることを検出する。欠陥セクタ検出手段５００は、リピート信号５０１をセクタ＃１０７の期間Ｈレベルとする。データ読み出し手段６００は、同様に次回の第１の同期信号２５が入力されても、ブロック＃０のセクタデータ＃７の領域をアクセスせず、再びセクタデータ＃６の領域をアクセスし、記録媒体２４のセクタ＃１０８への書き込みデータとする。
【００６７】
欠陥セクタ検出手段５００は、セクタ＃１０８がリードインエリアの情報から欠陥セクタでないと判断し、リピート信号５０１をＬレベルとする。
以後セクタ＃１０９から＃１１７までには欠陥セクタがないので、セクタカウンタ６０２は第１の同期信号２５によりカウントを進め、メモリ手段１０のブロック＃０領域のセクタデータを順次呼び出し、記録媒体２４のセクタ＃１０９からセクタ＃１１７へ記録する。
【００６８】
【発明の効果】
この発明は以上説明したように構成されているので、以下に示すような効果を奏する。
【００６９】
シーケンスコントローラは、第１の符号化手段と第２の符号化手段および読み出し制御手段の活性化、非活性化を制御するので、マイコンは符号化開始信号を設定するのみで記録媒体への記録データの生成を行い、マイコンの負荷を軽減できる。また、マイコンへの負荷低減により、処理能力の低い低価格なマイコンを用いることが可能となり、システムのコスト低減が図れる。
【００７０】
また、符号化開始信号を入力し、第２の同期信号が入力されたとき第１の符号化手段を活性化し、次の第２の同期信号が入力されたとき第２の符号化手段を活性化し、さらに第２の同期信号が入力されたときデータ読み出し手段の出力データを有効にするので、入力データに対して符号化処理を行う手順を自動的に切り替えることができる。
【００７１】
また、ポーズ信号出力手段は、シーケンスコントローラにポーズ信号を出力し、シーケンスコントローラは上記ポーズ信号を入力されたときポーズ信号入力直後の第２の同期信号の入力時から第１の符号化手段および第２の符号化手段を非活性化するとともに、データ読み出し手段のデータを有効でなくし、ポーズ信号が解除されたとき解除された直後の第２の同期信号の入力時から第１の符号化手段および第２の符号化手段を活性化するとともに、データ読み出し手段のデータを有効とするので、ポーズ信号をシーケンスコントローラに入力するとデータ読み出しを開始する直前のデータがメモリ手段に格納された状態になり、書き込みを行いたい箇所でポーズ信号を解除することで、速やかに記録媒体に記録を開始することができる。
【００７２】
また、ポーズ信号出力手段は、シーケンスコントローラにポーズ信号を出力し、アドレス比較手段は検出したセクタアドレス情報と所定値を比較し、一致したときは上記ポーズ信号を解除し、シーケンスコントローラは上記ポーズ信号を入力されたときポーズ信号入力直後の第２の同期信号の入力時から第１の符号化手段および第２の符号化手段を非活性化するとともに、データ読み出し手段のデータを有効でなくし、ポーズ信号が解除されたとき解除された直後の第２の同期信号の入力時から第１の符号化手段および第２の符号化手段を活性化するとともに、データ読み出し手段のデータを有効とするので、ポーズ信号をシーケンスコントローラに入力するとデータ読み出しを開始する直前のデータがメモリ手段に格納された状態になり、所定の書き込み位置が検出されたとき上記ポーズ信号が解除されて速やかに所定の位置から記録媒体に記録を開始することができる。
【００７３】
また、ポーズ信号出力手段は、シーケンスコントローラにポーズ信号を出力し、アドレス比較手段は検出したセクタアドレス情報と所定値を比較し、一致したときは上記ポーズ信号を解除し、シーケンスコントローラは上記ポーズ信号が入力されたときポーズ信号入力直後の第２の同期信号の入力時から第１の符号化手段および第２の符号化手段を非活性化するとともに、データ読み出し手段のデータを有効でなくし、ポーズ信号が解除されたとき解除された直後の第２の同期信号の入力時から第１の符号化手段および第２の符号化手段を活性化するとともに、データ読み出し手段のデータを有効とし、他方、欠陥セクタ検出手段は、記録媒体の欠陥セクタ情報を検出し、欠陥セクタに記録を行った場合はデータ読み出し手段に再度同じセクタデータを出力するように要求して同じデータを出力させるので、記録媒体に記録中に欠陥セクタが検出されたときは、隣り合う次の欠陥のないセクタにそのデータを記録することができるので、ブロックのデータ全体を正確に記録媒体に記録できる。
【００７４】
さらに、シーケンスコントローラは、符号化開始信号とポーズ信号とが入力され、ポーズ信号が入力されないときは第２の同期信号が入力されたとき第１の符号化手段を活性化し、次の第２の同期信号が入力されたとき第２の符号化手段を活性化し、さらに第２の同期信号が入力されたときデータ読み出し手段の出力データを有効にし、ポーズ信号が入力されたときは第１の符号化手段を非活性化し、次の第２の同期信号が入力されたとき第２の符号化手段を非活性化し、さらに第２の同期信号が入力されたときデータ読み出し手段の出力データを非有効とするので、ポーズ信号により入力データに対する符号化処理を行うか否かを制御することができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１における記録データ制御装置を示すブロック図である。
【図２】 実施の形態１のシーケンスコントローラを示すブロック図である。
【図３】 実施の形態１のシーケンスコントローラの動作を説明するフローチャートである。
【図４】 実施の形態１のシーケンスコントローラの動作を説明するフローチャートである。
【図５】 実施の形態１のシーケンスコントローラの動作を説明するフローチャートである。
【図６】 実施の形態１の動作を説明するタイミング図である。
【図７】 この発明の実施の形態１における記録データ制御装置を示すブロック図である。
【図８】 実施の形態２のシーケンスコントローラを示すブロック図である。
【図９】 実施の形態２の動作を説明するタイミング図である。
【図１０】 この発明の実施の形態３における記録データ制御装置を示すブロック図である。
【図１１】 実施の形態３のデータ読み出し手段を示すブロック図である。
【図１２】 実施の形態３の動作を説明するタイミング図である。
【図１３】 実施の形態３の繰り返し書き込み動作を説明するための図である。
【図１４】 従来の記録データ制御装置を示すブロック図である。
【図１５】 記録媒体の論理構造を示す図である。
【図１６】 記録媒体の物理構造を示す図である。
【図１７】 メモリ手段と記録媒体のデータ構造の対応を示す図である。
【符号の説明】
３ 第１の符号化手段、１０ メモリ手段、１１ 第２の符号化手段、１６データ読み出し手段、２３ データ変換手段、２４ 記録媒体、１００，３００シーケンスコントローラ、１０１ マイコン、３０１ アドレス比較手段、３０３ ポーズ信号出力手段、３０８は同期信号設定手段、５００ 欠陥セクタ検出手段、６００ データ読み出し手段。
【発明の属する技術分野】
この発明は、ＤＶＤ−ＲＡＭにデータの書き込みを行う装置に用いる記録データ制御装置に関するものである。
【０００２】
【従来の技術】
従来の記録データ制御装置について図１４を用いて説明する。図において、１はシステムをコントロールするマイコン、２は記録媒体２４に記録する入力データ、３は入力データ２に第１の符号を付加し、メモリ手段に一時記憶を行う第１の符号化手段、４は第１の符号化手段３の動作を活性化する第１の活性化信号、５は第１の符号化手段３のアクセスするメモリ手段１０の領域を切り替える第１のイネーブル信号、６は第１の符号化手段３の出力結果を格納するメモリ１０の領域を指定する第１のアドレス、７は第１の符号化手段３の出力結果である第１のデータ、８はメモリ手段１０のアクセス領域を指定する選択アドレス、９はメモリ手段１０で読み書きを行う選択データ、１０は第１の符号手段３，第２の符号化手段１１およびデータ読み出し手段１６がデータを読み書きするメモリ手段である。
【０００３】
１１はメモリ手段１０に一時記憶された第１のデータ７を読み込んで第２の符号を付加し、再度メモリ手段１０に一時記憶を行う第２の符号化手段、１２は第２の符号化手段１１の動作を活性化する第２の活性化信号、１３は第２の符号化手段１１のアクセスするメモリ手段１０の領域を切り替える第２のイネーブル信号、１４は第２の符号化手段１１の出力結果を格納するメモリ１０の領域を指定する第２のアドレス、１５はメモリ手段１０と第１の符号化手段３とで読み書きを行う第２のデータ、１６はメモリ手段１０から読み出したデータ２０をデータ変換手段２３に送り出すデータ読み出し手段である。
【０００４】
また、１８はデータ読み出し手段１６のアクセスするメモリ手段１０の領域を切り替える第３のイネーブル信号、１９はデータ読み出し手段１６が読み出しを行うメモリ領域を指定する第３のアドレス、２０はメモリ手段１０から読み出した第３のデータ、２１は記録媒体２４に書き込むデータ出力、２３はデータを記録媒体２４に書き込むデータ変換手段、２４は書き込みを行う記録媒体、２２はマイコン１から出力される符号化開始信号、２７は記録媒体２４からセクタ情報を検出し、セクタ周期に同期した第１の同期信号２５を出力する同期検出手段である。
【０００５】
また、２９はマイコン１から符号化開始信号２２が入力されたとき第１の同期信号２５の１６倍の周期を持つ第１の同期信号２５と同期した第２の同期信号２６を生成する同期信号設定手段、２８は第１の符号化手段３，第２の符号化手段１１およびデータ読み出し手段１６がメモリ手段１０にアクセスする領域を初期設定する初期設定信号、３０は符号化開始信号２２と第２の同期信号が入力されたとき第１の活性化信号４と第１のイネーブル信号５を生成する第１の符号化活性手段、３１は第１の符号化終了信号、３２は第１の符号化終了信号３１が入力されたとき第２の活性化信号１２と第２のイネーブル信号１３を生成する第２の符号化活性化手段である。
【０００６】
また、第１の符号化手段３は第１の活性化信号５が入力され、かつ第２の同期信号２６が入力されたとき活性化する。メモリ手段１０をアクセスするブロックは、第１のイネーブル信号７が入力され、かつ第２の同期信号２６が入力されたとき次のブロックへ変更される。また、第２の符号化手段１１も同様に、第２の活性化信号１２が入力され、かつ第２の同期信号２６が入力されたとき活性化し、メモリ手段１０をアクセスするブロックは、第２のイネーブル信号１３が入力され、かつ第２の同期信号２６が入力されたとき次のブロックへ変更される。さらに、データ読み出し手段１６も、メモリ手段１０をアクセスするブロックは、第３のイネーブル信号１８が入力され、かつ第２の同期信号２６が入力されたとき次のブロックへ変更される。
【０００７】
次に、書き込みを行う記録媒体２４のデータ構造を図１３に示す。
図１５は記録媒体２４全体の論理的構造を示す図で、３１は記録媒体構造３０の先頭部分であるリードインエリア、３２はデータの記録が行われるデータエリア、３３は構造の最後部であるリードアウトエリアである。データエリア３２は、複数のセクタで構成されており、更に１６個のセクタで１ブロックを構成する。
図１６は記録媒体２４の物理的構造を示す図で、第１の同期信号２５はセクタの周期で生成され、第２の同期信号２６はブロックの周期で生成される。また、各セクタの先頭にはセクタのアドレスが記録されている。
【０００８】
図１７はメモリ手段１０と記録媒体２４のデータ構造との対応を示す図である。メモリ手段１０のブロックは１６セクタ分のデータで構成されており、メモリ手段１０上ではブロック単位で取り扱うが、記録媒体２４に記録をする時点ではセクタ単位で書き込みを行う。
【０００９】
次に動作について説明する。図において、マイコン１は初期設定信号２８により第１の符号化手段３、第２の符号化手段１１およびデータ読み出し手段１６がメモリ手段１０にアクセスする領域を、ブロック＃０となるように設定する。記録媒体２４からの信号で同期検出手段２７が第１の同期信号２５を生成する。また同期信号設定手段２９はマイコン１から符号化開始信号２２を入力されたとき第１の同期信号２５と同期して第２の同期信号２６を生成する。第２の同期信号２６は第１の符号化ならびに第２の符号化で取り扱うブロックの先頭を表す。
【００１０】
第１の符号化活性手段３０は、符号化開始信号２２によりブロックの先頭を設定した後、第１の符号化手段３を活性化する第１の活性化信号４を出力する。第１の符号化手段３は、第１の活性化信号４を入力され、第２の同期信号２６が入力されたとき入力データ２に対してセクタ単位に符号化処理を１６セクタ分実行し、このデータをメモリ手段１０へ一時記憶させるために、第１のアドレス６と第１のデータ７を出力する。第１のデータ７、第１のアドレス６はそれぞれ選択データ９、選択アドレス８としてメモリ手段１０にアクセスし、メモリ手段１０の所望のアドレスに所望のデータを一時記憶する。次に、第１の符号化活性手段３０は第１のイネーブル信号５を出力し、第１の符号化書き込み領域を次のブロック＃１に変更する。
【００１１】
次に第１の符号化手段３は、第１の符号化終了信号３１を出力する。次に第２の符号化活性手段３２は、第２の符号化手段１１を活性化する第２の活性化信号１２を出力する。第２の符号化手段１１は、第１の符号化手段３が一時記憶を行った領域ブロック＃０を第２のアドレス１４を出力してアクセスし、第２のデータ１５として読み込む。読み込んだデータはブロック毎に第２の符号化を行い、再びメモリ手段１０のブロック＃０に書き込む。次に第２の符号化活性手段３２は第２のイネーブル１３を出力し、第２の符号化ポイントをブロック＃１に変更する。
【００１２】
続いてマイコン１は、第３の活性化信号１６を出力する。データ読み出し手段１６は、第３のアドレス１９を出力し、メモリ手段１０から第２の符号化手段１１で書き込まれたブロック＃０のデータを第３のデータ２０として読み出す。この第３のデータ２０はセクタ毎のデータで読みこまれ、セクタ毎のデータとして出力される。このセクタデータ単位のデータ出力２１は、記録媒体２４への記録信号に変換するデータ変換手段２３に送られる。データ変換手段２３は記録媒体２４に対してセクタ単位で記録を行う。マイコン１はブロック＃０に対してデータ読み出しが終了したとき第３のイネーブル信号１８を出力し、データ読み出し手段１６の読みとり領域をブロック＃１に変更させる。
【００１３】
上記の一連の動作をブロック毎の周期で実行し、次のブロックのデータが入力されたとき、新たに第１の符号化処理，第２の符号化処理およびデータ読み出しを行い、記録媒体２４へ記録を行う。動作の終了は、ハードウェアのリセットで行われる。
【００１４】
【発明が解決しようとする課題】
上記のような従来の記録データ制御装置では、符号化処理後のデータをメモリ手段から読み出し、記録媒体に記録を行う場合、符号化終了の監視および記録媒体へ記録タイミングの監視をマイコンが行うため、マイコン処理速度の高速性が必要とされ、高速な高価なマイコンを使用しなければならず、装置が高価になると言う問題点があった。
また、記録媒体への記録開始位置の指定は符号化開始位置に依存し、任意の位置から記録を開始する場合は、符号化開始のタイミングで制御する必要がある。このタイミング制御はマイコンで行うため、マイコンの負荷が高まるという問題点もあった。
【００１５】
この発明は、上述のような課題を解決するためになされたもので、制御用のマイコンの負荷を低減できる記録データ制御装置を得ることを目的とする。
【００１６】
【課題を解決するための手段】
この発明に係る記録データ制御装置においては、記録媒体に記録されている同期信号を検出する同期検出手段と、記録の開始を促すシステムコントローラと、このシステムコントローラからの指示により１６セクタを一区切りとする符号化ブロックの先頭信号を上記同期検出手段の結果から生成する同期信号設定手段と、符号化処理結果を一時記憶するメモリ手段と、上記記録媒体に記録する入力データと上記入力データに第１の符号化処理を施した後、上記メモリ手段に一時記憶を行う第１の符号化手段と、上記メモリ手段に一時記憶された第１の符号化処理結果に第２の符号化処理を施した後、上記メモリ手段に再度一時記憶を行う第２の符号化手段と、上記メモリ手段に一時記憶された第２の符号化処理結果を読み出すデータ読み出し手段と、このデータ読み出し手段の読み出したデータを上記記録媒体に記録可能な形式に変換するデータ変換手段と、上記システムコントローラから記録の開始を促す指示を入力された後、上記同期信号設定手段から符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段を活性化し、次の符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段と第２の符号化手段を活性化し、さらに次の符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段と第２の符号化手段とデータ読み出し手段を活性化し、上記システムコントローラから記録の開始を促す指示が無くなった場合に上記同期信号設定手段から符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段を非活性化し、次の符号化ブロックの先頭信号が入力されたときは上記第１の符号化手段と第２の符号化手段を非活性化し、さらに次の符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段と第２の符号化手段および上記データ読み出し手段を非活性化するシーケンスコントローラとを備えたものである。
【００１７】
また、上記シーケンスコントローラが、上記システムコントローラから符号化の開始を促す信号と上記同期信号設定手段からの信号とを入力とし、上記第１の符号化手段を活性化させる第１の活性化信号と上記第１の符号化手段がアクセスするメモリ手段の領域の変更を促す第１のイネーブル信号とを出力する第１符号化制御手段と、上記第２の符号化手段を活性化させる第２の活性化信号と上記第２の符号化手段がアクセスするメモリ手段の領域の変更を促す第２のイネーブル信号とを出力する第２符号化制御手段と、上記データ読み出し手段の出力データが有効であることを示すイネーブル信号を出力する読み出し制御手段とで構成されたものである。
【００１８】
また、記録媒体に記録されている同期信号を検出する同期検出手段と、記録の開始を促すシステムコントローラと、このシステムコントローラからの指示により１６セクタを一区切りとする符号化ブロックの先頭信号を上記同期検出手段の結果から生成する同期信号設定手段と、符号化処理結果を一時記憶するメモリ手段と、上記記録媒体に記録する入力データと上記入力データに第１の符号化処理を施した後、上記メモリ手段に一時記憶を行う第１の符号化手段と、上記メモリ手段に一時記憶された第１の符号化処理結果に第２の符号化処理を施した後、上記メモリ手段に再度一時記憶を行う第２の符号化手段と、上記メモリ手段に一時記憶された第２の符号化処理結果を読み出すデータ読み出し手段と、このデータ読み出し手段の読み出したデータを上記記録媒体に記録可能な形式に変換するデータ変換手段と、符号化処理の中断を指定するポーズ設定信号が入力され、上記第１の符号化手段，第２の符号化手段および上記データ読み出し手段を非活性状態または活性状態にするポーズ信号を出力するポーズ信号出力手段と、上記システムコントローラから記録の開始を促す指示を入力された後、上記同期信号設定手段から符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段を活性化し、次の符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段と第２の符号化手段を活性化し、さらに次の符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段と第２の符号化手段および上記データ読み出し手段を活性化し、上記システムコントローラから記録の開始を促す指示が無くなった場合に上記同期信号設定手段から符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段を非活性化し、次の符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段と第２の符号化手段を非活性化し、さらに次の符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段と第２の符号化手段および上記データ読み出し手段を非活性化し、また上記ポーズ信号が入力され上記同期信号設定手段から符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段と第２の符号化手段および上記データ読み出し手段を非活性化し、ポーズ信号の入力が無くなったとき上記第１の符号化手段と第２の符号化手段および上記データ読み出し手段を非活性化するシーケンスコントローラとを備えたものである。
【００１９】
また、記録媒体に記録されている同期信号を検出する同期検出手段と、記録の開始を促すシステムコントローラと、このシステムコントローラからの指示により１６セクタを一区切りとする符号化ブロックの先頭信号を上記同期検出手段の結果から生成する同期信号設定手段と、符号化処理結果を一時記憶するメモリ手段と、上記記録媒体に記録する入力データと上記入力データに第１の符号化処理を施した後、上記メモリ手段に一時記憶を行う第１の符号化手段と、上記メモリ手段に一時記憶された第１の符号化処理結果に第２の符号化処理を施した後、上記メモリ手段に再度一時記憶を行う第２の符号化手段と、上記メモリ手段に一時記憶された第２の符号化処理結果を読み出すデータ読み出し手段と、このデータ読み出し手段の読み出したデータを上記記録媒体に記録可能な形式に変換するデータ変換手段と、上記記録媒体に記録されているアドレス情報からアドレス位置情報を検出するアドレス検出手段と、上記システムコントローラで設定した所定の値と上記アドレス検出手段で得られたアドレスとを比較するアドレス比較手段と、符号化処理の中断を指定するポーズ設定信号が入力され、上記アドレス比較手段から一致検出が得られないとき上記第１の符号化手段，第２の符号化手段および上記データ読み出し手段を非活性状態とし、また上記アドレス比較手段から一致検出が得られたとき上記第１の符号化手段，第２の符号化手段および上記データ読み出し手段を活性状態に復帰させるポーズ信号を出力するポーズ信号出力手段と、上記システムコントローラから記録の開始を促す指示を入力された後、上記同期信号設定手段から符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段を活性化し、次の符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段と第２の符号化手段を活性化し、さらに次の符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段と第２の符号化手段および上記データ読み出し手段を活性化し、上記システムコントローラから記録の開始を促す指示が無くなった場合に上記同期信号設定手段から符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段を非活性化し、次の符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段と第２の符号化手段を非活性化し、さらに次の符号化ブロックの先頭信号が入力されたときは上記第１の符号化手段と第２の符号化手段および上記データ読み出し手段を非活性化し、また上記ポーズ信号が入力され、さらに上記同期信号設定手段から符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段と第２の符号化手段および上記データ読み出し手段を非活性化し、ポーズ信号の入力が無くなったとき上記第１の符号化手段と第２の符号化手段および上記データ読み出し手段を非活性化するシーケンスコントローラとを備えたものである。
【００２０】
また、記録媒体に記録されている同期信号を検出する同期検出手段と、記録の開始を促すシステムコントローラと、このシステムコントローラからの指示により１６セクタを一区切りとする符号化ブロックの先頭信号を上記同期検出手段の結果から生成する同期信号設定手段と、符号化処理結果を一時記憶するメモリ手段と、上記記録媒体に記録する入力データとこの入力データに第１の符号化処理を施した後、上記メモリ手段に一時記憶を行う第１の符号化手段と、上記メモリ手段に一時記憶された第１の符号化処理結果に第２の符号化処理を施した後、上記メモリ手段に再度一時記憶を行う第２の符号化手段と、上記第２の符号化処理後のデータを上記記録媒体に記録可能な形式に変換するデータ変換手段と、上記記録媒体に記録されているセクタ情報から欠陥セクタを検出する欠陥セクタ検出手段と、上記メモリ手段に一時記憶された第２の符号化処理結果を読み出すとともに、上記データ変換手段がデータ変換を行っているセクタが欠陥セクタであると上記欠陥セクタ検出手段が検出をしたとき次の記録セクタに対して検出された欠陥セクタに記録したのと同じデータを上記メモリ手段から読み出しを行い、欠陥セクタが検出されなければ順次新しいデータの読み出しを行うデータ読み出し手段と、上記記録媒体に記録されているアドレス情報からアドレス位置情報を検出するアドレス検出手段と、上記システムコントローラで設定した所定の値と上記アドレス検出手段で検出したアドレスとを比較するアドレス比較手段と、符号化処理の中断を指定するポーズ設定信号が入力され、上記アドレス比較手段から一致検出が得られないときは上記第１の符号化手段，第２の符号化手段および上記データ読み出し手段を非活性状態とし、また上記アドレス比較手段から一致検出が得られたとき上記第１の符号化手段，第２の符号化手段および上記データ読み出し手段を活性状態に復帰させるポーズ信号を出力するポーズ信号出力手段と、上記システムコントローラから記録の開始を促す指示を入力された後、上記同期信号設定手段から符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段を活性化し、次の符号化ブロックの先頭信号が入力されたときは上記第１の符号化手段と第２の符号化手段を活性化し、さらに次の符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段と第２の符号化手段および上記データ読み出し手段を活性化し、上記システムコントローラから記録の開始を促す指示が無くなった場合に上記同期信号設定手段から符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段を非活性化し、次の符号化ブロックの先頭信号が入力されたときは上記第１の符号化手段と第２の符号化手段を非活性化し、さらに次の符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段と第２の符号化手段および上記データ読み出し手段を非活性化し、また上記ポーズ信号が入力され、さらに上記同期信号設定手段から符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段と第２の符号化手段および上記データ読み出し手段を非活性化し、ポーズ信号の入力が無くなったとき上記第１の符号化手段と第２の符号化手段および上記データ読み出し手段を非活性化するシーケンスコントローラとを備えたものである。
【００２１】
さらに、上記シーケンスコントローラが、上記システムコントローラから符号化の開始を促す信号と上記同期信号設定手段からの信号および上記ポーズ信号とを入力とし、上記第１の符号化手段を活性化させる第１の活性化信号と上記第１の符号化手段がアクセスするメモリ手段の領域の変更を促す第１のイネーブル信号とを出力する第１符号化制御手段と、上記第２の符号化手段を活性化させる第２の活性化信号と上記第２の符号化手段がアクセスするメモリ手段の領域の変更を促す第２のイネーブル信号とを出力する第２符号化制御手段と、上記データ読み出し手段の出力データが有効であることを示すイネーブル信号を出力する読み出し制御手段と、上記第１符号化手段の入力に上記ポーズ信号でゲートをかける第１のゲート手段と、上記第２符号化手段の入力に上記ポーズ信号でゲートをかける第２のゲート手段と、上記読み出し制御手段の入力に上記ポーズ信号でゲートをかける第３のゲート手段とで構成されたものである。
【００２２】
【発明の実施の形態】
この発明の実施の形態である記録データ制御装置においては、シーケンスコントローラは第１の符号化手段と第２の符号化手段および読み出し制御手段の活性化、非活性化を制御する。
【００２３】
また、シーケンスコントローラは、符号化開始信号を入力し、第２の同期信号が入力されたとき第１の符号化手段を活性化し、次の第２の同期信号が入力されたとき第２の符号化手段を活性化し、さらに第２の同期信号が入力されたときデータ読み出し手段の出力データを有効にする。
【００２４】
また、ポーズ信号出力手段は、シーケンスコントローラにポーズ信号を出力し、シーケンスコントローラは、上記ポーズ信号が入力されたときポーズ信号入力直後の第２の同期信号の入力時から第１の符号化手段および第２の符号化手段を非活性化してデータ読み出し手段のデータを有効でなくし、ポーズ信号が解除されたとき解除された直後の第２の同期信号の入力時から第１の符号化手段および第２の符号化手段を活性化し、データ読み出し手段のデータを有効とする。
【００２５】
また、ポーズ信号出力手段は、シーケンスコントローラにポーズ信号を出力し、アドレス比較手段は、検出したセクタアドレス情報と所定値を比較し、一致したときはポーズ信号出力手段のポーズ信号を解除し、シーケンスコントローラは、上記ポーズ信号が入力されたときポーズ信号入力直後の第２の同期信号の入力時から第１の符号化手段および第２の符号化手段を非活性化してデータ読み出し手段のデータを有効でなくし、ポーズ信号が解除されたとき解除された直後の第２の同期信号の入力時から第１の符号化手段および第２の符号化手段を活性化し、データ読み出し手段のデータを有効とする。
【００２６】
また、ポーズ信号出力手段は、シーケンスコントローラにポーズ信号を出力し、アドレス比較手段は、検出したセクタアドレス情報と所定値を比較し、一致したときポーズ信号出力手段のポーズ信号を解除し、シーケンスコントローラは、上記ポーズ信号が入力されたときポーズ信号入力直後の第２の同期信号の入力時から第１の符号化手段および第２の符号化手段を非活性化してデータ読み出し手段のデータを有効でなくし、ポーズ信号が解除されたとき解除された直後の第２の同期信号の入力時から第１の符号化手段および第２の符号化手段を活性化してデータ読み出し手段のデータを有効とし、欠陥セクタ検出手段は、記録媒体の欠陥セクタ情報を検出し、欠陥セクタに記録を行った場合はデータ読み出し手段に再度同じセクタデータを出力するように要求し、この要求を受けたデータ読み出し手段は同じデータを出力する。
【００２７】
さらに、シーケンスコントローラは、符号化開始信号とポーズ信号を入力し、ポーズ信号が入力されなければ第２の同期信号が入力されたとき第１の符号化手段を活性化し、次の第２の同期信号が入力されたとき第２の符号化手段を活性化し、さらに第２の同期信号が入力されたときデータ読み出し手段の出力データを有効にし、ポーズ信号が入力されたとき第１の符号化手段を非活性化し、次の第２の同期信号が入力されたとき第２の符号化手段を非活性化し、さらに第２の同期信号が入力されたときデータ読み出し手段の出力データを非有効とする。
【００２８】
以下、この発明をその実施の形態を示す図面に基づいて具体的に説明する。
実施の形態１．
図１はこの発明の実施の形態１である記録データ制御装置を示すブロック図である。図において、１００は第１の符号化手段３，第２の符号化手段１１およびデータ読み出し手段１６の動作を制御するシーケンスコントローラ、１０１はシーケンスコントローラ１００を制御するマイコンである。
【００２９】
図２はシーケンスコントローラ１００の構成を示す図で、２０１は符号化開始信号２２と第２の同期信号２６を入力とし、第１の活性化信号４と第１のイネーブル信号５を生成する第１符号化制御手段、２０２は第１のイネーブル信号５と第２の同期信号２６を入力とし、第２の活性化信号１２と第２のイネーブル信号１３を生成する第２符号化制御手段、２０３は第２のイネーブル信号１３と第２の同期信号２６を入力とし、第３のイネーブル信号１８を生成する読み出し制御手段である。図１において、シーケンスコントローラ１００は、第１の符号化手段３、第２の符号化手段１１、データ読み出し手段１６とともに、同一のＩＣ内で実現するものとする。
【００３０】
図３は第１符号化制御手段２０１の動作を説明するフローチャート、図４は第２符号制御手段２０２の動作を説明するフローチャート、図５は読み出し制御手段２０３の動作を説明するフローチャート。図６は実施の形態１の動作の状態を示すタイミング図である。
【００３１】
次に実施の形態１の動作を図６を用いて説明する。第１の符号化手段３、第２の符号化手段１１、データ読み出し手段１６のそれぞれが、最初にアクセスを行うメモリ手段１０の領域をブロック＃０からとするように、マイコン１０１から初期設定信号２８により初期設定を行う。
【００３２】
同期検出手段２７は記録媒体２４のセクタ情報から第１の同期信号２５を生成する。セクタの先頭にはアドレス情報が記録されているため、第１の同期信号２５はセクタのアドレスと対応する。マイコン１０１は符号化を開始するために符号化開始信号２２をＨレベルにする。同期信号設定手段２９は、符号化開始信号２２が入力されたとき次に入力される第１の同期信号２５のタイミングで、第２の同期信号２６を出力する。ここでは記録媒体２４セクタアドレス＃６８のセクタ情報から生成された第２の同期信号２６となる。同期信号設定手段２９は第１の同期信号２５を計数し、１６周期毎に第２の同期信号２６を出力する。これは、１６セクタで１ブロックを構成するためである。
【００３３】
次に、図３〜図５のフローチャートおよび図６のタイミング図を参照してシーケンスコントローラ１００を構成する図２の第１〜第３の符号化制御手段２０１〜２０３の動作を説明する。
第１符号化制御手段２０１は、符号化開始信号２２が符号化開始を示すＨレベルで入力されたとき図３に示す手順で第１の活性化信号４をＨレベルにして第１の符号化手段３を活性させる。第１の符号化手段３は第１の活性化信号４が入力された後、第２の同期信号２６が入力されると符号化処理を開始してメモリ手段１０のブロック＃０の領域に書き込みを行い、次の第２の同期信号２６が入力するまでに処理を完了する。一方、第１符号化制御手段２０１は、第１の活性化信号４がＨレベルで、かつ第２の同期信号２６が入力されたとき第１のイネーブル信号５をＬにして第１の符号化手段３がメモリ手段１０に書き込みを行うアドレスを更新可能にする。
【００３４】
第１の符号化手段３がブロック＃０への書き込みを終了し、第１のイネーブル信号５がＬレベルの状態で第２の同期信号２６が入力されたとき第１の符号化手段３は書き込み領域をブロック＃０からブロック＃１へ変更し、新たに入力データ２に対して符号化処理を行い、ブロック＃１に書き込みを行う。
【００３５】
第２符号化制御手段２０２は、第１のイネーブル信号５がＬレベルになったとき第２の活性化信号１２をＨレベルにして第２の符号化手段１１を活性させる。第２の符号化手段１１は、第２の活性化信号１２が入力された後、第２の同期信号２６が入力されると符号化処理を開始し、先に第１の符号化処理を終えて書き込まれたメモリ手段１０のブロック＃０領域からデータを読み出し、第２の符号化処理後、再びブロック＃０へ書き込みを行い、次の第２の同期信号２６が入力するまでに処理を完了する。さらに、第２符号化制御手段２０２は、第２の活性化信号１２がＨレベルで、かつ第２の同期信号２６が入力されたとき第２のイネーブル信号１３をＬにし、第２の符号化手段１１がメモリ手段１０に書き込みを行うアドレスを更新可能にする。
【００３６】
第２の符号化手段１１がブロック＃０への書き込みを終了し、第２のイネーブル信号１３がＬレベルの状態で第２の同期信号２６が入力されたとき第２の符号化手段１１は書き込み領域をブロック＃０からブロック＃１へ変更し、新たに第１の符号化手段３がブロック＃１に書き込んだデータの読み出しを行い符号化処理後、再びブロック＃１に書き込みを行う。
【００３７】
データ読み出し手段１６は、マイコン１０１で初期設定されたブロック＃０の読み出しを繰り返し行う。読み出し制御手段２０３にＬレベルの第２のイネーブル信号１３が入力され、さらに第２の同期信号２６が入力されたとき第３のイネーブル信号１８はＬレベルで出力される。データ読み出し手段１６の読み出すデータは、第３のイネーブル信号１８がＬの時に有効なデータ出力２１としてデータ変換手段２３へ送られる。
【００３８】
データ読み出し手段１６がブロック＃０からの読み出しを終了し、第３のイネーブル信号１８がＬレベルの状態で第２の同期信号２６が入力されたときデータ読み出し手段１６は読み出し領域をブロック＃０からブロック＃１へ変更し、新たに第２の符号化手段１１がブロック＃１に書き込んだデータの読み出しを行う。
【００３９】
データ変換手段２３に送られたデータは、記録媒体２４へ記録する信号に変換された後、記録媒体２４へ記録される。記録媒体２４への記録は図１７に示すように、メモリ手段１０から読み出したセクタデータを、セクタ単位で行う。
【００４０】
データ読み出し手段１６がブロック＃０のデータを読み出し始めたときマイコン１０１は符号化開始信号２２をＬレベルにする。第１の活性化信号４は同時にＬレベルになる。次の第２の同期信号２６が入力されたとき第１符号化制御手段２０１は第１の符号化手段３のアクセスするブロックをブロック＃３とした後、第１のイネーブル信号５をＨレベルにする。しかし、第１の符号化手段３は第１の活性化信号４がＬレベルなので符号化処理は行わない。
【００４１】
第２符号化制御手段２０２は、第１のイネーブル信号５がＬレベルからＨレベルに変化するのと同時に第２の活性化信号１２をＬレベルにする。第２の同期信号２６が入力された時点では、第２の活性化信号１２はＨレベルなので、第２の符号化手段１１はメモリ手段１０のブロック＃２領域のデータに対して符号化処理を行う。また、同時にデータ読み出し手段１６はメモリ手段１０のブロック＃１の領域の読み出しを行う。
【００４２】
さらに次の第２の同期信号２６のタイミングにおいて、第２符号化手段２０２は、第２の符号化手段１１のアクセスするブロックをブロック＃３とした後、第２のイネーブル信号１３をＨレベルにする。しかし、第２の符号化手段１１は第２の活性化信号１２がＬレベルなので符号化処理は行わない。一方データ読み出し手段１６はメモリ手段１０のブロック＃２の領域の読み出しを行う。
データ読み出し手段１６がブロック＃３を読み終えた後、第２の同期信号２６が入力されたとき読み出し制御手段２０３は、データ読み出し手段１６のアクセスするブロックをブロック＃３とした後、第３のイネーブル信号１８をＨレベルにする。
以上の動作で、３ブロックのデータの書き込みを終了する。
【００４３】
実施の形態２．
図７はこの発明の実施の形態２の構成を示す図である。図において、図１と同一符号はそれぞれ同一または相当部分を示しており、３００はポーズ信号３０４がＨのときシーケンスを中断するシーケンスコントローラ、３０１は記録媒体２４からアドレス情報を検出してマイコン１０１で設定されたアドレスと比較を行い、一致したときＨレベルを出力するアドレス比較手段、３０２はマイコン１０１が出力するシーケンスコントローラ３００の動作を中断させる場合にＨレベルとなるポーズ設定信号、３０３はポーズ設定信号３０２に応じてポーズ信号３０４を出力し、アドレス比較手段３０１から一致検出のＨレベルが入力されたときポーズ信号３０４をＬレベルとするポーズ信号出力手段である。
【００４４】
また、３０７はマイコン１０１が設定を行うスタートアドレス、３０８は第１の同期信号２５が１６回入力されてもその時点でポーズ信号３０４が入力されているときは第２の同期信号２６を出力せず、ポーズ信号３０４が解除された後、初めて入力される第１の同期信号２５のタイミングで第２の同期信号を出力する第２の同期信号設定手段、３０９は記録媒体２４に記録された同期信号を検出して第１の同期信号２５を出力し、アドレス情報を出力する同期検出手段、３１０はアドレス情報からアドレスを検出するアドレス検出手段である。なお、シーケンスコントローラ３００は、第１の符号化手段３、第２の符号化手段１１、データ読み出し手段１６とともに、同一のＩＣ内で実現するものとする。
【００４５】
図８は第２のシーケンスコントローラ３００の構造を示す図で、４０１はポーズ信号３０４がＨレベルのとき符号化開始信号２２によらず出力がＬレベルとなる第１のポーズゲート、４０２はポーズ信号３０４がＨレベルのとき第１のイネーブル信号５によらず出力がＨレベルとなる第２のポーズゲート、４０３はポーズ信号３０４がＨレベルのとき第２のイネーブル信号１３によらず出力がＨレベルとなる第３のポーズゲートである。
図９は、シーケンスコントローラの動作を説明するタイミングチャートである。
【００４６】
次に図９を参照して実施の形態２の動作について説明する。
マイコン１０１はアドレス比較手段３０１へ、記録媒体２４の書き込みを行うスタートアドレス３０７をセクタアドレスをセクタ＃１００に設定する。
【００４７】
次にマイコン１０１は、符号化開始信号２２をセクタ＃５０の直前で第２の同期信号設定手段３０８とシーケンスコントローラ３００へ出力する。第１符号化制御手段２０１は、第１の活性化信号４をＨレベルにし、第２の符号化手段３は第２の同期信号２６の入力後に符号化を開始し、ブロック＃０へ書き込みを行う。また第１符号化制御手段２０１は第２の同期信号２６の入力後に第１のイネーブル信号５をＬレベルとする。第１の符号化手段３は、次の第２の同期信号２６が入力されると入力データ２に符号化処理を行い、ブロック＃１へ書き込みを行う。
【００４８】
第２符号化制御手段２０２は、第１のイネーブル信号５のＬレベルを検出して第２の活性化信号１２をＨレベルにする。第２の符号化手段１１は、第２の活性化信号１２がＨレベルで、かつ第２の同期信号２６が入力されたときメモリ手段１０のブロック＃０のデータを読み込み、符号化処理を行った後再びブロック＃０へ書き込みを行う。第２符号化制御手段２０２は、第２の同期信号２６が入力されたとき第２のイネーブル信号１３をＬレベルにする。
【００４９】
マイコン１０１は、第２の符号化手段１１が符号化処理を開始した後、ポーズ設定信号３０２をＨレベルで出力する。一方、アドレス検出手段３１０は、セクタ＃１００を検出しないためアドレス比較手段３０１では設定したアドレス一致検出がなされない。ポーズ信号設定手段３０３は、ポーズ設定信号３０２がＨレベルで、かつアドレス一致が検出されないため、ポーズ信号３０４をＨレベルで出力する。第１のポーズゲート４０１の出力は、ポーズ信号３０４がＨレベルなのでＬレベルになり、同時に第１の活性化信号４もＬレベルになる。また第２のポーズゲート４０２の出力がＨレベルとなるため、第２の活性化信号１２もＬレベルとなる。
【００５０】
同期信号設定手段３０８は、ポーズ信号３０４がＨレベルなので、第１の同期信号２５を１６回計数しても第２の同期信号２６を出力しない。しかし、第１の符号化手段３と第２の符号化手段１１は第１の同期信号２５が１６回の間に処理を終えている。第１のイネーブル信号５と第２のイネーブル信号１３は、第２の同期信号２６が入力されないので変化しない。同期検出手段２７は記録媒体２４からは順次セクタ情報が入力されるため、第１の同期信号２５を出力し続ける。データ読み出し手段１６は第３のイネーブル信号１８がＬレベルにならないため有効なデータ出力を行わない。
【００５１】
記録媒体２４から検出されるセクタのアドレスが進み、アドレス検出手段３１０がセクタ＃１００を検出し、アドレス比較手段３０１にセクタ＃１００が入力されると、アドレス比較手段３０１はアドレス一致を出力する。ポーズ信号出力手段３０３は、アドレス一致が入力されるとポーズ信号３０４をＬレベルにする。
【００５２】
第１のポーズゲート４０１の出力はポーズ信号３０４がＬレベルになるとＨレベルとなり、第１の活性化信号４はＨレベルになる。また第２のポーズゲート４０２に出力はＬレベルになるため、第２の活性化信号１３はＨレベルとなる。
【００５３】
第２の同期信号設定手段３０８は、ポーズ信号３０４がＬレベルになると、直後に入力されるセクタ＃１００対応の第１の同期信号２５とタイミングを合わせて第２の同期信号２６を出力する。
【００５４】
第１の符号化手段３は、第１の活性化信号４がＨレベルで、かつ第２の同期信号２６が入力されると符号化処理を行う。第２の符号化手段１３も同様に第２の活性化信号１２がＨレベルで、かつ第２の同期信号２６が入力されると符号化処理を行う。また、第１のイネーブル信号４と第２のイネーブル信号１２もそれぞれ第１、第２の活性化信号がＨレベルなので、第２の同期信号を受けてＬレベルとなる。
【００５５】
読み出し制御手段２０３は、第３のポーズゲート４０３の出力がＬレベルで、かつセクタ＃１００対応の第２の同期信号２６が入力されるとＬレベルとなる。データ読み出し手段１６は、メモリ手段１０からブロック＃０領域のセクタデータを読み出し、第３のイネーブル信号１８がＬレベルなので有効データとしてデータ出力２１にする。データ変換手段２３はデータ出力２１を受けて、記録媒体２４へ図１７に示すようにセクタ＃１００からセクタデータを書き込む。
【００５６】
なお、この実施の形態２ではポーズ信号出力手段３０３の出力を、アドレス比較手段３０１で制御したが、マイコン１０１によりポーズ設定信号３０２を同じタイミングでＬレベルにすることにより同じ動作を行うことができる。
【００５７】
実施の形態３．
図１０はこの発明の実施の形態３の構成を示す図である。図において、図７と同一符号はそれぞれ同一または相当部分を示しており、５００は記録媒体２４に記録された書き込み不可能な欠陥セクタの情報から、書き込みを行ったセクタが欠陥セクタか否かを検出する欠陥セクタ検出手段、５０１は欠陥セクタ検出手段５００の検出結果が欠陥セクタであった場合、Ｈレベルとなってリピートを要求するリピート信号、６００はリピート信号５０１を入力してカウントを繰り返すデータ読み出し手段である。
【００５８】
図１１はデータ読み出し手段６００の構成を示す図である。図において、６０１はブロック単位の計数を行うブロックカウンタ、６０２は第１の同期信号２５で１ブロックの１６セクタを計数し、リピート信号５０１がＨレベルで入力されたら次の第１の同期信号２５が入力されてもカウントアップせず、入力された時点のカウンタ値を出力するセクタカウンタ、６０３は１セクタ内のデータ数２３６６バイトをカウントするデータカウンタである。
【００５９】
また、６０４は第３のイネーブル信号１８がＬレベルのときメモリ手段１０から読み出したデータ２０をデータ出力するデータ出力ゲート、６０５はブロックカウンタ６０１とセクタカウンタ６０２とデータカウンタ６０３の数値からメモリ手段１０のアドレス１９を生成するアドレス生成手段である。なお、シーケンスコントローラ３００は、第１の符号化手段３、第２の符号化手段１１、第２のデータ読み出し手段６００とともに、同一のＩＣ内で実現するものとする。
【００６０】
図１２は動作を示すタイミング図、図１３はセクタデータの繰り返し書き込みの説明をするための図で、メモリ手段１０と記録媒体２４のデータ構造の対応を示す図である。
【００６１】
次に図１２のタイミング図を参照して実施の形態３の動作について説明する。図１３に示す記録媒体２４の論理構造においても、リードインエリア３１には記録媒体２４の書き込み不可能な欠陥セクタの位置が記されている。書き込み領域に欠陥セクタがある場合、欠陥セクタに記録すべき情報は、隣り合う連続した次のセクタに記録する。ここでは、セクタ＃１０６、セクタ＃１０７が欠陥セクタであるとして説明する。
【００６２】
図１２において、メモリ手段１０に第２の符号化手段１１で符号化処理されて一時記憶されたデータをデータ読み出し手段６００で読み出しを行い、記憶媒体２４に書き込みを行う。このとき、セクタ＃１００アドレスから書き込みを行う場合、ポーズ信号３０４をセクタ＃１００で解除し、第１の符号化手段３と第２の符号化手段１１とデータ読み出し手段１６とを活性化させる。
【００６３】
データ読み出し手段６００には、Ｌレベルの第３のイネーブル信号１８と第２の同期信号２６が入力される。ブロックカウンタ６０１は、メモリ手段１０のブロック＃０をアクセスするカウント値となり、このカウント値をアドレス生成手段６０５へ送る。セクタカウンタ６０２とデータカウンタ６０３は、第２の同期信号２６でリセットされる。
データカウンタ６０３は１セクタ内のデータ数だけカウントを進め、第１の同期信号２５の入力毎に０から再カウントする。カウント値は逐次アドレス生成手段６０５へ送られる。
セクタカウンタ６０２は第１の同期信号２５毎にカウントを進め、１６セクタまでカウントを行う。またリピート信号５０１がＨレベルで入力されている期間は、第１の同期信号２５が入力されてもカウントを進めない。カウント値は逐次アドレス生成手段６０５へ送られる。
【００６４】
セクタ＃１００から記録を開始し、セクタ＃１０６に到達すると、欠陥セクタ検出手段５００はセクタ＃１０６がリードインエリアの情報から欠陥セクタであることを検出する。欠陥セクタ検出手段５００はリピート信号５０１をセクタ＃１０６の期間Ｈレベルとする。
【００６５】
データ読み出し手段６００は、図１３に示すようにセクタ＃１０６に対してブロック＃０のセクタデータ＃６をメモリ手段１０から読み出すべき第３のアドレス１９を生成する。しかし、次に第１の同期信号２５が入力されても、リピート信号５０１がＨレベルのため、セクタカウンタ６０２はカウントを進めず、再びブロック＃０のセクタデータ＃６をメモリ手段１０から読み出すべき第３のアドレス１９を生成する。読み出されたセクタデータ＃６はセクタ＃１０７へ書き込みを行う。
【００６６】
欠陥セクタ検出手段５００は、セクタ＃１０７がリードインエリアの情報から欠陥セクタであることを検出する。欠陥セクタ検出手段５００は、リピート信号５０１をセクタ＃１０７の期間Ｈレベルとする。データ読み出し手段６００は、同様に次回の第１の同期信号２５が入力されても、ブロック＃０のセクタデータ＃７の領域をアクセスせず、再びセクタデータ＃６の領域をアクセスし、記録媒体２４のセクタ＃１０８への書き込みデータとする。
【００６７】
欠陥セクタ検出手段５００は、セクタ＃１０８がリードインエリアの情報から欠陥セクタでないと判断し、リピート信号５０１をＬレベルとする。
以後セクタ＃１０９から＃１１７までには欠陥セクタがないので、セクタカウンタ６０２は第１の同期信号２５によりカウントを進め、メモリ手段１０のブロック＃０領域のセクタデータを順次呼び出し、記録媒体２４のセクタ＃１０９からセクタ＃１１７へ記録する。
【００６８】
【発明の効果】
この発明は以上説明したように構成されているので、以下に示すような効果を奏する。
【００６９】
シーケンスコントローラは、第１の符号化手段と第２の符号化手段および読み出し制御手段の活性化、非活性化を制御するので、マイコンは符号化開始信号を設定するのみで記録媒体への記録データの生成を行い、マイコンの負荷を軽減できる。また、マイコンへの負荷低減により、処理能力の低い低価格なマイコンを用いることが可能となり、システムのコスト低減が図れる。
【００７０】
また、符号化開始信号を入力し、第２の同期信号が入力されたとき第１の符号化手段を活性化し、次の第２の同期信号が入力されたとき第２の符号化手段を活性化し、さらに第２の同期信号が入力されたときデータ読み出し手段の出力データを有効にするので、入力データに対して符号化処理を行う手順を自動的に切り替えることができる。
【００７１】
また、ポーズ信号出力手段は、シーケンスコントローラにポーズ信号を出力し、シーケンスコントローラは上記ポーズ信号を入力されたときポーズ信号入力直後の第２の同期信号の入力時から第１の符号化手段および第２の符号化手段を非活性化するとともに、データ読み出し手段のデータを有効でなくし、ポーズ信号が解除されたとき解除された直後の第２の同期信号の入力時から第１の符号化手段および第２の符号化手段を活性化するとともに、データ読み出し手段のデータを有効とするので、ポーズ信号をシーケンスコントローラに入力するとデータ読み出しを開始する直前のデータがメモリ手段に格納された状態になり、書き込みを行いたい箇所でポーズ信号を解除することで、速やかに記録媒体に記録を開始することができる。
【００７２】
また、ポーズ信号出力手段は、シーケンスコントローラにポーズ信号を出力し、アドレス比較手段は検出したセクタアドレス情報と所定値を比較し、一致したときは上記ポーズ信号を解除し、シーケンスコントローラは上記ポーズ信号を入力されたときポーズ信号入力直後の第２の同期信号の入力時から第１の符号化手段および第２の符号化手段を非活性化するとともに、データ読み出し手段のデータを有効でなくし、ポーズ信号が解除されたとき解除された直後の第２の同期信号の入力時から第１の符号化手段および第２の符号化手段を活性化するとともに、データ読み出し手段のデータを有効とするので、ポーズ信号をシーケンスコントローラに入力するとデータ読み出しを開始する直前のデータがメモリ手段に格納された状態になり、所定の書き込み位置が検出されたとき上記ポーズ信号が解除されて速やかに所定の位置から記録媒体に記録を開始することができる。
【００７３】
また、ポーズ信号出力手段は、シーケンスコントローラにポーズ信号を出力し、アドレス比較手段は検出したセクタアドレス情報と所定値を比較し、一致したときは上記ポーズ信号を解除し、シーケンスコントローラは上記ポーズ信号が入力されたときポーズ信号入力直後の第２の同期信号の入力時から第１の符号化手段および第２の符号化手段を非活性化するとともに、データ読み出し手段のデータを有効でなくし、ポーズ信号が解除されたとき解除された直後の第２の同期信号の入力時から第１の符号化手段および第２の符号化手段を活性化するとともに、データ読み出し手段のデータを有効とし、他方、欠陥セクタ検出手段は、記録媒体の欠陥セクタ情報を検出し、欠陥セクタに記録を行った場合はデータ読み出し手段に再度同じセクタデータを出力するように要求して同じデータを出力させるので、記録媒体に記録中に欠陥セクタが検出されたときは、隣り合う次の欠陥のないセクタにそのデータを記録することができるので、ブロックのデータ全体を正確に記録媒体に記録できる。
【００７４】
さらに、シーケンスコントローラは、符号化開始信号とポーズ信号とが入力され、ポーズ信号が入力されないときは第２の同期信号が入力されたとき第１の符号化手段を活性化し、次の第２の同期信号が入力されたとき第２の符号化手段を活性化し、さらに第２の同期信号が入力されたときデータ読み出し手段の出力データを有効にし、ポーズ信号が入力されたときは第１の符号化手段を非活性化し、次の第２の同期信号が入力されたとき第２の符号化手段を非活性化し、さらに第２の同期信号が入力されたときデータ読み出し手段の出力データを非有効とするので、ポーズ信号により入力データに対する符号化処理を行うか否かを制御することができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１における記録データ制御装置を示すブロック図である。
【図２】 実施の形態１のシーケンスコントローラを示すブロック図である。
【図３】 実施の形態１のシーケンスコントローラの動作を説明するフローチャートである。
【図４】 実施の形態１のシーケンスコントローラの動作を説明するフローチャートである。
【図５】 実施の形態１のシーケンスコントローラの動作を説明するフローチャートである。
【図６】 実施の形態１の動作を説明するタイミング図である。
【図７】 この発明の実施の形態１における記録データ制御装置を示すブロック図である。
【図８】 実施の形態２のシーケンスコントローラを示すブロック図である。
【図９】 実施の形態２の動作を説明するタイミング図である。
【図１０】 この発明の実施の形態３における記録データ制御装置を示すブロック図である。
【図１１】 実施の形態３のデータ読み出し手段を示すブロック図である。
【図１２】 実施の形態３の動作を説明するタイミング図である。
【図１３】 実施の形態３の繰り返し書き込み動作を説明するための図である。
【図１４】 従来の記録データ制御装置を示すブロック図である。
【図１５】 記録媒体の論理構造を示す図である。
【図１６】 記録媒体の物理構造を示す図である。
【図１７】 メモリ手段と記録媒体のデータ構造の対応を示す図である。
【符号の説明】
３ 第１の符号化手段、１０ メモリ手段、１１ 第２の符号化手段、１６データ読み出し手段、２３ データ変換手段、２４ 記録媒体、１００，３００シーケンスコントローラ、１０１ マイコン、３０１ アドレス比較手段、３０３ ポーズ信号出力手段、３０８は同期信号設定手段、５００ 欠陥セクタ検出手段、６００ データ読み出し手段。
Claims (6)
- 一定の間隔毎に同期信号が挿入された記録媒体にデータを記録する記録データ制御装置であって、
上記記録媒体に記録されている同期信号を検出する同期検出手段と、
記録の開始を促すシステムコントローラと、
このシステムコントローラからの指示により１６セクタを一区切りとする符号化ブロックの先頭信号を上記同期検出手段の結果から生成する同期信号設定手段と、
符号化処理結果を一時記憶するメモリ手段と、
上記記録媒体に記録する入力データと上記入力データに第１の符号化処理を施した後、上記メモリ手段に一時記憶を行う第１の符号化手段と、
上記メモリ手段に一時記憶された第１の符号化処理結果に第２の符号化処理を施した後、上記メモリ手段に再度一時記憶を行う第２の符号化手段と、
上記メモリ手段に一時記憶された第２の符号化処理結果を読み出すデータ読み出し手段と、
このデータ読み出し手段の読み出したデータを上記記録媒体に記録可能な形式に変換するデータ変換手段と、
上記システムコントローラから記録の開始を促す指示を入力された後、上記同期信号設定手段から符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段を活性化し、次の符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段と第２の符号化手段を活性化し、さらに次の符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段と第２の符号化手段とデータ読み出し手段を活性化し、上記システムコントローラから記録の開始を促す指示が無くなった場合に上記同期信号設定手段から符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段を非活性化し、次の符号化ブロックの先頭信号が入力されたときは上記第１の符号化手段と第２の符号化手段を非活性化し、さらに次の符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段と第２の符号化手段および上記データ読み出し手段を非活性化するシーケンスコントローラとを備えたことを特徴とする記録データ制御装置。 - 上記シーケンスコントローラが、上記システムコントローラから符号化の開始を促す信号と上記同期信号設定手段からの信号とを入力とし、上記第１の符号化手段を活性化させる第１の活性化信号と上記第１の符号化手段がアクセスするメモリ手段の領域の変更を促す第１のイネーブル信号とを出力する第１符号化制御手段と、
上記第２の符号化手段を活性化させる第２の活性化信号と上記第２の符号化手段がアクセスするメモリ手段の領域の変更を促す第２のイネーブル信号とを出力する第２符号化制御手段と、
上記データ読み出し手段の出力データが有効であることを示すイネーブル信号を出力する読み出し制御手段とで構成されていることを特徴とする請求項１記載の記録データ制御装置。 - 一定の間隔毎に同期信号が挿入された記録媒体にデータを記録する記録データ制御装置であって、
上記記録媒体に記録されている同期信号を検出する同期検出手段と、
記録の開始を促すシステムコントローラと、
このシステムコントローラからの指示により１６セクタを一区切りとする符号化ブロックの先頭信号を上記同期検出手段の結果から生成する同期信号設定手段と、
符号化処理結果を一時記憶するメモリ手段と、
上記記録媒体に記録する入力データと上記入力データに第１の符号化処理を施した後、上記メモリ手段に一時記憶を行う第１の符号化手段と、
上記メモリ手段に一時記憶された第１の符号化処理結果に第２の符号化処理を施した後、上記メモリ手段に再度一時記憶を行う第２の符号化手段と、
上記メモリ手段に一時記憶された第２の符号化処理結果を読み出すデータ読み出し手段と、
このデータ読み出し手段の読み出したデータを上記記録媒体に記録可能な形式に変換するデータ変換手段と、
符号化処理の中断を指定するポーズ設定信号が入力され、上記第１の符号化手段，第２の符号化手段および上記データ読み出し手段を非活性状態または活性状態にするポーズ信号を出力するポーズ信号出力手段と、
上記システムコントローラから記録の開始を促す指示を入力された後、上記同期信号設定手段から符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段を活性化し、次の符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段と第２の符号化手段を活性化し、さらに次の符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段と第２の符号化手段および上記データ読み出し手段を活性化し、上記システムコントローラから記録の開始を促す指示が無くなった場合に上記同期信号設定手段から符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段を非活性化し、次の符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段と第２の符号化手段を非活性化し、さらに次の符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段と第２の符号化手段および上記データ読み出し手段を非活性化し、また上記ポーズ信号が入力され上記同期信号設定手段から符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段と第２の符号化手段および上記データ読み出し手段を非活性化し、ポーズ信号の入力が無くなったとき上記第１の符号化手段と第２の符号化手段および上記データ読み出し手段を非活性化するシーケンスコントローラとを備えたことを特徴とする記録データ制御装置。 - 一定の間隔毎に同期信号とアドレス情報が挿入された記録媒体にデータを記録する記録データ制御装置であって、
上記記録媒体に記録されている同期信号を検出する同期検出手段と、
記録の開始を促すシステムコントローラと、
このシステムコントローラからの指示により１６セクタを一区切りとする符号化ブロックの先頭信号を上記同期検出手段の結果から生成する同期信号設定手段と、
符号化処理結果を一時記憶するメモリ手段と、
上記記録媒体に記録する入力データと上記入力データに第１の符号化処理を施した後、上記メモリ手段に一時記憶を行う第１の符号化手段と、
上記メモリ手段に一時記憶された第１の符号化処理結果に第２の符号化処理を施した後、上記メモリ手段に再度一時記憶を行う第２の符号化手段と、
上記メモリ手段に一時記憶された第２の符号化処理結果を読み出すデータ読み出し手段と、
このデータ読み出し手段の読み出したデータを上記記録媒体に記録可能な形式に変換するデータ変換手段と、
上記記録媒体に記録されているアドレス情報からアドレス位置情報を検出するアドレス検出手段と、
上記システムコントローラで設定した所定の値と上記アドレス検出手段で得られたアドレスとを比較するアドレス比較手段と、
符号化処理の中断を指定するポーズ設定信号が入力され、上記アドレス比較手段から一致検出が得られないとき上記第１の符号化手段，第２の符号化手段および上記データ読み出し手段を非活性状態とし、また上記アドレス比較手段から一致検出が得られたとき上記第１の符号化手段，第２の符号化手段および上記データ読み出し手段を活性状態に復帰させるポーズ信号を出力するポーズ信号出力手段と、
上記システムコントローラから記録の開始を促す指示を入力された後、上記同期信号設定手段から符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段を活性化し、次の符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段と第２の符号化手段を活性化し、さらに次の符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段と第２の符号化手段および上記データ読み出し手段を活性化し、上記システムコントローラから記録の開始を促す指示が無くなった場合に上記同期信号設定手段から符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段を非活性化し、次の符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段と第２の符号化手段を非活性化し、さらに次の符号化ブロックの先頭信号が入力されたときは上記第１の符号化手段と第２の符号化手段および上記データ読み出し手段を非活性化し、また上記ポーズ信号が入力され、さらに上記同期信号設定手段から符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段と第２の符号化手段および上記データ読み出し手段を非活性化し、ポーズ信号の入力が無くなったとき上記第１の符号化手段と第２の符号化手段および上記データ読み出し手段を非活性化するシーケンスコントローラとを備えたことを特徴とする記録データ制御装置。 - 一定の間隔毎に同期信号とアドレス情報とセクタ情報が挿入された記録媒体にデータを記録する記録データ制御装置であって、
上記記録媒体に記録されている同期信号を検出する同期検出手段と、
記録の開始を促すシステムコントローラと、
このシステムコントローラからの指示により１６セクタを一区切りとする符号化ブロックの先頭信号を上記同期検出手段の結果から生成する同期信号設定手段と、
符号化処理結果を一時記憶するメモリ手段と、
上記記録媒体に記録する入力データとこの入力データに第１の符号化処理を施した後、上記メモリ手段に一時記憶を行う第１の符号化手段と、
上記メモリ手段に一時記憶された第１の符号化処理結果に第２の符号化処理を施した後、上記メモリ手段に再度一時記憶を行う第２の符号化手段と、
上記第２の符号化処理後のデータを上記記録媒体に記録可能な形式に変換するデータ変換手段と、
上記記録媒体に記録されているセクタ情報から欠陥セクタを検出する欠陥セクタ検出手段と、
上記メモリ手段に一時記憶された第２の符号化処理結果を読み出すとともに、上記データ変換手段がデータ変換を行っているセクタが欠陥セクタであると上記欠陥セクタ検出手段が検出をしたとき次の記録セクタに対して検出された欠陥セクタに記録したのと同じデータを上記メモリ手段から読み出しを行い、欠陥セクタが検出されなければ順次新しいデータの読み出しを行うデータ読み出し手段と、
上記記録媒体に記録されているアドレス情報からアドレス位置情報を検出するアドレス検出手段と、
上記システムコントローラで設定した所定の値と上記アドレス検出手段で検出したアドレスとを比較するアドレス比較手段と、
符号化処理の中断を指定するポーズ設定信号が入力され、上記アドレス比較手段から一致検出が得られないときは上記第１の符号化手段，第２の符号化手段および上記データ読み出し手段を非活性状態とし、また上記アドレス比較手段から一致検出が得られたとき上記第１の符号化手段，第２の符号化手段および上記データ読み出し手段を活性状態に復帰させるポーズ信号を出力するポーズ信号出力手段と、
上記システムコントローラから記録の開始を促す指示を入力された後、上記同期信号設定手段から符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段を活性化し、次の符号化ブロックの先頭信号が入力されたときは上記第１の符号化手段と第２の符号化手段を活性化し、さらに次の符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段と第２の符号化手段および上記データ読み出し手段を活性化し、上記システムコントローラから記録の開始を促す指示が無くなった場合に上記同期信号設定手段から符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段を非活性化し、次の符号化ブロックの先頭信号が入力されたときは上記第１の符号化手段と第２の符号化手段を非活性化し、さらに次の符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段と第２の符号化手段および上記データ読み出し手段を非活性化し、また上記ポーズ信号が入力され、さらに上記同期信号設定手段から符号化ブロックの先頭信号が入力されたとき上記第１の符号化手段と第２の符号化手段および上記データ読み出し手段を非活性化し、ポーズ信号の入力が無くなったとき上記第１の符号化手段と第２の符号化手段および上記データ読み出し手段を非活性化するシーケンスコントローラとを備えたことを特徴とする記録データ制御装置。 - 上記シーケンスコントローラが、上記システムコントローラから符号化の開始を促す信号と上記同期信号設定手段からの信号および上記ポーズ信号とを入力とし、上記第１の符号化手段を活性化させる第１の活性化信号と上記第１の符号化手段がアクセスするメモリ手段の領域の変更を促す第１のイネーブル信号とを出力する第１符号化制御手段と、
上記第２の符号化手段を活性化させる第２の活性化信号と上記第２の符号化手段がアクセスするメモリ手段の領域の変更を促す第２のイネーブル信号とを出力する第２符号化制御手段と、
上記データ読み出し手段の出力データが有効であることを示すイネーブル信号を出力する読み出し制御手段と、
上記第１符号化手段の入力に上記ポーズ信号でゲートをかける第１のゲート手段と、
上記第２符号化手段の入力に上記ポーズ信号でゲートをかける第２のゲート手段と、
上記読み出し制御手段の入力に上記ポーズ信号でゲートをかける第３のゲート手段とで構成されていることを特徴とする請求項３ないし請求項５のいずれか１項に記載の記録データ制御装置。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01929598A JP3834985B2 (ja) | 1998-01-30 | 1998-01-30 | 記録データ制御装置 |
| TW088100557A TW410287B (en) | 1998-01-30 | 1999-01-15 | Data recorder and data producing circuit |
| KR1019990002384A KR100288032B1 (ko) | 1998-01-30 | 1999-01-26 | 데이타기록장치 |
| DE69915719T DE69915719T2 (de) | 1998-01-30 | 1999-01-29 | Datenrecorder und Schaltung zur Erzeugung von Daten |
| EP99300694A EP0933767B1 (en) | 1998-01-30 | 1999-01-29 | Data recorder and data producing circuit |
| US09/239,994 US6275878B1 (en) | 1998-01-30 | 1999-01-29 | Data recorder and data producing circuit |
| CN99100340A CN1132176C (zh) | 1998-01-30 | 1999-01-30 | 数据记录装置及数据生成电路 |
| HK00101504.7A HK1022771B (en) | 1998-01-30 | 2000-03-10 | Data recorder and data producing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01929598A JP3834985B2 (ja) | 1998-01-30 | 1998-01-30 | 記録データ制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11219261A JPH11219261A (ja) | 1999-08-10 |
| JP3834985B2 true JP3834985B2 (ja) | 2006-10-18 |
Family
ID=11995447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01929598A Expired - Fee Related JP3834985B2 (ja) | 1998-01-30 | 1998-01-30 | 記録データ制御装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6275878B1 (ja) |
| EP (1) | EP0933767B1 (ja) |
| JP (1) | JP3834985B2 (ja) |
| KR (1) | KR100288032B1 (ja) |
| CN (1) | CN1132176C (ja) |
| DE (1) | DE69915719T2 (ja) |
| TW (1) | TW410287B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3834985B2 (ja) * | 1998-01-30 | 2006-10-18 | 三菱電機株式会社 | 記録データ制御装置 |
| JP4467737B2 (ja) * | 2000-08-16 | 2010-05-26 | パイオニア株式会社 | 情報記録装置、情報記録方法及び記録制御プログラムが記録された情報記録媒体 |
| US6876746B2 (en) * | 2001-05-15 | 2005-04-05 | Sony Corporation | Encryption/decryption engine for multiple isochronous data streams |
| JP4668794B2 (ja) * | 2003-12-19 | 2011-04-13 | パナソニック株式会社 | 記録デバイス制御装置 |
| CN100358320C (zh) * | 2003-12-24 | 2007-12-26 | 华为技术有限公司 | 一种数据包存储的管理方法和装置 |
| CN100388381C (zh) * | 2004-10-14 | 2008-05-14 | 联发科技股份有限公司 | 光学储存媒体的数据记录方法及其装置 |
| CN100395842C (zh) * | 2004-12-10 | 2008-06-18 | 上海乐金广电电子有限公司 | Dvd设备的编码装置及其方法 |
| TW200717246A (en) * | 2005-06-24 | 2007-05-01 | Koninkl Philips Electronics Nv | Self-synchronizing data streaming between address-based producer and consumer circuits |
| CN109693992A (zh) * | 2018-11-29 | 2019-04-30 | 日立电梯（中国）有限公司 | 一种电磁式层门自闭系统及其控制方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60106073A (ja) * | 1983-11-14 | 1985-06-11 | Toshiba Corp | 記録再生装置 |
| JP2909239B2 (ja) * | 1991-03-27 | 1999-06-23 | 株式会社東芝 | 高能率符号化記録再生装置 |
| JP3350976B2 (ja) * | 1991-11-25 | 2002-11-25 | ソニー株式会社 | ディスク再生装置および記録装置 |
| US5581715A (en) | 1994-06-22 | 1996-12-03 | Oak Technologies, Inc. | IDE/ATA CD drive controller having a digital signal processor interface, dynamic random access memory, data error detection and correction, and a host interface |
| JPH0896522A (ja) * | 1994-09-20 | 1996-04-12 | Sony Corp | データエンコーダ |
| JP3541484B2 (ja) * | 1995-02-13 | 2004-07-14 | ソニー株式会社 | 再生装置、記録装置 |
| JP3355888B2 (ja) * | 1995-09-19 | 2002-12-09 | 松下電器産業株式会社 | 画像符号化記録再生装置 |
| JP3113200B2 (ja) | 1996-03-25 | 2000-11-27 | 株式会社東芝 | 交替処理方法 |
| JP3362146B2 (ja) * | 1996-07-03 | 2003-01-07 | 松下電器産業株式会社 | 再生装置および記録再生装置 |
| JP3729364B2 (ja) * | 1996-07-18 | 2005-12-21 | ソニー株式会社 | 記録媒体、記録媒体再生装置、記録媒体再生方法、記録媒体記録装置、および、記録媒体記録方法 |
| JPH10125006A (ja) | 1996-10-18 | 1998-05-15 | Sony Corp | 信号記録装置および信号記録方法 |
| US6115198A (en) * | 1997-10-29 | 2000-09-05 | Cirrus Logic, Inc. | PR4 sampled amplitude read channel for detecting user data and embedded servo data |
| JP3834985B2 (ja) * | 1998-01-30 | 2006-10-18 | 三菱電機株式会社 | 記録データ制御装置 |
| US6192499B1 (en) * | 1998-05-29 | 2001-02-20 | Adaptec, Inc. | Device and method for extending error correction beyond one sector time |
-
1998
- 1998-01-30 JP JP01929598A patent/JP3834985B2/ja not_active Expired - Fee Related
-
1999
- 1999-01-15 TW TW088100557A patent/TW410287B/zh not_active IP Right Cessation
- 1999-01-26 KR KR1019990002384A patent/KR100288032B1/ko not_active Expired - Fee Related
- 1999-01-29 DE DE69915719T patent/DE69915719T2/de not_active Expired - Lifetime
- 1999-01-29 US US09/239,994 patent/US6275878B1/en not_active Expired - Fee Related
- 1999-01-29 EP EP99300694A patent/EP0933767B1/en not_active Expired - Lifetime
- 1999-01-30 CN CN99100340A patent/CN1132176C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69915719D1 (de) | 2004-04-29 |
| HK1022771A1 (en) | 2000-08-18 |
| TW410287B (en) | 2000-11-01 |
| JPH11219261A (ja) | 1999-08-10 |
| KR100288032B1 (ko) | 2001-04-16 |
| CN1132176C (zh) | 2003-12-24 |
| CN1229989A (zh) | 1999-09-29 |
| US6275878B1 (en) | 2001-08-14 |
| EP0933767A1 (en) | 1999-08-04 |
| EP0933767B1 (en) | 2004-03-24 |
| DE69915719T2 (de) | 2005-04-28 |
| KR19990068132A (ko) | 1999-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3834985B2 (ja) | 記録データ制御装置 | |
| JP3669812B2 (ja) | サーボアドレスマーク検出ミッシングによるサーボパターンオーバライト防止回路 | |
| JPH03230215A (ja) | 情報記録再生装置 | |
| JPH0542071B2 (ja) | ||
| JPH01171044A (ja) | メモリのブロック位置付け方法 | |
| JP2003256146A (ja) | データ中継制御装置 | |
| JP3655372B2 (ja) | デ−タ記憶装置 | |
| JP2748056B2 (ja) | ディスクコントローラ | |
| JP2684717B2 (ja) | ディスクコントローラの不良トラック制御方法 | |
| JP2562605B2 (ja) | 磁気ディスク制御装置 | |
| JP2913954B2 (ja) | 外部記憶制御装置 | |
| JPH0628779A (ja) | ディスク装置におけるデータ記録制御方法 | |
| JPH103359A (ja) | フォーマット情報記録方式 | |
| JPS59176855A (ja) | 記憶装置制御装置 | |
| JPS61208534A (ja) | 半導体デイスク制御方式 | |
| JPH0277927A (ja) | 半導体ディスクサブシステムの制御方式 | |
| JPH08292841A (ja) | シーク時間削減方法 | |
| JPH08185270A (ja) | 論理ブロックエミュレーション方法及びディスク装置 | |
| JPH04319577A (ja) | フォーマットのエラーチェック方式 | |
| JPH0991847A (ja) | 信号処理装置 | |
| JPS6032165A (ja) | ディスク読出制御方法 | |
| JPH054691B2 (ja) | ||
| JPH0423055A (ja) | 交代割付制御方式 | |
| JPS617966A (ja) | 入出力制御装置 | |
| JPH01219935A (ja) | 記憶装置のエラー情報制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040628 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060202 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060410 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060425 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060619 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060704 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060717 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100804 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130804 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |