JP3840176B2

JP3840176B2 - Image display device

Info

Publication number: JP3840176B2
Application number: JP2002345259A
Authority: JP
Inventors: 雅裕馬場; 亜矢子高木
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2002-11-28
Filing date: 2002-11-28
Publication date: 2006-11-01
Anticipated expiration: 2022-11-28
Also published as: JP2004177743A

Description

【０００１】
【発明の属する技術分野】
本発明は、画像表示装置に関し、特に、デジタルデータの伝送に伴って発生するＥＭＩ（electro-magnetic interference：電磁波妨害）を従来よりも低減できる画像表示装置に関する。
【０００２】
【従来の技術】
液晶ディスプレイ（liquid crystal display:LCD）やＬＥＤディスプレイ、プラズマディスプレイ（plasma display panel：ＰＤＰ）、電界効果型表示装置（field emission display：ＦＥＤ）、ＥＬ（electro luminescent）ディスプレイなどの画像表示装置は、マトリックス状に配置された画素と、これら画素に画像信号を供給するための信号線駆動回路と、この信号線駆動回路に画像データを伝送するための回路基盤とを備えている。デジタル化された画像データはこの回路基盤上を伝送されて、信号線駆動回路に入力される。
【０００３】
一般に、信号線駆動回路に入力されるデジタル画像データは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）などの色要素に対応する各画素に供給されるデータであり、これらのデータはパラレルに伝送される。すなわち、各色要素の階調が８ビットであれば、８ビット×３＝２４ビットのデジタル画像データが伝送される。
【０００４】
近年、画像表示装置の大画面化、高精彩化が進められ、それに伴って、上述のような画像表示装置の回路基盤上の伝送路を伝送される画像データの周波数も非常に高くなってきている。このように周波数の高いデジタルデータが伝送される場合、「ＥＭＩ」と呼ばれる電磁ノイズが生ずる場合があり、ＥＭＩを低減する必要が高まってきている。
【０００５】
ＥＭＩを低減する方法としては、例えば、ＬＶＤＳ（Low Voltage Differential Signaling）やＴＭＤＳ（Transition Minimized Differential Signaling）といった差分データ伝送方式が提案されている。
【０００６】
図３０は、ＬＤＶＳを採用した画像表示システムの全体構成を例示する概念図である。
【０００７】
例えばノートパソコンの場合、図３０に表したように、グラフィックコントローラ１１０からの画像データ出力側にＬＶＤＳ（あるいはＴＭＤＳ）の差動変調部１２０を設け、一方、液晶表示装置の側においては、液晶表示部１４０のデータ入力側にＬＶＤＳ（あるいはＴＭＤＳ）の差動復調部１３０を設ける。差動変調部１２０によってデジタル信号２１０は電圧振幅の小さい差動シリアル信号２２０に変調され、差動復調部１３０において再びデジタル画像データ２３０に変換される。差動シリアル信号２２０は、デジタル信号２１０に比べて電圧振幅が小さいので、ＥＭＩも低減される。このようにして、差動変調部１２０から差動復調部１３０までの区間において、画像データの伝送によるＥＭＩを低減することができる。
【０００８】
しかし、近年、液晶ディスプレイなどの画像表示装置の高精細化が進み、ＬＶＤＳのように小振幅差動信号に変換しても、その伝送路から発生するＥＭＩが問題となりつつある。この問題を解決する方法の一つとして、比較的低規模な回路構成でＥＭＩを低減する伝送方式である「垂直差分伝送方式」がある。この方式は、特許文献１に開示されている。
【０００９】
【特許文献１】
特開２０００−２００３１号公報。
【００１０】
【発明が解決しようとする課題】
垂直差分伝送方式は、一般的に画像の垂直方向の相関が高いという性質を利用した方式であり、ｎライン目の画像データは、ｎライン目と（ｎ−１）ライン目の画像データの差分データとして伝送される。ｎライン目の画像データと（ｎ−１）ライン目の画像データは相関が高く、すなわち差分が小さいため、データの遷移が大幅に減少し、そのためＥＭＩが低減する。この垂直差分方式では、復調回路をラインメモリーと加算器だけで構成することができる。従って、信号線駆動回路の構成を非常に小規模に変更するのみで、グラフィックスコントローラから信号線駆動回路までの区間のＥＭＩを低減することが可能となる。
【００１１】
以上説明したように、垂直差分伝送方式を採用すれば、比較的小規模の回路付加によって、信号線駆動回路に入力される伝送路におけるＥＭＩを低減することが可能である。
【００１２】
しかし、今後の更なる大画面化、高精彩化に対応するために伝送周波数を高周波数化した場合、更なるＥＭＩの低減が必要とされる。
【００１３】
本発明は、上記課題に鑑みてなされたものであり、その目的は、差分データ伝送方式におけるデータのシリアル伝送経路で発生するＥＭＩを低減できる画像表示装置を提供することを目的とする。
【課題を解決するための手段】
上記目的を達成するため、本発明の一実施形態に係る画像表示装置は、デジタル画像データを入力し、保持しているデータに対する差分を差分デジタルデータとして出力する差分変調部と、前記差分変調部から出力される前記差分デジタルデータをシリアル信号に変換して出力する差動信号変調部と、前記シリアル信号を伝送する１対以上の差動信号伝送路と、前記差動信号伝送路を介して伝送された前記シリアル信号を前記差分デジタルデータに復調する差動信号復調部と、前記差動信号復調部により復調された前記差分デジタルデータを入力し、保持しているデータを加算してデジタル画像データを出力する差分復調部と、前記差分復調部から出力された前記デジタル画像データを入力して画像を表示する画像表示部と、を備え、
前記差分デジタルデータは、符号を表す少なくとも１ビットの符号データと、絶対値を表す複数ビットの差分絶対値データと、を含み、前記差動信号変調部は、１画素分の前記差分絶対値データのうちの上位ビット側のデータをその１画素分のシリアル信号を出力する期間の前半もしくは後半に出力し、その１画素分の前記差分絶対値データの下位ビット側のデータをその１画素分のシリアル信号を出力する期間の後半もしくは前半に出力することを特徴とする。
【００１４】
上記構成によれば、、差分データ伝送方式におけるデータのシリアル伝送経路で発生するＥＭＩを低減できる画像表示装置を提供することができる。
【００１５】
ここで、前記上位ビット側のデータと前記下位ビット側のデータとにより構成される前記シリアル信号は、前記１画素分の前記差分絶対値データのうちの任意の複数のビットデータに対応するものとすることができる。
【００１６】
また、前記差動信号変調部から出力される前記シリアル信号は、前記１画素分の前記差分絶対値データを上位ビット側から下位ビット側、または下位ビット側から上位ビット側の順番に配列したものとすることができる。
【００１７】
また、前記差動信号変調部から出力される前記シリアル信号は、１画素おきに全ビットが反転されてなるものとしてもよい。
【００１８】
また、前記反転されるタイミングは、隣接する前記差動信号伝送路のうちの一方の前記差動信号伝送路と、他方の前記差動信号伝送路との間で１画素分ずれているものとすることもできる。
【００１９】
また、前記差動信号変調部から出力される前記シリアル信号は、１画素毎にビットの順列が逆転されたものとしてもよい。
【００２０】
また、前記シリアル信号のビットの順列は、隣接する前記差動信号伝送路のうちの一方の前記差動信号伝送路と、他方の前記差動信号伝送路との間で逆転しているものとすることもできる。
【００２１】
また、前記差動信号変調部は、隣接する前記差動信号伝送路のうちのいずれか一方の前記差動信号伝送路には前記シリアル信号の全ビットを反転して出力するものとしてもよい。
【００２２】
また、前記差動信号変調部は、隣接する前記差動信号伝送路のうちのいずれか一方の前記差動信号伝送路には前記シリアル差動信号のビットの順列を入れ替えて出力するものとしてもよい。
【００２３】
なお、本願明細書において「上位ビット側」とは、データの総ビット数のうちの上位側半分を表す。例えば、データが８ビットである場合は、「上位ビット側」とは最上位ビットから４ビット目までをいう。
【００２４】
但し、「上位ビット側のデータ」という場合には、必ずしも最上位ビットから４ビット目までの４ビット分のデータの全てを意味するとは限らず、この４ビット分のデータのうちの一部のデータ（例えば、最上位ビットから３ビット目までの３ビット分のデータ）のみを意味する場合も含むものとする。
【００２５】
同様に、本願明細書において「下位ビット側」とは、データの総ビット数のうちの下位側半分を表す。例えば、データが８ビットである場合は、「下位ビット側」とは５ビット目から最下位ビットまでをいう。
【００２６】
そして、「下位ビット側のデータ」という場合には、必ずしも５ビット目から最下位ビットまでの４ビット分のデータの全てを意味するとは限らず、この４ビット分のデータのうちの一部のデータ（例えば、５ビット目から最下位ビットまでの３ビット分のデータ）のみを意味する場合も含むものとする。
【００２７】
また、「反転」とは各ビットの符号あるいは極性に関して用い、「逆転」とは複数のビットの配列の順序に関して用いる。
【００２８】
【発明の実施の形態】
以下、図面を参照しつつ、本発明の実施の形態について詳細に説明する。
【００２９】
（第１の実施形態）
図１は、本発明の第１の実施形態にかかる画像表示装置の要部を表すブロック図である。すなわち、同図は、本発明を液晶表示装置に適用した場合の具体例を表す。
【００３０】
グラフィックスコントローラ１０より出力されたデジタル画像データ５０は、垂直差分変調部１２によりデジタルの垂直差分デジタルデータ５２に変調され、変調された垂直差分デジタルデータ５２は、差動信号変調部１４によりシリアルの差動信号５４に変換される。差動信号変調部１４によりシリアル差動信号に変換されたシリアル差動信号５４は、例えば、４対の差動信号伝送路によって、差動信号復調部１６に入力される。この時に、別途設けられた１対の差動信号伝送路によってクロック信号も差動信号復調部１６に伝送される。
【００３１】
差動信号復調部１６では、入力されたシリアル差動信号５４を垂直差分デジタルデータ５６に復調して垂直差分復調部１８に出力する。垂直差分復調部１８は、垂直差分デジタルデータ５６をデジタル画像データ５８に復調する。復調されたデジタル画像データ５８は、液晶表示部の信号線駆動回路２０に入力され、液晶表示部に画像が表示される。
【００３２】
次に、各部の動作を説明する。
【００３３】
図２は、垂直差分変調部１２の構成を例示するブロック図である。すなわち、入力された画像データ５０は、ラインメモリー１２Ａと差分回路１２Ｂとに入力される。ラインメモリー１２Ａでは、入力された画像データ５０を一旦保持し、所定の期間遅延させた後、差分回路１２Ｂに保持した画像データ５０（以下、「前画像データ」と呼ぶ）を出力する。本実施形態では、ラインメモリー１２Ａにより１水平走査期間遅延させて画像データを出力する。差分回路１２Ｂでは、画像データと前画像データとの排他的論理和の演算を行い差分データ５２を出力する。
【００３４】
画像データ５０がｎビットで表されている場合、差分データ５２は、符号ビットが１ビット必要となるため、（ｎ＋１）ビットのデータとなる。なお、図１に表した具体例においては、垂直差分変調部１２をグラフィックコントローラ１０と分けて設けているが、垂直差分変調部１２における処理は簡単なものであり、グラフィックコントローラ１０の内部に組み込むことも容易である。
【００３５】
図３は、垂直差分復調部１８の構成を例示するブロック図である。すなわち、入力された差分データ５６とラインメモリー１８Ａに保持された前画像データは、加算回路１８Ｂに入力される。加算回路１８Ｂでは、差分データと前画像データとの排他的論理和の演算を行い、画像データ５８を出力する。出力された画像データ５８は、ラインメモリー１８Ａに入力されて１水平走査期間保持した後、前画像データとして上記のように加算回路１８Ｂに入力される。なお、図１に表した具体例においては、液晶表示装置の信号線駆動回路２０と垂直差分復調部１８とを分けて設けているが、垂直差分復調部１８における処理も簡単なものであるので、信号線駆動回路２０の内部に組み込むことも容易である。
【００３６】
一方、差動信号変調部１４は、パラレルデジタル信号の画像データ５２をシリアルの小振幅差動信号５４に変調する。一般に、ＬＶＤＳやＴＭＤＳ、ＧＶＩＦ（Gigabit Video Interface）等が使われる。本具体例では、ＬＶＤＳを用いることとし、赤、緑、青の各色を８ビットのデジタルデータが差動信号として、４対の伝送路でシリアルに伝送されるものとする。同様に差動信号復調部１６は、伝送されたシリアルの小振幅差動信号５４をパラレルデジタル信号の画像データ５６に復調するものである。
【００３７】
図４は、差動信号変調部１４から差動信号復調部１６へのシリアル信号の伝送を説明するための概念図である。すなわち、本具体例のシリアル信号伝送路は、４対の差動伝送路と１対のクロック伝送路とを有する。つまり、シリアル差動信号５４は、１対のクロック伝送路と４対の差動伝送路により伝送される。
【００３８】
ここで、図４は、ＬＶＤＳ信号が各伝送路を伝送される状態を表す。すなわち、クロック伝送路によりクロック信号が小振幅の差動信号として伝送され、１クロックの間に１画素分のデジタルの垂直差分データがシリアル化された２８ビットのデジタルデータとして４対の差動伝送路１〜４により伝送される。図４においては、あるフレームのＮ画素目の垂直差分データＤ０〜Ｄ２７が伝送される状態を表している。１対の伝送路では、７ビット分の垂直差分データが１クロック分の期間に伝送される。
【００３９】
以下、本実施形態における、Ｄ０〜Ｄ２７に対応する垂直差分データの割り当ての一例を説明する。
【００４０】
図５は、あるフレームにおけるＮ画素目の垂直差分データの伝送を例示する概念図である。
【００４１】
すなわち、同図において、Ｒ０〜Ｒ７は赤（Ｒ）の８ビットの垂直差分絶対値データ、Ｇ０〜Ｇ７は緑（Ｇ）の８ビット垂直差分絶対値データ、Ｂ０〜Ｂ７は青（Ｂ）の８ビット垂直差分絶対値データを表す。また、これらの添え字の数字は、０がＬＳＢ（least significant bit：最下位ビット）、７がＭＳＢ（most significant bit：最上位ビット）を表す。また、ＲＳ、ＧＳ、ＢＳは、それぞれ各色の垂直差分データの符号ビットを表しており、ＶＳは垂直同期信号を表す。
【００４２】
図５では、各色８ビットの垂直差分絶対値データのうち、７ビット目（添え字６）からＭＳＢ（添え字０）までの７ビット分を降順にシリアル化している。しかし、例えば、この順列は昇順で構わないし、また、ＬＳＢから７ビット分をシリアル化しても構わない。また、７ビットの垂直差分絶対値データは、連続している必要は無く、例えば図６に例示したように、８ビットの垂直差分絶対値データから任意の７ビットを取り出して同様に昇順もしくは降順の順列でシリアル化してもよい。
【００４３】
次に、本実施形態のＥＭＩ低減化効果について説明する。
【００４４】
図７（ａ）は、ある１フレームの画像データのヒストグラムであり、図７（ｂ）は、その画像データを垂直差分処理した垂直差分絶対値データのヒストグラムである。ここで、画像データ及び垂直差分絶対値データは、ＸＧＡ（１０２４×７６８×３画素）サイズで、階調数は８ビット（２５６階調）である。
【００４５】
画像データにおいては、図７（ａ）に表したように階調で１５〜３０の間にピークを有する分布が見れられる。これに対して、垂直差分処理を行うことにより、同図（ｂ）に表したように、差分絶対値データは、階調ゼロ（０）に集中するようなデータとなり、階調の高いデータの頻度は少なくなる。これは、一般的に、画像は隣接する画素間での相関が非常に高く、そのため垂直差分処理により差分値はゼロ（０）に近い値となるためである。
【００４６】
図８は、ある１フレームの各色８ビットの画像データ及び垂直差分絶対値データのＬＳＢ〜ＭＳＢのビットが「１（high：Ｈ）」である数及び全画素に対する割合を表す一覧表である。
【００４７】
垂直差分処理前の各色８ビットの画像データは、各ビットとも全体の約半数のビットが「１（Ｈ）」となっている。すなわち、垂直差分処理前の画像データは、各色８ビット全てのビットが画面全体にわたって、「１（Ｈ）」となったり、「０（low：Ｌ）」となったりしている。
【００４８】
一方、垂直差分処理後の絶対値データは、ＬＳＢからＭＳＢへ近づくにつれて、「１（Ｈ）」となっているビットの個数が減少している。ＬＳＢでは、約半数のビットが１（Ｈ）となっているが、ＭＳＢでは約４％のビットが１（Ｈ）になっているだけである。すなわち垂直差分絶対値データは、上位ビット側は「０（Ｌ）」になっている場合が多い。これは、一般的にみて、隣接する画素の間で画像データの上位ビットまでが異なるケースが少ないことに対応する。
【００４９】
図９は、本実施形態において差分伝送路を伝送されるシリアル差動信号を表した概念図である。すなわち、同図（ａ）は、垂直差分処理前の画像データのシリアル差動信号の概念図であり、同図（ｂ）は、垂直差分絶対値データのシリアル差動信号の概念図である。また図中、斜めのハッチ部は図８において３０％以上が「１（Ｈ）」の状態（すなわち、「１（Ｈ）」と「０（Ｌ）」とが混在している状態）の状態を表し、ハッチなしの部分は、「１（Ｈ）」が３０％未満の状態（すなわち「０（Ｌ）」が非常に多い状態）を表す。
【００５０】
垂直差分処理前の画像では、全てのビットにおいて「１（Ｈ）」、「０（Ｌ）」とが混在している、すなわち、画像データの周波数は非常に高くなり、ＥＭＩが生じやすい。
【００５１】
これに対して、垂直差分絶対値データでは、上位ビット側の垂直差分絶対値データは「０（Ｌ）」になっている割合が高く、下位ビット側のみにおいて垂直差分絶対値データの周波数が高くなる。そこで、垂直差分絶対値データを上位ビットから下位ビットもしくは下位ビットから上位ビットにシリアル化することにより、１画素のシリアルデータは「０（Ｌ）」が連続する確率が高くなる。その結果として、このようにシリアル化した垂直差分絶対値データの周波数は、シリアル化の順序に応じて下げることが可能となり、ＥＭＩを低減することが可能となる。
【００５２】
以上説明したように、本発明によれば、差動信号伝送路をシリアル化するに際して、そのビット配列を工夫することにより、シリアル伝送路から放射されるＥＭＩを低減することが可能となる。
【００５３】
（第２の実施形態）
次に、本発明の第２の実施形態として、差動信号変調部１４から出力されるシリアル差動信号が、１画素（１クロック）おきに反転している画像表示装置について説明する。
【００５４】
図１０は、本実施形態において、Ｄ０〜Ｄ２７に対応して伝送される垂直差分データの割り当てを例示する模式図である。
【００５５】
すなわち、あるフレームのＮ画素目の垂直差分絶対値データは、第１の実施形態と同様に、ＭＳＢからＬＳＢもしくはＬＳＢからＭＳＢの順列で伝送される。本実施形態においては、各色８ビットの垂直差分絶対値データのうち、ＬＳＢ（添え字０）から７ビット目（添え字６）までを、降順の順列で伝送している。しかし、本実施形態では、次の（Ｎ＋１）画素目の垂直差分絶対値データは、全てビット反転されて伝送され、（Ｎ＋２）画素目の垂直差分絶対値データは、そのまま伝送される。図１０では、反転されているビットは添え字「ＲＥＶ」をつけて表している。すなわち、１画素おきに全ビットを反転して伝送する。差動信号復調部１６では、伝送されてきた垂直差分絶対値データ５４を１画素おきに全ビット反転した後、デジタルパラレルデータに復調する。
【００５６】
図１１は、差分伝送路を伝送されるシリアル差動信号を模式的に表す概念図である。すなわち、同図は、第１の実施形態と同様の１フレームの画像の垂直差分処理を行う前と、垂直差分処理後の垂直差分絶対値データのシリアル差動信号の模式図である。図中、斜めのハッチ部は３０％以上が「１（Ｈ）」の状態（すなわち「１（Ｈ）」と「０（Ｌ）」とが混在している状態）であり、ハッチなしの白い部分は、「１（Ｈ）」が３０％未満の状態（すなわち「０（Ｌ）」が非常に多い状態）であり、縦のハッチ部は「０（Ｌ）」が３０％未満の状態（すなわち「１（Ｈ）」が多い状態）である。
【００５７】
Ｎ画素目の垂直差分絶対値データは、そのまま伝送されるため、図１１より７ビット目から５ビット目までが「０（Ｌ）」が多い状態で、４ビット目からＬＳＢまでが「１（Ｈ）」と「０（Ｌ）」とが混在している状態である。本実施形態では、（Ｎ＋１）画素目の垂直差分絶対値データは、全て反転して伝送されるため、図１１に表したようにＮ画素目とは逆の状態となり、７ビット目から５ビット目までが「１（Ｈ）」が多い状態で、４ビット目からＬＳＢまでが「１（Ｈ）」と「０（Ｌ）」とが混在している状態である。このような状態では、「１（Ｈ）」が比較的多い状態が連続する２画素分のシリアルデータをまたいで発生する。
【００５８】
すなわち、図１１に表したように、Ｎ画素目のＬＳＢ側は「１（Ｈ）」が比較的多く、（Ｎ＋１）画素目の反転された４ビット目側も「１（Ｈ）」が比較的多いため、（Ｎ＋１）画素目の反転された７ビット目から５ビット目までの「１（Ｈ）」が多い状態の時間的に前後では連続して「１（Ｈ）」となっている確率が高くなっている。よって、差分伝送路を伝送される垂直差分絶対値データは、図１２に表したように、比較的低周波の信号となる。その結果として、差分伝送路から発生するＥＭＩを低減することができる。
【００５９】
以上説明したように、本実施形態においても、シリアル差動信号伝送路から放射するＥＭＩを低減することが可能となる。
【００６０】
（第３の実施形態）
次に、本発明の第３の実施形態として、差動信号変調部１４から出力されるシリアル差動信号５４のビット配列の順序が、１画素（１クロック）ごとに上位ビット側と下位ビット側とが逆転している画像表示装置について説明する。
【００６１】
図１３は、本実施形態において、Ｄ０〜Ｄ２７に対応して伝送される垂直差分データの割り当ての一例を表す模式図である。
【００６２】
すなわち、あるフレームのＮ画素目の垂直差分絶対値データは、第１の実施形態と同様に、ＭＳＢからＬＳＢもしくはＬＳＢからＭＳＢの順列で伝送される。本実施形態においては、Ｎ画素目の各色８ビットの垂直差分絶対値データのうち、ＬＳＢ（添え字０）から７ビット目（添え字６）までを、降順の順列で伝送している。しかし、本実施形態では、次の（Ｎ＋１）画素目の垂直差分絶対値データは、Ｎ画素目とは逆の順序で伝送され、すなわちＬＳＢ（添え字０）から７ビット目（添え字６）までを昇順の順列で伝送される。そして、（Ｎ＋２）画素目の垂直差分絶対値データは、そのまま伝送する。
【００６３】
すなわち、１画素ごとに垂直差分絶対値データの伝送されるビットの順列を反転して伝送する。差動信号復調部１６では、伝送されてきた垂直差分絶対値データ５４を１画素ごとにビットの順列を逆にした後、デジタルパラレルデータに復調する。
【００６４】
図１４は、本実施形態において差分伝送路を伝送されるシリアル差動信号を模式的に表した図である。すなわち、同図（ａ）は第１の実施形態と同様の１フレームの画像の垂直差分処理を行う前の状態を表し、同図（ｂ）は垂直差分処理後の垂直差分絶対値データのシリアル差動信号の模式図である。図中、斜めのハッチ部は３０％以上「１（Ｈ）」の状態（すなわち「１（Ｈ）」と「０（Ｌ）」とが混在している状態）であり、ハッチなしの白い部分は、「１（Ｈ）」が３０％未満の状態（すなわち「０（Ｌ）」が非常に多い状態）である。
【００６５】
Ｎ画素目の垂直差分絶対値データは、そのまま伝送されるため、図８より７ビット目から５ビット目が「０（Ｌ）」が多い状態、４ビット目からＬＳＢまでが「１（Ｈ）」と「０（Ｌ）」とが混在している状態である。本実施形態では、（Ｎ＋１）画素目の垂直差分絶対値データは、ビットの順列が反転されて伝送されるため、図１４に表したようにＮ画素目とは逆の状態となり、Ｎ画素目の４ビット目からＬＳＢまでの「１（Ｈ）」と「０（Ｌ）」とが混在している状態に続いて（Ｎ＋１）画素目の４ビット目からＬＳＢまでの「１（Ｈ）」と「０（Ｌ）」とが混在している状態が連続して伝送される。
【００６６】
その後、（Ｎ＋２）画素目は、（Ｎ＋１）画素目の７ビット目から５ビット目の「０（Ｌ）」が多い状態に続いて、（Ｎ＋２）画素目の７ビット目から５ビット目の「０（Ｌ）」が多い状態が伝送される。このような状態では、「１（Ｈ）」が比較的多い状態が連続する２画素分のシリアルデータをまたいで発生する。すなわち、Ｎ画素目のＬＳＢ側は「１（Ｈ）」が比較的多く、（Ｎ＋１）画素目のＬＳＢ側も「１（Ｈ）」が比較的多いため、図１５に表したように、差分伝送路を伝送される垂直差分絶対値データは、比較的低周波の信号となり、そのため差分伝送路から発生するＥＭＩを低減することができる。
【００６７】
以上説明したように、本実施形態においても、シリアル差動信号伝送路から放射するＥＭＩを低減することが可能となる。
【００６８】
（第４の実施形態）
次に、本発明の第４の実施形態として、差動信号変調部１４から出力されるシリアル差動信号５４が１画素（１クロック）おきに反転しており、またその反転位相が隣接する差動伝送路間で１画素ずれている画像表示装置について説明する。図１６は、本実施形態において、Ｄ０〜Ｄ２７に対応して伝送される垂直差分データの割り当ての一例を表す概念図である。
【００６９】
すなわち、あるフレームのＮ画素目の垂直差分絶対値データは、第１の実施形態と同様に、ＭＳＢからＬＳＢもしくはＬＳＢからＭＳＢの順列で伝送される。図１６の差動伝送路１では、第２の実施形態と同様に、Ｎ画素目の各色８ビットの垂直差分絶対値データのうち、ＬＳＢ（添え字０）から７ビット目（添え字６）までを、降順の順列で伝送し、また、次の（Ｎ＋１）画素目の垂直差分絶対値データは、Ｎ画素目と逆の順序で伝送、すなわちＬＳＢ（添え字０）から７ビット目（添え字６）までを昇順の順列で伝送する。次の（Ｎ＋２）画素目の垂直差分絶対値データは、そのまま伝送する。すなわち、１画素おきに垂直差分絶対値データの伝送されるビットを反転して伝送する。
【００７０】
そして、本実施形態においては、隣接する差動伝送路２は、差動伝送路１と位相を１クロック分（１画素分）ずらして垂直差分絶対値データを反転させて伝送させる。すなわち、図１６に表したように、差動伝送路１のＮ画素目の垂直差分絶対値データはそのまま伝送され、差動伝送路２のＮ画素目の垂直差分絶対値データは反転されて伝送される。更に、差動伝送路１の（Ｎ＋１）画素目の垂直差分絶対値データは反転されて伝送され、差動伝送路２の（Ｎ＋１）画素目の垂直差分絶対値データはそのまま伝送される。
【００７１】
差動信号復調部１６では、伝送されてきた垂直差分絶対値データでビットが反転されているデータを反転した後、デジタルパラレルデータ５６に復調する。
【００７２】
次に、本実施形態におけるＥＭＩ低減化効果について説明する。
【００７３】
本実施形態の各伝送路を伝送される垂直差分絶対値データの信号の状態は、基本的に第２の実施形態と類似しているが、隣接する差動伝送路でビットの反転する位相が１画素ずれているために、第２の実施形態の図１２に対応して、本実施形態の隣接差動伝送路では図１７のように表すことができる。つまり、一方の差動伝送路１が「１（Ｈ）」の状態が多い場合、他方の隣接する差動伝送路２では、「０（Ｌ）」の状態が多くなる。更に、図１７からもわかるように、一方の差動伝送路１が「１（Ｈ）」から「０（Ｌ）」に遷移した際に、他方の隣接する差動伝送路２では「０（Ｌ）」から「１（Ｈ）」に遷移し、または一方の差動伝送路１が「０（Ｌ）」から「１（Ｈ）」に遷移した際に、他方の隣接する差動伝送路２では「１（Ｈ）」から「０（Ｌ）」に遷移するため、隣接する差動伝送路が同時に「０（Ｌ）」から「１（Ｈ）」に遷移したり、「１（Ｈ）」から「０（Ｌ）」に遷移する確率が低下する。
【００７４】
図１８（ａ）は１組の差動伝送路を伝送される理想的な信号の様子を表し、同図（ｂ）は実際に起こり得る差動伝送路を伝送される信号の様子を例示する模式図である。なお、図１８（ｂ）では、実際に起こり得る差動伝送路の状態の１つを表したが、この他にも、様々な要因により、スキューの発生や、パルス幅の不揃い等の現象が起こる。
【００７５】
理想的な伝送状態においては、図１８（ａ）に表したように、信号の立上がりと立下りの遷移時間が同じであり、そのため、１組の差動伝送路で電磁界は閉じた状態となり、伝送路から放射されるＥＭＩは非常に小さくなる。
【００７６】
しかし、実際には様々な外的要因より図１８（ｂ）に例示したように差動信号は不揃いとなり、その結果として伝送路よりＥＭＩが放射される。図１８（ｂ）では、差動信号の立上がりと立下りの遷移時間が異なっている状態の差動信号を表している。この原因としては、様々なものが考えられるが、その１つとして、差動信号変調部を構成するトランジスタの駆動能力が電圧を上昇させる場合と電圧をグラウンド電位に下降させる場合で異なっている場合が挙げられる。このような場合に、図１８（ｂ）に表したような信号の「不揃い」が生じる。
【００７７】
図１９は、図１８（ｂ）のような差動信号の不揃いが発生した場合の、差動信号路における電磁界の様子を表した模式図である。すなわち、同図は、差動信号の電位が変化した時に差動伝送路から放射される電磁界を表し、紙面手前から奥へと電流が流れる伝送路から放射される電磁界を破線で、紙面奥から手前へと電流が流れる伝送路から放射される電磁界を一点鎖線で、それぞれの大きさを矢印の長さにより表している。
【００７８】
理想的な差動信号では、図１９（ａ）に表したように２本の差動伝送路を流れる電流の大きさは等しく、そのため、２本の差動伝送路から放射される電磁界は大きさが等しく、逆相となるため、電磁界は閉じた状態となり、外部への放射は非常に小さくなる。
【００７９】
しかし、図１８（ｂ）に例示した如く差動信号の立上がりと立下りの遷移時間が異なっている場合は、図１９（ｂ）に表したように、２本の差動伝送路を流れる電流の大きさが異なり、そのためそれぞれの伝送路から発生する電磁界は打ち消し合うことができず、その結果、２本の差動伝送路からは、図１９（ｂ）の実線で示すような電磁界が発生することになる。
【００８０】
図２０は、２組の差動伝送路において、それぞれの差動伝送路の電位が変化したときの電流の流れを表す模式図である。２組の差動伝送路１、２の中で、伝送路１−１及び伝送路２−２の「Ｈ（１）」、「Ｌ（０）」が復調される信号のＨ、Ｌを示し、伝送路１−２及び伝送路２−２は、それぞれ伝送路１−１及び伝送路２−２の差動信号が伝送される。差動伝送路１と差動伝送路２の信号が共にＬからＨに変わるとき、図１８（ｂ）に例示したような差動信号の「不揃い」のため、伝送路中を流れる電流は図２０のように、１−１と１−２、２−１と２−２で大きさが異なる。すなわち、信号のＬからＨへの遷移時間は短いため、流れる電流量は小さく、ＨからＬへの遷移時間は長いため、流れる電流量は大きくなる。
【００８１】
図２１は、このような２本の差動伝送路から発生する電磁界を表す模式図である。それぞれの差動伝送路より発生する電磁界の向きは同じであるため、電磁界を強めあって外部にＥＭＩとして放射されることになる。
【００８２】
一方、差動伝送路１の信号がＬからＨ、差動伝送路２の信号がＬからＨに変わる場合は、図２２に表したように、伝送路１−１、伝送路２−２を流れる電流量が伝送路１−２、伝送路２−１を流れる電流量に比べ大きくなる。このような２本の差動伝送路から発生する電磁界は、図２３に表した如くであり、それぞれの差動伝送路より発生する電磁界の向きは逆相となるため打ち消しあい外部に放射されるＥＭＩは小さくなる。
【００８３】
本実施形態に基づいて垂直差分絶対値データを伝送する場合、上述したように、隣接する差動伝送路を伝送される垂直差分絶対値データが同時にＬからＨもしくはＨからＬになる確率は画像データをそのまま伝送する場合に比べ小さくなる。そのため、隣接する差動伝送路より発生する電磁界を強めあう状態の発生確率は低下し、よって外部に放射されるＥＭＩを低減することができる。
【００８４】
以上説明したように、本実施形態においても、シリアル差動信号伝送路から放射するＥＭＩを低減することが可能となる。
【００８５】
（第５の実施形態）
次に、本発明の第５の実施形態として、差動信号変調部１４から出力されるシリアル差動信号が、１画素（１クロック）ごとに上位ビット側と下位ビット側との出力順が逆転し、またその上位ビット側と下位ビット側の配列の位相が隣接する差動伝送路間で１画素ずれている画像表示装置について説明する。
【００８６】
図２４は、本実施形態において、Ｄ０〜Ｄ２７に対応して伝送される垂直差分データの割り当ての一例を表す模式図である。
【００８７】
すなわち、あるフレームのＮ画素目の垂直差分絶対値データは、第１の実施形態と同様に、ＭＳＢからＬＳＢもしくはＬＳＢからＭＳＢの順列で伝送される。図２４の差動伝送路１では、第３の実施形態と同様に、Ｎ画素目の各色８ビットの垂直差分絶対値データのうち、ＬＳＢ（添え字０）から７ビット目（添え字６）までを、降順の順列で伝送し、次の（Ｎ＋１）画素目の垂直差分絶対値データは、Ｎ画素目と逆の順序で伝送され、すなわちＬＳＢ（添え字０）から７ビット目（添え字６）までを昇順の順列で伝送する。
【００８８】
次の、（Ｎ＋２）画素目の垂直差分絶対値データは、そのまま伝送する。すなわち１画素ごとに垂直差分絶対値データの伝送されるビットの順列を反転して伝送する。しかし、本実施形態では、隣接する差動伝送路２では、ビットの順列を逆にする位相が差動伝送路１に対して１画素ずれている。すなわち、Ｎ画素目の各色８ビットの垂直差分絶対値データのうち、ＬＳＢ（添え字０）から７ビット目（添え字６）までを、昇順の順列で伝送し、次の（Ｎ＋１）画素目の垂直差分絶対値データは、Ｎ画素目と逆の順序で伝送され、すなわちＬＳＢ（添え字０）から７ビット目（添え字６）までを降順の順列で伝送する。次の、Ｎ＋２画素目の垂直差分絶対値データは、Ｎ画素目と同様に昇順の順列で伝送する。差動信号復調部では、伝送されてきた垂直差分絶対値データでビットの伝送順列が逆になっているデータのビットの順列を逆にした後、デジタルパラレルデータに復調する。
【００８９】
次に、本実施形態におけるＥＭＩ低減化効果について説明する。
【００９０】
本実施形態の各伝送路を伝送される垂直差分絶対値データの信号の状態は、基本的に第３の実施形態と同様であるが、隣接する差動伝送路でビットの順列を逆にする位相が１画素ずれているために、第３の実施形態の図１５は、隣接差動伝送路では図２５のように表される。つまり、一方の差動伝送路１がＨの状態が多い場合、他方の隣接する差動伝送路２では、Ｌの状態が多くなる。更に、図２５からもわかるように、一方の差動伝送路１がＨからＬに遷移した際に、他方の隣接する差動伝送路２ではＬからＨに遷移、または一方の差動伝送路１がＬからＨに遷移した際に、他方の隣接する差動伝送路２ではＨからＬに遷移するため、隣接する差動伝送路が同時にＬからＨに遷移したり、ＨからＬに遷移する確率が低下する。よって、第４の実施形態と同様に、隣接差動伝送路より放射されるＥＭＩを低減することが可能となる。
【００９１】
以上説明したように、本実施形態においても、シリアル差動信号伝送路から放射するＥＭＩを低減することが可能となる。
【００９２】
（第６の実施形態）
次に、本発明の第６の実施形態として、隣接する差動伝送路の一方の差動伝送路を伝送されるシリアル差動信号はそのままとし、他方の差動伝送路を伝送されるシリアル差動信号を全て反転して伝送する画像表示装置について説明する。
【００９３】
図２６は、本実施形態において、Ｄ０〜Ｄ２７に対応して伝送される垂直差分データの割り当ての一例を表す模式図である。
【００９４】
すなわち、差動伝送路１を伝送される垂直差分絶対値データは、第１の実施形態と同様に、ＭＳＢからＬＳＢもしくはＬＳＢからＭＳＢの順列で伝送される。しかし、本実施形態においては、隣接する差動伝送路２では、全てのビットが反転されて伝送される。差動信号復調部では、伝送されてきた垂直差分絶対値データのうち、ビットが反転されている差動伝送路を伝送されたデータについてはビットを反転し、デジタルパラレルデータに復調する。
【００９５】
次に、本実施形態におけるＥＭＩ低減化効果について説明する。
【００９６】
図２７は、本実施形態における隣接する差動伝送路１、２を伝送される垂直差分絶対値データを模式的に表したグラフ図である。差動伝送路１は、垂直差分絶対値データのＬＳＢから７ビット目までが降順の順列でシリアルに伝送されるため、第１の実施形態において説明したように、７ビット目から５ビット目はＬとなっている確率が高く、４ビット目からＬＳＢまででＬからＨになる確率が高い。
【００９７】
一方、隣接する差動伝送路２では、垂直差分絶対値データは全ビット反転されて伝送されるため、７ビット目から５ビット目はＨ、４ビット目からＬＳＢまではＨからＬになる確率が高い。そのため、これまで説明してきたように、本実施形態においては、隣接する差動伝送路が共にＬからＨ、またはＨからＬになる確率が、通常の画像データをシリアルに伝送する場合に比べて低くなる。
【００９８】
また一方の差動伝送路を伝送される垂直差分絶対値データがＨからＬになった場合、他方の隣接する差動伝送路を伝送される垂直差分絶対値データはＬからＨと逆に遷移するため、差動伝送路から放射されるＥＭＩを低減することが可能となる。
【００９９】
以上説明したように、本実施形態においても、シリアル差動信号伝送路から放射するＥＭＩを低減することが可能となる。
【０１００】
（第７の実施形態）
次に、本発明の第６の実施形態として、隣接する差動伝送路の一方の差動伝送路を伝送されるシリアル差動信号はそのままとし、他方の差動伝送路を伝送されるシリアル差動信号のビットの順列が隣接する差動伝送路のビットの順列と逆順になっている画像表示装置について説明する。
【０１０１】
図２８は、本実施形態において、Ｄ０〜Ｄ２７に対応して伝送される垂直差分データの割り当ての一例を表した模式図である。
【０１０２】
すなわち、差動伝送路１を伝送される垂直差分絶対値データは、第１の実施形態と同様に、ＭＳＢからＬＳＢもしくはＬＳＢからＭＳＢの順列で伝送される。しかし、本実施形態においては、隣接する差動伝送路２では、全てのビットが差動伝送路１の順列と逆の順列で伝送される。差動信号復調部１６では、伝送されてきた垂直差分絶対値データのうち、ビットの順列が逆順になっている差動伝送路を伝送されたデータについてはビットの順列を逆にした後、デジタルパラレルデータ５６に復調する。
【０１０３】
次に、本実施形態におけるＥＭＩ低減化効果について説明する。
【０１０４】
図２９は、本実施形態における隣接する差動伝送路１、２を伝送される垂直差分絶対値データを模式的に表したグラフ図である。
【０１０５】
差動伝送路１は、垂直差分絶対値データのＬＳＢから７ビット目までが降順の順列でシリアルに伝送されるため、第１の実施形態において説明したように、１画素の時間的に前半の７ビット目から５ビット目はＬとなっている確率が高く、後半の４ビット目からＬＳＢまででＬからＨになる確率が高い。一方、隣接する差動伝送路２では、垂直差分絶対値データはビットの順列が逆となっているため、時間的に前半の４ビット目からＬＳＢまではＨからＬになる確率が高い７ビット目から５ビット目はＬになっている確率が高い。
【０１０６】
そのため、これまで説明してきたように、本実施形態においては、隣接する差動伝送路が共にＬからＨ、またはＨからＬになる確率が、通常の画像データをシリアルに伝送する場合に比べて低くなる。また一方の差動伝送路を伝送される垂直差分絶対値データがＨからＬになった場合、他方の隣接する差動伝送路を伝送される垂直差分絶対値データはＬからＨと逆に遷移するため、差動伝送路から放射されるＥＭＩを低減することが可能となる。
【０１０７】
以上説明したように、本実施形態においても、シリアル差動信号伝送路から放射するＥＭＩを低減することが可能となる。
【０１０８】
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明は、上述した各具体例に限定されるものではない。
【０１０９】
例えば、本発明を適用しうる画像表示装置としては、前述の如く液晶表示装置以外にも各種の方式のものを挙げることができる。
【０１１０】
また、その画素の配置関係や画素数、あるいは色要素の種類や数についても、前述した具体例には限定されない。
【０１１１】
すなわち、本発明は各具体例に限定されるものではなく、その要旨を逸脱しない範囲で、種々変形して実施することが可能であり、これらすべては本発明の範囲に包含される。
【０１１２】
【発明の効果】
以上詳述したように、本発明によれば、画像データをシリアルの差動信号として伝送する際に、差動伝送路より発生するＥＭＩを低減することが可能となる。
【０１１３】
その結果として、本発明によれば、ＥＭＩを抑制しつつ極めて高い画素密度でコンパクトな画像表示装置を実現でき産業上のメリットは多大である。
【図面の簡単な説明】
【図１】本発明の第１の実施形態にかかる画像表示装置の要部を表すブロック図である。
【図２】垂直差分変調部１２の構成を例示するブロック図である。
【図３】垂直差分復調部１８の構成を例示するブロック図である。
【図４】差動信号変調部１４から差動信号復調部１６へのシリアル信号の伝送を説明するための概念図である。
【図５】あるフレームにおけるＮ画素目の垂直差分データの伝送を例示する概念図である。
【図６】８ビットの垂直差分絶対値データから任意の７ビットを取り出して同様に昇順もしくは降順の順列でシリアル化する模式図である。
【図７】（ａ）は、ある１フレームの画像データのヒストグラムであり、（ｂ）は、その画像データを垂直差分処理した垂直差分絶対値データのヒストグラムである。
【図８】ある１フレームの各色８ビットの画像データ及び垂直差分絶対値データのＬＳＢ〜ＭＳＢのビットが「１（high：Ｈ）」である数及び全画素に対する割合を表す一覧表である。
【図９】本発明の第１実施形態において差分伝送路を伝送されるシリアル差動信号を表した概念図である。
【図１０】本発明の第２実施形態において、Ｄ０〜Ｄ２７に対応して伝送される垂直差分データの割り当てを例示する模式図である。
【図１１】差分伝送路を伝送されるシリアル差動信号を模式的に表す概念図である。
【図１２】差分伝送路を伝送される垂直差分絶対値データが、比較的低周波の信号となることを表すグラフ図である。
【図１３】本発明の第３実施形態において、Ｄ０〜Ｄ２７に対応して伝送される垂直差分データの割り当ての一例を表す模式図である。
【図１４】本発明の第３実施形態において差分伝送路を伝送されるシリアル差動信号を模式的に表した図である。
【図１５】差分伝送路を伝送される垂直差分絶対値データが、比較的低周波の信号となることを表すグラフ図である。
【図１６】本発明の第４実施形態において、Ｄ０〜Ｄ２７に対応して伝送される垂直差分データの割り当ての一例を表す概念図である。
【図１７】隣接する差動伝送路が同時に「０（Ｌ）」から「１（Ｈ）」に遷移したり、「１（Ｈ）」から「０（Ｌ）」に遷移する確率が低下することを表すグラフ図である。
【図１８】（ａ）は１組の差動伝送路を伝送される理想的な信号の様子を表し、（ｂ）は実際に起こり得る差動伝送路を伝送される信号の様子を例示する模式図である。
【図１９】図１８（ｂ）のような差動信号の不揃いが発生した場合の、差動信号路における電磁界の様子を表した模式図である。
【図２０】２組の差動伝送路において、それぞれの差動伝送路の電位が変化したときの電流の流れを表す模式図である。
【図２１】２本の差動伝送路から発生する電磁界を表す模式図である。
【図２２】差動伝送路１の信号がＬからＨ、差動伝送路２の信号がＬからＨに変わる場合に、伝送路１−１、伝送路２−２を流れる電流量が伝送路１−２、伝送路２−１を流れる電流量に比べ大きくなることを表す模式図である。
【図２３】２本の差動伝送路から発生する電磁界が、それぞれの差動伝送路より発生する電磁界の向きは逆相となるため打ち消しあい外部に放射されるＥＭＩは小さくなることを表す模式図である。
【図２４】本発明の第５実施形態において、Ｄ０〜Ｄ２７に対応して伝送される垂直差分データの割り当ての一例を表す模式図である。
【図２５】隣接差動伝送路における信号の遷移を表すグラフ図である。
【図２６】本発明の第６実施形態において、Ｄ０〜Ｄ２７に対応して伝送される垂直差分データの割り当ての一例を表す模式図である。
【図２７】第６実施形態における隣接する差動伝送路１、２を伝送される垂直差分絶対値データを模式的に表したグラフ図である。
【図２８】本発明の第７実施形態において、Ｄ０〜Ｄ２７に対応して伝送される垂直差分データの割り当ての一例を表した模式図である。
【図２９】第７実施形態における隣接する差動伝送路１、２を伝送される垂直差分絶対値データを模式的に表したグラフ図である。
【図３０】ＬＤＶＳを採用した画像表示システムの全体構成を例示する概念図である。
【符号の説明】
１〜４差動伝送路
１０グラフィックコントローラ
１２垂直差分変調部
１２Ａラインメモリー
１２Ｂ差分回路
１４差動信号変調部
１６差動信号復調部
１８垂直差分復調部
１８Ａラインメモリー
１８Ｂ加算回路
２０信号線駆動回路
５０デジタル画像データ
５２垂直差分デジタルデータ
５４シリアル差動信号
５６垂直差分デジタルデータ
５８デジタル画像データ
１１０グラフィックコントローラ
１２０差動変調部
１３０差動復調部
１４０液晶表示部
２１０デジタル信号
２２０差動シリアル信号
２３０デジタル画像データ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an image display apparatus, and more particularly, to an image display apparatus that can reduce EMI (electro-magnetic interference) generated in association with transmission of digital data as compared with the related art.
[0002]
[Prior art]
Image display devices such as liquid crystal display (LCD), LED display, plasma display panel (PDP), field effect display device (FED), EL (electro luminescent) display are matrix And a signal line driving circuit for supplying an image signal to the pixels, and a circuit board for transmitting image data to the signal line driving circuit. The digitized image data is transmitted on the circuit board and input to the signal line driving circuit.
[0003]
In general, digital image data input to a signal line driver circuit is data supplied to each pixel corresponding to a color element such as red (R), green (G), and blue (B). Transmitted in parallel. That is, if the gradation of each color element is 8 bits, digital image data of 8 bits × 3 = 24 bits is transmitted.
[0004]
In recent years, the screen size and resolution of image display devices have been increased, and along with this, the frequency of image data transmitted through the transmission path on the circuit board of the image display device as described above has become very high. Yes. When digital data having a high frequency is transmitted in this way, electromagnetic noise called “EMI” may occur, and the need to reduce EMI has been increasing.
[0005]
As a method for reducing EMI, for example, a differential data transmission method such as LVDS (Low Voltage Differential Signaling) or TMDS (Transition Minimized Differential Signaling) has been proposed.
[0006]
FIG. 30 is a conceptual diagram illustrating the overall configuration of an image display system employing LDVS.
[0007]
For example, in the case of a notebook personal computer, as shown in FIG. 30, an LVDS (or TMDS) differential modulation unit 120 is provided on the image data output side from the graphic controller 110, while a liquid crystal display is provided on the liquid crystal display device side. An LVDS (or TMDS) differential demodulator 130 is provided on the data input side of the unit 140. The differential modulation unit 120 modulates the digital signal 210 into a differential serial signal 220 having a small voltage amplitude, and the differential demodulation unit 130 converts the digital signal 210 into digital image data 230 again. Since the differential serial signal 220 has a smaller voltage amplitude than the digital signal 210, EMI is also reduced. In this way, in the section from the differential modulation unit 120 to the differential demodulation unit 130, EMI due to transmission of image data can be reduced.
[0008]
However, in recent years, image display devices such as liquid crystal displays have become higher in definition, and even when converted into a small amplitude differential signal such as LVDS, EMI generated from the transmission path is becoming a problem. As one method for solving this problem, there is a “vertical differential transmission method” which is a transmission method for reducing EMI with a relatively low-scale circuit configuration. This method is disclosed in Patent Document 1.
[0009]
[Patent Document 1]
JP2000-20031A.
[0010]
[Problems to be solved by the invention]
The vertical differential transmission method is a method that utilizes the property that the vertical correlation of images is generally high, and the image data of the nth line is the difference between the image data of the nth line and the (n−1) th line. It is transmitted as data. The image data of the n-th line and the image data of the (n-1) -th line have a high correlation, that is, the difference is small, so that data transition is greatly reduced, and EMI is reduced. In this vertical differential method, the demodulating circuit can be configured with only a line memory and an adder. Therefore, it is possible to reduce the EMI in the section from the graphics controller to the signal line driving circuit only by changing the configuration of the signal line driving circuit to a very small scale.
[0011]
As described above, when the vertical differential transmission method is employed, it is possible to reduce EMI in the transmission path input to the signal line driver circuit by adding a relatively small circuit.
[0012]
However, when the transmission frequency is increased in order to cope with further increases in screen size and high resolution in the future, it is necessary to further reduce EMI.
[0013]
The present invention has been made in view of the above problems, and an object of the present invention is to provide an image display apparatus that can reduce EMI generated in a serial transmission path of data in a differential data transmission system.
[Means for Solving the Problems]
In order to achieve the above object, the present invention According to one embodiment The image display device inputs digital image data, outputs a difference with respect to the held data as difference digital data, and converts the difference digital data output from the difference modulation unit into a serial signal. A differential signal modulator for outputting, a pair of differential signal transmission paths for transmitting the serial signal, and a difference for demodulating the serial signal transmitted through the differential signal transmission path into the differential digital data A differential signal demodulator, a differential demodulator that inputs the differential digital data demodulated by the differential signal demodulator, adds the stored data and outputs digital image data, and outputs from the differential demodulator An image display unit for inputting the digital image data and displaying an image,
The differential digital data includes at least 1-bit code data representing a code, and a plurality of bits of difference absolute value data representing an absolute value, and the differential signal modulation unit includes the difference absolute value data for one pixel. Data on the upper bit side is output in the first half or the latter half of the period for outputting the serial signal for one pixel, and the data on the lower bit side of the difference absolute value data for the one pixel is output for the one pixel. The serial signal is output in the second half or the first half of the period.
[0014]
According to the above configuration, it is possible to provide an image display apparatus capable of reducing EMI generated in a serial data transmission path in the differential data transmission method.
[0015]
Here, the serial signal composed of the upper bit side data and the lower bit side data corresponds to a plurality of arbitrary bit data of the difference absolute value data for the one pixel. can do.
[0016]
Further, the serial signal output from the differential signal modulation unit is obtained by arranging the difference absolute value data for the one pixel in order from the upper bit side to the lower bit side or from the lower bit side to the upper bit side. It can be.
[0017]
Further, the serial signal output from the differential signal modulation unit may be obtained by inverting all bits every other pixel.
[0018]
Further, the inverted timing is shifted by one pixel between one of the adjacent differential signal transmission paths and the other of the differential signal transmission paths. You can also
[0019]
The serial signal output from the differential signal modulation unit may have a bit permutation reversed for each pixel.
[0020]
The serial signal bit permutation is reversed between one of the adjacent differential signal transmission paths and the other differential signal transmission path. You can also
[0021]
The differential signal modulation unit may invert and output all bits of the serial signal to one of the adjacent differential signal transmission paths.
[0022]
Further, the differential signal modulation unit may output the permutation of bits of the serial differential signal in any one of the differential signal transmission lines adjacent to each other. Good.
[0023]
In the present specification, the “upper bit side” represents the upper half of the total number of data bits. For example, when the data is 8 bits, the “upper bit side” refers to the 4th bit from the most significant bit.
[0024]
However, in the case of “data on the upper bit side”, it does not necessarily mean all the data of 4 bits from the most significant bit to the 4th bit, and a part of the data of 4 bits It also includes a case where only data (for example, data of 3 bits from the most significant bit to the third bit) is meant.
[0025]
Similarly, in this specification, “lower bit side” represents the lower half of the total number of bits of data. For example, when the data is 8 bits, the “lower bit side” means from the fifth bit to the least significant bit.
[0026]
In the case of “lower bit side data”, it does not necessarily mean all the data of 4 bits from the 5th bit to the least significant bit, and a part of the data of 4 bits. It also includes a case where only data (for example, data for 3 bits from the 5th bit to the least significant bit) is meant.
[0027]
Further, “inverted” is used with respect to the sign or polarity of each bit, and “inverted” is used with respect to the order of arrangement of a plurality of bits.
[0028]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0029]
(First embodiment)
FIG. 1 is a block diagram showing the main part of the image display apparatus according to the first embodiment of the present invention. That is, this figure shows a specific example when the present invention is applied to a liquid crystal display device.
[0030]
The digital image data 50 output from the graphics controller 10 is modulated into digital vertical differential digital data 52 by the vertical differential modulation unit 12, and the modulated vertical differential digital data 52 is serially converted by the differential signal modulation unit 14. It is converted into a differential signal 54. The serial differential signal 54 converted into the serial differential signal by the differential signal modulation unit 14 is input to the differential signal demodulation unit 16 through, for example, four pairs of differential signal transmission paths. At this time, the clock signal is also transmitted to the differential signal demodulator 16 through a pair of differential signal transmission paths provided separately.
[0031]
The differential signal demodulator 16 demodulates the input serial differential signal 54 into the vertical difference digital data 56 and outputs it to the vertical difference demodulator 18. The vertical difference demodulator 18 demodulates the vertical difference digital data 56 into digital image data 58. The demodulated digital image data 58 is input to the signal line driving circuit 20 of the liquid crystal display unit, and an image is displayed on the liquid crystal display unit.
[0032]
Next, the operation of each unit will be described.
[0033]
FIG. 2 is a block diagram illustrating the configuration of the vertical differential modulation unit 12. That is, the input image data 50 is input to the line memory 12A and the difference circuit 12B. The line memory 12A temporarily holds the input image data 50, delays it for a predetermined period, and then outputs the image data 50 held in the difference circuit 12B (hereinafter referred to as “previous image data”). In this embodiment, image data is output with a delay of one horizontal scanning period by the line memory 12A. The difference circuit 12B performs an exclusive OR operation between the image data and the previous image data, and outputs the difference data 52.
[0034]
When the image data 50 is represented by n bits, the difference data 52 is (n + 1) -bit data because one sign bit is required. In the specific example shown in FIG. 1, the vertical differential modulation unit 12 is provided separately from the graphic controller 10, but the processing in the vertical differential modulation unit 12 is simple and is incorporated in the graphic controller 10. It is also easy.
[0035]
FIG. 3 is a block diagram illustrating the configuration of the vertical differential demodulation unit 18. That is, the input difference data 56 and the previous image data held in the line memory 18A are input to the addition circuit 18B. The adding circuit 18B performs an exclusive OR operation between the difference data and the previous image data, and outputs the image data 58. The output image data 58 is input to the line memory 18A and held for one horizontal scanning period, and then input to the adder circuit 18B as the previous image data as described above. In the specific example shown in FIG. 1, the signal line drive circuit 20 of the liquid crystal display device and the vertical differential demodulator 18 are provided separately, but the processing in the vertical differential demodulator 18 is also simple. Also, it can be easily incorporated in the signal line driving circuit 20.
[0036]
On the other hand, the differential signal modulator 14 modulates the image data 52 of the parallel digital signal into a serial small amplitude differential signal 54. Generally, LVDS, TMDS, GVIF (Gigabit Video Interface) or the like is used. In this specific example, it is assumed that LVDS is used, and red, green, and blue colors are transmitted as serial signals through four pairs of transmission lines as 8-bit digital data as differential signals. Similarly, the differential signal demodulator 16 demodulates the transmitted serial small-amplitude differential signal 54 into parallel digital signal image data 56.
[0037]
FIG. 4 is a conceptual diagram for explaining serial signal transmission from the differential signal modulator 14 to the differential signal demodulator 16. That is, the serial signal transmission path of this example has four pairs of differential transmission paths and a pair of clock transmission paths. That is, the serial differential signal 54 is transmitted through a pair of clock transmission paths and four pairs of differential transmission paths.
[0038]
Here, FIG. 4 shows a state in which the LVDS signal is transmitted through each transmission path. That is, the clock signal is transmitted as a differential signal having a small amplitude through the clock transmission path, and four pairs of differential transmissions are performed as 28-bit digital data in which digital vertical difference data for one pixel is serialized during one clock. It is transmitted by the lines 1-4. FIG. 4 shows a state in which the vertical difference data D0 to D27 of the Nth pixel of a certain frame is transmitted. In a pair of transmission lines, 7-bit vertical difference data is transmitted in a period of one clock.
[0039]
Hereinafter, an example of allocation of vertical difference data corresponding to D0 to D27 in the present embodiment will be described.
[0040]
FIG. 5 is a conceptual diagram illustrating transmission of vertical difference data of the Nth pixel in a certain frame.
[0041]
That is, in the figure, R0 to R7 are red (R) 8-bit vertical difference absolute value data, G0 to G7 are green (G) 8-bit vertical difference absolute value data, and B0 to B7 are blue (B). Represents 8-bit vertical difference absolute value data. In these subscript numbers, 0 represents LSB (least significant bit) and 7 represents MSB (most significant bit). RS, GS, and BS represent the sign bits of the vertical difference data for each color, and VS represents a vertical synchronization signal.
[0042]
In FIG. 5, 7 bits from the 7th bit (subscript 6) to the MSB (subscript 0) are serialized in descending order from the 8-bit vertical difference absolute value data of each color. However, for example, this permutation may be in ascending order, or 7 bits from the LSB may be serialized. Further, the 7-bit vertical difference absolute value data does not need to be continuous. For example, as illustrated in FIG. 6, any 7 bits are extracted from the 8-bit vertical difference absolute value data, and the same ascending or descending order. It may be serialized in the permutation.
[0043]
Next, the EMI reduction effect of this embodiment will be described.
[0044]
FIG. 7A is a histogram of one frame of image data, and FIG. 7B is a histogram of vertical difference absolute value data obtained by performing vertical difference processing on the image data. Here, the image data and the vertical difference absolute value data are XGA (1024 × 768 × 3 pixels) size, and the number of gradations is 8 bits (256 gradations).
[0045]
In the image data, as shown in FIG. 7A, a distribution having a peak between 15 and 30 in gradation can be seen. On the other hand, by performing the vertical difference processing, as shown in FIG. 5B, the difference absolute value data becomes data concentrated on the gradation zero (0), and the data of the high gradation is displayed. Less frequently. This is because, in general, an image has a very high correlation between adjacent pixels, so that the difference value becomes close to zero (0) by the vertical difference processing.
[0046]
FIG. 8 is a list showing the number of 8-bit image data of each color and the LSB to MSB bits of the vertical difference absolute value data of “1 (high: H)” in one frame and the ratio to all pixels.
[0047]
In the 8-bit image data of each color before the vertical difference processing, about half of all the bits are “1 (H)”. That is, in the image data before the vertical difference process, all 8 bits of each color are “1 (H)” or “0 (low: L)” over the entire screen.
[0048]
On the other hand, in the absolute value data after the vertical difference processing, the number of bits that are “1 (H)” decreases as the LSB approaches the MSB. In the LSB, about half of the bits are 1 (H), but in the MSB, only about 4% of the bits are 1 (H). In other words, the vertical difference absolute value data is often “0 (L)” on the upper bit side. This generally corresponds to the fact that there are few cases where the upper bits of the image data differ between adjacent pixels.
[0049]
FIG. 9 is a conceptual diagram showing a serial differential signal transmitted through the differential transmission path in the present embodiment. 10A is a conceptual diagram of a serial differential signal of image data before vertical difference processing, and FIG. 10B is a conceptual diagram of a serial differential signal of vertical difference absolute value data. In addition, in the figure, the oblique hatched portion is in a state where 30% or more of FIG. 8 is “1 (H)” (that is, a state where “1 (H)” and “0 (L)” are mixed). The portion without hatch represents a state where “1 (H)” is less than 30% (that is, a state where “0 (L)” is very large).
[0050]
In the image before the vertical difference processing, “1 (H)” and “0 (L)” are mixed in all bits, that is, the frequency of the image data becomes very high and EMI is likely to occur.
[0051]
On the other hand, in the vertical difference absolute value data, the percentage of the vertical difference absolute value data on the upper bit side is “0 (L)” is high, and the frequency of the vertical difference absolute value data is high only on the lower bit side. Become. Therefore, by serializing the vertical difference absolute value data from the upper bit to the lower bit or from the lower bit to the upper bit, the serial data of one pixel has a higher probability of “0 (L)” being continued. As a result, the frequency of the vertical difference absolute value data serialized in this way can be lowered according to the order of serialization, and EMI can be reduced.
[0052]
As described above, according to the present invention, when serializing a differential signal transmission path, it is possible to reduce EMI radiated from the serial transmission path by devising the bit arrangement.
[0053]
(Second Embodiment)
Next, as a second embodiment of the present invention, an image display device in which the serial differential signal output from the differential signal modulator 14 is inverted every other pixel (one clock) will be described.
[0054]
FIG. 10 is a schematic diagram illustrating allocation of vertical difference data transmitted corresponding to D0 to D27 in the present embodiment.
[0055]
That is, the vertical difference absolute value data of the Nth pixel of a certain frame is transmitted in the permutation from MSB to LSB or LSB to MSB, as in the first embodiment. In the present embodiment, LSB (subscript 0) to the seventh bit (subscript 6) of 8-bit vertical difference absolute value data for each color is transmitted in a descending permutation. However, in this embodiment, the vertical difference absolute value data of the next (N + 1) pixel is all bit-inverted and transmitted, and the vertical difference absolute value data of the (N + 2) pixel is transmitted as it is. In FIG. 10, the inverted bit is represented with a subscript “REV”. That is, all bits are inverted and transmitted every other pixel. The differential signal demodulator 16 inverts all bits of the transmitted vertical difference absolute value data 54 every other pixel and then demodulates it into digital parallel data.
[0056]
FIG. 11 is a conceptual diagram schematically showing a serial differential signal transmitted through the differential transmission path. That is, this figure is a schematic diagram of serial differential signals of vertical difference absolute value data before performing vertical difference processing of an image of one frame similar to that of the first embodiment and after vertical difference processing. In the figure, the oblique hatched portion is in a state where 30% or more is “1 (H)” (that is, a state where “1 (H)” and “0 (L)” are mixed), and is white without hatching. The portion is a state where “1 (H)” is less than 30% (ie, a state where “0 (L)” is very large), and the vertical hatched portion is a state where “0 (L)” is less than 30% ( That is, “1 (H)” is a large state).
[0057]
Since the vertical difference absolute value data of the Nth pixel is transmitted as it is, in the state where there are many “0 (L)” from the 7th bit to the 5th bit from FIG. H) ”and“ 0 (L) ”are mixed. In the present embodiment, since the vertical difference absolute value data of the (N + 1) th pixel are all inverted and transmitted, as shown in FIG. 11, the state is the reverse of that of the Nth pixel, and the 7th to 5th bits. From the fourth bit to the LSB, “1 (H)” and “0 (L)” are mixed. In such a state, a relatively large number of “1 (H)” occurs across serial data for two consecutive pixels.
[0058]
That is, as shown in FIG. 11, “1 (H)” is relatively large on the LSB side of the Nth pixel, and “1 (H)” is also compared on the inverted fourth bit side of the (N + 1) th pixel. Since there are many "1 (H)" from the 7th bit to the 5th bit inverted in the (N + 1) th pixel, it is continuously "1 (H)" before and after the time. The probability is high. Therefore, the vertical difference absolute value data transmitted through the differential transmission path is a relatively low frequency signal as shown in FIG. As a result, EMI generated from the differential transmission path can be reduced.
[0059]
As described above, also in this embodiment, it is possible to reduce the EMI radiated from the serial differential signal transmission line.
[0060]
(Third embodiment)
Next, as a third embodiment of the present invention, the order of the bit arrangement of the serial differential signal 54 output from the differential signal modulator 14 is higher bit side and lower bit side for each pixel (one clock). An image display device in which the reverse is reversed will be described.
[0061]
FIG. 13 is a schematic diagram illustrating an example of allocation of vertical difference data transmitted corresponding to D0 to D27 in the present embodiment.
[0062]
That is, the vertical difference absolute value data of the Nth pixel of a certain frame is transmitted in the permutation from MSB to LSB or LSB to MSB, as in the first embodiment. In the present embodiment, LSB (subscript 0) to the seventh bit (subscript 6) of 8-bit vertical difference absolute value data for each color of the N pixel is transmitted in a descending permutation. However, in this embodiment, the vertical difference absolute value data of the next (N + 1) pixel is transmitted in the reverse order to that of the N pixel, that is, the seventh bit (subscript 6) from the LSB (subscript 0). Are transmitted in ascending permutation. The vertical difference absolute value data of the (N + 2) th pixel is transmitted as it is.
[0063]
That is, the permutation of the bits in which the vertical difference absolute value data is transmitted is inverted for each pixel and transmitted. The differential signal demodulator 16 demodulates the transmitted vertical difference absolute value data 54 into digital parallel data after reversing the bit permutation for each pixel.
[0064]
FIG. 14 is a diagram schematically showing a serial differential signal transmitted through the differential transmission path in the present embodiment. That is, FIG. 10A shows a state before performing vertical difference processing of an image of one frame similar to that of the first embodiment, and FIG. 10B shows serial of vertical difference absolute value data after vertical difference processing. It is a schematic diagram of a differential signal. In the figure, the oblique hatched portion is in a state of “1 (H)” of 30% or more (that is, a state where “1 (H)” and “0 (L)” are mixed), and a white portion without hatching Is a state where “1 (H)” is less than 30% (ie, “0 (L)” is very many).
[0065]
Since the vertical difference absolute value data of the Nth pixel is transmitted as it is, a state where there are many “0 (L)” from the 7th bit to the 5th bit from FIG. 8 is “1 (H) from the 4th bit to the LSB. "And" 0 (L) "are mixed. In the present embodiment, since the vertical difference absolute value data of the (N + 1) th pixel is transmitted with the bit permutation inverted, as shown in FIG. 14, the Nth pixel is in a state opposite to the Nth pixel. In the state where “1 (H)” and “0 (L)” from the fourth bit to LSB are mixed, “1 (H)” from the fourth bit to the LSB of the (N + 1) th pixel. And “0 (L)” are continuously transmitted.
[0066]
After that, the (N + 2) -th pixel is in a state where there are many “0 (L)” bits from the 7th bit to the 5th bit of the (N + 1) pixel, and then from the 7th bit to the 5th bit of the (N + 2) pixel. A state with many “0 (L)” is transmitted. In such a state, a relatively large number of “1 (H)” occurs across serial data for two consecutive pixels. That is, since the LSB side of the Nth pixel has a relatively large number of “1 (H)” and the LSB side of the (N + 1) th pixel also has a relatively large number of “1 (H)”, as shown in FIG. The vertical difference absolute value data transmitted through the transmission line becomes a relatively low-frequency signal, so that EMI generated from the differential transmission line can be reduced.
[0067]
As described above, also in this embodiment, it is possible to reduce the EMI radiated from the serial differential signal transmission line.
[0068]
(Fourth embodiment)
Next, as a fourth embodiment of the present invention, the serial differential signal 54 output from the differential signal modulation unit 14 is inverted every other pixel (one clock), and the inversion phase is adjacent to the difference. An image display apparatus that is shifted by one pixel between the dynamic transmission paths will be described. FIG. 16 is a conceptual diagram illustrating an example of allocation of vertical difference data transmitted corresponding to D0 to D27 in the present embodiment.
[0069]
That is, the vertical difference absolute value data of the Nth pixel of a certain frame is transmitted in the permutation from MSB to LSB or LSB to MSB, as in the first embodiment. In the differential transmission line 1 of FIG. 16, as in the second embodiment, the LSB (subscript 0) to the seventh bit (subscript 6) of the 8-bit vertical difference absolute value data for each color of the Nth pixel. Are transmitted in descending permutation, and the vertical difference absolute value data of the next (N + 1) pixel is transmitted in the reverse order to the N pixel, that is, the 7th bit (subscript) from the LSB (subscript 0). Characters 6) are transmitted in ascending permutation. The vertical difference absolute value data of the next (N + 2) pixel is transmitted as it is. That is, every other pixel, the bit to which the vertical difference absolute value data is transmitted is inverted and transmitted.
[0070]
In the present embodiment, the adjacent differential transmission path 2 shifts the phase of the differential transmission path 1 by one clock (one pixel) and inverts and transmits the vertical difference absolute value data. That is, as shown in FIG. 16, the vertical difference absolute value data of the Nth pixel of the differential transmission path 1 is transmitted as it is, and the vertical difference absolute value data of the Nth pixel of the differential transmission path 2 is inverted and transmitted. Is done. Further, the vertical difference absolute value data of the (N + 1) pixel of the differential transmission path 1 is inverted and transmitted, and the vertical difference absolute value data of the (N + 1) pixel of the differential transmission path 2 is transmitted as it is.
[0071]
The differential signal demodulating unit 16 inverts the data whose bits are inverted in the transmitted vertical difference absolute value data, and then demodulates the digital parallel data 56.
[0072]
Next, the EMI reduction effect in this embodiment will be described.
[0073]
The state of the signal of the vertical difference absolute value data transmitted through each transmission line of this embodiment is basically similar to that of the second embodiment, but the phase at which bits are inverted in adjacent differential transmission lines is different. Since it is shifted by one pixel, the adjacent differential transmission line of this embodiment can be expressed as shown in FIG. 17 corresponding to FIG. 12 of the second embodiment. That is, when one differential transmission line 1 has many “1 (H)” states, the other adjacent differential transmission line 2 has many “0 (L)” states. Further, as can be seen from FIG. 17, when one differential transmission line 1 transitions from “1 (H)” to “0 (L)”, the other adjacent differential transmission line 2 has “0 ( L) "to" 1 (H) "or when one differential transmission path 1 transitions from" 0 (L) "to" 1 (H) ", the other adjacent differential transmission path 2 transitions from “1 (H)” to “0 (L)”, so that the adjacent differential transmission lines simultaneously transition from “0 (L)” to “1 (H)” or “1 (H) ) ”To“ 0 (L) ”decreases.
[0074]
FIG. 18A shows an ideal state of a signal transmitted through a pair of differential transmission lines, and FIG. 18B illustrates an example of a state of a signal transmitted through a differential transmission line that can actually occur. It is a schematic diagram. FIG. 18B shows one of the differential transmission path states that can actually occur, but in addition to this, various factors such as the occurrence of skew and irregular pulse widths are caused. Occur.
[0075]
In an ideal transmission state, as shown in FIG. 18 (a), the signal transition time is the same as the signal transition time, so that the electromagnetic field is closed in one set of differential transmission paths. EMI radiated from the transmission line is very small.
[0076]
However, in practice, the differential signals are not uniform as illustrated in FIG. 18B due to various external factors, and as a result, EMI is radiated from the transmission line. FIG. 18B illustrates the differential signal in a state where the transition time of the differential signal rises and falls. There are various possible causes for this, but as one of them, the driving capability of the transistors constituting the differential signal modulator is different between when the voltage is raised and when the voltage is lowered to the ground potential. Is mentioned. In such a case, signal “unevenness” as shown in FIG.
[0077]
FIG. 19 is a schematic diagram showing the state of the electromagnetic field in the differential signal path when the differential signal irregularity as shown in FIG. 18B occurs. That is, the figure shows the electromagnetic field radiated from the differential transmission path when the potential of the differential signal changes, and the electromagnetic field radiated from the transmission path through which current flows from the front to the back of the page is indicated by a broken line. The electromagnetic field radiated from the transmission path through which current flows from the back to the front is indicated by a one-dot chain line, and the size of each is indicated by the length of the arrow.
[0078]
In an ideal differential signal, the magnitudes of the currents flowing through the two differential transmission paths are equal as shown in FIG. 19A, and therefore the electromagnetic field radiated from the two differential transmission paths is Since they are equal in magnitude and out of phase, the electromagnetic field is closed and the radiation to the outside is very small.
[0079]
However, when the differential signal rise and fall transition times are different as illustrated in FIG. 18B, the currents flowing through the two differential transmission paths are represented as shown in FIG. 19B. Therefore, the electromagnetic fields generated from the respective transmission paths cannot be canceled out. As a result, the two differential transmission paths have an electromagnetic field as shown by a solid line in FIG. Will occur.
[0080]
FIG. 20 is a schematic diagram showing the flow of current when the potential of each differential transmission path changes in two sets of differential transmission paths. Among the two sets of differential transmission lines 1 and 2, “H (1)” and “L (0)” of transmission line 1-1 and transmission line 2-2 indicate H and L of the demodulated signal. The transmission path 1-2 and the transmission path 2-2 transmit the differential signals of the transmission path 1-1 and the transmission path 2-2, respectively. When the signals of the differential transmission path 1 and the differential transmission path 2 both change from L to H, the current flowing in the transmission path is illustrated in FIG. 18B because of the “misalignment” of the differential signals as illustrated in FIG. As shown in FIG. 20, the sizes of 1-1 and 1-2, 2-1 and 2-2 are different. That is, since the transition time of the signal from L to H is short, the amount of flowing current is small, and since the transition time from H to L is long, the amount of flowing current is large.
[0081]
FIG. 21 is a schematic diagram showing an electromagnetic field generated from such two differential transmission lines. Since the direction of the electromagnetic field generated from each differential transmission path is the same, the electromagnetic field is strengthened and radiated to the outside as EMI.
[0082]
On the other hand, when the signal of the differential transmission path 1 changes from L to H and the signal of the differential transmission path 2 changes from L to H, the transmission path 1-1 and the transmission path 2-2 are changed as shown in FIG. The amount of current flowing is larger than the amount of current flowing through the transmission path 1-2 and the transmission path 2-1. The electromagnetic fields generated from such two differential transmission paths are as shown in FIG. 23, and the directions of the electromagnetic fields generated from the respective differential transmission paths are opposite in phase, so they cancel each other and radiate to the outside. EMI is reduced.
[0083]
When transmitting the vertical difference absolute value data based on the present embodiment, as described above, the probability that the vertical difference absolute value data transmitted through the adjacent differential transmission path simultaneously changes from L to H or from H to L is an image. This is smaller than when data is transmitted as it is. For this reason, the probability of occurrence of a state in which electromagnetic fields generated from adjacent differential transmission lines are intensified is lowered, so that EMI radiated to the outside can be reduced.
[0084]
As described above, also in this embodiment, it is possible to reduce the EMI radiated from the serial differential signal transmission line.
[0085]
(Fifth embodiment)
Next, as a fifth embodiment of the present invention, the output order of the upper bit side and the lower bit side of the serial differential signal output from the differential signal modulation unit 14 is reversed every pixel (one clock). An image display device in which the phase of the arrangement of the upper bit side and the lower bit side is shifted by one pixel between adjacent differential transmission paths will be described.
[0086]
FIG. 24 is a schematic diagram illustrating an example of allocation of vertical difference data transmitted corresponding to D0 to D27 in the present embodiment.
[0087]
That is, the vertical difference absolute value data of the Nth pixel of a certain frame is transmitted in the permutation from MSB to LSB or LSB to MSB, as in the first embodiment. In the differential transmission path 1 of FIG. 24, the LSB (subscript 0) to the seventh bit (subscript 6) of the vertical difference absolute value data of each color of the Nth pixel of 8 bits in the same manner as the third embodiment. Are transmitted in a descending permutation, and the vertical difference absolute value data of the next (N + 1) pixel is transmitted in the reverse order to the N pixel, that is, from the LSB (subscript 0) to the seventh bit (subscript). Up to 6) are transmitted in ascending permutation.
[0088]
The next vertical difference absolute value data of the (N + 2) th pixel is transmitted as it is. That is, the permutation of the bits in which the vertical difference absolute value data is transmitted is inverted for each pixel and transmitted. However, in the present embodiment, in the adjacent differential transmission path 2, the phase that reverses the bit permutation is shifted by one pixel with respect to the differential transmission path 1. That is, LSB (subscript 0) to 7th bit (subscript 6) of 8-bit vertical difference absolute value data for each color of the N pixel is transmitted in ascending permutation, and the next (N + 1) pixel is transmitted. Are transmitted in the reverse order to the Nth pixel, that is, the LSB (subscript 0) to the seventh bit (subscript 6) are transmitted in descending permutation. The next vertical difference absolute value data for the (N + 2) th pixel is transmitted in ascending permutation, as with the Nth pixel. The differential signal demodulator reverses the bit permutation of the data in which the bit transmission permutation is reversed in the transmitted vertical difference absolute value data, and then demodulates the digital parallel data.
[0089]
Next, the EMI reduction effect in this embodiment will be described.
[0090]
The state of the signal of the vertical difference absolute value data transmitted through each transmission line of this embodiment is basically the same as that of the third embodiment, but the permutation of bits is reversed in the adjacent differential transmission line. Since the phase is shifted by one pixel, FIG. 15 of the third embodiment is expressed as FIG. 25 in the adjacent differential transmission path. That is, when one differential transmission line 1 has many H states, the other adjacent differential transmission line 2 has many L states. Further, as can be seen from FIG. 25, when one differential transmission line 1 transits from H to L, the other adjacent differential transmission line 2 transits from L to H, or one differential transmission line. When 1 transitions from L to H, the other adjacent differential transmission path 2 transitions from H to L. Therefore, the adjacent differential transmission path transitions simultaneously from L to H or from H to L. The probability of doing decreases. Therefore, as in the fourth embodiment, EMI radiated from the adjacent differential transmission line can be reduced.
[0091]
As described above, also in this embodiment, it is possible to reduce the EMI radiated from the serial differential signal transmission line.
[0092]
(Sixth embodiment)
Next, as a sixth embodiment of the present invention, a serial differential signal transmitted through one differential transmission path of adjacent differential transmission paths is left as it is, and a serial difference signal transmitted through the other differential transmission path is left as it is. An image display device that inverts and transmits all moving signals will be described.
[0093]
FIG. 26 is a schematic diagram illustrating an example of allocation of vertical difference data transmitted corresponding to D0 to D27 in the present embodiment.
[0094]
That is, the vertical difference absolute value data transmitted through the differential transmission path 1 is transmitted in a permutation from MSB to LSB or LSB to MSB, as in the first embodiment. However, in the present embodiment, all the bits are inverted and transmitted in the adjacent differential transmission path 2. The differential signal demodulating unit inverts the bits of the transmitted vertical differential absolute value data transmitted through the differential transmission path in which the bits are inverted, and demodulates the data into digital parallel data.
[0095]
Next, the EMI reduction effect in this embodiment will be described.
[0096]
FIG. 27 is a graph schematically showing vertical difference absolute value data transmitted through adjacent differential transmission paths 1 and 2 in the present embodiment. Since the differential transmission line 1 serially transmits the LSB from the LSB of the vertical difference absolute value data to the 7th bit in a descending permutation, as described in the first embodiment, the 7th to 5th bits are The probability of being L is high, and the probability of changing from L to H from the 4th bit to LSB is high.
[0097]
On the other hand, in the adjacent differential transmission line 2, since the vertical difference absolute value data is transmitted with all bits inverted, there is a probability that the 7th to 5th bits are H, and the 4th to LSB are H to L. Is expensive. Therefore, as described above, in the present embodiment, the probability that both of the adjacent differential transmission lines are changed from L to H or from H to L is higher than that in the case of transmitting normal image data serially. Lower.
[0098]
In addition, when the vertical difference absolute value data transmitted through one differential transmission path changes from H to L, the vertical difference absolute value data transmitted through the other adjacent differential transmission path transitions from L to H in reverse. Therefore, EMI radiated from the differential transmission path can be reduced.
[0099]
As described above, also in this embodiment, it is possible to reduce the EMI radiated from the serial differential signal transmission line.
[0100]
(Seventh embodiment)
Next, as a sixth embodiment of the present invention, a serial differential signal transmitted through one differential transmission path of adjacent differential transmission paths is left as it is, and a serial difference signal transmitted through the other differential transmission path is left as it is. An image display apparatus in which the permutation of the bits of the motion signal is reverse to the permutation of the bits of the adjacent differential transmission line will be described.
[0101]
FIG. 28 is a schematic diagram showing an example of allocation of vertical difference data transmitted corresponding to D0 to D27 in the present embodiment.
[0102]
That is, the vertical difference absolute value data transmitted through the differential transmission path 1 is transmitted in a permutation from MSB to LSB or LSB to MSB, as in the first embodiment. However, in the present embodiment, in the adjacent differential transmission path 2, all bits are transmitted in a permutation opposite to the permutation of the differential transmission path 1. The differential signal demodulating unit 16 reverses the bit permutation for the data transmitted through the differential transmission path in which the bit permutation is in the reverse order among the transmitted vertical difference absolute value data, Demodulate to parallel data 56.
[0103]
Next, the EMI reduction effect in this embodiment will be described.
[0104]
FIG. 29 is a graph schematically showing vertical difference absolute value data transmitted through adjacent differential transmission paths 1 and 2 in the present embodiment.
[0105]
Since the differential transmission path 1 serially transmits the LSB to the seventh bit of the vertical difference absolute value data in descending permutation, as described in the first embodiment, the first half of one pixel is temporally transmitted. The 7th to 5th bits have a high probability of being L, and the latter 4th bit to LSB has a high probability of being changed from L to H. On the other hand, in the adjacent differential transmission line 2, since the bit permutation of the vertical difference absolute value data is reversed, there is a high probability that the fourth bit from the first half to LSB will change from H to L in terms of time. There is a high probability that the fifth bit from the eye is L.
[0106]
Therefore, as described above, in the present embodiment, the probability that both of the adjacent differential transmission lines are changed from L to H or from H to L is higher than that in the case of transmitting normal image data serially. Lower. In addition, when the vertical difference absolute value data transmitted through one differential transmission path changes from H to L, the vertical difference absolute value data transmitted through the other adjacent differential transmission path transitions from L to H in reverse. Therefore, EMI radiated from the differential transmission path can be reduced.
[0107]
As described above, also in this embodiment, it is possible to reduce the EMI radiated from the serial differential signal transmission line.
[0108]
The embodiments of the present invention have been described above with reference to specific examples. However, the present invention is not limited to the specific examples described above.
[0109]
For example, as the image display device to which the present invention can be applied, various types of devices can be used in addition to the liquid crystal display device as described above.
[0110]
Further, the arrangement relationship of the pixels, the number of pixels, or the type and number of color elements are not limited to the above-described specific examples.
[0111]
That is, the present invention is not limited to the specific examples, and various modifications can be made without departing from the spirit of the present invention, and all of these are included in the scope of the present invention.
[0112]
【The invention's effect】
As described above in detail, according to the present invention, when image data is transmitted as a serial differential signal, EMI generated from the differential transmission path can be reduced.
[0113]
As a result, according to the present invention, it is possible to realize a compact image display device with extremely high pixel density while suppressing EMI, and industrial advantages are great.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a main part of an image display device according to a first embodiment of the present invention.
FIG. 2 is a block diagram illustrating a configuration of a vertical differential modulation unit 12;
3 is a block diagram illustrating a configuration of a vertical differential demodulator 18. FIG.
FIG. 4 is a conceptual diagram for explaining serial signal transmission from the differential signal modulator 14 to the differential signal demodulator 16;
FIG. 5 is a conceptual diagram illustrating transmission of vertical difference data of an Nth pixel in a certain frame.
FIG. 6 is a schematic diagram of extracting arbitrary 7 bits from 8-bit vertical difference absolute value data and serializing them in the same manner in ascending or descending permutation.
7A is a histogram of image data of a certain frame, and FIG. 7B is a histogram of vertical difference absolute value data obtained by performing vertical difference processing on the image data.
FIG. 8 is a list showing the number of 8-bit image data of each color and the LSB to MSB bits of the vertical difference absolute value data of “1 (high: H)” in one frame and the ratio to all pixels.
FIG. 9 is a conceptual diagram showing a serial differential signal transmitted through a differential transmission line in the first embodiment of the present invention.
FIG. 10 is a schematic diagram illustrating allocation of vertical difference data transmitted corresponding to D0 to D27 in the second embodiment of the present invention.
FIG. 11 is a conceptual diagram schematically showing a serial differential signal transmitted through a differential transmission path.
FIG. 12 is a graph showing that the vertical difference absolute value data transmitted through the differential transmission path becomes a relatively low frequency signal.
FIG. 13 is a schematic diagram illustrating an example of allocation of vertical difference data transmitted corresponding to D0 to D27 in the third embodiment of the present invention.
FIG. 14 is a diagram schematically showing a serial differential signal transmitted through a differential transmission line in the third embodiment of the present invention.
FIG. 15 is a graph showing that vertical difference absolute value data transmitted through a differential transmission line becomes a relatively low frequency signal.
FIG. 16 is a conceptual diagram illustrating an example of allocation of vertical difference data transmitted corresponding to D0 to D27 in the fourth embodiment of the present invention.
FIG. 17: The probability that adjacent differential transmission lines simultaneously transition from “0 (L)” to “1 (H)” or transition from “1 (H)” to “0 (L)” decreases. It is a graph showing this.
FIG. 18A illustrates an ideal state of a signal transmitted through a pair of differential transmission paths, and FIG. 18B illustrates an exemplary state of a signal transmitted through a differential transmission path that can actually occur. It is a schematic diagram.
FIG. 19 is a schematic diagram showing a state of an electromagnetic field in a differential signal path when the differential signal irregularity as shown in FIG. 18B occurs.
FIG. 20 is a schematic diagram showing a current flow when the potential of each differential transmission path changes in two sets of differential transmission paths.
FIG. 21 is a schematic diagram showing an electromagnetic field generated from two differential transmission lines.
FIG. 22 shows the amount of current flowing through transmission line 1-1 and transmission line 2-2 when the signal of differential transmission line 1 changes from L to H and the signal of differential transmission line 2 changes from L to H. 1-2 is a schematic diagram showing that it becomes larger than the amount of current flowing through the transmission line 2-1.
FIG. 23 shows that the electromagnetic fields generated from two differential transmission paths are opposite in direction to the electromagnetic fields generated from the respective differential transmission paths, so that the EMI radiated to the outside decreases. It is a schematic diagram to represent.
FIG. 24 is a schematic diagram showing an example of allocation of vertical difference data transmitted corresponding to D0 to D27 in the fifth embodiment of the present invention.
FIG. 25 is a graph showing signal transition in an adjacent differential transmission line.
FIG. 26 is a schematic diagram showing an example of allocation of vertical difference data transmitted corresponding to D0 to D27 in the sixth embodiment of the present invention.
FIG. 27 is a graph schematically showing vertical difference absolute value data transmitted through adjacent differential transmission paths 1 and 2 in the sixth embodiment.
FIG. 28 is a schematic diagram showing an example of allocation of vertical difference data transmitted corresponding to D0 to D27 in the seventh embodiment of the present invention.
FIG. 29 is a graph schematically showing vertical difference absolute value data transmitted through adjacent differential transmission paths 1 and 2 in the seventh embodiment.
FIG. 30 is a conceptual diagram illustrating the overall configuration of an image display system employing LDVS.
[Explanation of symbols]
1-4 Differential transmission line
10 Graphic controller
12 Vertical differential modulation section
12A line memory
12B Difference circuit
14 Differential signal modulator
16 Differential signal demodulator
18 Vertical differential demodulator
18A line memory
18B Adder circuit
20 Signal line drive circuit
50 digital image data
52 Vertical difference digital data
54 Serial differential signal
56 Vertical difference digital data
58 Digital image data
110 Graphic controller
120 Differential modulation section
130 Differential demodulator
140 Liquid crystal display
210 Digital signal
220 Differential serial signal
230 Digital image data

Claims

A differential modulation unit that inputs digital image data and outputs a difference with respect to the held data as differential digital data;
A differential signal modulator that converts the differential digital data output from the differential modulator into a serial signal and outputs the serial signal;
One or more pairs of differential signal transmission lines for transmitting the serial signal;
A differential signal demodulator that demodulates the serial signal transmitted through the differential signal transmission path into the differential digital data;
The differential demodulator that inputs the differential digital data demodulated by the differential signal demodulator, adds the stored data, and outputs digital image data;
An image display unit for inputting the digital image data output from the differential demodulation unit and displaying an image;
With
The difference digital data includes at least 1-bit code data representing a sign, and a plurality of bits of difference absolute value data representing an absolute value,
The differential signal modulation unit outputs the data on the upper bit side of the difference absolute value data for one pixel in the first half or the latter half of the period for outputting the serial signal for one pixel, Output the data on the lower bit side of the difference absolute value data in the latter half or the first half of the period for outputting the serial signal for one pixel ,
The differential signal the serial signal output from the modulation unit, images display you characterized in that all bits in every other pixel is formed by inverted.

The inverted timing is shifted by one pixel between one of the adjacent differential signal transmission paths and the other of the differential signal transmission paths. The image display device according to claim 1 .

A differential modulation unit that inputs digital image data and outputs a difference with respect to the held data as differential digital data;
A differential signal modulator that converts the differential digital data output from the differential modulator into a serial signal and outputs the serial signal;
One or more pairs of differential signal transmission lines for transmitting the serial signal;
A differential signal demodulator that demodulates the serial signal transmitted through the differential signal transmission path into the differential digital data;
The differential demodulator that inputs the differential digital data demodulated by the differential signal demodulator, adds the stored data, and outputs digital image data;
An image display unit for inputting the digital image data output from the differential demodulation unit and displaying an image;
With
The difference digital data includes at least 1-bit code data representing a sign, and a plurality of bits of difference absolute value data representing an absolute value,
The differential signal modulation unit outputs the data on the upper bit side of the difference absolute value data for one pixel in the first half or the latter half of the period for outputting the serial signal for one pixel, Output the data on the lower bit side of the difference absolute value data in the latter half or the first half of the period for outputting the serial signal for one pixel ,
The serial signal output from the differential signal modulation unit, images display you characterized in that the bit permutations is reversed for each pixel.

The permutation of bits of the serial signal is reversed between one of the adjacent differential signal transmission paths and the other of the differential signal transmission paths. The image display device according to claim 3 .

A differential modulation unit that inputs digital image data and outputs a difference with respect to the held data as differential digital data;
A differential signal modulator that converts the differential digital data output from the differential modulator into a serial signal and outputs the serial signal;
One or more pairs of differential signal transmission lines for transmitting the serial signal;
A differential signal demodulator that demodulates the serial signal transmitted through the differential signal transmission path into the differential digital data;
The differential demodulator that inputs the differential digital data demodulated by the differential signal demodulator, adds the stored data, and outputs digital image data;
An image display unit for inputting the digital image data output from the differential demodulation unit and displaying an image;
With
The difference digital data includes at least 1-bit code data representing a sign, and a plurality of bits of difference absolute value data representing an absolute value,
The differential signal modulation unit outputs the data on the upper bit side of the difference absolute value data for one pixel in the first half or the latter half of the period for outputting the serial signal for one pixel, Output the data on the lower bit side of the difference absolute value data in the latter half or the first half of the period for outputting the serial signal for one pixel ,
The differential signal modulation section, you characterized in that the said differential signal transmission line of any one of the adjacent said differential signal transmission path and outputs by inverting the total bit of the serial signal field Image display device.

A differential modulation unit that inputs digital image data and outputs a difference with respect to the held data as differential digital data;
A differential signal modulator that converts the differential digital data output from the differential modulator into a serial signal and outputs the serial signal;
One or more pairs of differential signal transmission lines for transmitting the serial signal;
A differential signal demodulator that demodulates the serial signal transmitted through the differential signal transmission path into the differential digital data;
The differential demodulator that inputs the differential digital data demodulated by the differential signal demodulator, adds the stored data, and outputs digital image data;
An image display unit for inputting the digital image data output from the differential demodulation unit and displaying an image;
With
The difference digital data includes at least 1-bit code data representing a sign, and a plurality of bits of difference absolute value data representing an absolute value,
The differential signal modulation unit outputs the data on the upper bit side of the difference absolute value data for one pixel in the first half or the latter half of the period for outputting the serial signal for one pixel, Output the data on the lower bit side of the difference absolute value data in the latter half or the first half of the period for outputting the serial signal for one pixel ,
The differential signal modulation unit outputs one of the adjacent differential signal transmission lines with a permutation of bits of the serial differential signal switched to one of the differential signal transmission lines. that images display device.

The serial signal composed of the upper bit side data and the lower bit side data corresponds to a plurality of arbitrary bit data of the difference absolute value data for the one pixel. The image display apparatus as described in any one of Claims 1-6 .

The serial signal output from the differential signal modulation unit is obtained by arranging the difference absolute value data for the one pixel in order from the upper bit side to the lower bit side or from the lower bit side to the upper bit side. The image display device according to claim 1 , wherein the image display device is an image display device.