JP3864488B2 - Ｆｆｔ装置および電力用高調波検出装置 - Google Patents
Ｆｆｔ装置および電力用高調波検出装置 Download PDFInfo
- Publication number
- JP3864488B2 JP3864488B2 JP09539797A JP9539797A JP3864488B2 JP 3864488 B2 JP3864488 B2 JP 3864488B2 JP 09539797 A JP09539797 A JP 09539797A JP 9539797 A JP9539797 A JP 9539797A JP 3864488 B2 JP3864488 B2 JP 3864488B2
- Authority
- JP
- Japan
- Prior art keywords
- fft
- input
- butterfly
- stage
- calculation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measuring Phase Differences (AREA)
- Complex Calculations (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、入力値が１個サンプリングされるごとに演算を実行して連続的に演算結果を出力することが可能なＦＦＴ（高速フーリエ変換）装置と、このＦＦＴ装置を用いて電力系統の電圧または電流中に含まれる高調波を高速に検出する装置に関する。
【０００２】
【従来の技術】
従来、発電所や変電所において、電力系統の電圧・電流の高調波成分を検出する場合には、計算機を効率的に使用することのできるＦＦＴが慣習的に採用されていた。図７は、従来のＦＦＴにおける演算手順を示す説明図である。この例では、サンプリングされた３２個の入力値列▲１▼が、最初にビットリバース処理部▲２▼に入力されて、ビット順番が入れ替えられる。次いで、第１のバタフライステージ▲３▼においてバタフライ演算がなされる。次いで、順に、第２、第３、第４、第５のバタフライステージ▲４▼〜▲７▼に送られながらバタフライ演算がなされて、最後に出力値列▲８▼が得られる。ここでおこなわれるバタフライ演算について、図８により説明する。まず、入力ｙに複素数Ｗnを乗算する演算を行い、その乗算結果Ｗn・ｙを入力ｘに加算する。次いで、得られた乗算結果Ｗn・ｙと、入力ｘをレジスタ等に待避した後に、加算結果のｘ＋Ｗn・ｙをｘが書き込まれていたメモリ番地に重ね書きする。さらに、待避しておいた乗算結果Ｗn・ｙと入力ｘを読み出して、ｘにＷn・ｙの符号を反転した値を加算する。次いで、得られた加算結果のｘ−Ｗn・ｙをｙが書き込まれていたメモリ番地に重ね書きする。
【０００３】
【発明が解決しようとする課題】
ところで近年、電力系統の事故発生後の早期復旧・安定化のため、事故発生時に、周波数に対するダイナミックレンジの広い電力応動計測データがリアルタイムで求められるようになってきた。
そのため従来の検出装置には次のような課題が生じていた。
（１）従来方式のフーリエ変換では、入力データの並び替え（ビットリバース処理）を必要とするため、交流１サイクル以上のデータを採取した後にしかＦＦＴ演算が開始できなかった。つまり、最大遅れは、１サイクルにＦＦＴ計算時間を加えた時間となった。そのため、従来方式の応答時間を短縮することのできる、より高速な演算能力が必要であった。
（２）同様に、１個のＦＦＴ式検出器では１サイクルより細かいピッチでの算出はできなかった。そのため、１サイクル以下のピッチで検出しようとすると、複数のＦＦＴ式検出器を用意してそれぞれの位相をずらし並列型回路により計算する方法がとられていた。そのため、従来は装置の構成が高価なものとなり、より簡単な構成で細かいピッチで検出の可能な装置の出現が望まれていた。
【０００４】
【課題を解決するための手段】
そこで上記課題を解決するために、請求項１にかかるＦＦＴ装置の発明は、サンプリング数を２N個、演算ステージの順番をｎとして、前段から送られた２n-1個の信号値を２N-n回保持してから出力する遅れ要素と前段から送られた２n-1個の信号値に遅れ要素から出力された２n-1個の信号値を組み合わせてｎ組のバタフライ演算を実行するバタフライ演算部とからそれぞれ構成されたＮ段の演算ステージを順にパイプライン接続し、先頭の演算ステージにサンプリング値が１個入力されるごとに各演算ステージが順にバタフライ演算を実行しその演算結果を後段へ送ることにより最終演算ステージから２N個の演算結果を出力する。
【０００５】
請求項２の発明は、請求項１のＦＦＴ装置の発明において、最終演算ステージのバタフライ演算部を、高次側の２N-1個の演算結果を算出するための演算を省略した変形バタフライ演算部とする。
【０００６】
請求項３にかかる電力用高調波検出装置の発明は、アンチエリアジングフィルタを介して入力された電力系統の交流電圧または交流電流を一定周期でサンプリングする手段と、サンプリングされた交流電圧または交流電流の値がサンプリングのタイミングごとに入力される請求項１または請求項２の発明にかかるＦＦＴ装置と、ＦＦＴ装置より出力された基本波ベクトルおよび高調波ベクトルの実部と虚部とからスカラー量を算出して基本波および高調波のパワースペクトルを出力するスカラー演算器とを備える。
【０００７】
請求項４にかかる電力用高調波検出装置の発明は、アンチエリアジングフィルタを介して入力された電力系統の交流電圧または交流電流を一定周期でサンプリングする手段と、サンプリングされた交流電圧または交流電流の値がサンプリングのタイミングごとに入力される請求項１または請求項２記載のＦＦＴ装置と、ＦＦＴ装置より出力された基本波のベクトルから基本波の位相を算出する位相角演算器と、位相角演算器が算出した基本波位相を用いてＦＦＴ装置より出力された高調波ベクトルを基本波を基準とした位相のベクトルに補正する手段とを備える。
【０００８】
【発明の実施の形態】
以下、図に沿って本発明の実施形態を説明する。
図１は請求項１および請求項２の発明にかかるＦＦＴ装置の実施形態の構成を示す図である。図では５段の演算ステージを備え、第１段の演算ステージは、信号線１１を介して入力されたサンプリング値を１６回保持してから出力する遅れ要素１２と、入力値と遅れ要素１２からの出力値を組み合わせてバタフライ演算を実行するバタフライ演算部１３とから構成されている。
【０００９】
同様に第２段の演算ステージは、第１段のバタフライ演算部１３から出力された２個の演算値を取り込むためのデータバス２１と、データバス２１を介して入力された２個の演算値を８回保持してから出力する遅れ要素２２と、データバス２１を介して入力された演算値と遅れ要素２２からの出力値を組み合わせて２組のバタフライ演算を実行するバタフライ演算部２３とから構成されている。すなわち、ｎ段目の演算ステージは、前段のバタフライ演算部から出力された２n-1個の演算値を取り込むためのデータバスと、前段から送られた２n-1個の信号値を２5-n回保持してから出力する遅れ要素と、前段から送られた２n-1個の信号値と遅れ要素から出力された２n-1個の信号値を組み合わせてバタフライ演算を実行して２n個の演算結果を後段へ出力するバタフライ演算部とから構成されている。
【００１０】
なお、最終の５段目の演算ステージでは、高次側の１６個の演算結果を算出するための演算を省略して低次側の１６個の演算結果のみを出力する変形バタフライ演算部５３により構成されている。このようにして、図示されたＦＦＴ装置は、第１の演算ステージから順に第５の演算ステージまでがパイプライン接続されている。次に、図１のＦＦＴ装置の動作について説明する。サンプリング値として、例えば、電力系統の電圧または電流値が、一定間隔でサンプリングされ、信号線１１を介して先頭の第１段の演算ステージに入力されると、それぞれ遅れ要素１２とバタフライ演算部１３に入力される。
【００１１】
同時に遅れ要素１２からは１６回前に入力されたサンプリング値が出力されてバタフライ演算部１３へ入力される。バタフライ演算部１３は、入力された２個の値を組み合わせてバタフライ演算を実行して、得られた２個の演算結果を、次の第２段の演算ステージのデータバス２１へ出力する。次いで、第２段の演算ステージでは、第１段からの演算結果が入力されると、それぞれ遅れ要素２２とバタフライ演算部２３に入力され、同時に遅れ要素２２からは８回前に入力された２個の演算結果が出力されてバタフライ演算部２３へ入力される。バタフライ演算部２３は、入力された４個の値を組み合わせて２組のバタフライ演算を実行して、演算結果を次の第３段の演算ステージのデータバス３１へ出力する。
【００１２】
以後、第３段、第４段の演算ステージも同様に動作して、入力された演算結果の個数が順に倍増して出力され、最終の第５段の演算ステージには１６個の演算結果が入力される。この第５の演算ステージの変形バタフライ演算部５３は、前段からの１６個の演算結果と、遅れ要素５２から出力された１６個の演算結果が入力されると、それらを組み合わせて変形バタフライ演算を実行し、基本波側の１６個の演算結果のみを出力する。すなわちこの変形バタフライ演算部５３では、折り返し雑音の影響の大きい高次側の１６個の演算結果を算出するための演算を省略している。
【００１３】
図２は、図１の変形バタフライ演算部５３の動作を示す説明図である。ここで実行される変形バタフライ演算は、２個の入力ｘ、ｙに対して、１個の出力ｘ＋Ｗn・ｙを算出するものであり、従来のバタフライ演算で実行していた、ｘ−Ｗn・ｙを求める処理を省略している。その結果、従来の通常のバタフライ演算の際に実施されている乗算結果Ｗn・ｙおよび入力ｘをレジスタ等に待避するための処理が不要となり、得られた出力ｘ＋Ｗn・ｙを、そのまま入力ｘが格納されていたメモリのアドレスに重ね書きすることができる。このように有効でない演算を省略したことで、この変形バタフライ演算では、従来のバタフライ演算の数十％程度の演算量となる。
【００１４】
図３は、図１のＦＦＴ装置におけるサンプリング値の入力と演算のタイミングの関係を示す図である。ほぼ正弦波からなる入力信号に対して、その１周期（１波長）を３２等分するタイミングでサンプリングされる。これらのサンプリング値が先頭の第１段の演算ステージに入力されて順にパイプライン処理されていく。１周期分３２個が入力された以後は、サンプリング値が１個入力されるごとに、その入力値を含む直前の３２個のサンプリング値についてＦＦＴがなされ、最終の変形バタフライ演算部５３から基本波と高調波が出力されていく。なお、この実施形態では、サンプリング数を２5すなわち３２個としたが、これ以外にも８個、１６個等にすることも可能である。
【００１５】
次に、請求項３の発明にかかる電力用高調波検出装置の実施形態について説明する。図４は、実施形態の電力用高調波検出装置が設置される位置を示した電力系統図である。図中の６１は電力系統母線（送電線）であり、受電トランス６２を介して、発電機（または調相設備）６５が接続されている。また、受電トランス６２の二次側には、計器用変成器（ＰＴ）６３および計器用変流器（ＣＴ）６４を介して本発明の電力用高調波検出装置であるところの電圧・電流検出装置６６が接続されている。この電圧・電流検出装置６６により検出された電圧・電流スペクトルデータ６７が、制御装置６８へ送られる。制御装置６８は、入力された電圧・電流スペクトルデータ６７にもとづいて、発電機（または調相設備）６５へ制御指令６９を送る。
【００１６】
図５は請求項３の発明にかかる電力用高調波検出装置の実施形態の構成を示すブロック図である。図において、交流入力ｅが、アンチエリアジングフィルタ７１を介してＡ／Ｄコンバータ７２に入力されると、サンプリングタイマ７３からの一定周期ｔｓで送られてくるトリガ信号にもとづきサンプリングされる。サンプリングデータは、連続型ＦＦＴ７４へ入力される。この連続型ＦＦＴ７４は、図１に示したＦＦＴ装置であり、サンプリング値が入力されるごとに、交流入力ｅのパワースペクトルを表す実数部Ｒｎと虚数部Ｉｎからなる出力値列７５を出力する。この出力値列７５は、それぞれスカラー演算器７６へ入力されて、それぞれの平方の和の平方根が算出されてスカラーＡｎとして出力される。
【００１７】
これらのことから、上述した実施形態では、次の効果が得られる。
（１）リアルタイム化：入力を毎回サンプルするごとに高調波のパワースペクトルが算出される。
（２）演算負担の軽減：入力を毎回サンプルするごとに行われるＦＦＴ演算は正規に行う演算量の半分以下になる。
（３）演算省略の簡素化：ＦＦＴ演算をパイプライン化したことで不必要な高調波次数の計算が削除可能となり、さらに演算負担を軽減することができる。
【００１８】
図６は請求項４の発明にかかる電力用高調波検出装置の実施形態の構成を示すブロック図である。図において、交流入力ｅが、アンチエリアジングフィルタ８１を介してＡ／Ｄコンバータ８２に入力されると、サンプリングタイマ８３からの一定周期ｔｓで送られてくるトリガ信号にもとづきサンプリングされる。サンプリングデータは、連続型ＦＦＴ８４へ入力される。この連続型ＦＦＴ８４は、図１に示したＦＦＴ装置であり、サンプリング値が入力されるごとに、交流入力ｅの基本波のパワースペクトルを表す実数部Ｒ１と虚数部Ｉ１等からなる出力値列８５を出力する。この出力値列８５は、基準位相角演算器８６へ入力されて、虚数部Ｉ１と実数部Ｒ１との比から基準位相角θを算出して位相角補正器８７へ送る。位相角補正器８７は入力された基本波の位相θにもとづいて、各高調波の位相角を補正したベクトル値を出力する。
【００１９】
これらのことから、上述した実施形態では、次の効果が得られる。
（１）リアルタイム化：入力を毎回サンプルするごとに基本波位相を基準にした高調波のベクトルが算出される。
（２）演算負担の軽減：入力を毎回サンプルするごとに行われるＦＦＴ演算は正規に行う演算量の半分以下になる。
（３）演算省略の簡素化：ＦＦＴ演算をパイプライン化したことで不必要な高調波次数の計算が削除可能となり、さらに演算負担を軽減することができる。
【００２０】
【発明の効果】
以上述べたように請求項１の発明のＦＦＴ装置によれば、各演算ステージに遅れ要素を備えてパイプライン接続したことにより、サンプリング値が１個入力されるごとに各演算ステージが順にバタフライ演算を実行して最終演算ステージから演算結果が得られる。すなわち、常にリアルタイムで演算結果が得られる。
【００２１】
請求項２の発明のＦＦＴ装置によれば、最終演算ステージのバタフライ演算部における高次側半分のバタフライ演算を省略したことにより、バタフライ演算部への処理負担が半減される。
【００２２】
請求項３の電力用高調波検出装置の発明によれば、ＦＦＴ装置とスカラー演算器とを備えたことで毎回のサンプリングごとにリアルタイムで高調波のパワースペクトルが得られる。
【００２３】
請求項４の電力用高調波検出装置の発明によれば、ＦＦＴ装置と位相角演算器とベクトル補正手段とを備えたことで毎回のサンプリングごとにリアルタイムで基本波を基準とした位相の高調波ベクトルが得られる。
【図面の簡単な説明】、
【図１】請求項１および請求項２の発明にかかるＦＦＴ装置の実施形態の構成を示す図である。
【図２】図１の変形バタフライ演算部の動作を示す説明図である。
【図３】図１における演算のタイミングの関係を示す説明図である。
【図４】請求項３および請求項４の発明にかかる電力用高調波検出装置の実施形態の設置位置を示した電力系統図である。
【図５】請求項３の発明にかかる電力用高調波検出装置の実施形態の構成を示すブロック図である。
【図６】請求項４の発明にかかる電力用高調波検出装置の実施形態の構成を示すブロック図である。
【図７】従来のＦＦＴにおける演算手順を示す説明図である。
【図８】従来のＦＦＴにおけるバタフライ演算を示す説明図である。
【符号の説明】
１１ 信号線
１２ 遅れ要素
１３ バタフライ演算部
２１ データバス
２２ 遅れ要素
２３ バタフライ演算部
３１ データバス
５２ 遅れ要素
５３ 変形バタフライ演算部
６１ 電力系統母線（送電線）
６２ 受電トランス
６３ 計器用変成器（ＰＴ）
６４ 計器用変流器（ＣＴ）
６５ 発電機（または調相設備）
６６ 電圧・電流検出装置
６７ 電圧・電流スペクトルデータ
６８ 制御装置
６９ 制御指令
７１ アンチエリアジングフィルタ
７２ Ａ／Ｄコンバータ
７３ サンプリングタイマ
７４ 連続型ＦＦＴ
７５ 出力値列
７６ スカラー演算器
８１ アンチエリアジングフィルタ
８２ Ａ／Ｄコンバータ
８３ サンプリングタイマ
８４ 連続型ＦＦＴ
８５ 出力値列
８６ 基準位相角演算器
８７ 位相角補正器
【発明の属する技術分野】
本発明は、入力値が１個サンプリングされるごとに演算を実行して連続的に演算結果を出力することが可能なＦＦＴ（高速フーリエ変換）装置と、このＦＦＴ装置を用いて電力系統の電圧または電流中に含まれる高調波を高速に検出する装置に関する。
【０００２】
【従来の技術】
従来、発電所や変電所において、電力系統の電圧・電流の高調波成分を検出する場合には、計算機を効率的に使用することのできるＦＦＴが慣習的に採用されていた。図７は、従来のＦＦＴにおける演算手順を示す説明図である。この例では、サンプリングされた３２個の入力値列▲１▼が、最初にビットリバース処理部▲２▼に入力されて、ビット順番が入れ替えられる。次いで、第１のバタフライステージ▲３▼においてバタフライ演算がなされる。次いで、順に、第２、第３、第４、第５のバタフライステージ▲４▼〜▲７▼に送られながらバタフライ演算がなされて、最後に出力値列▲８▼が得られる。ここでおこなわれるバタフライ演算について、図８により説明する。まず、入力ｙに複素数Ｗnを乗算する演算を行い、その乗算結果Ｗn・ｙを入力ｘに加算する。次いで、得られた乗算結果Ｗn・ｙと、入力ｘをレジスタ等に待避した後に、加算結果のｘ＋Ｗn・ｙをｘが書き込まれていたメモリ番地に重ね書きする。さらに、待避しておいた乗算結果Ｗn・ｙと入力ｘを読み出して、ｘにＷn・ｙの符号を反転した値を加算する。次いで、得られた加算結果のｘ−Ｗn・ｙをｙが書き込まれていたメモリ番地に重ね書きする。
【０００３】
【発明が解決しようとする課題】
ところで近年、電力系統の事故発生後の早期復旧・安定化のため、事故発生時に、周波数に対するダイナミックレンジの広い電力応動計測データがリアルタイムで求められるようになってきた。
そのため従来の検出装置には次のような課題が生じていた。
（１）従来方式のフーリエ変換では、入力データの並び替え（ビットリバース処理）を必要とするため、交流１サイクル以上のデータを採取した後にしかＦＦＴ演算が開始できなかった。つまり、最大遅れは、１サイクルにＦＦＴ計算時間を加えた時間となった。そのため、従来方式の応答時間を短縮することのできる、より高速な演算能力が必要であった。
（２）同様に、１個のＦＦＴ式検出器では１サイクルより細かいピッチでの算出はできなかった。そのため、１サイクル以下のピッチで検出しようとすると、複数のＦＦＴ式検出器を用意してそれぞれの位相をずらし並列型回路により計算する方法がとられていた。そのため、従来は装置の構成が高価なものとなり、より簡単な構成で細かいピッチで検出の可能な装置の出現が望まれていた。
【０００４】
【課題を解決するための手段】
そこで上記課題を解決するために、請求項１にかかるＦＦＴ装置の発明は、サンプリング数を２N個、演算ステージの順番をｎとして、前段から送られた２n-1個の信号値を２N-n回保持してから出力する遅れ要素と前段から送られた２n-1個の信号値に遅れ要素から出力された２n-1個の信号値を組み合わせてｎ組のバタフライ演算を実行するバタフライ演算部とからそれぞれ構成されたＮ段の演算ステージを順にパイプライン接続し、先頭の演算ステージにサンプリング値が１個入力されるごとに各演算ステージが順にバタフライ演算を実行しその演算結果を後段へ送ることにより最終演算ステージから２N個の演算結果を出力する。
【０００５】
請求項２の発明は、請求項１のＦＦＴ装置の発明において、最終演算ステージのバタフライ演算部を、高次側の２N-1個の演算結果を算出するための演算を省略した変形バタフライ演算部とする。
【０００６】
請求項３にかかる電力用高調波検出装置の発明は、アンチエリアジングフィルタを介して入力された電力系統の交流電圧または交流電流を一定周期でサンプリングする手段と、サンプリングされた交流電圧または交流電流の値がサンプリングのタイミングごとに入力される請求項１または請求項２の発明にかかるＦＦＴ装置と、ＦＦＴ装置より出力された基本波ベクトルおよび高調波ベクトルの実部と虚部とからスカラー量を算出して基本波および高調波のパワースペクトルを出力するスカラー演算器とを備える。
【０００７】
請求項４にかかる電力用高調波検出装置の発明は、アンチエリアジングフィルタを介して入力された電力系統の交流電圧または交流電流を一定周期でサンプリングする手段と、サンプリングされた交流電圧または交流電流の値がサンプリングのタイミングごとに入力される請求項１または請求項２記載のＦＦＴ装置と、ＦＦＴ装置より出力された基本波のベクトルから基本波の位相を算出する位相角演算器と、位相角演算器が算出した基本波位相を用いてＦＦＴ装置より出力された高調波ベクトルを基本波を基準とした位相のベクトルに補正する手段とを備える。
【０００８】
【発明の実施の形態】
以下、図に沿って本発明の実施形態を説明する。
図１は請求項１および請求項２の発明にかかるＦＦＴ装置の実施形態の構成を示す図である。図では５段の演算ステージを備え、第１段の演算ステージは、信号線１１を介して入力されたサンプリング値を１６回保持してから出力する遅れ要素１２と、入力値と遅れ要素１２からの出力値を組み合わせてバタフライ演算を実行するバタフライ演算部１３とから構成されている。
【０００９】
同様に第２段の演算ステージは、第１段のバタフライ演算部１３から出力された２個の演算値を取り込むためのデータバス２１と、データバス２１を介して入力された２個の演算値を８回保持してから出力する遅れ要素２２と、データバス２１を介して入力された演算値と遅れ要素２２からの出力値を組み合わせて２組のバタフライ演算を実行するバタフライ演算部２３とから構成されている。すなわち、ｎ段目の演算ステージは、前段のバタフライ演算部から出力された２n-1個の演算値を取り込むためのデータバスと、前段から送られた２n-1個の信号値を２5-n回保持してから出力する遅れ要素と、前段から送られた２n-1個の信号値と遅れ要素から出力された２n-1個の信号値を組み合わせてバタフライ演算を実行して２n個の演算結果を後段へ出力するバタフライ演算部とから構成されている。
【００１０】
なお、最終の５段目の演算ステージでは、高次側の１６個の演算結果を算出するための演算を省略して低次側の１６個の演算結果のみを出力する変形バタフライ演算部５３により構成されている。このようにして、図示されたＦＦＴ装置は、第１の演算ステージから順に第５の演算ステージまでがパイプライン接続されている。次に、図１のＦＦＴ装置の動作について説明する。サンプリング値として、例えば、電力系統の電圧または電流値が、一定間隔でサンプリングされ、信号線１１を介して先頭の第１段の演算ステージに入力されると、それぞれ遅れ要素１２とバタフライ演算部１３に入力される。
【００１１】
同時に遅れ要素１２からは１６回前に入力されたサンプリング値が出力されてバタフライ演算部１３へ入力される。バタフライ演算部１３は、入力された２個の値を組み合わせてバタフライ演算を実行して、得られた２個の演算結果を、次の第２段の演算ステージのデータバス２１へ出力する。次いで、第２段の演算ステージでは、第１段からの演算結果が入力されると、それぞれ遅れ要素２２とバタフライ演算部２３に入力され、同時に遅れ要素２２からは８回前に入力された２個の演算結果が出力されてバタフライ演算部２３へ入力される。バタフライ演算部２３は、入力された４個の値を組み合わせて２組のバタフライ演算を実行して、演算結果を次の第３段の演算ステージのデータバス３１へ出力する。
【００１２】
以後、第３段、第４段の演算ステージも同様に動作して、入力された演算結果の個数が順に倍増して出力され、最終の第５段の演算ステージには１６個の演算結果が入力される。この第５の演算ステージの変形バタフライ演算部５３は、前段からの１６個の演算結果と、遅れ要素５２から出力された１６個の演算結果が入力されると、それらを組み合わせて変形バタフライ演算を実行し、基本波側の１６個の演算結果のみを出力する。すなわちこの変形バタフライ演算部５３では、折り返し雑音の影響の大きい高次側の１６個の演算結果を算出するための演算を省略している。
【００１３】
図２は、図１の変形バタフライ演算部５３の動作を示す説明図である。ここで実行される変形バタフライ演算は、２個の入力ｘ、ｙに対して、１個の出力ｘ＋Ｗn・ｙを算出するものであり、従来のバタフライ演算で実行していた、ｘ−Ｗn・ｙを求める処理を省略している。その結果、従来の通常のバタフライ演算の際に実施されている乗算結果Ｗn・ｙおよび入力ｘをレジスタ等に待避するための処理が不要となり、得られた出力ｘ＋Ｗn・ｙを、そのまま入力ｘが格納されていたメモリのアドレスに重ね書きすることができる。このように有効でない演算を省略したことで、この変形バタフライ演算では、従来のバタフライ演算の数十％程度の演算量となる。
【００１４】
図３は、図１のＦＦＴ装置におけるサンプリング値の入力と演算のタイミングの関係を示す図である。ほぼ正弦波からなる入力信号に対して、その１周期（１波長）を３２等分するタイミングでサンプリングされる。これらのサンプリング値が先頭の第１段の演算ステージに入力されて順にパイプライン処理されていく。１周期分３２個が入力された以後は、サンプリング値が１個入力されるごとに、その入力値を含む直前の３２個のサンプリング値についてＦＦＴがなされ、最終の変形バタフライ演算部５３から基本波と高調波が出力されていく。なお、この実施形態では、サンプリング数を２5すなわち３２個としたが、これ以外にも８個、１６個等にすることも可能である。
【００１５】
次に、請求項３の発明にかかる電力用高調波検出装置の実施形態について説明する。図４は、実施形態の電力用高調波検出装置が設置される位置を示した電力系統図である。図中の６１は電力系統母線（送電線）であり、受電トランス６２を介して、発電機（または調相設備）６５が接続されている。また、受電トランス６２の二次側には、計器用変成器（ＰＴ）６３および計器用変流器（ＣＴ）６４を介して本発明の電力用高調波検出装置であるところの電圧・電流検出装置６６が接続されている。この電圧・電流検出装置６６により検出された電圧・電流スペクトルデータ６７が、制御装置６８へ送られる。制御装置６８は、入力された電圧・電流スペクトルデータ６７にもとづいて、発電機（または調相設備）６５へ制御指令６９を送る。
【００１６】
図５は請求項３の発明にかかる電力用高調波検出装置の実施形態の構成を示すブロック図である。図において、交流入力ｅが、アンチエリアジングフィルタ７１を介してＡ／Ｄコンバータ７２に入力されると、サンプリングタイマ７３からの一定周期ｔｓで送られてくるトリガ信号にもとづきサンプリングされる。サンプリングデータは、連続型ＦＦＴ７４へ入力される。この連続型ＦＦＴ７４は、図１に示したＦＦＴ装置であり、サンプリング値が入力されるごとに、交流入力ｅのパワースペクトルを表す実数部Ｒｎと虚数部Ｉｎからなる出力値列７５を出力する。この出力値列７５は、それぞれスカラー演算器７６へ入力されて、それぞれの平方の和の平方根が算出されてスカラーＡｎとして出力される。
【００１７】
これらのことから、上述した実施形態では、次の効果が得られる。
（１）リアルタイム化：入力を毎回サンプルするごとに高調波のパワースペクトルが算出される。
（２）演算負担の軽減：入力を毎回サンプルするごとに行われるＦＦＴ演算は正規に行う演算量の半分以下になる。
（３）演算省略の簡素化：ＦＦＴ演算をパイプライン化したことで不必要な高調波次数の計算が削除可能となり、さらに演算負担を軽減することができる。
【００１８】
図６は請求項４の発明にかかる電力用高調波検出装置の実施形態の構成を示すブロック図である。図において、交流入力ｅが、アンチエリアジングフィルタ８１を介してＡ／Ｄコンバータ８２に入力されると、サンプリングタイマ８３からの一定周期ｔｓで送られてくるトリガ信号にもとづきサンプリングされる。サンプリングデータは、連続型ＦＦＴ８４へ入力される。この連続型ＦＦＴ８４は、図１に示したＦＦＴ装置であり、サンプリング値が入力されるごとに、交流入力ｅの基本波のパワースペクトルを表す実数部Ｒ１と虚数部Ｉ１等からなる出力値列８５を出力する。この出力値列８５は、基準位相角演算器８６へ入力されて、虚数部Ｉ１と実数部Ｒ１との比から基準位相角θを算出して位相角補正器８７へ送る。位相角補正器８７は入力された基本波の位相θにもとづいて、各高調波の位相角を補正したベクトル値を出力する。
【００１９】
これらのことから、上述した実施形態では、次の効果が得られる。
（１）リアルタイム化：入力を毎回サンプルするごとに基本波位相を基準にした高調波のベクトルが算出される。
（２）演算負担の軽減：入力を毎回サンプルするごとに行われるＦＦＴ演算は正規に行う演算量の半分以下になる。
（３）演算省略の簡素化：ＦＦＴ演算をパイプライン化したことで不必要な高調波次数の計算が削除可能となり、さらに演算負担を軽減することができる。
【００２０】
【発明の効果】
以上述べたように請求項１の発明のＦＦＴ装置によれば、各演算ステージに遅れ要素を備えてパイプライン接続したことにより、サンプリング値が１個入力されるごとに各演算ステージが順にバタフライ演算を実行して最終演算ステージから演算結果が得られる。すなわち、常にリアルタイムで演算結果が得られる。
【００２１】
請求項２の発明のＦＦＴ装置によれば、最終演算ステージのバタフライ演算部における高次側半分のバタフライ演算を省略したことにより、バタフライ演算部への処理負担が半減される。
【００２２】
請求項３の電力用高調波検出装置の発明によれば、ＦＦＴ装置とスカラー演算器とを備えたことで毎回のサンプリングごとにリアルタイムで高調波のパワースペクトルが得られる。
【００２３】
請求項４の電力用高調波検出装置の発明によれば、ＦＦＴ装置と位相角演算器とベクトル補正手段とを備えたことで毎回のサンプリングごとにリアルタイムで基本波を基準とした位相の高調波ベクトルが得られる。
【図面の簡単な説明】、
【図１】請求項１および請求項２の発明にかかるＦＦＴ装置の実施形態の構成を示す図である。
【図２】図１の変形バタフライ演算部の動作を示す説明図である。
【図３】図１における演算のタイミングの関係を示す説明図である。
【図４】請求項３および請求項４の発明にかかる電力用高調波検出装置の実施形態の設置位置を示した電力系統図である。
【図５】請求項３の発明にかかる電力用高調波検出装置の実施形態の構成を示すブロック図である。
【図６】請求項４の発明にかかる電力用高調波検出装置の実施形態の構成を示すブロック図である。
【図７】従来のＦＦＴにおける演算手順を示す説明図である。
【図８】従来のＦＦＴにおけるバタフライ演算を示す説明図である。
【符号の説明】
１１ 信号線
１２ 遅れ要素
１３ バタフライ演算部
２１ データバス
２２ 遅れ要素
２３ バタフライ演算部
３１ データバス
５２ 遅れ要素
５３ 変形バタフライ演算部
６１ 電力系統母線（送電線）
６２ 受電トランス
６３ 計器用変成器（ＰＴ）
６４ 計器用変流器（ＣＴ）
６５ 発電機（または調相設備）
６６ 電圧・電流検出装置
６７ 電圧・電流スペクトルデータ
６８ 制御装置
６９ 制御指令
７１ アンチエリアジングフィルタ
７２ Ａ／Ｄコンバータ
７３ サンプリングタイマ
７４ 連続型ＦＦＴ
７５ 出力値列
７６ スカラー演算器
８１ アンチエリアジングフィルタ
８２ Ａ／Ｄコンバータ
８３ サンプリングタイマ
８４ 連続型ＦＦＴ
８５ 出力値列
８６ 基準位相角演算器
８７ 位相角補正器
Claims (4)
- サンプリング数を２N個、演算ステージの順番をｎ（ｎは１からＮまでの整数）とし、
前段から送られた２n-1個の信号値を２N-n回保持してから出力する遅れ要素と前段から送られた２n-1個の信号値に遅れ要素から出力された２n-1個の信号値を組み合わせてｎ組のバタフライ演算を実行するバタフライ演算部とからそれぞれ構成されたＮ段の演算ステージを順にパイプライン接続し、
先頭の演算ステージにサンプリング値が１個入力されるごとに各演算ステージが順にバタフライ演算を実行しその演算結果を後段へ送ることにより最終演算ステージから２N個の演算結果を出力することを特徴としたＦＦＴ装置。 - 請求項１記載のＦＦＴ装置において、最終演算ステージのバタフライ演算部を、高次側の２N-1個の演算結果を算出するための演算を省略した変形バタフライ演算部としたことを特徴とするＦＦＴ装置。
- アンチエリアジングフィルタを介して入力された電力系統の交流電圧または交流電流を一定周期でサンプリングする手段と、
サンプリングされた交流電圧または交流電流の値がサンプリングのタイミングごとに入力される請求項１または請求項２記載のＦＦＴ装置と、
ＦＦＴ装置より出力された基本波ベクトルおよび高調波ベクトルの実部と虚部とからスカラー量を算出して基本波および高調波のパワースペクトルを出力するスカラー演算器と、
を備えたことを特徴とする電力用高調波検出装置。 - アンチエリアジングフィルタを介して入力された電力系統の交流電圧または交流電流を一定周期でサンプリングする手段と、
サンプリングされた交流電圧または交流電流の値がサンプリングのタイミングごとに入力される請求項１または請求項２記載のＦＦＴ装置と、
ＦＦＴ装置より出力された基本波のベクトルから基本波の位相を算出する位相角演算器と、
位相角演算器が算出した基本波位相を用いてＦＦＴ装置より出力された高調波ベクトルを基本波を基準とした位相のベクトルに補正する手段と、
を備えたことを特徴とする電力用高調波検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09539797A JP3864488B2 (ja) | 1997-04-14 | 1997-04-14 | Ｆｆｔ装置および電力用高調波検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09539797A JP3864488B2 (ja) | 1997-04-14 | 1997-04-14 | Ｆｆｔ装置および電力用高調波検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10289223A JPH10289223A (ja) | 1998-10-27 |
| JP3864488B2 true JP3864488B2 (ja) | 2006-12-27 |
Family
ID=14136536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09539797A Expired - Fee Related JP3864488B2 (ja) | 1997-04-14 | 1997-04-14 | Ｆｆｔ装置および電力用高調波検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3864488B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114137274B (zh) * | 2020-09-03 | 2024-08-20 | 施耐德电器工业公司 | 一种电流记录方法、电流记录装置和电流记录系统 |
-
1997
- 1997-04-14 JP JP09539797A patent/JP3864488B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10289223A (ja) | 1998-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU697726B2 (en) | Data collection and processing for digital AC power system monitor/analyzer | |
| Han et al. | Reference signal generator for active power filters using improved adaptive predictive filter | |
| CN109444515B (zh) | 一种基于sdft算法的无功、不平衡与谐波检测方法 | |
| CN101561462B (zh) | 一种电力系统相量幅值测量方法 | |
| CN104459354A (zh) | 一种三相交流电网相序检测方法及装置 | |
| Aleixo et al. | Real-time b-spline interpolation for harmonic phasor estimation in power systems | |
| JP2005174077A (ja) | 関数演算方法及び関数演算回路 | |
| JP3864488B2 (ja) | Ｆｆｔ装置および電力用高調波検出装置 | |
| JP4664837B2 (ja) | 電圧等の実効値演算回路および測定器 | |
| Paruthiyil et al. | Hardware implementation of a traveling wave protection device for DC Microgrids | |
| JP3992665B2 (ja) | 三相交流負荷模擬装置 | |
| CN114636872B (zh) | 光伏逆变器发电谐波特性实验模拟方法、装置及计算机设备 | |
| CN115051334A (zh) | 一种距离保护纳米继电器 | |
| Tiwari et al. | Field programmable gate array-based measurement system for real-time estimation of single-phase electric power quantities | |
| Mihov et al. | FPGA Implementation of combined high-pass and notch filter | |
| JP2010136548A (ja) | 分散電源の単独運転検出装置 | |
| KR920020220A (ko) | 고저항 지락사고 검출장치 | |
| US3727132A (en) | Method of and system for measuring electrical powers in an energetic deformant state | |
| JP3000326B2 (ja) | デジタル形距離継電器 | |
| JPH03264867A (ja) | ディジタル信号処理方法及びその装置 | |
| CN113514686B (zh) | 电压基波幅值的检测方法、装置、设备和存储介质 | |
| Li et al. | The study and simulation verifying of the controlling signal detecting method about UPQC | |
| Li et al. | A Fast Power Harmonic Detection Framework based on FPGA | |
| Luo et al. | Research and design of data acquisition and processing algorithm based on improved FFT | |
| Yue et al. | Signal acquisition analyzer based on MSP432 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050330 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051130 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060613 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060810 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060818 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060912 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060925 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101013 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111013 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111013 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111013 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121013 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131013 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |