JP3867191B2 - Active matrix liquid crystal display panel - Google Patents
Active matrix liquid crystal display panel Download PDFInfo
- Publication number
- JP3867191B2 JP3867191B2 JP2000116054A JP2000116054A JP3867191B2 JP 3867191 B2 JP3867191 B2 JP 3867191B2 JP 2000116054 A JP2000116054 A JP 2000116054A JP 2000116054 A JP2000116054 A JP 2000116054A JP 3867191 B2 JP3867191 B2 JP 3867191B2
- Authority
- JP
- Japan
- Prior art keywords
- scanning signal
- signal line
- line
- auxiliary capacitance
- source electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
【0001】
【発明の属する技術分野】
この発明はアクティブマトリクス型液晶表示パネルに関する。
【0002】
【従来の技術】
図3は従来のアクティブマトリクス型液晶表示パネルの一例の一部の透過平面図を示し、図4はそのX−X線に沿う断面図を示したものである。この液晶表示パネルはガラス基板1を備えている。ガラス基板1の上面側には走査信号ライン2とデータ信号ライン3がマトリクス状に設けられ、その各交点近傍には薄膜トランジスタ4および画素電極5が設けられ、さらに走査信号ライン2と平行して補助容量ライン6が設けられている。
【0003】
すなわち、ガラス基板1の上面の所定の箇所にはゲート電極7を含む走査信号ライン2が設けられ、他の所定の箇所には補助容量ライン6が設けられ、その上面全体には窒化シリコン等からなるゲート絶縁膜8が設けられている。ゲート電極7上におけるゲート絶縁膜8の上面には真性アモルファスシリコンからなる半導体薄膜9が設けられている。半導体薄膜9の上面の中央部には窒化シリコン等からなるチャネル保護膜10が設けられている。半導体薄膜9およびチャネル保護膜10の上面の両側にはn型アモルファスシリコンからなるオーミックコンタクト層11、12が設けられている。
【0004】
一方のオーミックコンタクト層11の上面およびゲート絶縁膜8の上面の所定の箇所にはドレイン電極13を含むデータ信号ライン3が設けられている。他方のオーミックコンタクト層12の上面およびゲート絶縁膜8の上面の他の所定の箇所にはソース電極14が設けられている。その上面全体には窒化シリコン等からなるオーバーコート膜15が設けられている。オーバーコート膜15の上面の所定の箇所にはITO等からなる画素電極5が設けられている。画素電極5は、オーバーコート膜15に設けられたコンタクトホール16を介してソース電極14に接続されている。上記のような、断面構造を有する液晶表示パネルでは、画素電極5を構成するITOが薄膜トランジスタ4のトップ側に位置しているため、TOP−ITO構造といわれることがある。
【0005】
ところで、ソース電極14は平面ほぼL字状であり、この平面ほぼL字状のうち図3において左右方向に延びる部分(以下、補助容量形成領域という。)14aは補助容量ライン6と重ね合わされ、この重ね合わされた部分によって補助容量部が形成されている。つまり、画素電極がゲート絶縁膜上に形成される通常の液晶表示パネルにおいては、補助容量部が補助容量ラインと画素電極の重なり部分で形成されるに対し、TOP―ITO構造では、ソース電極14と補助容量ライン6との重なり部分によって形成されるのであり、このため、ソース電極14は補助容量ライン6に沿って帯状に延出されるのである。
【0006】
この場合、補助容量形成領域14aの幅D1は補助容量ライン6の幅D2よりも小さくなっており、補助容量形成領域14aは補助容量ライン6の幅内に配置されている。これは、ソース電極14を形成する工程と補助容量ライン6を形成する工程とが別々であるので、図3において上下方向の位置ずれが生じても、補助容量形成領域14aの補助容量ライン6に重なる面積が変化しないようにして補助容量の均一化を図るためである。また、画素電極5の図3における上辺は補助容量ライン6の図3における上端と走査信号ライン2の図3における下端との間に配置されている。そして、この場合、補助容量ライン6は遮光膜としての機能をも有し、その図3における下端よりも下側が実質的な画素部となっている。
【0007】
【発明が解決しようとする課題】
しかしながら、従来のこのような液晶表示パネルでは、図3に示すように、補助容量ライン6を補助容量形成領域14aの幅よりも太くされ、補助容量ライン6の上端が走査信号ライン2の下端に近接しているため、ゲート・画素間カップリング容量Cgsが増大し表示品位が低下するという問題があった。
この発明の課題は、画素電極と走査信号ラインとの間のカップリング容量を低減することである。
【0008】
【課題を解決するための手段】
この発明のアクティブマトリックス型液晶パネルは、基板と、前記基板上に形成された走査信号ライン、前記走査信号ラインに接続されたゲート電極、前記走査信号ライン並びに前記ゲート電極と離間し且つ前記走査信号ラインに沿うように形成された補助容量ラインと、前記走査信号ライン上と前記ゲート電極上と前記補助容量ライン上とを含む前記基板上に形成されたゲート絶縁膜と、前記ゲート電極の上方における前記ゲート絶縁膜上に形成された半導体層と前記半導体層に接続されたソース電極並びにドレイン電極と、前記ソース電極並びに前記ドレイン電極上を含む前記ゲート絶縁膜上に形成されたオーバーコート膜に設けられたコンタクトホールを介して前記ソース電極に接続された画素電極とを備え、前記ソース電極は前記半導体層の外側へ延出されるとともに前記延出された外側において前記ゲート絶縁膜を挟んで前記補助容量ラインと重ね合わされることにより前記補助容量ラインとの間で補助容量部を形成し、前記ソース電極が前記延出された外側において備える前記走査信号ラインに沿うように延びた辺のうち前記走査信号ラインに最も近接した一辺は、前記画素電極が備える前記走査信号ラインに沿うように延びた辺のうち前記走査信号ラインに最も近接した一辺並びに前記補助容量ラインの前記走査信号ラインに沿うように延びた辺のうち前記走査信号ラインに最も近接した一辺の何れよりも前記走査信号ラインに近接した位置に配置され、前記ソース電極が前記延出された外側において備える前記走査信号ラインに沿うように延びた辺のうち前記走査信号ラインから最も離間した一辺は、前記補助容量ラインの前記走査信号ラインに沿うように延びた辺のうち前記走査信号ラインから最も離間した一辺よりも前記走査信号ラインから離間した位置に配置されている。この発明によれば、ソース電極が延出された外側において備える走査信号ラインに沿うように延びた辺のうち走査信号ラインに最も近接した一辺は、画素電極が備える走査信号ラインに沿うように延びた辺のうち走査信号ラインに最も近接した一辺並びに補助容量ラインの走査信号ラインに沿うように延びた辺のうち走査信号ラインに最も近接した一辺の何れよりも走査信号ラインに近接した位置に配置しているので、補助容量ラインのうち画素電極の走査信号ラインに最も近接した一辺と走査信号ラインとの間に配置された補助容量形成領域によるシールド効果により、画素電極と走査信号ラインとの間のカップリング容量を低減することが可能となる。
【0009】
【発明の実施の形態】
図1はこの発明の一実施形態におけるアクティブマトリクス型液晶表示パネルの要部の透過平面図を示し、図2はそのX−X線に沿う断面図を示したものである。これらの図において、図3および図4と同一名称部分には同一の符号を付し、その説明を適宜省略する。
【0010】
この実施形態の液晶表示パネルにおいて、補助容量ライン6の幅D4は補助容量形成領域14aの幅D3よりも小さく形成されている。この場合、補助容量ライン6の幅D4は、補助容量ライン6とソース電極14を形成する際、マスクの最大アライメントずれに対しても補助容量形成領域14aの幅D3の外側に位置しない寸法に設定され、これにより、アライメントずれによる画素の補助容量に変化が生じないものとされている。
【0011】
また、この構造では、補助容量がソース電極14と補助容量ライン6との重なり部分によって形成されるため、画素電極14は、補助容量ライン6との重なり面積を考慮することなく、ソース電極14に接続されさえすればよいので、その上端側の一辺がソース電極14の補助容量形成領域14aの上端よりも走査信号ライン2から離間した位置となるように形成されている。
【0012】
このように、本発明においては、補助容量ライン6の上端が走査信号ライン2の下端から大きく離間されており、また、画素電極5の上端側の一辺が、ソース電極14の補助容量形成領域14aの上端よりも走査信号ライン2から離間する位置に形成されており、補助容量形成領域14aによるシールド効果が作用するので、ゲート・画素間カップリング容量Cgsを小さくすることができる。
【0013】
ところで、図1に示す補助容量ライン6の幅D4を図3に示す補助容量形成領域14aの幅D1と同じとすると、補助容量部の容量を図3に示す場合とほぼ同じとすることができる。また、この場合、補助容量ライン6を補助容量形成領域14aの幅内に配置しているので、補助容量形成領域14aに遮光膜としての機能を持たせると、その図1における下辺よりも下側が実質的な画素部となり、図3に示す従来の場合とほぼ同じ開口率を得ることができる。
【0014】
【発明の効果】
以上説明したように、この発明によれば、ソース電極が延出された外側において備える走査信号ラインに沿うように延びた辺のうち走査信号ラインに最も近接した一辺は、画素電極が備える走査信号ラインに沿うように延びた辺のうち走査信号ラインに最も近接した一辺並びに補助容量ラインの走査信号ラインに沿うように延びた辺のうち走査信号ラインに最も近接した一辺の何れよりも走査信号ラインに近接した位置に配置しているので、補助容量ラインのうち画素電極の走査信号ラインに最も近接した一辺と走査信号ラインとの間に配置された補助容量形成領域によるシールド効果により、画素電極と走査信号ラインとの間のカップリング容量を低減することができる。
【図面の簡単な説明】
【図1】この発明の一実施形態における液晶表示パネルの要部の透過平面図。
【図2】図1のX−X線に沿う断面図。
【図3】従来の液晶表示パネルの一例の一部の透過平面図。
【図4】図3のX−X線に沿う断面図。
【符号の説明】
1 ガラス基板
2 走査信号ライン
3 データ信号ライン
4 薄膜トランジスタ
5 画素電極
6 補助容量ライン
14 ソース電極
14a 補助容量形成領域[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an active matrix liquid crystal display panel.
[0002]
[Prior art]
FIG. 3 is a partially transparent plan view of an example of a conventional active matrix type liquid crystal display panel, and FIG. 4 is a sectional view taken along the line XX. This liquid crystal display panel includes a glass substrate 1. A
[0003]
That is, the
[0004]
A
[0005]
By the way, the
[0006]
In this case, the width D1 of the auxiliary
[0007]
[Problems to be solved by the invention]
However, in such a conventional liquid crystal display panel, as shown in FIG. 3, the
An object of the present invention is to reduce a coupling capacitance between a pixel electrode and a scanning signal line.
[0008]
[Means for Solving the Problems]
The active matrix type liquid crystal panel according to the present invention includes a substrate, a scanning signal line formed on the substrate, a gate electrode connected to the scanning signal line, the scanning signal line and the gate electrode, and the scanning signal. An auxiliary capacitance line formed along the line; a gate insulating film formed on the substrate including the scan signal line, the gate electrode, and the auxiliary capacitance line; and above the gate electrode. A semiconductor layer formed on the gate insulating film, a source electrode and a drain electrode connected to the semiconductor layer, and an overcoat film formed on the gate insulating film including the source electrode and the drain electrode. A pixel electrode connected to the source electrode through the contact hole, and the source electrode The auxiliary capacitor part is formed between the auxiliary capacitor line by extending to the outer side of the body layer and overlapping the auxiliary capacitor line with the gate insulating film sandwiched between the extended outer layer and the source. One side closest to the scanning signal line among the sides extending along the scanning signal line provided on the outside where the electrode extends is a side extending along the scanning signal line provided on the pixel electrode. Of the storage capacitor line and the side of the auxiliary capacitance line extending along the scanning signal line, the side closest to the scanning signal line, and closer to the scanning signal line. The scanning is performed out of the sides extending along the scanning signal line that is disposed at a position and the source electrode is provided on the extended outside. One side farthest from the signal line is arranged at a position farther from the scanning signal line than one side farthest from the scanning signal line among the sides extending along the scanning signal line of the auxiliary capacitance line. Yes . According to the present invention, one side closest to the scanning signal line among the sides extending along the scanning signal line provided outside the source electrode is extended along the scanning signal line provided in the pixel electrode. One of the adjacent sides that is closest to the scanning signal line and one of the sides that extend along the scanning signal line of the auxiliary capacitance line that is closest to the scanning signal line are arranged at a position closer to the scanning signal line. Therefore, the auxiliary capacitor line is disposed between the pixel electrode and the scanning signal line due to the shielding effect of the auxiliary capacitor forming region disposed between the scanning signal line and one side closest to the scanning signal line of the pixel electrode. It is possible to reduce the coupling capacity.
[0009]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a transmission plan view of the main part of an active matrix liquid crystal display panel according to an embodiment of the present invention, and FIG. 2 is a sectional view taken along line XX. In these drawings, parts having the same names as those in FIGS. 3 and 4 are denoted by the same reference numerals, and description thereof will be omitted as appropriate.
[0010]
In the liquid crystal display panel of this embodiment, the width D4 of the
[0011]
In this structure, since the auxiliary capacitance is formed by the overlapping portion of the
[0012]
As described above, in the present invention, the upper end of the
[0013]
If the width D4 of the
[0014]
【The invention's effect】
As described above, according to the present invention, the side closest to the scanning signal line among the sides extending along the scanning signal line provided outside the source electrode is the scanning signal provided by the pixel electrode. One of the sides extending along the line that is closest to the scanning signal line and one of the sides extending along the scanning signal line of the auxiliary capacitance line that is closest to the scanning signal line are the scanning signal lines. since disposed proximate to the position, by the shield effect of the auxiliary capacitor formation region disposed between the nearest side to the scanning signal lines of the pixel electrode of the storage capacitor lines and the scanning signal lines, a pixel electrode A coupling capacity between the scanning signal lines can be reduced.
[Brief description of the drawings]
FIG. 1 is a transmission plan view of a main part of a liquid crystal display panel according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view taken along line XX in FIG.
FIG. 3 is a partially transparent plan view of an example of a conventional liquid crystal display panel.
4 is a cross-sectional view taken along line XX in FIG.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1
Claims (3)
前記ソース電極は前記半導体層の外側へ延出されるとともに前記延出された外側において前記ゲート絶縁膜を挟んで前記補助容量ラインと重ね合わされることにより前記補助容量ラインとの間で補助容量部を形成し、
前記ソース電極が前記延出された外側において備える前記走査信号ラインに沿うように延びた辺のうち前記走査信号ラインに最も近接した一辺は、前記画素電極が備える前記走査信号ラインに沿うように延びた辺のうち前記走査信号ラインに最も近接した一辺並びに前記補助容量ラインの前記走査信号ラインに沿うように延びた辺のうち前記走査信号ラインに最も近接した一辺の何れよりも前記走査信号ラインに近接した位置に配置され、
前記ソース電極が前記延出された外側において備える前記走査信号ラインに沿うように延びた辺のうち前記走査信号ラインから最も離間した一辺は、前記補助容量ラインの前記走査信号ラインに沿うように延びた辺のうち前記走査信号ラインから最も離間した一辺よりも前記走査信号ラインから離間した位置に配置されていることを特徴とするアクティブマトリックス型液晶パネル。 A substrate, a scanning signal line formed on the substrate, a gate electrode connected to the scanning signal line, the scanning signal line, and an auxiliary capacitor formed so as to be separated from the gate electrode and along the scanning signal line A gate insulating film formed on the substrate including a line, the scanning signal line, the gate electrode, and the auxiliary capacitance line; and a semiconductor formed on the gate insulating film above the gate electrode A source electrode connected to the semiconductor layer and a drain electrode; and the source electrode via a contact hole provided in an overcoat film formed on the gate insulating film including the source electrode and the drain electrode. And a pixel electrode connected to
The source electrode extends to the outside of the semiconductor layer, and overlaps the auxiliary capacitance line with the gate insulating film sandwiched between the extended outer side, thereby forming an auxiliary capacitance portion between the auxiliary capacitance line. Forming,
Of the sides extending along the scanning signal line provided on the outside where the source electrode extends, one side closest to the scanning signal line extends along the scanning signal line provided on the pixel electrode. One of the sides that are closest to the scanning signal line and one of the sides that extend along the scanning signal line of the auxiliary capacitance line is closer to the scanning signal line than the one that is closest to the scanning signal line. Placed in close proximity,
Of the sides extending along the scanning signal line provided on the outside where the source electrode extends, one side farthest from the scanning signal line extends along the scanning signal line of the auxiliary capacitance line. An active matrix type liquid crystal panel, wherein the active matrix type liquid crystal panel is arranged at a position farther from the scanning signal line than one side farthest from the scanning signal line .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000116054A JP3867191B2 (en) | 2000-04-18 | 2000-04-18 | Active matrix liquid crystal display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000116054A JP3867191B2 (en) | 2000-04-18 | 2000-04-18 | Active matrix liquid crystal display panel |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001305573A JP2001305573A (en) | 2001-10-31 |
| JP3867191B2 true JP3867191B2 (en) | 2007-01-10 |
Family
ID=18627564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000116054A Expired - Fee Related JP3867191B2 (en) | 2000-04-18 | 2000-04-18 | Active matrix liquid crystal display panel |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3867191B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4218795B2 (en) * | 2003-01-30 | 2009-02-04 | 株式会社 日立ディスプレイズ | Liquid crystal display |
| US20040174483A1 (en) * | 2003-03-07 | 2004-09-09 | Yayoi Nakamura | Liquid crystal display device having auxiliary capacitive electrode |
-
2000
- 2000-04-18 JP JP2000116054A patent/JP3867191B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001305573A (en) | 2001-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1180716B1 (en) | Thin film semiconductor device and liquid crystal display unit, and fabrication methods thereof | |
| US6259200B1 (en) | Active-matrix display apparatus | |
| CN101009333B (en) | Semiconductor device | |
| JP4402197B2 (en) | Active matrix display device | |
| JP2002151699A (en) | Active matrix type liquid crystal display | |
| KR20000071449A (en) | Active matrix type liquid crystal display | |
| JP3543131B2 (en) | Active matrix panel and manufacturing method thereof | |
| JP3127619B2 (en) | Active matrix substrate | |
| US7554618B2 (en) | Liquid crystal display device having crosstalk preventing structure | |
| JP3931547B2 (en) | Electro-optical device and manufacturing method thereof | |
| JP3669082B2 (en) | Thin film transistor array for liquid crystal display elements | |
| JP4114409B2 (en) | Display device | |
| JP4102925B2 (en) | Active matrix type liquid crystal display device | |
| JP3867191B2 (en) | Active matrix liquid crystal display panel | |
| JP4182779B2 (en) | Display device and manufacturing method thereof | |
| JP3668122B2 (en) | Thin film transistor substrate and liquid crystal display device including the same | |
| JP2001332742A (en) | Thin film transistor substrate | |
| JP4585071B2 (en) | Active matrix liquid crystal display device | |
| JP3049022B2 (en) | Liquid crystal display | |
| JP2859896B2 (en) | Liquid crystal display | |
| US7230272B2 (en) | Active matrix substrate and display device | |
| JPH06160900A (en) | Liquid crystal display device | |
| JP2005019627A (en) | Liquid crystal display device | |
| JP2001311966A (en) | Active matrix type liquid crystal display panel | |
| JP4496741B2 (en) | Liquid crystal display |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040409 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060203 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060413 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060529 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060620 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060814 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060912 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060925 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091020 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131020 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |