JP3879468B2 - Digital control / protection device - Google Patents
Digital control / protection device Download PDFInfo
- Publication number
- JP3879468B2 JP3879468B2 JP2001305918A JP2001305918A JP3879468B2 JP 3879468 B2 JP3879468 B2 JP 3879468B2 JP 2001305918 A JP2001305918 A JP 2001305918A JP 2001305918 A JP2001305918 A JP 2001305918A JP 3879468 B2 JP3879468 B2 JP 3879468B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- result
- random access
- access memory
- monitoring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
【0001】
【発明の属する技術分野】
本発明はディジタル保護・制御装置に係り、特に、アナログ入力データと保護・制御演算結果のデータを格納するランダムアクセスメモリ対し障害の監視を実行し、監視結果を外部へ出力するに好適なディジタル制御・保護装置に関する。
【0002】
【従来の技術】
従来のこの種の装置としては、例えば、電気協同研究第50巻第1号に記載されているディジタル保護リレー(第二世代ディジタルリレー)が知られている。
【0003】
この装置はアナログ入力部,ディジタル入力部,演算処理部,ディジタル出力部を備え、この演算処理部に保護・制御演算処理を実行するマイクロコンピュータ,データ格納用のランダムアクセスメモリ,保護・制御演算プログラム格納用のリードオンリーメモリが設けられている。しかも、この装置は、まず、高速サンプリングデータを用いたディジタルフィルタ処理用の入力基板と保護制御演算用の演算基板に分けて構成されており、主に、入力基板はサンプリングしディジタルフィルタ演算を実行しアナログ入力値を保護演算部に渡している。保護演算基板は、上記のデータをランダムアクセスメモリに入力し、リードオンリーメモリに格納された保護・制御演算プログラムをマイクロコンピュータで電気角30°に1回実行し、演算処理を実行している。
【0004】
そして、この装置では、マイクロコンピュータを有したプリント基板毎に、ランダムアクセスメモリの全領域に所定のデータを書込み、読み出しを行い、データが一致していることをチェックすることで、障害監視を電気角30°に1回実行し、最終的には異常情報をパネル表示,LED表示、又は外部機器へ出力する構成としている。
【0005】
【発明が解決しようとする課題】
上記従来技術(電気協同研究第50巻第1号)を適用した場合、以下のような課題が生じる。
【0006】
即ち、ランダムアクセスメモリの全領域に所定のデータを書込み、読み出しを行い、データが一致していることをチェックするリード・ライトチェックのみでは、監視結果を格納するランダムアクセスメモリの領域に単一障害があった場合、監視結果を正しく記憶できなくなるため、正しい結果を外部機器へ出力することができない。つまり、リード・ライトチェックは、監視結果を格納するメモリ領域に対しては、監視の盲点が生じてしまっていた。
【0007】
本発明は上述の点に鑑みなされたもので、その目的とするところは、ランダムアクセスメモリの障害監視を盲点なく実行するしくみを有したディジタル制御・保護装置を提供するにある。
【0008】
【課題を解決するための手段】
前記目的を達成するために、本発明では、以下に示す手段を備えることを特徴とする。
【0009】
即ち、アナログ入力手段と、外部機器情報を取込むディジタル入力手段と、前記アナログ入力手段への入力データに対し、所定の演算プログラムを実行する演算処理部と、該演算処理部の演算結果を出力するディジタル出力部と、通信網に接続する通信接続手段とを備え、所定の保護・制御演算に従い処理を実行し外部機器に操作指令を発するディジタル制御・保護装置であって、
前記演算処理部に、プログラムを実行するマイクロコンピュータ,データ格納用のランダムアクセスメモリ,プログラム格納用のリードオンリーメモリ、及びランダムアクセスメモリに対して所定のデータを書込み、読み出しを実施して、書込んだデータと読み出したデータを比較するリード・ライトチェックプログラムを設け、リード・ライトチェックの結果を外部機器へ出力するとき、リード・ライトチェックの結果データと、その結果を反転したデータとで排他論理和(EOR)演算を実行して真(1)・偽(0)の判定をし、負(0)の判定の場合に外部機器へ異常を出力するプログラムを設け、リード・ライトチェックと、排他論理演和演算による盲点検出を付加した外部機器への異常出力と、保護・制御演算処理と、外部機器への操作指令出力を各々電気角30°に一度のタイミングで時分割に多重処理したものである。
【0010】
このようにすることにより、ディジタル保護・制御装置の演算処理部は、保護・制御演算処理と、その結果を外部機器への操作指令出力と、ランダムアクセスメモリのリード・ライトチェックと、リード・ライトチェックの結果を排他論理和演算後、外部機器への出力を各々時分割に電気角30°で一度実行し、マイクロコンピュータは、リード・ライトチェックをランダムアクセスメモリに対して、1回の処理で一定量の領域を順に、全領域に対して実施し、障害を検出する。リード・ライトチェックの結果が異常の場合、外部機器へ異常出力する。そして、リード・ライトチェックの結果と、その結果を反転したデータとで、排他論理和演算を実行し、偽(0)の判定の場合、外部機器へ異常を出力する。この場合、リード・ライトチェックの結果を格納する領域が障害の場合でも、外部機器へ異常が発生したことを知らしめることが出来る。
【0011】
【発明の実施の形態】
以下、本発明のディジタル制御・保護装置の一実施例を図面に基づいて説明する。
【0012】
図1に本発明のブロック構成図を示す。該図において、100はディジタル保護制御ユニットであり、このディジタル保護制御ユニット100は上位系にあたる通信機能を有した上位コンピュータ101と通信網102を介して接続され、ディジタル保護制御ユニット100による保護・制御演算結果で制御される外部機器103へ連絡される。
【0013】
上記のディジタル保護制御ユニット100は、保護・制御対象の電力系統1aからの電圧,電流信号を電子回路レベル(±10V以内)に変換する入力変成器1b,アナログ入力信号をディジタル信号に変換し、ディジタルフィルタ演算を行うアナログ入力ユニット1c,表示器1d,人間と会話形式で保護・制御演算の整定値や設定値を設定するヒューマンインタフェイスユニット1e,通信網102との接続を可能とするモデムとのインタフェイスを行うネットワークインタフェイスユニット1f,通信網102と本ディジタル保護・制御装置と接続するためのネットワークケーブル1g,保護・制御シーケンス演算を行い、ディジタル入力ユニット1i,ディジタル出力ユニット1jに対しデータ転送を行う保護・制御シーケンス演算ユニット1h、及び保護・制御シーケンス演算ユニット1h,アナログ入力ユニット1c,ネットワークインタフェイスユニット1f,ディジタル入力ユニット1i,ディジタル出力ユニット1j及びヒューマンインタフェイスユニット1eとバス接続するためのシステムバス1kを備えている。
【0014】
図2は上述した保護・制御シーケンス演算ユニット1hの内部構成を示すブロック図である。
【0015】
該図において、2aは保護・制御演算プログラムやリード・ライトチェックを実行するマイクロコンピュータであり、このマイクロコンピュータ2aは、アナログ入力データを保護・制御演算アルゴリズムに従い実行する手段2b,ランダムアクセスメモリの全領域に所定のデータを書込み,読み出しを行い、データが一致していることをチェックするリード・ライトチェック2c,リード・ライトチェック結果データと、リード・ライトチェック結果の反転データとの排他論理和演算する手段2d,保護・制御演算の結果をシステムインタフェイスとディジタル出力部を介して外部機器へ出力する手段2eを備えており、システムバス2mへ接続されている。2fはシステムバスインタフェイス、2gはマイクロコンピュータ2aを動作させるための保護・制御演算プログラムやリード・ライトチェックプログラムを格納するリードオンリーメモリ、2hはランダムアクセスメモリであり、これらはいずれもシステムバス2mへ接続されている。
【0016】
上述したランダムアクセスメモリ2hは、リード・ライトチェック2cの結果を格納するデータ領域2i,リード・ライトチェック2cの結果の反転データを格納するデータ領域2j,保護・制御演算に使用するアナログ入力データを格納する領域2k,保護・制御演算結果を格納する領域2lから成っている。
【0017】
次に、図2に示した保護・制御シーケンス演算ユニット1hにおける回路の信号の流れを示す。
【0018】
マイクロコンピュータ2aは、電力系統から取り込んだ電圧・電流信号であるアナログ入力データ2kを用いて、保護制御演算2bを実行し結果を保護・制御演算結果を格納する領域2lに出力する。
【0019】
マイクロコンピュータ2aは、ランダムアクセスメモリ2hに対して所定のデータを書込み、読み出しを実施して、書込んだデータと読み出したデータを比較するリード・ライトチェック2cを実施し、その結果と結果の反転データを出力する、保護・制御演算の結果を外部へ出力するとき、リード・ライトチェックの結果データと、その結果を反転したデータとで、排他論理和(EOR)演算を実行して真(1)・偽(0)の判定をし、負(0)の判定の場合に外部機器へ異常を出力する。
【0020】
図3はリード・ライトチェック2cの処理フロー図を示す。
【0021】
該図に示す如く、リード・ライトチェック処理が起動されると、ランダムアクセスメモリのうちでチェックを実施する領域のアドレスを取得する(ステップ3a)。次にチェック領域のメモリに格納されているデータの退避(ステップ3b)して、チェックのための所定データ(コード)の書込みを実施し(ステップ3c)、同領域のデータの読み出しを実施する(ステップ3d)。次に書込んだデータ(コード)と読み出したデータが一致しているかを比較し(3e)、一致していればランダムアクセスメモリは正常(3f)、不一致であれば異常(3g)と判断し、退避したデータを回復させて、次回チェックする領域へアドレスを更新し(ステップ3h,3i)、チェックの結果とその結果の反転データをランダムアクセスメモリのそれぞれ別の領域へ書込む(ステップ3j,3k)。
【0022】
このリード・ライトチェック2cを1回に所定のエリア毎、順に全領域に対して実施する。上記の所定のデータ(コード)は、例えば55とAAを交互に用いて、0と1の両面で、各ビット単位で障害を監視する。
【0023】
図4は排他論理和演算の処理フローを示す。
【0024】
排他論理和演算が起動されると、リード・ライトチェックの結果が異常か判定する(ステップ4a)。異常があった場合は、ディジタル出力部へ異常警報を出力する(ステップ4d)。つぎにリード・ライトチェックの結果データと、その結果を反転したデータとで、排他論理和(EOR)演算(ステップ4b)を実行して真(1)・偽(0)の判定をし、偽(0)の判定の場合に外部機器へ異常を出力する(ステップ4d)。
【0025】
そして、リード・ライトチェックの結果に異常が無く、かつ排他論理和が真(1)であることを確かめた場合には、異常警報出力の復帰をする(ステップ4c)。
【0026】
図5(a)及び図5(b)に排他論理和処理の判定の例を示す。図5(a)の如く、2つのデータが異なる場合には真(1),図5(b)の如く、同一の場合には偽(0)と判断する。そして、問題が起きていないメモリであれば、排他論理和が偽(0)となることが無いので、偽(0)の結果が出た場合にはメモリに欠損、又は電荷の異常等が発生したことを知ることが出来るようになる。
【0027】
図6にマイクロコンピュータの時分割多重処理の状況を示す。
【0028】
該図に示す如く、マイクロコンピュータは、データ入力処理▲1▼,リード・ライトチェックなどの障害監視処理▲2▼,保護・制御演算処理▲3▼,シーケンス制御処理▲4▼,機器制御指令と異常警報の出力処理を▲5▼,電気角30°に1回の割合で処理し連続していく。
【0029】
図7及び図8は排他論理和演算の処理をブロック構成図により具体的に表したものである。
【0030】
図7において、ランダムアクセスメモリ2dのリードライト演算結果が異常
(1)であることから、システムバスインタフェイス2bとディジタル出力ユニット1jの出力回路6aを介して、外部へ異常出力を実施する。このケースの場合には、リード・ライトチェックの結果を格納する領域以外のメモリに故障が発生したことを示している。
【0031】
図8において、ランダムアクセスメモリ2dのリードライト演算結果と、反転データの排他論理和の結果が偽(0)であることから、システムバスインタフェイス2bとディジタル出力ユニット1jの出力回路6aを介して、外部へ異常出力を実施する。このケースの場合には、リード・ライトチェックの結果または、反転データを格納するメモリ領域に故障が発生したことになる。更に、リード・ライトチェックの結果信号、そして、反転データを格納するメモリ領域の排他論理和の結果信号をそれぞれ別個にマイクロコンピュータ2aが判定することによりリード・ライトチェックにより異常が発生したのか、または、反転データを格納するメモリ領域に故障が発生したのかを確認することが出来るようになる。
【0032】
図9にランダムアクセスメモリとリードオンリーメモリを内蔵した、ワンチップ型マイクロコンピュータを適用した場合の、演算保護制御の演算処理のブロックの構成を示す。
【0033】
図2に示す実施例とは、ランダムアクセスメモリとリードオンリーメモリを内蔵したワンチップ型マイクロコンピュータを適用した点において主に相違する。図2の実施例では、マイクロコンピュータはバスを介して接続されたランダムアクセスメモリの障害監視をしているが、図9の実施例では、マイクロコンピュータに内蔵のランダムアクセスメモリの障害監視を実施している点に主たる相違があり、このようなワンチップ型マイクロコンピュータを適用したシステムであっても前述のランダムアクセスメモリのリードライト演算結果と、反転データの排他論理和演算を行って測定データ等の処理に用いられるメモリ領域と、反転データ及び非反転データが収められるメモリ領域の故障発生の有無を確認することが出来るようになる。
【0034】
【発明の効果】
以上説明した本発明によれば、ランダムアクセスメモリの障害監視の盲点である監視結果を格納する領域まで含めた異常の検出が可能となり、その結果、ランダムアクセスメモリの障害が内在したままでディジタル保護・制御ユニットが運用されるケースがなくなり、電力系統の保護・制御に対し誤動作,誤不動作がなくなる効果がある。
【図面の簡単な説明】
【図1】本発明のディジタル制御・保護装置の一実施例を示すブロック図である。
【図2】本発明の一実施例における保護・制御シーケンス演算を示すブロック図である。
【図3】本発明の一実施例におけるリード・ライトチェックの処理を示すフロー図である。
【図4】本発明の一実施例における排他論理和演算の処理を示すフロー図である。
【図5】(a)及び(b)は本発明の一実施例における排他論理和処理の判定の例を示す図である。
【図6】本発明の一実施例におけるマイクロコンピュータ時分割多重処理を示す図である。
【図7】本発明の一実施例における排他論理和演算処理の具体例を示すブロック図である。
【図8】本発明の一実施例における排他論理和演算処理の具体例を示すブロック図である。
【図9】ワンチップ型マイクロコンピュータへの適用例を示すブロック図である。
【符号の説明】
1a…電力系統、1b…入力変成器、1c…アナログ入力ユニット、1d…表示器、1e…ヒューマンインタフェイスユニット、1f…ネットワークヒューマンインタフェイスユニット、1g…ネットワークケーブル、1h…保護・制御シーケンス演算ユニット、1i…ディジタル入力ユニット、1j…ディジタル出力ユニット、1k…システムバス、2a…マイクロコンピュータ、2f…システムバスインタフェイス、2g…リードオンリーメモリ、2h…ランダムアクセスメモリ。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a digital protection / control apparatus, and more particularly, a digital control suitable for executing failure monitoring on a random access memory storing analog input data and protection / control operation result data and outputting the monitoring result to the outside. -Concerning protection devices.
[0002]
[Prior art]
As a conventional device of this type, for example, a digital protection relay (second generation digital relay) described in Electric Cooperative Research Vol. 50 No. 1 is known.
[0003]
This device includes an analog input unit, a digital input unit, an arithmetic processing unit, and a digital output unit. The arithmetic processing unit has a microcomputer for executing protection / control arithmetic processing, a random access memory for data storage, and a protection / control arithmetic program. A read-only memory for storage is provided. In addition, this device is divided into an input board for digital filter processing using high-speed sampling data and an arithmetic board for protection control computation. The input board is mainly sampled and digital filter computation is performed. The analog input value is then passed to the protection calculation unit. The protection arithmetic board inputs the above data into the random access memory, executes the protection / control arithmetic program stored in the read-only memory once at an electrical angle of 30 ° with the microcomputer, and executes arithmetic processing.
[0004]
In this device, for each printed circuit board having a microcomputer, predetermined data is written to and read from all areas of the random access memory, and the data is checked for consistency, thereby electrically monitoring faults. It is configured to execute once at an angle of 30 ° and finally output abnormality information to a panel display, LED display, or an external device.
[0005]
[Problems to be solved by the invention]
When the above conventional technology (Electric Cooperative Research Vol. 50 No. 1) is applied, the following problems occur.
[0006]
In other words, only a read / write check that writes and reads predetermined data to all areas of the random access memory and checks that the data matches is a single failure in the area of the random access memory that stores the monitoring results. If there is, the monitoring result cannot be stored correctly, and the correct result cannot be output to the external device. In other words, in the read / write check, a monitoring blind spot occurs in the memory area for storing the monitoring result.
[0007]
The present invention has been made in view of the above points, and an object of the present invention is to provide a digital control / protection device having a mechanism for executing failure monitoring of a random access memory without blind spots.
[0008]
[Means for Solving the Problems]
In order to achieve the above object, the present invention comprises the following means.
[0009]
That is, an analog input means, a digital input means for taking in external device information, an arithmetic processing section for executing a predetermined arithmetic program on the input data to the analog input means, and an operation result of the arithmetic processing section are output. A digital control / protection device that includes a digital output unit that communicates with a communication network, executes processing according to a predetermined protection / control operation, and issues an operation command to an external device,
In the arithmetic processing unit, predetermined data is written to, read from, and written to a microcomputer that executes a program, a random access memory for data storage, a read-only memory for program storage, and a random access memory. When a read / write check program that compares read data with read data is provided and the read / write check results are output to an external device, the exclusive logic is used for the read / write check result data and the inverted data. Perform a sum (EOR) operation to determine true (1) / false (0), and in the case of negative (0), provide a program that outputs an error to the external device, exclusive with read / write check Abnormal output to external equipment with added blind spot detection by logical sum operation, protection / control arithmetic processing, and external equipment An operation command output respectively to an electrical angle of 30 ° is obtained by multiplexing processed in time division in one time.
[0010]
By doing so, the arithmetic processing unit of the digital protection / control device performs the protection / control arithmetic processing, outputs the operation command to the external device, the read / write check of the random access memory, and the read / write. After the exclusive OR operation of the check result, the output to the external device is executed once in each time division at an electrical angle of 30 °, and the microcomputer performs a read / write check on the random access memory in a single process. A certain amount of areas are sequentially applied to all areas to detect faults. If the read / write check result is abnormal, an error is output to the external device. Then, an exclusive OR operation is performed on the result of the read / write check and the data obtained by inverting the result, and if the determination is false (0), an abnormality is output to the external device. In this case, even when the area for storing the result of the read / write check is a failure, the external device can be notified that an abnormality has occurred.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of a digital control / protection device of the present invention will be described with reference to the drawings.
[0012]
FIG. 1 shows a block diagram of the present invention. In the figure, reference numeral 100 denotes a digital protection control unit. This digital protection control unit 100 is connected to a host computer 101 having a communication function corresponding to a host system via a
[0013]
The digital protection control unit 100 includes an input transformer 1b that converts voltage and current signals from the power system 1a to be protected / controlled to an electronic circuit level (within ± 10V), converts an analog input signal into a digital signal, An
[0014]
FIG. 2 is a block diagram showing an internal configuration of the above-described protection / control sequence arithmetic unit 1h.
[0015]
In the figure,
[0016]
The
[0017]
Next, the signal flow of the circuit in the protection / control sequence arithmetic unit 1h shown in FIG. 2 is shown.
[0018]
The
[0019]
The
[0020]
FIG. 3 shows a processing flowchart of the read / write check 2c.
[0021]
As shown in the figure, when the read / write check process is started, the address of the area to be checked in the random access memory is acquired (step 3a). Next, the data stored in the memory in the check area is saved (
[0022]
This read / write check 2c is carried out for every predetermined area in order at once for all areas. In the predetermined data (code), for example, 55 and AA are alternately used, and the failure is monitored in units of bits on both 0 and 1 sides.
[0023]
FIG. 4 shows a processing flow of exclusive OR operation.
[0024]
When the exclusive OR operation is activated, it is determined whether the result of the read / write check is abnormal (step 4a). If there is an abnormality, an abnormality alarm is output to the digital output unit (step 4d). Next, an exclusive OR (EOR) operation (step 4b) is performed on the result data of the read / write check and the data obtained by inverting the result to determine true (1) / false (0). If the determination is (0), an abnormality is output to the external device (step 4d).
[0025]
When it is confirmed that there is no abnormality in the result of the read / write check and the exclusive OR is true (1), the abnormality alarm output is restored (step 4c).
[0026]
FIG. 5A and FIG. 5B show examples of determination of exclusive OR processing. As shown in FIG. 5A, it is judged as true (1) when the two data are different, and as false (0) when they are the same as shown in FIG. 5B. And if there is no problem in the memory, the exclusive OR will not be false (0), so if a false (0) result is output, the memory will be missing or an abnormal charge will occur. You will be able to know what you did.
[0027]
FIG. 6 shows the situation of the time division multiplex processing of the microcomputer.
[0028]
As shown in the figure, the microcomputer has a data input process (1), a failure monitoring process (2) such as a read / write check, a protection / control calculation process (3), a sequence control process (4), a device control command and Abnormal alarm output processing is performed in the order of (5), once at an electrical angle of 30 °.
[0029]
FIG. 7 and FIG. 8 specifically show the processing of the exclusive OR operation by the block configuration diagram.
[0030]
In FIG. 7, since the read / write operation result of the
[0031]
In FIG. 8, since the result of the read / write operation of the
[0032]
FIG. 9 shows a block configuration of calculation processing for calculation protection control when a one-chip microcomputer incorporating a random access memory and a read-only memory is applied.
[0033]
The embodiment shown in FIG. 2 is mainly different in that a one-chip type microcomputer incorporating a random access memory and a read-only memory is applied. In the embodiment of FIG. 2, the microcomputer monitors the failure of the random access memory connected via the bus. However, in the embodiment of FIG. 9, the microcomputer monitors the failure of the random access memory built in the microcomputer. Even in a system to which such a one-chip microcomputer is applied, measurement data and the like are obtained by performing an exclusive OR operation on the read / write operation result of the random access memory and the inverted data. It is possible to confirm whether or not a failure has occurred in the memory area used for this processing and the memory area in which the inverted data and non-inverted data are stored.
[0034]
【The invention's effect】
According to the present invention described above, it is possible to detect an abnormality including a monitoring result storage area, which is a blind spot of failure monitoring of a random access memory, and as a result, digital protection can be performed while the failure of the random access memory is inherent. -There is no case where the control unit is operated, and there is an effect that there is no malfunction or malfunction for power system protection and control.
[Brief description of the drawings]
FIG. 1 is a block diagram showing an embodiment of a digital control / protection device of the present invention.
FIG. 2 is a block diagram showing protection / control sequence calculation in one embodiment of the present invention.
FIG. 3 is a flowchart showing a read / write check process in an embodiment of the present invention;
FIG. 4 is a flowchart showing exclusive OR operation processing in an embodiment of the present invention.
FIGS. 5A and 5B are diagrams illustrating an example of determination of exclusive OR processing in an embodiment of the present invention. FIGS.
FIG. 6 is a diagram showing microcomputer time division multiplexing processing in an embodiment of the present invention.
FIG. 7 is a block diagram showing a specific example of exclusive OR operation processing in one embodiment of the present invention.
FIG. 8 is a block diagram showing a specific example of exclusive OR operation processing in one embodiment of the present invention.
FIG. 9 is a block diagram showing an application example to a one-chip microcomputer.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1a ... Power system, 1b ... Input transformer, 1c ... Analog input unit, 1d ... Display, 1e ... Human interface unit, 1f ... Network human interface unit, 1g ... Network cable, 1h ... Protection and control sequence arithmetic unit DESCRIPTION OF SYMBOLS 1i ... Digital input unit, 1j ... Digital output unit, 1k ... System bus, 2a ... Microcomputer, 2f ... System bus interface, 2g ... Read-only memory, 2h ... Random access memory.
Claims (4)
前記アナログ入力データと演算処理部の演算結果のデータを記憶するランダムアクセスメモリと、該ランダムアクセスメモリに所定のデータの書込み読み出しを実施し、データが一致しているか否かを比較し、チェック結果とその結果の反転データをランダムアクセスメモリに記憶する監視手段と、該監視手段の監視結果データと該監視手段の監視結果データの反転データにて排他論理和演算を実行して不一致を監視する手段と、該不一致を監視する手段の監視結果を外部機器へ出力する手段とを備えたことを特徴とするディジタル制御・保護装置。Analog input means for taking in voltage / current signals from the electric power system, digital input means for taking in external device information, and an arithmetic processing section for executing a predetermined arithmetic program on input data to the analog input means, A digital control / protection device comprising a digital output unit for outputting a calculation result of the calculation processing unit and a communication connection means for connecting to a communication network, executing a process according to a predetermined protection / control calculation and issuing an operation command to an external device In
Random access memory for storing the analog input data and operation result data of the arithmetic processing unit, and writing / reading predetermined data to the random access memory, comparing whether the data match , and checking results and monitoring means for storing the inverted data of the result in the random access memory, monitoring the mismatch by performing an exclusive OR operation with the inverted data of the monitoring result data of the monitoring result data and said monitoring means of said monitoring means A digital control / protection device comprising: means; and means for outputting a monitoring result of the means for monitoring the mismatch to an external device.
前記アナログ入力データと演算処理部の演算結果のデータを記憶するランダムアクセスメモリと、該ランダムアクセスメモリに所定のデータの書込み読み出しを実施し、データが一致しているか否かを比較し、チェック結果とその結果の反転データをランダムアクセスメモリに記憶する監視手段と、該監視手段の監視結果データと該監視手段の監視結果データの反転データにて排他論理和演算を実行して不一致を監視する手段と、前記ランダムアクセスメモリに障害が発生したときに演算部をリセットする手段と、リスタート後の障害復旧を確認する手段と、復旧失敗したとき監視結果を外部機器へ出力する手段とを更に含むことを特徴とするディジタル制御・保護装置。Analog input means for taking in voltage / current signals from the electric power system, digital input means for taking in external device information, and an arithmetic processing section for executing a predetermined arithmetic program on input data to the analog input means, A digital control / protection device comprising a digital output unit for outputting a calculation result of the calculation processing unit and a communication connection means for connecting to a communication network, executing a process according to a predetermined protection / control calculation and issuing an operation command to an external device In
Random access memory for storing the analog input data and operation result data of the arithmetic processing unit, and writing / reading predetermined data to the random access memory, comparing whether the data match , and checking The monitoring means for storing the result and the inverted data of the result in the random access memory, and performing the exclusive OR operation on the monitoring result data of the monitoring means and the inverted data of the monitoring result data of the monitoring means to monitor the mismatch Means for resetting the arithmetic unit when a failure occurs in the random access memory, means for confirming failure recovery after restart, and means for outputting a monitoring result to an external device when recovery fails. A digital control / protection device comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001305918A JP3879468B2 (en) | 2001-10-02 | 2001-10-02 | Digital control / protection device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001305918A JP3879468B2 (en) | 2001-10-02 | 2001-10-02 | Digital control / protection device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003108446A JP2003108446A (en) | 2003-04-11 |
| JP3879468B2 true JP3879468B2 (en) | 2007-02-14 |
Family
ID=19125635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001305918A Expired - Fee Related JP3879468B2 (en) | 2001-10-02 | 2001-10-02 | Digital control / protection device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3879468B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4908831B2 (en) * | 2005-11-25 | 2012-04-04 | 株式会社平和 | Game machine |
-
2001
- 2001-10-02 JP JP2001305918A patent/JP3879468B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003108446A (en) | 2003-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1846198B (en) | Fail-safe handling or control devices | |
| CN116932334B (en) | Abnormal reset monitoring method and device for multi-core micro control unit | |
| JP3879468B2 (en) | Digital control / protection device | |
| JP2009104246A (en) | PROGRAMMABLE CONTROLLER AND ITS ERROR RECOVERY METHOD | |
| JP4582047B2 (en) | Digital protection controller | |
| JPH10105422A (en) | Protection device control circuit | |
| JP2016126692A (en) | Electronic control unit | |
| JP3772854B2 (en) | Digital protective relay device | |
| JPS62245341A (en) | Engine control device | |
| JP3330261B2 (en) | Digital protection and control equipment | |
| CN118964097B (en) | File operation device and method of embedded system | |
| JP7833436B2 (en) | Pre-protection control device, anomaly detection and recovery method, protection control system | |
| JP3390655B2 (en) | Remote I/O Devices | |
| JP2003164053A (en) | Digital control and protection device | |
| JPH02173852A (en) | Bus diagnostic device | |
| JP3098437B2 (en) | Collection method of IPL program execution information | |
| JPS6117475Y2 (en) | ||
| JPH02111218A (en) | Digital protection relay device | |
| JP2002186162A (en) | Power system protection controller | |
| CN114398196A (en) | Safe cutting method and device based on characteristic valued virtual fuse | |
| JPH0950407A (en) | Method of rescue from failure of external system bus in microcomputer system, and microcomputer system | |
| JPH04252344A (en) | Computer system | |
| JPS61141043A (en) | Abnormality detection system in system for making redundant | |
| JPS63311545A (en) | Digital controller | |
| JP2007267455A (en) | Digital protection controller |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060419 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060711 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060911 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061017 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061030 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131117 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |